KR20150070464A - 표시장치 및 그 제조 방법 - Google Patents

표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150070464A
KR20150070464A KR1020130156140A KR20130156140A KR20150070464A KR 20150070464 A KR20150070464 A KR 20150070464A KR 1020130156140 A KR1020130156140 A KR 1020130156140A KR 20130156140 A KR20130156140 A KR 20130156140A KR 20150070464 A KR20150070464 A KR 20150070464A
Authority
KR
South Korea
Prior art keywords
electrode
pad
layer
forming
pattern
Prior art date
Application number
KR1020130156140A
Other languages
English (en)
Other versions
KR102280959B1 (ko
Inventor
채종원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130156140A priority Critical patent/KR102280959B1/ko
Priority to US14/321,574 priority patent/US9196665B2/en
Publication of KR20150070464A publication Critical patent/KR20150070464A/ko
Application granted granted Critical
Publication of KR102280959B1 publication Critical patent/KR102280959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 영역과 패드 영역을 포함하는 기판; 상기 기판 상에 배치된 반도체층; 상기 반도체층 위에 배치된 절연층; 상기 표시영역에서 상기 절연층 상에 배치된 금속 배선; 상기 패드 영역에서 상기 절연층 상에 배치되고 상기 금속배선과 연결된 패드 전극; 및 상기 패드 영역에 상기 패드 전극의 단부에서 이격되어 배치된 패턴을 포함하는 표시장치를 제공한다.

Description

표시장치 및 그 제조 방법 {DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 패드영역에 배치된 패턴을 포함하는 표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정 표시 장치나 유기 발광 표시 장치 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치는 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치는 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상이 표시된다.
상기 평판 표시 장치는 하나의 기판 상에 실제 발광 및 표시가 이루어지는 표시 영역과 표시 영역의 인접한 위치에 비표시 영역을 포함한다. 표시 영역에 발광셀과 박막 트랜지스터(thin film transistor; TFT, 이하 'TFT'라 칭함)로 이루어진 화소가 배열되고, 비표시 영역 중 패드 영역에 구동 회로로부터 생성된 전기적 신호를 화소 영역으로 인가하기 위한 패드 전극들이 형성된다.
여기서, 패드 전극들과 외부 회로를 연결하기 위하여 패드 영역에 FPC(flexible printed circuit), COG(chip on glass) 또는 TCP(tape carrier package) 방식 등이 적용될 수 있다. 이때, FPC 등은 이방성 도전 필름(anisotropic conductive film; ACF, 이하 'ACF'라 칭함)과 같은 접착제에 의해 패드 전극과 접속된다.
상기 패드 영역에 배치된 패드 전극을 덮는 보호막은, 셀 커팅 공정시 미분리 가능성을 배제하기 위해, 상기 패드 영역의 끝단 일부에 형성되지 않는다. 그러나, 패드 영역의 끝단에 보호막이 형성되지 않음에 따라 상기 패드 영역 끝단에서 단차 발생 및 투습이 일어나고, 보호막 들뜸 현상이 일어난다.
본 발명의 일례는 표시장치 및 그 제조방법을 제공하고자 한다. 이를 위하여 본 발명의 일례는 패드 영역의 끝단에 형성되어 측면 투습 및 보호막 들뜸 현상을 방지하는 패턴을 포함하는 표시장치 및 그 제조방법을 제안하고자 한다.
본 발명의 일 실시예는 표시 영역과 패드 영역을 포함하는 기판; 상기 기판 상에 배치된 반도체층; 상기 반도체층 위에 배치된 절연층; 상기 표시영역에서 상기 절연층 상에 배치된 금속 배선; 상기 패드 영역에서 상기 절연층 상에 배치되고 상기 금속배선과 연결된 패드 전극; 및 상기 패드 영역에 상기 패드 전극의 단부에서 이격되어 배치된 패턴을 포함하는 표시장치를 제공한다.
본 발명의 일 실시예에 따르면, 상기 패턴은 상기 절연층 상에 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 배선 및 상기 패드 전극 상에 배치되고, 상기 패턴의 일부를 덮는 보호막;을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속배선, 상기 패드전극 및 상기 패턴은 동일층에 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 보호막은 상기 패드 전극을 노출시키는 접촉 구멍을 구비할 수 있다.
본 발명의 일 실시예에 따르면, 상기 보호막 상에 배치되고 상기 접촉 구멍을 통하여 상기 패드 전극과 연결되는 구동부; 및 상기 보호막과 상기 구동부 사이에 배치되는 이방성 도전 필름을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 패턴은 상기 반도체층과 동일층에 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 절연층은 상기 패턴과 대응하는 영역에 배치된 돌출부를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 배선 및 상기 패드 전극 상에 배치되며, 상기 돌출부의 일부를 덮는 보호막;을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 패턴은 라인(ilne) 형상을 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 패턴은 상기 패드 영역의 측면을 따라 연장되어 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속배선은 소스전극, 드레인전극, 유지전극 및 데이터 라인 중 어느 하나일 수 있다.
본 발명의 일 실시예는 표시 영역과 패드 영역을 포함하는 기판을 준비하는 단계; 상기 기판 상에 반도체층을 형성하는 단계; 상기 반도체층 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극 및 게이트 라인을 형성하는 단계; 상기 게이트 전극 및 게이트 라인 상에 절연층을 형성하는 단계; 상기 표시영역에서 상기 절연층 상에 소스전극, 드레인전극 및 데이터 라인을 형성하고, 상기 패드 영역에서 상기 절연층 상에 패드전극 및 패턴을 형성하는 단계; 및 상기 소스전극, 드레인 전극 및 데이터 라인 상에 보호막을 형성하는 단계를 포함하는 표시장치의 제조방법을 제공한다.
본 발명의 일 실시예에 따르면, 상기 보호막을 형성하는 단계는, 상기 보호막이 상기 패턴의 일부를 덮는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 패턴을 형성하는 단계는, 상기 패드전극의 단부에서 이격되어 상기 패턴을 형성할 수 있다.
본 발명의 일 실시예는 표시 영역과 패드 영역을 포함하는 기판을 준비하는 단계; 상기 표시 영역에서 상기 기판 상에 반도체층을 형성하고, 상기 패드 영역에서 상기 기판 상에 패턴을 형성하는 단계; 상기 반도체층 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극 및 게이트 라인을 형성하는 단계; 상기 게이트 전극 및 게이트 라인 상에 절연층을 형성하는 단계; 상기 표시 영역에서 상기 절연층 상에 소스전극, 드레인전극 및 데이터 라인을 형성하고, 상기 패드 영역에서 상기 절연층 상에 패드전극을 형성하는 단계; 및 상기 소스전극, 드레인 전극 및 데이터 라인 상에 보호막을 형성하는 단계를 포함하는 표시장치의 제조방법을 제공한다.
본 발명에 따른 표시장치는 절연층과 이방성 도전 필름 사이의 기포 생성을 방지하고, 보호막 들뜸 현상을 방지하고, 패드 영역 끝단에서의 외부 투습을 방지한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 A 부분을 확대하여 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 A-A' 선에 따른 표시 영역과 도 1의 B-B'에 따른 패드 영역을 함께 도시한 단면도이다.
도 4는 도3에서 이방성 도전 필름 및 구동부를 함께 도시한 단면도이다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 나타낸 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 도 2의 A-A' 선에 따른 표시 영역과 도 1의 B-B'에 따른 패드 영역을 함께 도시한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 표시장치에 대하여 상세히 설명한다. 본 발명의 일 실시예에 따른 표시장치는 유기발광 표시장치 또는 액정표시장치일 수 있다. 이하에서는 표시장치는 유기발광 표시장치인 것을 전제로 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 평면도이다. 도 2는 도 1의 A 부분을 확대하여 도시한 평면도이다. 도 3은 본 발명의 일 실시예에 따른 도 2의 A-A' 선에 따른 표시 영역과 도 1의 B-B'에 따른 패드 영역을 함께 도시한 단면도이다. 도 4는 도3에서 이방성 도전 필름 및 구동부를 함께 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예의 유기 발광 표시 장치(100)는 기판(101), 봉지 기판(201) 및 실링 부재(300)를 포함한다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 기판 본체(111)가 봉지 기판(201)이 아닌 봉지 필름 등에 의해 봉지되는 것도 가능함은 물론이다.
기판(101)은, 발광에 의해 표시가 이루어지는 표시 영역(DA)과, 이 표시 영역(DA)의 외곽에 위치한 비표시 영역(NDA)을 포함한다. 표시 영역(DA)에 유기 발광 소자 및 이를 구동하기 위한 박막 트랜지스터 및 배선 등이 형성된다. 비표시 영역(NDA)은, 유기 발광 소자를 발광시키는 외부 신호를 제공 받아 이를 유기 발광 소자에 전달하는 복수의 패드 전극(400)이 형성된 패드 영역(PA)을 포함한다.
도 2 및 도 3을 참조하여, 본 실시예의 표시 영역(DA)과 패드 영역(PA)을 좀더 상세하게 설명하면 다음과 같다.
도면에서는 표시 영역(도 1의 참조부호 DA, 이하 동일)의 각 화소에 두 개의 박막 트랜지스터(thin film transistor, TFT)(10, 20)와 하나의 축전 소자(capacitor)(80)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있으나, 본 발명 및 본 실시예가 이에 한정되는 것은 아니다.
따라서 유기 발광 표시 장치는 하나의 화소에 셋 이상의 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 가질 수 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 표시 영역(DA)은 복수의 화소들을 통해 화상을 표시한다.
먼저, 도 2 및 도 3을 참조하여 표시 영역(DA)을 좀더 상세하게 살펴보면, 본 실시예에 따른 기판(101)은, 기판본체(111)에 정의된 복수의 화소 각각에 형성된, 스위칭 박막 트랜지스터(10), 구동 박막 트랜지스터(20), 축전소자(80), 그리고 유기 발광 소자(organic light emitting diode, OLED)(70)를 포함한다. 그리고, 기판(101)은, 일 방향을 따라 배치되는 게이트 라인(151)과, 이 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다.
여기서, 각 화소는 게이트 라인(151), 데이터 라인(171) 및 공통 전원 라인(172)을 경계로 정의될 수 있으나, 반드시 이에 한정되는 것은 아니다.
유기 발광 소자(70)는, 화소 전극(710)과, 이 화소 전극(710) 상에 형성된 유기 발광층(720)과, 이 유기 발광층(720) 상에 형성된 공통 전극(730)을 포함한다. 여기서, 화소 전극(710)은 각 화소마다 하나 이상씩 형성되므로 기판(101)은 서로 이격된 복수의 화소 전극들(710)을 가진다.
여기서 화소 전극(710)이 정공 주입 전극인 양극이며, 공통 전극(730)이 전자 주입 전극인 음극이 된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 화소 전극(710)이 음극이 되고, 공통 전극(730)이 양극이 될 수도 있다.
유기 발광층(720)에 주입된 정공과 전자가 결합하여 생성된 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
축전 소자(80)는 절연층(160)을 사이에 두고 배치된 한 쌍의 유지전극(158, 178)을 포함한다. 여기서, 절연층(160)은 유전체가 된다. 축전 소자(80)에 축적된 전하와 한 쌍의 유지전극(158, 178) 사이의 전압에 의해 축전 용량이 결정된다.
스위칭 박막 트랜지스터(10)는, 스위칭 반도체층(131), 스위칭 게이트 전극(152), 스위칭 소스 전극(173), 및 스위칭 드레인 전극(174)을 포함한다. 구동 박막 트랜지스터(20)는 구동 반도체층(132), 구동 게이트 전극(155), 구동 소스 전극(176), 및 구동 드레인 전극(177)을 포함한다.
스위칭 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(152)은 게이트 라인(151)에 연결되고, 스위칭 소스 전극(173)은 데이터 라인(171)에 연결된다. 스위칭 드레인 전극(174)는 스위칭 소스 전극(173)으로부터 이격 배치되며 제1유지전극(158)과 연결된다.
구동 박막 트랜지스터(20)는 선택된 화소 내의 유기 발광 소자(70)의 유기 발광층(720)을 발광시키기 위한 구동 전원을 화소 전극(710)에 인가한다. 구동 게이트 전극(155)은 스위칭 드레인 전극(174)과 연결된 제1유지전극(158)에 연결된다. 구동 소스 전극(176) 및 제2유지전극(178)은 각각 공통 전원 라인(172)에 연결된다.
구동 드레인 전극(177)이 제1 접촉 구멍(contact hole)(181)을 통해 유기 발광 소자(70)의 화소 전극(710)에 연결된다.
이와 같은 구조에 의하여, 스위칭 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(171)에 인가되는 데이터 전압을 구동 박막 트랜지스터(20)로 전달하는 역할을 한다.
공통 전원 라인(172)으로부터 구동 박막 트랜지스터(20)에 인가되는 공통 전압과 스윙칭 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 구동 박막 트랜지스터(20)를 통해 유기 발광 소자(70)로 흘러 유기 발광 소자(70)가 발광한다.
도 2와 함께 도 3을 참조하여, 본 실시예의 표시 영역(DA)과 패드 영역(PA)을 좀더 상세하게 설명하면 다음과 같다.
도 3에서는 유기 발광 소자(70), 구동 박막 트랜지스터(20), 축전 소자(80), 데이터 라인(171) 및 공통 전원 라인(172)이 도시되어 있으므로, 이를 중심으로 설명한다. 스위칭 박막 트랜지스터(10)의 스위칭 반도체층(131), 스위칭 게이트 전극(152), 스위칭 소스 및 드레인 전극(173, 174)은 각기 구동 박막 트랜지스터(20)의 구동 반도체층(132), 구동 게이트 전극(155), 구동 소스 및 드레인 전극(176, 177)과 동일한 적층 구조를 가지므로 이에 대한 설명은 생략한다.
본 실시예에서 기판 본체(111)는 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니므로, 기판 본체(111)가 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다.
기판 본체(111) 위에 버퍼층(120)이 형성된다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이 역할을 수행할 수 있는 다양한 물질로 이루어질 수 있다. 일례로, 버퍼층(120)은 실리콘 나이트라이드(SiNx), 실리콘옥사이드(SiO2), 실리콘옥시나이트라이드(SiOxNy)으로 이루어진 그룹 중에서 선택된 적어도 하나로 이루어질 수 있다. 그러나 이러한 버퍼층(120)이 반드시 필요한 것은 아니며, 기판 본체(111)의 종류 및 공정 조건 등을 고려하여 형성하지 않을 수도 있다.
표시 영역(DA)에 버퍼층(120) 위에 구동 반도체층(132)이 형성된다. 구동 반도체층(132)은 다결정 실리콘, 비정질 실리콘 및 산화물 반도체로 이루어진 그룹 중에서 선택된 적어도 하나인 반도체 물질로 이루어질 수 있다. 또한, 구동 반도체층(132)은 불순물이 도핑되지 않은 채널 영역(135)과, 채널 영역(135)의 양 옆으로 p+ 도핑되어 형성된 소스 영역(136) 및 드레인 영역(137)을 포함한다. 이 때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라진다.
구동 반도체층(132) 위에는 실리콘나이트라이드 또는 실리콘옥사이드 등으로 이루어진 게이트 절연막(140)이 형성된다. 게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소(SiNx), 및 산화 규소(SiO2)로 이루어진 그룹 중에서 선택된 적어도 하나 이상을 포함하여 형성된다. 일례로, 게이트 절연막(140)은 40nm의 두께를 갖는 질화 규소막과 80nm의 두께를 갖는 테트라에톡시실란막이 차례로 적층된 이중막으로 형성될 수 있다. 하지만, 본 발명의 일 실시예에서, 게이트 절연막(140)이 전술한 구성에 한정되는 것은 아니다.
게이트 절연막(140) 위에 구동 게이트 전극(155), 게이트 라인(도 1의 참조부호 151), 제1 유지전극(158)이 형성된다. 이때, 구동 게이트 전극(155)은 구동 반도체층(132)의 적어도 일부, 구체적으로 채널 영역(135)과 중첩 형성된다. 구동 게이트 전극(155)은 구동 반도체층(132)을 형성하는 과정에서 구동 반도체층(132)의 소스 영역(136)과 드레인 영역(137)에 불순물을 도핑할 때 채널 영역(135)에는 불순물이 도핑되는 것을 차단하는 역할을 한다.
게이트 전극(155)과 제1유지 전극(158)은 서로 동일한 층에 위치하며, 실질적으로 동일한 금속 물질로 형성된다. 이때, 금속 물질은 몰리브덴(Mo), 크롬(Cr), 및 텅스텐(W)로 이루어진 그룹 중에서 선택된 적어도 하나를 포함한다. 일례로, 게이트 전극(155) 및 제1유지전극(158)은 몰리브덴(Mo) 또는 몰리브덴(Mo)을 포함하는 합금으로 형성될 수 있다.
게이트 절연막(140) 상에는 구동 게이트 전극(155)을 덮는 절연층(160)이 형성된다. 상기 절연층(160)은 층간 절연층일 수 있다. 절연층(160)은 게이트 절연막(140)과 마찬가지로 실리콘나이트라이드 또는 실리콘옥사이드 등으로 형성될 수 있다. 게이트 절연막(140)과 절연층(160)은 구동 반도체층(132)의 소스 및 드레인 영역을 드러내는 접촉 구멍을 구비한다.
표시 영역(DA)에 절연층(160) 위에 구동 소스 전극(176) 및 구동 드레인 전극(177), 데이터 라인(171), 공통 전원 라인(172), 제2 유지전극(178)이 형성된다. 구동 소스 전극(176) 및 구동 드레인 전극(177)은 접촉구멍을 통해 구동 반도체층(132)의 소스 영역 및 드레인 영역과 각각 연결된다.
구체적으로, 구동 소스 전극(176), 구동 드레인 전극(177) 및 데이터 라인(171), 공통 전원 라인(172)과 제2 유지전극(178)은 몰리브덴, 크롬, 탄탈륨 및 티타늄으로 이루어진 그룹 중에서 선택된 적어도 하나로 이루어진 내화성 금속(refractory metal) 또는 이들의 합금에 의하여 형성될 수 있으며, 상기 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수도 있다. 상기 다중막 구조의 예로, 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막으로 된 이중막, 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막으로 된 삼중막을 들 수 있다.
구동 소스 전극(176), 구동 드레인 전극(177) 및 데이터 라인(171), 공통 전원 라인(172), 제2 유지전극(178)은 상기 설명한 재료 이외에도 여러 가지 다양한 도전재료에 의하여 형성될 수 있다.
이에 의해, 표시 영역(DA)에 구동 반도체층(132), 구동 게이트 전극(155), 구동 소스 전극(176) 및 구동 드레인 전극(177)을 포함한 구동 박막 트랜지스터(20)가 형성된다. 그러나 구동 박막 트랜지스터(20)의 구성은 전술한 예에 한정되지 않으며, 다양한 구조로 변형 가능하다.
패드 영역(PA)에 절연층(160) 위에 복수개의 패드 전극(400)이 형성된다. 패드 전극(400)은 표시 영역(DA)의 구동 소스 전극(176), 구동 드레인 전극(177) 등과 동일한 공정에 의해 형성되어 이들과 동일한 층에서 동일한 물질로 이루어질 수 있다.
패턴(500)이 패드 전극(400)의 단부와 일정거리 이격되어 절연층(160) 상에 형성된다. 패턴(500)은 패드 영역(PA)의 패드 전극(400) 및 표시 영역(DA)의 구동 소스 전극(176), 구동 드레인 전극(177) 등과 동일한 공정에 의해 형성되어 이들과 동일한 층에서 동일한 물질로 이루어질 수 있다.
패턴(500)은 라인(line) 형상을 가질 수 있다. 패턴은 상기 패드 전극(400)을 따라, 예를 들면, 도 1에 도시된 바와 같이, 패드 영역(PA)의 하단을 따라 연장되어 형성될 수 있다. 패턴(500)은 패드 전극(400)의 단부에서 이격되어 배치될 수 있고, 패드 전극(400)의 단부를 연결한 가상선과 평행하게 패드 영역(PA)의 측면에 연장될 수 있다. 도 1을 참조하면, 패턴(500)이 패드 영역(PA)의 하단 전체에 선형으로 연장되어 있다. 패턴(500)은 패드 영역(PA)의 패드 전극(400) 및 표시 영역(DA)의 구동 소스 전극(176), 구동 드레인 전극(177) 등과 동일한 높이로 형성될 수 있다.
절연층(160) 상에 구동 소스 전극(176), 구동 드레인 전극(177), 패드 전극(400) 등을 덮는 보호막(180)이 형성된다. 보호막(180)은 폴리아크릴계, 폴리이미드계 등과 같은 유기물로 이루어질 수 있다. 보호막(180)은 평탄화막일 수 있다.
보호막(180)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 으로 이루어진 그룹 중 선택된 적어도 하나로 만들어질 수 있다.
보호막(180)은 구동 드레인 전극(177)을 드러내는 제1 접촉 구멍(181) 및 패드 전극(400)을 제2접촉 구멍(182)을 구비한다.
보호막(180)은 패턴(500)의 일부를 덮거나 패턴(500)과 패드전극(400) 사이 까지만 형성될 수 있다. 즉, 보호막(180)은 패턴(500) 상에 형성되지 않을 수 있다.
즉, 종래와 같이 패턴(500)이 형성되지 않는 경우에 절연층(160) 끝단에 보호막(180)으로 인한 단차가 발생하여 측면 투습 및 보호막 들뜸이 일어나는 문제가 있었다.
상기와 같은 보호막(180) 또는 패턴(500) 구조로 인하여, 보호막(180)의 측면 투습이 방지되고, 보호막(180)의 들뜸 현상이 방지된다.
다시 도 3및 도4를 참조하면, 표시 영역(DA)에서는 보호막(180) 위에 화소 전극(710)이 형성되고, 이 화소 전극(710)은 보호막(180)의 제1 접촉 구멍(181)을 통해 구동 드레인 전극(177)에 연결된다.
패드 영역(PA)에 보호막(180)의 제2 접촉 구멍(182)에 의해 노출된 패드전극(400) 위에 도전성 접착부재(800)가 형성된다.
도전성 접착부재(800)는 절연성 접착 물질(810)과 도전 입자들(820)로 이루어진다. 상기 절연성 접착 물질(810)은 광과 열에 의해 경화되어 구동부(600)를 상기 기판(101)에 부착하고, 상기 도전 입자들(820)은 절연성 접착 물질(810)에 산재되어 상기 구동부(600)와 상기 패드 전극(400)을 전기적으로 연결한다. 상기 도전성 접착 부재(800)의 일례로 이방성 도전 필름(Anisotropic Conductive Film : ACF) 등이 있다. 상기 구동부의 일례로 외부 회로 기판과 연결되어 외부 신호를 전달하는 연성 회로 기판(flexible printed circuit), COG(chip on glass), 또는 TCP(tape carrier package) 방식 등이 사용될 수 있다.
보호막(180)에 화소 전극(710)을 덮는 화소 정의막(190)이 형성된다. 이 화소 정의막(190)은 화소 전극(710)을 드러내는 개구부(199)를 구비한다.
즉, 화소 전극(710)은 화소 정의막(190)의 개구부에 대응하도록 배치된다. 화소 정의막(190)은 폴리아크릴계(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지로 만들어질 수 있다.
화소 정의막(190)의 개구부(199) 내에서 화소 전극(710) 위에 유기 발광층(720)이 형성되고, 화소 정의막(190) 및 유기 발광층(720) 상에 공통 전극(730)이 형성된다.
이와 같이, 화소 전극(710), 유기 발광층(720), 및 공통 전극(730)을 포함하는 유기 발광 소자(70)가 형성된다.
화소 전극(710)과 공통 전극(730) 중 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투과형 또는 반사형 도전성 물질로 형성될 수 있다. 화소 전극(710) 및 공통 전극(730)을 형성하는 물질의 종류에 따라, 유기 발광 표시 장치(900)는 전면 발광형, 배면 발광형 또는 양면 발광형이 될 수 있다.
투명한 도전성 물질로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide)으로 이루어진 그룹 중에서 선택한 적어도 하나의 물질이 사용될 수 있다. 반사형 물질로 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미뮴(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au)으로 이루어진 그룹 중에서 선택된 적어도 하나의 물질이 사용될 수 있다.
유기 발광층(720)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기 발광층(720)은 발광층과, 정공 주입층(hole injection layeer, HIL), 정공 수송층(hole transpoting layer, HTL), 전자 수송층(electron transporting layer, ETL) 및 전자 주입층(electron injection layer, EIL) 중 적어도 하나를 포함하는 다중막으로 형성될 수 있다. 일례로 정공 주입층이 양극인 화소 전극(710) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
본 실시예에서 유기 발광층(720)이 화소 정의막(190)의 개구부(199) 내에만 형성되었으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광층(720)중 적어도 하나 이상의 막이, 화소 정의막(190)의 개구부(199) 내에서 화소 전극(710) 위 뿐만 아니라 화소 정의막(190)과 공통 전극(730) 사이에도 배치될 수 있다. 좀더 구체적으로, 유기 발광층(720)의 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등이 오픈 마스크(open)에 의해 개구부(199) 이외의 부분에도 형성되고, 유기 발광층(720)의 발광층이 미세 금속 마스크(fine metal mask, FMM)를 통해 각각의 개구부(199)마다 형성될 수 있다.
한편, 본 발명이 액정표시장치인 경우, 화소 전극(710)은 제1 접촉 구멍(181)을 통하여 구동 드레인 전극(177)과 물리적?전기적으로 연결되어 있으며, 구동 드레인 전극(177)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(710)은 공통 전압(common voltage)을 인가 받는 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(710)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
이하, 도 3과 함께 도 5a 및 도 5f을 참조하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명한다. 이하에서는 앞서 설명한 유기 발광 표시 장치에서 설명한 것에 대해서는 구체적인 설명을 생략한다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 나타낸 단면도이다.
도 5a에 도시된 바와 같이, 표시 영역과 패드 영역을 포함하는 기판 본체(111)를 준비한다. 기판 본체(111)상에 버퍼층(120)을 형성한다. 버퍼층(120)은 질화 규소(SiNx) 및 산화 규소(SiO2) 등과 같은 무기 절연 물질이 PECVD(Plasma Enhanced Chemical Vapor Deposition)등의 공지된 증착 방법으로 제1기판(110) 상에 증착되어 형성된다.
버퍼층(120)상에 구동 반도체층(132)을 형성한다. 구동 반도체층(132)는 사진 식각 공정 등으로 형성된다. 상기 구동 반도체층(132)상에 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 질화 규소막과 그 위에 테트라에톡시실란(TEOS)막을 포함할 수 있다. 그리고 전술한 무기막들은 PECVD 등의 공지된 방법으로 형성될 수 있다.
게이트 절연막(140) 상에 구동 게이트 전극(155), 게이트 라인(151) 및 제1 유지전극(158)을 형성한다. 구동 게이트 전극(155), 게이트 라인(151) 및 제1 유지전극(158) 상에 절연층(160)을 형성한 뒤, 구동 반도체층(132)의 소스영역(136) 및 드레인영역(137)을 노출시키는 접촉 구멍들을 절연층(160)에 형성한다. 절연층(160)은 게이트 절연막(140)과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소(SiNx) 또는 산화 규소(SiOx)으로 이루어진 그룹 중에서 선택된 적어도 하나로 이루어지고 PECVD 등의 공지된 방법을 통해 형성될 수 있다.
도 5b에 도시된 바와 같이, 절연층(160) 상에 금속막(40a)을 도포한다. 그 뒤 포토레지스트(50a)를 금속막(40a)상에 도포한다. 이때, 포토레지스트(50a)는 일례로 대략 1000nm 내지 2000nm 범위 내의 두께를 가질 수 있다. 마스크(60)를 이용하여 포토 레지스트(50a)를 노광한다.
도 5c에 도시된 바와 같이, 포토레지스트(50a)를 현상하여 포토레지스트 패턴(50b)를 형성한다. 포토레지스트 패턴(50b)은 구동 소스 전극(176), 구동 드레인 전극(177), 데이터 라인(171), 공통 전원 라인(172), 제2 유지전극(178), 패드 전극(400) 및 패턴(500)이 형성될 위치 상에 배치된다.
도 5d에 도시된 바와 같이, 포토레지스트 패턴(50b)을 사용한 식각 공정을 통해 금속막(40a)을 식각하여 구동 소스 전극(176), 구동 드레인 전극(177), 데이터 라인(171), 공통 전원 라인(172), 제2 유지전극(178), 패드 전극(400) 및 패턴(500)을 형성한다.
도 5e에 도시된 바와 같이, 포토레지스트 패턴(50b)을 플라즈마 등을 이용한 건식 식각 또는 습식 식각 공정을 이용하여 스트립(strip)한다.
도 5f에 도시된 바와 같이, 구동 소스 전극(176), 구동 드레인 전극(177), 데이터 라인(171), 공통 전원 라인(172), 제2 유지전극(178), 패드 전극(400) 상에 보호막(180)을 형성한다. 보호막(180)은 패턴(500)의 일부를 덮을 수 있다. 구동 드레인 전극(177)을 노출시키는 제1 접촉 구멍 및 패드 전극(400)을 노출시키는 제2접촉 구멍을 보호막(180)에 형성한다.
도 3에 도시된 바와 같이, 보호막(180) 상에 화소전극(710)을 형성한 뒤, 화소정의막(190), 유기발광층(720) 및 공통전극(730)을 차례로 형성한다.
다른 실시예
하기에서는 도 6을 참조하여 본 발명의 다른 실시예에 따른 표시장치를 설명한다. 일 실시예에서 언급된 구성요소는 제외하고 차이가 나는 구성에 대해서만 설명한다. 따라서, 상기 일 실시예와 다른 패드 영역(PA)을 중심으로 설명한다.
도 6은 본 발명의 다른 실시예에 따른 도 2의 A-A' 선에 따른 표시 영역과 도 1의 B-B'에 따른 패드 영역을 함께 도시한 단면도이다.
패드 영역(PA)에 버퍼층(120) 상에 패턴(500)이 형성된다. 패턴(500)은 표시 영역(DA)의 구동 반도체층(132)과 동일한 공정에 의해 형성되어 이들과 동일한 층에서 동일한 물질로 이루어질 수 있다.
패드 영역(PA)에 패턴(500)상에 게이트 절연막(140)이 형성된다. 패턴(500)이 형성된 영역에 대응하는 영역에 게이트 절연막(140)은 돌출부를 가질 수 있다.
패드 영역(PA)에 게이트 절연막(140)상에 절연층(160)이 형성된다. 패드 영역(PA)에서 절연층(160)은 패턴(500)상에 배치된 돌출부를 가질 수 있다.
상기 절연층(160)의 돌출부는 일 실시예의 패턴(500)과 동일한 기능을 한다. 즉, 상기와 같은 보호막(180)과 절연층(160)의 돌출부 구조로 인하여, 보호막(180)의 측면 투습이 방지되고, 보호막(180)의 들뜸 현상이 방지된다.
즉, 종래와 같이 패턴(500)이 형성되지 않는 경우에는 절연층(160) 끝단에 보호막(180)으로 인한 단차가 발생하여 측면 투습 및 보호막 들뜸이 일어나는 문제가 있었다. 그러나 상기 절연층(160)의 돌출부가 형성됨으로 인하여 상기 문제점이 방지된다.
이상에서 설명된 표시장치 및 그 제조방법의 실시예는 예시적인 것에 불과하며, 본 발명의 보호범위는 본 발명 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등예를 포함할 수 있다.
100: 유기 발광 표시 장치
DA: 표시 영역 NDA: 비표시 영역
PA:패드 영역 10:스위칭 박막 트랜지스터
20:구동 박막 트랜지스터 40a:금속막
50a:포토 레지스트 50b:포토 레지스트 패턴
60: 마스크 70: 유기발광소자
80:축전소자 101:기판
111:기판 본체 120:버퍼층
131:스위칭 반도체층 132:구동반도체층
135:채널영역 136:소스영역
137:드레인영역 140:게이트절연막
150:금속막 151:게이트 라인
152: 스위칭 게이트전극 155:구동 게이트전극
158:제1유지전극 160:절연층
166:드레인 접촉 구멍 167:소스 접촉 구멍
171:데이터 라인 172:공통 전원 라인
173:스위칭 소스전극 174:스위칭 드레인전극
176:구동 소스전극 177:구동 드레인전극
178:제2유지전극 180:평탄화막
181:제1 접촉 구멍 182:제2접촉구멍
190:화소정의막 199:화소정의막 개구부
201:봉지기판 300: 실링부재
400: 패드 전극 500: 패턴
600: 구동부 710:화소전극
720:유기발광층 730:공통전극
800:도전성 접착부재 810:절연성 접착물질
820:도전입자

Claims (16)

  1. 표시 영역과 패드 영역을 포함하는 기판;
    상기 기판 상에 배치된 반도체층;
    상기 반도체층 위에 배치된 절연층;
    상기 표시영역에서 상기 절연층 상에 배치된 금속 배선;
    상기 패드 영역에서 상기 절연층 상에 배치되고 상기 금속배선과 연결된 패드 전극; 및
    상기 패드 영역에 상기 패드 전극의 단부에서 이격되어 배치된 패턴을 포함하는 표시장치.
  2. 제 1항에 있어서,
    상기 패턴은 상기 절연층 상에 배치된 표시장치.
  3. 제 2항에 있어서,
    상기 금속 배선 및 상기 패드 전극 상에 배치되고, 상기 패턴의 일부를 덮는 보호막;을 더 포함하는 표시장치.
  4. 제 3 항에 있어서,
    상기 금속배선, 상기 패드전극 및 상기 패턴은 동일층에 배치된 표시장치.
  5. 제 3항에 있어서,
    상기 보호막은 상기 패드 전극을 노출시키는 접촉 구멍을 구비하는 표시장치.
  6. 제 5항에 있어서,
    상기 보호막 상에 배치되고 상기 접촉 구멍을 통하여 상기 패드 전극과 연결되는 구동부; 및
    상기 보호막과 상기 구동부 사이에 배치되는 이방성 도전 필름을 더 포함하는 표시장치.
  7. 제 1항에 있어서,
    상기 패턴은 상기 반도체층과 동일층에 배치된 표시장치.
  8. 제 7항에 있어서,
    상기 절연층은 상기 패턴과 대응하는 영역에 배치된 돌출부를 포함하는 표시장치.
  9. 제 8항에 있어서,
    상기 금속 배선 및 상기 패드 전극 상에 배치되며, 상기 돌출부의 일부를 덮는 보호막;을 더 포함하는 표시장치.
  10. 제 1 항에 있어서,
    상기 패턴은 라인(ilne) 형상을 갖는 표시장치.
  11. 제1항에 있어서,
    상기 패턴은 상기 패드 영역의 측면을 따라 연장되어 형성된 표시장치.
  12. 제 1항에 있어서,
    상기 금속배선은 소스전극, 드레인전극, 유지전극 및 데이터 라인 중 어느 하나인 표시장치.
  13. 표시 영역과 패드 영역을 포함하는 기판을 준비하는 단계;
    상기 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극 및 게이트 라인을 형성하는 단계;
    상기 게이트 전극 및 게이트 라인 상에 절연층을 형성하는 단계;
    상기 표시영역에서 상기 절연층 상에 소스전극, 드레인전극 및 데이터 라인을 형성하고, 상기 패드 영역에서 상기 절연층 상에 패드전극 및 패턴을 형성하는 단계; 및
    상기 소스전극, 드레인 전극 및 데이터 라인 상에 보호막을 형성하는 단계를 포함하는 표시장치의 제조방법.
  14. 제 13항에 있어서,
    상기 보호막을 형성하는 단계는,
    상기 보호막이 상기 패턴의 일부를 덮는 단계를 더 포함하는 표시장치의 제조방법.
  15. 제 13항에 있어서,
    상기 패턴을 형성하는 단계는,
    상기 패드전극의 단부에서 이격되어 상기 패턴을 형성하는 표시장치의 제조방법.
  16. 표시 영역과 패드 영역을 포함하는 기판을 준비하는 단계;
    상기 표시 영역에서 상기 기판 상에 반도체층을 형성하고, 상기 패드 영역에서 상기 기판 상에 패턴을 형성하는 단계;
    상기 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극 및 게이트 라인을 형성하는 단계;
    상기 게이트 전극 및 게이트 라인 상에 절연층을 형성하는 단계;
    상기 표시 영역에서 상기 절연층 상에 소스전극, 드레인전극 및 데이터 라인을 형성하고, 상기 패드 영역에서 상기 절연층 상에 패드전극을 형성하는 단계; 및
    상기 소스전극, 드레인 전극 및 데이터 라인 상에 보호막을 형성하는 단계를 포함하는 표시장치의 제조방법.
KR1020130156140A 2013-12-16 2013-12-16 표시장치 및 그 제조 방법 KR102280959B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130156140A KR102280959B1 (ko) 2013-12-16 2013-12-16 표시장치 및 그 제조 방법
US14/321,574 US9196665B2 (en) 2013-12-16 2014-07-01 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130156140A KR102280959B1 (ko) 2013-12-16 2013-12-16 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150070464A true KR20150070464A (ko) 2015-06-25
KR102280959B1 KR102280959B1 (ko) 2021-07-26

Family

ID=53369496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156140A KR102280959B1 (ko) 2013-12-16 2013-12-16 표시장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9196665B2 (ko)
KR (1) KR102280959B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722009B2 (en) 2014-10-13 2017-08-01 Samsung Display Co., Ltd. Pad electrode structure, flat display apparatus comprising the pad electrode structure, and the method of manufacturing the flat display apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6484786B2 (ja) * 2014-12-03 2019-03-20 株式会社Ｊｏｌｅｄ 表示装置および表示装置の製造方法、並びに電子機器
KR102304726B1 (ko) 2015-03-27 2021-09-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
KR102514411B1 (ko) * 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102397900B1 (ko) * 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치
KR102477608B1 (ko) 2017-12-12 2022-12-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN108831906A (zh) * 2018-05-31 2018-11-16 武汉华星光电半导体显示技术有限公司 Oled显示面板及oled显示器
KR20210010713A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR20210065281A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060023130A1 (en) * 2004-07-30 2006-02-02 Hun Jeoung Flat panel display device and fabricating method thereof
KR100618575B1 (ko) * 2001-12-29 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조 방법
KR100813845B1 (ko) * 2006-10-10 2008-03-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US20100165226A1 (en) * 2008-12-26 2010-07-01 Lee Jeong-Yeop Mother substrate for liquid crystal display device and method of fabricating the same
US20120104395A1 (en) * 2010-10-27 2012-05-03 Samsung Mobile Display Co., Ltd. Organinc light emitting display device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264162B1 (ko) 1997-08-28 2000-08-16 구본준 액정표시장치의 기판에 형성되는 패드의 구조 및 그 제조방법
KR100769435B1 (ko) 2005-11-30 2007-10-22 삼성에스디아이 주식회사 액정 표시 장치
KR20080004781A (ko) 2006-07-06 2008-01-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR101799031B1 (ko) * 2010-08-09 2017-12-21 삼성디스플레이 주식회사 터치 감지층을 포함하는 액정 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618575B1 (ko) * 2001-12-29 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조 방법
US20060023130A1 (en) * 2004-07-30 2006-02-02 Hun Jeoung Flat panel display device and fabricating method thereof
KR100813845B1 (ko) * 2006-10-10 2008-03-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US20100165226A1 (en) * 2008-12-26 2010-07-01 Lee Jeong-Yeop Mother substrate for liquid crystal display device and method of fabricating the same
US20120104395A1 (en) * 2010-10-27 2012-05-03 Samsung Mobile Display Co., Ltd. Organinc light emitting display device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722009B2 (en) 2014-10-13 2017-08-01 Samsung Display Co., Ltd. Pad electrode structure, flat display apparatus comprising the pad electrode structure, and the method of manufacturing the flat display apparatus

Also Published As

Publication number Publication date
KR102280959B1 (ko) 2021-07-26
US20150171151A1 (en) 2015-06-18
US9196665B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
KR102280959B1 (ko) 표시장치 및 그 제조 방법
KR102158771B1 (ko) 유기 발광 표시 장치
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101084273B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101719372B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
KR20120077470A (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI596755B (zh) 有機發光二極體顯示器及其製造方法
KR102205588B1 (ko) 표시장치
KR100685841B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR101416718B1 (ko) 유기전계발광표시장치
KR102574483B1 (ko) 표시 장치
KR20150101001A (ko) 표시장치 및 그 제조 방법
US20200219423A1 (en) Flexible display device and method of manufacturing flexible display device
KR100959106B1 (ko) 유기 발광 표시 장치
US9917280B2 (en) Display device
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR20150035307A (ko) 유기전계발광표시장치 및 그 제조방법
KR100965250B1 (ko) 유기 발광 표시 장치
KR20080104875A (ko) 유기전계발광표시장치
KR20110004170A (ko) 유기전계발광소자 및 그 제조방법
KR102044137B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR102205859B1 (ko) 표시장치 및 그 제조 방법
KR20150049470A (ko) 유기발광다이오드 표시장치의 제조방법
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant