KR20150064668A - 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법 - Google Patents

Abstract

그 안에 배치된 보조 패턴을 포함하는 셀의 패턴을 포함하는 패턴을 생성하는 신규한 방법이 제공된다. 본 발명은 복수 종류의 셀 중에서 선택한 셀을 배치해서 마스크의 패턴을 생성할 때 사용되는 상기 셀의 패턴을 생성하는 생성 방법을 제공한다. 이 생성 방법은 직사각형 패턴 요소를 포함하는 셀의 데이터를 취득하고 상기 데이터에 따라 상기 직사각형 패턴 요소의 해상을 보조하는 보조 패턴을 생성함으로써 고립된 직사각형 패턴 요소와 상기 보조 패턴을 포함하는 패턴을 셀의 패턴으로서 생성하는 것을 포함한다.

Description

패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법{PATTERN GENERATION METHOD, PROGRAM, INFORMATION PROCESSING APPARATUS, AND MASK FABRICATION METHOD}

본 발명은 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법에 관한 것이다.

최근, 회로 패턴이 미세화됨에 따라, 반도체 노광 장치를 사용하여 원하는 패턴을 기판 상에 전사하는 것이 곤란해지고 있다. 이런 상황을 해결하기 위해서, 2가지 방법이 제안되어 있다.

첫째, 1차원 레이아웃 기술이라고 불리는 기술이 제안되어 있다(Michael C. Smayling 외, "Low k1 Logic Design using Gridded Design Rules" Proc. of SPIE Vol. 6925 p. 69250B(2008) 참조). 도 1의 (a) 내지 도 1의 (c)는 1차원 레이아웃 기술을 도시한 도면이다. 1차원 레이아웃 기술이란, 도 1의 (a)에 도시한 라인/스페이스 패턴(이하, "L 앤드 S 패턴"이라고 기재한다)을 미리 형성해 두고 라인 패턴을 부분적으로 제거해서 회로 패턴을 제작하는 기술이다. 구체적으로, 도 1의 (b)에 도시한 패턴을 사용하여 라인 패턴을 절단함으로써 도 1의 (c)에 도시한 회로 패턴을 얻는다. 도 1의 (b)에 도시한 패턴을 "커트 패턴"이라고 표현한다. L 앤드 S 패턴의 스페이스 부분에 도트 패턴을 부분적으로 매립해서 회로 패턴을 제작하는 기술도 1차원 레이아웃 기술에 포함된다. 따라서, 1차원 레이아웃 기술이란 기판 상에 형성된 L 앤드 S 패턴에 대하여 복수의 패턴 요소를 전사해서 가공하는 기술이다. 이 기술을 사용함으로써, 종래 기술에서의 복잡한 패턴과 비교할 때 low-k1가 보다 용이하게 가능해진다.

둘째, 마스크의 패턴에 보조 패턴을 부가해서 노광을 행하는 방법이 제안되어 있다. 이 보조 패턴은 SRAF(Sub-Resolution Assist Feature)이라고도 불린다. 보조 패턴을 사용함으로써, 더 넓은 리소그래피 마진(노광 여유도)을 얻을 수 있다. 컴퓨터에 의해 보조 패턴을 포함하는 마스크의 패턴을 생성할 때 보조 패턴의 위치를 정하는 방법으로서, 일본 특허 공개 제2008-040470호는 2차원 상호 투과 계수 맵을 사용하는 방법을 개시한다. 이 방법에서, 유효 광원과 눈동자 함수를 사용하여 2차원 TCC(Transmission Cross Coefficient)를 산출하고, 2차원 TCC와 마스크의 패턴을 사용하여 근사 공중 상 맵을 구하고, 이 근사 공중 상 맵의 피크 위치에 보조 패턴을 배치한다.

이 방법에서, 전사해야 할 상의 콘트라스트를 올리는 부분에 보조 패턴을 배치하기 때문에, 리소그래피 마진을 향상시키도록 보조 패턴의 배치가 결정된다.

전체 마스크 내의 패턴은 1개의 반도체 칩의 영역에 상당하는 단일 또는 복수의 패턴을 포함한다. 1개의 반도체 칩의 영역에 상당하는 패턴은 기능 블록의 세트인 블록 셀, 데이터의 입/출력을 수행하는 IO 유닛, 및 논리 소자 단위의 스탠다드 셀을 포함하는 회로 패턴 군의 조합으로 구성되어 있다.

미국 특허 제7873929호는 룰 베이스에서 스탠다드 셀의 주위에 보조 패턴을 배치함으로써 복수의 스탠다드 셀을 배치해서 마스크의 패턴을 생성할 때 발생하는 광 근접 효과를 억제하는 예를 개시하고 있다.

수 mm 제곱의 면적을 갖는 반도체 칩의 영역에 상당하는 패턴에 반도체 칩의 영역의 리소그래피 마진을 향상시키기 위해 일본 특허 공개 제2008-040470호에 개시된 방법을 적용하면, 보조 패턴의 배치를 결정하기 위한 계산에 오랜 시간을 필요로 한다는 문제가 있다. 예를 들어, 1개의 2차원 TCC 맵에 의해 보조 패턴의 배치를 결정할 수 있는 영역은 약 수 μm 제곱이므로, 반도체 칩의 영역에서는, 수백 만이나 되는 방대한 수의 계산 영역에 대해 계산이 이루어진다. 결과적으로, 반도체 칩의 영역에서 보조 패턴의 배치를 결정하기 위한 계산에 오랜 시간을 필요로 한다.

미국 특허 제7873929호에서는, 보조 패턴을 배치하기 위한 스탠다드 셀 내의 패턴은 세로 방향 및 가로 방향으로 2차원적으로 연장하고, 1차원 레이아웃 기술에 사용되는 패턴에 대한 보조 패턴을 생성하지 않는다. 또한, 셀들이 배치된 칩 영역 내에서 다른 셀로부터의 광 근접 효과를 억제하기 위해서 셀의 주위에 보조 패턴을 배치한다고 하는 룰에 기초하여 보조 패턴을 생성한다. 그러므로, 셀 내의 패턴의 해상 성능이 반드시 향상되는 것은 아니다.

본 발명에 따르면, 복수 종류의 셀 중에서 선택한 셀을 배치해서 마스크의 패턴을 생성할 때 사용되는 상기 셀의 패턴을 생성하는 생성 방법이 제공된다. 이 생성 방법은 프로세서에 의해 실행되는, 직사각형 패턴 요소를 포함하는 셀의 데이터를 취득하고 상기 데이터에 따라 상기 직사각형 패턴 요소의 해상을 보조하는 보조 패턴을 생성함으로써 고립된 직사각형 패턴 요소와 상기 보조 패턴을 포함하는 패턴을 셀의 패턴으로서 생성하는 단계를 포함한다.

본 발명의 다른 특징은 첨부 도면을 참조하여 이루어진 예시적인 실시 형태들의 다음의 설명으로부터 분명해 질 것이다.

도 1의 (a) 내지 도 1의 (c)는 1차원 레이아웃 기술을 도시한 도면.
도 2는 셀의 패턴을 생성한 후에 마스크의 패턴을 생성하는 방법을 도시한 흐름도.
도 3a는 본 실시 형태에 따라 생성된 셀의 패턴을 도시한 도면이고, 도 3b는 본 실시 형태에 따라 생성된 마스크의 패턴을 도시한 도면.
도 4는 종래 기술에 따라 보조 패턴을 배치해서 마스크의 패턴을 생성하는 상황을 도시한 도면.
도 5a는 보조 패턴을 포함하지 않는 마스크의 패턴의 보정의 결과를 도시한 도면이고, 도 5b는 본 실시 형태에 따라 생성된 보조 패턴을 포함하는 마스크의 패턴의 보정의 결과를 도시한 도면.

이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.

본 실시 형태는 광원으로부터 공급된 광을 사용하여 마스크(레티클)를 조명하는 조명 광학계와 조명된 마스크의 패턴을 기판에 투영하는 투영 광학계를 포함하는 노광 장치에 사용되는 마스크의 패턴의 생성에 적용할 수 있다.

도 2는 셀의 패턴을 생성한 후에 마스크의 패턴을 생성하는 방법의 흐름도이다. 본 실시 형태의 생성 방법은, 예를 들어, 도 2에 도시한 스텝들을 실행하기 위한 프로그램을 네트워크 또는 기록 매체를 통하여 정보 처리 장치(컴퓨터)에 공급하고 정보 처리 장치가 메모리 등의 기억 매체에 기억된 프로그램을 판독해서 실행함으로써 실현된다. 본 실시 형태에서는, 마스크의 패턴으로서, 1차원 레이아웃 기술의 패턴, 즉, 기판의 어느 층에 형성된 라인/스페이스 패턴(L 앤드 S 패턴)의 라인을 커트 또는 접속하기 위한 패턴이 사용된다.

먼저, 컴퓨터는 셀의 패턴의 데이터를 취득한다(스텝 S1). 컴퓨터는 컴퓨터의 메모리에 기억되어 있는 셀 라이브러리에 포함된 셀 중에서 데이터를 선택함으로써 데이터를 취득할 수 있거나 또는 유저에 의해 입력된 셀을 읽음으로써 데이터를 취득할 수 있다. 또는, 마스크 상에 배치될 수 있는 하나 또는 복수의 셀을 선택할 수 있다. 데이터는 셀의 설계 값의 GDSII 데이터이다. 셀의 패턴은, 예를 들어, 1차원 레이아웃 기술에 사용되는 커트 패턴이며, 복수의 직사각형 홀 패턴 요소(1)를 포함한다.

셀 라이브러리는 셀의 명칭, 셀의 범위, 입/출력 핀의 정보, 배선층의 레이아웃 물성 정보를 포함하는 LEF 파일, 트랜지스터의 기생 용량과 온도 전위의 변동을 포함하는 LIB 파일, 논리 회로의 설계 데이터 및 설계 값의 GDSII 데이터 등의 셀 정보를 포함한다. 트랜지스터의 확산, 게이트, 콘택트, 메탈, 비아 등이 하나의 셀에 포함되어 있다. 셀 라이브러리는 서로 다른 패턴을 갖는 복수의 셀을 포함한다. 본 실시 형태의 패턴 요소(1)를 포함하는 셀의 패턴은 배선층을 형성하는 메탈 공정에서 사용되는 패턴을 커트하기 위한 커트 패턴이다. 이 패턴의 설계값은 GDSII 데이터에 의해 공급될 수 있다.

이어서, 취득한 셀의 패턴의 데이터에 기초하여 보조 패턴(SRAF)을 배치한다(스텝 S2). 본 실시 형태에서는, 일본 특허 공개 제2008-040470호에 개시된 2차원 상호 투과 계수를 사용하여 취득한 셀의 홀 패턴 요소(1)의 근사 공중 상(광학 상)을 계산하고, 근사 공중 상의 피크에 대응하는 위치에 보조 패턴(2)을 배치한다. 도 3a는 홀 패턴 요소(1)와 보조 패턴(2)을 도시한 도면이다. 보조 패턴의 배치에 대해서는, 커트 패턴의 주위에 패턴의 상의 콘트라스트를 올리도록 보조 패턴을 일정한 룰에서 배치할 수 있다는 점에 주목한다. 또한, 본 실시 형태에서는, 광학 모델을 사용하여 패턴의 광학 상을 계산해서 패턴을 생성하는 다른 모델 베이스의 방법을 사용할 수 있다. 예를 들어, Interference Map Lithography(SPIE, Volume 5853, pp. 659 내지 671)를 사용하여 보조 패턴의 배치를 결정할 수 있다.

이어서, 생성한 보조 패턴을 포함하는 셀의 패턴을 생성한다(스텝 S3). 스텝 S2에서 생성한 보조 패턴(2)과 도 3a에 도시한 홀 패턴 요소(1)를 포함하는 패턴을 셀의 패턴으로 설정할 수 있다. 또는, 도 3a에 도시한 패턴에 광 근접 효과 보정을 행해서 홀 패턴 요소(1)와 보조 패턴(2)의 형상과 위치를 변경하고, 변경 후에 얻어진 패턴을 셀의 패턴으로 설정할 수 있다.

또한, 스텝 S2에서 충분히 넓은 계산 영역에서 보조 패턴이 배치되는 부분을 결정하기 위한 계산을 행하기 때문에, 설계시의 스탠다드 셀의 범위를 나타내는 프레임 선(3)의 외측에도 보조 패턴이 존재한다. 따라서, 본 실시 형태에서는, 프레임 선(3)의 외측(셀의 범위 밖)에 있는 보조 패턴(2)을 제외하고 프레임 선(3)의 내측에 존재하는 보조 패턴을 셀의 패턴에 추가한다. 이에 의해, 홀 패턴 요소(1)와 보조 패턴(2)을 포함하는 셀이 설계시의 크기보다도 커지지 않고, 결과적으로, 마스크의 패턴이 커지는 것을 방지할 수 있다. 프레임 선(3)의 외측의 보조 패턴이 제외되므로 해상 성능의 악화가 염려되지만, 이것은 실용상 문제가 없고 이에 대해서 이후에 설명한다.

이어서, 생성한 셀의 패턴을 셀 라이브러리에 등록하고, 셀 라이브러리를 갱신한다(스텝 S4). 구체적으로, 생성한 셀의 패턴을 메모리 등의 기억 유닛에 기억시킨다. 서로 다른 패턴을 갖는 복수 종류의 셀에 대해서 스텝 S1 내지 S4의 공정을 반복적으로 행하여 복수 종류의 셀의 패턴을 생성할 수 있다.

이후에, 갱신한 셀 라이브러리로부터 복수의 셀을 선택한다(스텝 S5). 모니터 등의 표시 유닛에 표시된 라이브러리 내의 셀 중에서 셀을 유저가 입력부를 사용하여 선택할 수 있거나, 또는 소정의 룰에 따라 컴퓨터가 자동으로 셀을 선택할 수 있다. 선택하는 셀은 스텝 S1 내지 S4의 공정에서 등록된 셀 이외의 셀을 포함할 수 있다는 점에 주목한다.

그리고, 선택한 복수의 셀을 칩 영역에 배치하여 마스크의 패턴을 생성한다(스텝 S6). 도 3b는 스텝 S1 내지 S4에서 등록되고 선택된 서로 다른 종류의 셀 A, B, 및 C의 칩 영역에의 배치를 도시한 도면이다. 칩 영역에는, 동일한 셀(1종의 셀)들을 배치할 수 있다. 또한, 복수의 셀의 패턴이 칩 영역에 배치된 패턴에 대하여 보정을 행할 수 있다. 패턴의 보정은 패턴의 형상(치수)과 위치(어긋남 량) 중 적어도 하나를 변경함으로써 행해진다. 어긋남 량은 보정 전의 패턴의 중심 위치에 대한 보정 후의 패턴의 중심 위치의 이동량을 의미한다. 보정된 패턴을 마스크의 패턴으로서 생성할 수 있다.

본 실시 형태의 계산 시간의 단축 효과가 이제부터 설명된다. 여기서, 본 실시 형태에 따라 전체 칩 영역 내의 마스크의 패턴을 결정하기 위해 필요로 하는 계산 시간이 종래 기술의 것과 비교된다. 구체적으로, 10mm 제곱의 칩 영역에서 보조 패턴의 배치를 결정하기 위해 1대의 PC(Intel Xeon CPU X5670, 2.93GHz)의 의해 계산에 필요로 하는 계산 시간이 종래 기술의 것과 비교된다. 이 계산에서는, ArF 레이저를 방출하는 광원으로서 투영 광학계의 상 면측의 개구수 NA가 1.35인 노광 장치를 설정했다. 1개의 계산 영역의 크기는 4μm 제곱이고, 1개의 계산 영역 당의 계산 시간은 1초이다.

먼저, 본 실시 형태의 방법을 사용하는 경우의 계산 시간을 구한다. 10mm 제곱의 칩이 100개의 서로 다른 종류의 스탠다드 셀로 구성되고, 스탠다드 셀의 크기가 1개의 계산 영역의 크기보다 작고, 1개의 계산 영역 당의 계산 시간이 1초인 경우를 상정한다. 이 경우에, 보조 패턴의 배치를 결정하기 위해 필요로 하는 계산 시간은 100초이다.

다음에, 종래 기술의 방법을 사용한 경우의 계산 시간을 구한다. 도 4는 종래 기술의 방법으로 보조 패턴을 배치한 상태를 도시한 도면이다. 도 4 중의 다수의 사각형은 칩 영역 내의 커트 패턴을 나타내고 있다. 도 4에 도시한 바와 같이, 종래 기술의 방법에서는, 4μm 제곱의 계산 영역에 대해 1개씩 보조 패턴의 배치를 결정하기 위한 계산이 행해진다. 따라서, 10mm 제곱의 전체 칩 영역 내의 보조 패턴의 배치를 결정하기 위해서는 6250000개의 계산 영역에 대해 계산이 이루어져야 하기 때문에, 계산 시간은 6250000초, 즉, 72일이다.

따라서, 본 실시 형태의 방법을 사용하는 경우에, 종래 기술의 방법과 비교해서 10mm 제곱의 전체 칩 영역 내의 보조 패턴의 배치를 결정하기 위해 사용된 시간을 1/62500배로 단축할 수 있다.

이어서, 본 실시 형태의 추가 효과로서 리소그래피 마진(해상 성능)의 효과가 설명된다. 여기서, 간단화를 위하여, 2행 2열의 매트릭스에 스탠다드 셀을 배치한, 즉, 4종류의 스탠다드 셀을 배치한 마스크의 패턴에 대해 보정을 행하는 경우가 설명된다. 본 실시 형태에서는, 마스크의 패턴에 포함되는 커트 패턴의 상의 종횡 선 폭을 평가하고, 초점 심도가 커지도록 커트 패턴과 보조 패턴의 치수와 어긋남 량을 보정한다.

이 보정을 2가지 경우에서, 즉, 보조 패턴을 사용하지 않는 경우와 보조 패턴을 사용한 경우에서 행하고, 2가지 경우에서 마스크를 조명하는 조명 조건(유효 광원 분포)과 보정시의 커트 패턴의 치수와 어긋남 량이 변화되는 범위의 조건은 동일한 것이 사용되었다. 구체적으로, 조명 조건에는, 0.9의 외부 시그마와 0.8의 시그마 비율을 갖는 고리형 조명을 사용했다. 커트 패턴은 그 치수가 40nm 이상 80nm 이하의 범위에서 변화하고, 어긋남 량은 설계시의 마스크의 패턴의 중심 위치에 대하여 5nm 이하의 범위에서 변화한다.

보정 후의 마스크의 패턴의 결과를 도 5a 및 도 5b에 도시한다. 도 5a 및 도 5b에서 점선으로 둘러싸인 프레임은 2행 2열의 매트릭스에 배치된 스탠다드 셀, 즉 4종류의 스탠다드 셀을 나타낸다. 도 5a는 보조 패턴을 포함하지 않는 복수의 셀을 배치한 패턴을 보정하여 얻어진 마스크의 패턴의 결과를 도시한 도면이다. 도 5b는 본 실시 형태의 방법에 의해 보조 패턴을 부가한 스탠다드 셀을 배치하고 나서 보정한 마스크의 패턴의 결과를 도시한 도면이다. 이들 결과에 따르면, 평가한 커트 패턴의 선 폭 중, 가장 작은 초점 심도는 도 5a의 마스크의 패턴에서는 68.2nm이고 도 5b의 마스크의 패턴에서는 76.5nm이다.

따라서, 본 실시 형태를 사용하는 경우에, 전체 칩 영역 내의 보조 패턴의 배치를 결정하기 위해 필요로 하는 계산 시간을 단축할 수 있고, 또한, 리소그래피 마진을 향상시킬 수 있다. 또한, 스탠다드 셀의 범위 내측에 존재하는 보조 패턴을 배치한 스탠다드 셀을 보조 패턴을 부가한 스탠다드 셀로서 사용하기 때문에, 리소그래피 마진이 효과적으로 향상된다.

본 실시 형태에서는 커트 패턴과 보조 패턴의 치수와 어긋남 량을 바꿈으로써 셀의 패턴을 보정했지만, 치수와 어긋남 량 중 하나를 바꿈으로써 보정할 수 있다. 또한, 커트 패턴만의 치수와 어긋남 량 중 적어도 하나를 바꿀 수 있다. 또한, 본 실시 형태에서는 기판에는 전사되지 않는 보조 패턴을 사용했지만, 기판에 전사되는 보조 패턴을 사용할 수 있다. 또한, 본 실시 형태에서는 초점 심도가 커지도록 마스크의 패턴을 보정했지만, 노광 여유도와 PV(Process Variable) 밴드가 개선되도록 보정할 수 있다. 또한, 보정에 필요로 하는 계산 시간을 단축하는 관점에서, 베스트 포커스에서의 선 폭만을 조정하도록 마스크의 패턴을 보정할 수 있다. 본 실시 형태에서는 1차원 레이아웃 기술에서의 커트 패턴을 사용하여 설명했지만, 직사각형이나 정사각형의 고립된 패턴 요소에 모델 베이스의 방법을 적용하여 보조 패턴을 배치할 수 있다.

다른 실시 형태들

본 발명의 실시 형태들은 또한 본 발명의 상술한 실시 형태들 중 하나 이상의 실시 형태의 기능들을 행하기 위해 기억 매체(예를 들어, 비일시적 컴퓨터 판독가능 기억 매체)에 기록된 컴퓨터 실행가능 명령을 판독하고 실행하는 시스템 또는 장치의 컴퓨터에 의해, 그리고 상술한 실시 형태들 중 하나 이상의 실시 형태의 기능들을 행하기 위해 예를 들어, 기억 매체로부터 컴퓨터 실행가능 명령을 판독하고 실행함으로써 시스템 또는 장치의 컴퓨터에 의해 행해지는 방법에 의해 실현될 수 있다. 컴퓨터는 중앙 처리 유닛(CPU), 마이크로 프로세싱 유닛(MPU), 또는 다른 회로 중 하나 이상을 포함할 수 있고, 별도의 컴퓨터 또는 별도의 컴퓨터 프로세서의 네트워크를 포함할 수 있다. 컴퓨터 실행가능 명령은 예를 들어, 네트워크 또는 기억 매체로부터, 컴퓨터에 제공될 수 있다. 기억 매체는 예를 들어, 하드 디스크, 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 분산 컴퓨팅 시스템의 스토리지, 광학 디스크(컴팩트 디스크(CD), 디지털 다기능 디스크(DVD), 또는 블루 레이 디스크(BD)™ 등), 플래시 메모리 장치, 메모리 카드 등 중 하나 이상을 포함할 수 있다.

본 실시 형태의 마스크의 패턴 생성 방법에 의해 생성된 마스크의 패턴의 데이터는 전자선 묘화 장치 등의 마스크 제조 장치에 입력되어, 마스크 제조 장치는 마스크 데이터를 사용하여 마스크 블랭크에 패턴을 묘화하여 마스크를 제조한다.

제조된 마스크는 노광 장치의 마스크 스테이지에 의해 유지되고, 노광 장치는 광원으로부터 공급된 광을 사용하여 조명 광학계를 통하여 마스크를 조명하고, 마스크로부터의 회절 광은 투영 광학계를 통하여 웨이퍼 위에 방출되어 웨이퍼 상의 레지스트에 마스크의 패턴을 노광한다.

이어서, 상기 노광 장치를 이용한 디바이스(반도체 IC 소자, 액정 표시 소자 등)의 제조 방법을 설명한다. 디바이스는 상기 노광 장치를 사용하고 감광제가 도포된 기판(웨이퍼, 유리 기판 등)을 노광하는 공정, 그 기판(감광제)을 현상하는 공정, 및 다른 주지의 공정을 통하여 제조된다. 다른 주지의 공정은 에칭, 레지스트 박리, 다이싱, 본딩, 패키징 등을 포함한다. 본 디바이스 제조 방법에 따르면, 종래 기술의 디바이스와 비교하여 고품위의 디바이스를 제조할 수 있다.

본 발명의 바람직한 실시 형태에 대해서 이상 설명했지만, 본 발명은 이상의 실시 형태에 한정되지 않고 본 발명의 범위 내에서 다양한 변형 및 변경이 이루어질 수 있다.

본 발명이 예시적인 실시 형태들을 참조하여 설명되었지만, 본 발명은 개시된 예시적인 실시 형태들에 한정되지 않는다는 것을 이해하여야 한다. 다음의 청구 범위는 모든 변형 및 그에 상응하는 구조 및 기능을 포함하도록 가장 폭넓은 해석에 따라져야 한다.

Claims (13)

1. 복수 종류의 셀 중에서 선택한 셀을 배치해서 마스크의 패턴을 생성할 때 사용되는 상기 셀의 패턴을 생성하는 셀의 패턴 생성 방법으로서, 프로세서에 의해 실행되는,
   직사각형 패턴 요소를 포함하는 셀의 데이터를 취득하고 상기 데이터에 따라 상기 직사각형 패턴 요소의 해상을 보조하는 보조 패턴을 생성함으로써 고립된 직사각형 패턴 요소와 상기 보조 패턴을 포함하는 패턴을 셀의 패턴으로서 생성하는 단계
   를 포함하는 셀의 패턴 생성 방법.
2. 제1항에 있어서, 상기 복수 종류의 셀의 패턴을 생성하기 위해 상기 생성하는 단계가 서로 다른 패턴을 갖는 복수 종류의 셀에 대해 행해지는 셀의 패턴 생성 방법.
3. 제1항에 있어서, 상기 직사각형 패턴 요소는 기판 상에 형성된 라인 앤드 스페이스 패턴(line-and-space pattern)의 커트(cut) 또는 접속에 사용되는 셀의 패턴 생성 방법.
4. 제1항에 있어서, 상기 생성하는 단계에서, 투영 광학계에 의해 상 면에 투영되는 상기 패턴 요소의 광학 상을 계산하고 상기 광학 상을 사용하여 상기 보조 패턴의 형상 또는 위치를 결정함으로써 상기 보조 패턴을 생성하는 셀의 패턴 생성 방법.
5. 제4항에 있어서, 상기 생성하는 단계에서, 상기 광학 상을 사용하여 상기 패턴 요소의 형상 또는 위치를 변경한 후에 얻어진 패턴 요소를 포함하는 상기 셀의 패턴을 생성하는 셀의 패턴 생성 방법.
6. 제1항에 있어서, 상기 생성하는 단계에서, 상기 셀의 범위의 데이터를 취득하고 상기 셀의 범위 내에서만 상기 보조 패턴을 생성하는 셀의 패턴 생성 방법.
7. 제1항에 있어서, 상기 생성하는 단계에서, 상기 셀의 범위의 데이터를 취득하고, 상기 셀의 범위 외의 부분에 있는 보조 패턴을 제외하여 상기 셀의 패턴을 생성하는 셀의 패턴 생성 방법.
8. 복수 종류의 셀 중에서 선택한 셀을 배치해서 마스크의 패턴을 생성할 때 사용되는 상기 셀의 패턴을 생성하는 셀의 패턴 생성 방법으로서, 프로세서에 의해 실행되는,
   복수의 패턴 요소를 포함하는 셀의 데이터를 취득하는 단계;
   투영 광학계에 의해 상 면에 투영되는 패턴 요소의 광학 상을 계산하는 단계;
   상기 패턴 요소의 계산한 광학 상을 사용하여 상기 패턴 요소의 해상을 보조하는 보조 패턴을 생성하는 단계; 및
   상기 패턴 요소와 상기 보조 패턴을 포함하는 패턴을 셀의 패턴으로서 생성하는 단계
   를 포함하는 셀의 패턴 생성 방법.
9. 마스크의 패턴의 생성 방법으로서,
   제1항 내지 제8항 중 어느 한 항에 따른 셀의 패턴 생성 방법에 의해 복수 종류의 셀의 패턴을 생성하는 단계; 및
   생성한 셀 중에서 선택한 셀을 배치함으로써 마스크의 패턴을 생성하는 단계
   를 포함하는 마스크의 패턴 생성 방법.
10. 제9항에 있어서, 생성한 복수 종류의 셀의 패턴 중에서 동일한 셀의 패턴을 배치함으로써 상기 마스크의 패턴을 생성하는 마스크의 패턴 생성 방법.
11. 컴퓨터에 제1항 내지 제8항 중 어느 한 항에 따른 셀의 패턴 생성 방법을 실행시키는, 기록 매체에 저장된 컴퓨터 프로그램.
12. 복수 종류의 셀 중에서 선택한 셀을 배치해서 마스크의 패턴을 생성할 때 사용되는 상기 셀의 패턴을 생성하는 프로세서를 포함하는 정보 처리 장치로서,
    상기 프로세서가 직사각형 패턴 요소를 포함하는 셀의 데이터를 취득하고 상기 데이터에 따라 상기 직사각형 패턴 요소의 해상을 보조하는 보조 패턴을 생성함으로써 고립된 직사각형 패턴 요소와 상기 보조 패턴을 포함하는 패턴을 셀의 패턴으로서 생성하는 정보 처리 장치.
13. 마스크 제조 방법으로서,
    제9항에 따른 마스크의 패턴 생성 방법에 의해 마스크의 패턴의 데이터를 생성하는 단계; 및
    마스크의 패턴의 상기 생성한 데이터를 사용하여 상기 마스크를 제조하는 단계
    를 포함하는 마스크 제조 방법.

Images