CN104678696A - 图案生成方法、信息处理装置以及掩模制造方法 - Google Patents
图案生成方法、信息处理装置以及掩模制造方法 Download PDFInfo
- Publication number
- CN104678696A CN104678696A CN201410709424.5A CN201410709424A CN104678696A CN 104678696 A CN104678696 A CN 104678696A CN 201410709424 A CN201410709424 A CN 201410709424A CN 104678696 A CN104678696 A CN 104678696A
- Authority
- CN
- China
- Prior art keywords
- pattern
- unit
- generation method
- auxiliary patterns
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Architecture (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明涉及图案生成方法、信息处理装置以及掩模制造方法。一种新型的用于生成包括单元图案的图案的方法,所述单元图案包括在其中布置的辅助图案。本发明提供用于生成在通过布置从多种单元中选择的单元来生成掩模图案时所使用的单元的图案的生成方法。该生成方法包括通过获得有关包括孤立的矩形图案元素的单元的数据并且根据所述数据生成辅助矩形图案元素的辨析的辅助图案来生成包括该矩形图案元素和辅助图案的图案作为单元图案。
Description
技术领域
本发明涉及图案生成方法、信息处理装置以及掩模制造方法。
背景技术
近年来,由于电路图案小型化,使用半导体曝光装置在衬底上转印希望的图案变得困难。为了应对这种情况,已提出两种方法。
首先,已提出了被称为一维布局技术的技术(参考Michael C.Smayling等,“Low k1Logic Design using Gridded Design Rules”SPIE会议记录第6925卷第69250B页(2008))。图1A至1C是示出了一维布局技术的图。在一维布局技术中,提前形成图1A中所示的线/空隙图案(在下文中被称为“L和S图案”)并除去部分线图案以便制造电路图案。具体地说,使用图1B中所示的图案来切割线图案以便获得图1C中所示的电路图案。图1B中所示的图案被称为“切割图案”。通过在L和S图案的部分空隙中部分插入点图案来制造电路图案的技术也包括在一维布局技术中。因此,一维布局技术是通过在形成于衬底上的L和S图案上转印多个图案元素来执行的工艺。当与现有技术中的复杂图案相比时,使用该技术能更容易地实现低k1。
第二,已提出了用于通过向掩模图案添加辅助图案来执行曝光的方法。辅助图案也被称为SRAF(亚分辨率辅助特征)。通过使用辅助图案,可以获得更大的光刻裕度(lithography margin)(曝光的自由度)。作为用于在由计算机生成包括辅助图案的掩模图案时定位辅助图案的方法,日本专利特开No.2008-040470公开了使用二维透射交叉系数图(two-dimensional transmission cross coefficient map)的方法。在该方法中,使用有效光源和瞳函数来计算二维TCC(透射交叉系数),使用二维TCC和掩模图案来获得近似的空间像图(aerialimage map),并在近似的空间像图的峰位置定位辅助图案。
在该方法中,因为辅助图案被定位在用于增加待转印的图像的对比度的部分,所以辅助图案的位置被确定使得光刻裕度得到改善。
整个掩模中的图案包括与单个半导体芯片的区域相对应的单个或多个图案。与单个半导体芯片的区域相对应的图案通过电路图案组的组合进行配置,所述电路图案组包括作为一组功能块的块单元、执行数据的输入/输出的IO部件以及逻辑元件单位中的标准单元(standard cell)。
美国专利7873929公开了其中通过在规则库中的标准单元周围布置辅助图案来抑制在通过布置多个标准单元生成掩模图案时生成的光学邻近效应的示例。
当日本专利特开No.2008-040470中公开的方法被用在与具有几平方毫米的面积的半导体芯片的区域相对应的图案中以提高该半导体芯片的区域的光刻裕度时,出现用于确定辅助图案的布置的计算需要很长一段时间的问题。例如,其中辅助图案的位置可由单个二维TCC图确定的区域大约为几平方微米,所以,在半导体芯片的区域中,要在多达几百万个计算区域上执行计算。其结果是,用于确定辅助图案在半导体芯片的区域中的布置的计算需要很长一段时间。
在美国专利7873929中,用于布置辅助图案的标准单元中的图案在垂直和水平方向上二维地延伸,并且用于一维布局技术中所使用的图案的辅助图案没有被生成。此外,根据这样的规则生成辅助图案:辅助图案被设置在单元周围以抑制来自其中布置有所述单元的芯片区域中的其他单元的光邻近效应。所以,单元中的图案的辨析性能不一定得到改善。
发明内容
根据本发明,提供了用于生成在通过布置从多种单元中选择的单元来生成掩模图案时使用的单元图案的生成方法。所述生成方法包括由处理器执行的下列步骤:通过获得有关包括有孤立的矩形图案元素的单元的数据以及根据所述数据来生成辅助矩形图案元素的辨析的辅助图案,来生成包括该矩形图案元素和辅助图案的图案作为单元图案(cell pattern)。
参照附图根据示例性实施例的下列描述,本发明的更多特征将变得明白。
附图说明
图1A至1C是例示了一维布局技术的图。
图2是例示了用于在生成单元图案之后生成掩模图案的方法的流程图。
图3A是例示了根据实施例的已生成的单元图案的图,而图3B是例示了根据实施例的已生成的掩模图案的图。
图4是例示了根据现有技术的通过布置辅助图案来生成掩模图案的情况的图。
图5A是例示了不包括辅助图案的掩模图案的校正结果的图,而图5B是例示了根据该实施例的包括已生成的辅助图案的掩模图案的校正结果的图。
具体实施方式
在下文中,将参照附图来描述本发明的实施例。
该实施例适用于在包括照明光学系统和光学投影系统的曝光装置中所使用的掩模图案的生成,所述照明光学系统使用从光源供应的光来照明掩模(光刻板(reticle)),所述光学投影系统在衬底上投影被照明的掩模的图案。
图2是用于在生成单元图案之后生成掩模图案的方法的流程图。本实施例的生成方法是通过经由网络或记录介质来向例如信息处理装置(计算机)提供用于执行图2中所示的步骤的程序并由信息处理装置读出存储在诸如存储器的存储介质中的待执行的程序来实现的。在本实施例中,作为掩模图案,使用一维布局技术的图案,即,用于对形成在衬底的某层上的线/空隙图案(L和S图案)的线进行切割或连接的图案。
首先,计算机获得有关单元图案的数据(步骤S1)。计算机可以通过从被存储在计算机的存储器中的单元库(cell library)中所包括的单元当中选择数据来获得所述数据,或者通过读取由用户输入的单元来获得所述数据。作为替代,可设置在掩模上的一个或多个单元可被选择。所述数据是单元的设计值的GDSII数据。单元的图案是例如在一维布局技术中所使用的切割图案并包括多个矩形孔图案元素1。
单元库包括单元信息,诸如单元的名称、单元的范围、有关输入/输出引脚的信息、以及包括有关互连层中布局物理性质的信息的LEF文件、包括晶体管的寄生电容和热电位的变化的LIB文件、逻辑电路的设计数据以及设计值的GDSII数据。晶体管的扩散、栅极、触点、金属、导孔等被包括在单个单元中。单元库包括具有不同图案的多个单元。本实施例的包括图案元素1的单元图案是在用于形成互连层的金属工艺中使用的用于对图案进行切割的切割图案。该图案的设计值可由GDSII数据提供。
接下来,根据所获得的有关单元图案的数据来布置辅助图案(SRAF)(步骤S2)。在本实施例中,使用日本专利特开No.2008-040470中公开的二维透射交叉系数来计算所获得的单元的孔图案元素1的近似空间像(光学像),并且在与近似空间像的峰相对应的位置布置辅助图案2。图3A是例示了孔图案元素1和辅助图案2的图。注意,关于辅助图案的布置,可以以某种规则在切割图案周围布置辅助图案使得图案的图像的对比度得到改善。此外,在本实施例中,用于通过使用光学模型计算图案的光学像来生成图案的另一种模型库的方法可被使用。例如,可使用干涉图光刻(InterferenceMap Lithography)(SPIE,第5853卷,第659至671页)来确定辅助图案的布置。
随后,生成包括已生成的辅助图案的单元图案(步骤S3)。图3A中所示的包括孔图案元素1和步骤S2中生成的辅助图案2的图案可被设为单元图案。作为替代,对图3A中所示的图案进行光学邻近校正使得孔图案元素1和辅助图案2的形状和位置被改变,并且在改变之后获得的图案可被设为单元图案。
此外,因为在步骤S2中用于确定其中辅助图案被布置的部位的计算是在足够大的计算区域中进行的,所以辅助图案也被布置在代表设计时的标准单元的范围的框线3的外部。因此,在本实施例中,位于框线3外部(单元的范围之外)的辅助图案2被排除在外,并且位于框线3内部的辅助图案被添加到单元图案中。由此,包括孔图案元素1和辅助图案2的单元不会变得大于设计的尺寸,并且作为结果,掩模图案被防止变大。尽管因为框线3外部的辅助图案被排除,辨析性能的退化可能是一个担忧,但是这不是实践中的问题并且这将在下文中得到描述。
接下来,在单元库中登记已生成的单元图案,并更新单元库(步骤S4)。具体地说,已生成的单元图案被存储在诸如存储器的存储部中。可通过对具有不同图案的多种单元重复执行从步骤S1到步骤S4的过程来生成多种单元图案。
之后,从已更新的单元库中选择多个单元(步骤S5)。单元可由用户使用输入部来从在显示部(诸如监视器)中显示的库中的单元当中选择,或者计算机可以根据某种规则自动选择单元。注意,要选择的单元可包括除了在从步骤S1到步骤S4的过程中登记的单元之外的单元。
随后,在芯片区域中布置已选择的单元使得生成掩模图案(步骤S6)。图3B是例示了属于不同类型并在步骤S1至S4中被登记和选择的单元A、B和C在芯片区域中的布置的图。在芯片区域中,可以布置相同的单元(单个类型的单元)。此外,可以对芯片区域中的其中布置有多个单元图案的图案进行校正。通过改变图案的形状(尺寸)和位置(偏移量)中的至少一个来执行图案的校正。偏移量表示校正后的图案的中心位置相对于校正前的图案的中心位置的移动量。经校正的图案可被生成为掩模图案。
现在将描述本实施例的减少计算时间的效果。在此,将根据本实施例的确定整个芯片区域中的掩模图案所需的计算时间与现有技术中的计算时间作比较。具体地说,由单个PC(Intel Xeon CPUX5670,2.93GHz)用来确定辅助图案在10平方毫米的芯片区域中的布置的计算所需的计算时间与现有技术中的计算时间作比较。在此计算中,在光学投影系统的像平面侧具有1.35的数值孔径NA的曝光装置被设为发射ArF激光的光源。一个计算区域的尺寸为4平方微米,并且用于一个计算区域的计算时间为1秒。
首先,将获得在使用本实施例的方法的情况中的计算时间。假设10平方毫米的芯片由100种不同类型的标准单元构成,标准单元的尺寸小于单个计算区域的尺寸,并且用于单个计算区域的计算时间为1秒。在这种情况中,确定辅助图案的布置所需的计算时间为100秒。
接下来,获得当使用现有技术中的方法时的计算时间。图4是例示了其中通过现有技术中的方法来布置辅助图案的状况的图。图4中的大量的方格代表芯片区域中的切割图案。如图4中所示,在现有技术的方法中,逐一地针对4平方微米的计算区域执行用于确定辅助图案的布置的计算。所以,为了确定辅助图案在10平方毫米的整个芯片区域中的布置,要对6250000个计算区域执行计算,因此,计算时间为6250000秒,即72天。
因此,当使用本实施例的方法时,在与现有技术中的方法比较时用来确定辅助图案在10平方毫米的整个芯片区域中的布置的时间被减到1/62500。
接下来,光刻裕度(辨析性能)的效果将作为本实施例的进一步的效果被描述。在此,为了简单起见,将描述对其中标准单元被布置在2行和2列的矩阵中(即布置有四种标准单元)的掩模图案执行校正的情况。在本实施例中,掩模图案中包括的切割图案的图像的垂直和水平线宽度被求出,并且切割图案和辅助图案的尺寸以及切割图案和辅助图案的偏移量被校正使得获得大的焦点深度(focal depth)。
在两种情况,即未使用辅助图案的情况和使用辅助图案的情况中执行该校正,并且在所述两种情况中,使用相同的用于照明掩模的照明条件(有效光源分布)和关于在校正期间切割图案的尺寸和偏移量被改变的范围的相同条件。具体地说,作为照明条件,具有0.9的外西格玛(outer sigma)和0.8的西格玛比率(sigma ratio)的环形照明被使用。切割图案在从40nm(含)到80nm(含)的范围内被改变,并且偏移量在相对于设计的掩模图案的中心位置等于或小于5nm的范围内被改变。
在图5A和5B中例示了校正之后的掩模图案的结果。由图5A和5B中的虚线限定的框代表被布置在2行和2列的矩阵中的标准单元,即四种标准单元。图5A是例示了通过校正其中布置有不包括辅助图案的多个单元的图案而获得的掩模图案的结果的图。图5B是例示了在布置了通过本实施例的方法添加辅助图案的标准单元之后被校正的掩模图案的结果的图。根据这些结果,在切割图案的已求值的线宽度中,在图5A的掩模图案中最小焦点深度为68.2nm以及在图5B的掩模图案中最小焦点深度为76.5nm。
因此,当使用本实施例时,可以减少确定辅助图案在整个芯片区域中的布置所需的计算时间,另外,可以提高光刻裕度。此外,因为其中布置有被包括在标准单元的范围内部中的辅助图案的标准单元被用作被添加辅助图案的标准单元,所以光刻裕度得到了有效地提高。
尽管在本实施例中通过改变切割图案和辅助图案的尺寸和偏移量来校正单元图案,但是可以通过改变尺寸和偏移量中的一个来执行校正。此外,可以只有切割图案的尺寸和偏移量中的至少一个被改变。另外,尽管在本实施例中使用了未被转印到衬底的辅助图案,但是可以使用被转印到衬底的辅助图案。另外,尽管在本实施例中掩模图案被校正使得获得大的焦点深度,但是校正可以被执行使得用于PV(过程变量)带和曝光的自由度得到改善。此外,就校正所需的计算时间的减少而言,掩模图案可被校正使得只有处于最佳聚焦的线宽度被控制。尽管在本实施例中使用一维布局技术中的切割图案来作出描述,但是可以通过在矩形或方形的孤立图案元素中使用模型库的方法来布置辅助图案。
其他实施例
本发明的实施例也可以由读出并执行被记录在存储介质(例如,非暂态计算机可读存储介质)上的计算机可执行指令以执行本发明的上述实施例中的一个或多个的功能的系统的计算机或装置,以及通过由系统的计算机或装置通过例如从存储介质读出和执行计算机可执行指令以执行上述实施例中的一个或多个的功能而执行的方法,来实现。计算机可以包括中央处理单元(CPU)、微处理单元(MPU)或其他电路中的一个或更多个,并且可以包括分开的计算机或分开的计算机处理器的网络。可以例如从网络或存储介质向计算机提供计算机可执行指令。存储介质可以包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的存储器、光盘(诸如紧凑盘(CD)、数字通用盘(DVD)或蓝光盘(BD)TM)、闪存设备、存储卡等中的一个或更多个。
有关通过本实施例的掩模图案生成方法生成的掩模图案的数据被输入到诸如电子束制图装置的掩模制造装置,并且掩模制造装置使用所述掩模数据来在掩模坯件处描绘图案以便制造掩模。
已制造的掩模被曝光装置的掩模平台保持,曝光装置使用从光源供应的光通过照明光学系统照明掩模,并且来自掩模的衍射光通过光学投影系统被发射到晶片上使得掩模图案被曝光在晶片上的抗蚀剂上。
接下来,将描述用于利用曝光装置来制造器件(诸如半导体IC元件、液晶显示元件等)的方法。使用曝光装置通过以下过程来制造器件:对施加有感光剂的衬底(诸如晶片、玻璃衬底等)进行曝光的过程、对衬底(感光剂)进行显影的过程以及其他的通用过程。其他的通用过程包括蚀刻、抗蚀剂去除、切块、接合、封装等。根据器件制造方法,当与现有技术中的器件比较时可以制造出更高质量的器件。
尽管上面已经描述了本发明的优选实施例,但是本发明不限于前面的实施例,并且在本发明的范围内可以做出各种修改和改变。
虽然已参照示例性实施例描述了本发明,但是要理解的是本发明不限于公开的示例性实施例。以下权利要求的范围要被赋予最宽泛的解释以便覆盖所有这样的修改和等效的结构及功能。
Claims (12)
1.一种用于生成在通过布置从多种单元中选择的单元来生成掩模图案时使用的单元的图案的生成方法,所述生成方法包括由处理器执行的下列步骤:
通过获得有关包括孤立的矩形图案元素的单元的数据和通过根据所述数据生成辅助矩形图案元素的辨析的辅助图案,来生成包括该矩形图案元素和辅助图案的图案作为单元图案。
2.根据权利要求1所述的生成方法,其中
对具有不同图案的多种单元执行所述生成步骤以便生成所述多种单元的图案。
3.根据权利要求1所述的生成方法,其中
矩形图案元素被用于切割或连接形成在衬底上的线与空隙的图案。
4.根据权利要求1所述的生成方法,其中
在所述生成步骤中,通过计算由投影光学系统投影到像平面上的图案元素的光学像并且使用所述光学像确定辅助图案的形状或位置来生成辅助图案。
5.根据权利要求4所述的生成方法,其中
在所述生成步骤中,生成包括在使用光学像改变图案元素的形状或位置之后获得的图案元素的单元的图案。
6.根据权利要求1所述的生成方法,其中
在所述生成步骤中,获得有关单元的范围的数据并且只在单元的范围内生成辅助图案。
7.根据权利要求1所述的生成方法,其中
在所述生成步骤中,获得有关单元的范围的数据,并且通过把位于单元的范围外部的部分中的辅助图案排除来生成单元的图案。
8.一种用于生成在通过布置从多种单元中选择的单元来生成掩模图案时使用的单元的图案的生成方法,所述生成方法包括由处理器执行的下列步骤:
获得有关包括多个图案元素的单元的数据;
计算由投影光学系统投影到像平面上的图案元素的光学像;
使用图案元素的计算的光学像来生成辅助图案元素的辨析的辅助图案;以及
生成包括图案元素和辅助图案的图案作为单元图案。
9.一种用于生成掩模图案的生成方法,所述生成方法包括:
通过权利要求1中所述的生成方法来生成多种单元图案;以及
通过布置从生成的单元中选择的单元来生成掩模图案。
10.根据权利要求9所述的用于生成掩模图案的生成方法,其中
通过布置从多种已生成的单元图案中选择的相同单元图案来生成掩模图案。
11.一种信息处理装置,其包括生成单元的图案的处理器,所述单元的图案用于通过布置从多种单元中选择的单元生成掩模图案,其中
处理器通过获得有关包括孤立的矩形图案元素的单元的数据和通过根据所述数据生成辅助矩形图案元素的辨析的辅助图案,来生成包括该矩形图案元素和辅助图案的图案作为单元图案。
12.一种掩模制造方法,包括:
通过权利要求9所述的生成方法来生成有关掩模的图案的数据;以及
使用已生成的有关掩模图案的数据来制造掩模。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250398A JP6324044B2 (ja) | 2013-12-03 | 2013-12-03 | セルのパターンの作成方法、マスクパターンの作成方法、プログラム、情報処理装置、マスク製造方法 |
JP2013-250398 | 2013-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104678696A true CN104678696A (zh) | 2015-06-03 |
CN104678696B CN104678696B (zh) | 2019-09-06 |
Family
ID=53265213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410709424.5A Active CN104678696B (zh) | 2013-12-03 | 2014-11-28 | 图案生成方法、信息处理装置、掩模制造方法和存储介质 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9696618B2 (zh) |
JP (1) | JP6324044B2 (zh) |
KR (2) | KR101962492B1 (zh) |
CN (1) | CN104678696B (zh) |
TW (1) | TWI551941B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6238687B2 (ja) * | 2013-11-12 | 2017-11-29 | キヤノン株式会社 | マスクパターン作成方法、光学像の計算方法 |
JP7126925B2 (ja) * | 2017-12-18 | 2022-08-29 | Hoya株式会社 | パターン描画方法、フォトマスクの製造方法、及び表示装置の製造方法 |
TWI753152B (zh) * | 2018-04-12 | 2022-01-21 | 聯華電子股份有限公司 | 光罩以及形成圖案的方法 |
CN111970828A (zh) * | 2020-08-07 | 2020-11-20 | 惠州中京电子科技有限公司 | 一种5G光模块Wire bonding pad完整性蚀刻设计方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050064302A1 (en) * | 2003-09-04 | 2005-03-24 | Toshiya Kotani | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask |
US20080066041A1 (en) * | 2006-08-14 | 2008-03-13 | Kahng Andrew B | Auxiliary pattern generation for cell-based optical proximity correction |
CN101681093A (zh) * | 2007-06-04 | 2010-03-24 | 睿初科技公司 | 用于实施基于模型的光刻引导的布局设计的方法 |
US20110072402A1 (en) * | 2009-09-18 | 2011-03-24 | Kabushiki Kaisha Toshiba | Photomask designing method and photomask designing program |
US20110294239A1 (en) * | 2010-05-28 | 2011-12-01 | Chikaaki Kodama | Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device |
US20130266893A1 (en) * | 2012-04-04 | 2013-10-10 | Canon Kabushiki Kaisha | Method for generating mask pattern |
US20130268902A1 (en) * | 2012-04-06 | 2013-10-10 | Canon Kabushiki Kaisha | Decision method, storage medium and information processing apparatus |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3900296B2 (ja) * | 1994-09-16 | 2007-04-04 | 株式会社ルネサステクノロジ | パタン形成方法及び集積回路の製造方法 |
JP5235322B2 (ja) | 2006-07-12 | 2013-07-10 | キヤノン株式会社 | 原版データ作成方法及び原版データ作成プログラム |
US7694269B2 (en) * | 2007-02-26 | 2010-04-06 | Texas Instruments Incorporated | Method for positioning sub-resolution assist features |
US7882480B2 (en) * | 2007-06-04 | 2011-02-01 | Asml Netherlands B.V. | System and method for model-based sub-resolution assist feature generation |
KR101264114B1 (ko) * | 2007-08-31 | 2013-05-13 | 삼성전자주식회사 | 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템 |
US8103985B2 (en) * | 2007-11-02 | 2012-01-24 | Cadence Design Systems, Inc. | Method and system for implementing controlled breaks between features using sub-resolution assist features |
US8381152B2 (en) * | 2008-06-05 | 2013-02-19 | Cadence Design Systems, Inc. | Method and system for model-based design and layout of an integrated circuit |
US20120221980A1 (en) * | 2011-02-28 | 2012-08-30 | D2S, Inc. | Method and system for design of enhanced accuracy patterns for charged particle beam lithography |
US20100325591A1 (en) * | 2009-06-22 | 2010-12-23 | Mentor Graphics Corporation | Generation and Placement Of Sub-Resolution Assist Features |
US20120217421A1 (en) * | 2011-02-28 | 2012-08-30 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography with overlapping shots |
-
2013
- 2013-12-03 JP JP2013250398A patent/JP6324044B2/ja active Active
-
2014
- 2014-10-08 TW TW103135057A patent/TWI551941B/zh active
- 2014-11-25 KR KR1020140165100A patent/KR101962492B1/ko active IP Right Grant
- 2014-11-28 CN CN201410709424.5A patent/CN104678696B/zh active Active
- 2014-12-02 US US14/558,256 patent/US9696618B2/en active Active
-
2017
- 2017-04-21 KR KR1020170051427A patent/KR20170048281A/ko not_active Application Discontinuation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050064302A1 (en) * | 2003-09-04 | 2005-03-24 | Toshiya Kotani | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask |
US20080066041A1 (en) * | 2006-08-14 | 2008-03-13 | Kahng Andrew B | Auxiliary pattern generation for cell-based optical proximity correction |
CN101681093A (zh) * | 2007-06-04 | 2010-03-24 | 睿初科技公司 | 用于实施基于模型的光刻引导的布局设计的方法 |
US20110072402A1 (en) * | 2009-09-18 | 2011-03-24 | Kabushiki Kaisha Toshiba | Photomask designing method and photomask designing program |
US20110294239A1 (en) * | 2010-05-28 | 2011-12-01 | Chikaaki Kodama | Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device |
US20130266893A1 (en) * | 2012-04-04 | 2013-10-10 | Canon Kabushiki Kaisha | Method for generating mask pattern |
US20130268902A1 (en) * | 2012-04-06 | 2013-10-10 | Canon Kabushiki Kaisha | Decision method, storage medium and information processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR101962492B1 (ko) | 2019-03-26 |
JP2015108671A (ja) | 2015-06-11 |
TW201523124A (zh) | 2015-06-16 |
KR20150064668A (ko) | 2015-06-11 |
US20150153641A1 (en) | 2015-06-04 |
CN104678696B (zh) | 2019-09-06 |
JP6324044B2 (ja) | 2018-05-16 |
US9696618B2 (en) | 2017-07-04 |
TWI551941B (zh) | 2016-10-01 |
KR20170048281A (ko) | 2017-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9672300B2 (en) | Pattern generation method | |
US7716628B2 (en) | System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects | |
JP6192372B2 (ja) | マスクパターンの作成方法、プログラムおよび情報処理装置 | |
US6567972B1 (en) | Method and apparatus for correcting mask pattern, mask having corrected mask pattern, and storage medium storing program for executing the method for correcting mask pattern | |
US8986912B2 (en) | Method for generating mask pattern | |
US20100323282A1 (en) | method of correcting a flare and computer program product | |
US20150017572A1 (en) | Method for generating pattern, storage medium, and information processing apparatus | |
CN104678696A (zh) | 图案生成方法、信息处理装置以及掩模制造方法 | |
US20150177609A1 (en) | Method for evaluating optical image of pattern, recording medium, and information processing apparatus | |
US7614026B2 (en) | Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program | |
KR20210156399A (ko) | Opc 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
KR101911993B1 (ko) | 패턴을 생성하기 위한 방법, 저장 매체 및 정보 처리 장치 | |
JP5980065B2 (ja) | マスクデータの作成方法、プログラム、情報処理装置、マスク製造方法、露光方法及びデバイス製造方法 | |
JP2011197304A (ja) | マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム | |
KR20230116422A (ko) | 포토마스크 레이아웃의 생성 방법 및 이를 이용하는 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |