KR20150063562A - 표면 조성을 제어함에 의한 텅스텐 성장 조정 - Google Patents

표면 조성을 제어함에 의한 텅스텐 성장 조정 Download PDF

Info

Publication number
KR20150063562A
KR20150063562A KR1020157011876A KR20157011876A KR20150063562A KR 20150063562 A KR20150063562 A KR 20150063562A KR 1020157011876 A KR1020157011876 A KR 1020157011876A KR 20157011876 A KR20157011876 A KR 20157011876A KR 20150063562 A KR20150063562 A KR 20150063562A
Authority
KR
South Korea
Prior art keywords
tungsten
nucleation
layer
gas
cvd process
Prior art date
Application number
KR1020157011876A
Other languages
English (en)
Other versions
KR102197537B1 (ko
Inventor
카이 우
기진 박
상 호 유
상협 이
카즈야 다이토
조수아 콜린스
벤자민 씨. 왕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150063562A publication Critical patent/KR20150063562A/ko
Application granted granted Critical
Publication of KR102197537B1 publication Critical patent/KR102197537B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

촉매 작용(catalytic)의 벌크 CVD 증착 동안 촉매 재료(catalytic material)의 증착 레이트를 선택적으로 제어하기 위한 방법이 본원에서 개시된다. 방법은, 표면 영역들과 갭 영역들을 모두 포함하는 기판을 프로세싱 챔버 내에 배치하는(positioning) 단계; 텅스텐을 포함하는 제 1 핵형성 층을 상기 기판의 노출된 표면 위에 등각적으로(conformally) 증착하는 단계; 활성화된 질소로 상기 제 1 핵형성 층의 적어도 일부를 처리하는 단계 ― 상기 활성화된 질소는 상기 표면 영역들 상에 우선적으로(preferentially) 증착됨 ― ; 상기 기판의 갭 영역들 내에 우선적으로 텅스텐 충전 층을 증착하기 위해, 텅스텐 할로겐화물(tungsten halide) 및 수소-함유 가스를 포함하는 제 1 증착 가스를 반응시키는 단계; 제 2 핵형성 층을 형성하기 위해, 텅스텐 할로겐화물을 포함하는 핵형성 가스를 반응시키는 단계; 및 텅스텐 필드(field) 층을 증착하기 위해, 텅스텐 할로겐화물 및 수소-함유 가스를 포함하는 제 2 증착 가스를 반응시키는 단계를 포함할 수 있다.

Description

표면 조성을 제어함에 의한 텅스텐 성장 조정{TUNGSTEN GROWTH MODULATION BY CONTROLLING SURFACE COMPOSITION}
[0001] 본 발명의 실시예들은 일반적으로, 반도체 제조 동안 기판을 프로세싱하기 위한 방법들에 관한 것이다. 구체적으로, 본 발명의 실시예들은, CVD 증착 프로세스 이전에 핵형성(nucleation) 층을 처리하는 방법들에 관한 것이다.
[0002] 나노미터 크기(nanometer-sized)의 피쳐(feature)들을 신뢰성있게 생산하는 것이, 다음 세대의 반도체 디바이스들에 대한 필수적인(key) 기술들 중 하나이다. 회로들 및 디바이스들의 감소하는 치수(shrinking dimension)들은 프로세싱 능력(processing capability)들에 대해 부가적인 요구사항(demand)들을 제기하였다(placed). 집적 회로 기술의 핵심(heart)에 있는 멀티레벨 배선(multilevel interconnect)들은, 비아들 및 다른 배선들과 같은 고 종횡비 피쳐들의 정확한 프로세싱을 요구한다. 이러한 배선들의 신뢰성있는 형성이, 개별적인 기판들의 품질 및 회로 밀도를 증가시키기 위한 계속되는 노력에 있어서 그리고 미래의 성공을 위해, 매우 중요하다.
[0003] 기판들 상에 형성되는 피쳐들의 금속화(metallization)는 텅스텐과 같은 금속들의 CVD 증착을 포함한다. 텅스텐은, 소스 컨택들, 드레인 컨택들의 금속 충전(metal fill), 금속 게이트 충전 및 게이트 컨택들 뿐만 아니라, DRAM 및 플래시 메모리에서의 응용들에서 이용될 수 있다. 피쳐 치수(feature dimension)들이 감소함에 따라, 충전되는 영역들을 공극 없이(void-free) 유지하면서, 20nm 미만의 단면 치수들을 갖는 피쳐들을 충전하는 것이 점점 더 어려워지게 되었다. 부가적으로, 텅스텐 충전이 거의 완벽(near-perfect)하지 않은 경우, 텅스텐 층의 CMP 및 텅스텐 에치백(etchback)(건식 및 습식)과 같은 포스트-프로세싱(post-processing) 단계들이 공극들 또는 심지어 시임(seam)들을 개방하여, 집적 문제들을 일으킬 수 있다.
[0004] 피쳐의 상부 부분(upper part)이 하부 부분(lower part) 보다 작은 리-엔트런트 피쳐(re-entrant feature)들은, 100% 등각적(conformal) 텅스텐 프로세싱을 이용한다고 하더라도, 현재의 기법들에 의해 시임없이(seam-free) 충전될 수 없다. 텅스텐 CVD 충전은 지난 20년 동안에 거의 100% 등각성(conformality)으로 발전하였다. 하지만, 현재의 기법들은, 텅스텐 할로겐화물(tungsten halide) 및 H2 벌크 CVD 충전(bulk CVD fill)이 뒤따르는 통상의 ALD-텅스텐 핵형성을 이용하여, 필드 상에서 보다 피쳐들 내부에서 더 많은 충전을 달성하지 못한다. 결과적인 시임들이, 텅스텐 CMP 동안 슬러리에 노출되거나, 텅스텐 에치백 동안 텅스텐 에칭 케미스트리(tungsten etch chemistry)에 노출된다. CMP 슬러리 또는 에치백 케미스트리는 텅스텐 CVD 프로세싱으로부터의 시임들에 들어가서, 이러한 시임들을 확장시키며(enlarge), 그리고 다운스트림(down-stream)에서 상당한 집적 문제들을 일으킬 수 있다.
[0005] 따라서, 피쳐들의 시임없는 텅스텐 충전을 위해, 강화된 바텀업(bottom-up) 텅스텐 성장을 갖는 텅스텐 증착 프로세스를 생성하기 위한 많은 노력이 당업계에서 이루어지고 있다.
[0006] 본 발명의 실시예들은 일반적으로, 트렌치들 및 비아들 내로의 텅스텐의 증착을 우선적으로(preferentially) 제어하기 위해 핵형성 층을 형성 및 처리하는 방법들을 제공한다. 일 실시예에서, CVD 프로세스에서 핵형성을 제어하는 방법은, 제 1 핵형성 층을 증착하기 위해, 텅스텐 할로겐화물 및 반응물 가스(reactact gas)를 포함하는 제 1 핵형성 가스를 반응시키는 단계; 활성화된 질소를 생성하기 위해, 질소-함유 가스로부터 플라즈마를 형성하는 단계; 활성화된 질소로 제 1 핵형성 층의 적어도 일부를 처리하는 단계 ― 활성화된 질소는 표면 영역들 상에 우선적으로 증착됨 ― ; 텅스텐 충전 층을 증착하기 위해, 텅스텐 할로겐화물 및 수소-함유 가스를 포함하는 제 1 증착 가스를 반응시키는 단계; 제 2 핵형성 층을 증착하기 위해, 텅스텐 할로겐화물 및 반응물 가스를 포함하는 제 2 핵형성 가스를 반응시키는 단계; 및 텅스텐 필드 층을 증착하기 위해, 육불화 텅스텐(tungsten hexafluoride) 및 수소 가스를 포함하는 제 2 증착 가스를 반응시키는 단계를 포함할 수 있다.
[0007] 다른 실시예에서, CVD 프로세스에서 핵형성을 제어하는 방법은, 텅스텐을 포함하는 제 1 핵형성 층을 증착하는 단계; 활성화된 질소로 제 1 핵형성 층의 적어도 일부를 처리하는 단계 ― 활성화된 질소는 표면 영역들 상에 우선적으로 증착됨 ― ; 텅스텐 충전 층을 증착하기 위해, 텅스텐 할로겐화물 및 수소-함유 가스를 포함하는 제 1 증착 가스를 반응시키는 단계; 제 2 핵형성 층을 형성하기 위해, 텅스텐 할로겐화물을 포함하는 핵형성 가스를 반응시키는 단계; 및 텅스텐 필드 층을 증착하기 위해, 텅스텐 할로겐화물 및 수소-함유 가스를 포함하는 제 2 증착 가스를 반응시키는 단계를 포함할 수 있다.
[0008] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 표준 텅스텐 증착 기법들에 따른, 피쳐를 갖는 기판의 단면도이다.
[0010] 도 2는 일 실시예에 따른, 시임없는(seamless) 텅스텐 충전을 증착하기 위한 방법의 블록도이다.
[0011] 도 3a-3c는 하나 또는 그 초과의 실시예들에 따른, 텅스텐 핵형성 지연(delay)에 대한 질소 처리의 효과들을 도시하는 그래프들이다.
[0012] 도 4a-4d는 하나 또는 그 초과의 실시예들에 따른, 충전된 피쳐를 갖는 기판의 확대된 이미지들이다.
[0013] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예에 개시된 엘리먼트들이 특정한 언급없이 다른 실시예들에 대해 유익하게 이용될 수 있음이 고려된다.
[0014] 본 발명의 실시예들은 일반적으로, 트렌치들 및 비아들 내로의 텅스텐의 증착을 우선적으로 제어하기 위해 핵형성 층을 형성 및 처리하는 방법들을 제공한다. 종래 기술의 기법들에 의한, 피쳐들에서의 텅스텐의 증착은, 시임들의 생성을 이끌 수 있으며, 이러한 시임들은 텅스텐 CVD로부터의 핵 성장(nucleated growth)이 함께 성장된 영역들이다. 많은 경우들에서, 이러한 시임들은 갭들과 같은 틈(flaw)들을 가질 수 있는데, 이들은, 성장 동안, 벽의 하나의 부분이 벽의 다른 부분과 약간 상이한 레이트로 성장함으로 인해 형성된다. 상기 설명된 바와 같이, 이러한 갭들은 포스트-증착 프로세싱에 의해, 이를 테면 CMP 동안 악화될 수 있다. CVD 증착되는 텅스텐이 성장할 수 있는 구역들을 제어함으로써, 이러한 유해한 효과들을 막을 수 있다. 본원에서 개시되는 실시예들은 하기에서 논의되는 도면들과 관련하여 보다 명확하게 설명된다.
[0015] 도 1은 표준 텅스텐 증착 기법들에 따른, 피쳐를 갖는 기판(100)의 단면도이다. 본원에서 도시되는 바와 같이, 기판(100)은 노출된 필드 표면(102) 및 피쳐(104)를 갖는다. 기판(100)은, 이를 테면 결정 실리콘 기판과 같은 표준 조성(composition)으로 이루어질 수 있다. 피쳐(104)는, 비아 또는 트렌치와 같은, 에칭된 피쳐일 수 있다. 기판(100) 내에 형성되는 피쳐(104)는 가변(varying) 단면 치수들을 가질 수 있다. 예를 들어, 기판(100)은, 4 nm 부터 8nm 까지 달라지는 폭, 110nm의 전체 깊이 및 25:1의 종횡비를 갖는 피쳐(104)를 가질 수 있다.
[0016] 얇은 텅스텐 층(106)이, 화학 반응에 의해, 노출된 필드 표면(102) 및 피쳐(104) 위에 증착될 수 있는 바, 이를 테면, 원자 층 증착(ALD)에 의해 얇은 등각적 층이 증착된다. 얇은 텅스텐 층(106) 위에는 텅스텐 충전 층(108)이 있다. 텅스텐 충전 층(108)은, 얇은 텅스텐 층(106) 위에 등각적으로 증착된다. 이러한 층은 모든 표면들로부터 동시적으로 그리고 동일한 레이트로 성장하기 때문에, 2개의 문제들이 발생할 수 있다. 첫 번째로, 피쳐(104)에 있어서, 바닥 구역(bottom area)(110)의 폭이 상단 구역(top area)(114) 또는 중간 구역(middle area)(112)에서의 피쳐(104)의 폭 보다 더 넓은 경우, 중간 구역(112) 또는 상단 구역(114)이 너무 이르게(prematurely) 함께 성장할 수 있어서, 공극(116)을 생성할 수 있다. 두 번째로, 예상되는 보다 일반적인 이벤트에 있어서, 바닥 구역(110)으로부터 위쪽으로 성장하는 것과 대조적으로, 피쳐(104)의 구역들은 동시에 함께 성장할 수 있다. 피쳐(104)에서의 이러한 성장 패턴은 시임(118)을 생성할 수 있는 바, 이러한 시임(118)은, 텅스텐 충전 층(108)으로부터의 성장이 만날(meet) 때에 형성된다. 시임(118)은, 이를 테면 CMP와 함께 이용되는 것들과 같은, 포스트-프로세싱 반응물들에 대한 공간을 생성하여, 텅스텐 충전 층(108)의 균일성을 손상시킨다.
[0017] 핵형성 층의 일부를 질소로 처리함으로써, 핵형성되는 구역들에서의 핵형성이 느려질(slowed down) 수 있다. 이에 의해, 텅스텐 층들의 성장에 있어서의 이러한 이형들(anomalies)이 크게 회피될 수 있다. 실시예들은, 텅스텐 질화물(WN)을 형성하기 위해 핵형성 층의 일부를 질화(nitridation)시키는 것을 포함한다. 질화는 주로, 기판의 필드 영역에서 일어나며, 비아들 및 트렌치들과 같은, 기판의 표면 내에 형성되는 피쳐들 내로는 훨씬 더 적은 질소가 이동한다. WN은, 수소 전구체의 활성화를 감소시킴으로써 필드 영역들에서의 벌크 증착 프로세스들에 의한 텅스텐의 증착을 위해 요구되는 시간을 증가시키는 역할을 한다.
[0018] 표면 질화를 적용하기 위한 다양한 기법들이 구현될 수 있지만, 질화는 하나 또는 그 초과의 피쳐들의 내부에서 보다 필드 내에서 더 커야 한다. 다이렉트 플라즈마 질화(direct plasma nitridation)는 필드 상에서의 우선적인(preferential) 질화를 초래한다. 다이렉트 질소 플라즈마는 바이어스와 함께 또는 바이어스 없이 이용될 수 있다. 또한, 질소 함유 원격 플라즈마 질화를 이용하는 것이 가능하다. 이러한 경우에는, 이온화된 질소가 존재하지 않는다. 하지만, 확산 제한들은 여전히, 피쳐들 내의 깊은 곳(deep) 보다 필드 내에 더 많은 질화를 초래할 수 있다. 최종적인 결과는, 피쳐 내에서의 핵형성과 비교하여, 필드 상에서의 매우 상당한(high comparative) 텅스텐 핵형성 지연이다. 일단 피쳐 내에서의 텅스텐 성장이 확립되면(established), 텅스텐 성장은 핵형성 포인트로부터 가속화되며(이 경우에는, 바텀-업 메커니즘), 시임없는 텅스텐 충전을 초래한다.
[0019] 도 2는 일 실시예에 따른, 시임없는 텅스텐 충전을 증착하기 위한 방법(200)의 블록도이다. 방법(200)은 프로세싱 챔버 내에 기판을 배치하는 단계를 포함할 수 있다. 기판은 결정 실리콘 기판과 같은 임의의 조성으로 이루어질 수 있다. 하나 또는 그 초과의 실시예들과 함께 이용되는 프로세싱 챔버는, 이를 테면, 캘리포니아 산타클라라에 소재하는 Applied Materials, Inc.로부터 입수가능한 Centura CVD W 증착 챔버와 같은 임의의 CVD 프로세싱 챔버일 수 있다. 유량들 및 하기 설명되는 다른 프로세싱 파라미터들은 200 mm 기판에 대한 것이다. 이러한 파라미터들은, 본원에서 개시되는 본 발명으로부터 벗어나지 않으면서, 이용되는 챔버의 타입 및 프로세싱되는 기판의 크기에 기초하여 조정될 수 있음을 이해해야 한다.
[0020] 방법(200)은, 204에서와 같이, 텅스텐을 포함하는 제 1 핵형성 층을 증착하는 단계를 포함할 수 있다. 이러한 실시예에서, 제 1 핵형성 층은 ALD 프로세스에 의해 증착된다. ALD 프로세스는 기판의 노출된 표면 위에서의 텅스텐 할로겐화물의 흡착(adsorption)을 포함할 수 있다. 텅스텐 할로겐화물은, 이를 테면 육불화 텅스텐(WF6) 또는 육염화 텅스텐(WCl6)과 같은, 모든 이용가능한 텅스텐 할로겐화물들로부터 선택될 수 있다. 텅스텐 할로겐화물은, 5 Torr와 같은 일정한 압력으로 기판에 제공될 수 있다. 또한, 텅스텐 할로겐화물은 250℃ 내지 350℃의 온도, 이를 테면 300℃에서 흡착될 수 있다.
[0021] 텅스텐 할로겐화물이 기판 상에 흡착된 이후, 그런 다음, 아르곤과 같은 불활성 가스를 이용하여, 남은 가스들이 챔버로부터 퍼징될 수 있다. 그런 다음, 기판은 디보란(diborane), 실란(silane) 또는 디실란(disilane)과 같은 반응물 가스에 의해 처리될 수 있으며, 이러한 반응물 가스는 흡착된 텅스텐 할로겐화물과 반응하여, 흡착된 표면들 상의 금속 텅스텐(metallic tungsten), 및 상기에서와 같이 퍼징되는 할로겐화물 가스(halide gas)들을 생성한다. 증착되는 얇은 텅스텐 층은 10Å 내지 100Å, 이를 테면 25Å의 최종 두께를 가질 수 있다. 본원에서 설명되는 본 발명을 벗어나지 않으면서, 다른 실시예들은 다른 기법들에 의해 형성되는 핵형성 층들을 포함할 수 있음을 주목하는 것이 중요하다.
[0022] 방법(200)은, 206에서와 같이, 활성화된 질소로 제 1 핵형성 층의 일부를 처리하는 단계를 포함할 수 있다. 이러한 실시예에서, 기판의 표면은, 활성화된 질소로 처리되는 얇은 텅스텐 층을 갖는다. 이러한 환경(context)에서, 활성화된 질소는, 플라즈마 형성 이후에 남는 활성 종(active species) 또는 질소를 포함하는 플라즈마(예를 들어, 원격 플라즈마 소스에서 형성되는, 질소-함유 가스를 포함하는 플라즈마)를 의미할 수 있다. 질소는, 다양한 질소-함유 전구체들, 이를 테면 N2, NH3, H2, Ar, He, Ne 또는 다른 유사한 가스들 및 가스들의 조합들을 통해 전달될 수 있다.
[0023] 활성화된 질소는 기판의 표면에 전달되며, 금속 텅스텐과 반응하여 WN을 형성한다. 상기 설명된 바와 같이, WN은 표면 상에서의 텅스텐의 초기 핵형성을 막으며, 그에 의해, WN이 존재하는 곳에서의 텅스텐의 성장을 느리게 한다. 질소가 플라즈마로서 전달될 때, 피쳐들의 바닥에서의 질소 증착을 방지하기 위해, 질소는 바이어스 없이 또는 낮은 바이어스로 전달된다. 이온화된 입자들은 일반적으로, 피쳐의 바닥에 도달하기 전에 상부 표면 또는 측벽들과 충돌한다. 질소가, 퀀칭된(quenched) 플라즈마로부터의 활성화된 가스로서 전달될 때에는, 질소 가스의 방향성(directionality)이 없다. 하지만, 활성화된 질소는 여전히 내부 운동(internal motion)의 레벨(level)을 가지며, 그에 따라 확산이 제한된다(diffusion limited).
[0024] 더 적은(lower) 인큐베이션 시간(incubation times)과 대조적으로, 질소-함유 가스의 더 많은(higher) 인큐베이션 시간을 이용하는 것이 선호된다. 질소가 핵형성 층 내로 적절하게 혼입(incorporate)되기 위해서는 10초 초과의 시간을 필요로 하는 것으로 여겨진다. 0 sccm 내지 160 sccm의 N2 유량을 이용한 10초 표면 처리의 실험적 분석은, 핵형성, 및 CVD에 의한 벌크 증착 동안의 텅스텐의 이후의 증착에 대해, 어떠한 효과도 갖지 않았다. 추가의 실험적 데이터는, 0 sccm 내지 160 sccm의 N2 유량을 이용한 60초 표면 처리가, 핵형성, 및 CVD에 의한 벌크 증착 동안의 텅스텐의 이후의 증착에 있어서 25 내지 30초 지연을 야기하였음을 보여준다.
[0025] 이론에 의해 구속되기를 의도하지 않으면서, 질소는 상부 표면 상에 우선적으로 증착될 것으로 여겨진다. 하지만, 질소는 피쳐의 측벽들 상에 증착될 것이며, 그에 의해, 피쳐의 측벽 상의 텅스텐 층에 대한 질화의 경사(gradient)를 야기할 것임이 추가적으로 여겨진다. 기판 상에 형성되는 피쳐들 내로의 질소의 확산은, 가스의 에너지 레벨, 가스의 방향성, 피쳐의 크기 및 피쳐의 종횡비에 의해 제어된다. 따라서, 질소는, 저 에너지 플라즈마로서 또는 퀀칭된 플라즈마로부터의 활성화된 가스로서 전달되어야 하는 것으로 여겨진다. 저 에너지 플라즈마 또는 활성화된 가스는, 측벽 또는 상부 표면과 충돌할 가능성을 증가시킬 수 있는 임의의 방향성(random directionality)을 가질 것이다. 또한, 더 높은 종횡비들을 갖는 더 작은 피쳐들은, 더 큰 피쳐들 또는 더 낮은 종횡비 피쳐들 보다, 피쳐 내로의 질소의 더 적은(lower) 확산을 가질 것이다. 따라서, 이러한 기법은, 기술이 진보함에 따라 피쳐들의 크기가 감소할 수 밖에 없는 것으로 기대된다는 점에서, 부차적인 이득을 제공한다.
[0026] 방법(200)은, 208에서와 같이, 텅스텐 충전 층을 증착하기 위해 제 1 증착 가스를 반응시키는 단계를 포함할 수 있다. 얇은 텅스텐 층의 상부 표면 및 피쳐들의 상부 측벽들 상에 WN 표면이 형성된 후, CVD 프로세스에 의해 텅스텐 충전 층이 증착된다. CVD 프로세스는, 열 CVD 프로세스와 같은 임의의 이용가능한 CVD 프로세스일 수 있다. CVD를 위한 반응물 가스들은, WF6 또는 WCl6과 같은 텅스텐 할로겐화물, 및 H2와 같은 수소-함유 가스를 포함할 수 있다. 수소 함유 가스는, WN 표면들 상에서의 증착을 최소화하기 위해, 촉매 작용(catalysis)을 필요로 할 것이다.
[0027] 이론에 의해 구속되기를 원하지 않으면서, 육불화 텅스텐(WF6) 또는 육염화 텅스텐(WCl6)이 기판의 노출된 표면 상에 흡착되며, WF6은 반응하여 WF5 및 F를 형성하는 것으로 여겨진다. H2는, 노출된 그리고 바인딩되지 않은(unbound) 텅스텐에 의해 촉매작용을 받아서(catalyzed), H2로부터 H 원자들을 형성한다. 이후, H 원자들은 흡착된 F와 반응하여, HF를 생성하며, HF는 표면으로부터 탈착되어(desorb), 금속 텅스텐 및 추가의 흡착 사이트(adsorption site)들을 남긴다. WF6의 반응 메커니즘은 다음과 같이 요약될 수 있다:
WF6 → WF5 + F
H2 → 2H
WF5 + 6H + F → 6HF + W
[0028] WCl6은 유사한 반응 메커니즘을 갖는 것으로 여겨진다. 상기 반응 메커니즘은, H2로부터의 H 원자들의 형성을 위해 이용가능한 촉매를 필요로 한다. 촉매가 없을 경우에는, WF6에 대해 이용가능한 바인딩 사이트들은 레이트 제한적(rate limiting)이 된다. WN은 H 원자들의 형성을 위한 적절한(good) 촉매가 아니기 때문에, 얇은 텅스텐 층의 질화는 벌크 텅스텐 층의 핵형성을 느리게 한다.
[0029] WN이, 얇은 텅스텐 층의 상부 표면 및 피쳐들의 상부 측벽들 상에 형성되기 때문에, 우선적인 핵형성 사이트는 피쳐의 바닥이 된다. WF6은 모든 이용가능한 표면들 상에 흡착되지만, H2로부터의 원자 수소(atomic hydrogen)의 형성은 WN 표면들 보다 텅스텐 표면들에서 상당히 더 잘 촉매작용을 받기 때문에, 핵형성은 WN 표면들에서 보다 텅스텐 표면들에서 더 느리다. 온도가 또한, H2로부터의 원자 수소의 형성에 영향을 미친다. 따라서, 텅스텐 충전 층에 대한 성장 온도는 250℃ 내지 450℃일 수 있으며, 바람직한 실시예들에서는 300℃ 내지 350℃ 이다.
[0030] 방법(200)은, 210에서와 같이, 제 2 핵형성 층을 형성하는 단계를 포함할 수 있다. 이전에 언급한 바와 같이, 텅스텐 증착 이후의 포스트-프로세싱 단계들은 일반적으로, 텅스텐 충전된 피쳐들을 갖는 평면 표면(planar surface)을 제공하기 위한, CMP 및 텅스텐 에치백을 포함한다. 따라서, 일반적으로, 이전 단계들로부터의 과도한 증착을 제거하면서, 아래에 있는(underlying) 층을 보호하기 위해, 등각적 텅스텐의 층이 증착된다. 비록 핵형성 및 이후의 증착이 궁극적으로 WN 표면들 상에서 일어나기는 하지만, 이러한 포스트-프로세싱 단계들에 대한 보다 균일한 표면을 제공하기 위해, 피쳐가 충전되면 WN 표면들 상에서의 성장을 강화하는 것이 유익한 것으로 여겨진다.
[0031] 핵형성 층은, WF6 또는 WCl6과 같은 텅스텐 할로겐화물을 이용하여 증착될 수 있다. 이전 단계들에서와 같이, 텅스텐 할로겐화물은, WN 표면들 뿐만 아니라 얇은 텅스텐 층 상에 흡착되도록 허용된다. 텅스텐 할로겐화물이 흡착된 후, 그런 다음, 아르곤과 같은 불활성 가스를 이용하여, 남은 가스들이 챔버로부터 퍼징될 수 있다. 그런 다음, 기판은 디보란, 실란 또는 디실란과 같은 반응물 가스에 의해 처리될 수 있으며, 이러한 반응물 가스는 흡착된 텅스텐 할로겐화물과 반응하여, 흡착된 표면들 상의 금속 텅스텐, 및 할로겐화물 가스들을 생성한다. 할로겐화물 가스들은, 기판과의 추가의 상호작용을 막기 위해 상기와 같이 퍼징된다. 텅스텐으로부터의 촉매 활동(catalytic activity)을 필요로 하지 않는 반응물 가스를 이용함으로써, WN으로부터의 낮은 촉매 활동을 고려하지 않으면서, 노출된 표면들 상에 얇은 텅스텐 층이 재증착될 수 있다.
[0032] 방법(200)은, 212에서와 같이, 제 2 핵형성 층 위에 텅스텐 필드 층을 증착하기 위해 제 2 증착 가스를 반응시키는 단계를 포함할 수 있다. 210에서 등각적으로 증착되었던 얇은 텅스텐 층이 텅스텐 필드 층의 형성을 위한 촉매 작용을 할 수 있다. 텅스텐 필드 층은 CVD 프로세스에 의해 증착된다. CVD 프로세스는, 열 CVD 프로세스와 같은 임의의 이용가능한 CVD 프로세스일 수 있다. CVD를 위한 반응물 가스들은, WF6 또는 WCl6과 같은 텅스텐 할로겐화물, 및 H2와 같은 수소-함유 가스를 포함할 수 있다. 일 실시예에서, 텅스텐 필드 층의 형성을 위해, 수소-함유 가스가 원자 수소를 형성하도록 촉매작용을 받을 필요가 없다. 이러한 실시예에 대해, 텅스텐 필드 층의 형성을 위해, 핵형성에 있어서 WN과 텅스텐 간의 선택성(selectivity)이 필요하지 않다.
[0033] 그런 다음 텅스텐 필드 층이 제 2 핵형성 층 상에 요구되는 두께로 증착되면, 방법(200)은, 214에서와 같이, 중지될 수 있다. 바람직한 실시예들에서, 증착이 완료되면, 텅스텐 필드 층의 두께는 1500Å 내지 3500Å 이다. 이후, 기판은 추가의 프로세싱을 위해 챔버로부터 제거될 수 있다.
[0034] 도 3a-3c는 하나 또는 그 초과의 실시예들에 따른, 텅스텐 핵형성 지연에 대한 질소 처리의 효과들을 도시하는 그래프들이다. 분석에 이용된 기판들은 표면 상에 형성된 피쳐들을 갖지 않았다. 얇은 텅스텐 층이, WF6 및 디보란을 이용하여 ALD 프로세스에 의해 기판들 상에 증착되었다. 얇은 층들은 5Torr에서 300℃에서 증착되었다. 얇은 텅스텐 층의 전체 두께는 대략 25Å 이었다. 활성화된 질소는 N2 및 Ar을 포함하였으며, 1000W 초과의 전력으로 원격 플라즈마에 의해 활성화되었다. 기판들에 대한 인큐베이션 시간은, 0 sccm 내지 160 sccm의 가변 N2 유량들로 각각의 그래프에 대해 플롯팅되었다(plotted).
[0035] 도 3a는, 벌크 텅스텐 증착 이전에 높은 온도 및 적은(low) 노출 시간을 갖는 기판의 표면 처리를 도시하는 그래프(300)이다. 기판들은 가변 N2 유량들로 10초 동안 N2에 의해 처리되었으며, N2 유량들은 0, 10, 40, 80 및 160 sccm에서 데이터 포인트들을 갖는다. N2에 의한 처리 이후, 기판은, 벌크 텅스텐 증착을 위해 요구되는 인큐베이션 시간을 결정하기 위해, 400℃에서 WF6 및 H2의 표준 조성에 노출되었다. 이러한 파라미터들 하에서, 질소 처리는 얇은 텅스텐 층 상에서의 증착을 위한 시간에 대해 상당한 효과를 갖지 않았다. 0 sccm N2 샘플과 나머지 데이터 포인트들 간의 인큐베이션 시간에 있어서의 시프트는 1초 미만이었다.
[0036] 도 3b는 많은(high) 노출 시간 및 높은 온도를 갖는 기판의 표면 처리를 도시하는 그래프(302)이다. 기판들은, 가변 N2 유량들로 60초 동안 N2에 의해 처리되었으며, N2 유량들은 0, 10, 40, 80 및 160 sccm에서 데이터 포인트들을 갖는다. N2에 의한 처리 이후, 기판은, 벌크 텅스텐 증착을 위해 400℃에서 WF6 및 H2의 동일한 조성에 노출되었다. 60초 동안의 N2에 의한 처리는, 벌크 텅스텐 층의 핵형성을 위한 인큐베이션 시간에 있어서의 상당한 증가를 나타낸다. 0 sccm N2 샘플과 10 sccm N2 샘플 간의 인큐베이션 시간에 있어서의 시프트는 대략 25초였다. 이러한 파라미터들 하에서의 테스트 샘플들에서 보여지는 최대 증가는, 100 sccm 및 160 sccm 데이터 포인트들에 대한 30초 지연이었다.
[0037] 도 3c는 적은 시간 및 낮은 온도에서의 기판의 표면 처리를 도시하는 그래프(304)이다. 기판들은, 가변 N2 유량들로 10초 동안 N2에 의해 처리되었으며, N2 유량들은 0, 10, 40, 80 및 160 sccm에서 데이터 포인트들을 갖는다. N2에 의한 처리 이후, 기판은, 벌크 텅스텐 증착을 위해 300℃에서 WF6 및 H2의 동일한 조성에 노출되었다. 300℃에서의 10초 동안의 N2에 의한 처리는, 도 3a 또는 도 3b와 비교하여, 벌크 텅스텐 층의 핵형성을 위한 인큐베이션 시간에 있어서의 상당한 증가를 나타낸다. 0 sccm N2 샘플과 10 sccm N2 샘플 간의 인큐베이션 시간에 있어서의 시프트는 대략 75초였다. 증가된 유량은, 도 3b에서와 같이 외관상(apparently) 수평을 유지(leveling off)하지 않으면서, 이전 샘플들에 비해 추가의 상당한 증가를 나타내었다. 이러한 파라미터들 하에서의 테스트 샘플들에서 보여지는 최대 증가는, 160 sccm 데이터 포인트들에 대한 대략 200초 지연이었다. 데이터 포인트들에 기초하여, 증가된 유량에 의한 추가의 증가가 예상된다.
[0038] 상기 실시예들에서, 임의의 유량에서의 N2 포이즈닝(poisoning)으로 인한 10초 처리 인큐베이션 지연은, 400℃ 초과의 온도들과 같은, 벌크 텅스텐 층의 증착을 위한 보다 높은 온도들에서 저지되는(counteracted) 것으로 보인다. 따라서, 이를 테면 10초 N2 처리와 같이, 질소 처리가 짧은 시간 기간 동안 이루어지는 경우, 벌크 텅스텐 층은 400℃ 미만의 온도들에서 증착되어야 하는 것으로 여겨진다. 보다 긴 기간들 동안 N2의 보다 높은 유량들에 노출된 후 보다 높은 온도들에서 벌크 텅스텐 층이 증착되는 기판들의 보다 짧은 인큐베이션 지연은, 이를 테면, 제 2 얇은 텅스텐 층의 형성없이 하나의 단계에서 텅스텐 충전 층의 증착과 텅스텐 필드 층의 이후의 증착이 이루어지는 것과 같은 추가의 실시예들에 대해 활용될 것이다.
[0039] 추가의 실시예들은 비아 내의 적절한 텅스텐 충전 및 이후의 필드 증착을 달성하기 위해 온도 변화 전략(temperature changing strategy)을 이용할 수 있다. 예를 들어, 일 실시예는 160 sccm과 같은 높은 유량에서의 얇은 텅스텐 층의 질화, WN 층 상에서의 증착을 위한 인큐베이션 시간 미만의 시간 기간 동안, 250℃ 내지 350℃와 같은 낮은 온도에서의 텅스텐 충전 층의 증착, 및 그런 다음, 텅스텐 필드 층을 증착하기 위해 400℃ 초과와 같은 높은 온도로 온도를 높이는 것(raising)을 포함할 수 있다. 당업자는, 본원에서 개시되는 실시예들로부터 벗어나지 않으면서 수행될 수 있는 다양한 변경들(permutations)이 있다는 것을 이해할 것이다.
[0040] 도 4a-4d는 하나 또는 그 초과의 실시예들에 따른, 충전된 피쳐를 갖는 기판의 확대된 이미지들이다. 다수의 피쳐들이 상부에 형성되어 있는 실리콘 기판이 프로세싱 챔버 내에 배치되었다. 얇은 텅스텐 층이, WF6 및 디보란을 이용하여 ALD 프로세스에 의해 기판들 상에 증착되었다. 얇은 층들은 5Torr에서 300℃에서 증착되었다. 얇은 텅스텐 층의 전체 두께는 대략 25Å 이었다. 활성화된 질소는 N2 및 Ar을 포함하였으며, 1000W 초과의 전력으로 원격 플라즈마에 의해 활성화되었다.
[0041] 도 4a는, 낮은 질소 유동을 갖는 활성화된 질소로 선처리되고 그리고 낮은 온도 벌크 텅스텐 증착이 된 기판의 확대된 이미지(400)이다. 기판은, 10초 동안 10 sccm으로, 상기와 같이 활성화된 질소로 추가로 처리되었다. 질소 처리 이후, 벌크 텅스텐이, 120초 동안 300℃에서 300Torr의 압력으로, WF6 및 H2를 이용하여 CVD에 의해 증착되었다. 이미지(400) 내에서 3개의 피쳐들을 볼 수 있는 바, 외측(outer) 층이 벌크 텅스텐 층이다. 기판 내의 피쳐들은, 피쳐의 바닥에서 시작하여 함께 성장한 벌크 텅스텐 증착을 가지며, 그에 의해 갭 형성을 막는다. 이미지(400)에서 볼 수 있는 바와 같이, 측벽들 및 표면 상에서의 핵형성이, 피쳐의 바닥과 비교하여, 감소된다.
[0042] 도 4b는, 낮은 질소 유동을 갖는 활성화된 질소로 선처리되고 그리고 높은 온도 벌크 텅스텐 증착이 된 기판의 확대된 이미지(402)이다. 기판은, 10초 동안 10 sccm으로, 상기와 같이 활성화된 질소로 추가로 처리되었다. 질소 처리 이후, 벌크 텅스텐이, 30초 동안 400℃에서 300Torr의 압력으로, WF6 및 H2를 이용하여 CVD에 의해 증착되었다. 이미지(402) 내에서 3개의 피쳐들을 볼 수 있는 바, 외측 층이 벌크 텅스텐 층이다. 도 4b에서의 결과들로부터 예상되는 바와 같이, 핵형성은, 심지어 질화의 존재하에서 조차도, 얇은 텅스텐 층의 표면 상에서 시작되었다. 또한, 피쳐들 중 적어도 하나의 피쳐의 바닥에서 갭들이 형성되었다는 몇몇 표시(sign)들이 있다.
[0043] 도 4c는, 높은 질소 유동을 갖는 활성화된 질소로 선처리되고 그리고 낮은 온도 벌크 텅스텐 증착이 된 기판의 확대된 이미지(404)이다. 기판은, 10초 동안 160 sccm으로, 상기와 같이 활성화된 질소로 추가로 처리되었다. 질소 처리 이후, 벌크 텅스텐이, 120초 동안 300℃에서 300Torr의 압력으로, WF6 및 H2를 이용하여 CVD에 의해 증착되었다. 이미지(404) 내에서 3개의 피쳐들을 볼 수 있는 바, 외측 층이 벌크 텅스텐 층이다. 이미지(404)는, 핵형성이, 피쳐의 바닥과 대조적으로, 피쳐들의 상부 부분 및 상부 표면 상에서 극적으로 감소됨을 보여준다. 또한, 피쳐에서의 갭 형성의 어떠한 표시들도 없다.
[0044] 도 4d는, 높은 질소 유동을 갖는 활성화된 질소로 선처리되고 그리고 높은 온도 벌크 텅스텐 증착이 된 기판의 확대된 이미지(406)이다. 기판은, 10초 동안 160 sccm으로, 상기와 같이 활성화된 질소로 추가로 처리되었다. 질소 처리 이후, 벌크 텅스텐이, 30초 동안 400℃에서 300Torr의 압력으로, WF6 및 H2를 이용하여 CVD에 의해 증착되었다. 이미지(406) 내에서 3개의 피쳐들을 볼 수 있는 바, 외측 층이 벌크 텅스텐 층이다. 이미지 내에서 볼 수 있는 바와 같이, 프레임 내의 3개의 피쳐들 중 2개의 피쳐들 내에 갭들이 명확하게 형성되었다. 또한, 벌크 텅스텐 층의 상부 표면 성장 및 측벽 성장은, 피쳐의 바닥에서의 성장과 같거나 또는 그 보다 크다.
[0045] 활성 질소(active nitrogen)는 기판의 상부 표면 내로 확산되며, 그리고 피쳐의 바닥에 배치된 얇은 텅스텐 층 내로의 최소의 확산을 갖는 상태로, 피쳐들 내로의 확산의 경사를 갖는 것으로 보인다. 도 4a-4d에 나타낸 바와 같이, 표면 처리 동안의 높은 N2 유동은, 상부 표면 텅스텐 CVD 성장에 비해 피쳐내(in-feature) 텅스텐 CVD 성장의 비율을 강화하는데, 이는 WN 형성의 효과와 관련된 것으로 여겨진다. 또한, CVD에 의한 벌크 텅스텐의 낮은 온도 증착은 필드 대 피쳐내 벌크 텅스텐 성장 선택성을 강화한다. 이러한 성택성 증가들은 도 4c에서 누적되는(cumulative) 것으로 나타난다. 각각의 경우, 표면 상에서의 WN의 형성에 의해 필드 영역의 촉매 활동의 감소로 인해, 공극 없는(void-free) 피쳐 충전이 달성되었다.
결론
[0046] 본 발명의 실시예들은 일반적으로, 처리된 표면들 상에서의 텅스텐의 증착을 느리게 하고 그리고 피쳐 충전을 개선하기 위해, 핵형성 층을 형성 및 처리하는 방법들을 제공한다. 이를 테면 20nm 미만으로 피쳐들의 크기가 감소함에 따라, 그러한 피쳐들에서의 적절한 텅스텐 충전이 더 어려워졌다. 피쳐 내로의 텅스텐의 이동은, 기판의 상부 표면에 더 가까운, 피쳐의 구역에서의 증착에 의해 금지될 수 있다. 텅스텐 핵형성 층 내로의 질소의 혼입(incorporation)을 제어함으로써, 텅스텐의 벌크 CVD 증착은, 더 적은 증착이 요구되는 영역들에서는 느려질 수 있고, 텅스텐의 더 많은 증착이 요구되는 구역들에서는 보통의 레이트로 진행하도록 허용될 수 있다.
[0047] 상기 내용이 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가의 실시예들이 본 발명의 기본 범위를 벗어나지 않으면서 안출될 수 있으며, 본 발명의 범위는 하기의 청구범위들에 의해 결정된다.

Claims (15)

  1. CVD 프로세스에서 핵형성(nucleation)을 제어하는 방법으로서,
    표면 영역들과 갭 영역들을 모두 포함하는 기판을 프로세싱 챔버 내에 배치하는(positioning) 단계;
    텅스텐을 포함하는 제 1 핵형성 층을 상기 표면 영역들 및 상기 갭 영역들 위에 등각적으로(conformally) 증착하는 단계;
    활성화된 질소로 상기 제 1 핵형성 층의 적어도 일부를 처리하는 단계 ― 상기 활성화된 질소는 상기 표면 영역들 상에 우선적으로(preferentially) 증착됨 ― ;
    상기 제 1 핵형성 층 위에 텅스텐 충전(fill) 층을 증착하기 위해, 제 1 텅스텐 할로겐화물(tungsten halide) 및 제 1 수소-함유 가스를 포함하는 제 1 증착 가스를 반응시키는 단계 ― 상기 텅스텐 충전 층은 상기 기판의 갭 영역들 내에 우선적으로 증착됨 ― ;
    상기 텅스텐 충전 층 위에 제 2 핵형성 층을 형성하기 위해, 제 2 텅스텐 할로겐화물을 포함하는 핵형성 가스를 반응시키는 단계; 및
    상기 제 2 핵형성 층 위에 텅스텐 필드(field) 층을 증착하기 위해, 제 3 텅스텐 할로겐화물 및 제 2 수소-함유 가스를 포함하는 제 2 증착 가스를 반응시키는 단계를 포함하는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  2. 제 1 항에 있어서,
    상기 텅스텐 충전 층과 상기 텅스텐 필드 층 중에서 적어도 하나는 250℃ 내지 350℃의 온도에서 증착되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  3. 제 1 항에 있어서,
    상기 제 1 텅스텐 할로겐화물, 상기 제 2 텅스텐 할로겐화물 또는 상기 제 3 텅스텐 할로겐화물 중에서 적어도 하나는, 육불화 텅스텐(WF6), 육염화 텅스텐(WCl6) 및 이들의 조합들로 구성되는 그룹으로부터 선택되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  4. 제 1 항에 있어서,
    상기 활성화된 질소는, N2, NH3, H2, Ar, He, Ne 및 이들의 조합들로 구성되는 그룹으로부터 선택되는 소스 가스를 포함하는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  5. 제 1 항에 있어서,
    상기 기판은, 10초 또는 그 미만의 시간 기간 동안, 활성화된 질소로 처리되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  6. 제 1 항에 있어서,
    상기 텅스텐 필드 층은 400℃ 초과의 온도에서 증착되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  7. 제 1 항에 있어서,
    상기 기판은, 적어도 30초의 시간 기간 동안, 활성화된 질소로 처리되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  8. CVD 프로세스에서 핵형성을 제어하는 방법으로서,
    기판을 프로세싱 챔버 내에 배치하는 단계 ― 상기 기판은, 갭 영역들 및 표면 영역들을 포함하는 노출된 표면을 가짐 ― ;
    상기 노출된 표면 위에 제 1 핵형성 층을 증착하기 위해, 제 1 텅스텐 할로겐화물 및 반응물 가스(reactant gas)를 포함하는 제 1 핵형성 가스를 반응시키는 단계;
    활성화된 질소를 생성하기 위해, 질소-함유 가스로부터 플라즈마를 형성하는 단계;
    상기 활성화된 질소로 상기 제 1 핵형성 층의 적어도 일부를 처리하는 단계 ― 상기 활성화된 질소는 상기 표면 영역들 위에 우선적으로 증착됨 ― ;
    상기 제 1 핵형성 층의 적어도 일부 상에 텅스텐 충전 층을 증착하기 위해, 제 2 텅스텐 할로겐화물 및 제 1 수소-함유 가스를 포함하는 제 1 증착 가스를 반응시키는 단계;
    상기 텅스텐 충전 층 위에 제 2 핵형성 층을 증착하기 위해, 제 3 텅스텐 할로겐화물 및 상기 반응물 가스를 포함하는 제 2 핵형성 가스를 반응시키는 단계; 및
    상기 제 2 핵형성 층 상에 텅스텐 필드 층을 증착하기 위해, 육불화 텅스텐 및 수소 가스를 포함하는 제 2 증착 가스를 반응시키는 단계를 포함하는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  9. 제 8 항에 있어서,
    상기 텅스텐 충전 층과 상기 텅스텐 필드 층 중에서 적어도 하나는 250℃ 내지 350℃의 온도에서 증착되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  10. 제 8 항에 있어서,
    상기 활성화된 질소는 원격 플라즈마(remote plasma)에 의해 형성되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  11. 제 8 항에 있어서,
    상기 활성화된 질소는 상기 기판에 플라즈마로서 전달되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  12. 제 8 항에 있어서,
    상기 제 1 텅스텐 할로겐화물, 상기 제 2 텅스텐 할로겐화물 또는 상기 제 3 텅스텐 할로겐화물 중에서 적어도 하나는, 육불화 텅스텐(WF6), 육염화 텅스텐(WCl6) 및 이들의 조합들로 구성되는 그룹으로부터 선택되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  13. 제 8 항에 있어서,
    상기 활성화된 질소는, N2, NH3, H2, Ar, He, Ne 및 이들의 조합들로 구성되는 그룹으로부터 선택되는 소스 가스를 포함하는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  14. 제 8 항에 있어서,
    상기 기판은, 적어도 30초의 시간 기간 동안, 활성화된 질소로 처리되는,
    CVD 프로세스에서 핵형성을 제어하는 방법.
  15. 제 8 항에 있어서,
    각각의 핵형성 층의 형성 이후, 상기 챔버는 불활성 가스를 이용하여 퍼징되는(purged),
    CVD 프로세스에서 핵형성을 제어하는 방법.
KR1020157011876A 2012-10-11 2013-08-20 표면 조성을 제어함에 의한 텅스텐 성장 조정 KR102197537B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261712648P 2012-10-11 2012-10-11
US61/712,648 2012-10-11
US13/968,057 US9169556B2 (en) 2012-10-11 2013-08-15 Tungsten growth modulation by controlling surface composition
US13/968,057 2013-08-15
PCT/US2013/055833 WO2014058536A1 (en) 2012-10-11 2013-08-20 Tungsten growth modulation by controlling surface composition

Publications (2)

Publication Number Publication Date
KR20150063562A true KR20150063562A (ko) 2015-06-09
KR102197537B1 KR102197537B1 (ko) 2020-12-31

Family

ID=50475557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157011876A KR102197537B1 (ko) 2012-10-11 2013-08-20 표면 조성을 제어함에 의한 텅스텐 성장 조정

Country Status (5)

Country Link
US (1) US9169556B2 (ko)
KR (1) KR102197537B1 (ko)
CN (2) CN104813444B (ko)
TW (2) TWI673386B (ko)
WO (1) WO2014058536A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN104272441A (zh) 2012-03-27 2015-01-07 诺发系统公司 钨特征填充
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP6554418B2 (ja) * 2013-11-27 2019-07-31 東京エレクトロン株式会社 タングステン膜の成膜方法および成膜装置
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9153482B2 (en) 2014-02-03 2015-10-06 Lam Research Corporation Methods and apparatus for selective deposition of cobalt in semiconductor processing
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9349637B2 (en) * 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
KR102447489B1 (ko) 2015-09-02 2022-09-27 삼성전자주식회사 반도체 메모리 소자
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10438847B2 (en) 2016-05-13 2019-10-08 Lam Research Corporation Manganese barrier and adhesion layers for cobalt
US10573522B2 (en) * 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
TWI700799B (zh) 2016-10-04 2020-08-01 聯華電子股份有限公司 導電結構、包含導電結構之佈局結構以及導電結構之製作方法
US9735015B1 (en) 2016-12-05 2017-08-15 United Microelectronics Corporation Fabricating method of semiconductor structure
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US10242879B2 (en) 2017-04-20 2019-03-26 Lam Research Corporation Methods and apparatus for forming smooth and conformal cobalt film by atomic layer deposition
SG11202001268TA (en) 2017-08-14 2020-03-30 Lam Res Corp Metal fill process for three-dimensional vertical nand wordline
CN108560030B (zh) * 2018-06-01 2019-11-19 上海华力集成电路制造有限公司 金属钨的沉积方法
KR20210087551A (ko) * 2018-11-30 2021-07-12 램 리써치 코포레이션 메모리 어플리케이션들을 위한 라인 벤딩 (bending) 제어
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
US10867808B1 (en) * 2019-07-09 2020-12-15 United Microelectronics Corp. Manufacturing method of connection structure
WO2021150625A1 (en) 2020-01-23 2021-07-29 Applied Materials, Inc. Method of cleaning a structure and method of depositiing a capping layer in a structure
US20210384035A1 (en) * 2020-06-04 2021-12-09 Applied Materials, Inc. Fluorine-Free Tungsten ALD And Tungsten Selective CVD For Dielectrics
CN113013093A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 一种连接孔的钨填充工艺方法
US20220359279A1 (en) * 2021-05-10 2022-11-10 Applied Materials, Inc. Methods of forming void and seam free metal features
US20230023235A1 (en) * 2021-07-26 2023-01-26 Applied Materials, Inc. Enhanced stress tuning and interfacial adhesion for tungsten (w) gap fill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040202786A1 (en) * 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20060292874A1 (en) * 2000-06-28 2006-12-28 Moris Kori method for forming tungsten materials during vapor deposition processes
US20080206987A1 (en) * 2007-01-29 2008-08-28 Gelatos Avgerinos V Process for tungsten nitride deposition by a temperature controlled lid assembly
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906866A (en) 1997-02-10 1999-05-25 Tokyo Electron Limited Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
US6358844B1 (en) 2000-06-01 2002-03-19 Taiwan Semiconductor Manufacturing, Company, Ltd Tungsten deposition process with dual-step nucleation
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7141494B2 (en) 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US7589017B2 (en) 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US6905543B1 (en) * 2002-06-19 2005-06-14 Novellus Systems, Inc Methods of forming tungsten nucleation layer
KR20050011479A (ko) 2003-07-23 2005-01-29 주식회사 하이닉스반도체 반도체 소자의 텅스텐 콘택플러그 형성방법
KR20060074762A (ko) 2004-12-28 2006-07-03 동부일렉트로닉스 주식회사 반도체 소자 제조 시 텅스텐 콘텍 형성방법
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US20120199887A1 (en) * 2011-02-03 2012-08-09 Lana Chan Methods of controlling tungsten film properties
US8865594B2 (en) 2011-03-10 2014-10-21 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
CN105453230B (zh) * 2013-08-16 2019-06-14 应用材料公司 用六氟化钨(wf6)回蚀进行钨沉积

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292874A1 (en) * 2000-06-28 2006-12-28 Moris Kori method for forming tungsten materials during vapor deposition processes
US20040202786A1 (en) * 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20080206987A1 (en) * 2007-01-29 2008-08-28 Gelatos Avgerinos V Process for tungsten nitride deposition by a temperature controlled lid assembly
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
US11970776B2 (en) 2019-01-28 2024-04-30 Lam Research Corporation Atomic layer deposition of metal films
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films

Also Published As

Publication number Publication date
CN104813444A (zh) 2015-07-29
TW201835368A (zh) 2018-10-01
CN108538715A (zh) 2018-09-14
TWI623643B (zh) 2018-05-11
KR102197537B1 (ko) 2020-12-31
TWI673386B (zh) 2019-10-01
TW201416480A (zh) 2014-05-01
CN104813444B (zh) 2018-04-20
WO2014058536A1 (en) 2014-04-17
CN108538715B (zh) 2023-03-14
US20140106083A1 (en) 2014-04-17
US9169556B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
KR102197537B1 (ko) 표면 조성을 제어함에 의한 텅스텐 성장 조정
US10580645B2 (en) Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
US8513116B2 (en) Atomic layer deposition of tungsten materials
US8835311B2 (en) High temperature tungsten metallization process
US7745333B2 (en) Methods for depositing tungsten layers employing atomic layer deposition techniques
US10431493B2 (en) Doping control of metal nitride films
US6727169B1 (en) Method of making conformal lining layers for damascene metallization
US9275865B2 (en) Plasma treatment of film for impurity removal
US9546419B2 (en) Method of reducing tungsten film roughness and resistivity
KR20190005258A (ko) 금속들 및 금속 함유 화합물들의 산화성 부피 팽창
US20060040052A1 (en) Methods for depositing tungsten layers employing atomic layer deposition techniques
KR20140141686A (ko) 텅스텐 피처 충진
WO2001029891A1 (en) Conformal lining layers for damascene metallization
JP2009509322A (ja) 半導体装置用構造およびその製造方法
KR20110108382A (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
WO2004053947A2 (en) Titanium silicon nitride (tisin) barrier layer for copper diffusion
TWI784036B (zh) 層形成方法
JP2020532870A (ja) ３ｄメモリ構造における高アスペクト比孔形成へのボトムアップアプローチ
KR20220083730A (ko) 평활한 티타늄 나이트라이드 층 및 이를 형성시키는 방법
CN114664729A (zh) 半导体集成电路装置的接触插塞形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right