KR20150060015A - 플렉서블 유기전계 발광장치 및 그 제조방법 - Google Patents

플렉서블 유기전계 발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR20150060015A
KR20150060015A KR1020130143902A KR20130143902A KR20150060015A KR 20150060015 A KR20150060015 A KR 20150060015A KR 1020130143902 A KR1020130143902 A KR 1020130143902A KR 20130143902 A KR20130143902 A KR 20130143902A KR 20150060015 A KR20150060015 A KR 20150060015A
Authority
KR
South Korea
Prior art keywords
layer
substrate
film
electrode
thin film
Prior art date
Application number
KR1020130143902A
Other languages
English (en)
Other versions
KR102139677B1 (ko
Inventor
조민구
권회용
이미름
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130143902A priority Critical patent/KR102139677B1/ko
Publication of KR20150060015A publication Critical patent/KR20150060015A/ko
Application granted granted Critical
Publication of KR102139677B1 publication Critical patent/KR102139677B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/21—Anti-static
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/206—Organic displays, e.g. OLED
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 플렉서블 유기전계 발광소자 및 그 제조방법에 관한 것으로, 개시된 발명은 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판; 상기 기판상에 형성된 폴리이미드층; 상기 폴리이미드층 상에 형성되고, 전기가 통하는 저저항 무기막; 상기 저저항 무기막 상에 형성된 버퍼층; 상기 버퍼층 상의 상기 각 화소영역에 형성된 다수의 박막 트랜지스터; 상기 박막트랜지스터를 포함한 기판의 표시영역 및 비표시영역 상에 적층된 층간 절연막 및 평탄화막; 상기 평탄화막 상의 각 화소영역에 형성되고, 상기 박막트랜지스터과 전기적으로 연결된 유기 발광소자; 및 상기 유기 발광소자를 덮는 보호필름;을 포함하여 구성된다.

Description

플렉서블 유기전계 발광장치 및 그 제조방법{FLEXIBLE ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 유기전계 발광장치(Organic Electroluminescent Device, 이하 "OLED"라 칭함)에 관한 것으로서, 보다 구체적으로는 유기전계 발광장치 제조시에 플렉서블(Flexible) 기판상의 정전기 현상을 제어할 수 있는 플렉서블 유기전계 발광장치 및 그 제조방법에 관한 것이다.
평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션 (encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.
이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 매트릭스 타입으로 구분되는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인 수를 곱한 것만큼의 순간 휘도를 내야만 한다.
그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.
상기 구동 박막 트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.
이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.
따라서, 액티브 매트릭스 타입의 유기전계 발광소자는 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에 많이 이용되고 있다.
또한, 최근에는 이러한 유기전계 발광소자를 적용한 플렉서블 디스플레이 (flexible display device) 및 그 실용화 가능성이 차세대 디바이스 응용의 주요한 쟁점 사안으로 대두되고 있다.
대다수의 플렉서블 디스플레이 장치의 제작은 유연성을 가지는 플라스틱 기판에 다수의 공정을 통해 박막 트랜지스터 소자 및 이에 구동되는 디바이스를 제작하는 방법으로 제조 공정이 이루어진다.
이러한 관점에서, 종래기술에 따른 유기 전계 발광장치에 대해 도 1를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 단면도이다.
종래기술에 따른 유기전계 발광장치(미도시)는, 도 1에 도시된 바와 같이, 기판(11) 상에 형성되고 구동 박막 트랜지스터(미도시)와 스위칭 박막 트랜지스터(미도시)로 구성된 박막 트랜지스터부(20)와 상기 박막 트랜지스터부(20)에 연결된 유기전계 발광소자(30)와, 상기 유기전계 발광소자(30)을 인캡슐레이션화 (encapsulation)하는 보호필름(40)을 포함하여 구성된다.
유리 재질의 기판(11) 상에는 폴리이미드층(13)이 형성되어 있으며, 상기 폴리이미드층(13)와 상기 기판(11) 사이에는 희생층(미도시)이 형성되어 있다.
상기 폴리이미드층(13) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 적어도 하나 이상의 버퍼층(15)이 형성되어 있다.
상기 구성으로 이루어진 종래기술에 따른 유기전계 발광장치 배면에 플렉서블 기판을 부착하는 방법에 대해 도 2a 및 2b를 통해 설명하면 다음과 같다.
도 2a 및 2b는 종래기술에 따른 유기전계 발광장치의 배면에 플렉서블 기판을 부착하는 공정에 대해 개략적으로 설명하기 위한 공정 단면도들이다.
도 2a를 참조하면, 기판(11) 상에 폴리이미드층(13), 버퍼층(15), 박막 트랜지스터부(20), 유기전계 발광소자(30) 및 이들을 인캡슐레이션화 (encapsulation)하는 보호필름(40)이 차례로 적층된 유기전계 발광장치(1)를 제공한다.
그 다음, 도 2b를 참조하면, 상기 유기전계 발광장치(10)를 플라스틱 유기전계 발광장치로 만들기 위해 상기 유기전계 발광장치(10)의 기판(11) 배면을 세정한 후, 상기 유기전계 발광장치(1)의 배면에 레이저 (Laser)를 조사하여 상기 유기전계 발광장치(1)로부터 상기 기판(11)을 탈착시킨다. 이때, 상기 레이저 조사시에, 상기 기판(11)과 상기 폴리이미드층(13) 사이에 개재된 희생층(미도시)을 열에 의해 상기 폴리이미드층(13)으로부터 분리되도록 하여 상기 기판(11)을 유기전계 발광장치(1)로부터 박리시킨다.
이어서, 도면에는 도시하지 않았지만, 상기 기판(11)이 분리된 상기 폴리이미드층(13) 배면에 플렉서블(flexible)한 기판(미도시)을 라미네이션화 (Lamination) 함으로써 종래기술에 따른 플렉서블 유기전계 발광장치(1)를 제조하게 된다.
그러나, 종래기술에 따른 유기전계 발광장치에 따르면, 플렉서블 유기전계 발광장치를 제조하기 위해서는 무기 절연물질로 형성된 적어도 한 층 이상의 버퍼층과 플렉서블한 플라스틱 절연 기판을 사용하게 되는데, 이들 버퍼층과 플라스틱 절연기판은 정전기에 매우 취약하다.
도 3은 종래기술에 따른 유기전계 발광장치 제조시에 정전기 무라가 발생한 화면 상태를 개략적으로 도시한 사진이다.
도 3을 참조하면, 플렉서블 유기전계 발광장치를 제조하기 위해 상기 기판 (10)을 상기 유기전계 발광장치(1)로부터 박리하기 위해 레이저 조사를 진행하는 경우에, 폴리이미드층(13) 표면에 정전기 무라가 많이 발생하는 것을 알 수 있다.
또한, 종래기술에 따른 유기전계 발광장치는 기판상에 무기 절연물질을 이용하여 다수의 버퍼층을 증착한 이후에 레이저 조사를 통해 기판을 유기전계 발광장치로부터 박리하기 때문에 정전기의 제거가 불가능하다.
본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 플라스틱 유기전계 발광장치 제조시에 면 저항이 낮은 무기막을 폴리이미드층과 버퍼절연막 사이에 추가로 개재함으로써 폴리이미드층 상의 정전기를 제어할 수 있는 플렉서블 유기전계 발광장치 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 플렉서블 유기전계 발광장치는, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판; 상기 기판상에 형성된 폴리이미드층; 상기 폴리이미드층 상에 형성된 저저항 무기막; 상기 저저항 무기막 상에 형성된 버퍼층; 상기 버퍼층 상의 상기 각 화소영역에 형성된 다수의 박막트랜지스터; 상기 박막트랜지스터를 포함한 기판의 표시영역 및 비표시영역 상에 형성된 층간 절연막; 상기 층간 절연막상에 형성된 패시베이션막; 상기 페시베이션막 상에 형성된 평탄화막; 상기 평탄화막 상의 각 화소영역에 형성되고, 상기 박막트랜지스터의 드레인 전극과 연결된 제1 전극; 상기 제1 전극을 포함한 기판의 각 화소영역 주위 및 비표시영역에 형성된 화소 정의막; 상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기발광층; 상기 유기발광층 위로 상기 표시영역 전면에 형성된 제2 전극; 상기 제2 전극을 포함한 기판 전면에 형성된 하부 패시베이션막; 상기 표시영역 상의 하부 패시베이션막 상에 형성된 유기막; 상기 유기막을 포함한 제1 패시베이션막 상에 형성된 상부 패시베이션막; 및 상기 상부 패시베이션막 상에 배치된 보호필름을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 플렉서블 유기전계 발광장치 제조방법은, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판을 제공하는 단계; 상기 기판상에 폴리이미드층을 형성하는 단계; 상기 폴리이미드층 상에 저저항 무기막을 형성하는 단계; 상기 저저항 무기막 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상의 상기 각 화소영역에 다수의 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 포함한 기판 전면에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 패시베이션막을 형성하는 단계; 상기 페시베이션막 상에 평탄화막을 형성하는 단계; 상기 평탄화막 상의 각 화소영역에 상기 박막트랜지스터의 드레인 전극과 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 화소 정의막을 형성하는 단계; 상기 제1 전극 위로 각 화소영역 별로 유기발광층을 형성하는 단계; 상기 유기발광층을 포함한 상기 표시영역 전면에 제2 전극을 형성하는 단계; 상기 제2 전극을 포함한 기판 전면에 하부 패시베이션막을 형성하는 단계; 상기 표시영역 상의 하부 패시베이션막 상에 유기막을 형성하는 단계; 상기 유기막을 포함한 제1 패시베이션막 상에 상부 패시베이션막을 형성하는 단계; 및 상기 상부 패시베이션막 상부에 보호필름을 형성하는 단계; 및 상기 기판을 상기 폴리이미드층으로부터 박리하는 단계; 및 상기 폴리이미드층 표면에 플렉서블(flexible)한 백 플레이트를 라미네이션하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 플렉서블 유기전계 발광장치 및 그 제조방법에 따르면, 플렉서블 유기전계 발광장치를 제조하기 위해 사용하는 무기 절연물질로 형성된 버퍼층과 플렉서블한 기판은 정전기에 매우 취약하기 때문에, 이러한 정전기를 제어하기 위해 폴리이미드층과 버퍼층 사이에 전기가 통하는 저저항 무기막을 개재시킴으로써 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 제어할 수 있다.
특히, 본 발명에 따른 플렉서블 유기전계 발광장치는 전기가 통하는 저저항 무기막으로 인(phosporus) 또는 보론(Boron)이 도핑된 미세 결정화 실리콘(μ-Crystalline Silicon) 또는 면 저항이 1 내지 500 Ω/□, 증착 두께가 500 내지 1000 Å, 도펀트 농도가 1×1018 내지 1×1019 정도인 전기 도전성을 갖는 물질을 사용함으로써 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 효과적으로 제어할 수 있다.
따라서, 본 발명에 따른 플렉서블 유기전계 발광장치는 폴리이미드층과 버퍼층 사이에 전기가 통하는 저저항 무기막이 개재됨을 인해 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 상기 저저항 무기막이 효과적으로 제어하는 역할을 하기 때문에 기존의 정전기로 인해 화질에 다수의 정전기 무라가 발생하는 것을 차단할 수 있다.
도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 단면도이다.
도 2a 및 2b는 종래기술에 따른 유기전계 발광장치의 배면에 플렉서블 기판을 부착하는 공정에 대해 개략적으로 설명하기 위한 공정 단면도들이다.
도 3은 종래기술에 따른 유기전계 발광장치 제조시에 정전기 무라가 발생한 화면 상태를 개략적으로 도시한 사진이다.
도 4는 본 발명에 따른 플렉서블 유기전계 발광장치를 개략적으로 도시한 단면도이다.
도 5는 본 발명에 따른 플렉서블 유기전계 발광장치 제조시에 폴리이미드층 상에 적층된 저저항 무기막과 다수의 버퍼층들을 개략적으로 확대 도시한 단면도이다.
도 6a 및 6b는 본 발명에 따른 플렉서블 유기전계 발광장치의 배면에 플렉서블한 백 플레이트를 부착하는 공정에 대해 개략적으로 설명하기 위한 공정 단면도들이다.
도 7a 내지 7u는 본 발명에 따른 플렉서블 유기전계 발광장치 제조방법을 개략적으로 도시한 제조 공정 단면도들이다.
도 8은 본 발명에 따른 플렉서블 유기전계 발광장치 제조시에 정전기 무라가 제거된 화면 상태를 개략적으로 도시한 사진이다.
이하, 본 발명의 바람직한 실시 예에 따른 플렉서블 유기전계 발광장치에 대해 상세히 설명한다.
본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면상에 표시되더라도 가능한 동일한 부호로 표시되며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
본 발명에 따른 플렉서블 유기전계 발광장치는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일례로 설명하도록 하겠다.
본 발명의 바람직한 실시 예에 따른 플렉서블 유기전계 발광장치에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 플렉서블 유기전계 발광장치를 개략적으로 도시한 단면도이다.
도 4를 참조하면, 본 발명에 따른 플렉서블 유기전계 발광장치(100)는 구동 박막트랜지스터(미도시)와 스위칭 박막 트랜지스터(미도시)를 포함하는 박막 트랜지스터(T)와, 유기전계 발광소자(E)가 형성된 기판(101)이 보호필름(151)에 의해 인캡슐레이션화(encapsulation)되어 있다.
상기 플라스틱 유기전계 발광장치(100)를 구체적으로 설명하면, 도 4에 도시된 바와 같이, 유리 재질의 기판(101)에는 표시영역(미도시)이 정의되어 있으며, 상기 표시영역(미도시) 외측으로 패드영역을 포함하는 비표시영역(미도시)이 정의되어 있으며, 상기 표시영역에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.
여기서, 상기 유리 재질의 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플렉서블(flexible)한 백 플레이트(Back Plate) (미도시, 도 7u의 161 참조)가 라미네이션(Lamination)되는데, 상기 백 플레이트(161)는 플렉서블 유기전계 발광장치(OLED; 100)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.
또한, 상기 기판(101) 상에는 유기 물질인 폴리이미드층(Polyimide Layer; 103)이 형성되고, 상기 폴리이미드층(103) 상에는 전기가 통하는 저저항 무기막 (105)이 형성되어 있다. 이때, 상기 저저항 무기막(105)은 전기가 통하는 특성을 갖도록 하기 위해 인(phosporus; PH3) 또는 보론(Boron; B2H6)이 도핑된 미세 결정화 실리콘(μ-Crystalline Silicon)으로 형성되거나 또는 기타 다른 물질로 형성될 수 있다. 또한, 상기 저저항 무기막(105)은 면 저항이 1 내지 500 Ω/□, 증착 두께가 500 내지 1000 Å, 도펀트 농도가 1×1018 내지 1×1019 정도인 전기 도전성을 갖는 물질을 사용할 수 있다.
또한, 상기 저저항 무기막(105) 상에는 무기절연 물질로 구성된 버퍼층(107)이 형성되어 있다.
도 5는 본 발명에 따른 플렉서블 유기전계 발광장치 제조시에 폴리이미드층 상에 적층된 저저항 무기막과 다수의 버퍼층들을 개략적으로 확대 도시한 단면도이다.
도 5를 참조하면, 상기 버퍼층(107)은 적어도 한 층 이상의 무기막, 예를 들어 제1 무기막(107a), 제2 무기막(107b), 제3 무기막(107c) 및 제4 무기막(107d)의 적층 구조로 이루어진다. 이때, 상기 제1, 2, 3, 4 무기막(107a, 107b, 107c, 107d)은 SiO2, SiN, SiON, SiH4, NH3, N2O, N2를 포함한 무기 절연물질 중에서 어느 하나 또는 그 이상을 선택하여 사용한다.
이때, 상기 버퍼층(107)을 후속 공정에서 형성되는 활성층(109) 하부에 형성하는 이유는 상기 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층(109)의 특성 저하를 방지하기 위함이다.
상기 기판(101)과 상기 폴리이미드층(103) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(102)이 형성되어 있는데, 상기 희생층(102)은 유기전계 발광장치 제조 이후에 레이저(Laser) 조사 공정을 통해 상기 기판 (101)을 상기 폴리이미드층(103)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.
그리고, 상기 버퍼층(107) 상부의 표시영역(AA) 내의 각 화소영역(미도시)에는 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역(109a) 그리고 상기 채널영역 (109a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(109b) 및 드레인 영역 (109c)으로 구성된 활성층(109)이 형성되어 있다.
상기 활성층(109)을 포함한 버퍼층(107) 상에는 게이트 절연막(113)이 형성되어 있으며, 상기 게이트 절연막(113) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 활성층(109)의 채널영역(109a)에 대응하여 게이트 전극(115a)이 형성되어 있다.
또한, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(115a)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(115a)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.
한편, 상기 게이트 전극(115a)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)이 형성되어 있다. 이때, 상기 층간 절연막(121)과 그 하부의 게이트 절연막(113)에는 상기 활성층(109)의 채널영역(109a) 양 측면에 위치한 상기 소스영역(109b) 및 드레인 영역(109c) 각 각을 노출시키는 활성층 콘택홀(미도시)이 구비되어 있다.
그리고, 상기 활성층 콘택홀(미도시)을 포함하는 상기 층간 절연막(121) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하며 제2 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(113) 상에 상기 게이트 배선(미도시)과 이격되어 나란히 형성될 수도 있다.
더욱이, 상기 층간 절연막(121) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 활성층 콘택홀(미도시)을 통해 노출된 상기 소스영역(109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)이 형성되어 있다. 이때, 상기 구동영역(미도시) 및 스위칭 영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 구동 박막 트랜지스터(미도시)를 구성한다. 이때, 본 발명에서는 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터를 박막 트랜지스터(T)로 통칭하여 설명하기로 한다.
한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인 전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.
이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터(미도시)와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(미도시)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(115a)과 전기적으로 연결되어 있다.
한편, 구동 박막 트랜지스터(미도시) 및 스위칭 박막 트랜지스터(미도시), 즉 박막 트랜지스터(T)는 폴리실리콘의 활성층(109)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터(T)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입(Bottom gate type)으로도 구성될 수 있다.
상기 박막 트랜지스터(T)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.
한편, 상기 박막 트랜지스터(Tr) 위로는 상기 박막 트랜지스터(T)의 드레인 전극(127b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 패시베이션막(131) 및 평탄화막(133)이 적층되어 있다. 이때, 상기 층간 절연막(121)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)이 사용된다. 또한, 평탄화막(133)으로는 포토 아크릴(Photo Acryl)을 포함하는 유기 물질 군에서 선택하여 사용한다.
상기 평탄화막(133) 위로는 상기 박막 트랜지스터(T)의 드레인 전극(127b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)이 형성되어 있다. 이때, 상기 제1 전극(137)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.
그리고, 상기 제1 전극(137) 위로는 각 화소영역의 경계 지역에는 절연물질 특히 예를 들어 벤소사이클로부텐 (BCB), 폴리 이미드 (Poly-Imide) 또는 포토아크릴 (photo acryl)로 이루어진 화소 정의막(139)이 형성되어 있다. 이때, 상기 화소 정의막(139)은 각 화소영역(미도시)을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다.
상기 화소 정의막(139)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위로는 각각 적, 녹 및 청색을 발광하는 유기 물질로 구성된 유기 발광층(141)이 형성되어 있다. 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
또한, 상기 유기 발광층(141)과 상기 화소 정의막(139)을 포함한 상기 표시영역(AA) 전면에 제2 전극(143)이 형성되어 있다. 이때, 상기 제1 전극(137)과 제2 전극(143) 및 이들 두 전극(137, 141) 사이에 개재된 유기 발광층(141)은 유기전계 발광 소자(E)를 구성한다.
따라서, 상기 유기전계 발광 소자(E)는 선택된 색 신호에 따라 제1 전극 (137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(143)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.
한편, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막 (145)이 형성되어 있다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층 (141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.
또한, 상기 하부 패시베이션막(145) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)이 형성되어 있다. 이때, 상기 유기막(147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.
그리고, 상기 유기막(147)을 포함한 기판 전면에는 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)이 추가로 형성되어 있다.
상기 상부 패시베이션막(149)을 포함한 기판 전면에는 상기 유기발광 소자 (E)의 인캡슐레이션을 위해 보호 필름(151)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(151) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (151)과 완전 밀착되어 개재되어 있으며, 상기 보호필름(151) 상에 편광판(153)이 배치되어 있다.
이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(Barrier film) (151)이 고정되어 패널 상태를 이룸으로써 본 발명에 따른 유기전계 발광장치(100)가 구성된다.
이와 같이, 본 발명에 따른 플렉서블 유기전계 발광장치는 플렉서블 유기전계 발광장치를 제조하기 위해 사용하는 무기 절연물질로 형성된 버퍼층과 플렉서블한 기판이 정전기에 매우 취약하기 때문에, 이러한 정전기를 제어하기 위해 폴리이미드층과 버퍼층 사이에 전기가 통하는 저저항 무기막을 개재시킴으로써 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 제어할 수 있다.
특히, 본 발명에 따른 플렉서블 유기전계 발광장치는 전기가 통하는 저저항 무기막으로 인(phosporus) 또는 보론(Boron)이 도핑된 미세 결정화 실리콘(μ-Crystalline Silicon) 또는 면 저항이 1 내지 500 Ω/□, 증착 두께가 500 내지 1000 Å, 도펀트 농도가 1×1018 내지 1×1019 정도인 전기 도전성을 갖는 물질을 사용함으로써 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 효과적으로 제어할 수 있다.
따라서, 본 발명에 따른 플렉서블 유기전계 발광장치는 폴리이미드층과 버퍼층 사이에 전기가 통하는 저저항 무기막이 개재됨을 인해 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 상기 저저항 무기막이 효과적으로 제어하는 역할을 하기 때문에 기존의 정전기로 인해 화질에 다수의 정전기 무라가 발생하는 것을 차단할 수 있다.
상기 구성으로 이루어진 본 발명에 따른 유기전계 발광장치로부터 기판을 박리하는 방법에 대해 도 6a 및 6b를 참조하여 개략적으로 설명하면 다음과 같다.
도 6a 및 6b는 본 발명에 따른 플렉서블 유기전계 발광장치의 배면에 플렉서블한 백 플레이트를 부착하는 공정에 대해 개략적으로 설명하기 위한 공정 단면도들이다.
도 6a를 참조하면, 유기전계 발광장치(100)를 플렉서블 유기전계 발광장치로 만들기 위해, 먼저 상기 유기전계 발광장치(100)의 기판(101) 배면을 세정하고, 이어 레이저(Laser) 조사를 실시한다.
그 다음, 도 6b를 참조하면, 상기 레이저 조사를 통해 상기 기판(101)과 폴리이미드층(105) 사이에 개재된 희생층(102)이 열에 의해 분리되도록 하여 상기 기판(101)을 상기 유기전계 발광장치(100)로부터 박리시킨다.
이후에, 도면에는 도시하지 않았지만, 상기 분리된 유기전계 발광장치의 폴리이미드층(105) 표면에 백플레이트(Back Plate; 미도시)를 라미네이션 (Lamination) 함으로써 본 발명에 따른 플렉서블 유기전계 발광장치의 제조공정이 완료된다.
한편, 본 발명에 따른 유기전계 발광장치 제조방법에 대해 도 7a 내지 7u를 참조하여 설명하면 다음과 같다.
도 7a 내지 7u는 본 발명에 따른 플렉서블 유기전계 발광장치 제조방법을 개략적으로 도시한 제조 공정 단면도들이다.
도 7a에 도시된 바와 같이, 표시영역(AA)과, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(미도시)이 정의된 유리 재질의 기판(101)을 준비한다. 이때, 상기 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플렉서블(flexible)한 백 플레이트(미도시, 도 7s의 161 참조)가 라미네이션 (Lamination)되는데, 상기 백 플레이트(161)는 플라스틱 유기전계 발광장치 (OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플라스틱(flexible) 유리기판이나 플라스틱 재질로 이루어진다.
그 다음, 상기 기판(101) 상에 유기 물질인 폴리이미드층(Polyimide Layer; 105)과 전기가 통하는 저저항 무기막(105)을 차례로 적층한다. 이때, 상기 저저항 무기막(105)은 전기가 통하는 특성을 갖도록 하기 위해 인(phosporus; PH3) 또는 보론(Boron; B2H6)이 도핑된 미세 결정화 실리콘(μ-Crystalline Silicon)으로 형성되거나 또는 기타 다른 물질로 형성될 수 있다. 또한, 상기 저저항 무기막(105)은 면 저항이 1 내지 500 Ω/□, 증착 두께가 500 내지 1000 Å, 도펀트 농도가 1×1018 내지 1×1019 정도인 전기 도전성을 갖는 물질을 사용할 수 있다.
또한, 상기 기판(101)과 상기 폴리이미드층(103) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(102)이 형성되어 있는데, 상기 희생층 (102)은 유기전계 발광장치 제조 이후에 레이저(Laser) 조사 공정을 통해 상기 기판 (101)을 상기 폴리이미드층(103)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.
이어서, 도 7b에 도시된 바와 같이, 상기 저저항 무기막(105) 상에 무기절연 물질로 구성된 버퍼층(107)을 형성한다. 이때, 상기 버퍼층(107)은, 도 5를 참조하면, 적어도 한 층 이상의 무기막, 예를 들어 제1 무기막(107a), 제2 무기막(107b), 제3 무기막(107c) 및 제4 무기막(107d)의 적층 구조로 이루어진다. 이때, 상기 제1, 2, 3, 4 무기막(107a, 107b, 107c, 107d)은 SiO2, SiN, SiON, SiH4, NH3, N2O, N2를 포함한 무기 절연물질 중에서 어느 하나 또는 그 이상을 선택하여 사용한다.
상기 버퍼층(107)은 후속 공정에서 형성되는 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층(109)의 특성 저하를 방지하는 역할을 담당한다.
그 다음, 도 7c에 도시된 바와 같이, 상기 버퍼층(107) 상에 활성층(109)을 형성한다. 이때, 상기 활성층(109)은 표시영역(미도시) 내의 각 화소영역에 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어진다.
이어서, 상기 활성층(109) 상에 제1 감광막(미도시)을 도포하고, 노광 공정 및 현상 공정을 통해 상기 제1 감광막(미도시)을 선택적으로 패터닝하여 제1 감광막패턴(111)을 형성한다.
그 다음, 도 7d에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 식각 마스크로 상기 활성층(109)을 선택적으로 제거하여, 활성층 패턴(109a)을 형성한다.
이어서, 도 7e에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 제거한 후, 상기 활성층 패턴(109a)을 포함한 상기 버퍼층(107) 상에 게이트 절연막(113)과 제1 금속 물질층(115)을 차례로 증착한다. 이때, 상기 제1 금속 물질층(115)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중층 또는 삼중층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트전극과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.
그 다음, 상기 제1 금속 물질층(115) 상에 제2 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(117)을 형성한다.
이어서, 도 7f에 도시된 바와 같이, 상기 제2 감광막패턴(117)을 식각 마스크로 상기 제1 금속 물질층(115)을 선택적으로 식각하여, 게이트 전극(115a)을 형성한다. 이때, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)이 형성된다.
그 다음, 도 7g에 도시된 바와 같이, 상기 제2 감광막패턴(117)을 제거하고, 상기 게이트 전극(115a) 양측 아래의 활성층 패턴(109a)에 불순물을 주입하여, 상기 활성층 패턴(109a)의 중앙부에 채널을 이루는 채널영역(109a)과, 상기 채널영역 (109a)을 기준으로 이격된 소스영역(109b) 및 드레인 영역(109c)을 형성한다.
이어서, 상기 제2 감광막패턴(117)을 제거한 후, 상기 게이트 전극(115a)과 게이트 배선(미도시) 위로 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)을 형성한다.
그 다음, 상기 층간 절연막(121) 상부에 제3 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 선택적으로 패터닝하여, 제3 감광막패턴(123)을 형성한다.
이어서, 도 7h에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 식각 마스크로 상기 층간 절연막(121)과 그 아래의 게이트 절연막(113)을 선택적으로 식각하여 상기 활성층 패턴(109a)의 소스영역(109b)과 드레인 영역(109c)을 노출시키는 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b)을 동시에 형성한다.
그 다음, 도 7i에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 제거하고, 상기 층간 절연막(121) 상부에 상기 활성층 패턴(109a)의 소스영역(109b)과 드레인 영역 (109c)과 접촉하는 제2 금속 물질층(127)을 형성한다. 이때, 상기 제2 금속 물질층 (127)은 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴 (Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.
이어서, 상기 제2 금속 물질층(127) 상에 제3 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 패터닝하여 제3 감광막패턴(129)을 형성한다.
그 다음, 도 7j에 도시된 바와 같이, 상기 제3 감광막패턴(129)을 식각 마스크로 상기 제2 금속 물질층(127)을 선택적으로 식각하여, 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.
또한, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(121) 위로 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며, 상기 소스영역 콘택홀 (125a) 및 드레인 영역 콘택홀(125b)을 통해 상기 활성층 패턴(109a)의 소스영역 (109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)을 동시에 형성한다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 박막트랜지스터(T)를 구성한다.
한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.
이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터, 즉 박막 트랜지스터(T)와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(미도시)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 박막 트랜지스터(T)의 게이트 전극(115a)과 전기적으로 연결되어 있다.
한편, 본 발명에 따른 유기전계 발광장치는 상기 구동 박막트랜지스터(미도시) 및 스위칭 박막 트랜지스터(미도시)를 포함하는 박막 트랜지스터(T)는 폴리실리콘의 활성층 패턴(109a)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있다.
상기 구동 박막 트랜지스터, 즉 박막 트랜지스터(T)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.
이어서, 도 7k에 도시된 바와 같이, 상기 제3 감광막패턴(129)을 제거한 후, 상기 소스전극(127a) 및 드레인 전극(127b)을 포함한 기판 전면에 패시베이션막 (131)을 형성한다. 이때, 상기 패시베이션막(131)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)을 사용한다.
그 다음, 도 7l에 도시된 바와 같이, 상기 패시베이션막(131) 상부에 유기 물질로 이루어진 평탄화막(133)을 형성한다. 이때, 상기 유기 물질로는 절연 특성을 갖는 소수성의 유기계로서 폴리아크릴(polyacryl), 폴리이미드(polyimide), 폴리아마이드(PA), 벤조사이클로부텐(BCB) 및 페놀수지로 이루어진 군에서 선택하여 사용할 수 있다.
이어서, 도 7m에 도시된 바와 같이, 상기 평탄화막(133)과 그 하부의 패시베이션막(131)을 순차적으로 식각하여 상기 드레인 전극(127b)을 노출시키는 드레인 콘택홀(135)을 형성한다.
그 다음, 도 7n에 도시된 바와 같이, 상기 평탄화막(133) 상에 도전 물질층(미도시)을 증착한 후, 마스크 공정을 통해 상기 도전 물질층을 선택적으로 식각하여 상기 드레인 콘택홀(135)을 통해 상기 박막 트랜지스터(T)의 드레인 전극(127b) 과 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)을 형성한다. 이때, 상기 도전 물질층(미도시)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.
이어서, 도 7o에 도시된 바와 같이, 상기 제1 전극(137) 상에 각 화소영역 의 경계지역에 예를 들어 벤소사이클로부텐(BCB), 폴리이미드 (Poly-Imide) 또는 포토아크릴(photo acryl)로 이루어진 절연 물질층(미도시)을 형성한다.
그 다음, 상기 절연 물질층(미도시)을 마스크 공정을 통해 선택적으로 패터닝하여, 화소 정의막(139)를 형성한다. 이때, 상기 화소 정의막(139)는 각 화소영역을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다.
이어서, 도 7p에 도시된 바와 같이, 상기 화소 정의막(139)로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위에 각각 적, 녹 및 청색을 발광하는 유기 발광층(141)을 형성한다. 이때, 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
그 다음, 도 7q에 도시된 바와 같이, 상기 유기 발광층(141)과 상기 화소 정의막(139)의 상부를 포함한 상기 표시영역(미도시) 전면에 제2 전극(143)을 형성한다. 이때, 상기 제2 전극(143)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 제2 전극(143)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물이 유기층(129)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.
따라서, 유기 전계 발광 소자(E)는 박막 트랜지스터의 드레인 전극 (127b)과 연결되어 이로부터 플러스 전원을 공급하는 제1 전극(137)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 제2 전극(143) 및 이들 제1 전극 (137)과 제2 전극(143)의 사이에 배치되어 발광하는 유기 발광층(141)으로 구성되며, 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시한다.
상기 제1 전극(137) 및 제2 전극(143)은 상기 유기 발광층(141)에 의해 서로 절연되어 있으며, 상기 유기 발광층(141)에 서로 다른 극성의 전압을 가해 유기 발광층(141)에서 발광이 이루어지게 된다.
이러한 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극(137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(141)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤 (exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.
이어서, 도 7r에 도시된 바와 같이, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막(145)을 형성한다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.
그 다음, 상기 하부 패시베이션막(145) 상의 표시영역 및 비표시영역에 스크린 인쇄(screen printing) 방법과 같은 도포 방법을 통해 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)을 형성한다. 이때, 상기 유기막(147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트 (PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산 (polysiloxane) 등이 사용될 수 있다. 상기 유기막(147)은 상기 표시영역(미도시) 상에 형성된다.
이어서, 상기 유기막(147)을 포함한 기판 전면에 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)을 추가로 형성한다.
그 다음, 상기 상부 패시베이션막(149)을 포함한 기판 전면에 상기 유기발광 소자(E)의 인캡슐레이션을 위해 보호 필름(151)을 형성하게 되는데, 상기 기판 (101)과 보호 필름(151) 사이에 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름(151이 완전 밀착되도록 한 이후에, 상기 보호필름(151) 상부에 편광판(153)을 부착한다.
이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(barrier film) (151)이 고정되어 패널 상태를 이루도록 함으로써 본 발명에 따른 유기전계 발광소자 제조공정을 완료한다.
이후에, 도 7s에 도시된 바와 같이, 상기 구성으로 이루어진 유기전계 발광장치(100)를 플렉서블 유기전계 발광장치로 만들기 위해, 상기 유기전계 발광장치의 기판(101) 배면을 세정한 다음, 상기 기판(101)에 레이저(Laser)를 조사한다.
이어서, 도 7t에 도시된 바와 같이, 상기 레이저 조사를 통해 상기 기판 (101)과 폴리이미드층(105) 사이에 개재된 희생층(103)이 열에 의해 분리되도록 함으로써 상기 기판(101)을 상기 유기전계 발광장치(100)로부터 박리시킨다.
그 다음, 도 7u에 도시된 바와 같이, 상기 분리된 유기전계 발광장치의 폴리이미드층(103) 표면에 백 플레이트(Back Plate; 161)를 라미네이션(Lamination)화 함으로써 본 발명에 따른 플렉서블 유기전계 발광장치(100) 제조 공정을 완료하게 된다.
도 8은 본 발명에 따른 플렉서블 유기전계 발광장치 제조시에 정전기 무라가 제거된 화면 상태를 개략적으로 도시한 사진이다.
도 8를 참조하면, 기판(101) 상에 형성된 폴리이미드층(Polyimide Layer; 105)과 무기막(107) 사이에 전기가 통하는 저저항 무기막(105)이 형성되어 폴리이미드층(103) 상의 정전기가 제어됨으로써 화질이 개선된 것을 알 수 있다.
이상에서와 같이, 본 발명에 따른 플렉서블 유기전계 발광장치 제조방법은,플렉서블 유기전계 발광장치를 제조하기 위해 사용하는 무기 절연물질로 형성된 버퍼층과 플렉서블한 기판은 정전기에 매우 취약하기 때문에, 이러한 정전기를 제어하기 위해 폴리이미드층과 버퍼층 사이에 전기가 통하는 저저항 무기막을 개재시킴으로써 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 제어할 수 있다.
특히, 본 발명에 따른 플렉서블 유기전계 발광장치는 전기가 통하는 저저항 무기막으로 인(phosporus) 또는 보론(Boron)이 도핑된 미세 결정화 실리콘(μ- Crystalline Silicon) 또는 면 저항이 1 내지 500 Ω/□, 증착 두께가 500 내지 1000 Å, 도펀트 농도가 1×1018 내지 1×1019 정도인 전기 도전성을 갖는 물질을 사용함으로써 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 효과적으로 제어할 수 있다.
따라서, 본 발명에 따른 플렉서블 유기전계 발광장치는 폴리이미드층과 버퍼층 사이에 전기가 통하는 저저항 무기막이 개재됨을 인해 플렉서블 기판 및 모듈 제조 공정 중에 발생하는 정전기를 상기 저저항 무기막이 효과적으로 제어하는 역할을 하기 때문에 기존의 정전기로 인해 화질에 다수의 정전기 무라가 발생하는 것을 차단할 수 있다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 유기전계 발광장치 101: 기판
102: 희생층 103: 폴리이미드층
105: 저저항 무기막 107: 버퍼층
109a: 활성층 패턴 113: 게이트 절연막 115a: 게이트 전극 121: 층간 절연막
123: 제3 감광막패턴 127a: 소스전극
127b: 드레인 전극 131: 패시베이션막 133: 평탄화막 135: 드레인 콘택홀
137: 제1 전극 139: 화소 정의막
141: 유기 발광층 143: 제2 전극
145: 하부 패시베이션막 147: 유기막 149: 상부 패시베이션막 151: 보호필름
153: 편광판 161: 백 플레이트(Back Plate)

Claims (10)

  1. 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판;
    상기 기판상에 형성된 폴리이미드층;
    상기 폴리이미드층 상에 형성되고, 전기가 통하는 저저항 무기막;
    상기 저저항 무기막 상에 형성된 버퍼층;
    상기 버퍼층 상의 상기 각 화소영역에 형성된 다수의 박막트랜지스터;
    상기 박막트랜지스터를 포함한 기판의 표시영역 및 비표시영역 상에 적층된 층간 절연막 및 평탄화막;
    상기 평탄화막 상의 각 화소영역에 형성되고, 상기 박막트랜지스터과 전기적으로 연결된 유기 발광소자; 및
    상기 유기 발광소자를 덮는 보호필름;을 포함하여 구성되는 플렉서블 유기전계 발광장치.
  2. 제1항에 있어서, 상기 저저항 무기막은 인(phosporus; PH3) 또는 보론 (Boron; B2H6)이 도핑된 미세 결정화 실리콘(μ-Crystalline Silicon)으로 형성된 것을 특징으로 하는 플렉서블 유기전계 발광장치.
  3. 제1항에 있어서, 상기 저저항 무기막은 면 저항이 1 내지 500 Ω/□, 증착 두께가 500 내지 1000 Å, 도펀트 농도가 1×1018 내지 1×1019 정도인 전기 도전성을 갖는 물질로 형성된 것을 특징으로 하는 플렉서블 유기전계 발광장치.
  4. 제1항에 있어서, 상기 버퍼층은 적어도 한층 이상의 무기막으로 구성된 것을 특징으로 하는 플렉서블 플라스틱 유기전계 발광장치.
  5. 제4항에 있어서, 상기 무기막은 SiO2, SiN, SiON, SiH4, NH3, N2O, N2를 포함한 무기 절연물질 중에서 어느 하나 또는 그 이상을 선택하여 사용하는 것을 특징으로 하는 플렉서블 유기전계 발광장치.
  6. 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판을 제공하는 단계;
    상기 기판상에 폴리이미드층을 형성하는 단계;
    상기 폴리이미드층 상에 저저항 무기막을 형성하는 단계;
    상기 저저항 무기막 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상의 상기 각 화소영역에 다수의 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 포함한 기판 전면에 상기 박막 트랜지스터와 전기적으로 연결되는 유기전계 발광소자를 형성하는 단계;
    상기 유기전계 발광소자를 덮는 보호필름을 형성하는 단계;
    상기 기판 배면에 레이저를 조사하여 상기 기판을 상기 폴리이미드층으로부터 분리하는 단계; 및
    상기 폴리이미드층 표면에 플렉서블한 백 플레이트를 라미네이션하는 단계를 단계를 포함하여 구성되는 플렉서블 유기전계 발광장치 제조방법.
  7. 제6항에 있어서, 상기 저저항 무기막은 인(phosporus; PH3) 또는 보론 (Boron; B2H6)이 도핑된 미세 결정화 실리콘(μ-Crystalline Silicon)으로 형성된 것을 특징으로 하는 플렉서블 유기전계 발광장치 제조방법.
  8. 제6항에 있어서, 상기 저저항 무기막은 면 저항이 1 내지 500 Ω/□, 증착 두께가 500 내지 1000 Å, 도펀트 농도가 1×1018 내지 1×1019 정도인 전기 도전성을 갖는 물질로 형성된 것을 특징으로 하는 플렉서블 유기전계 발광장치 제조방법.
  9. 제6항에 있어서, 상기 버퍼층은 적어도 한층 이상의 무기막으로 구성된 것을 특징으로 하는 플렉서블 플라스틱 유기전계 발광장치 제조방법.
  10. 제9항에 있어서, 상기 무기막은 SiO2, SiN, SiON, SiH4, NH3, N2O, N2를 포함한 무기 절연물질 중에서 어느 하나 또는 그 이상을 선택하여 사용하는 것을 특징으로 하는 플렉서블 유기전계 발광장치 제조방법.



KR1020130143902A 2013-11-25 2013-11-25 플렉서블 유기전계 발광장치 및 그 제조방법 KR102139677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130143902A KR102139677B1 (ko) 2013-11-25 2013-11-25 플렉서블 유기전계 발광장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143902A KR102139677B1 (ko) 2013-11-25 2013-11-25 플렉서블 유기전계 발광장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150060015A true KR20150060015A (ko) 2015-06-03
KR102139677B1 KR102139677B1 (ko) 2020-07-30

Family

ID=53504727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143902A KR102139677B1 (ko) 2013-11-25 2013-11-25 플렉서블 유기전계 발광장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102139677B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170071974A (ko) * 2015-12-16 2017-06-26 엘지디스플레이 주식회사 플렉서블 표시장치
WO2017119609A1 (ko) * 2016-01-04 2017-07-13 경희대학교산학협력단 플렉서블 디스플레이 장치 및 그의 제조 방법
KR20170112251A (ko) * 2016-03-31 2017-10-12 동우 화인켐 주식회사 필름형 박막 트랜지스터 어레이와 그를 포함하는 플렉서블 액정 표시 장치 및 플렉서블 액정 표시 장치 제조방법
US9847507B2 (en) 2015-10-15 2017-12-19 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof
KR20180107410A (ko) * 2017-03-20 2018-10-02 삼성디스플레이 주식회사 표시 장치
KR20180130797A (ko) * 2017-05-30 2018-12-10 동우 화인켐 주식회사 Oled 일체형 터치 센서 및 이를 포함하는 oled 화상 표시 장치
US10217963B2 (en) 2016-09-06 2019-02-26 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US11133364B2 (en) 2018-12-21 2021-09-28 Samsung Display Co., Ltd. Light emitting diode display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220065135A (ko) 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220117414A (ko) 2021-02-16 2022-08-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079395A (ja) * 2003-09-01 2005-03-24 Seiko Epson Corp 積層体及びその製造方法、電気光学装置、電子機器
JP2005333042A (ja) * 2004-05-21 2005-12-02 Sony Corp 電気光学表示装置の製造方法及び電気光学表示装置
KR20100031090A (ko) * 2008-09-11 2010-03-19 어플라이드 머티어리얼스, 인코포레이티드 태양 전지 분야용 웨이퍼 및 박막을 위한 미세결정질 실리콘 합금
KR101174884B1 (ko) * 2010-12-23 2012-08-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
KR20130021566A (ko) * 2011-08-23 2013-03-06 엘지디스플레이 주식회사 플렉서블 디스플레이장치 제조방법 및 플렉서블 디스플레이장치
KR20130028531A (ko) * 2011-09-09 2013-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130100941A (ko) * 2013-07-31 2013-09-12 삼성디스플레이 주식회사 플렉서블 기판 및 상기 플렉서블 기판을 포함하는 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079395A (ja) * 2003-09-01 2005-03-24 Seiko Epson Corp 積層体及びその製造方法、電気光学装置、電子機器
JP2005333042A (ja) * 2004-05-21 2005-12-02 Sony Corp 電気光学表示装置の製造方法及び電気光学表示装置
KR20100031090A (ko) * 2008-09-11 2010-03-19 어플라이드 머티어리얼스, 인코포레이티드 태양 전지 분야용 웨이퍼 및 박막을 위한 미세결정질 실리콘 합금
KR101174884B1 (ko) * 2010-12-23 2012-08-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
KR20130021566A (ko) * 2011-08-23 2013-03-06 엘지디스플레이 주식회사 플렉서블 디스플레이장치 제조방법 및 플렉서블 디스플레이장치
KR20130028531A (ko) * 2011-09-09 2013-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130100941A (ko) * 2013-07-31 2013-09-12 삼성디스플레이 주식회사 플렉서블 기판 및 상기 플렉서블 기판을 포함하는 표시 장치

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847507B2 (en) 2015-10-15 2017-12-19 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof
KR20170071974A (ko) * 2015-12-16 2017-06-26 엘지디스플레이 주식회사 플렉서블 표시장치
CN108886110B (zh) * 2016-01-04 2020-05-15 庆熙大学校产学协力团 柔性显示装置及其制造方法
CN108886110A (zh) * 2016-01-04 2018-11-23 庆熙大学校产学协力团 柔性显示装置及其制造方法
US10305051B2 (en) 2016-01-04 2019-05-28 University-Industry Cooperation Group Of Kyung Hee University Flexible display device and method of manufacturing the same
WO2017119609A1 (ko) * 2016-01-04 2017-07-13 경희대학교산학협력단 플렉서블 디스플레이 장치 및 그의 제조 방법
KR20170112251A (ko) * 2016-03-31 2017-10-12 동우 화인켐 주식회사 필름형 박막 트랜지스터 어레이와 그를 포함하는 플렉서블 액정 표시 장치 및 플렉서블 액정 표시 장치 제조방법
US10217963B2 (en) 2016-09-06 2019-02-26 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10770685B2 (en) 2016-09-06 2020-09-08 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR20180107410A (ko) * 2017-03-20 2018-10-02 삼성디스플레이 주식회사 표시 장치
US11437444B2 (en) 2017-03-20 2022-09-06 Samsung Display Co., Ltd. Display device
KR20180130797A (ko) * 2017-05-30 2018-12-10 동우 화인켐 주식회사 Oled 일체형 터치 센서 및 이를 포함하는 oled 화상 표시 장치
US11133364B2 (en) 2018-12-21 2021-09-28 Samsung Display Co., Ltd. Light emitting diode display device

Also Published As

Publication number Publication date
KR102139677B1 (ko) 2020-07-30

Similar Documents

Publication Publication Date Title
US10541288B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102139677B1 (ko) 플렉서블 유기전계 발광장치 및 그 제조방법
US9379170B2 (en) Organic light emitting diode display device and method of fabricating the same
KR102050434B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR102090703B1 (ko) 유기발광표시장치 및 그 제조방법
US9287531B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101994227B1 (ko) 유기전계 발광소자 및 그 제조방법
KR102652822B1 (ko) 전계 발광 표시 장치
KR102395917B1 (ko) 표시 장치 및 그 제조 방법
KR101967600B1 (ko) 플렉서블 유기전계발광소자 및 그 제조방법
KR102009802B1 (ko) 플렉서블 유기발광 표시장치 및 이의 제조방법
KR101294853B1 (ko) 유기전계발광표시장치
KR20140064154A (ko) 유기발광 표시패널 및 이의 제조방법
KR20140080235A (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR20140084603A (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR102077723B1 (ko) 유기발광표시장치 및 그 제조방법
KR101992903B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR20150074826A (ko) 플렉서블 유기전계발광소자 및 그 제조방법
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
KR102034050B1 (ko) 플렉서블 유기발광 표시장치
KR102455579B1 (ko) 유기전계 발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right