KR20150058910A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150058910A
KR20150058910A KR1020130142250A KR20130142250A KR20150058910A KR 20150058910 A KR20150058910 A KR 20150058910A KR 1020130142250 A KR1020130142250 A KR 1020130142250A KR 20130142250 A KR20130142250 A KR 20130142250A KR 20150058910 A KR20150058910 A KR 20150058910A
Authority
KR
South Korea
Prior art keywords
layer
roof
insulating layer
electrode
liquid crystal
Prior art date
Application number
KR1020130142250A
Other languages
English (en)
Inventor
김태균
이형섭
차태운
성우용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130142250A priority Critical patent/KR20150058910A/ko
Priority to US14/264,939 priority patent/US9477110B2/en
Publication of KR20150058910A publication Critical patent/KR20150058910A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 지붕층에 잔류하는 액정을 감소시키기 위해, 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 제1 절연층, 상기 박막 트랜지스터와 연결되며, 상기 제1 절연층 위에 위치하는 화소 전극, 상기 화소 전극과 미세 공간을 사이에 두고 이격되는 공통 전극, 상기 공통 전극 위에 위치하는 제2 절연층, 상기 제2 절연층 위에 위치하는 지붕층, 상기 지붕층 위에 위치하며, 복수의 돌출부를 포함하는 소수성층, 상기 공통 전극, 상기 제2 절연층 및 상기 지붕층에 위치하며, 상기 미세 공간의 일부는 노출하는 주입구, 상기 미세 공간을 채우는 액정층, 및 상기 주입구를 커버하고 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 구성하는 두 장의 표시판은 박막 트랜지스터 표시판과 대향 표시판으로 이루어질 수 있다. 박막 트랜지스터 표시판에는 게이트 신호를 전송하는 게이트선과 데이터 신호를 전송하는 데이터선이 서로 교차하여 형성되고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성될 수 있다. 대향 표시판에는 차광부재, 색필터, 공통 전극 등이 형성될 수 있다. 경우에 따라 차광 부재, 색필터, 공통 전극이 박막 트랜지스터 표시판에 형성될 수도 있다.
그러나, 종래의 액정 표시 장치에서는 두 장의 기판이 필수적으로 사용되고, 두 장의 기판 위에 각각의 구성 요소들을 형성함으로써, 표시 장치가 무겁고, 두꺼우며, 비용이 많이 들고, 공정 시간이 오래 걸리는 등의 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있는 표시 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 지붕층 위에 잔류하는 액정을 감소시켜 화소 불량을 제거하며, 이에 따라 신뢰성이 향상된 표시 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소 영역을 포함하는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터 위에 위치하는 제1 절연층, 상기 박막 트랜지스터와 연결되며, 상기 제1 절연층 위에 위치하는 화소 전극, 상기 화소 전극과 미세 공간을 사이에 두고 이격되는 공통 전극, 상기 공통 전극 위에 위치하는 제2 절연층, 상기 제2 절연층 위에 위치하는 지붕층, 상기 지붕층 위에 위치하며, 복수의 돌출부를 포함하는 소수성층, 상기 공통 전극, 상기 제2 절연층 및 상기 지붕층에 위치하며, 상기 미세 공간의 일부는 노출하는 주입구, 상기 미세 공간을 채우는 액정층, 및 상기 주입구를 커버하고 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함한다.
상기 복수의 돌출부에 의한 상기 소수성층의 표면은 소수성일 수 있다.
상기 복수의 돌출부와 상기 지붕층의 상부 표면 사이의 각도는 약 70도 이상일 수 있다.
상기 미세 공간은 친수성일 수 있다.
상기 복수의 돌출부는 일정한 나노 패턴을 이룰 수 있다.
상기 복수의 돌출부와 상기 덮개막은 동일한 재질일 수 있다.
상기 복수의 돌출부의 재질은 임프린트용 레진을 포함할 수 있다.
상기 제2 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 어느 하나를 포함할 수 있다.
상기 지붕층 위에 위치하는 제3 절연층을 더 포함할 수 있다.
상기 제3 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 제1 절연층을 형성하는 단계, 상기 제1 절연층 위에 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 공통 전극을 형성하는 단계, 상기 공통 전극 위에 제2 절연층을 형성하는 단계, 상기 제2 절연층 위에 유기 물질을 도포하여 지붕층을 형성하는 단계, 상기 지붕층 위에 복수의 돌출부를 포함하는 소수성층을 형성하는 단계, 상기 지붕층 및 상기 소수성층을 패터닝하고, 패터닝된 상기 지붕층 및 상기 소수성층을 기준으로 식각하여 상기 희생층을 노출시키는 단계, 상기 노출된 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계, 상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및 상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함한다.
상기 소수성층은 나노 임프린트 공정을 통해 형성될 수 있다.
상기 복수의 돌출부와 상기 지붕층의 상부 표면 사이의 각도는 약 70도 이상이 되도록 형성되며, 상기 복수의 돌출부는 소수성을 가질 수 있다.
상기 나노 임프린트 공정은, 나노 임프린트용 몰드를 사용하여 상기 지붕층 위에 레진을 도포하는 단계, 및 상기 도포된 레진을 경화하는 단계를 포함할 수 있다.
상기 경화는 열 경화 또는 UV 경화 중 어느 하나를 이용할 수 있다.
상기 복수의 돌출부는 일정한 나노 패턴을 형성할 수 있다.
상기 복수의 돌출부의 재질은 상기 덮개막의 재질과 동일할 수 있다.
상기 제2 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 적어도 어느 하나를 포함할 수 있다.
상기 지붕층 위에 위치하는 제3 절연층을 더 형성하는 단계를 포함할 수 있다.
상기 제3 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 적어도 어느 하나를 포함할 수 있다.
이상과 같은 본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그 제조 방법은 하나의 기판을 이용하여 표시 장치를 제조함으로써, 무게, 두께, 비용 및 공정 시간을 줄일 수 있다.
또한, 지붕층 위에 잔류하는 액정이 감소하여 화소 불량 또한 감소하고, 이에 따라 신뢰성이 향상된 표시 장치 및 이의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 화소의 평면도이다.
도 3은 도 1의 III-III선에 따라 자른 단면도이다.
도 4는 도 1의 IV-IV선에 따라 자른 단면도이다.
도 5 내지 도 9는 제조 공정에 따라 도 1의 III-III선을 자른 단면도이다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 소수성층의 돌출부에 대한 이미지이다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 개략적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
본 발명의 일 실시예에 의한 표시 장치는 유리 또는 플라스틱 등과 같은 재료로 만들어진 기판(110)을 포함한다.
기판(110)은 복수의 화소 영역(PX)을 포함한다. 복수의 화소 영역(PX)은 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 각 화소 영역(PX)은 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)를 포함할 수 있다. 제1 부화소 영역(PXa) 및 제2 부화소 영역(PXb)은 상하로 배치될 수 있다.
제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에는 화소 행 방향을 따라서 제1 골짜기(V1)가 위치하고 있고, 복수의 화소 열 사이에는 제2 골짜기(V2)가 위치하고 있다.
상기에서 설명한 본 발명의 일 실시예에 의한 표시 장치의 구조는 예시에 불과하며, 다양한 변형이 가능하다. 예를 들면, 화소 영역(PX), 제1 골짜기(V1), 및 제2 골짜기(V2)의 배치 형태의 변경이 가능하고, 서로 다른 화소 행에 위치하는 공통 전극(270)은 제1 골짜기(V1)와 제2 골짜기(V2)의 교차 지점을 벗어난 지점에서 더 연결될 수도 있다.
이어, 도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 한 화소에 대하여 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 한 화소를 나타낸 평면도이고, 도 3은 도 2의 III-III선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이며, 도 4는 도 2의 IV-IV선을 따라 나타낸 본 발명의 일 실시예에 의한 표시 장치의 일부를 나타낸 단면도이다.
도 1 내지 도 4를 참고하면, 기판(110) 위에 복수의 게이트선(121), 복수의 감압 게이트선(123) 및 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121) 및 감압 게이트선(123)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트 도전체는 게이트선(121)으로부터 위아래로 돌출한 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 더 포함하고, 감압 게이트선(123)으로부터 위로 돌출한 제3 게이트 전극(124c)을 더 포함한다. 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)은 서로 연결되어 하나의 돌출부를 이룬다. 이때, 제1, 제2, 및 제3 게이트 전극(124h, 124l, 124c)의 돌출 형태는 변경이 가능하다.
유지 전극선(131)도 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 위 아래로 돌출한 유지 전극(129), 게이트선(121)과 실질적으로 수직하게 아래로 뻗은 한 쌍의 세로부(134) 및 한 쌍의 세로부(134)의 끝을 서로 연결하는 가로부(127)를 포함한다. 가로부(127)는 아래로 확장된 용량 전극(137)을 포함한다.
게이트 도전체(121, 123, 124h, 124l, 124c, 131) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연막(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)가 형성되어 있다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치할 수 있고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치할 수 있으며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치할 수 있다. 제1 반도체(154h)와 제2 반도체(154l)는 서로 연결될 수 있고, 제2 반도체(154l)와 제3 반도체(154c)도 서로 연결될 수 있다. 또한, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성될 수도 있다. 제1 내지 제3 반도체(154h, 154l, 154c)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 각각 저항성 접촉 부재(ohmic contact)(도시하지 않음)가 더 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
제1 내지 제3 반도체(154h, 154l, 154c) 위에는 데이터선(data line)(171), 제1 소스 전극(173h), 제2 소스 전극(173l), 제3 소스 전극(173c), 제1 드레인 전극(175h), 제2 드레인 전극(175l), 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 감압 게이트선(123)과 교차한다. 각 데이터선(171)은 제1 게이트 전극(124h) 및 제2 게이트 전극(124l)을 향하여 뻗으며 서로 연결되어 있는 제1 소스 전극(173h) 및 제2 소스 전극(173l)을 포함한다.
제1 드레인 전극(175h), 제2 드레인 전극(175l) 및 제3 드레인 전극(175c)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)의 막대형 끝 부분은 제1 소스 전극(173h) 및 제2 소스 전극(173l)으로 일부 둘러싸여 있다. 제2 드레인 전극(175l)의 넓은 한 쪽 끝 부분은 다시 연장되어 U자 형태로 굽은 제3 소스 전극(173c)을 이룬다. 제3 드레인 전극(175c)의 넓은 끝 부분(177c)은 용량 전극(137)과 중첩하여 감압 축전기(Cstd)를 이루며, 막대형 끝 부분은 제3 소스 전극(173c)으로 일부 둘러싸여 있다.
제1 게이트 전극(124h), 제1 소스 전극(173h), 및 제1 드레인 전극(175h)은 제1 반도체(154h)와 함께 제1 박막 트랜지스터(Qh)를 형성하고, 제2 게이트 전극(124l), 제2 소스 전극(173l), 및 제2 드레인 전극(175l)은 제2 반도체(154l)와 함께 제2 박막 트랜지스터(Ql)를 형성하며, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 제3 반도체(154c)와 함께 제3 박막 트랜지스터(Qc)를 형성한다.
제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)는 서로 연결되어 선형으로 이루어질 수 있으며, 소스 전극(173h, 173l, 173c)과 드레인 전극(175h, 175l, 175c) 사이의 채널 영역을 제외하고는 데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 그 하부의 저항성 접촉 부재와 실질적으로 동일한 평면 모양을 가질 수 있다.
제1 반도체(154h)에는 제1 소스 전극(173h)과 제1 드레인 전극(175h) 사이에서 제1 소스 전극(173h) 및 제1 드레인 전극(175h)에 의해 가리지 않고 노출된 부분이 있고, 제2 반도체(154l)에는 제2 소스 전극(173l)과 제2 드레인 전극(175l) 사이에서 제2 소스 전극(173l) 및 제2 드레인 전극(175l)에 의해 가리지 않고 노출된 부분이 있으며, 제3 반도체(154c)에는 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이에서 제3 소스 전극(173c) 및 제3 드레인 전극(175c)에 의해 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 173h, 173l, 173c, 175h, 175l, 175c) 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
보호막(180) 위에는 각 화소 영역(PX) 내에 색필터(230)가 형성되어 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 등을 표시할 수도 있다. 도시된 바와 달리 색필터(230)는 이웃하는 데이터선(171) 사이를 따라서 열 방향으로 길게 뻗을 수도 있다.
이웃하는 색필터(230) 사이의 영역에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 영역(PX)의 경계부와 박막 트랜지스터 위에 형성되어 빛샘을 방지할 수 있다. 차광 부재(220)는 게이트선(121) 및 감압 게이트선(123)을 따라 뻗어 위아래로 확장되어 있으며 제1 박막 트랜지스터(Qh), 제2 박막 트랜지스터(Ql) 및 제3 박막 트랜지스터(Qc) 등이 위치하는 영역을 덮는 가로 차광 부재(220a)와 데이터선(171)을 따라 뻗어 있는 세로 차광 부재(220b)를 포함한다. 즉, 가로 차광 부재(220a)는 제1 골짜기(V1)에 형성되고, 세로 차광 부재(220b)는 제2 골짜기(V2)에 형성될 수 있다. 색필터(230)와 차광 부재(220)는 일부 영역에서 서로 중첩될 수도 있다.
색필터(230) 및 차광 부재(220) 위에는 제1 절연층(240)이 더 형성될 수 있다. 제1 절연층(240)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제1 절연층(240)은 유기 물질로 이루어진 색필터(230) 및 차광 부재(220)를 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제1 절연층(240), 차광 부재(220), 보호막(180)에는 제1 드레인 전극(175h)의 넓은 끝 부분과 제2 드레인 전극(175l)의 넓은 끝 부분을 각각 드러내는 복수의 제1 접촉 구멍(185h) 및 복수의 제2 접촉 구멍(185l)이 형성되어 있다.
제1 절연층(240) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다.
화소 전극(191)은 게이트선(121) 및 감압 게이트선(123)을 사이에 두고 서로 분리되어, 게이트선(121) 및 감압 게이트선(123)을 중심으로 화소 영역(PX)의 위와 아래에 배치되어 열 방향으로 이웃하는 제1 부화소 전극(191h)과 제2 부화소 전극(191l)을 포함한다. 즉, 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있으며, 제1 부화소 전극(191h)은 제1 부화소 영역(PXa)에 위치하고, 제2 부화소 전극(191l)은 제2 부화소 영역(PXb)에 위치한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 제1 접촉 구멍(185h) 및 제2 접촉 구멍(185l)을 통하여 각기 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)과 연결되어 있다. 따라서, 제1 박막 트랜지스터(Qh) 및 제2 박막 트랜지스터(Ql)가 온 상태일 때 제1 드레인 전극(175h) 및 제2 드레인 전극(175l)으로부터 데이터 전압을 인가 받는다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각의 전체적인 모양은 사각형이며 제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각은 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)로 이루어진 십자형 줄기부를 포함한다. 또한, 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 각각 복수의 미세 가지부(194h, 194l), 부화소 전극(191h, 191l)의 가장자리 변에서 아래 또는 위로 돌출된 돌출부(197h, 197l)를 포함한다.
화소 전극(191)은 가로 줄기부(193h, 193l)와 세로 줄기부(192h, 192l)에 의해 4개의 부영역으로 나뉘어진다. 미세 가지부(194h, 194l)는 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어 있으며 그 뻗는 방향은 게이트선(121) 또는 가로 줄기부(193h, 193l)와 대략 45도 또는 135도의 각을 이룰 수 있다. 또한 이웃하는 두 부영역의 미세 가지부(194h, 194l)가 뻗어 있는 방향은 서로 직교할 수 있다.
본 실시예에서 제1 부화소 전극(191h)은 외곽을 둘러싸는 외곽 줄기부를 더 포함하고, 제2 부화소 전극(191l)은 상단 및 하단에 위치하는 가로부 및 제1 부화소 전극(191h)의 좌우에 위치하는 좌우 세로부(198)를 더 포함한다. 좌우 세로부(198)는 데이터선(171)과 제1 부화소 전극(191h) 사이의 용량성 결합, 즉 커플링을 방지할 수 있다.
상기에서 설명한 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 본 발명은 이에 한정되지 아니하고 다양한 변형이 가능하다.
화소 전극(191) 위에는 화소 전극(191)으로부터 일정한 거리를 가지고 이격되도록 공통 전극(270)이 형성되어 있다. 화소 전극(191)과 공통 전극(270) 사이에는 미세 공간(microcavity, 305)이 형성되어 있다. 즉, 미세 공간(305)은 화소 전극(191) 및 공통 전극(270)에 의해 둘러싸여 있다. 미세 공간(305)의 폭과 넓이는 표시 장치의 해상도에 따라 다양하게 변경될 수 있다.
공통 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질로 이루어질 수 있다. 공통 전극(270)에는 일정한 전압이 인가될 수 있고, 화소 전극(191)과 공통 전극(270) 사이에 전계가 형성될 수 있다.
공통 전극(270)은 제2 골짜기(V2)에서 제1 절연층(240) 바로 위에 접촉되도록 형성되어, 공통 전극(270)이 미세 공간(305)의 좌측 면과 우측 면을 덮도록 형성될 수 있다. 즉, 공통 전극(270)은 복수의 화소 행을 따라 연결되어 있고, 제2 골짜기(V2)에 위치한 공통 전극(270)의 높이는 화소 영역(PX)에 위치한 공통 전극의 높이보다 낮다. 제2 골짜기(V2)에 위치한 공통 전극(270)의 아래에는 미세 공간(305)이 형성되어 있지 않기 때문이다.
공통 전극(270)은 제1 골짜기(V1)의 일부 영역에는 형성되지 않는다. 즉, 공통 전극(270)이 화소 영역(PX)의 상측 면과 하측 면의 적어도 일부를 덮지 않도록 형성되어, 미세 공간(305)의 일부가 외부로 노출되도록 한다. 미세 공간(305)이 노출되는 면을 액정 주입구(307)라 한다. 액정 주입구(307)는 제1 골짜기(V1)에 형성되고, 액정 주입구(307)를 통해 액정 물질이 미세 공간(305)의 내부로 주입된다.
상기에서 공통 전극(270)이 미세 공간(305)의 좌측 면과 우측 면을 덮고, 상측 면과 하측 면의 적어도 일부를 덮지 않는 것으로 설명하였으나 본 발명은 이에 한정되지 아니하고, 공통 전극(270)이 미세 공간(305)의 다른 측면을 덮도록 형성될 수도 있다. 예를 들면, 공통 전극(270)이 미세 공간(305)의 상측 면과 하측 면을 덮고, 좌측 면과 우측 면의 적어도 일부를 덮지 않도록 형성될 수도 있다. 이때, 액정 주입구(307)는 제2 골짜기(V2)에 형성될 수도 있다.
화소 전극(191)과 공통 전극(270) 사이에 위치한 미세 공간(305) 내에는 액정 분자(310)들로 이루어진 액정층이 형성되어 있다. 액정 분자(310)들은 음의 유전율 이방성을 가지며, 전계가 인가되지 않은 상태에서 기판(110)에 수직한 방향으로 서 있을 수 있다. 즉, 수직 배향이 이루어질 수 있다.
화소 전극(191) 위에는 제1 배향막(11)이 형성되어 있다. 제1 배향막(11)은 화소 전극(191)에 의해 덮여있지 않은 제1 절연층(240) 위에도 형성될 수 있다.
제1 배향막(11)과 마주보도록 공통 전극(270) 아래에는 제2 배향막(21)이 형성되어 있다.
제1 배향막(11)과 제2 배향막(21)은 수직 배향막으로 이루어질 수 있고, 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane), 폴리 이미드(Polyimide) 등의 물질로 이루어질 수 있다. 제1 및 제2 배향막(11, 21)은 화소 영역(PX)의 가장자리에서 서로 연결될 수 있다.
데이터 전압이 인가된 제1 부화소 전극(191h) 및 제2 부화소 전극(191l)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 미세 공간(305) 내에 위치한 액정 분자(310)의 방향을 결정한다. 이와 같이 결정된 액정 분자(310)의 방향에 따라 액정층을 통과하는 빛의 휘도가 달라진다.
공통 전극(270) 위에는 제2 절연층(350)이 더 형성될 수 있다. 제2 절연층(350)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있으며, 필요에 따라 생략될 수도 있다.
제2 절연층(350) 위에는 지붕층(360)이 형성되어 있다. 지붕층(360)은 유기 물질로 이루어질 수 있다. 지붕층(360)의 아래에는 미세 공간(305)이 형성되어 있고, 지붕층(360)에 의해 미세 공간(305)의 형상이 유지될 수 있다.
지붕층(360)은 공통 전극(270)과 마찬가지로 복수의 화소 행을 따라 연결되어 있고, 지붕층(360)에는 제1 골짜기(V1)를 따라 액정 주입구(307)가 형성되어 미세 공간(305)의 일부가 외부로 노출된다.
한편, 제조 공정에 의하면 지붕층(360)의 형성 후 미세 공간(305)에 액정을 주입하기 위해 액정 주입구(307)에 액정을 탄착 한다. 이때 탄착되는 액정은 지붕층(360)에 일부 잔류하며, 이러한 잔류 액정은 표시 장치 제작 이후 빛샘으로 발현되는 문제가 있다.
이러한 빛샘 현상을 감소시키기 위해, 지붕층의 상부 표면만 소수 처리하여 잔류하는 액정을 에어 블로잉(air blowing) 법을 통해 제거해왔다. 그러나 에어 블로잉 법을 사용하기 위해서는 지붕층의 상부 표면만 소수 처리해야 한다. 액정 주입구(307) 등이 소수 처리되는 경우 액정이 안정적으로 주입되는 것이 어렵기 때문이다. 그러나 지붕층 표면의 소수 처리를 위한 화학적 표면 처리 방법은 배향막 불량을 야기하거나 액정 주입구의 소수 처리를 야기하여 표시 장치의 불량을 초래한다.
이에 따라 본 발명의 일 실시예에 따른 지붕층(360) 위에 위치하며 복수의 돌출부(384)를 포함하는 소수성층(380)을 통해 구조적인 소수성을 제공하고자 한다.
소수성층(380)의 복수의 돌출부(384)는 나노 임프린트 공정을 통해 형성되어 하나의 돌출부가 수백 나노 미터에서 수 마이크로 미터에 이르는 크기로 형성된다. 또한, 복수의 돌출부는 도 3 및 도 4에 도시된 바와 같이 하나의 돌출부가 연속되도록 형성될 수 있다. 이때 복수의 돌출부(384)는 크기 및 이격된 거리 등이 일정한 나노 패턴을 형성할 수 있다.
돌출부(384)는 지붕층(360) 의 상부 표면에 대해 일정한 높이를 가지면서, 소정의 각도를 형성한다. 이때 돌출부(384)의 일면과 지붕층(360)의 상부 표면이 형성하는 각도는 약 70도 이상일 수 있으며, 약 100도 이상의 각도를 형성하는 것도 가능하다. 지붕층(360)의 상부 표면에 액정이 탄착됨에 있어서, 접촉 각도가 70도 이상인 경우, 잔류하는 액정의 제거가 용이함에 비추어, 본 발명의 일 실시예에 따른 돌출부(384)는 액정의 잔류를 감소시키는 구조를 제공한다.
화학적 표면 처리를 하는 경우와는 달리, 잔류하는 액정이 위치하는 소수성층(380)의 상부 표면만 구조적으로 소수성을 가지게 되는바, 미세 공간 내지 액정 주입구는 안정적으로 친수성을 유지할 수 있다.
복수의 돌출부(384)는 나노 임프린트 공정을 통해 형성될 수 있으나, 이에 제한되지 않고 구조적으로 소수성을 가지는 돌출부(384)를 형성하기 위한 어떠한 방법도 사용될 수 있다.
복수의 돌출부(384)가 임프린트 공정을 통해 형성되는 경우, 소수성층(380)은 임프린트용 레진을 포함할 수 있으며, 일례로써 메타크릴산 메탈 수지(PMMA : Polymethly Methacrylate), 아크릴계 수지, 아크릴레이트계 수지 등이 있다. 이에 제한되지 않고 후술할 덮개막(390)과 동일한 재질로도 구성될 수 있음은 물론이다. 덮개막(390)과 동일한 재질로 구성되는 경우, 소수성층(380)과 덮개막(390) 사이의 접착력이 유지되기 용이하기 때문이다.
다음, 소수성층(380) 위에는 제3 절연층(370)이 더 형성될 수 있다. 제3 절연층(370)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 제3 절연층(370)은 지붕층(360)의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 필요에 따라 생략될 수도 있다.
제3 절연층(370) 위에는 덮개막(390)이 형성될 수 있다. 덮개막(390)은 미세 공간(305)의 일부를 외부로 노출시키는 액정 주입구(307)를 덮도록 형성된다. 즉, 덮개막(390)은 미세 공간(305)의 내부에 형성되어 있는 액정 분자(310)가 외부로 나오지 않도록 미세 공간(305)을 밀봉할 수 있다. 덮개막(390)은 액정 분자(310)과 접촉하게 되므로, 액정 분자(310)과 반응하지 않는 물질로 이루어지는 것이 바람직하다. 예를 들면, 덮개막(390)은 페릴렌(Parylene) 등으로 이루어질 수 있다.
덮개막(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 덮개막(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시는 생략하였으나, 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 제1 편광판 및 제2 편광판으로 이루어질 수 있다. 제1 편광판은 기판(110)의 하부 면에 부착되고, 제2 편광판은 덮개막(390) 위에 부착될 수 있다.
다음으로, 도 5 내지 도 9를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다. 아울러, 도 2 내지 도 4를 함께 참조하여 설명한다.
도 5 내지 도 9는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
먼저, 도 5에 도시된 바와 같이, 유리 또는 플라스틱 등으로 이루어진 기판(110) 위에 일방향으로 뻗어있는 게이트선(121)과 감압 게이트선(123)을 형성하고, 게이트선(121)으로부터 돌출되는 제1 게이트 전극(124h), 제2 게이트 전극(124l), 및 제3 게이트 전극(124c)을 형성한다.
또한, 게이트선(121), 감압 게이트선(123), 및 제1 내지 제3 게이트 전극(124h, 124l, 124c)와 이격되도록 유지 전극선(131)을 함께 형성할 수 있다.
이어, 게이트선(121), 감압 게이트선(123), 제1 내지 제3 게이트 전극(124h, 124l, 124c), 및 유지 전극선(131)을 포함한 기판(110) 위의 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질을 이용하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 단일막 또는 다중막으로 형성할 수 있다.
이어, 게이트 절연막(140) 위에 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등과 같은 반도체 물질을 증착한 후 이를 패터닝하여 제1 반도체(154h), 제2 반도체(154l), 및 제3 반도체(154c)를 형성한다. 제1 반도체(154h)는 제1 게이트 전극(124h) 위에 위치하도록 형성하고, 제2 반도체(154l)는 제2 게이트 전극(124l) 위에 위치하도록 형성하며, 제3 반도체(154c)는 제3 게이트 전극(124c) 위에 위치하도록 형성할 수 있다.
이어, 금속 물질을 증착한 후 이를 패터닝하여 타방향으로 뻗어있는 데이터선(171)을 형성한다. 금속 물질은 단일막 또는 다중막으로 이루어질 수 있다.
또한, 데이터선(171)으로부터 제1 게이트 전극(124h) 위로 돌출되는 제1 소스 전극(173h) 및 제1 소스 전극(173h)과 이격되는 제1 드레인 전극(175h)을 함께 형성한다. 또한, 제1 소스 전극(173h)과 연결되어 있는 제2 소스 전극(173l) 및 제2 소스 전극(173l)과 이격되는 제2 드레인 전극(175l)을 함께 형성한다. 또한, 제2 드레인 전극(175l)으로부터 연장되어 있는 제3 소스 전극(173c) 및 제3 소스 전극(173c)과 이격되는 제3 드레인 전극(175c)을 함께 형성한다.
반도체 물질과 금속 물질을 연속으로 증착한 후 이를 동시에 패터닝하여 제1 내지 제3 반도체(154h, 154l, 154c), 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 및 제1 내지 제3 드레인 전극(175h, 175l, 175c)을 형성할 수도 있다. 이때, 제1 반도체(154h)는 데이터선(171)의 아래까지 연장되어 형성된다.
제1/제2/제3 게이트 전극(124h/124l/124c), 제1/제2/제3 소스 전극(173h/173l/173c), 및 제1/제2/제3 드레인 전극(175h/175l/175c)은 제1/제2/제3 반도체(154h/154l/154c)와 함께 각각 제1/제2/제3 박막 트랜지스터(thin film transistor, TFT)(Qh/Ql/Qc)를 구성한다.
이어, 데이터선(171), 제1 내지 제3 소스 전극(173h, 173l, 173c), 제1 내지 제3 드레인 전극(175h, 175l, 175c), 및 각 소스 전극(173h/173l/173c)과 각 드레인 전극(175h/175l/175c) 사이로 노출되어 있는 반도체(154h, 154l, 154c) 위에 보호막(180)을 형성한다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX) 내에 색필터(230)를 형성한다. 복수의 화소 영역(PX)의 열 방향을 따라 동일한 색의 색필터(230)를 형성할 수 있다. 세 가지 색의 색필터(230)를 형성하는 경우 제1 색의 색필터(230)를 먼저 형성한 후 마스크를 쉬프트 시켜 제2 색의 색필터(230)를 형성할 수 있다. 이어, 제2 색의 색필터(230)를 형성한 후 마스크를 쉬프트시켜 제3 색의 색필터를 형성할 수 있다.
이어, 보호막(180) 위의 각 화소 영역(PX)의 경계부 및 박막 트랜지스터 위에 차광 부재(220)를 형성한다.
상기에서 색필터(230)를 형성한 후 차광 부재(220)를 형성하는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고 차광 부재(220)를 먼저 형성한 후 색필터(230)를 형성할 수도 있다.
이어, 색필터(230) 및 차광 부재(220) 위에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질로 제1 절연층(240)을 형성한다.
이어, 보호막(180), 차광 부재(220), 및 제1 절연층(240)을 식각하여 제1 드레인 전극(175h)의 일부가 노출되도록 제1 접촉 구멍(185h)을 형성하고, 제2 드레인 전극(175l)의 일부가 노출되도록 제2 접촉 구멍(185l)을 형성한다.
이어, 제1 절연층(240) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착한 후 패터닝하여 제1 부화소 영역(PXa) 내에 제1 부화소 전극(191h)을 형성하고, 제2 부화소 영역(PXb) 내에 제2 부화소 전극(191l)을 형성한다. 제1 부화소 전극(191h)과 제2 부화소 전극(191l)은 제1 골짜기(V1)를 사이에 두고 분리되어 있다. 제1 부화소 전극(191h)은 제1 접촉 구멍(185h)을 통해 제1 드레인 전극(175h)과 연결되도록 형성하고, 제2 부화소 전극(191l)은 제2 접촉 구멍(185l)을 통해 제2 드레인 전극(175l)과 연결되도록 형성한다.
제1 부화소 전극(191h) 및 제2 부화소 전극(191l) 각각에 가로 줄기부(193h, 193l), 가로 줄기부(193h, 193l)와 교차하는 세로 줄기부(192h, 192l)를 형성한다. 또한, 가로 줄기부(193h, 193l) 및 세로 줄기부(192h, 192l)로부터 비스듬하게 뻗어있는 복수의 미세 가지부(194h, 194l)를 형성한다.
도 6에 도시된 바와 같이, 화소 전극(191) 위에 감광성 유기 물질을 도포하고, 포토 공정을 통해 희생층(300)을 형성한다.
희생층(300)은 복수의 화소 열을 따라 연결되도록 형성된다. 즉, 희생층(300)은 각 화소 영역(PX)을 덮도록 형성되고, 제1 부화소 영역(PXa)과 제2 부화소 영역(PXb) 사이에 위치한 제1 골짜기(V1)를 덮도록 형성된다.
다음, 희생층(300) 위에 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide) 등과 같은 투명한 금속 물질을 증착하여 공통 전극(270)을 형성한다.
이어, 공통 전극(270) 위에 실리콘 산화물 또는 실리콘 질화물과 같은 무기 절연 물질로 제2 절연층(350)을 형성할 수 있다. 이어, 제2 절연층(350) 위에 유기 물질로 지붕층(360)을 형성한다.
다음, 도 7에 도시된 바와 같이 지붕층(360)의 상부 표면에 복수의 돌출부(384)를 포함하는 소수성층(380)을 형성한다.
종래 제조 공정에 의하면 지붕층(360)의 형성 후 액정 주입구(307)에 액정을 탄착함에 있어서, 탄착된 액정의 일부는 지붕층(360)에 잔류하며, 이러한 잔류 액정이 빛샘으로 발현되는 문제가 있었다.
이에 따라 본 발명의 일 실시예에 따른 지붕층(360)은 표면에 복수의 돌출부(384)를 포함하는 소수성층(380)을 형성하는 단계를 포함하여, 구조적으로 표면의 소수성을 제공하도록 한다.
복수의 돌출부(384)는 나노 임프린트 공정을 통해 형성될 수 있으며, 하나의 돌출부가 수백 나노 미터에서 수 마이크로 미터에 이르는 크기로 형성된다. 본 명세서는 나노 임프린트 공정만을 설명하였으나, 이에 제한되지 않고 도시된 돌출부를 형성하기 위한 어떠한 방법도 사용될 수 있다.
구체적으로 나노 임프린트 공정을 사용하는 경우, 임프린트용 몰드에 레진을 도포하고, 이를 지붕층(360)의 상부 표면에 인쇄한다. 인쇄된 레진은 열 경화 또는 UV 경화 등을 통해 경화되어 도 7과 같은 단면을 가진다.
즉, 복수의 돌출부는 도 7에 도시된 바와 같이 하나의 돌출부가 연속되도록 형성될 수 있으며, 이때 복수의 돌출부(384)는 크기 및 이격된 거리 등이 일정한 나노 패턴을 형성할 수 있다.
또한, 형성된 복수의 돌출부(384)는 지붕층(360)의 상부 표면에 대해 일정한 높이를 가지면서, 소정의 각도를 형성한다. 이때 돌출부(384)의 일면과 지붕층(360)의 상부 표면이 형성하는 각도는 약 70도 이상일 수 있으며, 약 100도 이상의 각도를 형성하는 것도 가능하다. 지붕층(360)의 상부 표면에 액정이 탄착됨에 있어서, 접촉 각도가 70도 이상인 경우, 잔류하는 액정의 제거가 용이함에 비추어, 본 발명의 일 실시예에 따른 돌출부(384)는 액정의 잔류를 감소시키는 구조를 제공한다.
이와 같은 공정에 따르면 화학적 표면 처리를 하는 경우와는 달리, 잔류하는 액정이 위치하는 지붕층(360)의 상부 표면만 구조적으로 소수성을 가지게 되는바, 미세 공간 내지 액정 주입구는 안정적으로 친수성을 유지할 수 있다.
복수의 돌출부(384)가 임프린트 공정을 통해 형성되는 경우, 소수성층(380)은 임프린트용 레진을 포함할 수 있으며, 일례로써 메타크릴산 메탈 수지(PMMA : Polymethly Methacrylate), 아크릴계 수지, 아크릴레이트계 수지 등이 있다. 이에 제한되지 않고 후술할 덮개막(390)과 동일한 재질로도 구성될 수 있음은 물론이다. 덮개막(390)과 동일한 재질로 구성되는 경우, 소수성층(380)과 덮개막(390) 사이의 접착력이 유지되기에 용이하기 때문이다.
다음, 도 8과 같이 복수의 돌출부(384)를 포함하는 소수성층(380) 및 지붕층(360)을 패터닝한다.
다음, 도 9를 참조하면, 패터닝된 지붕층(360) 및 소수성층(380)을 기준으로 제2 절연층(350) 및 공통 전극(270)을 패터닝함에 따라 공통 전극(270)이 제거된 부분의 아래에 위치한 희생층(300)이 노출된다.
희생층(300)이 노출된 기판(110) 위에 현상액을 공급하여 희생층(300)을 전면 제거하거나, 애싱(ashing) 공정을 이용하여 희생층(300)을 전면 제거한다.
희생층(300)이 제거되면, 희생층(300)이 위치하였던 자리에 미세 공간(305)이 생긴다.
화소 전극(191)과 공통 전극(270)은 미세 공간(305)을 사이에 두고 서로 이격되고, 화소 전극(191)과 지붕층(360)은 미세 공간(305)을 사이에 두고 서로 이격된다. 공통 전극(270)과 지붕층(360)은 미세 공간(305)의 상부면과 양측면을 덮도록 형성된다.
지붕층(360) 및 공통 전극(270)이 제거된 부분을 통해 미세 공간(305)은 외부로 노출되어 있으며, 이를 액정 주입구(307)라 한다. 액정 주입구(307)는 제1 골짜기(V1)에 형성되어 있다. 이와 달리 액정 주입구(307)가 제2 골짜기(V2)에 형성되도록 할 수도 있다.
이어, 기판(110)에 열을 가하여 지붕층(360)을 경화시킨다. 지붕층(360)에 의해 미세 공간(305)의 형상이 유지되도록 하기 위함이다.
이어, 스핀 코팅 방식 또는 잉크젯 방식으로 배향 물질이 포함되어 있는 배향액을 기판(110) 위에 떨어뜨리면, 배향액이 액정 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 배향액을 미세 공간(305)의 내부로 주입한 후 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305) 내부의 벽면에 남게 된다.
따라서, 화소 전극(191) 위에 제1 배향막(11)을 형성하고, 공통 전극(270) 아래에 제2 배향막(21)을 형성할 수 있다. 제1 배향막(11)과 제2 배향막(21)은 미세 공간(305)을 사이에 두고 마주보도록 형성되고, 화소 영역(PX)의 가장자리에서는 서로 연결되도록 형성된다.
이때, 제1 및 제2 배향막(11, 21)은 미세 공간(305)의 측면을 제외하고는 제1 기판(110)에 대해 수직한 방향으로 배향이 이루어질 수 있다. 추가로 제1 및 제2 배향막(11, 21)에 UV를 조사하는 공정을 진행함으로써, 기판(110)에 대해 수평한 방향으로 배향이 이루어지도록 할 수도 있다.
이어, 잉크젯 방식 또는 디스펜싱 방식으로 액정 분자(310)들로 이루어진 액정 물질을 기판(110) 위에 떨어뜨리면, 액정 물질이 액정 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 이때, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리고, 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리지 않을 수 있다. 이와 반대로, 액정 물질을 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 떨어뜨리고, 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에는 떨어뜨리지 않을 수 있다.
홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 액정 물질을 떨어뜨리면 모세관력(capillary force)에 의해 액정 물질이 액정 주입구(307)를 통과하여 미세 공간(305) 내부로 들어가게 된다. 이때, 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)를 통해 미세 공간(305) 내부의 공기가 빠져나감으로써, 액정 물질이 미세 공간(305) 내부로 잘 들어가게 된다.
또한, 액정 물질을 모든 액정 주입구(307)에 떨어뜨릴 수도 있다. 즉, 액정 물질을 홀수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)과 짝수 번째 제1 골짜기(V1)를 따라 형성된 액정 주입구(307)에 떨어뜨릴 수 있다.
다음, 도 3에 도시된 바와 같이, 제3 절연층(370)을 증착하고, 제3 절연층(370) 위에 액정 분자(310)와 반응하지 않는 물질을 증착하여 덮개막(390)을 형성한다. 덮개막(390)은 미세 공간(305)이 외부로 노출되어 있는 액정 주입구(307)를 덮도록 형성되어 미세 공간(305)을 밀봉한다.
이어, 도시는 생략하였으나, 표시 장치의 상하부 면에 편광판을 더 부착할 수 있다. 편광판은 제1 편광판과 제2 편광판으로 이루어질 수 있다. 기판(110)의 하부 면에 제1 편광판을 부착하고, 덮개막(390) 위에 제2 편광판을 부착할 수 있다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 복수의 돌출부의 이미지이다. 도 10 내지 도 12에서 나타난 바와 같이 나노 임프린트 공정에 의하면 수백 나노 미터에서 수 마이크로 미터에 이르는 크기의 돌출부를 형성하는 것이 가능하며, 이때 표면과 이루는 70도 이상이다. 따라서, 해당 구조물 위에 액정이 잔류하는 것을 방지할 수 있다.
정리하면, 구조적으로 소수성을 가지는 돌출부를 포함하는 지붕층은 탄착되는 액정이 잔류하는 것을 방지하여 빛샘 현상 등을 방지한다. 또한, 종래 화학 표면 처리를 통해 소수성을 가지는 경우에서 문제가 되었던 액정이나 다른 구성에 대한 악영향을 제거할 수 있다. 이 뿐만 아니라 지붕층 표면의 화학적 소수 처리 후 다시 친수 처리하는 공정이 불필요하게 되어 복잡한 공정을 개선할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 제1 배향막 21: 제2 배향막
110: 기판 121: 게이트선
123: 감압 게이트선 124h: 제1 게이트 전극
124l: 제2 게이트 전극 124c: 제3 게이트 전극
131: 유지 전극선 140: 게이트 절연막
154h: 제1 반도체 154l: 제2 반도체
154c: 제3 반도체 171: 데이터선
173h: 제1 소스 전극 173l: 제2 소스 전극
173c: 제3 소스 전극 175a: 제1 드레인 전극
175l: 제2 드레인 전극 175c: 제3 드레인 전극
180: 보호막 191: 화소 전극
191h: 제1 부화소 전극 191l: 제2 부화소 전극
220: 차광 부재 230: 색필터
240: 제1 절연층 270: 공통 전극
270a: 공통 전극 다리부 300: 희생층
305: 미세 공간 307: 액정
310: 액정 분자 350: 제2 절연층
360: 지붕층 370: 제3 절연층
390: 덮개막

Claims (20)

  1. 복수의 화소 영역을 포함하는 기판,
    상기 기판 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 위치하는 제1 절연층,
    상기 박막 트랜지스터와 연결되며, 상기 제1 절연층 위에 위치하는 화소 전극,
    상기 화소 전극과 미세 공간을 사이에 두고 이격되는 공통 전극,
    상기 공통 전극 위에 위치하는 제2 절연층,
    상기 제2 절연층 위에 위치하는 지붕층,
    상기 지붕층 위에 위치하며, 복수의 돌출부를 포함하는 소수성층,
    상기 공통 전극, 상기 제2 절연층 및 상기 지붕층에 위치하며, 상기 미세 공간의 일부는 노출하는 주입구,
    상기 미세 공간을 채우는 액정층, 및
    상기 주입구를 커버하고 상기 지붕층 위에 형성되어 상기 미세 공간을 밀봉하는 덮개막을 포함하는 표시 장치.
  2. 제1항에서,
    상기 복수의 돌출부에 의한 상기 소수성층의 표면은 소수성인 표시 장치.
  3. 제1항에서,
    상기 복수의 돌출부와 상기 지붕층의 상부 표면 사이의 각도는 약 70도 이상인 표시 장치.
  4. 제2항에서,
    상기 미세 공간은 친수성인 표시 장치.
  5. 제1항에서,
    상기 복수의 돌출부는 일정한 나노 패턴을 이루는 표시 장치.
  6. 제1항에서,
    상기 복수의 돌출부와 상기 덮개막은 동일한 재질인 표시 장치.
  7. 제1항에서,
    상기 복수의 돌출부의 재질은 임프린트용 레진을 포함하는 표시 장치.
  8. 제1항에서,
    상기 제2 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 어느 하나를 포함하는 표시 장치.
  9. 제1항에서,
    상기 지붕층 위에 위치하는 제3 절연층을 더 포함하는 표시 장치.
  10. 제9항에서,
    상기 제3 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 어느 하나를 포함하는 표시 장치.
  11. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 제1 절연층을 형성하는 단계,
    상기 제1 절연층 위에 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 공통 전극을 형성하는 단계,
    상기 공통 전극 위에 제2 절연층을 형성하는 단계,
    상기 제2 절연층 위에 유기 물질을 도포하여 지붕층을 형성하는 단계,
    상기 지붕층 위에 복수의 돌출부를 포함하는 소수성층을 형성하는 단계,
    상기 지붕층 및 상기 소수성층을 패터닝하고, 패터닝된 상기 지붕층 및 상기 소수성층을 기준으로 식각하여 상기 희생층을 노출시키는 단계,
    상기 노출된 희생층을 제거하여 상기 화소 전극과 상기 공통 전극 사이에 미세 공간을 형성하는 단계,
    상기 미세 공간으로 액정 물질을 주입하여 액정층을 형성하는 단계, 및
    상기 지붕층 위에 덮개막을 형성하여 상기 미세 공간을 밀봉하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 소수성층은 나노 임프린트 공정을 통해 형성되는 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 복수의 돌출부와 상기 지붕층의 상부 표면 사이의 각도는 약 70도 이상이 되도록 형성되며, 상기 복수의 돌출부는 소수성을 가지는 표시 장치의 제조 방법.
  14. 제12항에서,
    상기 나노 임프린트 공정은,
    나노 임프린트용 몰드를 사용하여 상기 지붕층 위에 레진을 도포하는 단계, 및
    상기 도포된 레진을 경화하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 경화는 열 경화 또는 UV 경화 중 어느 하나를 이용하는 표시 장치의 제조 방법.
  16. 제11항에서,
    상기 복수의 돌출부는 일정한 나노 패턴을 형성하는 표시 장치의 제조 방법.
  17. 제14항에서,
    상기 복수의 돌출부의 재질은 상기 덮개막의 재질과 동일한 표시 장치의 제조 방법.
  18. 제11항에서,
    상기 제2 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 적어도 어느 하나를 포함하는 표시 장치의 제조 방법.
  19. 제11항에서,
    상기 지붕층 위에 위치하는 제3 절연층을 더 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 제3 절연층은 실리콘 질화물, 실리콘 산화물, 및 실리콘 질화산화물 중 적어도 어느 하나를 포함하는 표시 장치의 제조 방법.
KR1020130142250A 2013-11-21 2013-11-21 표시 장치 및 이의 제조 방법 KR20150058910A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130142250A KR20150058910A (ko) 2013-11-21 2013-11-21 표시 장치 및 이의 제조 방법
US14/264,939 US9477110B2 (en) 2013-11-21 2014-04-29 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130142250A KR20150058910A (ko) 2013-11-21 2013-11-21 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150058910A true KR20150058910A (ko) 2015-05-29

Family

ID=53172966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130142250A KR20150058910A (ko) 2013-11-21 2013-11-21 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9477110B2 (ko)
KR (1) KR20150058910A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114389558B (zh) * 2022-01-13 2023-03-10 苏州科阳半导体有限公司 一种晶圆级fbar产品的封装结构及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141072A (en) 1997-04-04 2000-10-31 Georgia Tech Research Corporation System and method for efficient manufacturing of liquid crystal displays
KR100426680B1 (ko) 2002-02-26 2004-04-13 엘지.필립스 엘시디 주식회사 잉크젯 프린팅 방식 유기전계발광 소자 및 그의 제조방법
KR100437533B1 (ko) 2002-05-29 2004-06-30 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
TW567355B (en) 2003-04-21 2003-12-21 Prime View Int Co Ltd An interference display cell and fabrication method thereof
TWI509673B (zh) * 2007-09-05 2015-11-21 尼康股份有限公司 A manufacturing method of a display element, a manufacturing apparatus for a display element, and a display device
JP5210901B2 (ja) 2008-02-06 2013-06-12 株式会社半導体エネルギー研究所 液晶表示装置
US8294850B2 (en) 2009-03-31 2012-10-23 Apple Inc. LCD panel having improved response
KR101074077B1 (ko) 2009-08-14 2011-10-17 한국기계연구원 표시 장치용 차광층 및 이의 형성 방법
KR20110042900A (ko) 2009-10-20 2011-04-27 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
WO2012060243A1 (ja) * 2010-11-02 2012-05-10 シャープ株式会社 カラーフィルタ基板、及び、その製造方法
KR20130026272A (ko) 2011-09-05 2013-03-13 엘지디스플레이 주식회사 전기 영동 표시 장치 및 이의 제조 방법
KR20130057261A (ko) 2011-11-23 2013-05-31 한국전자통신연구원 나노 와이어 그리드 편광자의 제조 방법
KR101697703B1 (ko) * 2012-01-18 2017-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20140065271A (ko) * 2012-11-21 2014-05-29 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140074710A (ko) * 2012-12-10 2014-06-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US9477110B2 (en) 2016-10-25
US20150138469A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
KR20150000610A (ko) 표시 장치 및 그 제조 방법
KR102057970B1 (ko) 표시 장치 및 그 제조 방법
KR20150015767A (ko) 표시 장치 및 그 제조 방법
KR20140094880A (ko) 표시 장치 및 그 제조 방법
KR20140141364A (ko) 표시 장치 및 그 제조 방법
US20140354922A1 (en) Display device and manufacturing method thereof
KR101644902B1 (ko) 표시 장치 및 그 제조 방법
KR20140122884A (ko) 표시 장치 및 그 제조 방법
KR20150089264A (ko) 표시 장치 및 그 제조 방법
KR20150007175A (ko) 표시 장치 및 그 제조 방법
KR20140120713A (ko) 표시 장치 및 그 제조 방법
KR20150095024A (ko) 표시 장치
KR20140110563A (ko) 표시 장치 및 그 제조 방법
KR101682079B1 (ko) 표시 장치 및 그 제조 방법
KR20140111107A (ko) 표시 장치 및 그 제조 방법
KR20150090637A (ko) 액정 표시 장치 및 이의 제조 방법
KR20150000215A (ko) 표시 장치 및 그 제조 방법
KR20160068112A (ko) 표시 장치 및 그 제조 방법
KR20150115123A (ko) 표시 장치 및 그 제조 방법
KR20150121389A (ko) 표시 장치 및 그 제조 방법
KR20150085732A (ko) 표시 장치 및 그 제조 방법
KR20160092107A (ko) 표시 장치 및 그 제조 방법
KR20150136685A (ko) 표시 장치 및 그 제조 방법
KR20150058910A (ko) 표시 장치 및 이의 제조 방법
KR20150069879A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid