KR20150056704A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20150056704A
KR20150056704A KR1020130139021A KR20130139021A KR20150056704A KR 20150056704 A KR20150056704 A KR 20150056704A KR 1020130139021 A KR1020130139021 A KR 1020130139021A KR 20130139021 A KR20130139021 A KR 20130139021A KR 20150056704 A KR20150056704 A KR 20150056704A
Authority
KR
South Korea
Prior art keywords
write operation
page
wrt
memory area
partial
Prior art date
Application number
KR1020130139021A
Other languages
English (en)
Inventor
신주용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130139021A priority Critical patent/KR20150056704A/ko
Priority to US14/144,050 priority patent/US9218858B2/en
Publication of KR20150056704A publication Critical patent/KR20150056704A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명에 따른 데이터 저장 장치의 동작 방법은 제1 라이트 동작을 제1 메모리 영역에 대해 수행하는 단계 및 상기 제1 라이트 동작에 대한 위치 정보를 저장하기 위한 제2 라이트 동작을 제2 메모리 영역에 대해 수행하는 단계를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 동작을 신속하게 개시하기 위한 동작 방법에 관한 것이다.
불휘발성 메모리 장치는 전원이 꺼진 상태에서도 저장된 데이터가 유지될 수 있다. 불휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FRAM(ferroelectrics Random Access Memory), PRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 RRAM(Resistive Random Access Memory)을 포함할 수 있다.
불휘발성 메모리 장치를 포함하는 데이터 저장 장치는 점점 더 고속 동작이 가능하도록 개발되는 추세에 있다. 데이터 저장 장치의 전원이 공급 중단된 후 다시 공급될 때, 데이터 저장 장치가 동작을 신속하게 개시하기 위한 데이터 저장 장치의 동작 방법들이 요구된다.
본 발명의 실시 예는 전원 공급이 중단된 후 다시 공급될 때 신속하게 동작을 개시할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 제1 라이트 동작을 제1 메모리 영역에 대해 수행하는 단계 및 제1 라이트 동작에 대한 위치 정보를 저장하기 위한 제2 라이트 동작을 제2 메모리 영역에 대해 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 제1 메모리 영역, 제2 메모리 영역 및 상기 제1 메모리 영역에 대해 수행되는 제1 라이트 동작에 대한 위치 정보를 저장하기 위해, 상기 제2 메모리 영역에 대해 제2 라이트 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 전원 공급이 중단된 후 다시 공급될 때 신속하게 동작을 개시할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 도시한 블록도,
도2는 노멀 영역에 대해 제1 라이트 동작이 수행되는 경우를 예시적으로 도시한 도면,
도3은 앵커 영역의 구성을 예시적으로 도시한 도면,
도4는 제2 라이트 동작이 수행되는 방법을 설명하기 위한 도면,
도5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도,
도6은 본 발명의 실시 예에 따른 데이터 저장 장치의 다른 동작 방법을 설명하기 위한 순서도,
도7은 본 발명의 실시 예에 따른 데이터 저장 장치의 또 다른 동작 방법을 설명하기 위한 순서도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 도시한 블록도이다.
데이터 저장 장치(10)는 호스트 장치(미도시)의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(10)는 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(10)는 PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 다양한 멀티 미디어(multi media) 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD), UFS(niversal flash storage) 또는 솔리드 스테이트 드라이브(solid state drive) 등으로 구성될 수 있다.
데이터 저장 장치(10)는 컨트롤러(100) 및 불휘발성 메모리 장치(200)를 포함할 수 있다.
컨트롤러(100)는 데이터 저장 장치(10)의 제반 동작을 제어하도록 구성될 수 있다. 예를 들어, 컨트롤러(100)는 불휘발성 메모리 장치(200)에 대한 라이트동작, 리드 동작을 제어하도록 구성될 수 있다. 특히, 컨트롤러(100)는 노멀(Normal) 영역(210)에 대해 제1 라이트 동작(wrt_1)을 수행하도록 구성될 수 있다. 컨트롤러(100)는 제1 라이트 동작(wrt_1)에 대한 위치 정보를 저장하기 위해, 앵커(Anchor) 영역(220)에 대해 제2 라이트 동작(wrt_2)을 수행하도록 구성될 수 있다. 컨트롤러는 제1 라이트 동작(wrt_1)을 수행한 이후에, 수행하기 이전에, 또는 수행하는 동시에 제2 라이트 동작(wrt_2)을 수행하도록 구성될 수 있다. 각각의 경우마다, 위치 정보는 제1 라이트 동작(wrt_1)이 수행된, 수행될 또는 수행 중인 노멀 영역(210) 내의 어드레스일 수 있다.
불휘발성 메모리 장치(220)는 노멀 영역(210) 및 앵커 영역(220)을 포함할 수 있다. 노멀 영역(210) 및 앵커 영역(220) 각각은 복수의 메모리 셀들을 포함하는 메모리 셀 어레이로 구성될 수 있다. 메모리 셀은 1비트의 데이터 또는 2비트 이상의 멀티 비트의 데이터를 저장하도록 구성될 수 있다.
노멀 영역(210)은 노멀 데이터가 저장되기 위한 영역일 수 있다. 노멀 데이터는 유저 데이터 또는 구동에 필요한 각종 데이터일 수 있다. 앵커 영역(220)은 제1 라이트 동작(wrt_1)에 대한 위치 정보만이 저장되기 위한 영역일 수 있다.
도1은, 예를 들어, 하나의 불휘발성 메모리 장치(200)가 데이터 저장 장치(10)에 포함되는 것으로 도시한다. 그러나, 복수의 불휘발성 메모리 장치들이 데이터 저장 장치(10)에 포함될 수 있다. 이러한 경우, 복수의 불휘발성 메모리 장치들 각각은 노멀 영역 및 앵커 영역을 포함할 수 있다.
도1은 노멀 영역(210) 및 앵커 영역(220)이 하나의 불휘발성 메모리 장치(200)에 포함되는 것으로 도시한다. 그러나, 노멀 영역 및 앵커 영역은 서로 다른 불휘발성 메모리 장치에 각각 포함될 수 있다.
이하 도2 내지 도4를 설명함에 있어서, 설명의 간편화를 위해, 불휘발성 메모리 장치(200)는 플래시 메모리 장치인 것으로 가정할 것이다. 불휘발성 메모리 장치(200)가 플래시 메모리 장치인 경우, 노멀 영역(210) 및 앵커 영역(220) 각각의 메모리 셀 어레이는 복수의 페이지들로 구성될 수 있다. 즉, 설명의 간편화를 위해, 페이지 단위로 동작이 설명될 것이고, 불휘발성 메모리 장치가 페이지 단위로 구성되지 않더라도 본 발명의 개념은 그대로 적용될 수 있다.
도2는 노멀 영역에 대해 제1 라이트 동작이 수행되는 경우를 예시적으로 도시한 도면이다. 도2를 참조하면, 도1의 노멀 영역(210)에 포함된 복수의 페이지들(p(1)~p(n)) 각각에 대해서, 제1 라이트 동작(도1의 wrt_1)의 수행 여부가 표시되어 있다.
노멀 영역(210)은 페이지 단위로 수행되는 제1 라이트 동작(wrt_1)을 통해 데이터가 저장될 수 있다. 제1 라이트 동작(wrt_1)은 복수의 페이지들(p(1)~p(n))에 대해 정해진 라이트 순서에 따라 수행될 수 있다. 정해진 라이트 순서는 라이트되는 페이지들(p(1)~p(n))의 순서일 수 있다. 예를 들어, 정해진 라이트 순서는 제1 페이지(p(1))부터 제n 페이지(p(n))까지의 순차적인 순서일 수 있다. 다른 예로서, 정해진 라이트 순서는 랜덤한 순서일 수 있다.
도2를 참조하면, 특정 시점 이전에 제1 페이지(p(1))에 대해 제1 라이트 동작(wrt_1)이 수행될 수 있고, 그리고, 제4 페이지(p(4))에 대해 제1 라이트 동작(wrt_1)이 수행될 수 있다. 그리고, 특정 시점에서 제2 페이지(p(2))에 대해 제1 라이트 동작(wrt_1)이 수행 중일 수 있다. 그리고, 특정 시점 이후에 제3 페이지(p(3)) 및 이외의 페이지들에 대해 제1 라이트 동작(wrt_1)이 수행될 수 있다.
각각의 제1 라이트 동작(wrt_1)에 대해서 위치 정보가 저장될 수 있다. 위치 정보는 저장되는 시점, 즉, 제2 라이트 동작(wrt_1)이 수행되는 시점에 따라 그 의미가 다를 수 있다.
첫 번째로, 위치 정보가 제1 라이트 동작(wrt_1)이 수행된 이후에 저장되는 경우, 위치 정보는 제1 라이트 동작(wrt_1)이 수행된 페이지의 어드레스일 수 있다. 즉, 특정 시점 이전에, 제1 페이지(p(1))에 대한 제1 라이트 동작(wrt_1)이 수행된 이후인 경우, 제1 페이지의 어드레스가 위치 정보로 저장될 수 있다. 그리고, 제4 페이지(p(4))에 대한 제1 라이트 동작(wrt_1)이 수행된 이후인 경우, 제4 페이지의 어드레스가 위치 정보로 저장될 수 있다. 특정 시점 이후에, 제2 페이지(p(2))에 대한 제1 라이트 동작(wrt_1)이 수행된 이후인 경우, 제2 페이지의 어드레스가 위치 정보로 저장될 수 있다.
두 번째로, 위치 정보가 제1 라이트 동작(wrt_1)이 수행되기 이전에 저장되는 경우, 위치 정보는 제1 라이트 동작(wrt_1)이 수행될 페이지의 어드레스일 수 있다. 즉, 특정 시점 이전에 제1 페이지(p(1))에 대한 제1 라이트 동작(wrt_1)이 수행되기 이전인 경우, 제1 페이지의 어드레스가 위치 정보로 저장될 수 있다. 그리고, 제4 페이지(p(4))에 대한 제1 라이트 동작(wrt_1)이 수행되기 이전인 경우, 제4 페이지의 어드레스가 위치 정보로 저장될 수 있다. 그리고, 제2 페이지(p(2))에 대한 제1 라이트 동작(wrt_1)이 수행되기 이전인 경우, 제2 페이지의 어드레스가 위치 정보로 저장될 수 있다. 특정 시점 이후에 제3 페이지(p(3))에 대한 제1 라이트 동작(wrt_1)이 수행되기 이전인 경우, 제3 페이지의 어드레스가 위치 정보로서 저장될 수 있다.
세 번째로, 위치 정보가 각각의 제1 라이트 동작(wrt_1)이 수행되는 중에 저장되는 경우, 위치 정보는 제1 라이트 동작(wrt_1)이 수행 중인 페이지의 어드레스일 수 있다. 즉, 특정 시점 이전에 제1 페이지(p(1))에 대한 제1 라이트 동작(wrt_1)이 수행 중인 경우, 제1 페이지의 어드레스가 위치 정보로 저장될 수 있다. 그리고, 제4 페이지(p(4))에 대한 제1 라이트 동작(wrt_1)이 수행 중인 경우, 제4 페이지의 어드레스가 위치 정보로 저장될 수 있다. 특정 시점에 제2 페이지(p(2))에 대한 제1 라이트 동작(wrt_1)이 수행 중인 경우, 제2 페이지의 어드레스가 위치 정보로 저장될 수 있다.
도3은 앵커 영역의 구성을 예시적으로 도시한 도면이다.
앵커 영역(220)은 복수의 페이지들로 구성되는 하나의 블록으로 구성될 수 있다. 이러한 경우, 앵커 영역(220)은 제1 라이트 동작(wrt_1)에 대한 위치 정보가 저장될 지정 페이지(221) 및 폐기 영역들(222, 223)로 구성될 수 있다.
배드 블록(Bad Block)이 앵커 영역(220)으로 사용될 수 있다. 배드 블록은 제조 공정에서 발생된 또는 데이터 저장 장치 사용 중 발생된 불량 블록일 수 있다. 배드 블록은 데이터가 저장되기에 부적합하므로 데이터가 저장되는 용도로 사용하지 않기 위해서 별도로 관리될 수 있다. 다만, 어떤 블록이 배드 블록으로 판단되더라도, 해당 배드 블록은 데이터 신뢰성에 문제가 없는 어떤 하나의 페이지를 포함할 수 있다. 이러한 경우, 해당 배드 블록은 앵커 영역(220)으로 설정되고, 해당 페이지는 지정 페이지(221)로 설정될 수 있다.
다만, 배드 블록만이 앵커 영역(220)으로 설정될 수 있는 것은 아니다. 즉, 배드 블록이 아닌 정상적인 블록이 앵커 영역(220)으로 설정될 수도 있다.
컨트롤러(도1의 100)는 지정 페이지(221)에 포함된 복수의 부분 페이지들(pp(1)~pp(n)) 중 특정 부분 페이지에 위치 정보를 저장하도록 제2 라이트 동작(도1의 wrt_2)을 수행할 수 있다. 컨트롤러(100)는 지정 페이지(221)에 대해서 부분 페이지들(pp(1)~pp(n))의 개수만큼, 경우에 따라서는, 수백 회 이상 제2 라이트 동작(wrt_2)을 수행할 수 있다.
한편, 위치 정보는, 후술될 바와 같이, 가장 최근에 저장된 위치 정보만 의미가 있을 것이므로, 특정 부분 페이지에만 위치 정보를 저장하기 위한 제2 라이트 동작(wrt_2)이 수행되는 경우 발생되는 셀들 간 간섭 또는 방해에 의한 데이터 손상 문제는 고려되지 않을 것이다.
폐기 영역들(222, 223)은 데이터가 저장되는 용도로 사용되지 않을 수 있다. 특히, 어떤 배드 블록이 앵커 영역(220)으로 설정되는 경우, 지정 페이지(221) 이외의 영역들(222, 223)은 앵커 영역(220)으로 설정되기 전과 마찬가지로 폐기 영역들로 구성될 수 있다.
도4는 제2 라이트 동작이 수행되는 방법을 설명하기 위한 도면이다. 도4는, 도2에서 예시된 바와 같이 가정하되, 특히, 제1 라이트 동작(도1의 wrt_1)이 수행된 후에 위치 정보가 저장되는 경우로 가정하고 설명될 것이다. 즉, 위치 정보는 제1 라이트 동작(wrt_1)이 수행된 페이지의 어드레스일 수 있다.
도4를 참조하면, 위치 정보가 지정 페이지(221)에 제2 라이트 동작(도1의 wrt_2)을 통해 저장되는 과정이 도시된다. 도4를 참조하면, 도2에서 언급된 특정 시점 이전에 지정 페이지(221)에 저장된 데이터들(①, ②), 그리고, 특정 시점 이후에 지정 페이지(221)에 저장된 데이터들(③)이 도시된다.
도4를 설명함에 있어서, 지정 페이지(221)에 대한 리드 동작을 수행하는 경우, 제1 부분 페이지(pp(1))에 저장된 데이터, 제2 부분 페이지(pp(2))에 저장된 데이터, 제3 부분 페이지(pp(3))에 저장된 데이터, ..., 제n 부분 페이지(pp(n))에 저장된 데이터들이 순차적으로 출력되는 것으로 가정한다.
컨트롤러(도1의 100)는 부분 페이지들(pp(1)~pp(n))에 대해 설정된 라이트 순서, 즉, 부분 페이지들(pp(1)~pp(n))을 라이트하는 순서에 따라 제2 라이트 동작(wrt_2)을 수행할 수 있다. 다시 말하면, 컨트롤러(100)는, 라이트 순서에 따라서, 이전에 위치 정보가 저장된 부분 페이지에 대해서 순차적인 부분 페이지에 위치 정보를 저장할 수 있다. 예를 들어, 라이트 순서는 제1 부분 페이지(pp(1)), 제2 부분 페이지(pp(2)), 제3 부분 페이지(pp(3)), …,제n 부분 페이지(pp(n))의 순서로 설정될 수 있고, 도4에서는 이러한 경우가 도시된다.
도4를 참조하면, 특정 시점 이전에 노멀 영역의 제1 페이지(도2의 p(1))에 대해 제1 라이트 동작(wrt_1)이 수행된 이후인 경우, 컨트롤러(100)는 제1 페이지의 어드레스(p(1)_addr)를 저장하기 위해서 제1 부분 페이지(pp(1))에 대해 제2 라이트 동작(wrt_2)을 수행할 수 있다(①). 그리고, 제4 페이지(도2의 p(4))에 대해 제1 라이트 동작(wrt_1)이 수행된 이후인 경우, 컨트롤러(100)는 제4 페이지의 어드레스(p(4)_addr)를 저장하기 위해서 제2 부분 페이지(pp(2))에 대해 제2 라이트 동작(wrt_2)을 수행할 수 있다(②). 특정 시점 이후에 제2 페이지(도2의 p(2))에 대해 제1 라이트 동작(wrt_1)이 수행된 이후인 경우, 컨트롤러(100)는 제2 페이지의 어드레스(p(2)_addr)를 저장하기 위해서 제3 부분 페이지(pp(3))에 대해 제2 라이트 동작(wrt_2)을 수행할 수 있다(③).
컨트롤러(100)가 라이트 순서에 따라 특정 부분 페이지까지 제2 라이트 동작(wrt_2)을 수행한 경우, 나머지 부분 페이지들은 위치 정보가 저장되지 않은 상태일 것이다. 즉, 나머지 부분 페이지들은 소거 상태로 존재할 수 있고, 예를 들어, 연속된 '1'들이 저장된 상태로 존재할 수 있다. 예를 들어, 컨트롤러(100)가 제3 부분 페이지(pp(3))까지 제2 라이트 동작(wrt_2)을 수행한 경우(③), 제4 부분 페이지(pp(4))부터 제n 부분 페이지(pp(n))까지는 연속된 '1'들이 저장된 상태로 존재할 수 있다. 따라서, 컨트롤러(100)는 저장된 위치 정보가 필요한 경우, 지정 페이지(221)에 대한 리드 동작을 수행하고, 연속된 '1'들의 직전에 출력된, 연속된 '1'들이 아닌 데이터를 가장 최신의 위치 정보로서 획득할 수 있다.
다른 예로서, 도4를 참조하여 설명된 바와 달리, 라이트 순서는 상술된 순서의 역순으로 설정될 수도 있다. 즉, 라이트 순서는 제n 부분 페이지(pp(n)), …,제3 부분 페이지(pp(3)), 제2 부분 페이지(pp(2)), 제1 부분 페이지(pp(1))의 순서로 설정될 수 있다. 이러한 경우, 컨트롤러(100)는 저장된 위치 정보가 필요한 경우, 연속된 '1'들의 직후에 출력된, 연속된 '1'들이 아닌 데이터를 가장 최신의 위치 정보로서 획득할 수 있다.
도5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 순서도이다.
S110 단계에서, 컨트롤러(도1의 100)는 제1 라이트 동작(도1의 wrt_1)을 노멀 영역(도1의 210)에 대해 수행할 수 있다.
S120 단계에서, 컨트롤러(100)는 제1 라이트 동작(wrt_1)에 대한 위치 정보를 저장하기 위해, 제2 라이트 동작(도1의 wrt_2)을 앵커 영역(도1의 220)에 대해 수행할 수 있다. 위치 정보는 제1 라이트 동작(wrt_1)이 수행된 노멀 영역(210) 내의 어드레스일 수 있다.
도6은 본 발명의 실시 예에 따른 데이터 저장 장치의 다른 동작 방법을 설명하기 위한 순서도이다.
S210 단계에서, 컨트롤러(100)는 제1 라이트 동작(wrt_1)에 대한 위치 정보를 저장하기 위해, 앵커 영역에 대해 제2 라이트 동작(wrt_2)을 수행할 수 있다. 이때, 위치 정보는 제1 라이트 동작(wrt_1)이 수행될 노멀 영역(210) 내의 어드레스일 수 있다.
S220 단계에서, 컨트롤러(100)는 제1 라이트 동작(wrt_1)을 노멀 영역(도1의 210)에 대해 수행할 수 있다.
도7은 본 발명의 실시 예에 따른 데이터 저장 장치의 또 다른 동작 방법을 설명하기 위한 순서도이다.
S310 단계에서, 컨트롤러(100)는 제1 라이트 동작(wrt_1)을 노멀 영역(210)에 대해 수행하는 동시에, 제1 라이트 동작(wrt_1)에 대한 위치 정보를 저장하기 위해 앵커 영역(220)에 대해 제2 라이트 동작(wrt_2)을 수행할 수 있다. 이때, 위치 정보는 제1 라이트 동작(wrt_1)이 수행 중인 노멀 영역(210)의 어드레스일 수 있다.
도7의 동작 방법은, 장치의 구성에 있어서, 노멀 영역(도1의 210) 및 앵커 영역(도1의 220)이 서로 다른 불휘발성 메모리 장치에 각각 포함되는 경우, 또는, 복수의 불휘발성 메모리 장치들이 노멀 영역(210) 및 앵커 영역(220)을 각각 포함하는 경우 수행될 수 있다.
도5 내지 도7에서 설명된 동작 방법들은 제1 라이트 동작(wrt_1) 및 제2 라이트 동작(wrt_2)이 수행되는 순서에 있어서 차이가 있다. 도5의 동작 방법에 따르면, 컨트롤러(100)는 제1 라이트 동작(wrt_1)을 수행한 이후에, 위치 정보를 저장하기 위한 제2 라이트 동작(wrt2)을 수행할 수 있다. 도6 의 동작 방법에 따르면, 컨트롤러(100)는 제1 라이트 동작(wrt_1)을 수행하기 이전에, 위치 정보를 저장하기 위한 제2 라이트 동작(wrt_2)을 수행할 수 있다. 도7의 동작 방법에 따르면, 컨트롤러(100)는 제1 라이트 동작(wrt_1)을 수행하는 동시에, 위치 정보를 저장하기 위한 제2 라이트 동작(wrt_2)을 수행할 수 있다.
컨트롤러(100)는 전원 공급이 중단된 후 전원이 다시 공급될 때, 저장된 위치 정보를 이용할 수 있다. 예를 들어, 컨트롤러(100)는 서든 파워 오프가 발생하고 전원이 다시 공급될 때 저장된 위치 정보를 이용할 수 있다. 즉, 저장된 위치 정보들 중 최신의 위치 정보는 서든 파워 오프가 발생할 때 또는 발생 직전에 제1 라이트 동작(wrt_1)이 수행된 노멀 영역(210) 내의 어드레스이기 때문에, 컨트롤러(100)는 중단된 제1 라이트 동작(wrt_1)을 신속하게 재개할 수 있다.
다른 예로서, 컨트롤러(100)는 서든 파워 오프가 아닌 정상적인 파워 오프가 발생하고 전원이 다시 공급될 때 저장된 위치 정보를 이용할 수 있다. 컨트롤러(100)는 정상적인 파워 오프 전에 데이터 저장 장치(10)의 구동에 필요한 각종 구동 데이터를 백업할 수 있다. 컨트롤러(100)는 각종 구동 데이터를 백업하기 위해 제1 라이트 동작(wrt_1)을 수행할 수 있고, 제1 라이트 동작(wrt_1)에 대한 위치 정보를 저장할 수 있다. 컨트롤러(100)는 전원이 다시 공급될 때, 저장된 위치 정보를 통해 구동 데이터를 신속하게 로딩할 수 있다.
본 발명이 속하는 기술 분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
100 : 컨트롤러
200 : 불휘발성 메모리 장치
210 : 노멀 영역
220 : 앵커 영역

Claims (12)

  1. 제1 라이트 동작을 제1 메모리 영역에 대해 수행하는 단계; 및
    상기 제1 라이트 동작에 대한 위치 정보를 저장하기 위한 제2 라이트 동작을 제2 메모리 영역에 대해 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 제2 라이트 동작은,
    상기 제2 메모리 영역의 지정 페이지에 대해 수행되는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 제2 라이트 동작은,
    상기 지정 페이지가 분할된 복수의 부분 페이지들 중, 라이트 순서에 따라 이전에 위치 정보가 저장된 부분 페이지에 대해서 순차적인 부분 페이지에 대해 수행되는 데이터 저장 장치의 동작 방법.
  4. 제2항에 있어서,
    상기 제2 메모리 영역에 포함된 상기 지정 페이지 이외의 영역들은 폐기 영역들인 데이터 저장 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 위치 정보는, 상기 제1 라이트 동작이 수행된, 수행될 또는 수행 중인 상기 제1 메모리 영역 내의 어드레스인 데이터 저장 장치의 동작 방법.
  6. 제1 메모리 영역;
    제2 메모리 영역; 및
    상기 제1 메모리 영역에 대해 수행되는 제1 라이트 동작에 대한 위치 정보를 저장하기 위해, 상기 제2 메모리 영역에 대해 제2 라이트 동작을 수행하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 제2 메모리 영역은 지정 페이지를 포함하고,
    상기 컨트롤러는 상기 지정 페이지에 대해 상기 제2 라이트 동작을 수행하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 컨트롤러는,
    상기 지정 페이지가 분할된 복수의 부분 페이지들 중, 라이트 순서에 따라 이전에 위치 정보가 저장된 부분 페이지에 대해서 순차적인 부분 페이지에 대해 상기 제2 라이트 동작을 수행하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 복수의 부분 페이지들 중 위치 정보가 저장되지 않은 부분 페이지들은 소거 상태로 존재하는 데이터 저장 장치.
  10. 제7항에 있어서,
    상기 제2 메모리 영역에 포함된 상기 지정 페이지 이외의 영역들은 폐기 영역들인 데이터 저장 장치.
  11. 제6항에 있어서,
    상기 위치 정보는, 상기 제1 라이트 동작이 수행된, 수행될 또는 수행 중인 상기 제1 메모리 영역 내의 어드레스인 데이터 저장 장치.
  12. 제6항에 있어서,
    상기 제2 메모리 영역은 배드 블록인 데이터 저장 장치.
KR1020130139021A 2013-11-15 2013-11-15 데이터 저장 장치 및 그것의 동작 방법 KR20150056704A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130139021A KR20150056704A (ko) 2013-11-15 2013-11-15 데이터 저장 장치 및 그것의 동작 방법
US14/144,050 US9218858B2 (en) 2013-11-15 2013-12-30 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130139021A KR20150056704A (ko) 2013-11-15 2013-11-15 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150056704A true KR20150056704A (ko) 2015-05-27

Family

ID=53173177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130139021A KR20150056704A (ko) 2013-11-15 2013-11-15 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9218858B2 (ko)
KR (1) KR20150056704A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708754B (zh) 2015-11-13 2020-04-07 慧荣科技股份有限公司 数据储存装置及其数据维护方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666987B1 (ko) 2010-04-20 2016-10-17 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR20140028618A (ko) * 2012-08-29 2014-03-10 삼성전자주식회사 쓰기 페일을 줄이는 메모리 장치, 이를 포함하는 메모리 시스템 및 그 쓰기 방법
KR102127284B1 (ko) 2013-07-01 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 관리 방법

Also Published As

Publication number Publication date
US9218858B2 (en) 2015-12-22
US20150138899A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
US9886378B2 (en) Nonvolatile memory system using control signals to transmit varied signals via data pins
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
KR102211867B1 (ko) 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR102526608B1 (ko) 전자 장치 및 그것의 동작 방법
US9575663B2 (en) Solid state drive and operation method thereof
KR20120031971A (ko) 비-휘발성 메모리를 구비한 시스템에 대한 전력 예산의 동적 할당
US11507272B2 (en) Controller for performing garbage collection operation based on performance ratio and memory system including the same
US8897092B2 (en) Memory storage device, memory controller and controlling method
US10649840B2 (en) Data storage device performing recovery operation after sudden power-off and operating method thereof
US9472297B2 (en) Semiconductor memory device
CN105373338A (zh) 一种flash的控制方法和控制器
KR20160024546A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20180299935A1 (en) Memory device and data storage device including the same
CN110727470B (zh) 一种混合式非失性存储装置
KR20180089742A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11567867B2 (en) Controller for storing data having different types in one memory block when SPO occurs, and method of operating the same
US8209474B1 (en) System and method for superblock data writes
KR102648790B1 (ko) 데이터 저장 장치 및 그 동작 방법
US10282328B2 (en) Apparatus having direct memory access controller and method for accessing data in memory
KR20150056704A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150042041A (ko) 전압발생기, 집적회로 및 전압 발생 방법
KR20140082181A (ko) 메모리 시스템
JP7031672B2 (ja) メモリコントローラ、メモリシステムおよび情報処理システム
US20140189407A1 (en) Data storage device and method for operating the same
KR20170045406A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid