KR20150053175A - 적층 인덕터 및 그 실장기판 - Google Patents

적층 인덕터 및 그 실장기판 Download PDF

Info

Publication number
KR20150053175A
KR20150053175A KR1020130135031A KR20130135031A KR20150053175A KR 20150053175 A KR20150053175 A KR 20150053175A KR 1020130135031 A KR1020130135031 A KR 1020130135031A KR 20130135031 A KR20130135031 A KR 20130135031A KR 20150053175 A KR20150053175 A KR 20150053175A
Authority
KR
South Korea
Prior art keywords
coil
coil part
main body
inductor
present
Prior art date
Application number
KR1020130135031A
Other languages
English (en)
Other versions
KR101983155B1 (ko
Inventor
박민철
안영규
이병화
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130135031A priority Critical patent/KR101983155B1/ko
Priority to CN201410256844.2A priority patent/CN104637652A/zh
Publication of KR20150053175A publication Critical patent/KR20150053175A/ko
Application granted granted Critical
Publication of KR101983155B1 publication Critical patent/KR101983155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 복수의 자성체층이 적층된 본체; 상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및 상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며, 상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부 각각의 양단 거리를 B 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×3 ≥ B를 만족하는 적층 인덕터를 제공한다.

Description

적층 인덕터 및 그 실장기판 {Multi-layered inductor and board for mounting the same}
본 발명은 적층 인덕터 및 그 실장기판에 관한 것이다.
적층 칩소자 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈를 제거하는 대표적인 수동소자이다.
적층 칩 타입의 인덕터는 자성체 또는 유전체에 코일을 형성하도록 도전 패턴을 인쇄한 후 적층하여 제조될 수 있다. 이와 같은 적층 칩 인덕터는 도전 패턴이 형성된 자성체 층을 다수 적층한 구조를 가지며, 상기 적층 칩 인덕터 내의 내부 도전 패턴은 칩 내에서 코일 구조를 형성하기 위해 각 자성체층에 형성된 비아 전극에 의해 순차적으로 접속되어 목표하는 인덕턴스 및 임피던스 등의 특성을 구현한다.
한편, 최근 전자기기가 경박단소화 되는 경향에 따라, 파워 인덕터(Power Inductor) 구조의 단순화에 대한 요구가 높아지고 있다. 특히, 우수한 성능을 제공하면서, 소형화 가능한 인덕터에 대한 사용자 요구가 높은 상황이다.
일본공개공보 제2001-155950호
본 발명은 적층 인덕터 및 그 실장기판에 관한 것이다.
본 발명의 제1 실시형태는, 복수의 자성체층이 적층된 본체; 상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및 상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며, 상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부 각각의 양단 거리를 B 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×3 ≥ B를 만족하는 적층 인덕터를 제공한다.
본 발명의 일 실시 예에서, 상기 제1 코일부의 두께는 상기 제2 코일부의 두께 이상일 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 중심 코어는 상기 본체의 적층 방향에서 서로 이격할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 회전 방향은 동일할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 회전 방향은 반대일 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부를 포함하는 제1 인덕터부와 상기 제2 코일부를 포함하는 제2 인덕터부는 직렬 연결될 수 있다.
본 발명의 제2 실시형태는, 복수의 자성체층이 적층된 본체; 상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및 상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며, 상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부의 양단 거리를 각각 B1, B2 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×4 ≥ B1 또는 G×4 ≥ B2를 만족하는 적층 인덕터를 제공한다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 코일부 각각의 양단 거리(B1, B2) 및 제1 코일부와 제2 코일부 사이의 간격(G)은 G×4 ≥ B1 및 G×4 ≥ B2를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부의 두께는 상기 제2 코일부의 두께 이상일 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 중심 코어는 상기 본체의 적층 방향에서 서로 이격할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 회전 방향은 동일할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부와 상기 제2 코일부의 회전 방향은 반대일 수 있다.
본 발명의 일 실시 예에서, 상기 제1 코일부를 포함하는 제1 인덕터부와 상기 제2 코일부를 포함하는 제2 인덕터부는 직렬 연결될 수 있다.
본 발명의 또 다른 실시형태는, 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 상기 적층 세라믹 커패시터;를 포함하는 적층 세라믹 커패시터의 실장 기판을 제공한다.
본 발명에 따른 적층형 칩소자는 2개 이상의 인덕터부를 가지며 각각의 값을 제어할 수 있다.
이로 인하여, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 다양한 주파수대의 노이즈를 제거할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 적층 인덕터의 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 1에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
도 4는 본 발명의 제2 실시형태에 따른 적층 인덕터의 사시도이다.
도 5는 도 4의 B-B' 단면도이다.
도 6은 도 4에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
도 7은 도 1의 적층 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 8은 본 발명의 실시예와 비교예의 임피던스를 비교한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
적층 인덕터
본 발명의 일 실시형태에 따른 적층 인덕터는 자성체 층 상에 도체 패턴이 형성되는 칩 인덕터(chip inductor), 파워 인덕터(power inductor), 칩 비즈(chip beads), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
도 1은 본 발명의 제1 실시형태에 따른 적층 인덕터의 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 도 1에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
도 1 내지 도 3을 참조하면, 적층 인덕터(10)는 자성체층으로 이루어진 본체(11)와 상기 본체(11)의 서로 반대되는 양면에 형성된 제1 및 제2 외부전극(31,32)을 갖는 적층 인덕터(10)가 도시되어 있다.
상기 적층 인덕터의 본체(11)는 도 2에 도시된 바와 같이, 복수의 자성체층(11a-11g)이 적층되어 이루어진다. 상기 커버층(11a,11g)은 필요한 두께에 따라 각각 복수의 층으로 구성될 수 있다.
본 실시형태에서, 복수의 자성체층 중 커버층과 같은 일부(11a,11g)를 제외한 자성체층(11b-11f)에는 도체 패턴(12a-12e, 12'c-12'e)과 도전성 비아(v)가 형성된다.
각 도체 패턴(12a-12e, 12'c-12'e)은 도전성 비아(v)에 의해 접속되어 중첩된 위치에서 주회하는 코일부(12)를 형성한다.
상기 코일부(12)의 양단(I,O)은 각각 제1 및 제2 외부전극(31,32)에 연결될 수 있도록 인출된 형태를 갖는다.
본 발명의 제1 실시형태에 따르면, 상기 복수의 자성체층(11b-11f) 중 적어도 하나 이상의 자성체층(11d, 11e, 11f) 상에는 서로 절연된 2개 이상의 도체 패턴(12c, 12'c, 12d, 12'd, 12e, 12'e)이 형성될 수 있다.
한편, 후술하는 바와 같이 상기 코일부(12)는 상기 본체(11)의 적층 방향으로 인접한 도체 패턴(12c, 12'c, 12d, 12'd, 12e, 12'e)이 각각 제1 코일부(L1)와 제2 코일부(L2)를 형성할 수 있다.
한편, 상기 제1 코일부(L1)는 상기 도체 패턴(12c, 12d, 12e)과 다른 자성체층(11b, 11c) 상에 형성된 다른 도체 패턴(12a, 12b)를 포함하여 형성될 수 있다.
상기 본체(11)는 자성체 그린시트 상에 도체 패턴(12a-12e, 12'c-12'e)을 인쇄하고, 상기 도체 패턴(12a-12e, 12'c-12'e)이 형성된 자성체 그린시트를 적층한 후 소결하여 제조될 수 있다.
상기 본체(11)는 육면체 형상일 수 있다. 자성체 그린 시트를 적층한 후 칩 형상으로 소결할 때, 세라믹 분말의 소결 수축으로 인하여 상기 본체(11)의 외관은 완전한 직선을 가진 육면체 형상이 아닐 수 있다. 다만, 상기 본체(11)는 실질적으로 육면체 형상을 가진 것으로 볼 수 있다.
도 1의 제1 실시형태는 길이 방향이 폭이나 두께 방향보다 큰 직육면체 형상을 가진 적층 인덕터(10)이다.
한편, 본 발명의 제1 실시형태에 따른 적층 인덕터(10)의 사이즈는 외부 전극(31, 32)을 포함하여, 길이 및 폭이 각각 2.5±0.1mm 및 2.0±0.1mm(2520 사이즈)의 범위를 가질 수 있으며, 2520 사이즈 이하 또는 2520 사이즈 이상으로 형성될 수도 있다.
상기 자성체 층(11a-11g)은 Ni-Cu-Zn계, Ni-Cu-Zn-Mg계, Mn-Zn계 페라이트계 재료를 이용할 수 있으나, 반드시 이에 제한되는 것은 아니다.
한편, 상기 도체 패턴(12a-12e, 12'c-12'e)은 은(Ag)을 주성분으로 하는 도전 페이스트를 소정 두께로 인쇄하여 형성될 수 있다. 상기 도체 패턴(12a-12e, 12'c-12'e)은 길이 방향 양 단부에 형성되는 제1 및 제2 외부 전극(31, 32)에 전기적으로 연결될 수 있다.
또한, 상기 제1 코일부(L1)를 형성하는 상기 도체 패턴(12a, 12b, 12c, 12d, 12e)과 상기 제2 코일부(L2)를 형성하는 상기 도체 패턴(12'c, 12'd, 12'e)는 비아에 의해 연결될 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 제1 및 제2 외부 전극(31, 32)은 상기 본체(11)의 길이 방향 양 단부에 형성되며, Cu, Ni, Sn, Ag 및 Pd 중에서 선택한 합금을 전기 도금하여 형성될 수 있으며, 재료는 특별히 이들로 제한되는 것은 아니다.
또한, 상기 제1 및 제2 외부 전극(31, 32)을 형성하는 방법도 도금에 한정되는 것은 아니며, 도전성 페이스트를 도포하여 형성할 수 있음은 물론이다.
상기 도체 패턴(12a-12e, 12'c-12'e)은 상기 제1 및 제2 외부 전극(31, 32)과 전기적으로 접속되는 리드를 구비할 수 있다.
본 발명의 제1 실시형태에 따르면, 하나의 자성체층(11b) 상의 도체 패턴(12a)은 길이 방향의 도체 패턴과 폭 방향 도체 패턴을 포함한다. 상기 도체 패턴(12a)은 상부에 배치되는 다른 하나의 자성체층(11c) 상의 도체 패턴(12b)과 자성체 층(11c)에 형성되는 비아 전극으로 전기적으로 연결되어, 적층 방향으로 코일 패턴을 형성한다.
본 제1 실시형태에서는 제1 코일부의 코일 패턴은 모두 3.5회의 턴 수를 가지며, 제2 코일부의 코일 패턴은 2.5회의 턴 수를 가지지만, 이에 한정되는 것은 아니다. 상기의 턴 수를 가지기 위해, 커버층을 이루는 상부 및 하부의 자성체 층(11a, 11g) 사이에 도체 패턴(12a-12e, 12'c-12'e)이 형성된 자성체층(11b~11f)이 배치될 수 있다.
도 2는 도 1의 적층 인덕터를 길이 방향(L) 및 두께 방향(T)으로 절단한 A-A' 단면도이다.
도 2를 참조하면, 상기 코일부(12)는 상기 본체(11)의 적층 방향으로 인접한 도체 패턴(12a-12e, 12'c-12'e)이 각각 제1 코일부(L1)와 제2 코일부(L2)를 형성하며, 상기 본체(11)의 길이 및 두께(L-T) 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2) 각각의 양단 거리를 B 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격을 G라 하면, G×3 ≥ B를 만족할 수 있다.
상기 제1 및 제2 코일부(L1, L2) 각각의 양단 거리(B) 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)이 G×3 ≥ B를 만족하도록 조절함으로써, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 다양한 주파수대의 노이즈를 제거할 수 있다.
상기 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)의 3배 값이 상기 제1 및 제2 코일부(L1, L2) 각각의 양단 거리(B) 미만일 경우에는 임피던스 (Impedance)의 저감의 효과가 없어 보다 넓은 주파수 영역에서 노이즈 제거 효과가 낮을 수 있다.
본 발명의 제1 실시형태에서 상기 제1 코일부(L1)는 제1 인덕터를 구성할 수 있으며, 상기 제2 코일부(L2)는 제2 인덕터를 구성할 수 있다.
상기 제1 코일부(L1)를 포함하는 제1 인덕터부와 상기 제2 코일부(L2)를 포함하는 제2 인덕터부는 직렬 연결될 수 있다.
상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 중심 코어는 상기 본체(11)의 적층 방향에서 서로 이격할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 중심 코어는 상기 도체 패턴(12a-12e, 12'c-12'e)이 형성된 상기 자성체층(11b~11f)을 적층한 경우 도전 패턴 내측의 자성체층 영역 중 중심부 영역을 의미할 수 있다.
또는, 상기 본체(11)의 길이-두께(L-T) 방향에서 상기 제1 및 제2 코일부 각각의 중심축 영역을 의미할 수도 있다.
본 발명의 제1 실시형태에서, 상기 제1 코일부(L1)의 두께는 상기 제2 코일부(L2)의 두께 이상일 수 있으나, 반드시 이에 제한되는 것은 아니며 다양한 형태가 가능하다.
본 발명의 제1 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 동일할 수 있으며, 한편 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 반대일 수도 있다.
상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향이 반대인 경우에는 자속 방향이 서로 반대로 형성되어 상호 인덕턴스로 인한 전류의 발생을 막을 수 있다.
도 4는 본 발명의 제2 실시형태에 따른 적층 인덕터의 사시도이다.
도 5는 도 4의 B-B' 단면도이다.
도 6은 도 4에 도시된 적층 인덕터 구조를 설명하기 위한 분해 사시도이다.
도 4 내지 도 6을 참조하면, 본 발명의 제2 실시형태에 따른 적층 인덕터(100)는 복수의 자성체층(111a-111g)이 적층된 본체(111); 상기 복수의 자성체층(111) 중 적어도 하나 이상의 자성체층(111b-111f) 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴(112a-112e, 112'a-112'e)과 복수의 도전성 비아(v)를 갖는 코일부(112); 및 상기 본체(111)의 외부면에 형성되어 상기 코일부(112)의 양단에 각각 연결된 제1 및 제2 외부전극(131, 132);을 포함하며, 상기 코일부(112)는 상기 본체(111)의 적층 방향으로 인접한 도체 패턴(112a-112e, 112'a-112'e)이 각각 제1 코일부(L1)와 제2 코일부(L2)를 형성하며, 상기 본체(111)의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2)의 양단 거리를 각각 B1, B2 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격을 G라 하면, G×4 ≥ B1 또는 G×4 ≥ B2를 만족할 수 있다.
본 발명의 제2 실시형태에 따르면, 상기와 같이 상기 본체(111)의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2)의 양단 거리(B1, B2) 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)이 G×4 ≥ B1 또는 G×4 ≥ B2를 만족하도록 조절함으로써, 종래 구조에 비하여 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 조절이 용이하며, 다양한 주파수대의 노이즈를 제거할 수 있다.
제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)의 3배 값이 상기 제1 코일부(L1)의 양단 거리(B1) 또는 상기 제2 코일부(L2)의 양단 거리(B2) 미만일 경우에는 임피던스 (Impedance)의 저감의 효과가 없어 보다 넓은 주파수 영역에서 노이즈 제거 효과가 낮을 수 있다.
더 나아가, 상기 본체(111)의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부(L1, L2)의 양단 거리(B1, B2) 및 제1 코일부(L1)와 제2 코일부(L2) 사이의 간격(G)이 G×4 ≥ B1 및 G×4 ≥ B2를 만족함으로써, 보다 넓은 주파수 영역에서 임피던스 (Impedance)의 저감 및 다양한 주파수대의 노이즈 제거 효과가 보다 우수할 수 있다.
본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)의 두께는 상기 제2 코일부(L2)의 두께 이상일 수 있다.
도 5에서는 상기 제1 코일부(L1)의 두께와 상기 제2 코일부(L2)의 두께가 동일한 것으로 도시하였으나, 이에 제한되는 것은 아니며 다양한 형태로 배치될 수 있다.
본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 중심 코어는 상기 본체의 적층 방향에서 서로 이격할 수 있다.
본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 동일할 수 있다.
본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)와 상기 제2 코일부(L2)의 회전 방향은 반대일 수 있다.
본 발명의 제2 실시형태에서, 상기 제1 코일부(L1)를 포함하는 제1 인덕터부와 상기 제2 코일부(L2)를 포함하는 제2 인덕터부는 직렬 연결될 수 있다.
그 외 본 발명의 제2 실시형태에 따른 적층 인덕터의 특징은 상술한 본 발명의 제1 실시형태에 따른 적층 인덕터의 특징과 동일하므로 그 설명을 생략하도록 한다.
적층 세라믹 커패시터의 실장 기판
도 7은 도 1의 적층 인덕터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 7을 참조하면, 본 실시 형태에 따른 적층 인덕터(10)의 실장 기판(200)은 적층 인덕터(10)가 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)을 포함한다.
이때, 상기 적층 인덕터(10)는 제1 및 제2 외부 전극(31, 32)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
상기의 설명을 제외하고 상술한 본 발명의 제1 실시형태에 따른 적층 인덕터의 특징과 중복되는 설명은 여기서 생략하도록 한다.
도 8은 본 발명의 실시예와 비교예의 임피던스를 비교한 그래프이다.
도 8을 참조하면, 본 발명의 일 실시형태에 따른 적층 인덕터는 종래의 적층 인덕터인 비교예에 비하여 보다 넓은 주파수 영역에서 임피던스(Impedance)가 평탄한 형상을 가지며, 임피던스(Impedance)의 저감 효과가 있음을 알 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
10, 100; 적층 인덕터 11, 110; 본체
11a-11g. 111a-111g; 자성체층 12, 112; 코일부
12a-12e, 12'c-12'e, 112a-112e, 112'a-112'e; 도체 패턴
31, 32, 131, 132; 제1 및 제2 외부전극
L1; 제1 코일부 L2; 제2 코일부
G; 제1 코일부와 제2 코일부 사이의 간격
200; 실장 기판 210; 인쇄회로기판
221, 222; 제1 및 제2 전극 패드
230; 솔더링

Claims (14)

  1. 복수의 자성체층이 적층된 본체;
    상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및
    상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며,
    상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부 각각의 양단 거리를 B 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×3 ≥ B를 만족하는 적층 인덕터.
  2. 제1 항에 있어서,
    상기 제1 코일부의 두께는 상기 제2 코일부의 두께 이상인 것을 특징으로 하는 적층 인덕터.
  3. 제1 항에 있어서,
    상기 제1 코일부와 상기 제2 코일부의 중심 코어는 상기 본체의 적층 방향에서 서로 이격하는 적층 인덕터.
  4. 제1 항에 있어서,
    상기 제1 코일부와 상기 제2 코일부의 회전 방향은 동일한 적층 인덕터.
  5. 제1 항에 있어서,
    상기 제1 코일부와 상기 제2 코일부의 회전 방향은 반대인 적층 인덕터.
  6. 제1 항에 있어서,
    상기 제1 코일부를 포함하는 제1 인덕터부와 상기 제2 코일부를 포함하는 제2 인덕터부는 직렬 연결되는 적층 인덕터.
  7. 복수의 자성체층이 적층된 본체;
    상기 복수의 자성체층 중 적어도 하나 이상의 자성체층 상에 형성되며, 서로 절연된 2개 이상의 도체 패턴과 복수의 도전성 비아를 갖는 코일부; 및
    상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극;을 포함하며,
    상기 코일부는 상기 본체의 적층 방향으로 인접한 도체 패턴이 각각 제1 코일부와 제2 코일부를 형성하며, 상기 본체의 길이 및 두께 방향 단면에서의 상기 제1 및 제2 코일부의 양단 거리를 각각 B1, B2 및 제1 코일부와 제2 코일부 사이의 간격을 G라 하면, G×4 ≥ B1 또는 G×4 ≥ B2를 만족하는 적층 인덕터.
  8. 제7 항에 있어서,
    상기 제1 및 제2 코일부 각각의 양단 거리(B1, B2) 및 제1 코일부와 제2 코일부 사이의 간격(G)은 G×4 ≥ B1 및 G×4 ≥ B2를 만족하는 적층 인덕터.
  9. 제7 항에 있어서,
    상기 제1 코일부의 두께는 상기 제2 코일부의 두께 이상인 것을 특징으로 하는 적층 인덕터.
  10. 제7 항에 있어서,
    상기 제1 코일부와 상기 제2 코일부의 중심 코어는 상기 본체의 적층 방향에서 서로 이격하는 적층 인덕터.
  11. 제7 항에 있어서,
    상기 제1 코일부와 상기 제2 코일부의 회전 방향은 동일한 적층 인덕터.
  12. 제7 항에 있어서,
    상기 제1 코일부와 상기 제2 코일부의 회전 방향은 반대인 적층 인덕터.
  13. 제7 항에 있어서,
    상기 제1 코일부를 포함하는 제1 인덕터부와 상기 제2 코일부를 포함하는 제2 인덕터부는 직렬 연결되는 적층 인덕터.
  14. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 상기 제1항 또는 제7항의 적층 인덕터;를 포함하는 적층 인덕터의 실장 기판.
KR1020130135031A 2013-11-07 2013-11-07 적층 인덕터 및 그 실장기판 KR101983155B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130135031A KR101983155B1 (ko) 2013-11-07 2013-11-07 적층 인덕터 및 그 실장기판
CN201410256844.2A CN104637652A (zh) 2013-11-07 2014-06-10 多层电感器及其上安装有该多层电感器的板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130135031A KR101983155B1 (ko) 2013-11-07 2013-11-07 적층 인덕터 및 그 실장기판

Publications (2)

Publication Number Publication Date
KR20150053175A true KR20150053175A (ko) 2015-05-15
KR101983155B1 KR101983155B1 (ko) 2019-05-28

Family

ID=53216296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135031A KR101983155B1 (ko) 2013-11-07 2013-11-07 적층 인덕터 및 그 실장기판

Country Status (2)

Country Link
KR (1) KR101983155B1 (ko)
CN (1) CN104637652A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291045A (ja) * 1992-04-09 1993-11-05 Taiyo Yuden Co Ltd ノイズ除去用インダクタ
JP2001155950A (ja) 1999-09-16 2001-06-08 Murata Mfg Co Ltd インダクタ及びその製造方法
JP2004095860A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法
JP2008262943A (ja) * 2007-04-10 2008-10-30 Hitachi Metals Ltd 回路基板および差動伝送機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291045A (ja) * 1992-04-09 1993-11-05 Taiyo Yuden Co Ltd ノイズ除去用インダクタ
JP2001155950A (ja) 1999-09-16 2001-06-08 Murata Mfg Co Ltd インダクタ及びその製造方法
JP2004095860A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法
JP2008262943A (ja) * 2007-04-10 2008-10-30 Hitachi Metals Ltd 回路基板および差動伝送機器

Also Published As

Publication number Publication date
CN104637652A (zh) 2015-05-20
KR101983155B1 (ko) 2019-05-28

Similar Documents

Publication Publication Date Title
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP4211591B2 (ja) 積層型電子部品の製造方法および積層型電子部品
JP4019071B2 (ja) コイル部品
KR101983150B1 (ko) 적층형 인덕터 및 그 제조 방법
US6590486B2 (en) Multilayer inductor
US9843299B2 (en) Multilayer electronic component
US20160078997A1 (en) Inductor array chip and board having the same
KR20170032057A (ko) 적층 전자부품
KR20150058869A (ko) 적층형 인덕터
JP2012256757A (ja) Ｌｃ複合部品及びｌｃ複合部品の実装構造
KR101593599B1 (ko) 적층 인덕터의 제조 방법
KR20140011694A (ko) 칩소자, 적층형 칩소자 및 이의 제조 방법
KR101872529B1 (ko) 적층 칩 전자부품
JPH1197256A (ja) 積層型チップインダクタ
KR101963267B1 (ko) 적층 인덕터 및 그 실장기판
JP4506425B2 (ja) インダクタ部品
KR20150080679A (ko) 적층형 전자부품 및 그 제조방법
KR20160053380A (ko) 적층형 인덕터
KR101983155B1 (ko) 적층 인덕터 및 그 실장기판
JP2012204475A (ja) 積層電子部品
CN107871586B (zh) 层叠型电子部件的制造方法
JP4216856B2 (ja) 積層型電子部品
WO2018070105A1 (ja) 積層型ｌｃフィルタアレイ
JP2005294637A (ja) 積層コイルアレイ
JP2006086216A (ja) インダクタンス素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant