KR20150048259A - 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법 - Google Patents

단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법 Download PDF

Info

Publication number
KR20150048259A
KR20150048259A KR1020130126765A KR20130126765A KR20150048259A KR 20150048259 A KR20150048259 A KR 20150048259A KR 1020130126765 A KR1020130126765 A KR 1020130126765A KR 20130126765 A KR20130126765 A KR 20130126765A KR 20150048259 A KR20150048259 A KR 20150048259A
Authority
KR
South Korea
Prior art keywords
thin film
layer
doped region
dopant
region layer
Prior art date
Application number
KR1020130126765A
Other languages
English (en)
Inventor
정윤장
이영국
최원진
이정오
정택모
김창균
Original Assignee
한국화학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국화학연구원 filed Critical 한국화학연구원
Priority to KR1020130126765A priority Critical patent/KR20150048259A/ko
Priority to PCT/KR2014/009938 priority patent/WO2015060636A1/ko
Publication of KR20150048259A publication Critical patent/KR20150048259A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 단원자 증착(atomic layer deposition, ALD)법을 이용하여, 도핑영역층과 비도핑영역층을 구비하여 두께 방향으로 성분상에 있어서 복합 및 비대칭적인 복합박막 및 이를 제조하는 방법에 관한 것이다.
본 발명에 따른 복합박막은 박막 일부에 도판트 원자층을 포함하는 도핑영역층을 구비함으로써, 박막 두께 방향으로 성분상에 있어서 복합 및 비대칭적 특성을 갖게 되고, 이는 도핑영역층과 비도핑영역층간의 밴드 구조가 달라지게 됨으로써 박막의 층 영역별로 전자기적 특성이 달라지게 되고, 기능성이 향상되어 디스플레이, 메모리, 반도체 영역 전반에 걸쳐서 사용될 수 있다.
나아가 복합박막 내 도핑영역층의 위치 및 이의 도판트 농도에 따라 다양한 전자기적 특성에 영향을 미치며, 따라서 도핑영역층의 위치 및 농도를 조절함으로써 박막의 전자기적 특성을 목적에 따라 손쉽게 조절할 수 있다.
본 발명에 따른 복합박막은 단원자 증착법으로 제조됨으로써, 간단한 공정을 통하여 박막의 광학적 및 전자기적 특성을 제어할 수 있으며, 별도의 추가 공정이나 복수의 막을 따로따로 제조할 필요가 없기 때문에 생산 단가 측면에서도 유리하다.

Description

단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법{Multi and asymmetric complex thin film using atomic layer deposition and method for manufacturing thereof}
본 발명은 도핑영역층과 비도핑영역층을 구비하여 두께 방향으로 성분상에 있어서 복합 및 비대칭적인 복합박막 및 단원자 증착법을 이용한 이의 제조방법에 관한 것이다.
박막은 통상적으로 두께가 수 마이크로미터 이하의 균일한 2차원 구조물로, 다양한 기능성으로 인해서 디스플레이와 메모리등 전자 산업에 전반에 사용되고 있다. 특히, 최근에는 상용화되는 제품에 요구되는 수 나노미터 단위의 얇은 두께를 맞추기 위해서 다양한 기상 공정 중에서도 단원자 증착법이 많이 사용되고 있다.
단원자 증착법은 화학기상법과 다르게 표면반응을 이용하여 진행되기 때문에 자체적으로 반응이 포화되어 원자층 단위의 증착이 가능하다(도 1 및 도 3). 이는 이 방법의 가장 큰 장점 중 하나인 조성제어 역시 원자층 단위로 가능하다는 특징이 있다. 따라서, 이러한 단원자 증착법은 정밀한 조성제어가 가능하고 높은 밀도와 품질을 가지는 박막들을 대면적에 걸쳐서 만들 수 있기 때문에 주로 메모리나 트랜지스터에 사용되는 절연막을 최적화시키는데 사용되었다. 이 최적화 과정에서는 보통 단일화된 최적 조성을 찾고, 이에 맞추어 박막 전체를 그 조성이 되도록 제어하면서 절연막을 제조한다. 종래 기술로는, 예를 들어, ZnO-Al2O3의 박막(Al 도핑된 ZnO 박막)을 단원자 증착법을 사용하여 제조하는 것이 있다(원자층 증착법을 이용한 Al-doped ZnO 투명전도막의 제조 및 특성평가, 정현준, 석사 학위논문, 충남대학교 2010). 그러나 이는 ZnO ALD사이클과 Al2O3 ALD사이클을 교대로 반복하여 수행하면서 전체 박막을 제조하는 것으로, 박막 전체적으로는 균일한 조성을 갖게 된다. 또는, 박막 매트릭스층과 도판트층을 별개의 사이클로 적층하는 것이 아니라, 이를 하나의 사이클에서 박막 매트릭스 전구체 및 도판트 전구체를 순차적 또는 동시에 펄스하고 반응물을 펄스하여 산화시켜 하나의 도핑된 원자층을 제조하고, 이를 계속 적층하는 방법이 있다(대한민국특허 공개번호 제10-2013-0049752호). 이 역시 박막 전체의 조성은 균일한 것이 된다. 따라서 이와 같이 준비된 박막은 균일 조성을 가지기 때문에 단일 특성을 나타내게 된다.
그러나 최근에는 기술이 발전하면서 단일 특성이 아닌 복합적이며 박막 내 층간 비대칭 특성을 갖는 박막의 필요성이 태양전지, 트랜지스터, 메모리 등 다양한 소자 분야에서 요구되고 있다. 대표적인 예로, 태양전지 산업에서는 다양한 파장을 갖는 태양광을 보다 효과적으로 흡수하기 위해서 다중 접합된 적층 구조를 가지는 기능성 박막을 사용하는데, 이는 여러 가지 물질과 공정을 사용하기 때문에 비용적인 측면과 에너지 효율적인 측면에서 손해를 보게 된다. 따라서 인 시츄(in situ) 단일 공정으로 복합, 비대칭적 특성을 갖는 박막의 제조가 가능하다면 이러한 문제를 해결할 수 있을 뿐 아니라, 나아가서는 기존에는 가능하지 않았던 특성을 갖는 태양광 소자를 만들 수 있다.
그러나 이에 대해서 진행된 연구는 매우 제한적이다.
본 발명자들은 원자층 단위로 증착해가면서 박막을 제조하는 과정 중, 도판트 물질로 원자층을 적층하여 박막 일부에 도핑영역층을 형성함으로써, 균일 조성이 아닌, 박막 두께 방향으로 성분상에 있어서 복합 및 비대칭적 특성을 갖는 박막의 제조가 가능함을 확인하였다. 이와 같이 제조된 박막은 복합적인 전자기적 특성을 나타내며, 나아가 도핑영역층의 위치 및 이의 도판트 농도에 따라 서로 다른 독립적인 전자기적 특성에 영향을 미침을 확인하였다. 본 발명은 이에 기초한 것이다.
본 발명의 제1양태는 도핑영역층과 비도핑영역층을 구비하여 두께 방향으로 성분상에 있어서 복합 및 비대칭적인 복합박막에 있어서, 상기 도핑영역층은 단원자 증착(atomic layer deposition, ALD)법으로 형성된 적층구조로서, 도판트 전구체를 이용하여 형성된 도판트 원자층 1 이상을 구비한 것이 특징인 복합박막을 제공한다.
본 발명의 제2양태는 단원자 증착(atomic layer deposition, ALD)법을 이용하여, 기판 상에, 본 발명에 따른 복합박막을 제조하는 방법으로서, 도판트 전구체를 이용하여 1 이상의 도판트 원자층을 적층하여 도핑영역층을 형성하는 단계를 포함하고, 상기 도핑영역층을 형성하는 단계는, 반응 챔버 내에 도판트 전구체를 펄스(pulse)하여 ALD사이클에 의해 상기 도판트 원자층을 적층하는 제1단계; 및 박막 매트릭스 전구체를 펄스하여 ALD사이클에 의해 박막 매트릭스 원자층을 적층하는 제2단계를 포함하며, 상기 제1단계 및 제2단계는 서로 상반된 순서로 진행될 수 있는 것이 특징인 제조 방법을 제공한다.
본 발명의 제3양태는 상기 제1양태의 복합박막을 구비한 전자 소자를 제공한다.
이하 본 발명을 상세히 설명한다.
기존에 단원자 증착법을 이용하여 도핑된 박막을 제조하는 방법과 관련해서는, 앞서 설명한 바와 같이 ALD 사이클로 박막 매트릭스 원자층(ZnO 층)과 도판트 원자층(Al2O3 층)을 일정한 주기로 반복 적층하여 균일 조성의 ZnO-Al2O3 박막을 제조하는 것이 있다(원자층 증착법을 이용한 Al-doped ZnO 투명전도막의 제조 및 특성평가, 정현준, 석사 학위논문, 충남대학교 2010). 또는, 박막층과 도판트층을 별개의 사이클로 적층하는 것이 아니라, 이를 하나의 사이클에서 박막 매트릭스 전구체 및 도판트 전구체를 순차적 또는 동시에 펄스하고 반응물을 펄스하여 산화시켜 하나의 도핑된 원자층을 제조하고, 이를 계속 적층하는 방법이 있다(대한민국특허 공개번호 제10-2013-0049752호). 그러나, 상기 방법들로 제조된 박막은 전체적인 조성이 균일한 것으로, 박막 내 층 영역간 비대칭적 특성이 존재하지 않는다.
그러나 본 발명은 단원자 증착법을 이용한 박막 증착 과정 중 도판트 물질로 도판트 원자층을 적층하여 박막 일부에 도핑영역층을 형성함으로써, 박막 내 층 영역간 복합 및 비대칭적 특성이 존재하는 특징이 있다. 따라서, 박막 내 도핑영역층과 비도핑영역층은 도판트 원자층의 유무에 따른 구성 조성이 상이하여 이의 밴드 구조 및 결정 구조가 상이할 수 있으며, 따라서 박막의 층 영역별로 광학적 및 전자기적 특성을 제어할 수 있음과 동시에 하나의 박막에서 복합적인 특성이 발휘될 수 있다.
본 발명에 따른 방법으로 제조된 일부분이 도핑된(도핑영역층) 복합박막은 기존의 박막들에 비해서 기능성이 향상되어 디스플레이, 메모리, 반도체 영역 전반에 걸쳐서 사용될 수 있으며, 별도의 추가 공정이나 복수의 막을 따로따로 제조할 필요가 없기 때문에 생산 단가 측면에서도 기존과 별다른 차이가 없다는 이점이 있다.
본 발명에 따른 복합박막은 도핑영역층과 비도핑영역층을 구비하여 두께 방향으로 성분상에 있어서 복합 및 비대칭적인 특징이 있다. 즉, 도핑영역층은 단원자 증착법으로 형성된 적층구조로서, 도판트 전구체를 이용하여 형성된 도판트 원자층을 1 이상 구비하고 있는 반면, 비도핑영역층은 도판트 원자층을 구비하지 않으므로 도판트 물질을 포함하지 않는다. 본 발명의 복합박막 내에서 상기 도핑영역층과 비도핑영역층은 각각 1 이상으로써, 순차적으로 적층되어 있기 때문에, 본 발명의 복합박막은 박막 단면의 두께 방향으로 비대칭적이고 복합적인 성분조성을 나타내게 된다.
본 발명에 따른 복합박막은 도핑영역층과 비도핑영역층을 각각 1 이상 구비할 수 있으며, 이들은 교대로 순차적으로 적층되어 있을 수 있다.
본 발명에 있어서, 상기 도핑영역층은 도판트 원자층뿐만 아니라 박막 매트릭스 전구체를 이용하여 형성된 박막 매트릭스 원자층 1 이상을 추가로 구비할 수 있다. 다만, 상기 도판트 원자층과 박막 매트릭스 원자층은 각각 도판트 전구체만을 펄스하여 ALD사이클을 수행하거나 박막 매트릭스 전구체만을 펄스하여 ALD사이클을 수행하여 형성된 것으로, 하나의 원자층에는 도판트 물질만으로 또는 박막 물질만으로 단일하게 이루어져 있을 수 있다. 나아가 본 발명의 일 실시예에 있어서, 본 발명에 따른 복합박막의 도핑영역층 내 도판트 원자층은 박막 내부로 확산이 거의 이루어지지 않고 독립된 원자층을 형성함을 확인하였고, 이로써 상기 도핑영역층은 성분상으로 구분된 영역을 이룰 수 있다 (실험예 1)
나아가 상기 도판트 원자층과 상기 박막 매트릭스 원자층의 적층시, 일정한 ALD사이클 순환 규칙에 따라 적층되거나, 일정한 규칙 없이 적층될 수 있다. 예를 들어, 박막의 매트릭스가 되는 원자층을 A라 하고, 도판트 원자층을 B라 할때, 이들이 일정 규칙에 따른 ALD사이클로 적층된다면 A-B-A-B-A-B… 와 같은 형태로 적층될 수 있으나, 이들이 불규칙한 ALD사이클로 적층된다면 A-A-B-A-B-B-A-A… 와 같은 형태로 적층될 수 있다. 나아가, 도핑영역층 내 도판트 전구체를 이용하여 형성된 2개 이상의 도판트 원자층은 연속적으로 적층될 수 있다(예를 들어, …B-B…).
본 발명의 상기 도핑영역층에 있어서, 도핑영역층 내 도판트 원자층은 N개이고, 박막 매트릭스 원자층은 M개이며, 상기 N과 M은 1 이상의 정수이고, N:M은 1:1 내지 1:40일 수 있다. 상기 N과 M은 박막 제조시 도판트 전구체를 펄스하여 ALD사이클을 수행하는 횟수와 박막 매트릭스 전구체를 펄스하여 ALD사이클을 수행하는 횟수를 통해 조절할 수 있으며, 이를 통해 박막의 도핑 농도를 조절할 수 있다. 만약 상기 N:M이 1:1을 넘어서는 경우(예를 들어 1:0.5), 매트릭스 물질과 도판트 물질이 뒤바뀌게 되는 경우이며, 나아가 도판트 물질의 농도가 과도하게 많아져 박막 내부로 확산이 발생하거나 박막 메트릭스 결정구조를 붕괴시킬 수 있는 문제가 있을 수 있다. 만약 상기 N:M이 1:30보다 작아지는 경우(예를 들어 1:50), 도판트 물질의 농도가 과도하게 적어져 단일박막과 박막 특성의 차이가 거의 없는 문제가 있을 수 있다. 그러나 상기의 범위는 본 발명의 물질계에만 해당하는 경우로, 다른 특성을 갖는 다른 물질군에 있어선 상기 범위로 특별히 제한되는 것은 아니다.
본 발명에 있어서, 상기 도핑영역층은 도판트 원자층만으로 이루어진 영역을 의미하는 것은 아니고, 층의 하부에서 도판트 원자층이 등장한 지점부터 도판트 원자층이 마지막으로 존재하는 지점까지의 영역을 의미한다. 예를 들어, 박막 내 원자층 적층이 …A-A-B-A-A-A-B-A-A-A-B-A-A… 라 한다면, 여기서 "B-A-A-A-B-A-A-A-B" 영역을 본 발명에 따른 도핑영역층이라 할 수 있다. 다만 도핑영역층의 의미는 좀 더 확장되어, 도핑영역층 형성을 위한 슈퍼사이클의 설정에 따라 상기 "B-A-A-A-B-A-A-A-B" 영역뿐만 아니라 이의 전후 원자층까지 포함될 수 있다.
본 발명에 있어서, 상기 비도핑영역층은 도판트 원자층이 포함되지 않은, 단원자 증착법으로 형성된 박막 매트릭스 원자층 만으로 이루어진 적층구조의 영역으로서, 상기 도핑영역층의 하부 및/또는 상부에 위치하는 …A-A-A-A-A… 와 같은 영역을 의미한다.
본 발명에 있어서, 상기 도판트 원자층은 반응 챔버 내에 도판트 전구체를 펄스(pulse)하여 ALD사이클에 의해 상기 도판트 원자층을 적층하여 형성할 수 있다. 또한, 상기 박막 매트릭스 원자층은 박막 매트릭스 전구체를 펄스하여 ALD사이클에 의해 박막 매트릭스 원자층을 적층하여 형성할 수 있다. 이때, 상기 도판트 전구체 및 박막 매트릭스 전구체는 각각 서로 다른 금속 소스 화합물이며, 상기 금속은 Ti, Hf, Zr, Si, Al, Ta, Sr, Ba, Sc, Sn, In, Ga, Y, La, Eu 및 Dy로 이루어진 군에서 선택된 어느 하나일 수 있다. 상기 도판트 전구체 및 박막 매트릭스 전구체인 금속 소스 화합물은 특별히 제한되는 것은 아니다. 다만 도판트 물질이, 박막 매트릭스 전구체로 형성되는 박막 메트릭스와의 관계에서 높은 확산계수를 갖는 경우엔, 도판트 원자층의 도판트 물질이 박막 내부 전체로 확산되는 문제가 있을 수 있다. 따라서, 통상 단원자 증착 공정의 온도인 100 내지 200℃의 온도, 및 박막에 통상 수행되는 300℃ 이하 온도에서의 열처리 조건에서도 도판트 물질과 박막 매트릭스 물질간의 확산이 크게 일어나지 않는 전구체 물질(금속 소스 화합물)을 각각 선택함이 바람직하다. 이는, 해당 기술분야에서 통상 알려진 도판트 물질과 박막 매트릭스 물질들의 확산 계수와 상호작용을 고려하여 당업자가 적절히 선택할 수 있다. 이러한 취지로 도판트 전구체인 금속 소스 화합물과 박막 매트릭스 전구체인 금속 소스 화합물은 동일 기판 상에서 표면 반응 온도가 비슷한 소스 물질로 선택하는 것이 바람직하며, 나아가 양자간 인큐베이션 기간이 적은 것이 원하는 조성제어를 하는데 있어서 유리할 수 있다. 이 역시 박막의 용도 및 목적하는 특성에 따라 당업자가 적절하게 금속 소스 화합물을 선택할 수 있다.
본 발명에 따른 일실시예에 있어서, 상기 도판트 전구체의 비제한적인 예로는 Al 소스(source)로서 트리메틸 알루미늄(trimethyl aluminum, TMA)이 있고, 박막 매트릭스 전구체의 비제한적인 예로는 Zn 소스로서 디에틸 아연(dietyl zinc, DEZ)이 있다. 특히 TMA와 DEZ로 인해 형성되는 Al 도판트 원자층과 ZnO 박막 매트릭스 원자층 간에 있어서 상호 확산 계수가 작기 때문에, 적어도 400℃를 넘는 고온 조건이 아니고서는 상호 확산을 무시할 수 있다는 이점이 있다.
도 1에 나타난 바와 같이, 본 발명에 따른 복합박막의 구체적인 구성을 아래와 같이 설명한다. 구체적으로 도판트 원자층이 Al2O3이고 박막 매트릭스 원자층이 ZnO로 이루어진, 본 발명의 일 실시예에 따른 Al이 국부적으로 도핑된 ZnO 복합박막의 구조가 도 1에 예시되어 있다.
본 발명에 따른 ZnO 박막은 층 단면의 일부 영역층이 Al으로 도핑된 도핑영역층일 수 있으며, 도 1에는 박막 하부 영역에 구분되어 형성되어 위치하고 있음을 볼 수 있다. 도핑영역층을 제외한 나머지 영역은 비도핑영역층으로, ZnO 원자층 만으로 구성되어 있다. 즉, 상기 예시된 복합박막은 1개의 도핑영역층과 1개의 비도핑영역층을 구비한다. 상기 도핑영역층을 확대해보면, ZnO(박막) 원자층과 Al2O3(도판트) 원자층이 순차적으로 적층되어 있는 구조임을 확인할 수 있다. 이때, ZnO 원자층과 Al2O3 원자층의 두께는 각각의 단원자 증착 사이클을 연속적으로 몇 회 실시하느냐에 따라 달라질 수 있으며, 이들의 두께를 조절함으로써 도핑영역층의 Al 도판트 조성을 조절할 수 있다. 나아가 상기 Al2O3 원자층은 Al2O3만으로 이루어져 있으며, 따라서 본 발명에 따른 Al 도핑이란, Al 원자층의 삽입이라는 개념으로 이해할 수 있다. 결론적으로 상기 도핑영역층과 상기 비도핑영역층은 Al 도판트 원자층의 유무로 인하여 명확히 다른 성분 조성을 가지고 있으며, 이들이 적층됨으로써 박막 단면의 두께 방향으로 비대칭적이고 복합적인 성분조성을 나타냄은 앞서 설명한 바와 같다. 특히, 일반적으로 박막에 도핑된 도판트 물질의 경우 박막 내에서 박막 전체로 확산되어 조성이 전체적으로 균일해지는 특성이 있음에 반해, 본 발명에 따른 복합박막은 도판트 물질이 확산되지 않고 독립된 도판트 원자층을 구비하여, 박막 두께 방향으로 구별되며 불연속적인 성분조성을 나타내는 특징이 있다.
본 발명에 따른 복합박막은 박막 내 도핑영역층의 위치와 이의 도판트 농도에 따라 박막의 특성이 다양하게 변화될 수 있다.
먼저, 구체적인 박막의 용도와 기능성을 고려하여, 박막 내 도핑영역층의 위치를 결정할 수 있다. 즉, 앞서 설명한 바와 같이, 본 발명의 복합박막은 도핑영역층과 비도핑영역층 간 조성상의 비대칭적 특성이 존재하며, 특히 도핑영역층은 비도핑영역층과는 달리 도판트 원자층이 구비되어 별개의 광학적 및 전자기적 특성을 나타내게 된다. 따라서, 이러한 도핑영역층의 특성을 고려하여, 사용될 전자 소자의 특성에 맞추어 도핑영역층의 위치를 결정할 수 있다.
예를 들어, 본 발명에 따른 복합박막이 DRAM의 절연막으로 사용되는 경우, 전극과 접합하는 박막 영역층에서만 전자 주입 배리어를 높게 하고, 즉 밴드갭을 크게 하고, 나머지 영역층에서는 높은 유전 계수를 가지게 하는 것이 중요하다. 따라서, 이경우 복합박막의 상하부 양끝 영역층을 도핑영역층으로 하는 것이 유리하며, 이는 본 발명에 따른 복합박막 제조 시 단원자 증착공정 초기 및 말기에 도판트 전구체를 이용하여 도판트 원자층을 적층하여 도핑영역층을 형성함으로써 박막의 상하부 양끝 영역층에 도핑영역층을 형성시킬 수 있다. 나아가 이때 박막의 중간 영역층은 비도핑영역층으로 이루어지기 때문에, 해당 영역은 높은 유전 계수를 가지게 할 수 있다.
또한 본 발명의 일 실시예에 따라 복합박막이 박막 트랜지스터의 동작층으로 사용되는 경우, 특히 도핑영역층의 위치에 따라 각기 다른 독립적인 트랜지스터 특성에 영향을 미침을 확인하였다(실험예 3 내지 6). 도핑영역층이 박막의 하부, 즉 반도체/절연막 계면에 위치할 경우, 트랜지스터의 온(on) 특성(예를 들어, 모빌리티)에 큰 영향을 미칠 수 있다. 반면 도핑영역층이 박막의 상부, 즉 복합박막 표면에 위치할 경우, 트랜지스터의 오프(off) 특성(예를 들어, 문턱 전압)에 큰 영향을 미칠 수 있다. 따라서, 트렌지스터의 켜져있는 상태(스위치 온)의 전기적 특성을 향상시키기 위해서는 모빌리티가 증가됨이 유리하기 때문에, 복합박막의 하부 영역층(반도체/절연막 계면)을 도핑영역층으로 형성하여 모빌리티를 증가시킬 수 있다. 이 경우, 본 발명에 따른 복합박막 제조시 단원자 증착공정 초기에 도판트 전구체를 이용하여 도판트 원자층을 적층하여 도핑영역층을 형성함으로써 박막의 하부 영역층에 도핑영역층을 형성시킬 수 있다. 나아가 이때 도핑영역층 상부에 적층된 비도핑영역층은 높은 유전 계수를 가짐으로써 절연막의 역할을 수행할 수 있다. 한편, 트랜지스터의 정밀한 제어를 위해서는 도핑영역층을 복합박막의 상부(박막 표면)에 형성시켜 문턱 전압을 용이하게 제어할 수 있으며, 이는 특히 디스플레이 패널에 있어서 적합할 수 있다. 이 경우, 본 발명에 따른 복합박막 제조시 먼저 박막 매트릭스 전구체만을 펄스하여 단원자 증착공정을 수행함으로써 비도핑영역층을 형성하고, 이후 박막이 증착되어 박막 상부 영역에 도달했을 때 도판트 전구체를 이용하여 도핑영역층을 형성함으로써 박막의 상부 영역층에 도핑영역층을 형성시킬 수 있다.
위와 같이 복합박막의 어느 영역층을 도핑영역층으로 결정할 것인지에 따라 박막의 특성이 달라질 수 있으며, 또한 전체 복합박막 대비 상기 도핑영역층의 물리적인 두께의 비율에 따라 전체 박막의 특성도 달라질 수 있으며, 이는 당업자가 용도에 맞게 적절히 선택하여 결정할 수 있다. 본 발명의 일실시예에 있어서, 상기 도핑영역층의 두께는 2nm 내지 4nm일 수 있으나, 상기 설명한 바와 같이 특별히 제한되는 것은 아니며, 당업자가 적절히 선택할 수 있다.
위와 같이, 본 발명에 따른 복합박막이 DRAM의 절연막 또는 트렌지스터의 동작층으로 사용될 경우의 도핑영역층의 위치 및 형성 방법에 대하여 구체적으로 설명하고 있다 하여도, 본 기술분야의 당업자는 본 명세서에 개시된 용도 및 응용방법들이, 본 발명의 도핑영역층을 갖는 복합박막을 필요로 하는 다른 전자 소자들까지 다양한 유형으로 적용될 수 있음을 이해해야 한다.
나아가 본 발명에 따른 복합박막에 있어서 도핑영역층의 위치뿐만 아니라 이의 도판트 농도 역시 박막의 특성을 결정짓는 중요한 인자가 될 수 있다. 본 발명의 일 실시예에 따라 복합박막이 박막 트랜지스터의 동작층으로 사용되는 경우, 도핑영역층이 박막의 하부에 위치해 있을 때 도판트 농도가 일정 수준을 넘어서면 오히려 모빌리티가 감소하는 현상을 확인할 수 있었다(실험예 6). 한편 도핑영역층이 박막의 상부에 위치해 있을 때 도판트 농도가 증가할수록 문턱 전압이 보다 큰 폭으로 변화함을 확인할 수 있었다(실험예 5).
따라서 원하는 박막의 특성을 위해 도판트 농도를 적절히 조절함이 필요하며, 이는 단원자 증착공정에 있어서 도판트 사이클과 박막 사이클의 비율을 조절하여 도판트 원자층과 박막 매트릭스 원자층의 비율을 조절함으로써, 도판트 농도(원자 비율)를 조절할 수 있다. 보다 자세히는 후술한다.
본 발명의 제2양태는 단원자 증착(atomic layer deposition, ALD)법을 이용하여, 기판 상에, 본 발명에 따른 복합박막을 제조하는 방법으로서, 도판트 전구체를 이용하여 1 이상의 도판트 원자층을 적층하여 도핑영역층을 형성하는 단계를 포함하고, 상기 도핑영역층을 형성하는 단계는, 반응 챔버 내에 도판트 전구체를 펄스(pulse)하여 ALD사이클에 의해 상기 도판트 원자층을 적층하는 제1단계; 및 박막 매트릭스 전구체를 펄스하여 ALD사이클에 의해 박막 매트릭스 원자층을 적층하는 제2단계를 포함하며, 상기 제1단계 및 제2단계는 서로 상반된 순서로 진행될 수 있는 것이 특징인 제조 방법을 제공한다.
본 발명의 제2양태에 따른 제조 방법에서의 구체적인 용어, 발명의 특징 및 기본 원리들은 앞서 제1양태에 따른 복합박막에서 설명한 바와 같다.
본 발명에 따른 상기 단원자 증착은, 반응 공간, 즉 통상적인 단원자 증착 공정에 있어서의 조건들을 제어할 수 있는 반응 챔버 내에서 수행될 수 있다. 상기 반응 챔버는, 예를 들어 단일 웨이퍼형 원자층 증착기(single-wafer ALD reactor)의 반응 챔버, 또는 동시에 복수의 기판들 상의 증착이 수행되는 배치형 원자층 증착기(batch ALD reactor)의 반응 챔버일 수 있다. 본 발명에 따른 복합박막은 상기 동일한 반응 챔버 내에서 인 시츄로 도핑영역층 및 비도핑영역층을 형성함으로써 제조될 수 있다.
본 발명에 따른 복합박막이 형성되는 상기 기판은 통상적으로 그 위에 박막 증착이 요구되는 워크 피스(workpiece)이며, 이의 비제한적인 예로서, 실리콘, 실리카(silica), 코팅된 실리콘(coated silicon), 구리나 알루미늄과 같은 금속, 유전 물질들, 질화물들, 또는 이들의 조합일 수 있다.
본 발명에 있어서, 1 이상의 도판트 원자층을 포함하는 상기 도핑영역층을 형성하는 단계는 구체적으로 반응 챔버 내에 도판트 전구체를 펄스(pulse)하여 ALD사이클에 의해 상기 도판트 원자층을 적층하는 제1단계와 박막 매트릭스 전구체를 펄스하여 ALD사이클에 의해 박막 매트릭스 원자층을 적층하는 제2단계를 포함하며, 상기 제1단계 및 제2단계는 순차적으로 수행되거나 상반된 순서로 진행될 수 있으며, 특별히 제한되는 것은 아니다. 예를 들어, 제1단계를 통하여 도판트 원자층인 B층이 형성될 수 있고, 제2단계를 통하여 박막 매트릭스 원자층인 A층이 형성될 수 있다. 제1단계와 제2단계가 순차적으로 수행되면 B층 다음에 A층이 적층되며(B-A), 상반된 순서로 진행되면 A층 다음에 B층이 적층된다(A-B).
특히, 상기 제1단계 및 제2단계는 반복하여 수행될 수 있다. 나아가, 상기 제1단계 및 제2단계는 일정한 순환 규칙에 따라 반복하여 수행됨으로써 규칙적으로 적층될 수 있으며, 또는 특별한 규칙 없이 반복하여 수행됨으로써 불규칙하게 적층되어 도핑영역층을 형성할 수 있다. 규칙적으로 적층하는 경우는, 앞서 설명한 바와 같이, 예를 들어 A-B-A-B-A-B… 와 같은 형태로 적층하는 것을 의미하며, 불규칙하게 적층하는 경우는, 앞서 설명한 바와 같이, 예를 들어 A-A-B-A-B-B-A-A… 와 같은 형태로 적층하는 것을 의미한다.
나아가 본 발명에 따른 도핑영역층의 형성에 있어서, 상기 제1단계의 ALD사이클은 n번 수행되고, 상기 제2단계의 ALD사이클은 m번 수행되며, 상기 n과 m의 횟수를 조절하여 도핑 농도를 조절할 수 있다. 예를 들어, 도 3에 나타난 바와 같이, 제1단계는 1번(n=1), 제2단계는 2번(m=2)수행하는 경우, B-A-A 와 같은 층이 적층될 수 있다.
이때, 상기 B-A-A까지 적층하는 주기를 슈퍼사이클이라 할 수 있다. 즉 슈퍼사이클은 제1단계 및 제2단계가 규칙적으로 반복하여 수행되는 경우에 있어서, 제1단계의 ALD사이클이 n번 수행되고, 제2단계의 ALD사이클이 m번 수행된 주기를 의미한다. 따라서, 본 발명에 따른 도핑영역층 형성 단계는 상기 슈퍼사이클을 x번 반복하여 수행함으로써, 원하는 층 두께가 만들어질 때까지 수행할 수 있다. 만약, 상기 예에서 슈퍼사이클을 3회 실시한다면(x=3), B-A-A-B-A-A-B-A-A 와 같은 도핑영역층이 형성된다. 이때, 도핑영역층 내 도판트 원자층은 3개이고(N=3), 박막 매트릭스 원자층은 6개이며(M=6), n:m=N:M 이며, 이 경우엔 1:2임을 확인할 수 있다.
본 발명에 따른 상기 도핑영역층을 형성하는 단계에 있어서, 상기 n:m은 1:1 내지 1:40 일 수 있다.
본 발명에 있어서, 도판트 원자층 또는 박막 매트릭스 원자층을 증착하는 방법은 본 기술분야의 통상적인 단원자 증착법에 의해 수행될 수 있다. 이는 도판트 전구체 또는 박막 매트릭스 전구체인 금속 소스 화합물과, 반응물인 산소 소스 화합물을 교대로 공급하여 금속산화막(산화된 금속 원자층)을 형성하는 공정으로서, 반응 챔버 내 기판의 온도를 일정하게 유지하면서 반응 챔버 내부로 전구체인 금속 소스 화합물과, 반응물인 산소 소스 화합물을 기질에 번갈아 공급하여 흡착 및 반응시키고 이들 단계 사이에 반응기를 배기하거나 반응기에 아르곤과 같은 비활성 기체를 보내어 반응하지 않은 잔류물과 부산물을 제거하는 과정을 통해 원자층을 형성하여 하나 하나 적층하는 방법으로, 보다 구체적으로는 하기 제a단계 내지 제d단계로 나타낼 수 있다. 이와 관련하여 도 3에는 본 발명에 따른 단원자 증착 사이클에 대한 개요도가 나타나 있다.
반응 챔버 내에 도판트 전구체 또는 박막 매트릭스 전구체를 펄스하는 제a단계; 상기 반응 챔버로부터 여분의 도판트 전구체 또는 박막 매트릭스 전구체를 제거하는 제b단계; 상기 반응 챔버 내에 반응물을 펄스하는 제c단계; 및 상기 반응 챔버로부터 여분의 반응물 및 반응 생성물을 제거하는 제d단계.
상기 제a단계 내지 제d단계를 1 사이클(cycle)이라 하며, 상기의 사이클을 통해 1 원자층을 형성할 수 있다.
상기 제c단계의 반응물은 H2O, O2, O3, O 라디칼들, H2O2 및 D2O로 이루어진 군으로부터 선택된 어느 하나 이상일 수 있으나, 특별히 제한되는 것은 아니다.
본 발명의 제3양태는 상기 제1양태의 복합박막을 구비한 전자 소자를 제공한다. 본 발명에 있어서, 상기 전자 소자는 구체적으로 트랜지스터 또는 DRAM일 수 있으나 특별히 제한되는 것은 아니다.
본 발명의 제3양태에 따른 전자 소자에서의 구체적인 용어, 발명의 특징 및 기본 원리들은 앞서 제1양태에 따른 복합박막의 구체적인 응용예에서 설명한 바와 같다. 즉, 본 발명에 따른 복합박막에 있어서의 도핑영역층의 위치와 이의 도판트 농도를 조절하여 박막의 특성을 변화시킴으로써, 이를 구비한 전자 소자로 사용될 수 있다.
본 발명에 따른 복합박막은 박막 일부에 도판트 원자층을 포함하는 도핑영역층을 구비함으로써, 박막 두께 방향으로 성분상에 있어서 복합 및 비대칭적 특성을 갖게 되고, 이는 도핑영역층과 비도핑영역층간의 밴드 구조가 달라지게 됨으로써 박막의 층 영역별로 전자기적 특성이 달라지게 되고, 기능성이 향상되어 디스플레이, 메모리, 반도체 영역 전반에 걸쳐서 사용될 수 있다.
나아가 복합박막 내 도핑영역층의 위치 및 이의 도판트 농도에 따라 다양한 전자기적 특성에 영향을 미치며, 따라서 도핑영역층의 위치 및 농도를 조절함으로써 박막의 전자기적 특성을 목적에 따라 손쉽게 조절할 수 있다.
본 발명에 따른 복합박막은 단원자 증착법으로 제조됨으로써, 간단한 공정을 통하여 박막의 광학적 및 전자기적 특성을 제어할 수 있으며, 별도의 추가 공정이나 복수의 막을 따로따로 제조할 필요가 없기 때문에 생산 단가 측면에서도 유리하다.
도 1은 본 발명의 일 실시예에 따른 Al이 박막 하부에 국부적으로 도핑된 ZnO 복합박막의 구조를 나타낸 개략도이다.
도 2는 본 발명에 따른 복합박막을 제조하기 위한 반응장치의 개략도이다.
도 3은 본 발명에 따른 복합박막의 제조방법인 단원자 증착 사이클에 대한 개요도이다. A는 박막 매트릭스 전구체, B는 도판트 전구체를 나타낸다.
도 4는 본 발명의 일 실험예에서 수행된, 도핑된 Al의 농도에 따른 전자분광 화학분석(XPS) 그래프이다. 도 4a는 Al의 원자 비율(농도)이 약 7%일 때, 도 4b는 약 20%일 때, 및 도 4c는 약 50%일 때를 나타낸다.
도 5는 본 발명의 일 실험예에서 수행된, 본 발명에 따른 Al이 국부적으로 도핑된 ZnO 복합박막과 ZnO 단일박막에 있어서의 박막 단면 TEM 이미지와 EDX 라인 분포 결과 그래프이다. 도 5a는 ZnO 단일 박막을 나타내며, 도 5b는 Al이 국부적으로 도핑된 ZnO 복합박막을 나타낸다.
도 6은 본 발명의 일 실험예에서 수행된, 복합박막 내 Al 도핑영역층 위치에 따른 트랜지스터 동작 특성을 나타낸 그래프이다. 도 6a 및 도 6b는 Drain Current-Gate Voltage에 대한 I-V 특성 그래프이며, 도 6c는 Saturation Mobility-Gate Voltage에 대한 그래프이다.
도 7은 본 발명의 실시예에서 제조된 복합박막의 박막 깊이에 대한 XPS depth 분석 결과를 나타낸 그래프이다. 도 7a 내지 7c는 실시예 1 내지 3에 따른 방법으로 제조된, 박막 상부에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막에 관한 그래프이고, 도 7d 내지 도 7f는 실시예 4 내지 6에 따른 방법으로 제조된, 박막 하부에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막에 관한 그래프이다.
도 8은 본 발명의 실시예 1 내지 3에서 제조된, 박막 상부에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막의 트랜지스터 동작 특성을 나타낸 그래프이다. 도 8a 및 도 8b는 Drain Current-Gate Voltage에 대한 I-V 특성 그래프이며, 도 8c는 Saturation Mobility-Gate Voltage에 대한 그래프이고, 도 8d는 각각 6개 샘플에 대한 문턱 전압 그래프이고, 도 8e는 각각 6개 샘플에 대한 포화 모빌리티 그래프이다.
도 9는 본 발명의 실시예 4 내지 6에서 제조된, 박막 하부에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막의 트랜지스터 동작 특성을 나타낸 그래프이다. 도 9a 및 도 9b는 Drain Current-Gate Voltage에 대한 I-V 특성 그래프이며, 도 9c는 Saturation Mobility-Gate Voltage에 대한 그래프이고, 도 9d는 각각 6개 샘플에 대한 문턱 전압 그래프이고, 도 9e는 각각 6개 샘플에 대한 포화 모빌리티 그래프이다.
이하, 본 발명을 실시예를 통하여 보다 상세하게 설명한다. 그러나 이들 실시예는 본 발명을 예시적으로 설명하기 위한 것으로 본 발명의 범위가 이들 실시예에 한정되는 것은 아니다.
도 2를 참조하여 본 발명에 따른 복합박막을 제조하기 위한 단원자 증착 반응 장치를 설명한다.
상기 반응 장치는, 단원자 증착이 수행되는 반응 챔버(1), 상기 반응 챔버를 가열해주는 히터(2), 상기 반응 챔버와 연결되는 캐리어 가스 유입부(3), 상기 반응 챔버로부터 가스가 배출되는 가스 분출구(4), 상기 반응 챔버와 연결되는 박막 매트릭스 전구체 공급 캐니스터(5), 상기 반응 챔버와 연결되는 도판트 전구체 공급 캐니스터(6), 상기 반응 챔버와 연결되는 반응물(산소 소스 물질) 공급 캐니스터(7), 박막 매트릭스 전구체 매뉴얼 밸브(8), 도판트 전구체 매뉴얼 밸브(9), 반응물 매뉴얼 밸브(10), 박막 매트릭스 전구체 공압 밸브(11), 도판트 전구체 공압 밸브(12) 및 반응물 공압 밸브(13)로 이루어져 있다.
상기 반응 장치를 통한 단원자 증착 수행 시, 박막 매트릭스 전구체, 도판트 전구체 및 반응물의 메뉴얼 밸브는 모두 열어놓고, 해당 증착 단계에 대응하는 공압 밸브를 열어 알맞은 소스 물질을 공급해 줌으로써, 본원발명에 따른 단원자 증착을 이용한 복합박막 제조가 가능하다.
보다 구체적으로 본 발명에 따른 복합박막 제조에 있어서, 상기 도판트 전구체로는 트리메틸 알루미늄(TMA), 박막 매트릭스 전구체로는 디에틸 아연(DEZ), 반응물로는 물(H2O) 및 캐리어 가스는 질소(N2)를 선택하였다. 캐니스터들(5~7)은 각각 순서대로 15℃, 15℃, 및 10℃로 증착 과정동안 유지시켰다.
ZnO 박막 매트릭스 원자층을 형성하기 위한 사이클은 DEZ 펄스→퍼지→H2O 펄스→퍼지 단계로 이루어지며, 각각 0.5s→10s→0.1s→10s의 시간으로 제어하여 사이클을 수행하였다. Al2O3 도판트 원자층을 형성하기 위한 사이클은 TMA 펄스→퍼지→H2O 펄스→퍼지 단계로 이루어지며, 세부 단계의 수행시간은 앞서 ZnO 박막 매트릭스 원자층 사이클과 동일하게 수행하였다.
상기 사이클을 통한 증착 과정 동안 온도는 150℃로 유지하였다.
상기 퍼지를 위한 캐리어 가스인 질소는 증착 과정 동안 유량을 500sccm으로 조절하였다.
단원자 증착을 통해 제조된 박막 샘플들은 1시간 동안 진공에서 200℃의 온도로 열처리하였다.
실시예 1 내지 3: 박막 상부에 도핑영역층을 구비한, Al 으로 도핑된 ZnO 복합박막의 제조
본 발명에 따른 복합박막을 아래와 같이 제조하였다. 구체적으로, 도판트 전구체로는 트리메틸 알루미늄(TMA), 박막 매트릭스 전구체로는 디에틸 아연(DEZ)을 선택하여, Al2O3 도판트 원자층을 갖는 도핑영역층을 구비한 Al으로 도핑된 ZnO 복합박막을 제조하였다. 이때, 상기 복합박막은 트랜지스터 동작층으로서, 벌크 영역인 복합박막 표면(박막 상부)에 도핑영역층을 형성하였으며, 구체적으론 아래와 같다.
본 실시예에 따른 복합박막은 ZnO 기반의 트랜지스터 박막 동작층을 목표로 하고 있기 때문에, 총 두께가 약 20nm 정도 되는 박막이 적당하며, 이를 감안하였을 때 도판트 원자층을 갖는 도핑영역층은 전자 응집층이 형성되는 4nm 이내의 두께가 적절하며, 나머지 약 16nm 정도는 비도핑영역층으로 형성됨이 적절하다.
실리콘 산화막이 100nm 형성되어 있는 실리콘 기판을 챔버 내에 투입하여 위치시켰다. 본 실시예에 있어서 박막 하부는 비도핑영역층인 ZnO 박막 매트릭스 원자층 만으로 이루어져야 하기 때문에, 도판트 전구체인 디에틸 아연(DEZ)만을 펄스하여, ZnO 박막 매트릭스 원자층을 증착시켜 비도핑영역층을 형성시켰다. 이때, 두께는 16nm가 되도록 사이클의 횟수를 약 80회로 조절하였다.
비도핑영역층을 형성시킨 이후, 도판트 원자층을 갖는 도핑영역층을 약 5nm 두께로 형성시켜 총 두께 20nm인 복합 박막을 제조하였다. 구체적으로, 4nm 두께를 위해 도핑영역층은 20 사이클 이내로 수행하여 형성하기로 결정하였다. 도판트 전구체(TMA)를 펄스하여 도판트 원자층을 적층하는 사이클을 1회 수행함에 따라, 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 10회 수행하는 경우(n:m=1:10, 실시예 1), 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 3회 수행하는 경우(n:m=1:3, 실시예 2) 또는 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 1회 수행하는 경우(n:m=1:1, 실시예 3)로 각각 나누어 증착을 수행하였다. 위와 같은 슈퍼사이클을 반복하여, 총 사이클이 약 20사이클이 되었을 때 중단하여 도핑영역층의 두께가 4nm가 되도록 형성하였다.
결과적으로, 박막의 일부 영역인 박막 상부가 Al으로 도핑된 ZnO 복합박막을 제조하였다. 상기 실시예 1에 따른 박막의 도핑영역층 내 Al의 원자 비율(농도)은 약 7%이고, 실시예 2는 약 20%, 및 실시예 3은 약 50%였다.
실시예 4 내지 6: 박막 하부에 도핑영역층을 구비한, Al 으로 도핑된 ZnO 복합박막의 제조
본 실시예에 있어서 복합박막은 트랜지스터 동작층으로서, 반도체/절연막 계면(박막 하부)에 도핑영역층을 형성하였다. 도핑영역층을 박막 하부에 형성시켰다는 것을 제외하고, 상기 실시예 1 내지 3과 동일하게 수행하였다. 구체적으론 아래와 같다.
박막 하부 영역을 도핑영역층으로 하기 위해, 먼저 실리콘 기판상에 도핑영역층 형성을 20 사이클 이내(약 4nm)로 수행하였다. 도판트 전구체(TMA)를 펄스하여 도판트 원자층을 적층하는 사이클을 1회 수행함에 따라, 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 10회 수행하는 경우(n:m=1:10, 실시예 4), 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 3회 수행하는 경우(n:m=1:3, 실시예 5) 또는 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 1회 수행하는 경우(n:m=1:1, 실시예 6)로 각각 나누어 증착을 수행하였다. 위와 같은 슈퍼사이클을 반복하여, 총 사이클이 약 20사이클이 되었을 때 중단하여 도핑영역층의 두께가 4nm가 되도록 형성하였다.
이후 상기 도핑영역층 상에 도판트 전구체인 디에틸 아연(DEZ)만을 펄스하여, ZnO 박막 매트릭스 원자층을 증착시켜 비도핑영역층을 형성시켰다. 이때, 두께는 16nm가 되도록 사이클의 횟수를 약 80회로 조절하였으며, 결과적으로 총 두께 약 20nm, 박막의 일부 영역인 박막 하부가 Al으로 도핑된 ZnO 복합박막을 제조하였다. 상기 실시예 4에 따른 박막의 도핑영역층 내 Al의 원자 비율(농도)은 약 7%이고, 실시예 5는 약 20%, 및 실시예 6은 약 50%였다.
비교예 1: ZnO 단일박막의 제조
실리콘 산화막이 100nm 형성되어 있는, 상기 실시예 1 내지 6과 동일한 실리콘 기판을 챔버 내에 투입하여 위치시켰다. 상기 기판 상에, 단원자 증착법을 이용하여 박막 매트릭스 원자층을 적층함으로써 ZnO 단일박막을 제조하였다. 상기 실시예 1 내지 6과는 다르게 도판트 전구체(TMA)는 사용하지 않고, 박막 매트릭스 전구체인 디에틸 아연(DEZ)만을 펄스하여 사이클을 총 약 100회 반복 수행함으로써, 총 두께 20nm의 ZnO 단일박막을 제조하였다.
실험예 1: XPS 분석 (구체적으로 어떤 복합박막을 대상으로 수행?)
상기 실시예 4 내지 6에 따른 방법으로 제조된, 박막의 일부 영역인 박막 하부가 Al으로 도핑된 ZnO 복합박막에 대하여 전자분광 화학분석(XPS)을 이용하여 표면분석(박막분석)을 수행하였다.
상기 실시예 4 내지 6에 따른 방법으로 제조된 복합박막을 1시간 동안 공기중에서 400℃로 열처리한 후, 박막 깊이에 따른 Al 2p 피크 분포를 XPS 분석으로 살펴보았다. 이온 빔 출력을 500eV로 고정하고 매 10초 간격으로 스펙트럼 포착을 수행하였다. 그 결과를 도 4에 나타내었다.
상기 XPS 분석 결과를 통하여, 상기 복합박막이 국부적으로 일부 영역층에만 Al2O3 원자층이 존재함을(Al이 도핑됨을) 확인할 수 있다. 나아가, 도핑된 Al의 농도가 증가함에도 불구하고(예를 들어, 도 4c) Al 피크가 특정 영역에만 존재하고 있어, 박막이 높은 온도로 열처리가 됐음에도 도판트 물질인 Al의 확산이 제한되어 거의 일어나지 않음을 확인할 수 있다. 이로써 본 발명에 따른 복합박막의 경우, 도판트가 박막 전체로 확산되지 않고 명확히 도핑영역층 내에서만 존재하는 것으로, 국부적으로 박막 일부 영역에만 Al이 도핑 가능함을 확인하였다.
실험예 2: TEM 이미지 및 EDX 분석
본 발명에 따른 복합박막에 대하여 TEM 이미지 및 EDX 분석을 수행하였다. 본 실험예 2의 분석 대상인 복합박막은 아래와 같이 제조하였다.
도핑영역층을 박막 중간에 형성시켰다는 것을 제외하고는, 상기 실시예 1 내지 3 또는 실시예 4 내지 6과 유사하게 수행하였다. 구체적으로, 실리콘 기판 상에 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 45회 수행하고, 이어서 그 위에 도판트 원자층을 적층하는 사이클을 1회 수행함에 따라, 박막 매트릭스 원자층을 적층하는 사이클을 1회 수행하는 슈퍼사이클(n:m=1:1)을 5회(총 10사이클) 수행하고, 나아가 그 위에 다시 박막 매트릭스 원자층을 적층하는 사이클을 45회 수행하였다(ZnO 45사이클→도핑 10사이클→ ZnO 45사이클).
비교예 1에서 제조된 ZnO 단일박막 및 상기 제조된 복합박막에 있어서, 각각의 박막 단면 TEM 이미지와 EDX 라인 분포 결과를 각각 도 5a 및 도 5b에 나타내어 이들을 비교하였다.
먼저, 비교예 1의 단일박막 단면 TEM 이미지(도 5a)와 상기 제조된 복합박막의 TEM 이미지(도 5b)를 비교하면, 본 발명에 따른 복합박막의 경우 Al 도핑영역층이 비도핑역층과는 구별되는 전자밀도를 가짐으로써, 도핑영역층이 박막 내에 명확히 형성되어 있음을 확인할 수 있다.
나아가, TEM 이미지에 화살표 방향에 대한 EDX 라인 분포를 비교하였을 때, 복합박막의 경우 Al이 델타함수와 비슷한 형태로 박막 중간에서 나타나고 있어, 명확히 구별되는 Al 도핑영역층의 존재를 관찰할 수 있었다(도 5b). 이는 앞서 도 4에서 확인한 바와 동일한 결과이다.
실험예 3: 도핑영역층 위치(국부적 도핑 위치)에 따른 트랜지스터 동작 특성
본 발명에 따른 복합박막에 있어서 도핑영역층 위치에 따른 트랜지스터 동작 특성의 차이를 살펴보기 위해, Al 도판트 농도는 동일하지만 박막 두께 방향에 있어 도핑영역층의 형성 위치를 달리하여 트랜지스터 동작 특성을 살펴보았다.
도핑영역층 형성 사이클은 모든 복합박막에 있어서, 도판트 전구체(TMA)를 펄스하여 도판트 원자층을 적층하는 사이클을 1회 수행함에 따라, 박막 매트릭스 전구체(DEZ)를 펄스하여 박막 매트릭스 원자층을 적층하는 사이클을 3회 수행하였다(n:m=1:3). 이러한 슈퍼사이클을 3회 반복하여 총 12사이클이 되도록 수행함으로써 도핑영역층을 형성하였다.
상기 도핑영역층의 위치를 달리하기 위하여, 먼저 비도핑영역층인 ZnO 사이클을 10번 수행하고 상기 도핑영역층 사이클을 수행하고 다시 ZnO 사이클을 90번 수행하여(ZnO 10사이클→도핑 12사이클→ZnO 90사이클) 첫번째 복합박막을 제조하였다(10). 두번째 복합박막은 ZnO 25사이클→도핑 12사이클→ZnO 75사이클을 수행하여 제조하였고(25), 세번째 복합박막은 ZnO 50사이클→도핑 12사이클→ZnO 50사이클을 수행하여 제조하였고(50), 네번째 복합박막은 ZnO 75사이클→도핑 12사이클→ZnO 25사이클을 수행하여 제조하였고(75), 다섯번째 복합박막은 ZnO 90사이클→도핑 12사이클→ZnO 10사이클을 수행하여 제조하였다(90). 즉, 도핑영역층의 위치를 반도체/절연막 계면과 가까운 박막 하부 쪽부터, 박막 표면인 박막 상부 쪽까지 다양하게 분포시켜 제조하였다.
상기 복합박막들을 비교예 1의 단일박막(ref)과 비교하여 이들을 동작층으로 하는 박막 트랜지스터의 동작 특성을 살펴보았다. 실리콘 기판을 게이트 전극으로 한 박막 트랜지스터로서의 전도 특성을 도 6a 내지 도 6c에 나타내었다.
먼저, 도핑영역층이 박막 하부인 반도체/절연막 계면과 가깝게 위치한 경우(10)의 모빌리티(Mobility)는 ZnO 단일박막(ref)에 비해 1/3 수준으로 급격히 감소함을 확인할 수 있었다. 그러나 반도체/절연막 계면으로부터 도핑영역층이 멀리 떨어질수록(예를 들어, 75 및 90), ZnO 단일박막의 모빌리티와 별다른 차이가 없음을 확인할 수 있었다. 이로써, 도핑영역층이 박막 하부인 반도체/절연막 계면과 가깝게 위치할수록 박막의 모빌리티에 더 많은 영향을 미치며, 특정 두께 이상으로 멀리 위치하면 모빌리티 특성에 거의 영향을 주지 않음을 확인하였다(도 6c).
나아가, 도핑영역층이 반도체/절연막 계면으로부터 도핑영역층이 멀리 떨어진 경우(75 및 90), I-V 특성 곡선이 음의 평형이동(negative parallel shift)함을 확인할 수 있었다(도 6a 및 도 6b).
상기의 결과들로부터, 도핑영역층의 독립적인 위치에 따라 박막의 독립적인 특성에 영향을 미침을 확인할 수 있으며, 구체적으로 온(on) 특성은 박막 하부에 위치한 도핑영역층에 의해, 오프(off) 특성은 박막 상부에 위치한 도핑영역층에 의해 영향을 받음을 알 수 있다. 이로써 목적하는 박막 트랜지스터의 특성에 따라 도핑영역층의 위치 및 개수를 조절함으로써 복합 특성을 갖는 박막을 제공할 수 있음을 확인하였다.
실험예 4: 도핑영역층 위치 및 Al 농도에 따른 XPS 분석
본 발명에 따른 복합박막에 있어서, 도핑영역층의 위치와 도판트(Al)의 농도에 따른, 박막 깊이에 대한 XPS 분석을 수행하였다.
상기 실시예 1 내지 3에 따른 방법으로 제조된, 박막 상부에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막과 상기 실시예 4 내지 6에 따른 방법으로 제조된, 박막 하부에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막에 대하여 XPS 분석을 실시하여 그 결과를 도 7a 내지 도 7f로 나타내었다.
도핑영역층이 박막 상부에 있는 도 7a 내지 도 7c의 경우, 상부 영역에서, Al 도핑 농도가 증가할수록(도 7a에서 도 7c로 갈수록) Al 원자 비율은 증가하고 Zn 원자 비율은 감소하는, 박막 두께 방향으로 성분상 구분되는 도핑영역층이 존재함을 확인할 수 있다.
반면 도핑영역층이 박막 하부에 있는 도 7d 내지 도 7f의 경우, 박막 하부 영역(Si 반도체 계면)에서 Al 도핑 농도가 증가할수록(도 7d에서 도 7f로 갈수록), Al 원자 비율은 증가하며 Zn 원자 비율은 감소하는, 박막 두께 방향으로 성분상 구분되는 도핑영역층이 존재함을 확인할 수 있다.
이로써 본 발명에 따른 복합박막은 박막 내 두께방향으로 명확히 구분되는 도핑영역층의 위치 및 이의 농도를 원하는 대로 조절할 수 있음을 확인하였다.
실험예 5: 박막 상부에 도핑영역층을 구비한, Al 으로 도핑된 ZnO 복합박막의 트랜지스터 동작 특성
상기 실시예 1 내지 3에 따른 방법으로 제조된, 복합박막 표면(박막 상부)에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막의 트랜지스터 동작 특성을 살펴보았고 그 결과를 도 8a 내지 도 8e에 나타내었다. 나아가 비교를 위해 비교예 1에 따른 방법으로 제조된 ZnO 단일박막을 함께 살펴보았다(Ref).
먼저 앞서 실험예 3에서 살펴본 바와 같이, 박막 상부에 도핑영역층을 구비한 실시예 1 내지 3의 복합박막은 비교예 1에 비하여 I-V 특성 곡선이 음의 평형이동(negative parallel shift)함을 확인하였으며(도 8a 및 도 8b), 특히 Al 도판트의 농도가 높아질수록 더 큰 평형이동이 일어남을 확인할 수 있다(실시예 3). 이는 박막 상부에 도핑영역층이 형성될 경우, 박막 트랜지스터의 오프(off) 특성에 영향을 주기 때문이다.
동일한 취지로 문턱 전압(Threshold Voltage)의 경우(도 8d), 비교예 1과 비교하여 큰 폭으로 변화하며, 특히 Al 도판트의 농도가 높아질수록 현저히 큰폭으로 변화함을 살펴볼 수 있다. 그러나 포화 모빌리티(Saturation Mobility)에는 별다른 영향을 주지 않음을 살펴볼 수 있다.
결론적으로, 본 발명에 따른 복합박막에 있어 도핑영역층을 박막 상부에 구비시킬 경우, 오프(off) 특성인 문턱 전압을 제어할 수 있으며 이로써 디스플레이 패널과 같은 분야에 있어서 정밀한 제어가 가능한 박막 트랜지스터를 제공할 수 있음을 확인하였다.
실험예 6: 박막 하부에 도핑영역층을 구비한, Al 으로 도핑된 ZnO 복합박막의 트랜지스터 동작 특성
상기 실시예 4 내지 6에 따른 방법으로 제조된, 박막 하부(반도체/절연막 계면)에 Al으로 도핑된 도핑영역층을 구비한 ZnO 복합박막의 트랜지스터 동작 특성을 살펴보았고 그 결과를 도 9a 내지 도 9e에 나타내었다. 나아가 비교를 위해 비교예 1에 따른 방법으로 제조된 ZnO 단일박막을 함께 살펴보았다(Ref).
먼저 앞서 실험예 3에서 살펴본 바와 같이, 박막 하부에 도핑영역층을 구비한 실시예 4 내지 6의 복합박막은 비교예 1에 비하여 모빌리티가 크게 변화함을 확인하였다(도 9c 및 도 9e). 특히 앞서 실험예 5에서 박막 상부에 도핑영역층이 구비된 실시예 1 내지 3에 따른 박막과는 반대로, 문턱 전압(Threshold Voltage)의 경우(도 9d)엔 별다른 영향을 미치지 못하는 반면 포화 모빌리티(Saturation Mobility)에는 큰 영향을 미침을 살펴볼 수 있다(도 9c 및 도 9e). 이는 박막 하부에 도핑영역층이 형성될 경우, 상부에 형성될 때와는 전혀 다르게 박막 트랜지스터의 온(on) 특성에 영향을 주기 때문이다.
나아가 실시예 4 내지 6의 복합박막에 있어서 Al 농도에 따라 모빌리티 특성이 상반되게 변화함을 살펴볼 수 있었다. 즉, 실시예 4와 같이 Al 농도가 약 7% 정도로 낮은 경우, 비교예 1에 비하여 모빌리티 값이 상당히 증가함을 볼 수 있다. 그러나, 실시에 5 및 6과 같이 Al 농도가 약 20% 내지 약 50%로 높은 경우에는 모빌리티 값이 반대로 상당히 감소함을 볼 수 있다. 이는 지나치게 높아진 Al 원자 농도로 인해, 이물질인 Al이 ZnO 메트릭스를 붕괴시킴으로써 결정화된 ZnO 박막 구조가 유지될 수 없음에 기인한 것으로 사료된다.
결론적으로, 본 발명에 따른 복합박막에 있어 도핑영역층을 박막 하부에 구비시키고(위치), 도판트 농도를 적절한 낮은 값으로 조절(농도, 약 7% 이내)할 경우, 온(on) 특성인 박막 모빌리티를 향상시킬 수 있으며 이로써 트랜지스터 동작층으로 우수한 박막을 제공할 수 있음을 확인하였다.

Claims (21)

  1. 도핑영역층과 비도핑영역층을 구비하여 두께 방향으로 성분상에 있어서 복합 및 비대칭적인 복합박막에 있어서,
    상기 도핑영역층은 단원자 증착(atomic layer deposition, ALD)법으로 형성된 적층구조로서, 도판트 전구체를 이용하여 형성된 도판트 원자층 1 이상을 구비한 것이 특징인 복합박막.
  2. 제1항에 있어서, 상기 도핑영역층은 박막 매트릭스 전구체를 이용하여 형성된 박막 매트릭스 원자층 1 이상을 추가로 구비하며,
    도판트 원자층과 박막 매트릭스 원자층의 적층시 일정한 ALD사이클 순환 규칙에 따라 적층되거나, 일정한 규칙 없이 적층된 것이 특징인 복합박막.
  3. 제2항에 있어서, 상기 도핑영역층 내 도판트 원자층은 N개이고, 박막 매트릭스 원자층은 M개일 때(N과 M은 1 이상의 정수),
    N:M은 1:1 내지 1:40인 것이 특징인 복합박막.
  4. 제1항에 있어서, 상기 도핑영역층 내 도판트 전구체를 이용하여 형성된 2개 이상의 도판트 원자층이 연속적으로 적층된 것이 특징인 복합박막.
  5. 제1항에 있어서, 상기 복합박막은 기판 상에 형성된 것이 특징인 복합박막.
  6. 제1항에 있어서, 상기 복합박막은 DRAM의 절연막이고, 상기 도핑영역층은 전극과 접합하는 부위에 형성되어 있는 것이 특징인 복합박막.
  7. 제1항에 있어서, 상기 복합박막은 박막 트랜지스터의 동작층이고, 상기 도핑영역층은 반도체와의 계면에 형성되어 있는 것이 특징인 복합박막.
  8. 제1항에 있어서, 상기 복합박막은 박막 트랜지스터의 동작층이고, 상기 도핑영역층은 복합박막의 표면에 형성되어 있는 것이 특징인 복합박막.
  9. 제1항에 있어서, 상기 도핑영역층은 2nm 내지 4nm인 것이 특징인 복합박막.
  10. 제2항에 있어서, 상기 도판트 전구체 및 박막 매트릭스 전구체는 각각 서로 다른 금속 소스 화합물이며, 상기 금속은 Ti, Hf, Zr, Si, Al, Ta, Sr, Ba, Sc, Y, La, Eu 및 Dy로 이루어진 군에서 선택된 것이 특징인 복합박막.
  11. 제2항에 있어서, 상기 도판트 전구체는 트리메틸 알루미늄(trimethyl aluminum, TMA)을 포함하고,
    상기 박막 매트릭스 전구체는 디에틸 아연(dietyl zinc, DEZ)을 포함하는 것이 특징인 복합박막.
  12. 단원자 증착(atomic layer deposition, ALD)법을 이용하여, 기판 상에, 제1항 내지 제11항 중 어느 한 항에 기재된 복합박막을 제조하는 방법으로서,
    도판트 전구체를 이용하여 1 이상의 도판트 원자층을 적층하여 도핑영역층을 형성하는 단계를 포함하고,
    상기 도핑영역층을 형성하는 단계는, 반응 챔버 내에 도판트 전구체를 펄스(pulse)하여 ALD사이클에 의해 상기 도판트 원자층을 적층하는 제1단계; 및
    박막 매트릭스 전구체를 펄스하여 ALD사이클에 의해 박막 매트릭스 원자층을 적층하는 제2단계를 포함하며,
    상기 제1단계 및 제2단계는 서로 상반된 순서로 진행될 수 있는 것이 특징인 제조 방법.
  13. 제12항에 있어서, 상기 ALD사이클은,
    반응 챔버 내에 도판트 전구체 또는 박막 매트릭스 전구체를 펄스하는 제a단계;
    상기 반응 챔버로부터 여분의 도판트 전구체 또는 박막 매트릭스 전구체를 제거하는 제b단계;
    상기 반응 챔버 내에 반응물을 펄스하는 제c단계; 및
    상기 반응 챔버로부터 여분의 반응물 및 반응 생성물을 제거하는 제d단계를 포함하는 것이 특징인 제조 방법.
  14. 제12항에 있어서, 상기 제1단계의 ALD사이클은 n번 수행되고,
    상기 제2단계의 ALD사이클은 m번 수행되며,
    상기 n과 m의 횟수를 조절하여 도핑 농도를 조절할 수 있는 것이 특징인 제조 방법.
  15. 제14항에 있어서, 상기 n:m은 1:1 내지 1:40인 것이 특징인 제조 방법.
  16. 제14항에 있어서, 상기 제1단계 및 제2단계는 반복하여 수행되는 것이 특징인 제조 방법.
  17. 제12항에 있어서, 상기 도판트 전구체 및 박막 매트릭스 전구체는 각각 서로 다른 금속 소스 화합물이며, 상기 금속은 Ti, Hf, Zr, Si, Al, Ta, Sr, Ba, Sc, Y, La, Eu 및 Dy로 이루어진 군에서 선택된 것이 특징인 제조 방법.
  18. 제12항에 있어서, 상기 도판트 전구체는 트리메틸 알루미늄(trimethyl aluminum, TMA)을 포함하고,
    상기 박막 매트릭스 전구체는 디에틸 아연(dietyl zinc, DEZ)을 포함하는 것이 특징인 제조 방법.
  19. 제13항에 있어서, 상기 제c단계의 반응물은 H2O, O2, O3, O 라디칼들, H2O2 및 D2O로 이루어진 군으로부터 선택된 어느 하나 이상인 것이 특징인 제조 방법.
  20. 제1항 내지 제11항 중 어느 한 항에 기재된 복합박막을 구비한 것이 특징인 전자 소자
  21. 제20항에 있어서, 트랜지스터 또는 DRAM인 것이 특징인 전자 소자.
KR1020130126765A 2013-10-23 2013-10-23 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법 KR20150048259A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130126765A KR20150048259A (ko) 2013-10-23 2013-10-23 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법
PCT/KR2014/009938 WO2015060636A1 (ko) 2013-10-23 2014-10-22 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126765A KR20150048259A (ko) 2013-10-23 2013-10-23 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037008A Division KR101991456B1 (ko) 2016-03-28 2016-03-28 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20150048259A true KR20150048259A (ko) 2015-05-07

Family

ID=52993161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126765A KR20150048259A (ko) 2013-10-23 2013-10-23 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR20150048259A (ko)
WO (1) WO2015060636A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068172A (ko) * 2019-11-29 2021-06-09 한국생산기술연구원 니켈 용해를 감소하는 mcfc 공기극

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9139906B2 (en) * 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
KR100857461B1 (ko) * 2007-01-09 2008-09-08 한국전자통신연구원 원자층 증착법을 이용한 ｐ 타입 ＺｎＯ반도체막 제조 방법및 상기 제조 방법으로 제조된 ＺｎＯ 반도체막을포함하는 박막 트랜지스터
JP2010520638A (ja) * 2007-03-06 2010-06-10 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 原子層堆積の技術

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068172A (ko) * 2019-11-29 2021-06-09 한국생산기술연구원 니켈 용해를 감소하는 mcfc 공기극

Also Published As

Publication number Publication date
WO2015060636A1 (ko) 2015-04-30

Similar Documents

Publication Publication Date Title
Hsain et al. Many routes to ferroelectric HfO2: A review of current deposition methods
CN108690968B (zh) 通过循环沉积在基材上形成掺杂金属氧化物膜的方法和相关半导体装置结构
KR102416486B1 (ko) NbMC 층
Ponraj et al. Review on atomic layer deposition and applications of oxide thin films
US10311992B2 (en) Transparent conducting films including complex oxides
KR100722989B1 (ko) 캐패시터 및 그 제조 방법
US7091568B2 (en) Electronic device including dielectric layer, and a process for forming the electronic device
KR20160075874A (ko) 하이-κ 유전성 막 및 세륨계 전구체를 이용한 제조 방법
Chalker et al. Atomic layer deposition of germanium-doped zinc oxide films with tuneable ultraviolet emission
Lee et al. Controlling the initial growth behavior of SrTiO 3 films by interposing Al 2 O 3 layers between the film and the Ru substrate
Ershov et al. Annealing-induced evolution of optical properties of the multilayered nanoperiodic SiO x/ZrO 2 system containing Si nanoclusters
Kim et al. Atomic layer deposition of titanium dioxide films using a metal organic precursor (C12H23N3Ti) and H2O (DI water)
Hwang et al. Atomic layer deposition and electrical properties of PbTiO3 thin films using metallorganic precursors and H2O
Pakkala et al. Atomic layer deposition
KR101991456B1 (ko) 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법
KR20090037120A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20150048259A (ko) 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법
KR100682931B1 (ko) 비정질 유전막 및 그 제조 방법
KR102450786B1 (ko) 적층체 및 그 제조 방법
KR101789006B1 (ko) 박막, 그 제조 방법, 및 그 제조 장치
TWI384090B (zh) 以奈米金屬氧化層堆疊而形成透明氧化物薄膜的方法
KR102308979B1 (ko) 유-무기 하이브리드 박막 및 그 제조 방법
KR100445625B1 (ko) 비스무트화합물의제조방법및비스무트화합물의유전체물질
Gomersall Deposition of p-type metal oxide semiconductors for large-area electronic display and solar cell applications
KR101141244B1 (ko) 고유전율 물질인 하프늄옥사이드 산화막의 두께 조절을 이용한 게이트 산화막 형성방법 및 이를 이용한 게이트 전극

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment