KR20150047240A - 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템 - Google Patents

잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20150047240A
KR20150047240A KR1020130127062A KR20130127062A KR20150047240A KR 20150047240 A KR20150047240 A KR 20150047240A KR 1020130127062 A KR1020130127062 A KR 1020130127062A KR 20130127062 A KR20130127062 A KR 20130127062A KR 20150047240 A KR20150047240 A KR 20150047240A
Authority
KR
South Korea
Prior art keywords
voltage
control signal
control circuit
data storage
diodes
Prior art date
Application number
KR1020130127062A
Other languages
English (en)
Other versions
KR102156230B1 (ko
Inventor
심인보
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130127062A priority Critical patent/KR102156230B1/ko
Priority to US14/496,586 priority patent/US9164562B2/en
Priority to CN201410573701.4A priority patent/CN104575594B/zh
Publication of KR20150047240A publication Critical patent/KR20150047240A/ko
Application granted granted Critical
Publication of KR102156230B1 publication Critical patent/KR102156230B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 외부 전압을 수신하여 서로 다른 전압들을 생성하고, 상기 전압들 각각을 전압 공급 라인들 각각을 통해 부하들 각각으로 공급하는 전압 공급 제어 회로와, 상기 외부 전압의 공급이 차단될 때 활성화된 제어 신호에 응답하여 상기 전압 공급 라인들의 잔류 전압들을 탑-다운 처리 방법(top-down approach)으로 강제로 방전시키는 방전 제어 회로를 포함한다.

Description

잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템{DATA STORAGE DEVICE FOR FORCIBLY DISCHARGING REMAINING VOLTAGE, METHOD THEREOF, AND DATA PROCESSING SYSTEM HAVING THE SAME}
본 발명의 개념에 따른 실시 예는 데이터 저장 장치의 전압 제어에 관한 것으로, 특히 외부 전압의 공급이 차단될 때 또는 내부 동작이 완료된 후 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 잔류 전압들을 강제적으로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템에 관한 것이다.
데이터 저장 장치는 데이터를 저장하는 장치이다.
상기 데이터 저장 장치는, 동작 전압이 공급될 때, 정상적으로 동작할 수 있다. 그러나, 상기 데이터 저장 장치로 공급되는 상기 동작 전압이 차단 또는 오프될 때, 상기 데이터 저장 장치 내에 존재하는 잔류 전압에 의해 상기 데이터 저장 장치 내에 포함된 부품들이 오동작을 일으키거나 손상될 수 있다.
본 발명이 이루고자 하는 기술적인 과제는 외부 전압의 공급이 차단될 때 부품의 오동작과 손상을 없애기 위해 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 잔류 전압들을 강제적으로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 외부 전압을 수신하여 서로 다른 전압들을 생성하고, 상기 전압들 각각을 전압 공급 라인들 각각을 통해 부하들 각각으로 공급하는 전압 공급 제어 회로와, 상기 외부 전압의 공급이 차단될 때, 활성화된 제어 신호에 응답하여 상기 전압 공급 라인들의 잔류 전압들을 탑-다운 처리 방법으로 강제로 방전시키는 방전 제어 회로를 포함한다.
상기 방전 제어 회로는 각각이 상기 전압 공급 라인들 각각에 접속된 다이오드들 각각을 이용하여 상기 잔류 전압들을 상기 탑-다운 처리 방법으로 강제로 방전시킨다.
실시 예에 따라, 상기 다이오드들 중에서 적어도 하나는 다이오드-접속 트랜지스터일 수 있다. 다른 실시 예에 따라, 상기 다이오드들 중에서 적어도 하나는 비대칭적인 전도도를 갖는 2-단자 전자 소자일 수 있다.
상기 전압 공급 제어 회로는 상기 외부 전압의 공급의 차단과 변동 중에서 적어도 하나를 감지하여 차단 신호를 출력하고, 상기 방전 제어 회로는 상기 외부 전압의 공급의 차단과 변동 중에서 적어도 하나를 감지하여 감지 신호를 생성하고, 상기 차단 신호와 상기 감지 신호에 기초하여 상기 활성화된 제어 신호를 생성한다.
상기 방전 제어 회로는 상기 외부 전압이 공급될 때부터 상기 외부 전압의 공급이 차단될 때까지 비활성화된 제어 신호를 출력하는 제어 신호 생성기를 포함한다.
상기 전압 공급 제어 회로는 상기 외부 전압의 공급의 차단을 감지하여 차단 신호를 출력하고, 상기 방전 제어 회로는 상기 차단 신호에 응답하여 상기 활성화된 제어 신호를 생성한다.
실시 예에 따라, 상기 방전 제어 회로는 각각이 상기 전압 공급 라인들 각각에 접속된 다이오드들과, 상기 활성화된 제어 신호에 응답하여 상기 다이오드들의 공통 노드와 접지를 접속시키는 스위치 회로를 한다.
상기 방전 제어 회로는 상기 공통 노드와 상기 스위치 회로 사이에 병렬로 접속된 전류 제한 회로들을 더 포함한다.
상기 다이오드들 중에서 적어도 하나는 비대칭적인 전도도를 갖는 2-단자 전자 소자로 구현될 수 있다.
상기 전압 공급 제어 회로는 상기 부하들로 공급되는 상기 전압들의 상태에 대한 상태 신호들을 출력하고, 상기 방전 제어 회로는 상기 외부 전압의 공급의 차단을 감지하여 감지 신호를 생성하고, 상기 상태 신호들과 상기 감지 신호에 기초하여 상기 활성화된 제어 신호를 출력하는 제어 신호 생성기와, 각각이 상기 전압 공급 라인들 각각에 접속된 다이오드들와, 상기 활성화된 제어 신호에 응답하여, 상기 다이오드들의 공통 노드와 접지를 접속시키는 스위치 회로를 포함한다.
상기 데이터 저장 장치는 솔리드 스테이트 드라이브(solid state drive(DDS))일 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 상기 데이터 저장 장치와, 상기 외부 전압을 공급하는 전력 원과, 상기 데이터 저장 장치의 동작을 제어하는 호스트를 포함한다.
상기 방전 제어 회로는 각각이 상기 전압 공급 라인들 각각에 접속된 비대칭적인 전도도를 갖는 2-단자 전자 소자들 각각을 이용하여 상기 잔류 전압들을 상기 탑-다운 처리 방법으로 강제로 방전시킨다.
본 발명의 실시 예에 따른 데이터 저장 장치의 전압 방전 방법은 외부 전압을 이용하여 생성된 서로 다른 전압들 각각을 전압 공급 라인들 각각을 통해 부하들 각각으로 공급하는 단계와, 상기 외부 전압의 공급 차단을 감지하여 활성화된 제어 신호를 생성하는 단계와, 상기 활성화된 제어 신호에 응답하여, 상기 전압 공급 라인들의 잔류 전압들 중에서 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 상기 잔류 전압을 강제로 방전시키는 단계를 포함한다.
상기 강제로 방전시키는 단계는 각각이 상기 전압 공급 라인들 각각에 접속된 비대칭적인 전도도를 갖는 2-단자 전자 소자들 각각을 이용하여 상기 잔류 전압들을 강제로 방전시킨다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 외부 전압의 공급이 차단될 때 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 잔류 전압들을 강제적으로 방전시킬 수 있으므로, 상기 데이터 저장 장치의 내부에 포함된 부하들 또는 부품들의 오작동과 손상을 방지할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 데이터 저장 장치의 블록도를 나타낸다.
도 2는 도 1에 도시된 데이터 저장 장치의 동작을 설명하기 위한 신호들의 파형도이다.
도 3은 본 발명의 다른 실시 예에 따른 데이터 저장 장치의 블록도를 나타낸다.
도 4는 본 발명의 또 다른 실시 예에 따른 데이터 저장 장치의 블록도를 나타낸다.
도 5는 본 발명의 실시 예에 따른 방전 제어 회로를 포함하지 않는 데이터 저장 장치의 전압 방전 파형과 상기 방전 제어 회로를 포함하는 데이터 저장 장치의 전압 방전 파형을 나타낸다.
도 6은 도 1, 도 3, 또는 도 4에 도시된 데이터 저장 장치를 포함하는 데이터 처리 시스템의 일 실시 예를 나타내는 블록도이다.
도 7은 도 1, 도 3, 또는 도 4에 도시된 데이터 저장 장치를 포함하는 데이터 처리 시스템의 다른 실시 예를 나타내는 블록도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 플로우차트이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 데이터 저장 장치의 블록도를 나타낸다.
도 1을 참조하면, 데이터 저장 장치(100A)는 전압(또는 전력) 공급 제어 회로(110A), 복수의 부하들(130-1~130-n, n은 자연수), 및 방전 제어 회로(150A)를 포함한다.
데이터 저장 장치(100A)는 데이터를 저장하는 다양한 종류의 데이터 저장 장치를 의미한다. 예컨대, 데이터 저장 장치(100A)는 플래시-기반 데이터 저장 장치일 수 있다. 데이터 저장 장치(100A)는 솔리드 스테이트 드라이브(solid state drive(SSD)), 멀티미디어 카드(multimedia card(MMC)), 임베디드 MMC(embedded MMC (eMMC)), UFS(universal flash storage), 또는 USB 플래시 드라이브로 구현될 수 있다. 데이터 저장 장치(100A)는 하드디스크 드라이브(hard disc drive)로 구현될 수도 있다.
전압 공급 제어 회로(110A)는 전력 관리 유닛(power management unit(PMU)), 또는 전력 관리 집적 회로(power management IC)로 구현될 수 있다.
전압 공급 제어 회로(110A)는 정상적으로 공급되는 외부 전압(Vext)을 이용하여 복수의 전압들(SV1~SVn)을 생성하고, 각 전압(SV1~SVn)을 각 전압 공급 라인 (111-1~111-n)을 통해 각 부하(130-1~130-n)로 공급할 수 있다. 복수의 전압들 (SV1~SVn) 각각은 서로 다른 전압 레벨을 가질 수 있다.
외부 전압(Vext)은 도시되지 않은 전력 원(power source)로부터 출력될 수 있다.
각 부하(130-1~130-n)는 데이터 저장 장치(100A)에 포함된 각 회로 또는 각 기능 블록을 의미할 수 있다. 예컨대, 부하(130-1)는 메모리 컨트롤러일 수 있고, 부하(130-2)는 플래시 메모리일 수 있고, 부하(130-n)는 DRAM(dynamic random access memory)일 수 있다.
외부 전압(Vext)의 공급이 차단(cut-off)될 때 또는 파워-오프(power-off) 시에, 방전 제어 회로(150A)는 활성화된 제어 신호(CTRL)에 응답하여 전압 공급 라인들(111-1~111-n)의 잔류 전압들 중에서 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 상기 잔류 전압들을 강제로 접지로 방전시킬 수 있다.
본 명세서에서는 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 잔류 전압들을 방전시키는 처리 방법을 탑-다운 처리 방법(top-down approach)이라 정의한다.
도 2는 도 1에 도시된 데이터 저장 장치의 동작을 설명하기 위한 신호들의 파형도이다.
도 1과 도 2를 참조하면, 제1구간(T1) 동안, 즉 외부 전압(Vext)이 정상적으로 공급되는 구간 동안, 전압 공급 제어 회로(110A)는 비활성화된 차단 신호(PSS)를 출력한다. 이때, 제어 신호 생성기(151A)는 외부 전압(Vext)의 공급을 감지하고 비활성화된 감지 신호를 생성하고, 차단 신호(PSS)와 상기 감지 신호에 응답하여 비활성화된 제어 신호(CTRL)를 생성한다. 실시 예들에 따라, 비활성화된 제어 신호 (CTRL)는 로우 레벨 또는 하이 레벨을 의미할 수 있다.
예컨대, 차단 신호(PSS)는 파워-업 시이퀀스(power-up sequence) 또는 파워-다운 시이퀀스(power-down sequence)가 수행되고 있음을 지시하는 지시 신호(들)의 기능을 수행할 수 있다. 또한, 차단 신호(PSS)는 각 부하(130-1~130-n)로 공급되는 각 전압(SV1~SVn)의 상태에 대한 상태 신호들의 총칭일 수 있다.
스위치 회로(153)는 비활성화된 제어 신호(CTRL)에 응답하여 오프-상태를 유지하므로, 각 전압 공급 라인(111-1~111-n)은 각 전압(SVi, i는 1부터 n)을 각 부하(130-1~130-n)로 공급할 수 있다. 스위치 회로(153)는 MOS 트랜지스터, 예컨대 NMOS 트랜지스터로 구현될 수 있다.
제2구간(T2)이 시작될 때, 즉 외부 전압(Vext)의 공급이 차단될 때 또는 외부 전압(Vext)이 일정한 전압보다 낮을 때, 전압 공급 제어 회로(110A)는 활성화된 차단 신호(PSS)를 출력하고, 제어 신호 생성기(151A)는 외부 전압(Vext)의 공급의 차단을 감지하고 활성화된 감지 신호를 생성하고, 차단 신호(PSS)와 상기 감지 신호에 응답하여 활성화된 제어 신호(CTRL)를 생성한다. 각 신호(PSS와 CTRL)의 활성화 폭(또는 펄스 폭)은 설계 사양에 따라 다양하게 변형될 수 있다.
스위치 회로(153)는 활성화된 제어 신호(CTRL)에 응답하여 턴-온 된다.
예컨대, 제1전압(SV1)이 10V이고, 제2전압(SV2)이 5V이고, 제n전압(SVn)이 2V이고, 각 다이오드의 문턱 전압은 0.7V이고, 각 다이오드(D1~Dn)의 공통 노드 (CN)는 스위치 회로(153)에 직접 접속된다고 가정한다.
스위치 회로(153)가 턴-온 되면, 다이오드(D1)가 턴-온 되므로 전압 공급 라인(111-1)의 전압(SV1), 즉 가장 높은 잔류 전압(SV1)은 다이오드(D1)와 스위치 회로(153)를 통해 접지(VSS)로 강제 방전된다.
가장 높은 잔류 전압(SV1)이 4.3V가 될 때까지, 가장 높은 잔류 전압(SV1)은 다이오드(D1)와 스위치 회로(153)를 통해 접지(VSS)로 강제 방전된다.
그러나, 공통 노드(CN)의 전압이 4.3V가 되면, 다이오드(D2)가 턴-온 되므로 전압 공급 라인(111-2)의 전압(SV2), 즉 두 번째 높은 잔류 전압(SV2)은 다이오드 (D2)와 스위치 회로(153)를 통해 접지(VSS)로 강제 방전된다. 이때, 전압 공급 라인(111-1)의 전압(SV1)은 다이오드(D1)와 스위치 회로(153)를 통해 접지(VSS)로 강제 방전된다.
이와 같은 방법으로, 공통 노드(CN)의 전압이 1.3V가 되면, 다이오드(Dn)가 턴-온 되므로 전압 공급 라인(111-n)의 전압(SVn), 즉 가장 낮은 잔류 전압(SVn)은 다이오드(Dn)와 스위치 회로(153)를 통해 접지(VSS)로 강제 방전된다. 이때, 각 전압 공급 라인(111-1과 111-2)의 전압(SV1과 SV2)은 각 다이오드(D1과 D2)와 스위치 회로(153)를 통해 접지(VSS)로 강제 방전된다.
본 명세서에서는 전압 공급 라인들(111-1~111-n)의 잔류 전압들을 강제로 접지로 방전시키는 소자로서 다이오드를 설명했으나 이는 예시적인 것에 불과하다. 따라서, 다이오드들(D1~Dn) 중에서 적어도 하나는 능동 소자(예컨대, 다이오드-접속 트랜지스터(diode-connected transistor))로 구현될 수 있다.
또한, 다이오드들(D1~Dn) 중에서 적어도 하나는 다이오드와 같은 기능을 수행할 수 있는 비대칭적인 전도도(asymmetric conductance)를 갖는 2-단자 전자 소자(two-terminal electronic component)로 구현될 수 있다.
실시 예에 따라, 방전 제어 회로(150A)는 공통 노드(CN)와 스위치 회로(153) 사이에 전류 제한 블록(155)을 더 포함할 수 있다. 전류 제한 블록(155)은 스위치 회로(153)로 공급되는 전류를 제한하는 기능을 수행할 수 있다.
전류 제한 블록(155)은 공통 노드(CN)와 스위치 회로(153) 사이에 병렬로 접속된 전류 제한 회로들(CL1~CLm)을 더 포함할 수 있다. 예컨대, 전류 제한 회로들 (CL1~CLm) 각각은 저항으로 구현될 수 있다. 또한, 전류 제한 회로들 (CL1~CLm) 각각은 전류 제한 기능을 수행할 수 있는 능동 소자(active component)로 구현될 수 있다.
도 1과 도 2를 참조하면, 제3구간(T1) 동안, 즉 외부 전압(Vext)이 목표 전압까지 상승하는 구간 동안, 전압 공급 제어 회로(110A)는 비활성화된 차단 신호 (PSS)를 출력한다. 이때, 제어 신호 생성기(151A)는 외부 전압(Vext)의 공급이 시작됨을 감지하고 비활성화된 감지 신호를 생성하고, 차단 신호(PSS)와 상기 감지 신호에 응답하여 비활성화된 제어 신호(CTRL)를 생성한다.
이때, 전압 공급 제어 회로(110A)와 제어 신호 생성기(151A)는 외부 전압 (Vext)의 파워-업 시이퀀스가 수행되고 있음을 판단할 수 있다.
스위치 회로(153)는 비활성화된 제어 신호(CTRL)에 응답하여 오프-상태를 유지하므로, 각 전압 공급 라인(111-1~111-n)은 각 전압(SVi, i는 1부터 n)을 각 부하(130-1~130-n)로 공급할 수 있다.
방전 제어 회로(150A)는 외부 전압(Vext)이 공급될 때부터 외부 전압(Vext)이 차단될 때까지 비활성화된 제어 신호(CTRL)를 출력하므로, 상기 파워-업 시이퀀스가 수행되는 동안 스위치 회로(153)는 오프-상태를 유지한다.
제4구간(T4)에서의 방전 제어 회로(150A)의 동작은 제1구간(T1)에서의 방전 제어 회로(150A)의 동작과 실질적으로 동일하다.
또한, 제5구간(T5)에서의 방전 제어 회로(150A)의 동작은 제2구간(T2)에서의 방전 제어 회로(150A)의 동작과 실질적으로 동일하다.
도 3은 본 발명의 다른 실시 예에 따른 데이터 저장 장치의 블록도를 나타낸다.
도 1과 도 3을 참조하면, 제어 신호 생성기(151B)를 제외하면, 도 1의 데이터 저장 장치(100A)의 방전 제어 회로(150A)구조와 동작은 도 3의 데이터 저장 장치(100B)의 방전 제어 회로(150B)의 구조와 동작과 실질적으로 동일하다.
도 1부터 도 3을 참조하면, 제1구간(T1) 동안 또는 제4구간(T4) 동안, 즉 외부 전압(Vext)이 정상적으로 공급되는 구간 동안, 전압 공급 제어 회로(110A)는 비활성화된 차단 신호(PSS)를 출력한다.
이때, 제어 신호 생성기(151B)는 비활성화된 차단 신호(PSS)에 응답하여 비활성화된 제어 신호(CTRL)를 생성한다.
따라서, 스위치 회로(153)는 비활성화된 제어 신호(CTRL)에 응답하여 오프- 상태를 유지한다.
제3구간(T3) 동안, 전압 공급 제어 회로(110A)는 비활성화된 차단 신호 (PSS)를 출력한다. 제어 신호 생성기(151B)는 비활성화된 차단 신호(PSS)에 응답하여 비활성화된 제어 신호(CTRL)를 생성한다. 따라서, 스위치 회로(153)는 비활성화된 제어 신호(CTRL)에 응답하여 오프-상태를 유지한다.
제2구간(T2) 또는 제5구간(T5)이 시작될 때, 즉 외부 전압(Vext)의 공급이 차단될 때, 전압 공급 제어 회로(110A)는 활성화된 차단 신호(PSS)를 출력한다.
이때, 제어 신호 생성기(151B)는 활성화된 차단 신호(PSS)에 응답하여 활성화된 제어 신호(CTRL)를 생성한다. 따라서, 스위치 회로(153)는 활성화된 제어 신호(CTRL)에 응답하여 턴-온된다.
도 4는 본 발명의 또 다른 실시 예에 따른 데이터 저장 장치의 블록도를 나타낸다.
도 1과 도 4를 참조하면, 제어 신호 생성기(151C)를 제외하면, 도 1의 데이터 저장 장치(100A)의 방전 제어 회로(150A)의 구조와 동작은 도 4의 데이터 저장 장치(100C)의 방전 제어 회로(150C)의 구조와 동작과 실질적으로 동일하다.
도 1, 도 2, 및 도 4를 참조하면, 제1구간(T1) 동안 또는 제4구간(T4) 동안, 즉 외부 전압(Vext)이 정상적으로 공급되는 구간 동안, 제어 신호 생성기(151C)는 외부 전압(Vext)의 공급을 감지하고 비활성화된 감지 신호를 생성하고, 상기 비활성화된 감지 신호에 응답하여 비활성화된 제어 신호(CTRL)를 생성한다.
따라서, 스위치 회로(153)는 비활성화된 제어 신호(CTRL)에 응답하여 오프- 상태를 유지한다.
제3구간(T3) 동안, 제어 신호 생성기(151C)는 외부 전압(Vext)의 공급이 시작됨을 감지하고 비활성화된 감지 신호를 생성하고, 상기 비활성화된 감지 신호에 응답하여 비활성화된 제어 신호(CTRL)를 생성한다. 따라서, 스위치 회로(153)는 비활성화된 제어 신호(CTRL)에 응답하여 오프-상태를 유지한다.
제2구간(T2) 또는 제5구간(T5)이 시작될 때, 제어 신호 생성기(151C)는 외부 전압(Vext)의 공급이 차단됨을 감지하고 활성화된 감지 신호를 생성하고, 상기 활성화된 감지 신호에 응답하여 활성화된 제어 신호(CTRL)를 생성한다. 따라서, 스위치 회로(153)는 활성화된 제어 신호(CTRL)에 응답하여 턴-온 된다.
도 5는 본 발명의 실시 예에 따른 방전 제어 회로를 포함하지 않는 데이터 저장 장치의 전압 방전 파형과 상기 방전 제어 회로를 포함하는 데이터 저장 장치의 전압 방전 파형을 나타낸다.
도 5의 (a)에 도시된 바와 같이 방전 제어 회로(150A, 150B, 또는 150C, 집합적으로 150)를 포함하지 않는 데이터 저장 장치의 전압 방전 파형은, 외부 전압 (Vext)의 공급이 차단될 때 각 부하(130-1~130-n)로 공급되는 잔류 전압이 강제로 방전되지 않아 잔류 전압이 급격히 증가하는 부분들(타원으로 표시됨)을 포함한다.
그러나, 도 5의 (b)에 도시된 바와 같이 방전 제어 회로(150)를 포함하는 데이터 저장 장치(100A, 100B, 또는 100C, 집합적으로 100)의 전압 방전 파형은, 외부 전압(Vext)의 공급이 차단될 때 각 부하(130-1~130-n)로 공급되는 잔류 전압이 강제로 방전되므로 잔류 전압이 급격히 증가하는 부분(타원으로 표시됨)을 포함하지 않는다.
예컨대, 데이터 저장 장치(100)는 일체형으로 구현될 수 있다.
외부 전압(Vext)의 공급이 차단이란 외부 전압(Vext)에 의해 데이터 저장 장치(100)가 정상적인 동작을 수행할 수 없는 경우를 총칭한다.
도 6은 도 1, 도 3, 또는 도 4에 도시된 데이터 저장 장치를 포함하는 데이터 처리 시스템의 일 실시 예를 나타내는 블록도이다.
도 6을 참조하면, 데이터 처리 시스템(200)은 컨트롤러(210)와 복수의 데이터 저장 장치들(100)을 포함한다. 예컨대, 복수의 데이터 저장 장치들(100) 각각은 SSD로 구현될 수 있다.
복수의 데이터 저장 장치들(100)이 RAID(Redundant Array of Independent Disks 혹은 Redundant Array of Inexpensive Disks)를 구성할 때, 컨트롤러(210)는 RAID 컨트롤러로 구현될 수 있다. 컨트롤러(210)는 호스트로 구현될 수 있다. 컨트롤러(210)는 복수의 데이터 저장 장치들(100) 각각의 동작을 제어할 수 있다.
데이터 처리 시스템(200)은 복수의 데이터 저장 장치들(100) 각각으로 공급되는 외부 전압을 공급하는 전력 원을 포함할 수 있다.
도 7은 도 1, 도 3, 또는 도 4에 도시된 데이터 저장 장치를 포함하는 데이터 처리 시스템의 다른 실시 예를 나타내는 블록도이다.
도 7을 참조하면, 데이터 처리 시스템(300)은 클라이언트 컴퓨터(간단히, 클라이언트(310)라 한다), 제1네트워크(320), 웹서버(330), 제2네트워크(340), 데이터베이스 서버(210), 및 데이터베이스(350)를 포함한다. 데이터 처리 시스템(300)은 데이터베이스 관리 시스템(database management system(DBMS))으로 구현될 수 있다.
실시 예에 따라, 데이터 처리 시스템(300)은 웹 포탈(web portal)일 수 있다.
클라이언트(310)는 유저 브라우저(311)를 포함하고, 유저 브라우저(311)는 웹 브라이저를 의미할 수 있다.
유저 브라우저(311)가 입력 장치(예컨대, 키보드, 마우스, 또는 터치 스크린)를 통해 유저로부터 입력된 서치 기준, 예컨대 서치 키워드를 제1네트워크(320)를 통해 웹서버(330)로 전송하면, 웹서버(330)는 유저 브라우저(311)로부터 서치 기준을 수신한다.
제1네트워크(320)는 유선 인터넷 또는 무선 인터넷일 수 있다.
웹서버(330)는 제2네트워크(340)를 통해 서치 기준에 상응하는 명령을 데이터베이스 서버(210)로 전송한다. 데이터베이스 서버(210)는 도 6의 컨트롤러, RAID 컨트롤러, 또는 호스트(210)와 동일한 기능을 수행할 수 있다.
제2네트워크(340)는 유선 인터넷, 무선 인터넷, 또는 인트라넷일 수 있다.
데이터베이스(350)는 복수의 데이터 저장 장치들(100-1~100-k, k는 자연수)을 포함하는 물리적인 장치로 정의한다. 복수의 데이터 저장 장치들(100-1~100-k) 각각은 도 1, 도 3, 또는 도 4에 도시된 데이터 저장 장치(100A, 100B, 또는 100C)로 구현될 수 있다.
데이터베이스 서버(210)는 복수의 데이터 저장 장치들(100-1~100-k) 각각에 대한 라이트 동작 또는 리드 동작을 수행할 수 있다.
웹서버(330) 또는 데이터베이스 서버(210)는 키워드 서치 엔진을 포함할 수 있다.
데이터베이스 서버(210)는 복수의 데이터 저장 장치들(100-1~100-k) 중에서 적어도 하나로부터 상기 명령에 상응하는 리드 데이터를 리드하고, 상기 리드 데이터를 제2네트워크(340)로 전송할 수 있다.
웹서버(330)는 데이터베이스 서버(210)로부터 제2네트워크(340)를 통해 리드 데이터를 수신하고, 상기 리드 데이터를 제1네트워크(320)를 통해 클라이언트 (310)의 유저 브라이저(311)로 전송할 수 있다. 따라서, 유저 브라이저(311)는 서치 기준에 상응하는 리드 데이터를 디스플레이를 통해 디스플레이할 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 플로우차트이다.
도 1부터 도 8을 참조하면, 전압 공급 제어 회로(110A)는 전력 원으로부터 출력된 외부 전압(Vext)을 이용하여 생성된 서로 다른 레벨을 갖는 전압들 (SV1~SVn) 각각을 전압 공급 라인들(111-1~111-n) 각각을 통해 부하들(130-1~130-n) 각각으로 공급한다.
제어 신호 생성기(151A, 151B, 또는 151C)는, 외부 전압(Vext)의 공급이 차단될 때(S110), 차단 신호(PSS) 및/또는 감지 신호에 기초하여 활성화된 제어 신호 (CTRL)를 생성한다(S120).
방전 제어 회로(150A, 150B, 또는 150C)는, 활성화된 제어 신호(CTRL)에 응답하여, 전압 공급 라인들(111-1~111-n)의 잔류 전압들 중에서 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 상기 잔류 전압을 강제로 방전시킨다(S130).
즉, 방전 제어 회로(150A, 150B, 또는 150C)는, 각각이 전압 공급 라인들 (111-1~111-n) 각각에 접속된 다이오드들(D1~Dn) 각각을 이용하여 상기 잔류 전압들을 강제로 방전시킨다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100; 100A, 100B, 및 100C; 데이터 저장 장치
110A; 전압 공급 제어 회로
111-1~111-n; 전압 공급 라인들
130-1~130-n; 부하들
150A, 150B, 및 150C; 방전 제어 회로
151A, 151B, 및 151C; 제어 신호 생성기
153: 스위치 회로
155; 전류 제한 블록
D1~Dn; 다이오드들

Claims (20)

  1. 외부 전압을 수신하여 서로 다른 전압들을 생성하고, 상기 전압들 각각을 전압 공급 라인들 각각을 통해 부하들 각각으로 공급하는 전압 공급 제어 회로; 및
    상기 외부 전압의 공급이 차단될 때, 활성화된 제어 신호에 응답하여 상기 전압 공급 라인들의 잔류 전압들을 탑-다운 처리 방법으로 강제로 방전시키는 방전 제어 회로를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서, 상기 방전 제어 회로는,
    각각이 상기 전압 공급 라인들 각각에 접속된 다이오드들 각각을 이용하여 상기 잔류 전압들을 상기 탑-다운 처리 방법으로 강제로 방전시키는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 다이오드들 중에서 적어도 하나는 다이오드-접속 트랜지스터인 데이터 저장 장치.
  4. 제2항에 있어서,
    상기 다이오드들 중에서 적어도 하나는 비대칭적인 전도도를 갖는 2-단자 전자 소자인 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 전압 공급 제어 회로는 상기 외부 전압의 공급의 차단과 변동 중에서 적어도 하나를 감지하여 차단 신호를 출력하고,
    상기 방전 제어 회로는,
    상기 외부 전압의 공급의 차단과 변동 중에서 적어도 하나를 감지하여 감지 신호를 생성하고, 상기 차단 신호와 상기 감지 신호에 기초하여 상기 활성화된 제어 신호를 생성하는 데이터 저장 장치.
  6. 제1항에 있어서, 상기 방전 제어 회로는,
    상기 외부 전압이 공급될 때부터 상기 외부 전압의 공급이 차단될 때까지 비활성화된 제어 신호를 출력하는 제어 신호 생성기를 포함하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 전압 공급 제어 회로는 상기 외부 전압의 공급의 차단을 감지하여 차단 신호를 출력하고,
    상기 방전 제어 회로는,
    상기 차단 신호에 응답하여 상기 활성화된 제어 신호를 생성하는 데이터 저장 장치.
  8. 제1항에 있어서, 상기 방전 제어 회로는,
    각각이 상기 전압 공급 라인들 각각에 접속된 다이오드들; 및
    상기 활성화된 제어 신호에 응답하여, 상기 다이오드들의 공통 노드와 접지를 접속시키는 스위치 회로를 포함하는 데이터 저장 장치.
  9. 제8항에 있어서, 상기 방전 제어 회로는,
    상기 공통 노드와 상기 스위치 회로 사이에 병렬로 접속된 전류 제한 회로들을 더 포함하는 데이터 저장 장치.
  10. 제8항에 있어서,
    상기 다이오드들 중에서 적어도 하나는 다이오드-접속 트랜지스터인 데이터 저장 장치.
  11. 제8항에 있어서,
    상기 다이오드들 중에서 적어도 하나는 비대칭적인 전도도를 갖는 2-단자 전자 소자인 데이터 저장 장치.
  12. 제1항에 있어서,
    상기 전압 공급 제어 회로는 상기 부하들로 공급되는 상기 전압들의 상태에 대한 상태 신호들을 출력하고,
    상기 방전 제어 회로는,
    상기 외부 전압의 공급의 차단을 감지하여 감지 신호를 생성하고, 상기 상태 신호들과 상기 감지 신호에 기초하여 상기 활성화된 제어 신호를 출력하는 제어 신호 생성기;
    각각이 상기 전압 공급 라인들 각각에 접속된 다이오드들; 및
    상기 활성화된 제어 신호에 응답하여, 상기 다이오드들의 공통 노드와 접지를 접속시키는 스위치 회로를 포함하는 데이터 저장 장치.
  13. 제12항에 있어서, 상기 방전 제어 회로는,
    상기 공통 노드와 상기 스위치 회로 사이에 병렬로 접속된 전류 제한 회로들을 더 포함하는 데이터 저장 장치.
  14. 제12항에 있어서,
    상기 다이오드들 중에서 적어도 하나는 비대칭적인 전도도를 갖는 2-단자 전자 소자인 데이터 저장 장치.
  15. 제1항에 있어서,
    상기 데이터 저장 장치는 솔리드 스테이트 드라이브(solid state drive(DDS))인 데이터 저장 장치.
  16. 제1항의 데이터 저장 장치;
    상기 외부 전압을 공급하는 전력 원; 및
    상기 데이터 저장 장치의 동작을 제어하는 호스트를 포함하는 데이터 처리 시스템.
  17. 제16항에 있어서, 상기 방전 제어 회로는,
    각각이 상기 전압 공급 라인들 각각에 접속된 비대칭적인 전도도를 갖는 2-단자 전자 소자들 각각을 이용하여 상기 잔류 전압들을 상기 탑-다운 처리 방법으로 강제로 방전시키는 데이터 처리 시스템.
  18. 제16항에 있어서, 상기 방전 제어 회로는,
    상기 외부 전압이 공급될 때부터 상기 외부 전압의 공급이 차단될 때까지 비활성화된 제어 신호를 출력하는 제어 신호 생성기를 포함하는 데이터 처리 시스템.
  19. 외부 전압을 이용하여 생성된 서로 다른 전압들 각각을 전압 공급 라인들 각각을 통해 부하들 각각으로 공급하는 단계;
    상기 외부 전압의 공급 차단을 감지하여 활성화된 제어 신호를 생성하는 단계; 및
    상기 활성화된 제어 신호에 응답하여, 상기 전압 공급 라인들의 잔류 전압들 중에서 가장 높은 잔류 전압부터 가장 낮은 잔류 전압의 순서로 상기 잔류 전압을 강제로 방전시키는 단계를 포함하는 데이터 저장 장치의 전압 방전 방법.
  20. 제19항에 있어서, 상기 강제로 방전시키는 단계는,
    각각이 상기 전압 공급 라인들 각각에 접속된 비대칭적인 전도도를 갖는 2-단자 전자 소자들 각각을 이용하여 상기 잔류 전압들을 강제로 방전시키는 데이터 저장 장치의 전압 방전 방법.
KR1020130127062A 2013-10-24 2013-10-24 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템 KR102156230B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130127062A KR102156230B1 (ko) 2013-10-24 2013-10-24 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US14/496,586 US9164562B2 (en) 2013-10-24 2014-09-25 Data storage device for forcibly discharging residual voltage, method operating the same, and data processing system including the same
CN201410573701.4A CN104575594B (zh) 2013-10-24 2014-10-23 数据存储装置、操作所述装置的方法和数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130127062A KR102156230B1 (ko) 2013-10-24 2013-10-24 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템

Publications (2)

Publication Number Publication Date
KR20150047240A true KR20150047240A (ko) 2015-05-04
KR102156230B1 KR102156230B1 (ko) 2020-09-15

Family

ID=52996837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130127062A KR102156230B1 (ko) 2013-10-24 2013-10-24 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템

Country Status (3)

Country Link
US (1) US9164562B2 (ko)
KR (1) KR102156230B1 (ko)
CN (1) CN104575594B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106547301B (zh) * 2016-12-06 2019-09-27 杭州九阳小家电有限公司 一种烹饪设备的残余电压释放方法
CN109116960B (zh) * 2017-06-26 2020-08-07 纬创资通（中山）有限公司 电源放电控制装置、电路及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036026A (ko) * 2000-11-07 2002-05-16 윤종용 액정 디스플레이 장치를 위한 고속 방전회로
KR20030063818A (ko) * 2002-01-24 2003-07-31 삼성전자주식회사 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치
KR20090117283A (ko) * 2008-05-09 2009-11-12 주식회사 하이닉스반도체 내부전압 방전회로 및 제어방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060864A (en) * 1994-08-08 2000-05-09 Kabushiki Kaisha Toshiba Battery set structure and charge/discharge control apparatus for lithium-ion battery
US5579215A (en) * 1994-09-08 1996-11-26 Kabushiki Kaisha Toshiba Power conversion device with snubber energy regenerating circuit
JP2928178B2 (ja) 1996-11-29 1999-08-03 日本電気ホームエレクトロニクス株式会社 無線携帯情報端末装置
US5852358A (en) * 1996-12-11 1998-12-22 The Texas A&M University System Capactive power circuit
KR100324310B1 (ko) 1998-04-13 2002-06-20 김영환 마이크로 컴퓨터의 리셋 회로
JP3272298B2 (ja) * 1998-04-27 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 放電回路を備えたスイッチ回路および電子機器
KR100368116B1 (ko) * 2000-08-07 2003-01-15 삼성전자 주식회사 반도체설비의 정전척 구동전원 자동 방전장치
JP2003077283A (ja) 2001-08-31 2003-03-14 Hitachi Ltd 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ
US7120805B2 (en) * 2003-04-11 2006-10-10 Dell Products L.P. Draining residual charge from a voltage plane
US7324652B2 (en) * 2003-12-30 2008-01-29 Starkey Laboratories, Inc. Hearing aid having a supply source providing multiple supply voltages
US20050195544A1 (en) * 2004-03-02 2005-09-08 Fung Patrick Y.C. Current control circuit and method
US7200015B1 (en) * 2004-05-10 2007-04-03 La Marche Manufacturing Co. Automatic capacitor discharge for power supplies
KR100623614B1 (ko) 2004-10-29 2006-09-19 주식회사 하이닉스반도체 반도체 기억 소자에서의 내부전원 발생기
US7248521B2 (en) 2005-07-12 2007-07-24 Micron Technology, Inc. Negative voltage discharge scheme to improve snapback in a non-volatile memory
EP1749606B1 (en) * 2005-08-01 2013-03-13 Agie Charmilles SA Method and generator for electrical discharge machining
JP4728741B2 (ja) * 2005-08-23 2011-07-20 フリースケール セミコンダクター インコーポレイテッド ディスチャージ装置及び直流電源システム
JP4989927B2 (ja) 2006-06-23 2012-08-01 三星電子株式会社 負電位放電回路
CN201075737Y (zh) 2007-07-20 2008-06-18 忆正存储技术(深圳)有限公司 一种掉电保护电路
KR100817485B1 (ko) * 2007-08-28 2008-03-31 김선호 방전제어전극이 구비된 방전소자 및 그 제어회로
CN101583232B (zh) * 2008-05-14 2011-12-28 英业达股份有限公司 电源放电控制系统
JP2010232848A (ja) 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体メモリの内部電源のスタートアップ回路
WO2012140840A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 コンバータ装置及び半導体装置
KR101326813B1 (ko) 2011-07-28 2013-11-07 기아자동차 주식회사 하이브리드 자동차의 잔류 고전압 방전 시스템 및 그 방법
US9311881B2 (en) * 2011-12-15 2016-04-12 Sharp Kabushiki Kaisha Liquid crystal display device and drive method for same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036026A (ko) * 2000-11-07 2002-05-16 윤종용 액정 디스플레이 장치를 위한 고속 방전회로
KR20030063818A (ko) * 2002-01-24 2003-07-31 삼성전자주식회사 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치
KR20090117283A (ko) * 2008-05-09 2009-11-12 주식회사 하이닉스반도체 내부전압 방전회로 및 제어방법

Also Published As

Publication number Publication date
US20150121093A1 (en) 2015-04-30
CN104575594A (zh) 2015-04-29
CN104575594B (zh) 2019-07-26
KR102156230B1 (ko) 2020-09-15
US9164562B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
US9235245B2 (en) Startup performance and power isolation
US7295051B2 (en) System and method for monitoring a power supply level
KR102401578B1 (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
KR101139229B1 (ko) 데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법
US20060284655A1 (en) Circuit and method for monitoring the integrity of a power supply
US9122636B2 (en) Hard power fail architecture
US8514649B2 (en) Power source and power source control circuit
CN103473186A (zh) 固态硬盘数据保护电路
US10910820B2 (en) Fast over voltage and surge detection for high speed and load switches
EP0905605B1 (en) Power-on detection circuit with very fast detection of power-off
CN108257643B (zh) 数据储存装置以及其备用电力来源的储电能力监控方法
CN109521262B (zh) 用于测试功率管理模块的不可屏蔽电压监视器的电路
KR102156230B1 (ko) 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
CN104133382B (zh) 电源仲裁方法和具有用于访问并选择电源的控制逻辑电路的装置
US9564888B2 (en) Voltage generation apparatus
TWI474332B (zh) 充放電控制電路及其充放電方法
KR101657593B1 (ko) 컴퓨터 시스템의 동작상태 측정 방법 및 이를 활용한 절전 방법
US8943274B2 (en) Changing power state with an elastic cache
US20110110173A1 (en) Signal generating circuit and related storage apparatus
US11404906B1 (en) Power failure protection system for solid state drives
KR20210006121A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20050286193A1 (en) Integrated processor/motherboard short detect and safeguard mechanism
US10180693B1 (en) Processing circuit and method thereof
JP2019186943A (ja) 低自己消費電流パワーオンリセット回路
EP4346104A1 (en) Dual low-power high-power mode voltage regulator without external compensation

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant