KR101139229B1 - 데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법 - Google Patents

데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101139229B1
KR101139229B1 KR1020097015210A KR20097015210A KR101139229B1 KR 101139229 B1 KR101139229 B1 KR 101139229B1 KR 1020097015210 A KR1020097015210 A KR 1020097015210A KR 20097015210 A KR20097015210 A KR 20097015210A KR 101139229 B1 KR101139229 B1 KR 101139229B1
Authority
KR
South Korea
Prior art keywords
data processing
power
processing system
power loss
power supply
Prior art date
Application number
KR1020097015210A
Other languages
English (en)
Other versions
KR20090116715A (ko
Inventor
로버트 아키라 쿠보
그레그 스티븐 루카스
존 챨스 엘리어트
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20090116715A publication Critical patent/KR20090116715A/ko
Application granted granted Critical
Publication of KR101139229B1 publication Critical patent/KR101139229B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)

Abstract

데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법이 제공된다. 전원 손실 검출 모듈은 IBM BladeCenter？ 샤시의 블레이드와 같은 하나 이상의 데이터 프로세싱 장치를 갖는 데이터 프로세싱 시스템에 제공된다. 전원 손실 검출 모듈은 데이터 프로세싱 시스템의 기반구조의 타입, 데이터 프로세싱 시스템 내의 대응하는 데이터 프로세싱 장치의 위치, 및 전원 손실 시나리오 도중에 전원을 제공하는 데이터 프로세싱 시스템의 능력을 검출한다. 상기 검출 모듈은 데이터 프로세싱 시스템의 이러한 타입 및 전원 시스템 특징을 식별하는 다양한 입력을 검출하고, 전원 손실 시나리오 동안 거동 세트, 예를 들어, 임박한 전원 손실의 시스템 통지를 송신하기 위한 거동을 정의하기 위한 로직을 제공한다. 다양한 입력의 검출 및 거동 세트의 정의는 정적으로 및/또는 동적으로 수행될 수 있다.

Description

데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR THRESHOLDING SYSTEM POWER LOSS NOTIFICATIONS IN A DATA PROCESSING SYSTEM}
본 출원은 일반적으로 개선된 데이터 프로세싱 시스템 및 방법에 관한 것이다. 더욱 구체적으로, 본 출원은 데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩(thresholding) 하기 위한 시스템 및 방법에 관한 것이다.
오늘날의 하루 24시간 1주일 7일 방식의 대부분의 데이터 프로세싱 장치에서와 같이, 최신 저장(storage) 시스템은 예를 들어, 번개 타격 등으로 인해 발생할 수 있는 전원 설비망 중단과 같은 전원(또는 펄스) 라인 장애(PLD : power line disturbance) 고장(event)에 취약할 수 있다. PLD는 전자 장치에 대한 전원 라인을 통해 공급되는 전원의 순간적인 또는 일시적인 변동이다. PLD는 데이터 프로세싱 장치에 제공되는 전원의 변동을 일으킬 수 있지만, 일반적으로 PLD는 복구가능한 고장이며, 즉, 데이터 프로세싱 시스템의 정지(shutdown)를 필요로 하는 전원 손실 고장이 아니다.
일부 지역은 "폭풍우" 시기에 빈번한 PLD 이벤트 상태를 경험한다. 그러나, 데이터 프로세싱 시스템은 PLD 이벤트으로부터 용이하게 복구될 수 있으므로, 예를 들어, 이러한 빈번한 PLD 이벤트으로 인해 저장 시스템과 같은 데이터 프로세싱 시스템을 정지시키는 것은 바람직하지 않다. 저장 시스템이 정지되면, 예를 들어, 데이터 이용가능성이 상실되고, 계류중일 수 있는 I/O 동작을 위한 데이터 무결성(data integrity) 문제가 발생할 수 있다. 따라서, 저장 시스템 및 다른 데이터 프로세싱 시스템은 PLD 이벤트에 견딜 수 있어야 하는 것이 필수적이다.
PLD의 문제 외에도, 저장 시스템 및 다른 데이터 프로세싱 시스템은 모든 AC 라인 코드 파워의 손실과 같은 더욱 영구적인 전원 공급정지를 걱정할 수 있어야 한다. 이러한 AC 손실 고장은 초기 파워 오프 경고(EPOW : early power off warning) 기능을 지원하는 전원 시스템을 구비함으로써 적절하게 취급될 필요가 있다. 이 기능은 저장 장치에 의해 전력 감쇠(power decay)가 발견되기 전에 저장 시스템 또는 데이터 프로세싱 시스템의 저장 장치에 대한 입력/출력(I/O) 동작을 적절하게 그리고 순서대로 작업거부 하기 위해 이용된다. 그 전원이 감쇠하는 동안 디스크 드라이브와 같은 저장 장치에 데이터를 기록하는 것은 데이터 무결성(data integrity) 문제를 발생시킬 수 있다.
또한, 기록 캐싱(write caching), 즉, 실제 데이터가 저장 매체 상에서 지속성을 가지기 전에 기록 동작의 완료를 나타내는 확인을 기록 동작의 개시자(initiator)에게 송신하는 동작을 지원하는 저장 시스템은, 전원 공급정지가 발생하더라도 데이터가 검색될 것이라는 보장을 제공하도록 요구된다. 따라서, PLD 및 EPOW 이벤트 쌍방은 저장 시스템 및 다른 데이터 프로세싱 시스템에 의해 처리되어야 한다.
"실제" EPOW 이벤트는 모든 전원이 시스템으로 손실되도록 하는 사실상 영속적인 PLD라는 것을 이해해야 한다. 실제 EPOW 이벤트 및 일시적인 PLD 이벤트를 조절하기 위하여, 시스템은 감쇠하는 즉, 사양으로부터 벗어나는 실제 전압 경계 이전에 저장 장치 동작의 작업거부를 지원하기 위한 연속된 체류 커패시턴스 시간(holdup capacitance time)뿐만 아니라, 긴 PLD 이벤트를 합리적으로 조절하기 위한 충분한 체류 커패시턴스 시간을 구현하기 위한 고가의 복잡한 전원 공급 시스템 메커니즘을 대표적으로 포함해야 한다. 이것은 일반적으로 전원 공급 출력 커패시턴스에 의해 달성된다. 희망하는 PLD 라이드 스루(ride through) 및 EPOW 시간, 즉, 체류 커패시턴스 시간을 달성하기 위하여, 일부 시스템은 전원 공급 시스템 구현을 위해 다량의 추가된 커패시턴스, 또는 다른 전원 연장 기술, 예를 들어, 수퍼 커패시터, 배터리 등을 갖는 전원 공급장치를 구현한다.
전원 체류 커패시턴스 시간의 약간의 레벨을 제공하기 위하여, 시스템에 추가된 추가적인 커패시턴스는 전체 시스템의 비용 및 복잡도를 증가시킨다는 것을 이해해야 한다. 이러한 비용 및 복잡도로 인해, 일부 제품은 이러한 대규모 메커니즘을 구현하지 않는 것을 선택한다. 실제로, 기존의 전원 공급 시스템 설계를 위한 표준적인 실무는 PLD 이벤트 또는 "실제" EPOW 이벤트를 나타내기 위한 하나의 메커니즘을 이용한다. 즉, PLD 이벤트가 발생하면, 전원 시스템은 "실제" 전원 손실의 경우와 마찬가지로 EPOW 이벤트를 생성하며, 이것은 "실제" EPOW 이벤트과 동일한 시스템 거동(system behavior)에 이르게 한다. 즉, PLD 이벤트는 EPOW 이벤트으로 맵핑되므로, 동일한 방식으로 처리된다. 이것은 실제 EPOW 이벤트과 PLD 이벤트 를 구별할 수 없게 할 수 있는 문제를 일으킨다.
제1 특징에 따르면, 컴퓨터 판독가능 프로그램을 갖는 컴퓨터 이용가능 매체를 포함하는 컴퓨터 프로그램 제품이 제공되고, 컴퓨터 판독가능 프로그램이 데이터 프로세싱 시스템 상에서 실행될 경우, 컴퓨터 판독가능 프로그램은 데이터 프로세싱 시스템이, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 구성(configuration)을 결정하도록 하고; 초기 파워 오프 경고(EPOW) 신호를 표명하는 데이터 프로세싱 시스템의 전원 공급 모듈에 응답하여, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 결정된 구성에 기초하여 데이터 프로세싱 장치에 대한 현재의 배전 네트워크 구성을 결정하도록 하고; 데이터 프로세싱 장치에 대한 결정된 현재의 배전 네트워크 구성에 기초하여, 데이터 프로세싱 장치에 대한 임박한 전원 손실을 나타내는 전원 손실 통지 신호를 데이터 프로세싱 시스템의 로직에 표명하도록 한다.
제2 특징에 따르면, 적어도 하나의 데이터 프로세싱 장치, 적어도 하나의 데이터 프로세싱 장치에 연결된 적어도 하나의 전원 공급 모듈, 및 적어도 하나의 데이터 프로세싱 장치 또는 적어도 하나의 전원 공급 모듈 중의 적어도 하나에 연결된 전원 손실 검출 로직을 포함하는 데이터 프로세싱 시스템이 제공되고, 전원 손실 검출 로직은, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 구성을 결정하고; 초기 파워 오프 경고(EPOW) 신호를 표명하는 적어도 하나의 전원 공급 모듈 중의 전원 공급 모듈에 응답하여, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 결정된 구성에 기초하여 데이터 프로세싱 장치에 대한 현재의 배전 네트워크 구성을 결정하고; 데이터 프로세싱 장치에 대한 결정된 현재의 배전 네트워크 구성에 기초하여, 데이터 프로세싱 장치에 대한 임박한 전원 손실을 나타내는 전원 손실 통지 신호를 데이터 프로세싱 시스템의 로직에 표명한다.
전원 라인 장애(PLD) 고장 및 실제 전원 손실 고장을 구별하기 위한 메커니즘을 데이터 프로세싱 시스템에 제공하는 것이 바람직하다.
또한, 초기 파워 오프 경고(EPOW) 통지는 전원 라인 장애(PLD) 고장을 보정하도록 하기 위하여 가능한 한 오래 지연되는 것이 바람직하고, 이에 따라, 긴 PLD 이벤트으로 인한 시스템 정지를 방지할 수 있다. 또한, 전원 손실의 경우에 저장 시스템이 데이터 무결성을 보존할 수 있도록 기록 캐싱을 지원하는 저장 시스템을 지원하기 위한 메커니즘을 데이터 프로세싱 시스템에 제공하는 것이 바람직하다. 또한, PLD 이벤트과 실제 전원 손실 고장의 구별을 조절하고, 데이터 프로세싱 시스템의 현재 상태, 전원 공급장치의 특징, 데이터 프로세싱 시스템의 동작 구성요소의 전원 소비, 및 이전 측정 체류 커패시턴스 시간에 대한 초기 파워 오프 경고(EPOW) 메시지의 송신 타이밍을 조절하는 메커니즘을 제공하는 것이 바람직하다.
예시된 실시예에 있어서, 하나 이상의 전원 손실 검출 모듈은 하나 이상의 데이터 프로세싱 장치를 갖는 데이터 프로세싱 시스템에 제공된다. 하나 이상의 전원 손실 검출 모듈은 각각의 데이터 프로세싱 장치와 관련하여 제공될 수 있다. 전원 손실 검출 모듈은 데이터 프로세싱 시스템의 기반구조의 타입, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 위치, 전원 손실 시나리오 도중에 전원을 제공하기 위한 데이터 프로세싱 시스템의 능력을 검출할 수 있다. 상기 검출 모듈은 데이터 프로세싱 시스템의 이러한 타입 및 전원 시스템 특징을 식별하는 다양한 입력을 검출하고, 전원 손실 시나리오 중의 거동 세트를 정의하기 위한 로직을 제공하는 것이 바람직하다. 다양한 입력의 검출과 거동 세트의 정의는 정적으로 및/또는 동적으로 수행될 수 있다.
하나의 예시적인 실시예에서, 전원 손실 검출 모듈은 어느 전원 공급 모듈이 데이터 프로세싱 장치에 양호한 전원 신호를 제공하는지를 식별하는 입력을 수신한다. 전원 손실 검출 모듈은 전원 공급 모듈로부터의 전원 손실이 임박한 것인지를 나타내는 초기 파워 오프 경고(EPOW) 입력을 전원 공급 모듈로부터 추가적으로 수신할 수 있다. 전원 손실 검출 모듈에 대한 추가적인 입력은 데이터 프로세싱 시스템 관리 모듈로부터의 데이터 프로세싱 시스템 타입 입력과, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 위치를 식별하는 데이터 프로세싱 장치의 로직으로부터의 데이터 프로세싱 장치 위치 입력을 포함할 수 있다. 이러한 입력은 임박한 전원 손실의 시스템 통지를 출력하기 위한 타이밍을 결정하기 위하여 전원 손실 검출 모듈의 로직에 의해 모두 처리될 수 있으므로, I/O 동작은 작업거부될 수 있고, 데이터 프로세싱 장치는 고객의 데이터 무결성을 보존하는 상태로 배치될 수 있다.
하나의 예시적인 실시예에서, 데이터 프로세싱 시스템 타입 및 데이터 프로세싱 시스템 위치, 예를 들어, 슬롯 식별자는 그 데이터 프로세싱 장치를 위한 전원 손실 검출 모듈에 대한 입력 중 어느 것이 중요한 것인지를 결정하기 위해 이용된다. 데이터 프로세싱 장치가 하나의 배전 네트워크 전원 도메인에 완전히 위치도리 경우, 바람직한 실시예에 따르면, 그 도메인으로부터의 EPOW 입력 및 파워 굿 입력, 즉, 입력 전압만이 데이터 프로세싱 장치의 전원 상태를 결정하기 위한 전원 손실 검출 모듈에 의해 이용하기 위해 관련되고, 이러한 이용을 위한 자격을 얻는다.
데이터 프로세싱 장치가 다수의 배전 네트워크 전원 도메인에 의해 연결되는 경우, 바람직한 실시예에 따르면, 전원 모듈 EPOW 입력과, 데이터 프로세싱 장치에 전원을 제공하는 입력 전압의 각각은 데이터 프로세싱 장치의 전원 상태의 결정시에 이용하기 위해 관련되고, 이러한 이용을 위한 자격을 얻는다. 예를 들어, 데이터 프로세싱 시스템에는, 4개의 AC 입력으로부터 DC 전원을 제공하는 4개의 전원 공급 모듈의 전체를 위한 예비 전원 공급 모듈을 각각 갖는 2개의 전원 도메인이 존재할 수 있다. 그러나, 예시된 실시예의 취지 및 범위를 벗어나지 않으면서, 임의의 수의 전원 공급 모듈 및 AC 전원 입력이 예시적인 실시예의 메커니즘과 함께 이용될 수 있다는 것을 이해해야 한다.
데이터 프로세싱 장치에 전원을 공급하는 각각의 전원 공급 모듈로부터의 EPOW 신호 및 입력 전압, 즉, 파워 굿(power good) 신호는 감시되는 것이 바람직하다. 데이터 프로세싱 장치가 2개의 도메인에 의해 연결되면, 4개의 전원 공급이 감시되는 것이 바람직하다. 바람직한 실시예에 따르면, 각각의 전원 공급 모듈은 체류 커패시턴스 시간의 "x" 양을 제공할 수 있는 용량성 출력 스테이지(capacitive output stage)를 가진다. 각각의 전원 공급 모듈에 의해 검출되는 AC 입력 손실 고장의 타이밍과, 데이터 프로세싱 장치에 접속된 동작중인 전원 공급 모듈의 수에 따라, PLD 체류 커패시턴스 시간은 예시적인 실시예의 메커니즘에 의해 결정되고, 그 다음, AC 입력의 순차적인 복구와 관계없이 데이터 프로세싱 장치의 정지에 이르게 하는 데이터 프로세싱 장치의 어느 시기에 EPOW가 생성되는 것이 바람직하다.
바람직한 실시예에 따르면, 전원 손실 검출 모듈에 대한 관련된 전원 관리 입력이 일단 결정되면, 관련된 전원 관리 입력은 감시되고, 임박한 전원 손실을 나타내기 위한 시스템 통지 출력을 생성하기 위해 이용된다. 이 시스템 통지 출력의 생성은 데이터 무결성이 유지될 수 있는 상태로 데이터 프로세싱 장치를 배치하기 위해 요구되는 예비 전원의 결정된 양에 기초하여 수행되는 것이 바람직하다. 유효한 즉, "양호한" 전원 입력을 데이터 프로세싱 장치에 제공하는 전원 모듈 장치의 수는 이용가능한 예비 전원의 양, 즉, 시간 기간으로서, 전원 손실 시나리오 도중에 전원 모듈에 의해 EPOW를 데이터 프로세싱 장치에 송신한 후에 전원이 조절장치 내에서 유지될 것으로 기대될 수 있는 시간 기간을 정의하는 것이 바람직하다.
데이터 프로세싱 시스템 타입과, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 장소 또는 위치는 어느 전원 공급 모듈이 데이터 프로세싱 장치에 전원을 제공하는 것이 바람직한 것인지를 식별한다. 파워 굿 입력 신호는 데이터 프로세싱 장치에 전원을 제공하는 전원 공급 모듈 중의 어느 것이 데이터 프로세싱 장치에 유효한 또는 양호한 전원 입력을 제공하는 것인지를 식별한다. 다음으로, 데이터 프로세싱 장치에 유효한 전원 입력을 제공하는 전원 공급 모듈의 수는, 전원 모듈로부터의 EPOW 통지 후에 유효한 전원 입력이 데이터 프로세싱 장치에 제공될 것으로 기대되는 시간 기간의 시간 값을 식별하는 예비 전원 계산으로 변환되는 것이 바람직하다. 예비 전원 계산은 체류 커패시턴스 시간, 즉, EPOW 통지 신호가 표명될 때와, 대응하는 전원 공급 모듈의 출력 전압이 감쇠하기 시작할 때 사이의 시간차를 식별한다. 데이터 프로세싱 장치에 유효한 전원 입력을 제공하는 전원 공급 모듈의 수에 기초한 체류 커패시턴스 시간의 테이블 데이터 구조는 이후에 논의되는 바와 같이, 유효한 전원 입력을 제공하는 전원 공급 모듈의 결정된 수를, 시스템 통지를 송신하고 전원 라인 장애를 필터링하기 위한 타이밍을 결정하는데 이용하기 위한 체류 커패시턴스 시간 값으로 상관(correlate)시키기 위해 이용될 수 있다.
전원 손실 검출 모듈에 의해 결정되는 예비 전원의 양은 예를 들어, I/O 동작을 작업거부함으로써, 데이터 프로세싱 장치를 데이터 무결성이 보존되는 상태로 배치하기 위하여, 데이터 프로세싱 장치가 EPOW 통지를 처리하기 위해 요구되는 소정 양의 시간과 함께 이용되어, 임박한 전원 손실의 시스템 통지를 송신하기 위한 타이밍을 결정하는 것이 바람직하다. 임박한 전원 손실의 이러한 시스템 통지는 데이터 프로세싱 장치의 관리 모듈 및/또는 데이터 프로세싱 시스템의 관리 모듈에 출력될 수 있고, 이에 따라, 데이터 프로세싱 장치는 데이터 무결성을 보존하는 방식으로 파워-다운하도록 한다.
요구되는 예비 전원의 결정된 양은 전원 공급의 밀리세컨드(milisecond)에 의하여, 데이터 프로세싱 장치에 의해 허용될 수 있는 전원 라인 장애의 기간을 식별한다. 즉, 예비 전원의 양과, 데이터 프로세싱 장치에서 EPOW 통지를 처리하기 위해 요구되는 시간의 양 사이의 차이는 최대 전원(또는 펄스) 라인 장애(PLD) 시간 기간, 즉, 임박한 전원 손실의 시스템 통지가 데이터 프로세싱 장치/시스템의 관리 모듈에 송신되기 전에 시스템에 의해 허용될 수 있는 PLD 필터 시간으로 되는 것이 바람직하다.
데이터 프로세싱 시스템의 데이터 프로세싱 장치는 서로 상이한 전원 소비 특징을 가질 수 있다. 데이터 프로세싱 시스템의 관리 모듈은 데이터 프로세싱 시스템을 최적화하기 위하여 전원 시스템의 이용가능한 전원 용량에 기초하여 데이터 프로세싱 장치의 여러 장치를 선택적으로 파워온(power on) 할 수 있다. 이 데이터 프로세싱 시스템 구성 상태 정보는 관리 모듈과 관련된 저장 장치의 필수 제품 데이터(VPD : vital product data)의 일부로서 저장될 수 있다.
예시적인 실시예의 메커니즘은 이러한 VPD 정보를 값의 테이블로 변환할 수 있고, 이 테이블은 전원 공급 모듈로부터의 EPOW 통지에 기초하여 얼마나 많은 PLD 필터 시간이 임박한 전원 손실의 시스템 통지의 송신에 적용되어야 하는지를 나타낸다. 이 PLD 필터 시간은 전원 공급 모듈의 제어기에 전달될 수 있고, EPOW 통지 신호를 언제 또는 얼마나 오래 표명할 것인지를 결정하는데 이용하기 위해 그 각각의 VPD 저장 장치에 저장될 수 있다. 예시적인 실시예의 메커니즘은 특정 데이터 프로세싱 장치에 전원을 제공하는 전원 공급 모듈의 특징을 고려할 뿐만 아니라, PLD 필터 시간과, 임박한 전원 손실의 시스템 통지를 송신하기 위한 타이밍을 결정할 때, 데이터 프로세싱 시스템에서 파워온 되는 데이터 프로세싱 장치의 전원 소비 특징도 고려할 수 있다.
다른 예시적인 실시예에서, 전원 공급 모듈과 관련된 VPD 정보 저장 장치는 데이터 프로세싱 시스템의 전원 시스템 내의 전원 공급 모듈의 다양한 체류 커패시턴스 시간 값에 관한 정보를 저장하기 위해 이용될 수 있다. 예를 들어, 제조시에, 전원 공급 모듈에 대한 체류 커패시턴스 시간 값이 측정되고 VPD 정보의 일부로서 저장될 수 있다. 이 측정된 체류 커패시턴스 시간은 임박한 전원 손실의 시스템 통지를 송신하기 전에 EPOW 통지 신호가 표명되는 시간 길이를 조정하기 위해 이용될 수 있다.
또 다른 예시적인 실시예에서, 전원 공급 모듈에 대한 실제 체류 커패시턴스 시간은 매 파워다운 시나리오 도중에 전원 공급 모듈의 제어기에 의해 측정될 수 있다. 제어기는 제어기에 대한 전원 공급 모듈의 각각의 전압 입력과 관련하여 EPOW 통지 표명을 감시할 수 있다. 제어기는 EPOW 통지 신호가 더 이상 표명되지 않을 때로부터 제어기에 대한 실제 전원 입력이 감쇠하기 시작할 때까지의 경과 시간에 대응하는 값을 저장할 수 있고, 전원 공급 모듈이 모든 전원을 잃기 전에 이 정보를 비휘발성 메모리에 저장할 수 있다. 이것은 각각의 전원 공급 모듈에 대해 행해질 수 있으므로, 복수의 경과 시간 값, 즉, 체류 커패시턴스 시간이 비휘발성 메모리에 저장될 수 있다. 비휘발성 메모리가 업데이트되는 동안 전원이 감쇠하더라도, 안정된 전압을 유지하는 내부 전원 조절 메커니즘으로 인해 업데이트를 완료하기 위한 충분한 시간이 존재한다는 것에 주목해야 한다.
전원이 데이터 프로세싱 시스템으로 복구된 후, 관리 모듈은 비휘발성 메모리를 판독하여 체류 커패시턴스 시간 값을 비교할 수 있다. 최대값이 선택될 수 있고 PLD 필터링 회로에 적용될 수 있다. 이것은 데이터 프로세싱 시스템에서의 조합된 전원 공급 모듈의 최대 실제 체류 시간이 주어질 경우에 가능한 최대 PLD 이벤트를 스레시홀딩(thresholding) 할 수 있도록 한다.
하나의 특징에 따르면, 임박한 전원 손실을 데이터 프로세싱 시스템에 통지하는 임박한 전원 손실 통지 신호를 데이터 프로세싱 장치에 표명하는 것을 제어하기 위한 방법이 데이터 프로세싱 시스템에서 제공되고, 상기 방법은, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 구성을 결정하는 것; 초기 파워 오프 경고(EPOW) 신호를 표명하는 데이터 프로세싱 시스템의 전원 공급 모듈에 응답하여, 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 결정된 구성에 기초하여 데이터 프로세싱 장치에 대한 현재의 배전 네트워크 구성을 결정하는 것; 데이터 프로세싱 장치에 대한 결정된 현재의 배전 네트워크 구성에 기초하여, 데이터 프로세싱 장치에 대한 임박한 전원 손실을 나타내는 전원 손실 통지 신호를 데이터 프로세싱 시스템의 로직에 표명하는 것을 포함한다.
데이터 프로세싱 시스템의 로직에 전원 손실 통지 신호를 표명하는 것은, 데이터 프로세싱 장치의 결정된 구성과, 결정된 현재의 배전 네트워크 구성에 기초하여, 전원(또는 펄스) 라인 장애(PLD) 필터 시간을 계산하는 것을 포함할 수 있다. 전원 공급 모듈이 PLD 필터 시간보다 더 오랫동안 EPOW 신호를 표명하는 경우, 전원 손실 통지 신호가 표명될 수 있다.
데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 구성을 결정하는 것은, 데이터 프로세싱 시스템의 배전 네트워크의 복수의 전원 도메인에 대한 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 위치를 결정하는 것을 포함할 수 있다. 데이터 프로세싱 장치에 대한 현재의 배전 네트워크 구성을 결정하는 것은, 데이터 프로세싱 장치의 결정된 위치에 기초하여, 데이터 프로세싱 장치에 유효한 전원 입력을 현재 제공하는 복수의 전원 도메인 중 하나 이상의 전원 공급 모듈을 식별하는 것을 포함할 수 있다.
데이터 프로세싱 장치의 결정된 구성과 결정된 현재의 배전 네트워크 구성에 기초하여 PLD 필터 시간을 계산하는 것은, 데이터 프로세싱 장치에 유효한 전원 입력을 제공하는 결정된 수의 전원 공급 모듈에 기초하여 체류 커패시턴스 시간의 룩업 동작을 수행하는 것을 포함할 수 있다. PLD 필터 시간은 체류 커패시턴스 시간에 기초하여 계산될 수 있다. 또한, 체류 커패시턴스 시간에 기초하여 PLD 필터를 시간을 계산하는 것은, 데이터 프로세싱 장치에 의해 처리되는 데이터의 무결성을 보장하기 위하여, 데이터 프로세싱 장치에서 파워-다운 동작을 수행하기 위한 통지 프로세싱 시간을 식별하는 것을 포함할 수 있다. PLD 필터 시간은 체류 커패시턴스 시간 및 통지 프로세싱 시간 사이의 차이로서 계산될 수 있다. 체류 커패시턴스 시간은 데이터 프로세싱 장치에 유효한 전원 입력을 제공하는 전원 공급 모듈의 증가하는 수에 대하여, 선형 또는 비선형의 방식 중의 어느 하나의 방식에 의해 증가할 수 있다.
데이터 프로세싱 시스템의 로직은 데이터 프로세싱 장치의 프로세스 제어 로직, 데이터 프로세싱 장치의 관리 제어 모듈, 또는 데이터 프로세싱 시스템의 관리 모듈 중에서 하나일 수 있다. 데이터 프로세싱 시스템의 로직은 전원 손실 통지 신호의 표명에 응답하여, 데이터 프로세싱 장치와 관련된 데이터의 무결성을 유지하기 위하여 데이터 프로세싱 장치의 파워-다운 동작을 제어할 수 있다.
상기 방법은 전원 손실 통지 신호의 표명에 응답하여 파워-다운 동작을 수행하는 것을 더 포함할 수 있다. 파워-다운 동작은 데이터 프로세싱 장치와 관련된 데이터의 데이터 무결성을 보장하도록 동작할 수 있다. 데이터 프로세싱 시스템은 블레이드 샤시(blade chassis)일 수 있고, 데이터 프로세싱 장치는 블레이드 저장 서브시스템일 수 있다. 파워-다운 동작은 블레이드 저장 서브시스템의 입력/출력 동작을 작업거부 할 수 있다.
또한, 데이터 프로세싱 시스템은 블레이드 샤시일 수 있고, 데이터 프로세싱 장치는 블레이드 서브시스템일 수 있다. 블레이드 서브시스템은 블레이드 저장 서브시스템, 프로세서 블레이드, 또는 서버 블레이드 중의 하나일 수 있다. 상기 방법은 블레이드 서브시스템의 전원 손실 검출 유닛에서 구현될 수 있다.
다른 예시적인 실시예에서는, 컴퓨터 판독가능 프로그램을 갖는 컴퓨터 이용가능 매체를 포함하는 컴퓨터 프로그램 제품이 제공된다. 컴퓨터 판독가능 프로그램이 컴퓨팅 장치 상에서 실행될 때, 컴퓨터 판독가능 프로그램은 컴퓨팅 장치가 예시적인 실시예의 방법에 관한 상기 설명된 여러 동작과, 그 동작의 조합을 수행하도록 한다.
또 다른 예시적인 실시예에서는, 데이터 프로세싱 시스템이 제공된다. 데이터 프로세싱 시스템은 적어도 하나의 데이터 프로세싱 장치, 적어도 하나의 데이터 프로세싱 장치에 연결된 적어도 하나의 전원 공급 모듈, 및 적어도 하나의 데이터 프로세싱 장치 또는 적어도 하나의 전원 공급 모듈 중에서 적어도 하나에 연결된 전원 손실 검출 로직을 포함할 수 있다. 전원 손실 검출 로직, 및/또는 데이터 프로세싱 시스템의 다른 로직은 예시적인 실시예의 방법에 관한 상기 설명된 여러 동작과, 그 동작의 조합을 수행할 수 있다.
본 발명의 이러한 그리고 그 외의 특징 및 장점은 본 발명의 예시적인 실시예에 대한 다음의 상세한 설명에 설명될 것이며, 또는 본 발명의 예시적인 실시예에 대한 다음의 상세한 설명을 고려하는 당업자에게 명백할 것이다.
이하, 다음 도면을 참조하여 예시의 목적으로 본 발명의 바람직한 실시예를 설명할 것이다.
도 1a-1b는 예시적인 실시예의 예시적인 특징이 구현될 수 있는 데이터 프로세싱 시스템의 예시적인 도면이다.
도 2는 하나의 예시적인 실시예에 따른 전원 손실 검출 모듈의 예시적인 블럭도이다.
도 3은 하나의 예시적인 실시예에 따라 EPOW 신호의 표명(assertion)시의 전원 라인 장애 고장 및 전원 라인 장애 고장의 필터링을 설명하는 예시적인 타이밍도이다.
도 4는 EPOW 신호의 표명시의 전원 라인 장애 고장 및 전원 라인 장애 고장의 부적절한 필터링을 설명하는 예시적인 타이밍도이다.
도 5는 하나의 예시적인 실시예에 따라 상이한 체류 커패시턴스 시간(holdup capacitance time)과 궁극적인 필터링된 EPOW 신호를 갖는 전원 공급 모듈에 의한 EPOW 신호의 표명을 설명하는 예시적인 타이밍도이다.
도 6a는 하나의 예시적인 실시예에 따라 파워-다운 동작 도중의 전원 공급 모듈에 대한 실제 체류 커패시턴스 시간의 측정을 설명하는 예시적인 타이밍도이다.
도 6b는 하나의 예시적인 실시예에 따른 전원 공급 모듈의 예시적인 블럭도이다.
도 7은 하나의 예시적인 실시예에 따라 임박한 전원 손실의 시스템 통지 타이밍을 조정하기 위한 예시적인 동작의 개요를 설명하는 순서도이다.
도 8은 하나의 예시적인 실시예에 따라 전원 공급 시스템 구성요소를 위한 VPD 정보에 기초하여 임박한 전원 손실의 시스템 통지 타이밍을 조정하기 위한 예시적인 동작의 개요를 설명하는 순서도이다.
도 9는 하나의 예시적인 실시예에 따라 전원 공급 모듈의 측정된 실제 체류 커패시턴스 시간에 기초하여 EPOW 통지 신호의 표명 타이밍을 조정하기 예시적인 동작의 개요를 설명하는 순서도이다.
예시적인 실시예는 전원 라인 장애를 필터링하기 위하여 데이터 프로세싱 시스템에 대한 임박한 전원 손실의 시스템 통지 타이밍을 제어하기 위한 메커니즘을 제공한다. 예시적인 실시예의 메커니즘은 다양한 타입의 데이터 프로세싱 시스템의 전원 시스템과 함께 이용될 수 있다. 실제적인 전원 손실 고장으로부터 PLD 이벤트 를 필터링하는 것이 바람직한 임의의 데이터 프로세싱 시스템은 본 발명의 취지 및 범위로부터 벗어나지 않으면서 예시적인 실시예의 메커니즘을 활용할 수 있다.
예시적인 실시예의 메커니즘이 활용될 수 있는 하나의 데이터 프로세싱 시스템은 하나 이상의 프로세서 블레이드(processor blade)를 갖는 IBM？ BladeCenter？ 샤시(chassis) 내에 존재한다. 하나 이상의 프로세서 블레이드를 갖는 IBM BladeCenter？ 샤시는 예시적인 실시예가 구현되는 데이터 프로세싱 시스템의 예로서 이용될 것이지만, 이것은 하나의 예에 불과하며, 예시적인 실시예가 구현될 수 있는 데이터 프로세싱 환경에 대한 임의의 한정을 규정하거나 내포하기 위한 것이 아니라는 것을 이해해야 한다. 이하 설명되는 대표적으로 예시적인 실시예에 대한 여러 변형은 추후에 설명되는 청구범위에서 정의된 바와 같은 발명의 취지 및 범위로부터 벗어나지 않으면서 행해질 수 있다. (IBM 및 BladeCenter는 미국, 그 외의 국가 또는 이 모든 국가에서의 International Business Machines Corporation의 등록상표이다.)
도 1a-1b는 예시적인 실시예의 예시적인 특징이 구현될 수 있는 데이터 프로세싱 시스템의 예시적인 도면이다. 도 1a-1b에 도시된 바와 같이, 데이터 프로세싱 시스템(100)은 이 예에서 IBM BladeCenter？ 샤시이고, 복수의 데이터 프로세싱 장치(110-116)를 포함하며, 이 도시된 예에서, 복수의 데이터 프로세싱 장치는 미드플레인(159)의 복수의 전원 버스(152-158)에 연결된 3-슬롯 와이드 블레이드 서브시스템(three-slot wide blade subsystem)이다. 블레이드 서브시스템(110-116)은 예를 들어, 블레이드 저장 시스템, 프로세서 블레이드, 서버블레이드 등일 수 있 다. 위에서 언급한 바와 같이, 도시된 예에서 블레이드 서브시스템 및 IBM BladeCenter？ 샤시를 이용하는 것은 블레이드 서브시스템 외의 다른 데이터 프로세싱 장치를 활용할 수 있는 다른 데이터 프로세싱 시스템으로 본 발명의 응용을 한정하기 위한 것이 아니라는 것을 이해해야 한다. 전원 버스(152-158)는 전원 공급 모듈(160-166)의 각각의 버스로부터 전원을 수신한다. 블레이드 서브시스템(110-116)은 도 1a-1b에서 1-A, 1-B, 2-A, 2-B 등으로 참조번호가 부여된 미드플레인(150)의 슬롯을 통해 미드플레인(150), 이에 따라 전원 버스(152-158)에 접속된다. 도 1a-1b의 예에서, 각각의 슬롯 위치는 2개의 전원 버스를 통한 2개의 전원 공급 모듈로부터의 여분의 전원 입력을 가진다는 것에 주목해야 한다.
각각의 블레이드 서브시스템(110-116)은 블레이드 관리 제어기(BMC : blade management controller)(170-175)를 포함하고, 블레이드 관리 제어기는 미드플레인(150)의 데이터 버스(159) 및 블레이드 서브시스템(110-116)의 데이터 통신 링크(176-179)를 통해 관리 모듈(180)과 통신한다. 또한, BMC(170-175)는 전원 손실 검출 모듈(190-196)과 통신한다. BMC(170-175)는 기본적인 환경 감시 능력, 관리 모듈(180)을 통한 블레이드 서브시스템(110-116)의 아웃-오브-밴드(out-of-band) 관리 능력을 제공하며, 각각의 블레이드 서브시스템(110-116)을 위한 제어 포인트이다. BMC(170-175)는 블레이드 서브시스템(110-116)의 전원 상태와 같은 블레이드 서브시스템(110-116)의 동작을 관리할 경우에 관리 모듈(180)에 의해 이용하기 위하여 블레이드 서브시스템(110-116) 상태 정보를 관리 모듈(180)에 전달한다. BMC(170-175)는 블레이드 서브시스템(110-116) 상에 제공된 센서 하드웨어로부터 블레이드 서브시스템(110-116) 상태 정보를 취득할 수 있다. 또한, BMC(170-175)는 VPD 저장 장치(101-104)에 저장된 각각의 블레이드 서브시스템(110-116)을 위한 필수 제품 데이터(VPD : vital product data)에 기초하여 동작할 수 있다.
또한, 각각의 블레이드 서브시스템(110-116)은 복수의 전원 도메인(power domain), 예를 들어, 전원 도메인 0 및 전원 도메인 1을 지원한다. 본 명세서에서 이용되는 전원 도메인은 관리 모듈(180)에 의해 제어되는 프로세서 블레이드 또는 블레이드 서브시스템(110-116) 내의 전원 경계를 의미한다. 도 1a-1b에 예시된 다수의 전원 도메인은 2개의 별도의 블레이드 서브시스템 슬롯에 대한 전원 입력의 표현이다. 전원 도메인은 블레이드 서브시스템(110-116)에서 합성되어 전체 3-슬롯 블레이드 서브시스템(110-116)에 전원을 제공한다.
전원 손실 검출 모듈(190-196)은 VPD 저장 장치(101-104)로부터 VPD 정보, BMC(170-175) 및 관리 모듈(180)로부터 구성 정보를 취득할 뿐만 아니라, 전원 도메인 0 및 1로부터 입력을 취득할 수 있다. 전원 손실 검출 모듈(190-196)은 전원 공급 모듈(160-166)로부터 송신된 초기 파워 오프 경고(EPOW) 신호를 검출하고, 전원 라인 장애(PLD)와 관련되어 있는 EPOW 신호를, 데이터 프로세싱 시스템(100)에 대한 실제적인 임박한 전원 손실과 구별한다. 다음으로, 전원 손실 검출 모듈(190-196)은 임박한 전원 손실의 시스템 통지를 BMC(170-175) 및/또는 관리 모듈(180)에 전달하고, BMC(170-175) 및/또는 관리 모듈(180)은 예를 들어, 입력/출력(I/O) 동작을 작업거부함으로써, 블레이드 서브시스템(110-116)에 의해 저장 및/또는 처리되는 데이터의 무결성을 유지하기 위한 관련 블레이드 서브시스템(110-116)에서의 동작을 개시할 수 있다.
도 1a-1b에 도시된 바와 같이, 데이터 프로세싱 시스템(100)에서의 전원은 공유 자원이고, 전원 허가(power permission)는 관리 모듈(180)이 그 자원을 제어하도록 하는 메커니즘이다. 전원 허가는 데이터 프로세싱 시스템(100) 초기화 도중에 결정되거나, 블레이드 서브시스템(110-116)이 데이터 프로세싱 시스템(100)에 설치될 때에 결정된다. 관리 모듈(180)은 사전-초기화 단계(pre-initialization phase) 도중에 블레이드 서브시스템(110-116)으로부터 정보를 취득하고, 승인해야 할 전원 허가를 결정한다. 관리 모듈(180)은 현재의 전원 허가 상태를 알리는 설정 전원 허가 메시지(set power permission message)를 블레이드 서브시스템(110-116)에 송신한다. 허가가 일단 승인되면, 블레이드 서브시스템(110-116)은 인에이블되어 완전히 기능적 상태로 천이한다. 적절한 로컬 전원 제어 허가가 관리 모듈(180)에 의해 승인되면, 즉, 허가 비트가 "인에이블"로 설정되면, 블레이드 서브시스템(110-116) 상의 프론트 패널 전원 버튼 등으로부터 블레이드 서브시스템(110-116)에 대한 로컬 전원 명령이 입력될 수 있다. 관리 모듈(180)은 블레이드 서브시스템(110-116)이 올바르게 동작하도록 할 정도로 충분한 전원 공급이 존재하는지에 기초하여 블레이드 서브시스템(110-116)에 대한 전원 허가를 거부할 수 있다.
블레이드 서브시스템(110-116)에 대해 관리 모듈(180)로부터의 전원 허가가 부여되고 블레이드 서브시스템(110-116)이 완전히 기능적 상태에 있으면, 전원 손실 검출 모듈(190-196)은 EPOW 통지 신호에 대한 전원 도메인의 전원 상태를 감시한다. 전원 손실 검출 모듈(190-196)은 블레이드 서브시스템(110-116)에 대한 전원 체류 커패시턴스 시간, 즉, 공급된 전원이 감쇠되기 전에 블레이드 서브시스템(110-116)이 급전될 수 있는 시간 기간을 결정함에 있어서, 블레이드 서브시스템(110-116)에 유효한 전원 입력을 제공하는 다양한 전원 공급 모듈(160-166)을 고려한다.
이 정보와, 데이터 무결성을 유지하기 위하여 블레이드 서브시스템(110-116)에서 EPOW 통지를 처리하기 위해 요구되는 소정의 시간량에 기초하여, 전원 라인 장애(PLD)가 필터링될 수 있는 시간 기간이 결정된다. 이 시간 기간은 블레이드 서브시스템(110-116) 전원 손실이 임박함을 나타내는 통지를 블레이드 서브시스템의 프로세스 제어 로직(도시하지 않음), BMC(170-175) 및/또는 관리 모듈(180)에 송신하는 것을 지연시키기 위해 이용된다. 이와 같은 방식으로, PLD를 필터링하기 위한 최대 시간량이 얻어지고, 그 결과, 실제 전원 손실 상황이 아니라 PLD로 인한 블레이드 서브시스템(110-116) 전원-다운 동작이 회피될 수 있다.
고장이 단순한 PLD 이벤트가 아니라 전원 손실을 나타낸다는 것을 검출한 후에 가능한 한 초기에, 블레이드 서브시스템에 의해 처리되는 데이터의 무결성을 보장하기 위한 동작의 개시를 시작하기 위하여, 상기 통지를 BMC(170-175) 또는 관리 모듈(180)을 통해 전달하기 보다는, 상기 통지는 블레이드 서브시스템 자체에 통합되어 있는 블레이드 서브시스템의 프로세스 제어 로직에 직접 송신될 수 있다. 예를 들어, 블레이드 서브시스템이 RAID 서브시스템 또는 다른 하드 디스크 타입 저장 서브시스템을 구비한다면, 하드 디스크 저장 장치의 섹터에 대한 불완전한 기록을 수행하지 않도록 하기 위하여, 전원 손실의 가능성이 있는 경우에 가능한 한 빨 리 동작을 개시하는 것이 바람직하다.
도 1a-1b에 도시된 바와 같이, 각각의 블레이드 서브시스템(110-116)은 미드플레인(150)의 복수의 슬롯에 의해 연결될 수 있다. 또한, 각각의 슬롯은 복수의 전원 공급 모듈(160-166)로부터 전원을 수신할 수 있다. 도 1a-1b로부터, 멀티-슬롯 와이드 블레이드 서브시스템(110-116)이 예를 들어, 도 1a-1b에서 IBM BladeCenter？ 슬롯(6 및 7)에 의해 연결하고 있을 경우, 멀티-슬롯 와이드 블레이드 서브시스템(110-116)은 복수의 IBM BladeCenter？ 전원 도메인을 연결하는 것이 가능하다는 것을 알 수 있다. 도 1a-1b에 도시된 바와 같이, 제1 및 제3 플러그 접속된 슬롯 위치로부터 전원을 받아들이는 3-슬롯 와이드 블레이드 서브시스템(110-116)에 대하여, IBM BladeCenter？ 슬롯 위치(5, 6, 7 및 8)는 이 시나리오에 관련되어 있음을 주목해야 한다. 따라서, IBM BladeCenter？ 샤시 내의 블레이드 서브시스템(110-116)의 위치는 어느 전원 공급 모듈 입력이 블레이드 서브시스템(110-116)의 체류 커패시턴스 시간에 영향을 주는지를 나타낸다.
블레이드 서브시스템(110-116)은 BMC(170-175)를 포함하고, BMC(170-175)는 블레이드 서브시스템(110-116)이 결합되는 IBM BladeCenter？ 내의 슬롯, 즉, 블레이드 서브시스템(110-116)의 장소 또는 위치를 결정하기 위한 로직을 포함한다. 이러한 식별은 IBM BladeCenter？ 샤시의 각 슬롯과 관련된 슬롯 식별자에 기초하여 수행될 수 있다. BMC(170-175)는 슬롯 식별자 또는 위치 정보를 전원 손실 검출 모듈(190-196)에 제공할 수 있고, 전원 손실 검출 모듈(190-196)은 이 위치 정보를 이용하여 전원 공급 모듈(160-166)로부터의 입력 중 어느 것이 특정 블레이드 서브 시스템(110-116)에 대한 체류 커패시턴스 시간을 결정하는 것에 관련되는지를 식별한다.
슬롯 식별자 또는 위치 정보에 추가하여, 전원 손실 검출 모듈(190-196)은 관리 모듈(180)로부터 IBM BladeCenter？ 샤시 타입 식별자, 예를 들어, BladeCenter-1, BladeCenter-H 등을 수신한다. IBM BladeCenter？ 샤시 타입 식별자는 미드플레인(150)의 슬롯이 어떻게 구성되어 있는지에 대한 정보를 전원 손실 검출 모듈(190-196)에 제공한다. 이 정보는 BMC(170-175)에 의해 제공되는 실제 위치 또는 슬롯 식별자와 함께, 어느 전원 공급 모듈(160-166)이 블레이드 서브시스템(110-116)에 실제로 전원을 제공하는지를 명확하게 식별하므로, 전원 손실 검출 모듈(190-196)은 대응하는 전원 공급 모듈(160-166)로부터의 전원 공급 전압 입력 및 EPOW 입력의 어느 세트(set)가 대응하는 블레이드 서브시스템(110-116)의 동작과 관련이 있는지를 결정할 수 있다.
예를 들어, IBM BladeCenter？ 샤시 타입 식별자와 슬롯 또는 위치 식별자에 기초하여, 전원 손실 검출 모듈(190)에 의해 블레이드 서브시스템(110)이 하나의 BladeCenter？ 배전(power distribution) 네트워크 전원 도메인에 완전히 위치되어 있는 것으로 결정되면, 그 도메인으로부터의 전원 공급 모듈 EPOW 입력 및 입력 전압만이 블레이드 서브시스템(110)의 전원 상태 결정시에 이용하기 위해 관련되고 이러한 이용을 위한 자격을 얻는다. 전원 손실 검출 모듈(190)에 의해 블레이드 서브시스템(110)이 다수의 BladeCenter？ 배전 네트워크 전원 도메인에 의해 연결된다고 판단되면, 블레이드 서브시스템(110)에 전원을 제공하는 각각의 BladeCenter ？ 전원 공급 모듈의 EPOW 입력 및 입력 전압은 블레이드 서브시스템(110)의 전원 상태 결정시에 이용하기 위해 관련되고 이러한 이용을 위한 자격을 얻는다.
도 2는 하나의 예시적인 실시예에 따른 전원 손실 검출 모듈의 예시적인 블럭도이다. 도 2에 도시된 바와 같이, 전원 손실 검출 모듈(200)은 관련 전원 관리 입력 결정 로직(210), 전원 라인 장애(PLD) 필터 로직(220), 시스템 통지 표명 로직(230), 필수 제품 데이터(VPD) 정보 저장 장치 인터페이스(240), 필터 시간 테이블 데이터 구조 저장 장치(250), 및 시스템 버스 인터페이스(260)를 포함한다. 또한, 전원 손실 검출 모듈(200)은 각각의 전원 공급 모듈(PM : power supply module)로부터의 EPOW 통지 신호, 각각의 PM으로부터의 입력 전압(PM으로부터의 파워 굿 입력(power good input)), 샤시 타입 식별자, 샤시 위치 식별자, 및 최대 샤시 부하 입력(load input)을 입력으로서 수신한다. 이러한 입력은 전원 손실 검출 모듈(200)의 구성요소(210 및 220)에 의해 처리되어, EPOW 통지 신호의 표명과 관련된 적절한 타이밍에서 임박한 전원 손실의 시스템 통지를 관련 PM에 의해 생성한다. 시스템 통지는 블레이드 서브시스템의 프로세스 제어 로직, BMC 및/또는 관리 모듈에 송신되고, 그 다음으로, 블레이드 서브시스템의 프로세스 제어 로직, BMC 및/또는 관리 모듈은 예를 들어, 블레이드 서브시스템에 전원 공급을 중단하기 전에 I/O 동작을 작업거부함으로써, 전원 손실 검출 모듈(200)과 관련된 블레이드 서브시스템을 파워-다운하고 블레이드 서브시스템과 관련된 데이터의 무결성을 보장하기 위한 적절한 동작을 수행할 수 있다.
하나의 예시적인 실시예에서, 관련 전원 관리 입력 결정 로직(210)은 (예를 들어, 관리 모듈(180)로부터 수신된) 샤시 타입 식별자와 (예를 들어, BMC(170)로부터 수신된) 샤시 위치 또는 슬롯 식별자를 처리하여, 다양한 PM으로부터의 EPOW 입력 신호 및 전압 입력 신호 중에서 어느 것이 전원 손실 검출 모듈(200)과 관련되어 있는 블레이드 서브시스템의 전원 상태에 관련되는지를 결정한다. 이 결정은 전술한 바와 같은 방식으로 수행될 수 있다. 이 결정은 블레이드 서브시스템 초기화 시간에 행해질 수 있고, 블레이드 서브시스템 초기화 시간은 블레이드 서브시스템이 IBM BladeCenter？ 샤시 등에 추가될 때에, IBM BladeCenter？ 샤시의 초기화와 동일한 시간에 발생할 수 있다.
샤시 타입 및 샤시 위치에 기초하여 관련 PM 입력이 일단 식별되면, PM 입력은 전원 손실 검출 모듈(200)에 의해 감시되고, 양호한 입력 전원을 블레이드 서브시스템에 능동적으로 제공하는 설치된 전원 공급 모듈의 수를 결정한다. 양호한 입력 전원을 제공하는 전원 공급 모듈의 수는 전원 손실 상태 중에, 즉, PM에 의한 EPOW 통지의 표명 후에 전원이 사양(specification) 내에서 유지될 것으로 기대될 수 있는 시간 기간 중에, 블레이드 서브시스템의 자원에 의해 이용가능한 예비 전원의 양을 정의한다. 이하, 체류 커패시턴스 시간이라고도 칭하는 이러한 이용가능한 예비 전원에 대한 지식은 PLD 이벤트를 필터링하여 임박한 전원 손실의 시스템 통지를 출력하기 위한 타이밍을 결정하는데 도움을 준다.
예를 들어, 보증된 이용가능한 예비 전원이 이용가능한 2개의 PM에 의해 10 msec이면, 즉, 양호한 입력 전원을 제공하고 이용가능한 1개의 PM에 의해 7 msec이면, 임박한 전원 손실의 시스템 통지가 전원 손실 검출 모듈(200)에 의해 출력되기 전에, 허용될 수 있는 PLD의 기간은 다수의 전원 모듈의 구성에 의존할 것이다. 데이터 무결성을 보존하는 상태에서 블레이드 서브시스템을 배치하기 위하여, 블레이드 서브시스템이 임박한 전원 손실의 시스템 통지를 처리하기 위해 5 msec의 예비 전원을 요구하는 경우, 블레이드 서브시스템의 PLD 공차(tolerance)는 그 구성에 의존하는 이러한 파라미터에 의해 억제된다. 따라서, 전원 손실 검출 모듈(200)이 입력 구성을 감시하도록 함으로써, PLD 공차는 임의의 하나의 예의 시스템 구성에 기초하여 허용된 PLD의 기간을 최적화하도록 동적으로 수정될 수 있다.
예를 들어, 상기 예에서, 임박한 전원 손실의 시스템 통지를 처리하기 위해 요구되는 5 msec의 예비 전원이 주어지고, 2개의 PM이 양호한 입력 전원을 제공하는 경우, 10 msec의 예비 전원을 제공함으로써, 5 msec의 PLD까지 허용될 수 있으며, 다시 말하면, 실제 전원 손실 상태인 것으로 검출되기 전에, PLD는 5 msec에 이르는 기간 동안 발생할 수 있다. PLD가 5 msec 내에서 중단되면, 블레이드 서브시스템은 PLD 이벤트가 발생한 것을 인식하지 못할 것이며, 블레이드 서브시스템은 불필요하게 파워다운 되지 않을 것이다. 이와 달리, 오직 하나의 PM이 양호한 입력 전원을 제공하는 경우, 7 msec의 예비 전원을 제공함으로써, 2 msec의 PLD까지 허용될 수 있다.
양호한 입력 전원 및 대응하는 체류 커패시턴스 시간 및/또는 PLD 필터 시간을 제공하는 다수의 전원 모듈 사이의 임의의 관계는 예시적인 실시예의 메커니즘에 의해 지원될 수 있다는 것을 이해해야 한다. 예를 들어, 예시된 실시예의 메커니즘에 의해 선형 관계가 활용될 수 있다. 다른 방안으로서, 예시된 실시예의 취지 및 범위로부터 벗어나지 않으면서 비선형 관계가 이용될 수도 있다.
다양한 예비 전원값 또는 체류 커패시턴스 시간값은 PLD 이벤트를 필터링하여 임박한 전원 손실 상태의 시스템 통지의 송신 타이밍을 조정하는데 이용하기 위한 테이블 데이터 구조에서 유지될 수 있다. 이러한 테이블 데이터 구조는 예를 들어, 필터 시간 테이블 데이터 구조 저장 장치(250)에 저장될 수 있다. 이 테이블 데이터 구조는 PLD 이벤트를 필터링하기 위한 PLD 필터 로직(220)에 의해 활용될 수 있다. PLD 필터 로직(220)은 양호한 입력 전원을 제공하는 PM의 수를 결정할 수 있고, 이 수를 이용하여 대응하는 예비 전원 또는 체류 커패시턴스 시간을 필터 시간 테이블 데이터 구조 저장 장치(250)의 테이블 데이터 구조에서 검색(lookup)할 수 있고, 다음으로, 이 예비 전원 또는 체류 커패시턴스 시간에 기초하여 PM으로부터 표명된 EPOW 신호를 감시할 수 있다. PLD 필터 로직(220)은 예를 들어, VPD 정보 저장 장치 인터페이스(240)를 통해 액세스 가능한 VPD 정보 저장 장치에 저장된 임박한 또는 촉박한 전원 손실 프로세싱 시간값의 시스템 통지를 이용하여, PLD 필터 시간 기간을 결정할 수 있다.
PLD 필터 로직(220)은 EPOW 신호가 얼마나 오래 표명되는지를 결정할 수 있고, 그 시간을 PLD 필터 시간 기간과 비교할 수 있다. EPOW 신호가 PM에 의해 PLD 필터 시간 기간보다 더 오래 표명되는 경우, PLD 필터 로직(220)은 시스템 통지 표명 로직(230)에 지시하여 임박한 또는 촉박한 전원 손실을 나타내는 시스템 통지 신호를 표명한다. EPOW 신호가 PLD 필터 시간 기간 이전에 PM에 의해 비표명(de-assert) 되는 경우, PLD 이벤트는 블레이드 서브시스템의 동작에 영향을 주지 않으 며, 즉, 임박한 전원 손실의 시스템 통지 신호는 표명되지 않는다.
따라서, IBM BladeCenter？ 샤시의 특정 구성, IBM BladeCenter？ 샤시의 블레이드 서브시스템의 위치, 블레이드 서브시스템에 양호한 입력 전원을 제공하는 전원 공급 모듈의 수, 및 블레이드 서브시스템이 임박한 또는 촉박한 전원 손실의 시스템 통지를 처리하기 위해 요구되는 결정된 시간량에 따라, 상이한 크기의 PLD 이벤트가 예시적인 실시예의 메커니즘에 의해 필터링될 수 있고, 임박한 또는 촉박한 전원 손실의 시스템 통지에 대한 상이한 타이밍이 이용될 수 있다. 이와 같은 방식으로, IBM BladeCenter？ 시스템의 특정 구성에 대하여 최대 크기의 PLD 이벤트가 허용될 수 있다.
도 3은 하나의 예시적인 실시예에 따라 EPOW 신호의 표명시의 전원 라인 장애 고장 및 전원 라인 장애 고장의 필터링을 설명하는 예시적인 타이밍도이다. 도 3의 타이밍도는 PLD 이벤트뿐만 아니라 실시간 AC 전원 손실 고장 도중의 EPOW 생성에 대한 IBM BladeCenter？ 샤시의 대표적인 전원 시스템 설계의 거동 특성을 예시한다. 도 3으로부터, 전원 라인 장애(PLD) 고장은 PLD 기간에 직접 비례하는 시간량 동안 EPOW 상태가 생성되도록 한다는 것을 알 수 있다. AC 입력 전원 입력에서 식별된 PLD 이벤트의 폭은, 도 3에서 표명되고 있는 신호 파형 B로서 도시되어 있으며 전원 공급 모듈에 의해 표명되는 EPOW 신호의 폭에 대응한다(도 3의 EPOW 신호 파형에서의 하강 구간(drop)은 EPOW 신호의 표명을 나타낸다). 상기 언급된 바와 같이, 비교적 짧은 PLD에 대해 블레이드 서브시스템을 파워다운 하지 않도록 하기 위하여 PLD 이벤트를 "라이드 스루(ride through)"하는 것이 바람직하다.
위에서 논의된 바와 같이, 본 명세서에서 예시된 실시예는, 양호한 입력 전원을 블레이드 서브시스템에 제공하고, 예시된 실시예의 메커니즘에 의해 필터링될 수 있는 PLD 이벤트의 크기를 최대화하기 위하여, 증가된 체류 커패시턴스 시간, 즉, PLD 라이드 스루 능력을 제공하는 복수의 전원 공급 모듈을 가지는 것의 장점을 활용하고 있다. 전원 공급 모듈이 여분의 용도로 쌍(pair)으로 시스템에 대표적으로 추가되더라도, 예시된 실시예의 메커니즘은 예를 들어, 3, 5, 7 등의 임의의 수의 전원 공급 모듈에 적용될 수 있음을 이해해야 한다.
도 3에 도시된 바와 같이, 부적절하게 필터링된 EPOW 신호, 즉, 조정된 EPOW 신호 C는 파형 B의 EPOW 신호의 표명 후에 하이(high) 레벨로부터 로우(low) 레벨까지의 파형 C의 하강 구간에 의해 나타낸 바와 같이, 대응하는 블레이드 서브시스템의 파워다운을 발생시킬 수 있다. 이것은 PLD 이벤트에 대한 적절한 필터링 시간을 결정할 경우에 데이터 프로세싱 시스템의 배전 네트워크의 상태가 고려되지 않기 때문에 PLD 이벤트의 부적절한 필터링이 수행되는 공지된 시스템에서 경험될 수 있는 사례(case)이다. 따라서, PLD 필터링 시간은 부적절한 값으로 고정될 수 있으므로, 블레이드 서브시스템을 구동하는 전원 공급 모듈이 PLD 이벤트를 라이드 스루 하기에 충분한 체류 커패시턴스 시간을 가질수 있더라도, PLD 이벤트는 시스템이 PLD 이벤트에 응답하여 데이터 프로세싱 장치, 예를 들어, 블레이드 서브시스템을 파워다운 하도록 할 수 있다.
본 명세서의 예시된 실시예에 있어서, 전원 공급 모듈에 의해 EPOW 신호가 표명될 때의 배전 네트워크의 현재 상태에 기초하여 PLD 이벤트 필터링이 조정된 다. 표명되는 EPOW 신호에 응답하여, 데이터 프로세싱 장치, 예를 들어, 블레이드 서브시스템과 관련된 도 2에 도시된 바와 같은 전원 손실 검출 모듈은 결정된 예비 전원과, 데이터 프로세싱 장치에서 EPOW 통지를 처리하기 위해 요구되는 시간에 기초하여 PLD 필터 시간을 결정한다. 이 PLD 필터 시간은 EPOW 통지 신호의 표명에 의해 전원 손실 검출 모듈로 식별된 PLD 이벤트에 적용된다.
도 3에 도시된 바와 같이, 조정된 EPOW 신호가 파형 C에서 하강하는 지점에서 데이터 프로세싱 장치의 파워다운을 수행하기 보다는, 파형 D에 도시된 바와 같이, 추가적인 PLD 필터 시간 기간이 조정된 EPOW 통지 신호에 추가된다. 이 추가적인 필터 시간 기간이 조정된 EPOW 신호에 추가되고, 그에 따라, EPOW 신호는 적절하게 필터링되므로, 궁극적인 PLD 이벤트는 PLD 필터 시간 기간의 만료 전에 중단된다. 그 결과, 임박한 전원 손실의 시스템 통지는 데이터 프로세싱 장치에 표명되지 않으며, 데이터 프로세싱 장치는 파워다운 되지 않는다.
위에서 설명된 바와 같이, 블레이드 서브시스템(110-116) 또는 임의의 다른 필드 교체가능 유닛(FRU : field replaceable unit)과 같은 데이터 프로세싱 장치가 데이터 프로세싱 시스템(100), 예를 들어, IBM BladeCenter？ 샤시 시스템 내에서 동작할 수 있기 전에, 도 1a-1b의 관리 모듈(180)은 데이터 프로세싱 장치 또는 FRU가 파워업(power-up) 할 수 있도록 데이터 프로세싱 장치 또는 FRU에 전원 허가를 제공해야 한다. 이러한 FRU, 예를 들어, 블레이드 서브시스템의 각각은 상이한 전원 소비 특성을 가질 수 있으므로, 데이터 프로세싱 시스템의 배전 네트워크 상에서 상이한 부하를 생성할 수 있으며, 이것은 다시 데이터 프로세싱 시스템(100) 내의 공유 자원이다. 예시된 실시예의 메커니즘은, 표명된 EPOW 신호에 적용되는 PLD 필터 시간을 조정할 경우에 관리 모듈(180)에 의해 파워-온 되는 데이터 프로세싱 장치/FRU, 예를 들어, 블레이드 서브시스템의 특정 조합에 의해 생성되는 부하를 고려할 수 있다.
위에서 논의된 바와 같이, 관리 모듈(180)이 특정 블레이드 서브시스템 또는 다른 FRU가 파워-온 되어 완전한 기능적 상태에 있는 것으로 결정하면, 그 블레이드 서브시스템 또는 FRU와 관련된 VPD 정보는 이 완전한 기능적 상태를 나타내기 위하여 업데이트될 수 있다. VPD 정보는 관련된 FRU 또는 블레이드 서브시스템의 전원 소비 요건에 대한 정보를 더 포함할 수 있다. 다양한 파워-온 블레이드 서브시스템 및 FRU에 대한 이 VPD 정보는 관리 모듈(180)에 의해 판독되어 데이터 프로세싱 시스템 부하값을 계산하기 위해 이용될 수 있다. 다음으로, 데이터 프로세싱 시스템 부하값은 관리 모듈(180)에 의해 다양한 블레이드 서브시스템(110-116)의 BMC(170-175)에 전달될 수 있다. BMC(170-175)는 필터 시간 테이블 데이터 구조 저장 장치(250)의 값들의 테이블에서 PLD 필터 시간값 또는 예비 전원값을 조정함에 있어서 이용하기 위하여 이 부하 정보를 전원 손실 검출 모듈(190-196)에 제공할 수 있다.
이러한 조정은 예를 들어, 데이터 프로세싱 시스템(100)의 배전 네트워크 상의 부하가 증가할수록 PLD 필터 시간을 감소시키는 것을 포함할 수 있다. 예를 들어, 배전 네트워크의 이용가능한 전원 용량이 50%이면, 즉, 파워-온 FRU가 이용가능한 전원의 50%만을 소비하고 있으면, PLD 필터 시간은 5 msec일 수 있다. 그러 나, 이용가능한 전원 용량이 20%로 감소하면, 즉, 이용가능한 전원의 80%가 소비되면, 이 동일한 PLD 필터 시간은 3 msec로 감소될 수 있다. 이와 유사하게, 이용가능한 전원 용량이 5%로 훨씬 더 감소하면, PLD 필터 시간은 1 msec로 감소될 수 있다. 또한, 이용가능한 전원 용량 및 PLD 필터 시간 사이의 임의의 관계, 예를 들어, 선형 또는 비선형은 예시된 실시예의 메커니즘에 의해 이용될 수 있다.
PLD 필터 시간이 감소되도록 하는 특정한 양은 BMC(170-175), 관리 모듈(180) 또는 전원 손실 검출 모듈(190-196)에 제공된 로직에 의해 결정될 수 있다. 예를 들어, 이용가능한 전원의 다양한 비율에 대해 가중 계수(weighting factor)의 테이블이 제공될 수 있고, 이러한 가중 계수는 위에서 설명된 방식으로 미리 계산된 PLD 필터 시간, 예를 들어, 테이블 데이터 구조 등으로 제공되는 PLD 필터 시간에 적용될 수 있다.
파워-온 FRU에 대한 VPD 정보에 의해 결정되는 바와 같은 배전 네트워크의 부하에 기초하여 PLD 필터 시간을 조정하는 것에 추가하여, 여러 전원 공급 모듈의 실제 커패시턴스 값은 PLD 필터 시간을 조정하기 위한 근거로서 이용될 수 있다. 여러 전원 공급 모듈의 실제 커패시턴스 값은 상이한 전원 공급 체류 커패시턴스 시간을 제공한다. 이러한 체류 커패시턴스 시간 값은 마이크로패럿(microfarad) 범위의 1000 배인 대형 극성 전해 커패시터를 이용함으로써 대표적으로 제공된다. 이러한 커패시터 기술은 대형 커패시턴스 값을 제공하기에 가장 적합하지만, 주어진 커패시터의 커패시턴스 값은 양호하게 제어되지 않으며, +/- 20%에 이르는 커패시턴스의 변동(및 EPOW 신호 생성)이 발생할 수 있다는 것은 잘 알려져 있다. 또한, 전원 공급 모듈은 커패시턴스에 있어서 큰 변동을 책임지도록 설계되어야 하며, 하나의 전원 공급으로부터 그 다음 전원 공급까지 실질적으로 상이한 EPOW 체류 커패시턴스 시간이 된다. 따라서, 전원 공급 모듈의 커패시턴스에서의 불일치는 전원 공급 모듈에 의한 EPOW 신호의 표명 기간에 영향을 줄 수 있다.
실제 커패시턴스 값은 제조/테스트 시에 결정될 수 있고, 각각의 전원 공급 모듈에 관련된 VPD 데이터 저장 장치에 저장될 수 있다. 이 VPD 데이터는 초기화시, 즉, 전원 공급 모듈이 파워-온 될 때에 관리 모듈(180)에 의해 판독될 수 있고, 블레이드 서브시스템(110-116)의 전원 손실 검출 모듈(190-196)에 의해 적용되는 PLD 필터 시간을 위한 조정 계수, 예를 들어, EPOW 신호가 표명되는 시간 길이를 조정하기 위한 조정 계수를 결정하기 위해 이용될 수 있다.
도 4는 EPOW 신호의 표명시에 전원 라인 장애 고장 및 전원 라인 장애 고장의 부적절한 필터링을 설명하는 예시적인 타이밍도이다. 도 4에 도시된 바와 같이, 파형 A는 전원 공급 모듈로의 AC 전원 입력을 나타내고, 파형 B 및 C는 2개의 각각의 전원 공급 모듈에 의해 출력되는 EPOW 신호를 나타낸다. 용장도(level of redundancy)를 제공하기 위하여 2개의 전원 공급 모듈이 이용된다. 파형 D는 2개의 파형 B 및 C의 합을 나타내고, 파형 E는 부적절하게 필터링된 EPOW 신호를 나타낸다. 도 4에 도시된 바와 같이, PLD 이벤트는 PLD 기간에 직접 비례하는 시간량에 대해 EPOW 상태가 생성되도록 한다.
2개의 전원 공급 모듈에 의해 생성된 EPOW 신호 B 및 C는 감시되도록 요구된다. 즉, 2개의 EPOW 신호가 모두 표명되지 않으면, 시스템 정지(shutdown)는 개시 되지 않는다. 도시된 예에서, 관련 분야에서 일반적으로 알려진 방식으로 부적절하게 필터링된 파형 E에 있어서, 파형 E가 로우 레벨로 하강하는 지점에서 블레이드 서브시스템의 전체 시스템 정지가 발생한다.
도 5는 하나의 예시적인 실시예에 따라 상이한 체류 커패시턴스 시간과 궁극적인 필터링된 EPOW 신호를 갖는 전원 공급 모듈에 의한 EPOW 신호의 표명을 설명하는 예시적인 타이밍도이다. 도 5는 상이한 EPOW 기간 t0 및 t1을 각각 갖는 2개의 EPOW 신호 B 및 C를 도시한다. 이러한 2개의 상이한 EPOW 기간은 전원 공급 입력 센스 검출시의 부품 편차로 인한 것이다. 상기 기간은 상이한 라인 코드 소스(line cord source)에 의해 영향을 받을 수도 있다. EPOW 이벤트의 합성된 활성화를 도시하는 것은 예시의 목적을 위한 이상화(idealization)이다. 2개의 EPOW 기간의 단축은 PLD 필터 타이밍의 효과를 제한한다. 즉, 더 짧은 EPOW가 복구될 경우, PLD 필터 로직은 리셋된다.
도 5의 신호 D는 t0 및 t1의 최소 EPOW 기간에 대응하는 최소화된 EPOW 신호 기간 t2를 예시한다. t2가 충분히 작고 관련된 PLD 필터링 메커니즘이 EPOW의 양 가장자리를 감시하는 경우, 이 시간 구간에 속하는 PLD 이벤트는 성공적으로 스레시홀딩될 수 있고, 블레이드 서브시스템 정지를 방지한다. 이러한 성공적인 스레시홀딩은 도 5의 신호 E에 대해 예시되어 있다. EPOW 이벤트의 이러한 적절한 필터링에 의해, EPOW 이벤트가 예시된 실시예의 메커니즘에 의해 필터링되므로, EPOW 이벤트가 발생할 수 있고 시스템은 파워업 상태를 유지한다. 따라서, 예시된 실시예는 데이터 프로세싱 시스템의 특정 구성, 데이터 프로세싱 시스템 내의 특정 데이 터 프로세싱 장치(예를 들어, 블레이드 서브시스템)의 위치, 및 데이터 프로세싱 장치에 양호한 입력 전원을 제공하는 전원 공급 모듈의 수에 기초하여 PLD 필터 시간을 결정하기 위한 메커니즘을 제공한다. 또한, 데이터 프로세싱 시스템의 배전 네트워크 상의 시스템 부하에 기초하여 이러한 계산된 PLD 필터 시간을 조정하기 위한 메커니즘이 제공된다. 또한, 데이터 프로세싱 장치에 양호한 입력 전원을 제공하는 전원 공급 모듈의 체류 커패시턴스 값에 기초하여 이러한 계산된 PLD 필터 시간을 조정하기 위한 메커니즘이 제공될 수 있다.
예시된 실시예의 메커니즘은 데이터 프로세싱 시스템의 초기화시, 데이터 프로세싱 장치 등의 초기화시에 동작할 수 있음을 이해해야 한다. 따라서, 일부 예시된 실시예에서, 메커니즘은 정적 방식으로 동작한다. 그러나, 예시된 실시예의 동적 동작도 제공된다. 예를 들어, 데이터 프로세싱 시스템의 구성이 변경되면, 예시된 실시예의 메커니즘은 PLD 필터 시간 평가를 조정하도록 동작할 수 있다. 또한, 예시된 실시예의 메커니즘은 EPOW 신호를 표명하는 전원 공급 모듈에 응답하여 동작할 수 있고, 이 경우, PLD 필터 시간이 결정될 수 있고, 표명된 EPOW 신호에 적용되어, 임박한 전원 손실의 시스템 통지를 언제 표명할 것인지를 결정할 수 있다.
상기 메커니즘에 추가하여, 예시된 실시예는 파워다운 동작 중에 전원 공급 모듈의 실제 체류 커패시턴스 시간의 동적 측정을 수행하기 위한 메커니즘을 더 제공한다. 이러한 동적 측정은 PLD 필터 시간을 조정할 때, 예시된 실시예의 메커니즘에 의해 이용되는 실제 체류 커패시턴스 시간을 수정하기 위해 이용될 수 있다.
도 6a는 하나의 예시적인 실시예에 따라 파워-다운 동작 도중의 전원 공급 모듈에 대한 실제 체류 커패시턴스 시간의 측정을 설명하는 예시적인 타이밍도이다. 도 6a에 도시된 바와 같이, 2개의 전원 공급 모듈 A 및 B는 2개의 상이한 체류 커패시턴스 시간을 가질 수 있다. 즉, EPOW 신호가 표명될 때와, 각각의 전원 공급 모듈 A 및 B에 대하여 그 각각의 출력 전압이 감쇠하기 시작할 때 사이에는 시간차가 존재한다. 도 6a에서, t1은 전원 공급 모듈 A에 대한 체류 커패시턴스 시간이고, t2는 전원 공급 모듈 B에 대한 체류 커패시턴스 시간이다.
또한, 데이터 프로세싱 장치 또는 시스템, 예를 들어, 블레이드 서브시스템을 정지시키는 임의의 조치를 취하기 전에 2개의 EPOW 이벤트는 감시된다. 위에서 설명한 바와 같이, 전원 공급 모듈의 체류 커패시턴스 시간은 실제로 보고된 체류 커패시턴스 값의 +/- 20%일 수 있다고 판단되었다. 예를 들어, 하나의 전원 공급 모듈이 -20% 체류 커패시턴스 시간을 가질 수 있고, 두 번째 전원 공급 모듈이 +20% 체류 커패시턴스 시간을 가질 수 있다. 그 결과, EPOW 이벤트가 필터링될 수 있도록 하는 체류 커패시턴스 시간은 제조/테스트 시에 보고된 체류 커패시턴스 시간과 매우 상이할 수 있다.
도 6b를 참조하면, 각각의 전원 공급 모듈(600)의 실제 체류 시간을 결정하기 위하여, 전원 공급 모듈(600)의 제어기(610)는 제어기(610)에 대한 각각의 전원 입력과 함께, 파워-다운 동작 도중에 측정 회로(630)를 통해 각각의 EPOW 신호 표명을 감시할 수 있다. 이것은 예를 들어, 도 6a에서 t1 또는 t2로서 측정될 수 있다. 2개의 값은 전원 공급 모듈(600)에서 모든 전원을 잃기 전에, 예를 들어, 도 1a-1b의 비휘발성 메모리(199)일 수 있는 비휘발성 메모리(620)에 저장될 수 있다. 비휘발성 메모리(620)가 업데이트 되는 도중에 전원이 감쇠하더라도, 데이터 프로세싱 장치에서 안정된 전압, 예를 들어 5V 및 12V를 유지하는 데이터 프로세싱 장치, 예를 들어, 블레이드 서브시스템의 내부 전원 조절 메커니즘으로 인해 업데이터를 완료하기 위한 충분한 시간이 존재한다.
전원이 데이터 프로세싱 장치, 예를 들어, 블레이드 서브시스템으로 복구된 후, 관리 모듈(180)은 비휘발성 메모리(620)를 판독하고, 이전의 파워-다운 동작 도중에 비휘발성 메모리(620)에 기록된 현재의 체류 커패시턴스 시간 값을 비교한다. 최대 체류 커패시턴스 시간 값은 여러 데이터 프로세싱 장치의 전원 손실 검출 모듈(190-196) 내의 PLD 필터링 메커니즘에 적용된다. 예를 들어, 최대 체류 커패시턴스 시간 값은 여러 전원 손실 검출 모듈(190-196)에 출력되는 조정 계수를 생성하기 위해 이용될 수 있고, 여러 전원 손실 검출 모듈(190-196)은 이 조정 계수를 이용하여 전원 손실 검출 모듈(190-196)의 테이블 데이터 구조에 기초하여 계산된 PLD 필터 시간을 조정한다. 따라서, 예시된 실시예의 메커니즘은 조합된 전원 공급 모듈(160-166)의 최대 실제 체류 시간이 주어질 경우에 가능한 최대 PLD 이벤트를 스레시홀딩 할 수 있게 된다.
따라서, 데이터 프로세싱 시스템의 배전 네트워크 상의 부하를 식별하는 VPD 정보와, 전원 공급 모듈의 제조/테스트 시에 체류 커패시턴스 시간 값을 식별하는 VPD 정보에 기초하여 PLD 필터 시간 값을 조정하는 것에 추가하여, 예시된 실시예의 메커니즘은 전원 공급 모듈의 실제적인 측정된 체류 커패시턴스 시간에 기초하여 PLD 필터 시간의 조정을 제공한다. 데이터 프로세싱 시스템의 배전 네트워크의 희망하는 동작을 달성하기 위하여, 이러한 메커니즘의 각각은, 데이터 프로세싱 시스템 구성, 데이터 프로세싱 장치 위치, 및 데이터 프로세싱 장치에 양호한 입력 전원을 제공하는 전원 공급 모듈의 수에 기초한 기본적인 PLD 필터 시간 결정 메커니즘과 함께, 임의의 희망하는 조합에 의해 이용될 수 있다.
도 7-9는 여러 예시된 실시예에 따라 임박한 전원 손실의 시스템 통지의 생성과, 데이터 프로세싱 장치의 파워다운을 제어하기 위한 예시적인 동작의 개요를 설명하는 순서도이다. 예시 순서도의 각 블럭과, 예시 순서도의 블럭의 조합은 컴퓨터 프로그램 명령에 의해 구현될 수 있다는 것을 이해할 것이다. 이러한 컴퓨터 프로그램 명령은 프로세서 또는 다른 프로그램가능 데이터 프로세싱 장치에 제공되어 머신(machine)을 생성할 수 있으므로, 프로세서 또는 다른 프로그램가능 데이터 프로세싱 장치 상에서 실행되는 명령은 순서도 블럭 또는 블럭들에서 규정된 기능을 구현하기 위한 수단을 생성한다. 이러한 컴퓨터 프로그램 명령은 프로세서 또는 다른 프로그램가능 데이터 프로세싱 장치가 특정한 방식으로 기능하도록 지시할 수 있는 컴퓨터-판독가능 메모리 또는 저장 매체에 저장될 수도 있으므로, 컴퓨터-판독가능 메모리 또는 저장 매체에 저장된 명령은 순서도 블럭 또는 블럭들에서 규정된 기능을 구현하는 명령 수단을 포함하는 제조 물품(article)을 생성한다.
따라서, 예시 순서도의 블럭들은 규정된 기능을 수행하기 위한 수단의 조합, 규정된 기능을 수행하기 위한 단계의 조합, 규정된 기능을 수행하기 위한 프로그램 명령 수단을 지원한다. 또한, 예시 순서도의 각각의 블럭과, 예시 순서도의 블럭의 조합은 규정된 기능 또는 단계를 수행하는 특수한 목적의 하드웨어-기반 컴퓨터 시 스템에 의해, 또는 특수한 목적의 하드웨어 및 컴퓨터 명령의 조합에 의해 구현될 수 있다는 것을 이해할 것이다.
또한, 순서도는 예시된 실시예 내에서 수행되는 동작을 설며하기 위해 제공된다. 순서도는 특수한 동작, 또는 더욱 구체적으로 동작의 순서에 대한 한정을 규정하거나 내포하기 위한 것이 아니다. 순서도의 동작은 본 발명의 취지 및 범위로부터 벗어나지 않으면서 구체적인 구현예에 맞게 수정될 수 있다.
도 7은 하나의 예시적인 실시예에 따라 임박한 전원 손실의 시스템 통지 타이밍을 조정하기 위한 예시적인 동작의 개요를 설명하는 순서도이다. 도 7에 도시된 바와 같이, 동작이 시작되고, 전원 손실 검출 모듈은 데이터 프로세싱 시스템의 타입과 데이터 프로세싱 시스템 내의 관련된 데이터 프로세싱 장치의 위치를 나타내는 데이터를 수신한다(단계 710). 전원 손실 검출 모듈은 어느 전원 공급 모듈이 데이터 프로세싱 시스템의 타입과 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 위치에 기초하여 데이터 프로세싱 장치에 전원을 제공하도록 의도한 것인지를 결정한다(단계 720). 다음으로, 전원 손실 검출 모듈은 데이터 프로세싱 장치에 전원을 제공하도록 의도한 결정된 전원 공급 모듈에 기초하여 PLD 필터 타이밍 데이터 구조를 생성 및 저장한다(단계 730). 이 테이블은 데이터 프로세싱 장치에 전원을 제공하도록 의도한 식별된 전원 공급 모듈 내의 다수의 전원 공급 모듈에 대한 PLD 필터 타이밍 값을 저장할 수 있다.
다음으로, 전원 손실 검출 모듈은 표명된 EPOW 신호에 대하여, 데이터 프로세싱 장치에 전원을 제공하도록 의도한 전원 공급 모듈로부터의 EPOW 통지 입력 라 인을 감시한다(단계 740). 관련 EPOW 신호가 표명되는지에 대한 판정이 행해진다(단계 750). 표명되지 않은 경우, 동작은 단계 740으로 복귀한다. 관련 EPOW 신호가 표명되는 경우, 양호한 전원 입력을 제공하는 전원 공급 모듈로부터의 관련 전원 공급 모듈 입력 전압 신호의 수가 결정된다(단계 760). 양호한 전원 입력을 제공하는 전원 공급 모듈의 수에 기초하여, 대응하는 PLD 필터 시간이 테이블 데이터 구조에서 식별된다(단계 770). 이 PLD 필터 시간은 예비 전원 값 또는 체류 커패시턴스 시간일 수 있으며, 또는 예비 전원 값 또는 체류 커패시턴스 시간과, 데이터 프로세싱 장치에서 EPOW 신호를 처리하기 위해 요구되는 시간량 사이의 차이에 의해 결정되는 바와 같은 실제적인 최대 PLD 이벤트 크기일 수 있다.
EPOW 신호가 PLD 필터 시간보다 더 오랫동안 표명되는지를 결정하기 위하여, PLD 필터 시간은 표명된 EPOW 신호에 적용된다(단계 780). EPOW 신호가 PLD 필터 시간보다 더 오랫동안 표명되지 않으면, 동작은 단계 740으로 복귀한다. 그렇지 않을 경우, EPOW 신호가 PLD 필터 시간보다 더 오랫동안 표명되면, 임박한 전원 손실의 시스템 통지가 표명된다(단계 790). 임박한 전원 손실의 이러한 시스템 통지에 기초하여, 데이터 프로세싱 장치는 I/O 동작을 작업거부 할 수 있고, 파워다운 될 수 있다(단계 795). 그 다음, 동작이 종료된다.
도 8은 하나의 예시적인 실시예에 따라 전원 공급 시스템 구성요소를 위한 VPD 정보에 기초하여 임박한 전원 손실의 시스템 통지 타이밍을 조정하기 위한 예시적인 동작의 개요를 설명하는 순서도이다. 도 8에 도시된 바와 같이, 동작이 시작되고, 전원 손실 검출 모듈은 데이터 프로세싱 시스템의 타입과 데이터 프로세싱 시스템 내의 관련된 데이터 프로세싱 장치의 위치를 나타내는 데이터를 수신한다(단계 810). 전원 손실 검출 모듈은 어느 전원 공급 모듈이 데이터 프로세싱 시스템의 타입과 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 위치에 기초하여 데이터 프로세싱 장치에 전원을 제공하도록 의도한 것인지를 결정한다(단계 820). 다음으로, 데이터 프로세싱 장치 및/또는 전원 공급 모듈에 대한 VPD 정보가 VPD 저장 장치로부터 판독될 수 있다(단계 830). 다음으로, 전원 손실 검출 모듈은 데이터 프로세싱 장치에 전원을 제공하도록 의도한 결정된 전원 공급 모듈과 판독된 VPD 정보에 기초하여 PLD 필터 타이밍 데이터 구조를 생성 및 저장한다(단계 840). 이 테이블은 데이터 프로세싱 장치에 전원을 제공하도록 의도한 식별된 전원 공급 모듈 내의 다수의 전원 공급 모듈에 대한 PLD 필터 타이밍 값을 저장할 수 있다.
다음으로, 전원 손실 검출 모듈은 표명된 EPOW 신호에 대하여, 데이터 프로세싱 장치에 전원을 제공하도록 의도한 전원 공급 모듈로부터의 EPOW 통지 입력 라인을 감시한다(단계 850). 관련 EPOW 신호가 표명되는지에 대한 판정이 행해진다(단계 860). 표명되지 않은 경우, 동작은 단계 850으로 복귀한다. 관련 EPOW 신호가 표명되는 경우, 양호한 전원 입력을 제공하는 전원 공급 모듈로부터의 관련 전원 공급 모듈 입력 전압 신호의 수가 결정된다(단계 870). 또한, 양호한 전원 입력을 제공하는 전원 공급 모듈에 대한 VPD 정보가 판독될 수 있다(단계 880). 양호한 전원 입력을 제공하는 전원 공급 모듈의 수와, 양호한 전원 입력을 제공하는 전원 공급 모듈에 대한 임의의 VPD 정보에 기초하여, 대응하는 PLD 필터 시간이 테이블 데이터 구조에서 식별된다(단계 890). 이 PLD 필터 시간은 예비 전원 값 또는 체류 커패시턴스 시간일 수 있으며, 또는 예비 전원 값 또는 체류 커패시턴스 시간과, 데이터 프로세싱 장치에서 EPOW 신호를 처리하기 위해 요구되는 시간량 사이의 차이에 의해 결정되는 바와 같은 실제적인 최대 PLD 이벤트 크기일 수 있다.
EPOW 신호가 PLD 필터 시간보다 더 오랫동안 표명되는지를 결정하기 위하여, PLD 필터 시간은 표명된 EPOW 신호에 적용된다(단계 895). EPOW 신호가 PLD 필터 시간보다 더 오랫동안 표명되지 않으면, 동작은 단계 850으로 복귀한다. 그렇지 않을 경우, EPOW 신호가 PLD 필터 시간보다 더 오랫동안 표명되면, 임박한 전원 손실의 시스템 통지가 표명된다(단계 897). 임박한 전원 손실의 이러한 시스템 통지에 기초하여, 데이터 프로세싱 장치는 I/O 동작을 작업거부 할 수 있고, 파워다운 될 수 있다(단계 899). 그 다음, 동작이 종료된다.
도 9는 하나의 예시적인 실시예에 따라 전원 공급 모듈의 측정된 실제 체류 커패시턴스 시간에 기초하여 EPOW 통지 신호의 표명 타이밍을 조정하기 예시적인 동작의 개요를 설명하는 순서도이다. 도 9에 도시된 바와 같이, 동작이 시작되고, 전원 공급 모듈에 의해 표명되는 EPOW 신호가 검출된다(단계 910). 파워다운 동작 도중에 전원 공급 모듈에 대한 체류 커패시턴스 시간이 측정된다(단계 920). 전원 공급 모듈에 대한 측정 체류 커패시턴스 시간은 비휘발성 메모리에 저장된다(단계 930).
전원 복구시에, 관리 모듈은 비휘발성 메모리에 저장되어 있는 측정 체류 커패시턴스 시간을 판독한다(단계 940). 최대 측정 체류 커패시턴스 시간은 판독된 측정 체류 커패시턴스 시간을 비교함으로써 결정된다(단계 950). 다음으로, 최대 측정 체류 커패시턴스 시간은 조정 계수를 계산하기 위해 이용되고(단계 960), 조정 계수는 데이터 프로세싱 장치의 전원 손실 검출 모듈에 보고된다(단계 970). 그 다음, 동작이 종료된다.
예시된 실시예는 완전히 하드웨어 실시예, 완전히 소프트웨어 실시예 또는 하드웨어 및 소프트웨어 구성요소를 모두 포함하는 실시예의 형태를 취할 수 있다는 것을 이해해야 한다. 하나의 예시적인 실시예에서, 예시적인 실시예의 메커니즘은 소프트웨어로 구현되며, 다음의 것으로 한정되지 않지만, 펌웨어, 상주 소프트웨어, 마이크로코드 등을 포함한다.
또한, 예시적인 실시예는 컴퓨터 또는 임의의 명령 실행 시스템에 의해 또는 이들과 함께 이용하기 위한 프로그램 코드를 제공하는 컴퓨터-이용가능 또는 컴퓨터-판독가능 매체로부터 액세스 가능한 컴퓨터 프로그램 제품의 형태를 취할 수 있다. 이러한 설명을 위하여, 컴퓨터-이용가능 또는 컴퓨터-판독가능 매체는 명령 실행 시스템, 장치 또는 디바이스에 의해 또는 이들과 함께 이용하기 위한 프로그램을 포함, 저장, 통신, 전달 또는 수송할 수 있는 임의의 장치일 수 있다.
상기 매체는 전자, 자기, 광, 전자기, 적외선, 또는 반도체 시스템(또는 장치나 디바이스)이나 전달 매체(propagation medium)일 수 있다. 컴퓨터-판독가능 매체의 예는 반도체나 고체상태 메모리, 자기 테이프, 분리형 컴퓨터 디스켓, 랜덤 액세스 메모리(RAM), 판독전용 메모리(ROM), 강성 자기 디스크 및 광 디스크를 포함한다. 광 디스크의 현재의 예는 컴팩트 디스크-판독전용 메모리(CD-ROM), 컴팩트 디스크-판독/기록(CD-R/W) 및 DVD를 포함한다.
프로그램 코드를 저장 및/또는 실행하기에 적당한 데이터 프로세싱 시스템은 시스템 버스를 통해 메모리 소자에 직접 또는 간접적으로 연결된 적어도 하나의 프로세서를 포함할 것이다. 메모리 소자는 프로그램 코드의 실제 실행 중에 이용되는 로컬 메모리, 벌크 스토리지, 및 캐시 메모리를 포함할 수 있고, 캐시 메모리는 실행 중에 벌크 스토리지로부터 코드가 검색되어야 하는 횟수를 감소시키기 위하여 적어도 일부의 프로그램 코드의 일시적인 저장 공간을 제공한다.
(다음의 것으로 한정되지 않지만, 키보드, 디스플레이, 포인팅 장치 등을 포함하는) 입력/출력 또는 I/O 장치는 직접 또는 삽입된 I/O 제어기를 통해 시스템에 연결될 수 있다. 네트워크 어댑터가 시스템에 연결되어, 데이터 프로세싱 시스템이 삽입된 사설 또는 공중 네트워크를 통해 다른 데이터 프로세싱 시스템 또는 원격 프린터 또는 저장 장치에 연결되도록 할 수 있다. 모뎀, 케이블 모뎀 및 이더넷 카드는 단지 현재 이용가능한 타입의 약간의 네트워크 어댑터이다.
본 발명의 설명은 예시 및 설명의 목적으로 제시되었고, 개시된 형태의 발명에 대해 배타적이거나 이러한 발명으로 한정되도록 의도한 것이 아니다. 당업자에게는 여러 수정 및 변형이 명백할 것이다. 실시예는 발명의 원리, 실용적인 응용을 가장 양호하게 설명하고, 다른 당업자가 고안된 특수한 용도에 맞게 다양한 수정을 갖는 여러 실시예에 대한 발명을 이해할 수 있도록 하기 위하여 선택 및 설명되었다.

Claims (10)

  1. 임박한 전원 손실을 데이터 프로세싱 시스템에 통지하는 임박한 전원 손실 통지 신호를 데이터 프로세싱 장치에 표명하는 것을 제어하기 위한 데이터 프로세싱 시스템에서의 제어 방법으로서,
    상기 데이터 프로세싱 시스템 내의 데이터 프로세싱 장치의 구성을 결정하는 단계;
    상기 데이터 프로세싱 시스템의 전원 공급 모듈이 초기 파워 오프 경고(EPOW) 신호를 표명하는 것에 응답하여, 상기 데이터 프로세싱 시스템 내의 상기 데이터 프로세싱 장치의 상기 결정된 구성에 기초하여 상기 데이터 프로세싱 장치에 대한 현재의 배전 네트워크 구성을 결정하는 단계; 및
    상기 데이터 프로세싱 장치에 대한 상기 결정된 현재의 배전 네트워크 구성에 기초하여, 상기 데이터 프로세싱 장치에 대한 임박한 전원 손실을 나타내는 전원 손실 통지 신호를 상기 데이터 프로세싱 시스템의 로직에 표명하는 단계
    를 포함하는 데이터 프로세싱 시스템에서의 제어 방법.
  2. 제 1 항에 있어서, 상기 데이터 프로세싱 시스템의 로직에 상기 전원 손실 통지 신호를 표명하는 단계는,
    상기 데이터 프로세싱 장치의 상기 결정된 구성과, 상기 결정된 현재의 배전 네트워크 구성에 기초하여, 전원 라인 장애(PLD) 필터 시간을 계산하는 단계; 및
    상기 전원 공급 모듈이 상기 PLD 필터 시간보다 더 오랫동안 상기 EPOW 신호를 표명하는 경우, 상기 전원 손실 통지 신호를 표명하는 단계
    를 포함하는 데이터 프로세싱 시스템에서의 제어 방법.
  3. 제 1 항에 있어서, 상기 데이터 프로세싱 시스템 내의 상기 데이터 프로세싱 장치의 구성을 결정하는 단계는,
    상기 데이터 프로세싱 시스템의 상기 배전 네트워크의 복수의 전원 도메인에 대한, 상기 데이터 프로세싱 시스템 내의 상기 데이터 프로세싱 장치의 위치를 결정하는 단계를 포함하는 데이터 프로세싱 시스템에서의 제어 방법.
  4. 제 3 항에 있어서, 상기 데이터 프로세싱 장치에 대한 현재의 배전 네트워크 구성을 결정하는 단계는,
    상기 데이터 프로세싱 장치의 상기 결정된 위치에 기초하여, 복수의 전원 도메인 중에서 상기 데이터 프로세싱 장치에 유효한 전원 입력을 현재 제공하는 하나 이상의 전원 공급 모듈을 식별하는 단계를 포함하는 데이터 프로세싱 시스템에서의 제어 방법.
  5. 제 2 항에 있어서, 상기 데이터 프로세싱 장치의 상기 결정된 구성과 상기 결정된 현재의 배전 네트워크 구성에 기초하여 PLD 필터 시간을 계산하는 단계는,
    상기 데이터 프로세싱 장치에 유효한 전원 입력을 제공하는 결정된 수의 전원 공급 모듈에 기초하여 체류(holdup) 커패시턴스 시간의 룩업 동작을 수행하는 단계; 및
    상기 체류 커패시턴스 시간에 기초하여 상기 PLD 필터 시간을 계산하는 단계를 포함하는 데이터 프로세싱 시스템에서의 제어 방법.
  6. 제 1 항에 있어서, 상기 데이터 프로세싱 시스템의 상기 로직은 상기 데이터 프로세싱 장치의 프로세스 제어 로직, 상기 데이터 프로세싱 장치의 관리 제어 모듈, 또는 상기 데이터 프로세싱 시스템의 관리 모듈 중에서 하나이고,
    상기 데이터 프로세싱 시스템의 상기 로직은 상기 전원 손실 통지 신호의 표명에 응답하여, 상기 데이터 프로세싱 장치와 관련된 데이터의 무결성을 유지하기 위하여 상기 데이터 프로세싱 장치의 파워-다운 동작을 제어하는 데이터 프로세싱 시스템에서의 제어 방법.
  7. 제 1 항에 있어서, 상기 전원 손실 통지 신호의 표명에 응답하여 파워-다운 동작을 수행하는 단계를 더 포함하고, 상기 파워-다운 동작은 상기 데이터 프로세싱 장치와 관련된 데이터의 데이터 무결성을 보장하도록 동작하는 데이터 프로세싱 시스템에서의 제어 방법.
  8. 제 1 항에 있어서, 상기 데이터 프로세싱 시스템은 블레이드 샤시이고, 상기 데이터 프로세싱 장치는 블레이드 저장 서브시스템, 프로세서 블레이드, 또는 서버 블레이드 중의 하나인 블레이드 서브시스템이고, 상기 방법은 상기 블레이드 서브시스템의 전원 손실 검출 유닛에서 구현되는 데이터 프로세싱 시스템에서의 제어 방법.
  9. 컴퓨터 판독가능 프로그램을 갖는 컴퓨터 이용가능 기록 매체로서, 상기 컴퓨터 판독가능 프로그램은 데이터 프로세싱 시스템 상에서 실행될 경우, 데이터 프로세싱 시스템으로 하여금 제1항 내지 제8항 중 어느 한 항에 기재된 방법의 각각의 단계를 수행하도록 하는 것인 컴퓨터 이용가능 기록 매체.
  10. 적어도 하나의 데이터 프로세싱 장치;
    상기 적어도 하나의 데이터 프로세싱 장치에 연결된 적어도 하나의 전원 공급 모듈; 및
    상기 적어도 하나의 데이터 프로세싱 장치 또는 상기 적어도 하나의 전원 공급 모듈 중의 적어도 하나에 연결된 전원 손실 검출 로직을 포함하고,
    상기 전원 손실 검출 로직은, 제1항 내지 제8항 중 어느 한 항에 기재된 방법의 각각의 단계를 수행하는 것인 데이터 프로세싱 시스템.
KR1020097015210A 2007-04-02 2008-03-28 데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법 KR101139229B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/695,297 2007-04-02
US11/695,297 US7937602B2 (en) 2007-04-02 2007-04-02 System and method for thresholding system power loss notifications in a data processing system based on current distribution network configuration
PCT/EP2008/053715 WO2008119755A2 (en) 2007-04-02 2008-03-28 System and method for thresholding system power loss notifications in a data processing system

Publications (2)

Publication Number Publication Date
KR20090116715A KR20090116715A (ko) 2009-11-11
KR101139229B1 true KR101139229B1 (ko) 2012-04-25

Family

ID=39796357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015210A KR101139229B1 (ko) 2007-04-02 2008-03-28 데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법

Country Status (6)

Country Link
US (1) US7937602B2 (ko)
EP (1) EP2142976B1 (ko)
JP (1) JP5317360B2 (ko)
KR (1) KR101139229B1 (ko)
CN (1) CN101652738B (ko)
WO (1) WO2008119755A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747900B2 (en) * 2007-04-02 2010-06-29 International Business Machines Corporation Thresholding system power loss notifications in a data processing system based on vital product data
US8190925B2 (en) 2008-10-02 2012-05-29 International Business Machines Corporation Single shared power domain dynamic load based power loss detection and notification
US8627118B2 (en) 2010-05-24 2014-01-07 International Business Machines Corporation Chassis power allocation using expedited power permissions
JP6015054B2 (ja) 2012-03-27 2016-10-26 株式会社ソシオネクスト エラー応答回路、半導体集積回路及びデータ転送制御方法
US9141505B1 (en) * 2012-09-27 2015-09-22 Emc Corporation Adaptive failure survivability in a storage system using save time and data transfer after power loss
US9411394B2 (en) 2013-03-15 2016-08-09 Seagate Technology Llc PHY based wake up from low power mode operation
US9335809B2 (en) 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode
US8766707B1 (en) 2013-03-15 2014-07-01 Seagate Technology Llc Integrated always on power island for low power mode operation
US9348390B2 (en) 2013-05-03 2016-05-24 International Business Machines Corporation Dynamically adjusting power disturbance hold up times
CN105182074B (zh) * 2015-09-15 2017-11-28 鞍山恒泰电气有限公司 智能电网网络统一定相系统
US10521305B2 (en) 2016-04-29 2019-12-31 Toshiba Memory Corporation Holdup time measurement for solid state drives
US20190251831A1 (en) * 2018-02-09 2019-08-15 Mobile Tech, Inc. Control for Modular Retail Security System
US11237611B2 (en) * 2020-05-08 2022-02-01 Dell Products L.P. Systems and methods for determining real-time workload power supply units and enhanced redundancy reporting
US20220400573A1 (en) * 2021-06-15 2022-12-15 Dell Products L.P. Fan management system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040044914A1 (en) 2002-08-29 2004-03-04 Gedeon Mazen G. Apparatus and method for measuring and controlling power consumption of a computer system
US20060146461A1 (en) 2005-01-06 2006-07-06 Jones Carl E Apparatus, system, and method for maximizing power system holdup time during loss of input power

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245150A (en) * 1979-02-26 1981-01-13 International Business Machines Corporation Power line disturbance detector circuit
US4376968A (en) * 1981-02-13 1983-03-15 Borg-Warner Corporation Protection system for immunizing an inverter system against A-C line voltage disturbances
US4771356A (en) * 1987-02-02 1988-09-13 The Toro Company Method and apparatus for accommodating power disturbances
US5117324A (en) * 1989-11-13 1992-05-26 Exide Electronics Ups-computer system and method for initiating computer shutdown based on remaining battery time as determined from sensed battery voltage and discharge curves
JPH0612154A (ja) * 1992-06-25 1994-01-21 Hitachi Ltd バッテリーバックアップ方式
US5264782A (en) * 1992-08-10 1993-11-23 International Business Machines Corporation Dropout recovery circuit
JPH06161616A (ja) * 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd マルチプロセッサシステム
JPH06332587A (ja) * 1993-05-26 1994-12-02 Mitsubishi Electric Corp 計算機の電源保護装置
US5404904A (en) * 1993-09-24 1995-04-11 Cooper Industries, Inc. Adjustable control valve with limited adjustment range and self locking means
GB2303979B (en) * 1995-08-02 2000-03-29 Mitsubishi Electric Corp A control system and control method for uninterruptible power supply
KR970066826A (ko) * 1996-03-13 1997-10-13 김광호 하드 디스크 드라이브의 전원 절약 장치 및 그 제어 방법
US6195754B1 (en) * 1997-01-28 2001-02-27 Tandem Computers Incorporated Method and apparatus for tolerating power outages of variable duration in a multi-processor system
JP3487127B2 (ja) * 1997-04-14 2004-01-13 オムロン株式会社 情報処理装置、商品登録装置、および、プログラム記憶媒体
US6061668A (en) * 1997-11-10 2000-05-09 Sharrow; John Anthony Control system for pay-per-use applications
WO1999026330A2 (en) * 1997-11-17 1999-05-27 Lifestyle Technologies Universal power supply
US6363422B1 (en) * 1998-06-24 2002-03-26 Robert R. Hunter Multi-capability facilities monitoring and control intranet for facilities management system
US6175927B1 (en) * 1998-10-06 2001-01-16 International Business Machine Corporation Alert mechanism for service interruption from power loss
US6304981B1 (en) * 1998-10-19 2001-10-16 Gateway, Inc. Adaptive shutdown system and method for an information handling system
US6345369B1 (en) * 1998-11-12 2002-02-05 International Business Machines Corporation Environmental and power error handling extension and analysis for systems with redundant components
US6339793B1 (en) * 1999-04-06 2002-01-15 International Business Machines Corporation Read/write data sharing of DASD data, including byte file system data, in a cluster of multiple data processing systems
GB9926858D0 (en) * 1999-11-15 2000-01-12 Workstations Uk Limited Computer systems
US6581163B1 (en) * 1999-12-07 2003-06-17 Cisco Technology, Inc. Mains loss detection apparatus and method
JP4423764B2 (ja) * 2000-07-25 2010-03-03 株式会社ニコン 電子カメラ
US6772366B2 (en) * 2001-03-09 2004-08-03 Intel Corporation Method and apparatus for detecting AC removal
US6854066B1 (en) * 2001-05-29 2005-02-08 Palm, Inc. Method and system to avoid battery sag by detecting momentary fluctuation in a periodic terminal voltage measurement and excluding the measurement from updated average terminal voltage
US20030095366A1 (en) * 2001-09-21 2003-05-22 John Pellegrino Fault-tolerant power-supply current-sharing apparatus and methods
US7043647B2 (en) * 2001-09-28 2006-05-09 Hewlett-Packard Development Company, L.P. Intelligent power management for a rack of servers
US7023691B1 (en) * 2001-10-26 2006-04-04 E.O. Schweitzer Mfg. Llc Fault Indicator with permanent and temporary fault indication
US7013385B2 (en) * 2002-06-04 2006-03-14 International Business Machines Corporation Remotely controlled boot settings in a server blade environment
US7062675B1 (en) * 2002-06-25 2006-06-13 Emc Corporation Data storage cache system shutdown scheme
US6792020B2 (en) * 2002-08-05 2004-09-14 Agilent Technologies, Inc. Laser driver with a safety circuit having digital feedback
JP3879649B2 (ja) * 2002-10-08 2007-02-14 三菱電機株式会社 固定子の分解方法及び固定子の分解装置
US7129599B2 (en) * 2002-10-15 2006-10-31 Soft Switching Technologies Corporation Dual feed power supply systems with enhanced power quality
US6885974B2 (en) * 2003-01-31 2005-04-26 Microsoft Corporation Dynamic power control apparatus, systems and methods
US7024649B2 (en) * 2003-02-14 2006-04-04 Iwatt Multi-output power supply design system
CN1595375A (zh) * 2003-09-12 2005-03-16 联想(北京)有限公司 计算机数据保护方法及装置
JP2005346321A (ja) * 2004-06-02 2005-12-15 Hitachi Ltd ディスクアレイ装置及びディスクアレイ装置のバッテリ出力制御方法
US7088078B2 (en) * 2004-06-04 2006-08-08 Astec International Limited Soft-start circuit for power converters
US7299385B2 (en) * 2004-07-28 2007-11-20 Hewlett-Packard Development Company, L.P. Managing a fault tolerant system
US7337357B2 (en) * 2004-11-16 2008-02-26 International Business Machines Corporation Apparatus, system, and method for limiting failures in redundant signals
US7814485B2 (en) * 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
TWM270514U (en) * 2004-12-27 2005-07-11 Quanta Comp Inc Blade server system
US20060161794A1 (en) * 2005-01-18 2006-07-20 Dell Products L.P. Prioritizing power throttling in an information handling system
JP4476143B2 (ja) * 2005-03-18 2010-06-09 富士通株式会社 ブレード型コンピュータ、ブレード管理装置、ブレード管理プログラム、及び制御プログラム
JP4815141B2 (ja) * 2005-03-29 2011-11-16 富士通株式会社 回路異常動作検出システム
KR100670609B1 (ko) * 2005-06-28 2007-01-17 (주)블루버드 소프트 전원 감시 회로 및 이를 포함하는 휴대용 단말기
US20070278020A1 (en) * 2006-06-01 2007-12-06 Harris Shaun L Power backup for single and multiple power grid systems
US7747900B2 (en) * 2007-04-02 2010-06-29 International Business Machines Corporation Thresholding system power loss notifications in a data processing system based on vital product data
US8190925B2 (en) * 2008-10-02 2012-05-29 International Business Machines Corporation Single shared power domain dynamic load based power loss detection and notification

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040044914A1 (en) 2002-08-29 2004-03-04 Gedeon Mazen G. Apparatus and method for measuring and controlling power consumption of a computer system
US20060146461A1 (en) 2005-01-06 2006-07-06 Jones Carl E Apparatus, system, and method for maximizing power system holdup time during loss of input power

Also Published As

Publication number Publication date
KR20090116715A (ko) 2009-11-11
WO2008119755A2 (en) 2008-10-09
US7937602B2 (en) 2011-05-03
JP5317360B2 (ja) 2013-10-16
CN101652738A (zh) 2010-02-17
CN101652738B (zh) 2012-07-11
EP2142976A2 (en) 2010-01-13
WO2008119755A3 (en) 2009-05-28
EP2142976B1 (en) 2016-05-04
US20080244283A1 (en) 2008-10-02
JP2010524071A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
KR101139229B1 (ko) 데이터 프로세싱 시스템에서 시스템 전원 손실 통지를 스레시홀딩하기 위한 시스템 및 방법
US7747900B2 (en) Thresholding system power loss notifications in a data processing system based on vital product data
US8093868B2 (en) In situ verification of capacitive power support
KR102563833B1 (ko) 지능적 백업 커패시터 관리
US9189053B2 (en) Performance based power management of a memory and a data storage system using the memory
TWI606330B (zh) 伺服系統及其電源切換方法
US8031551B2 (en) Systems, methods and devices for monitoring capacitive elements in devices storing sensitive data
US8161310B2 (en) Extending and scavenging super-capacitor capacity
CN112462920B (zh) 一种电源控制的方法、装置、服务器及存储介质
US11449406B2 (en) Controlling a storage system based on available power
US10852795B2 (en) Method for system power management and computing system thereof
US20200033928A1 (en) Method of periodically recording for events
US20180253131A1 (en) Server node shutdown
US11157060B2 (en) Systems and methods for chassis-level persistent memory sequencing and safety
JP2008225929A (ja) 情報処理装置
US11068038B2 (en) System and method for using current slew-rate telemetry in an information handling system
US20200105312A1 (en) NVDIMM System with UPS power source
US7266462B2 (en) System, method and computer program product for configuring power supply apparatus
US10474221B2 (en) Power control in a storage subsystem
CN110794945B (zh) 一种存储服务器备电方法、装置、设备及存储介质
JP2010134856A (ja) 不揮発性記憶媒体書込み回路、不揮発性記憶媒体書き込み方法、及びプログラム
US9874589B2 (en) Inrush current recording module
CN111416719A (zh) 可透过网络唤醒的服务器装置及其方法
JP2018112910A (ja) 電力制御監視装置とこれを用いたコンピュータ及び電力制御監視方法とプログラム
CN115904875A (zh) 测试装置、方法、电子设备和存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190409

Year of fee payment: 8