KR20150045480A - 파워 장치 - Google Patents

파워 장치 Download PDF

Info

Publication number
KR20150045480A
KR20150045480A KR1020157006724A KR20157006724A KR20150045480A KR 20150045480 A KR20150045480 A KR 20150045480A KR 1020157006724 A KR1020157006724 A KR 1020157006724A KR 20157006724 A KR20157006724 A KR 20157006724A KR 20150045480 A KR20150045480 A KR 20150045480A
Authority
KR
South Korea
Prior art keywords
power
output
power signal
voltage
frequency
Prior art date
Application number
KR1020157006724A
Other languages
English (en)
Inventor
마이클 에이치. 프리맨
더블유. 제이. “짐” 주니어 위버
밋첼 씨. 프리맨
로버트 다이터
브라이언 샌티
Original Assignee
어드벤스트 차징 테크놀로지스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/588,262 external-priority patent/US9520799B2/en
Priority claimed from AU2012216284A external-priority patent/AU2012216284B1/en
Priority claimed from US13/843,401 external-priority patent/US9991821B2/en
Priority claimed from US13/841,944 external-priority patent/US9153914B2/en
Application filed by 어드벤스트 차징 테크놀로지스, 엘엘씨 filed Critical 어드벤스트 차징 테크놀로지스, 엘엘씨
Publication of KR20150045480A publication Critical patent/KR20150045480A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J5/00—Circuit arrangements for transfer of electric power between ac networks and dc networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6675—Structural association with built-in electrical component with built-in electronic circuit with built-in power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00—Coupling parts supported only by co-operation with counterpart
    • H01R31/06—Intermediate parts for linking two coupling parts, e.g. adapter
    • H01R31/065—Intermediate parts for linking two coupling parts, e.g. adapter with built-in electric apparatus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/10—Arrangements incorporating converting means for enabling loads to be operated at will from different kinds of power supplies, e.g. from ac or dc
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0019—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being load current fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/05—Capacitor coupled rectifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Ac-Ac Conversion (AREA)
  • Rectifiers (AREA)

Abstract

스위칭 소자, 주파수 의존 반응 소자, 및 제어 요소를 포함하는 에너지 효율형 장치가 제공된다. 스위칭 소자는 전력원에 연결되고, 한 쌍의 트랜지스터를 포함하며, 제어 신호를 수신하도록, 그리고, 교류 전력 신호를 생성하도록 구성된다. 교류 전력 신호의 주파수는 제어 신호에 응답한다. 주파수 의존 반응 장치는 교류 한 쌍의 트랜지스터에 전기적으로 연결되어, 교류 전력 신호를 수신하고 출력 전력 신호를 생성한다. 주파수 의존 반응 장치는 교류 전력 신호의 주파수에 대해 요망 전압의 출력 전력 신호를 실현하도록 선택된다. 제어 요소는 직류 전력 신호의 실제 전압을 감지하고, 요망 전압의 직류 전력 신호를 실현하기 위해 전달되는 제어 신호를 수정한다.

Description

파워 장치 {POWER DEVICE}
관련 출원의 상호 참조
본 출원은 2013년 3월 15일 출원된 미국특허출원 제13/843,401호의 연속분할출원이고,
이는 2013년 3월 15일 출원된 미국특허출원 제13/841,944호의 연속분할출원이며,
이는 2012년 8월 17일 출원된 미국특허출원 제13/588,262호의 연속분할출원이고,
본 출원은 2013년 7월 29일 출원된 미국특허가출원 제61/859,445호에 기초한 우선권을 주장하며,
2013년 7월 23일 출원된 미국특허가출원 제61/857,373호에 기초한 우선권을 주장하고,
2013년 7월 17일 출원된 미국특허가출원 제61/847,473호에 기초한 우선권을 주장하며,
2013년 7월 10일 출원된 미국특허가출원 제61/844,784호에 기초한 우선권을 주장하고, ,
2013년 7월 28일 출원된 미국특허가출원 제61/841,079호에 기초한 우선권을 주장하며,
2013년 6월 14일 출원된 미국특허가출원 제61/835,438호에 기초한 우선권을 주장하고,
2013년 4월 8일 출원된 미국특허가출원 제61/809,732호에 기초한 우선권을 주장하며,
2013년 4월 5일 출원된 미국특허가출원 제61/809,080호에 기초한 우선권을 주장하고,
2013년 2월 8일 출원된 미국특허가출원 제61/762,785호에 기초한 우선권을 주장하며,
2013년 2월 8일 출원된 미국특허가출원 제61/762,762호에 기초한 우선권을 주장하고,
2013년 2월 8일 출원된 미국특허가출원 제61/762,723호에 기초한 우선권을 주장하며,
이 모든 출원은 그 내용 전체가 본 발명에 모든 용도로 포함된다.
기술 분야
본 발명은 일반적으로 파워 장치 회로 및 집적 회로에 관한 것이고, 특히, 주파수 의존 반응 장치를 이용하여 전력을 변환하는 파워 회로에 관한 것이다.
에너지 위기는 현재 부하를 낮추는 수요측 응답을 요구한다. 에너지 위기는 전세계적으로 우리에게 직면해 있다. 예를 들어, 미국 에너지청의 예측에 따르면, 평균적으로, 2015년까지, 미국에서의 평균 수요를 공급하기에 전력이 충분치 않을 것이다.
제어가능한 오펜더 중 하나는 "뱀파이어 부하"(Vampire Loads)다. "월 워트 파워"(Wall Wort Power) 또는 "스탠바이 파워"(Standby Power)로도 불리는 이러한 폐전기는 매년 100억달러 이상에 달하는 1000억kW를 넘는 폐에너지로 미국 에너지청(DOE)에 의해 추정된다. 뱀파이어 부하는 셀 폰 충전기, 랩탑 충전기, 노트북 충전기, 및 기타 배터리 전력 소비자 장치를 포함한다.
미국 에너지청의 2008년 발표는 다음과 같다:
"많은 기기들이 전원이 꺼졌을 때 소량의 전력을 계속 소모한다. 이러한 "유령" 부하는 VCR, 텔레비전, 스테레오, 컴퓨터, 및 주방 기기와 같이, 전기를 이용하는 대부분의 기기에서 나타난다. 이는 기기의 플러그를 빼버림으로써, 또는 파워 스트립을 이용하고 파워 스트립 상의 스위치를 이용하여 기기로의 모든 전력을 차단함으로써, 방지할 수 있다".
미국 에너지청에 따르면, 다음 타입의 장치들이 스탠바이 전력을 소모한다.
1. 전압 변환용 변압기(셀 폰, 랩 탑, 및 노트패드, 계산기, 및 벽체 충전기를 이용하는 기타 배터리 전력형 장치를 포함).
2. 오프 상태의 장치에 전력을 공급하는 월 워트 전력 공급원(셀 폰, 랩 탑 및 노트패드, 계산기, 배터리 전력형 드릴 및 툴 - 이 모두는 벽체 충전기를 갖고, 배터리를 완전 충전시켰거나 또는 장치로부터 실제로 분리되어 있음).
3. 웜-업 지연없이 사용자 액션에 즉각 반응하는 "인스턴트-온" 기능을 가진 많은 장치.
4. 텔레비전 수상기와 같은 오디오-비주얼 장치, 일부 공조기, 등과 같이, 원격 조작에 의해 작동될 수 있는 스탠바이 모드의 전자 및 전기 장치.
5. 가령, 전력 공급형 타이머를 구비한, 오프 상태일 때에도 일부 기능을 수행할 수 있는 전자 및 전기 장치. 대부분의 현대 컴퓨터들은 스탠바이 전력을 소모하여, 원격으로(LAN 상에서의 웨이크, 등) 또는 지정 시간에 작동될 수 있다. 이러한 기능들은 필요치 않을 경우에도 항상 가동된다; (종종 반대편의 스위치에 의해) 메인으로부터 분리시킴으로써 전력을 절감할 수 있으나, 기능이 필요치 않을 경우에 한한다.
6. 무정전 전력 공급원(UPS).
이 모두는 셀 폰, 랩 탑, 등의 장치가 완전 충전 상태일 때에도, 전류가 여전히 흐르고 있고, 그러면서도 아무것도 실현함이 없이 전기를 낭비하고 있음을 의미한다. 가장 최근에 제조된 장치 및 기기들은 하루 종일, 매일 계속해서 전류를 빨아당기고 있고, 비용을 지출시키고 전세계적인 에너지 위기에 추가되고 있다.
NIST(The National Institute of Standards and Technology)(미국 상무부의 지국)는 2010년에 건물 기술 연구 개발 소위원회를 통해 "플러그 부하"를 감소시키기 위한 목표를 다음과 같이 발표하였다:
"전체 소비에 대한 플러그 부하의 영향은 꽤 의미있다. 상업용 건물의 경우, 플러그 부하는 총 에너지 사용의 35%, 주거용은 25%, 학교의 경우 10%로 추정된다.
플러그 부하 저감을 위한 기회는 다음의 사항을 포함한다:
1) 가장 효율적인 플러그 장치 및 기기,
2) 사용치 않는 기기들을 오프시키는, 그리고 변압기 및 기타 소형의 그러나 항상 온 상태의 기기로부터 "뱀파이어" 부하를 감소시키는, 자동 스위칭 장치, 또는,
3) 사용자 행동의 수정".
실질적으로 모든 현대 전자 장치들이 맞닥뜨리는 문제점들 중 하나는 전력 공급원 - 외장형 또는 매립형 파워 모듈에 관계없이 - 이 에너지 효율적이지 않다는 것이다. 이는 다수의 여러 이유로 사실이며, 그 중 하나는 Michael Fafaday가 변압기를 발명했을 때인 1831년으로 되돌아간다. 변압기는, 아날로그 장치로서, 각각의 특정 권선에 대한 전력 출력만을 생성할 수 있기 때문에, 내재적으로 비효율적이다. 2개의 전력 출력이 필요할 경우, 2개의 보조 권선이 필요하다. 더욱이, 공통적인 현대의 외장형 전력 공급원을 생성하기 위해 변압기와 함께 작동하는 데 필요한 부품 및 조각들이 종종 50개 이상에 달하며, 이 수치는 내장형 또는 매립형 전력 모듈을 이용할 경우 좀 더 낮아질 뿐이다. 전력 공급원 내 부품의 수는 내재적으로 비효율적인데, 그 이유는 전류가 다양한 부품 내에서, 그 주위로, 그리고 이들을 통해 이동해야 하고, 각각의 부품은 서로 다른 전력 소실 팩터(power dissipation factor)를 가지며, 심지어 회로 트레이스도 에너지 손실을 생성하는 저항성 손실을 일으키기 때문이다.
더욱이, 변압기가 작동하는 방식은 자기장을 생성하고 붕괴시킨다. 모든 전자들이 자기장 생성/붕괴에 의해 "리캡처"될 수 없기 때문에, 탈출하는 전자들이 종종 열로 나타나게 되고, 이는 셀 폰, 랩 탑, 및 태블릿 충전기가 만질 때 따뜻하거나 뜨거운 이유다. 이는 모든 소비자 전자 장치가 열을 생성하는 주된 이유이기도 하며, 이는 에너지/전기를 낭비할 뿐 아니라, 다른 관련 전자 부품의 가열을 통해 궁극적인 마멸을 일으키기까지 한다.
전류 전자 장치에서 발견되는 다른 비효율성은 서로 다른 부품들을 잇기 위해 복수의 내부 전력 공급원이 필요하다는 점이다. 예를 들어, 현대 세계의 전력 모듈에서, "현실 세계"의 정점 더 중요한 부분이 되어가고 있는 MOSFET이 회로 내에서 인터페이싱한다.
MOSFET은 스위칭, 모터/솔레노이드 구동, 변압기 인터페이싱, 및 타 기능의 호스트를 가능하게 한다. 이러한 스펙트럼의 다른 단부에는 마이크로프로세서가 위치한다. 마이크로프로세서는 정상 감소(steady reduced) 작동 전압 및 전류의 특성을 가지며, 이는 5볼트, 3.3.볼트, 2.7볼트, 또는 심지어 1.5볼트일 수 있다. 대부분의 시스템에서, MOSFET 및 마이크로프로세서는 함께 또는 조합되어 사용되어 회로를 작동하게 한다. 그러나, 종종 마이크로프로세서 및 MOSFET용 드라이버는 서로 다른 전압에서 작동하여, 회로 내 복수 전력 공급원을 필요하게 한다.
표준 MOSFET은 성공적인 온/오프 처리를 위해 15볼트 스윙 수준으로 전달할 수 있는 드라이버를 요한다. 턴-온의 경우에, 드라이버 전압이 레일 파워를 넘는 것이 유효하다는 요건이 실제 존재한다. MOSFET 드라이버의 다른 주 기능은 현대 CMOS 프로세서의 출력 구동 기능과 호환가능하게 만드는, 감소된 입력 구동 요건을 갖는 것이다.
현대의 외장형 전력 공급원(가령, 충전기)에 공통적인 이러한 MOSFET/드라이버 배열은, 3개의 분리된 전력 공급원을 실제로 요한다. 필요한 첫번째 전력 공급원은 메인 파워 레일로서, MOSFET에 공급되는 100VAC 내지 300VAC 범위의 전압으로 통상적으로 구성된다. 필요한 두번째 전력 공급원은 MOSFET 드라이버에 의해 요구되는 15볼트(또는 그 이상)이다. 마지막으로, 마이크로프로세서는 서로 다른 많은 가변적 전압들에 대해 다른 별도의 전력 공급원을 요한다.
전류 비효율성 및 에너지 낭비의 좋은 예는 통상적인 텔레비전에서 발견되는 데, 텔레비전은 스크린, 백라이팅, 메인 회로 보드, 및 사운드 및 보조 보드를 구동시키기 위해 서로 다른 4개 내지 6개에 달하는 전력 공급 모듈을 요한다. 이러한 전류 시스템은 필요한 각각의 전력 공급원에 대해 복수의 변압기 및 수십개의 부품을 요한다. 변압기 및 부품(MOSFET 포함)은 비효율성 중복으로 인해 발열을 배가시키고, 이는 텔레비전 후면이 만질때 마다 항상 뜨거운 이유 중 하나다. 추가적으로, 다양한 전력 출력을 위해 필요한 변압기가 많을수록, 더 많은 부품들이 필요하고, 에너지 낭비의 더 많은 원인이 생성된다.
발열 문제에 추가하여, 복수 변압기 기반 전력 공급원들 모두는 통상적으로 40개 내지 60개의 부품이 동작하는 것을 필요로하고, 전형적인 변압기 기반 텔레비전 전력 공급 모듈을 위한 수십개의 부품들을 필요로하여, 신뢰도를 감소시키면서 비용 및 총 구성요소 크기를 증가시킨다. 복수의 부품들로 인해 시스템 저항이 증가하여, 페에너지가 발열로 나타나게 된다.
본 발명은 레일 소스로부터 전기 유입 전류에 대해 더 우수한 제어를 생성하도록 그리고 더 우수한 효율을 제공하도록 위에서 명시된 문제들 중 하나 이상을 목표로 한다.
본 발명의 일 형태에서, 교류 전력원으로부터 요망 전압 레벨의 전력을 제공하기 위한 파워 회로가 제공된다. 파워 회로는 정류 회로, 스위칭 소자, 제어 요소, 및 주파수 의존 반응 소자를 포함한다. 정류 회로는 정류된 AC전력 신호를 생성하기 위해 교류 전력원에 전기적으로 연결된다. 스위칭 소자는 정류 회로에 연결되고, 제 1 및 제 2 쌍의 트랜지스터를 포함한다. 각 쌍의 트랜지스터는 서로 180도로 고정된 토템 폴 구조로 배열된다. 제 1 및 제 2 쌍의 트랜지스터는 각각 하이-사이드 출력 및 로우-사이드 출력을 구동하여, 교류 전력 신호를 생성한다. 교류 전력 신호의 주파수는 제어 신호에 응답한다. 제어 요소는 스위칭 소자에 연결되어, 제어 신호를 스위칭 소자에 전달한다. 주파수 의존 반응 소자는 제 1 및 제 2 쌍의 트랜지스터에 전기적으로 연결되어, 교류 전력 신호를 수신하고 출력 전력 신호를 생성한다. 주파수 의존 반응 소자는 제 1 및 제 2 반응 요소 및 정류기를 포함한다. 제 1 및 제 2 반응 요소는 각각 하이-사이드 및 로우-사이드 출력에, 그리고, 정류기에, 전기적으로 연결되고 교류 전력 신호의 주파수에 대해 요망 전압의 출력 전력 신호를 실현하도록 선택된다. 제어 요소는 스위칭 요소에 전달되는 제어 신호를 수정하도록 구성되어, 요망 전압의 출력 전력 신호의 실현을 위해 스위칭 소자를 정밀 튜닝할 수 있다.
발명은 배터리 파워 장치 및 직접 전력 공급 장치 모두에 대해 작동한다. SmartProngTM 기술 플러그/코드에 포함된 통신 칩을 이용하여, 전력을 공급받는 기기는 (통상적으로, 전기 유틸리티에 의해 "요청 응답" 시간으로 지정되는) 소정 시간에 기기/장치를 셧-오프시키는 명령을 수신할 수 있고, 따라서, 전체 플러그 부하 시장을 에너지 효율 증가로 뒤덮을 수 있다.
많은 유사한 기존 전자 장치들은 "포스트-통제 시스템"을 이용하며, 이는 벽체 콘센트로부터 정확한 전력 흐름을 추출하여, 그 후, 통상적으로 변압기 이용을 통해, 이를 대략 요망되는 AC 전압으로 수정하고, 이는 그 후, 정류 시스템의 이용을 통해, 흔히 전파 브리지의 이용을 통해, 맥동 DC로 변환된다. 그 후, 전해질 커패시터를 이용하여 비통제(unregulated) DC 전압을 제공할 수 있다. 마지막으로, 선형 레귤레이터 장치를 이용하여, 요망되는 통제된 DC 전력을 제공할 수 있다. 레귤레이터가 이 체인의 말미에 있기 때문에, 이는 "포스트-통제 시스템"으로 여기서 설명된다. 체인 내 모든 부분들은 전기 낭비(손실) 및 열 형태로 나타나는 손실을 제공한다. 포스트-통제 시스템에서, 최대 손실은 통상적으로 선형 레귤레이터에 바로 이어지는 변압기로부터 나타난다.
본 발명은 변압기를 쓸모없게 만들도록 장치에 대한 전력 전류 부하를 "사전-통제"하기 위한, 그리고 배터리 수행을 통제하기 위한, 설계 및 유틸리티 특허 방법으로서, 배터리가 풀 상태일 때 전력을 턴-오프시켜서, 낭비 에너지를 절감한다.
이러한 시스템에서 변압기를 대체하기 위한 한가지 방식은 여기서 설명되는 커패시터 드롭 기술을 통해 이루어진다. 이 프로세스는 주파수와 함께 감소하는 AC 전압을 통과시키도록 커패시터의 기능에 전적으로 달려있다. 60 사이클 AC와 같은, 주어진 주파수에 대하여, 주어진 부하에 대해 요망 AC 출력을 전달할 값을 선택하는 것이 가능하다. 이 특성은 수관(water pipe) 내 밸브와 유사하다. 이러한 작용 모드 때문에, 이 프로세스는 거의 손실이 없다.
본 발명에서, 커패시터는 변압기 대신에 회로 보드 상에 사용된다.
본 발명은 플러그 프롱 내에 하우징되거나 플러그 프롱에 직접 연결되는 커패시터 드롭 기술을 이용하며, 그 후 AC 콘센트에 플러그-인되어, 프롱 자체를 하나 이상의 커패시터로 만든다. 한가지 장점은, 콘센트 소켓을 떠나는 전압이 바로 시작으로부터 제한된다. 이는 에너지를 보존하고, 스마트프롱 플러그를 더 안전하게 만든다. 따라서, 안전 및 효율이 새롭고 독자적인 방식으로 동일 제품 내에서 구체화된다. 하나 이상의 프롱에 임베딩된 또는 하나 이상의 프롱에 연결되어 플러그에 하우징되는 미니어처 커패시터는 1암페아에서 5볼트 AC 만을 전달하는 플러그와 같이, 고정 값을 가질 수 있고, 이는 셀 폰을 충전하는데 필요한 5와트일 것이다. 또는, 고정 값이 아이패드 또는 유사 노트북에 전력 공급하는데 필요한 12와트를 위해, 2암페아에서 10볼트 AC를 전달할 수 있다. 대안으로서, 커패시턴스는 회로 보드 상에 하우징될 수 있어서, 변압기 및 선형 레귤레이터 조합의 필요성을 대체한다.
이러한 구조에서, 고정된 커패시턴스만이 사용될 수 있고, 또는, 맥심의 MAX8971와 같은 칩이 스마트프롱 회로와 통합되어 정보를 생성할 수 있으며, 이 정보는 배터리가 풀 상태일 때를 감지하여 AC 콘센트로부터 프롱 커패시터를 차단하며, 따라서 뱀파이어 부하를 셧오프시킨다. 추가적으로, 아래 설명되는 바와 같이, 충전 장치가 벽체 내로 플러그-인될 때, 그러나 부착된 장치가 감지되지 않을 때, 클럭 시간은 거의 제로로 감소하여, 2011년 발급된 추천 미국 표준보다 대략 30배 작은 1밀리와트 미만의 노-부하 드레인(no-load drain)을 제공한다.
본 발명은 프로세스를 제어하는 임베디드 프로세서를 이용한다. 이 프로세서는 또한 캐리어 전류 시스템(전력선을 통한 통신) 또는 무선 통신 칩을 지니거나 이에 연결될 수 있고, 이는 전력공급받는 장치 또는 기타 원격 시스템에 의해 원격 작동을 가능하게 한다.
발명은 커패시터 드롭 시스템의 커패시턴스를 수정 및 제어하고, 체인 말미에 변압기 선형 레귤레이터 조합의 필요성을 제거한다. 대신에, 주파수 변조에 의해 존재하는 전류의 양(암페아 x 볼트)을 제어한다.
이와 같이, 커패시터 충전 기술은 체인의 2개의 가장 발열이 큰 낭비 부분, 즉, 변압기 및 선형 레귤레이터가 함께 제거되기 때문에 매우 효율적이다. 더욱이, 많은 외부 충전 장치들은 노트북 또는 랩탑의 충전 및/또는 구동에 필요한 9.2A 또는 태블릿(즉, 삼성 갤럭시 또는 아이패드)와 같은 장치를 충전 및 (충전하면서) 구동하는데 필요하는 2.4A보다 훨씬 작은, 또는, 전화를 적절히 충전하는데 필요한 1A보다 작은(700-800mA) 전류를 제공한다. 본 발명은 하나 이상의 셀 폰 또는 하나 이상의 태블릿 또는 하나 이상의 노트북/랩탑, 또는 대안으로서 하나 이상의 셀 폰 및 하나 이상의 태블릿, 노트북, 및 또는 랩탑을 충전할 수 있도록 전압 및 전류 출력을 변경할 수 있다. 셀폰, 태블릿, 노트북, 및/또는 랩탑의 모든 충전 조합이 가능하다.
본 발명의 소프트웨어 및 마이크로프로세서는 연결된 배터리로부터 인출을 마이크로프로세서 내 로직을 통해 인지하고, 배터리로부터 램프 업 인출을 분석하여, 그 후, (셀폰 충전을 위해) 1A 또는 태블릿과 같은 장치들의 경우 최대 2.4A, 또는 노트북 또는 랩탑의 충전을 위해 최대 9.2A를 보내며, 본 발명은 이를 동시에 또는 교대로 행할 수 있다. 일 실시예에서, 수용가능 입력 전압은 전세계적으로 85V의 저값으로부터 300V의 고값의 범위에 놓일 수 있다. 출력 전압은 장치 의존적이지만 5V 내지 19V가 가능하다.
발명의 다른 형태에서, 통합된 모놀리식 반도체 파트 및/또는 하이브리드 칩(즉, 반도체 및 내부/외부 커패시터 및/또는 내부/외부 MOSFET(함께 패키징됨)의 조합)은 통합 "에너지 웰" 반도체 회로를 통해 이러한 문제점들을 실질적으로 고친다.
본 발명에서 설명하는 바와 같이, 이러한 새로운 반도체 파트는 다이오드, 저항기, 트랜지스터, MOSFETS, 고품질 전력 팩터 인덕터, 폴리실리콘 저항기, 제너 다이오드, 핀 다이오드, 등과 같은 능동형 및/또는 수동형 부품과 게이트웨이에 의해 관리될 수 있는 커패시터, 수퍼 커패시터, 및/또는 배터리와 같은 전기를 저장할 수 있는 임의의 것일 수 있는, 그리고 이와 같이 규정되는 "에너지 웰"을 포함할 것이다.
발명의 다른 형태에서, 반도체는 파워 서플라이 시스템 온 칩("PSSoC")을 생성하도록 조합되어, 마이크로프로세서 제어/정보 기술과 호환가능한 고전압 CMOS 프로세스와 같은 고전력 기판에서 실행되는, 외부 커패시터 및/또는 MOSFETS 유/무에 관계없이, 단일 실리콘 다이 또는 여러 개의 실리콘 다이에 저항기, 커패시터, 인덕터, 및 제너 다이오드와 같은 수십, 수백, 또는 심지어 수천개의 구성요소들을 통합시킴으로써, 수십개의 외부 부품에 대한 필요성을 제거한다.
본 발명의 일 형태에서, 외부 커패시터, 배터리, 및/또는 MOSFETS 유/무에 관계없이, 내부 에너지 웰을 가지면서 외부 디지털 제어의 필요성없이, 파워 서플라이 시스템 온 칩(PSSoC)을 포함하는 장치가 제안되며, 이는 다음의 장점들을 가진다: (1) 하나 이상의 외부 전력 출력을 제공할 것이고, (2) 이는 임의의 정류 및 필터링된 "레일" 전력 공급원(즉, 110VAC, 230VAC, 240VAC)으로부터 작동하며, (3) 칩 시스템 내의 처리량을 위해 180VDC 내지 400VDC를 제공하고, (4) 파워링 프로세스의 디지털화를 위해 변압기 대신에 커패시터, 저항기, 배터리, 다이오드, 및/또는 집적 회로를 이용하며, (5) 파워 게이트웨이의 제어를 위해 MOSFET(트랜지스터)를 이용하고, (6) 그 후 (댐 상의 피시 래더처럼) 감소하는 전압 래더에 배열되는 에너지 웰 입력 및 출력을 제어하며, (7) 그 결과 프로세스가 복수 "다이얼-에이-볼트" 출력 세팅으로 파워를 제공한다. PSSoC는 고전압 스탠드-오프, "다이얼-에이-볼티지TM" 멀티 전력 출력 시스템 온 칩이다. 이는 각각의 출력으로부터 1 내지 5 암페아로부터 5 내지 15볼트를 운반할 수 있는 고효율(>70%) 출력 전력을 공급할 수 있다. 그 주 용도는 셀폰, 태블릿, 및 노트북과 같은 충전형 소비자 제품 또는 온보드 회로에 전력을 공급하는 "포인트-인-유즈"(point-in-use) 상황에서 전력을 제공하기 위한 것이다.
발명의 다른 형태에서, 파워 서플라이 시스템 인 패키지(PSSiP)를 포함하는 장치가 제안되며, 칩의 파워 IC 부분은 JEDEC 또는 다른 타입의 하이브리드 패키징 내의 마이크러컨트롤러 칩과 조합된다. PSSiP는 내부 에너지 웰만을 포함할 수 있고, 또는, 외부 커패시터, 배터리 및/또는 MOSFETS을 가질 수 있으며, 이는 다음의 특성들을 가진다: (1) 하나 이상의 외부 전력 출력을 제공할 것이고, (2) 이는 임의의 정류 및 필터링된 "레일" 전력 공급원(즉, 110VAC, 230VAC, 240VAC)으로부터 작동하며, (3) 이는 칩 시스템 내의 처리량을 위해 180VDC 내지 400VDC를 제공하고, (4) 파워링 프로세스의 디지털화를 위해 변압기 대신에 커패시터, 저항기, 배터리, 다이오드, 및/또는 집적 회로를 이용하며, (5) 파워 게이트웨이의 제어를 위해 MOSFET(트랜지스터)를 이용하고, (6) 그 후 (댐 상의 피시 래더처럼) 감소하는 전압 래더에 배열되는 에너지 웰 입력 및 출력을 제어하며, (7) 그 결과 프로세스가 복수 "다이얼-에이-볼트" 출력 세팅으로 파워를 제공한다. PSSoC는 고전압 스탠드-오프, "다이얼-에이-볼티지TM" 멀티 전력 출력 시스템 온 칩이다. 이는 각각의 출력으로부터 1 내지 5 암페아로부터 5 내지 15볼트를 운반할 수 있는 고효율(>70%) 출력 전력을 공급할 수 있다. 그 주 용도는 셀폰, 태블릿, 및 노트북과 같은 충전형 소비자 제품 또는 온보드 회로에 전력을 공급하는 "포인트-인-유즈"(point-in-use) 상황에서 전력을 제공하기 위한 것이다.
이러한 에너지 웰 PSSoC/PSSiP/s("파워 IC") 집적 회로용 기판은 실리콘 카바이드 또는 인듐 포스파이드와 같은 물질, 또는, 고저항 또는 저저항 실리콘 기판, 폴리실리콘, 갈륨 나이트라이드, 갈륨 아시나이드, 실리콘 게르마늄과 같은 반도체 기판 내의 또는 커패시터(외장형일 경우)에 현재 사용되는 전용 필름으로부터 제조될 수 있다.
발명의 다른 형태에서, 파워 IC는 장치 또는 회로의 외부 전력 공급을 위한 단일 출력을 운반한다.
발명의 다른 형태에서, 파워 IC는 외부 전력 공급원 및/또는 임베디드 전력 모듈에 대한 많은 용도와 함께 동시에 복수 파워 전압/전류 출력을 제공한다. 전형적인 용도는 2개의 이동전화의 충전(즉, @5DCV@1A 각각), 2개의 태블릿 충전(@5DVC@2.5A), 또는 하나의 태블릿 및 하나의 이동 전화의 동시 충전일 것이다. 3개 이상의 장치가 한번에 충전 또는 전력공급될 수 있다. 120VAC(미국 벽체 콘센트) 내지 260VAC(유럽/아시아 벽체 콘센트)의 전력이 주 전력원으로 통상적으로 사용된다.
발명의 다른 형태에서, 저전압, 중전압, 및 고전압이 외부적으로 출력될 수 있다.
발명의 다른 형태에서, 패키지는 핀 중 하나 이상으로부터 고전압 및/또는 핀 중 하나 이상으로부터 저전압을 허용하기에 충분한 분리를 가진 핀아웃을 지닌 러기드 구조(rugged construction)을 가진, 하이브리드 또는 모놀리식 패키지다.
발명의 다른 형태에서, 로직 입력은 I2C와 같은 시리얼 통신 표준과 호환된다.
발명의 다른 형태에서, 파워 IC는 오프/온, 완전 충전, 또는 사용자에 의해 구축된 다른 듀티 사이클에 대한 최대 통제 정밀도를 유지하면서, 서로 다른 출력 전압/전류 조합을 가능하게 하는 개별 전력 출력 스테이지들을 가진다.
발명의 일 형태에서, 아래 설명되는 바와 같이, 분리는 UL/CE/RoHS 컴플라이언스(compliance)를 가동하기에 내부적으로 충분하다.
발명의 다른 형태에서, 분리는 칩 및/또는 커패시터 이용 패키징, 에어 갭 분리, 및 킵-아웃 공간 분리에서 내부적이어서, UL/CE/RoHS 컴플라이언스를 가능하게 한다.
발명의 다른 형태에서, 칩은 표준 시리얼 인터페이스를 통해 프로그래밍가능하다.
발명의 다른 형태에서, 마이크로프로세서(MPU)는 온보드 A/D 컨버터를 지니며, 이는 출력 전압을 정밀 통제할 수 있는 12비트 온보드 A/D 컨버터일 수 있다. MPU는 요망 출력 전압 레벨의 저장, 폴드-백 전류 제한과 같은 전류 제어, 그리고 프로그래머블 충전 종점 셧다운과 같은 추가적인 전력 절감 옵션을 실현하는 온보드 플래시 메모리를 또한 가진다. 이는 셧다운 또는 자동 리부트를 가능하게 하는 프로그램 고장 검출용 와치독 타이머 시스템을 지닌다.
발명의 다른 형태에서, 마이크로컨트롤러는 추가 효율을 생성하는 해당 시간 중 지정된 날짜 동안 텔레비전 세트를 사용하지 못한 경우, 심야 시간으로부터 이른 아침까지 벽체의 텔레비전을 추적, 평가 및, 그 후 자동적으로 닫는, 등과 같이, 외부 세계 사건과 시간을 맞추도록 내부 클럭을 이용할 수 있고, 이는 다른 소비자 및/또는 비-소비자 전자 장치와 동일한 기술이다.
발명의 다른 형태에서, 파워 IC 칩은 스마트 홈 또는 오피스 또는 기계에서와 같이, 온도, 광, 소리, 기계식 제어, 자동화 제어, 및 디지털 제어를 위한 센서와 같은 용도를 위해 복수의, 그리고 전체 위치에서, "레일" 전력을 저전압으로 변환하는 대형 시스템에서의 "노드"로 사용될 수 있다.
발명의 다른 형태에서, 파워 IC는 내부 마이크로프로세서와 조합된다.
본 발명의 일 형태에서, 파워 장치가 제공된다. 파워 장치는 파워 회로 조립체, 제 1 플러그 조립체, 제 2 플러그 조립체를 포함한다. 제제 1 플러그 조립체는 파워 회로 조립체에 연결되어, 전력원으로부터 제 1 전압에서 파워 회로 조립체로 전력을 전송할 수 있다. 제 2 플러그 조립체는 파워 회로 조립체에 연결되어, 전력원으로부터 제 2 전압 및 제 3 전압에서 파워 회로 조립체를 전력을 제어가능하게 전송할 수 있다.
본 발명의 다른 형태에서, 파워 장치가 제공된다. 파워 장치는 하우징, 파워 회로 조립체, 제 1 플러그 조립체, 및 제 2 플러그 조립체를 포함한다. 하우징은 내부에 공동을 형성하는 내측 표면 및 외측 표면을 가진다. 파워 회로 조립체는 하우징 공동과 함께 위치한다. 제 1 플러그 조립체는 하우징에 피봇가능하게 연결되고, 전력원으로부터 제 1 전압에서 전력 회로 조립체에 전력을 전송하도록 구성된다. 제 2 플러그 조립체는 하우징에 피봇가능하게 연결되고, 전력으로부터 제 2 전압 및 제 3 전압에서 파워 회로 조립체에 전력을 전송하도록 구성된다.
본 발명의 다른 장점들은 아래와 같은 첨부 도면과 함께 고려될 때 다음의 상세한 설명을 참조하여 더 쉽게 이해될 것이다:
도 1은 본 발명의 일 실시예에 따라, 전력 공급원에 사용하기 위한 파워 회로의 블록도이고,
도 2는 본 발명의 일 실시예에 따른, 도 1의 파워 회로의 개략도이며,
도 3은 본 발명의 일 실시예에 따른, 하우징을 가진 파워 회로의 제 1 뷰의 등각투상도이고,
도 4는 도 3의 하우징의 제 2 뷰의 등각투상도이며,
도 5는 대안의 파워 회로 하우징의 등각투상도이고,
도 6은 도 3의 하우징의 측면의 측면도이며,
도 7은 도 3의 하우징의 제 2 측면의 측면도이고,
도 8은 도 3의 하우징의 대향 측면의 측면도이며,
도 9는 대안의 파워 회로 하우징의 대향 측면도의 등각투상도이고,
도 10은 도 3의 하우징의 다른 등각투상도이며,
도 11은 도 3의 하우징의 추가의 등각투상도이고,
도 12는 대안의 파워 회로 하우징의 등각투상도이며,
도 13은 도 3의 파워 회로 하우징의 단면도이고,
도 14는 본 발명의 일 실시예에 따른, LED 회로의 개략도이며,
도 15는 본 발명의 일 실시예에 따른, 돋 3의 하우징과 연관된 더스트 실드(dust shield)의 도면이고,
도 16은 도 15의 더스트 실드와 함께 이용하기 위한 프롱 요소의 도면이며,
도 17은 본 발명의 일 실시예에 따라, 파워 회로와 함께 이용하기 위한 대안의 하우징의 제 1 뷰의 도면이고,
도 18은 도 17의 대안의 하우징의 제 2 뷰의 도면이며,
도 19는 본 발명의 일 실시예에 따라, 도 1의 파워 전류의 애퍼처를 예시하는 흐름도이고,
도 20은 외장형 및 내장형 전력 출력을 생성하는데 사용되는 파워 IC PSSoC를 가진 회로도이며,
도 21은 하이브리드 칩 내에 마이크로프로세서가 패키징된, 파워 IC PSSiP를 가진 회로도이고,
도 22는 커패시터들 중 하나 이상이 외장형일 수 있음을 묘사하며,
도 23은 커패시터 중 하나 이상과 MOSFET 중 하나 이상이 외장형일 수 있음을 묘사하고,
도 24는 제너 기반 에너지 웰 피시 래더(Energy Well Fish Ladder)를 묘사하며,
도 25는 순방향 바이어스 다이오드 기반 에너지 웰 피시 래더를 묘사하고,
도 26은 커패시터 또는 배터리 기반 에너지 웰 피시 래더를 묘사하며,
도 27은 파워 IC 블록도를 도시하고,
도 28은 에너지 수집 서브시스템의 블록도이며,
도 29는 내부 분리 서브시스템의 개략도이고,
도 30은 벌크 트랜스퍼 기법의 개략도이며,
도 31a는 다이얼-에이-볼티지(Dial-A-Voltage) 기법을 포함한 에너지 웰 셀의 개략도이고,
도 31b는 본 발명의 일 실시예에 따라, 시프트 레지스터를 포함하는 에너지 웰 피시 래더의 개략도이며,
도 31c는 도 31b에 도시되는 에너지 웰 래더와 함께 이용될 수 있는 시프트 레지스터의 기능도이고,
도 31d는 도 31c에 도시되는 시프트 레지스터의 타이밍도이며,
도 32a 및 32d는 본 발명의 일 실시예에 따른, 에너지 웰 셀의 개략도이며,
도 33은 본 발명의 일 실시예에 따른, 도 1에 도시되는 파워 회로의 다른 블록도이고,
도 34a 및 34b는 도 33에 도시되는 파워 회로와 함께 이용될 수 있는 스위치트 커패시터( 투-페이즈 회로(switched capacitor two-phase circuit)의 개략도이며,
도 35는 본 발명의 일 실시예에 따라, 페이즈 원 스위치트 커패시터 서브시스템 회로를 포함하는, 도 33에 도시되는 파워 회로의 블록도이고,
도 36-37은 도 34a-34b에 도시되는 스위치트 커패시터 투-페이즈 회로와 함께 이용될 수 있는 스위치트 커패시터 서브시스템의 개략도이며,
도 38은 도 34-37에 도시되는 스위치트 커패시터 투-페이즈 회로와 함께 사용될 수 있는 에너지 웰 셀의 개략도이고,
도 39는 본 발명의 일 실시예에 따라, 도 34a 및 34b에 도시되는 스위치트 커패시터 투-페이즈 회로의 다른 개략도이며,
도 40은 본 발명의 일 실시예에 따라, 충전 페이즈에 나타나는, 도 34a, 34b, 및 39에 도시되는 스위치트 커패시터 투-페이즈 회로에 사용될 수 있는 에너지 웰 셀의 개략도이고,
도 41은 본 발명의 일 실시예에 따라, 방전 페이즈에 나타나는, 도 34a, 34b, 39에 도시되는 스위치트 커패시터 투-페이즈 회로에 사용될 수 있는 에너지 웰 셀의 개략도이며,
도 42는 본 발명의 일 실시예에 따라, 도 1에 도시되는 파워 회로의 다른 블록도이고,
도 43-52는 본 발명의 일 실시예에 따라, 도 42에 도시되는 파워 회로와 함께 사용될 수 있는 BiDFET 회로의 개략도이며,
도 53은 본 발명의 일 실시예에 따라, 도 42-52에 도시되는 파워 회로와 함께 사용될 수 있는 쌍방향 전계 효과 트랜지스터(BiDFET)의 개략도이고,
도 54 및 55는 본 발명의 일 실시예에 따라, 도 42-53에 도시되는 쌍방향 전게 효과 트랜지스터의 전력 출력의 그래프 도면이며,
도 56은 본 발명의 일 실시예에 따라, 도 42-53에 도시되는 파워 회로를 제조하기 위한 프로세스의 블록도이고,
도 57은 본 발명의 일 실시예에 따른, 도 1에 도시되는 파워 회로의 다른 블록도이며,
도 58-60은 본 발명의 일 실시예에 따라, 변형 Cuk 컨버터를 포함하는, 도 57에 도시되는 파워 회로의 개략도이고,
도 61-63은 본 발명의 일 실시예에 따른, 변형 푸시-풀 컨버터를 포함하는, 도 57에 도시되는 파워 회로의 개략도이며,
도 64-66은 본 발명의 일 실시예에 따른, 변형 싱글 엔디드 프라이머리 컨덕터(SEPIC) 컨버터를 포함하는, 도 57에 도시되는 파워 회로의 개략도이고,
도 67 및 68은 도 1, 33, 42, 57에 도시되는 파워 회로와 함께 이용될 수 있는 커패시터 드라이버의 개략도이며,
도 69는 본 발명의 일 실시예에 따른, 도 1에 도시되는 파워 회로와 함께 이용하기 위한 대안의 하우징의 등각투상도이고,
도 70은 본 발명의 일 실시예에 따른, 도 69에 도시되는 하우징과 함께 이용하기 위한 제 1 플러그 조립체의 개략적 등각투상도이며,
도 71은 도 70에 도시되는 제 1 플러그 조립체의 일부분의 측면도이고,
도 72는 도 70에 도시되는 제 1 플러그 조립체의 측면도이며,
도 73은 도 70에 도시되는 제 1 플러그 조립체의 평면도이고,
도 74는 본 발명의 일 실시예에 따른, 도 70에 도시되는 제 1 플러그 조립체와 함께 이용될 수 있는 프롱의 등각투상도이며,
도 75는 도 74에 도시되는 프롱의 측면도이고,
도 76은 도 74에 도시되는 프롱의 평면도이며,
도 77은 본 발명의 일 실시예에 따른, 도 69에 도시되는 하우징과 함께 이용하기 위한 제 2 플러그 조립체의 개략적 등각투상도이고,
도 78은 도 77에 도시되는 제 2 플러그 조립체의 평면도이며,
도 79는 도 77에 도시되는 제 2 플러그 조립체의 측면도이고,
도 80은 도 77에 도시되는 제 2 플러그 조립체와 함께 이용될 수 있는 프롱의 등각투상도이며,
도 81은 도 80에 도시되는 프롱의 측면도이고,
도 82는 도 80에 도시되는 프롱의 평면도이며,
도 83은 본 발명의 일 실시예에 따른, 도 69에 도시되는 하우징의 다른 등각투상도이고,
도 84-87은 본 발명의 일 실시예에 따른, 도 69에 도시되는 하우징의 등각투상도이며,
도 88은 본 발명의 일 실시예에 따른, 도 1에 도시되는 파워 회로와 함께 이용될 수 있는 전력 컷-오프 조립체의 개략도이고,
도 89는 본 발명의 일 실시예에 따른, 도 1에 도시되는 파워 회로와 함께 이용될 수 있는 전력 컷-오프 조립체의 다른 개략도이며,
도 90은 본 발명의 일 실시예에 따른, 도 1에 도시되는 파워 회로와 함께 이용될 수 있는 파워 컷-오프 조립체의 다른 개략도이고,
도 91-93은 본 발명의 일 실시예에 따른, 도 2에 도시되는 파워 회로를 포함하는 소비자 전자 장치의 등각투상도이며,
도 94는 본 발명의 일 실시예에 따른, 도 2에 도시되는 파워 회로를 하우징하기 위한 복수 칩 모듈의 등각투상도다.
대응하는 도면부호는 도면 전체를 통해 대응 부품을 표시한다.
유사 도면 부호들이 여러 도면에 걸쳐 유사 또는 대응 부분을 표시하는 도면을 참조하면, 제 1 파워 회로(10)를 가진 파워 장치(2)가 제공된다. 도 1에 도시되는 바와 같이, 제 1 파워 회로(10)는 스위칭 장치(12) 및 주파수 의존 반응 장치(14)를 포함하는 전압 감소 회로(11)와, 전압 감소 회로(11)에 연결되는 출력 섹션(16)을 포함한다.
제 1 파워 회로(10)는 제 1 타입의 전력원에 의해 제공되는 파워를 더 바람직한 타입의 전력으로 변환하는데 사용될 수 있다. 예를 들어, 제 1 파워 회로(10)는 파워 그리드와 같이, 전력원(18)으로부터 수신되는 전력을 변환하는데 사용될 수 있다. 전력원(18)은 주어진 전압(가령, 60Hz 주파수에서 120볼트(북미표준) 또는 50Hz 주파수에서 220-240볼트(유럽표준)에서 더 바람직한 전압으로, 교류 전류로 제공될 수 있다. 발명의 수용가능 입력 전압 범위는 전세계적 메인 파워 범위를 수용하도록 50 또는 60Hz에서 85볼트부터 300볼트에 이른다. 요망 전압에서 출력 전력은 임의의 요망 파형의 AC 신호 또는 5볼트 직류 전류(VDC)와 같은 직류 전류로 공급될 수 있다.
일 형태에서, 본 발명의 제 1 파워 회로(10)는 선행 기술의 전력 공급원의 변압기를 인-라인 주파수 의존 반응 장치(14)로 대체하는 전력 공급 회로를 제공한다. 아래 더 상세히 논의되는 바와 같이, 주파수 의존 반응 장치(14)는 일반적으로, 주파수와 함께 변화하는 전압 레벨을 가진 교류 전류를 통과시킨다. 다시 말해서, 주파수 의존 반응 장치(14)는 주파수에 의존하는 전류를 가변 효율로 통과시킨다. 적절한 가치 선택에 의해, 커패시터는 무손실 전압 강하를 가능하게 할 수 있다. 따라서, 파워 회로(10)는 변압기를 포함하는 표준 전력 공급 회로의 비효율성을 방지한다. 종래 기술의 변압기 기반 회로의 비효율성은 적어도 부분적으로, 과도 발열로 나타나는 것이 일반적이다.
도 1로 되돌아가서, 스위칭 장치(12)는 전력원(18)에 연결된다. 스위칭 장치(12)는 제어 신호를 수신하도록, 그리고 교류 전류 파워 신호를 생성하도록 적응된다. 교류 전류 파워 신호의 주파수는 제어 신호에 응답한다.
아래 더 상세하게 설명되는 바와 같이, 제어 신호는 (마이크로프로세서 기반일 수 있는) 제어 요소(20)에 의해 발생된다. 일 실시예에서, 제어 신호는 가변 주파수다. 제어 신호의 주파수는 요망 출력 전력을 전달하도록 변형된다.
주파수 의존 반응 장치(14)는 스위칭 장치(12)에 전기적으로 연결되고, 교류 전류 파워 신호를 수신하며, 감소 전압 레벨을 가진 교류 전류 출력 파워 신호를 생성한다. 주파수 의존 반응 장치는, 스위칭 장치(12)에 의해 전달되는 교류 전류 파워에 대해 요망 전압의 출력 전력 신호를 실현하도록 선택된다.
도 1로 되돌아가서, 제 1 파워 회로(10)는 범용 시리얼 버스(USB) 포트와 같은, 적절한 파워 커넥터 또는 포트(22)를 통해 출력 섹션(16)으로부터 전력을 제공할 수 있다. 예시되는 실시예에서, 파워 장치(2)는 제어 요소(20)에 전기적으로 연결되는 제 2 파워 회로(24)를 포함하고, 제 2 파워 커넥터 또는 포트(26)를 통해 출력 전력을 제공한다. 일 실시예에서, 제 2 파워 회로(24)는 제 1 파워 회로(10)와 유사 또는 동일하다.
제 1 파워 회로(10)의 제 1 실시예가 도 2에 도시된다. 제 1 파워 회로(10)는 입력 또는 정류 회로(28)를 포함한다. 입력 회로(28)는 전력원(18)에 전기적으로 연결된다. 입력 회로(28)는 입력 전력을, 입력 전력에 의존하는 전압의 DC 전압으로 변환한다. 예를 들어, 일 실시예에서, 입력 전력은 60Hz에서 120볼트이며, 입력 회로(28)는 입력 전력을 대략 180볼트(DC)로 변환한다.
예시되는 실시예에서, 입력 회로(28)는 전력원(18)의 하이 사이드 및 로우 사이드에 연결되는 제 1 및 제 2 입력 단자를 가진 제 1 전파(full-wave) 브리지 정류기(30)를 포함한다. 제 1 전파 브리지 정류기(30)의 출력 단자는 인덕터(32)를 포함하는 회로에 연결된다. 인덕터(32)의 단부는 제 1 및 제 2 커패시터(각각 36, 38)를 통해 접지부에 전기적으로 연결된다. 전파 브리지 정류기(30)의 전파 정류 출력은 이 회로에 의해, 가령, 180볼트의, DC 전압 신호로 변환된다.
스위칭 장치(12)는 제어 요소(20)로부터 제어 신호를 수신하고, 입력 회로(28)의 DC 전압 출력을 교류 전류 파워 신호로 변환한다. 교류 전류 파워 신호의 주파수는 제어 신호에 응답한다.
일 실시예에서, 스위칭 장치는 제 1 쌍의 트랜지스터(40A) 및 제 2 쌍의 트랜지스터(40B)를 포함하며, 두 쌍(40A, 40B)은 토템 폴(totem pole) 배열로 배열된다.
예시되는 실시예에서, 제 1 쌍의 트랜지스터(40A)는 제 1 P-채널 MOSFET 트랜지스터(42)와, 제 1 N-채널 MOSFET 트랜지스터(44)를 포함한다. 제 2 쌍의 트랜지스터(40B)는 제 2 P-채널 MOSFET 트랜지스터(46) 및 제 2 N-채널 MOSFET 트랜지스터(48)를 포함한다.
각 쌍의 트랜지스터(40A, 40B)는 제 1 및 제 2 드라이버 회로(50A, 50B)에 의해 구동된다. 드라이버 회로(50A, 50B)는 제어 요소(20)에 전기적으로 연결된다. 드라이버 회로(50A, 50B)는 제어 신호를 수신하고, 각자 쌍의 트랜지스터(40A, 40B)에 드라이버 신호를 전달한다.
제 1 쌍의 트랜지스터(40A)는 스위칭 회로(12)의 출력의 하이사이드(52)를 구동하고, 제 2 쌍의 트랜지스터(40B)는 스위칭 회로(12)의 출력의 로우사이드(54)를 구동시킨다. 제 1 및 제 2 쌍의 트랜지스터(40A, 40B)의 출력은 서로에 대해 180도 위상차를 갖는다. 다시 말해서, 스위칭 회로의 출력의 하이사이드(52)가 하이 상태일 때, 스위칭 회로의 출력의 로우사이드(54)는 로우 상태다. 그리고 스위칭 회로의 출력의 하이사이드(52)가 로우 상태일 때, 스위칭 회로(12)의 출력의 로우사이드(54)가 하이 상태다.
예시되는 실시예에서, 제 1 드라이버 회로(50A)는 제어 요소(20)에 연결되는 제 3 N-채널 MOSFET 트랜지스터(56)와, 제 3 N-채널 MOSFET 트랜지스터(56)에 연결되는 제 3 P-채널 MOSFET 트랜지스터(58)와, 제 3 P-채널 MOSFET 트랜지스터(58)와 접지부 사이에 연결되는 저항기(60)를 포함한다. 제 1 드라이버 회로(50A)는 제어 요소(20)와 제 1 P-채널 MOSFET 트랜지스터(42) 사이에 연결되는 제 4 N-채널 MOSFET 트랜지스터(62)를 또한 포함한다.
예시되는 실시예에서, 제 2 드라이버 회로(50B)는 제어 요소(20)에 연결되는 제 5 N-채널 MOSFET 트랜지스터(64)와, 제 5 N-채널 MOSFET 트랜지스터(64)에 연결되는 제 4 P-채널 MOSFET 트랜지스터(66)와, 제 4 P-채널 MOSFET 트랜지스터(66)와 양의 레일 전압(가령, +15볼트) 사이에 연결되는 저항기(68)를 포함한다. 제 2 드라이버 회로(50B)는 제어 요소(20)와 제 2 P-채널 MOSFET 트랜지스터(46) 사이에 연결되는 제 6 N-채널 MOSFET 트랜지스터(68)를 또한 포함한다.
예시되는 실시예에서, 각 쌍의 트랜지스터(40A, 40B)는 토템 폴 구조의 N-채널 MOSFET(44, 48) 위에 하이사이드 구조의 P-채널 MOSFET(42, 46)으로 구성된다. 본 실시예에서, 드라이버 회로(50A, 50B)의 방형파 출력은 동 위상이지만, DC 레벨에 대해 오프셋된다.
대안의 실시예에서, 제 1 및 제 2 드라이버 회로(50A, 50B)(및 아이솔레이터(isolators)(88, 90))는 집적 회로(IC) 드라이버에 의해 대체될 수 있다. 추가적으로, 각 쌍의 트랜지스터(40A, 40B)는 토템 폴 구조의 한 쌍의 N-채널 트랜지스터에 의해 대체될 수 있다. 본 배열에서, IC 드라이버의 방형파 출력은 180도 위상차를 나타낸다.
주파수 의존 반응 장치(14)는 예시되는 실시예에서 (70A, 70B)와 같은 적어도 한 쌍의 반응 요소를 포함한다. 하이사이드(52) 및 로우사이드(54)가 모두 구동되기 때문에, 주파수 의존 반응 장치(14)는 제 1 및 제 2 반응 요소(70A, 70B)를 포함한다. 예시되는 실시예에서, 제 1 및 제 2 반응 요소(70A, 70B)는 커패시터(72A, 72B)다. 커패시터(72A, 72B)는 나노-커패시터일 수 있으며, 강유전 및 코어-쉘 물질에 기초할 수 있고, 나노와이어, 나노필러, 나노튜브, 나노다공질 물질에 기초한 물질일 수 있다.
실제로, 제어 요소(20)로부터 제어 신호의 주파수는 교류 전류 전력 신호의 주파수를 제어한다. 예를 들어, 일반적으로 스위칭 회로(14)는 입력 회로(28)의 출력 전압에 기초한 피크 전압을 가진, 그리고 제어 신호에 기초한 주파수를 가진, 교류 전류를 생성한다. 커패시터(72A, 72B)의 값이 교류 전류 파워 신호의 주파수에 기초하여 선택되기 때문에, 전력원(18)으로부터 이용되는 전력량과, 따라서, 파워 회로(10, 24)의 효율이 제어될 수 있다.
일 실시예에서, 출력 전력 신호는 가령, 5볼트와 같이, 목표 전압에서의 DC 전압이다. 도 2에 도시되는 바와 같이, 주파수 의존 반응 장치(14)는 커패시터(72A, 72B)로부터 교류 전류 신호를 DC 전압으로 변환하기 위해 제 2 전파(full-wave) 정류기(74)를 또한 포함할 수 있다.
파워 회로(10)의 출력 서브섹션(16)은 필터를 포함하고, 스위칭 회로(14)의 출력에 영향을 미친다. 출력 섹션(16)은 인덕터(76) 및 커패시터(80)를 포함한다.
출력 섹션(16)은 저항기(82, 84)로 구성되는, 전압 디바이더를 또한 포함한다. 전압 디바이더의 출력은 제어 요소(20)에 공급된다(아래 참조).
예시되는 실시예에서, 제어 요소(20)는 마이크로프로세서(86)와, 로우사이드 아이솔레이터(88) 및 하이사이드 아이솔레이터(90)를 포함한다.
2개의 하이사이드 아이솔레이터 출력은 서로 180도 위상차를 나타낸다. 2개의 로우사이드 아이솔레이터 출력 역시 서로 180도 위상차를 나타낸다. 아이솔레이터(88, 90)는 장치가 전력원(18)으로부터 충전되고 있는 것을 분리시킨다. 이러한 분리의 용도는 사용자에 대한 쇼크 위험을 제거하는 것이다.
전압 디바이더 회로(82, 84)를 이용하여, 제어 요소(20), 즉, 마이크로프로세서(86)는 (가령, 회로 구성요소들의 제조 공차에 따라 변할 수 있는) 전달되는 실제 전압을 감지할 수 있다. 전압 디바이더 회로(82, 84)의 전압 출력은 마이크로프로세서(86)의 A/D 입력에 입력된다. 제어 요소(20)는 감지 저항기(78)를 통해 전달되는 전류를 또한 감지할 수 있다. 감지 전압 및 전달 전류에 기초하여, 제어 요소(20)는 파워 회로(10)의 출력을 정밀 조정 및 더 정확하게 제어하도록 제어 신호의 주파수를 변형시킬 수 있다.
본 발명의 일 형태에서, 마이크로프로세서(86) 또는 제어 요소(20)는 (전압 디바이더 회로(82, 84)를 통해) 출력 전력 신호를 모니터링하고, 스위칭 장치(12) 및 주파수 의존 반응 장치(14)로의 제어 신호를 조정하여, 전력 출력을 규격 내로 유지시킨다. 제어 요소(20)는 마이크로프로세서(86) 및 관련 제어 프로그램을 포함한다. 전압 디바이더 회로(82, 84)의 출력은 출력 신호의 주파수를 연산/수정하는데 사용된다 - 즉, 더 많은 전압이 요구될 경우 주파수가 증가하고 더 적은 전압이 요구될 경우 주파수가 낮아진다.
제어 프로그램은 서로 다른 출력 부하 조건, 구성요소 허용공차, 서로 다른 작동점에서 구성요소 파라미터 변화, 그리고 온도로 인한 구성요소 변화를 보상할 수 있다. 제어 프로그램은 또한, 안전하지 않거나 작동 범위를 벗어난 경우를 감지할 때 스위칭 장치를 턴-오프시켜서 출력으로부터 전력을 제거시키기 위해 여러 개의 작동 파라미터를 모니터링한다.
일반적으로, 제어 루프는 출력 전력 신호를 모니터링하고 스위칭 장치의 주파수를 조정하여 작동 임계치 내에서 출력 전력 신호를 머무르게 한다. 제어 루프는 제어 결정을 위한 주파수 의존 반응 요소(14)의 공칭 특성을 이용한다. 예를 들어, 출력 전력 신호가 작동 임계치 아래일 경우, 주파수는 더 많은 전력을 출력으로 안내하도록 변화한다. 제어 루프는 탑재 부하에 과전력 공급을 방지하기 위한 슬로 스타트업 시퀀스, 고장 감지 및 처리와 같은, 다른 작업을 수행한다:
본 발명의 일 형태에서, 커패시터(72A, 72B)의 임피던스는 아아래와 같이 규정된 이상적 커패시터로 나타낼 수 있다:
Figure pct00001
이 경우 f는 제어 신호의 주파수(Hz)를 나타내고, C는 커패시터의 값(패러데이)이다. 임피던스의 값이 사용되는 주파수에 반비례하기 때문에, 가장 바람직한 신호 주파수에서 최저 요구 임피던스를 생성하는 커패시터 값이 선택된다. 본 발명에서, 최저 가능 임피던스는 최저 가능 입력 전압(Vi), 최고 전류 부하(Imax), 및 최대 수용가능 스위칭 주파수(fmax)를 갖는 것이 요망된다.
커패시터(72A, 72B)의 용도는 감쇠 전압원을 보조측에 공급하는 것으로서, 이를 이용하여 보조측은 요망 출력으로 더 통제될 것이다. 커패시터에 공급되는 신호 Vi 빼기 보조측 상의 요망 전압 Vs는 커패시터(72A, 72B)의 전압 감쇠와 동일하다. 각각의 커패시터(72A, 72B)를 통한 전류는 보조 측 상의 부하에 의해 요청되는 전류와 동일하다. 커패시터의 요망 Z는 다음의 수식을 이용하여 발견된다:
Figure pct00002
커패시터의 적절한 값은 Z 및 Fmax를 이용하여 이상적인 커패시터 수식을 이용하여 연산될 수 있다.
커패시터 값은 필요한 총 감쇠 커패시턴스를 부여한다. 완전한 분리가 요구될 경우, 2개의 커패시터를 이용하여 AC 신호의 양 측을 분리시킨다. 이러한 2개의 커패시터는 직렬 연결될 것이고, 직렬의 커패시터들은 이러한 관계서 더하여진다:
Figure pct00003
회로의 균형 유지를 위해, 2개의 구성요소 커패시터 Cc가 동일한 값을 가진다. 따라서:
Figure pct00004
Figure pct00005
Cc의 값은 회로에 배치되는 실제 구성요소의 값이다.
도 3-16을 참조하여, 본 발명의 일 실시예에서, 파워 장치(2)가 하우징(100) 내에 수용된다. 예시되는 실시예에서, 하우징(100)은 파워 장치(2)가 위치하는 공동을 형성하는 한 쌍의 하프 쉘(제 1 및 제 2 하프-쉘(100A, 100B))로 구성된다. 한 쌍의 하프 쉘(100A, 100B)은 클립, 접착제 또는 파스너, 임의의 적절한 조임 수단, 등에 의해 또는 이들의 조합에 의해 함께 보지될 수 있다. 예시되는 실시예에서, 파워 장치(2)는 제 1 및 제 2 하프-쉘(100A, 100B) 상에 각각 위치하는 USB 포트로 도시되는 제 1 및 제 2 포트(22, 26)에 전력을 제공하는 2개의 파워 회로(10, 24)를 포함한다. 예시되는 실시예에서, 2개의 USB 포트가 도시되지만, 더 많거나 더 적은 개수의 포트가 제공될 수 있고, USB 표준, 또는, 노트북 및 랩탑에 사용되는 것과 같은 다른 표준 및 커넥터에 기초할 수 있다.
하우징(100)은 제 1 단부(102A) 및 제 2 단부(102B)를 가진다. 각각의 단부(102A, 102B)는 제어가능하게 전기 플러그(104A, 104B)를 형성할 수 있다. 전기 플러그(104A, 104B)는 서로 다른 국제 표준에 부합할 수 있다. 예를 들어, 도 10에서, 제 1 전기 플러그(104A)는 제 1 단부(102A) 및 제 1 쌍의 프롱(106A)에 의해 형성되는 북미 표준 플러그이고, 제 2 전기 플러그(104B)는 제 2 단부(102B) 및 제 2 쌍의 프롱(106B)에 의해 형성되는 유럽 표준 플러그다. 도 12와 관련하여, 둘 중 어느 플러그도 (대안의 단부(104B') 및 대안의 프롱(106C)에 의해 형성되는) 오스트레일리아 표준과 같은 다른 표준을 충족시키도록 구성될 수 있다.
실제로, 장치(2)는 저장 모드, 제 1 모드, 제 2 모드의 세 모드를 가진다. 저장 모드에서, (도 3-9에 도시되는 바와 같이) 두 세트의 프롱(106A, 106B, 106C)이 하우징(100) 내에 수용된다.
제 1 모드에서, 제 1 전기 플러그(104A)를 포함하는 프롱(106A)은, 제 1 단부(102A)의 제 1 세트의 개구(108A)를 통해 연장된다(도 10 참조).
제 2 모드에서, 제 2 전기 플러그(104B, 104B')를 포함하는 프롱(106B, 106C)은 제 2 단부(102B, 102B') 내 제 2 세트의 개구(108B, 108B')를 통해 연장된다(도 11 및 12 참조).
도 3-9, 13, 15와 관련하여, 파워 장치(2)는 액추에이션 장치(110)를 포함한다. 액추에이션 장치(110)는 버튼(112), 프롱 수용 장치(114), 및 더스트 커버(116)를 포함한다. 프롱 수용 장치(114)는 제 1 및 제 2 더블 엔디드 프롱 구조(118, 120)를 수용하는 제 1 및 제 2 슬롯을 포함한다. 각각의 더블 엔디드 프롱 구조(118, 120)는 도시되는 바와 같이, 각 세트의 프롱들의 쌍들 중 하나를 형성한다. 프롱 구조(118, 120)는 제 1 및 제 2 파워 회로(10, 24)에 전기적으로 연결된다.
버튼(112)은 더스트 커버(116)의 대향 측부 상에 고정 또는 형성된다. 버튼(112)은 하우징(100)에 형성된 슬롯(122)을 통해 연장되고, 상기 슬롯(122)을 따라 이동가능하다. 슬롯(122)을 따라 어느 한 방향으로 버튼(112)의 작동은 각자의 개구(108A, 108B, 108B')를 통해 프롱(106A, 106B, 106C) 쌍들 중 하나를 연장시킨다.
도 13에 도시되는 바와 같이, 더스트 커버(114)는 하우징(100)의 내측 표면 주위를 감싼다. 더스트 커버(114)의 저부(124)는 개구를 덮거나 차단하여, 먼지 및 기타 오염물이 하우징(100) 내로 유입되는 것을 방지하거나 최소화시킨다. 버튼(112)이 슬롯(122)의 일 단부를 향해 조작됨에 따라, 각자의 프롱(106A, 106B, 106C)이 개구(108A, 108B, 108C)를 향해 이동하고 이를 통해 연장된다. 이와 동시에, 더스트 커버(110)가 또한 이동한다. 더스트 커버(110)의 각자의 상측부(126)가 각자의 개구(108A, 108B, 108C)를 통해 이동하여, 더스트 커버 내 각자 세트의 개구(128, 130)가 개구와 일반적으로 정렬되고, 따라서, 프롱(106A, 106C, 106C)을 통과시킨다.
도 14를 참조하면, 일 실시예에서, 파워 회로(10, 24)는 3개의 분리된 LED 회로(132A, 132B, 132C)를 포함한다(각각은 도시되는 바와 같이 LED와 직렬로 저항기를 포함한다). 제 1 및 제 2 LED 회로(132A, 132B)를 이용하여 각각 제 1 및 제 2 USB 포트(22, 26)를 조명할 수 있다. 제 3 LED 회로(132C)는 하우징(100)의 각각의 측부 상에 위치하는 로고(134) 뒤에 위치한다.
일 실시예에서, 제 3 LCD 회로(132C)를 이용한 로고(134)의 발광은, 전력을 공급받고 있거나 포트 중 하나를 통해 충전되고 있거나 전력을 공급받고 있는 장치에 전력을 공급하는데 사용된다. 포트의 발광은, 부착 장치(도시되지 않음)가 충전되고 있음을 확인하는데 사용될 수 있다. 전류에 관련된 충전 상태를 전송하기 위해 펄싱 기법이 구현될 수 있다. 예를 들어, (각의 USB 포트에 대하여) LED는 충전 중인 장치가 저충전 상태일 때 급속하게 펄스가 공급될 수 있고, 장치가 완전 충전 상태에 접근함에 따라 펄스 속도가 감소한다.
도 17 및 18을 참조하면, 하우징의 대안의 실시예(100')가 도시된다. 대안의 하우징(100')은 (대향 측부 상에 위치하는) 제 1 및 제 2 USB 포트(22, 26) 및 로고(134)를 포함한다. 분리된 쌍의 프롱(106A, 106B)이 하우징(100')에 회전가능하게 연결되고, 파워 장치(2)에 전기적으로 연결된다.
대안의 기법은 여기서 설명되는 PSSoC 또는 PSSiP와 같은 집적 반도체(파워 IC) 내로 커패시터 기반 전력 공급원을 "축소"시키는 것이다. 대안의 전압 에너지 웰 서브디비전 래더(Altenative Voltage Energy well Subdivision Ladder)(140)("피시 래더") 프로세스로 불리는 일 방법은 회로 상에 존재하는 반도체 칩 내로 통합될 수 있다. (도 20 참조). PSSoC는 마이크로컨트롤러를 소유하고, 커패시터 및 MOSFET은 모놀리식 파워 IC 칩 내에 내부적으로 존재할 수 있으며, 또는 패키지의 외부에 존재할 수 있다. (도 21 참조). 대안으로서, 마이크로프로세서가 동일 패키지 내의 파워 IC와 연계하여 사용될 수 있다(PSSiP).
추가적으로, 커패시터 중 하나 이상의 외장형일 수 있다. (도 22).
대안으로서, 커패시터 중 하나 이상의 외장형일 수 있다. (도 23).
대안으로서, 커패시터 중 하나 이상과 MOSFET 중 하나 이상의 외장형일 수 있다. (도 23).
이러한 에너지 웰 피시 래더 기법에서, VAC는 첫번째로 정류되고 필터링된다. (도 20). 그 후 전류는 VDC로 반도체 칩에 유입되고, 동일한 또는 동일하지 않은 에너지 웰 셀(142)의, "래더" 서브디비전 트리의 이용을 통해, 분리된 에너지 셀(142)(즉, 커패시터 및/또는 배터리 또는 다른 에너지 저장 장치)로 세부분할되며, 이는 매우 작은 값부터 큰 값까지(즉, 0.10V, 1V, 5V, 등)임의의 전압 분할에서 서로 다른 전압 범위로 설정된다. 높은 전압 웰은 칩의 유입 사이드 상에 위치하고, 그 후 칩의 출력 측에서 낮은 전압 웰로 단계적으로 낮아진다. 이는 레일로부터 높은 전압이 반도체 칩의 유입부에 들어가게 하고, 칩으로부터 낮은 전압 출력이 도시되는 바와 같이 커패시터 에너지 웰 래더(140)에 들어가게 한다(도 24). 칩 내부적으로 복수의 에너지 웰 래더(140)가 존재할 것이고, 이는 래더의 일부분으로부터의 인출이 낮은 에너지 웰 셀(142)에 영향을 미치고, 따라서, 복수 에너지 웰 래더가 사용되지 않을 경우 기생 문제를 야기할 것이기 때문이다. 이러한 에너지 웰 피시 래더 트리는 제너 다이오드의 스택(도 24), 순방향 바이어스 다이오드의 스택(도 25), 또는, 저항기 커패시터들의 스택(도 26)으로 구성될 수 있다. 저항기는 잠재적 전력 손실 때문에 효율적이지 않을 수 있다. 그러나, 제너 또는 다이오드의 경우에, 고정된 그리고 반복가능한 전압 강하의 장점을 가진다. 이는 110VAC 이용의 경우에 180VDC의 완전한 강하를 위해 충분한 다이오드 및 커패시터/배터리의 이용을 통해 전압 강하를 동등하게 분배할 수 있게 한다.
에너지 웰은 110VAC/24-VAC로부터 완전 변환을 제공할 수 있고, 또는, "제 2 스테이지" 변환으로 증강될 수 있다 - 즉, 25V에서 에너지 웰 변환을 종료하고, 추가적인 축소를 행하여, 매우 효율적인 벅 컨버터(Buck Converter)를 이용하여 요망 전압/전류로 필요한 만큼 낮아지게 한다.
이러한 칩 방법은 블록도에 도시되는 바와 같이 멀티-스테이지를 이용하며(도 27), 이는 (i) 입력 파워 관리 서브시스템(유입 파워의 셧다운 또한 제어), (ii) 복수 에너지 웰 충전 서브시스템(유출 기법시 에너지가 보유됨), (iii) 래더 풀 서브시스템(릴리스될 때까지 가변 전압의 파워가 "트리" 상에 보유됨), (iv) 피드백 루프(각각의 래더에 대해 유입 전류가 오픈, 그렇지 않을 경우 닫힘)에 해당한다.
이러한 분할이 실현되면, 추가 변환이 실현될 수 있기 전에, 각각의 노드에서 에너지가 적어도 부분적으로 에너지 웰에 저장되어야 한다.
도 28에 도시되는 바와 같이, 서브시스템은 에너지 수집 서브시스템과 함께 작동하며, 래더 웰은 수집 FET를 통해 레일 전기를 수집한다. 그 후, "원 앤드 오니 원"(one and only one) 컬렉터 메커니즘이 작동하여(도 28), 특정 출력을 위해 필요한 정밀 에너지 웰 또는 에너지 웰들의 조합으로부터 에너지를 수집한다. 그 후, 에너지가 FET 게이트웨이를 통해 커패시터 기반 분리 서브시스템(Isolation Subsystem)에 전달된다(도 28).
추가적으로, 에너지 웰 레더 트리로부터 에너지 웰에 연결하기 위해 "어드레싱 기법"이 존재하여야 하며, 웰로부터 출력까지 에너지를 연결하기 위해 일부 종류의 어드레싱 기법에 요구된다. 이는 전압 변환 방법에 직접적으로 연결된다. 따라서, 다양한 변환 기법 및 어드레싱 기법이 아래에서 설명된다.
추가적으로, 도 29 및 31a에 도시되는 출력 분리 서브시스템(Output Isolation Subsystem)이 존재해야한다. 도 29의 회로가 다음과 같이 설명되며, 첫번째로, 에너지 전달 및 전력 분리를 위해 임베디드 커패시터가 사용된다. 그 후 도시되는 바와 같은 콰드 FET는, 컬렉터 출력으로부터 칩 출력으로 커패시터를 스위칭시킨다. 커패시터는 가장 효율적이 에너지 전달을 위해, 위에서 제시한 바와 같이 최적화되어, 칩 출력 분리 기법 전류 기능이 커패시터 스위칭 속도의 함수가 된다.
전체 시스템은 그 후, 동시에 나란히, 그러나 에너지 웰 서브시스템으로부터 별개로, 작동하는 "페일 세이프"(Fail-Safe) 반도체 서브시스템에 책임이 있다. 이러한 페일-세이프 서브시스템은 과열 문제, 분리 문제, 또는 다른 내부적인 무결성 문제의 경우에 별도 클럭 상의 입력 전력을 차단시키기 위해 "오버라이드" 메커니즘으로 초고속 클럭 속도로 작동한다. 전류 제한은 "저항기"가 아니라, 에너지 웰 래더(140)에 대한 유입의 진실한 셧오프/셧다운이다. 이는 완전한 또는 과열 또는 다른 문제시 래더가 파괴되는 것을 보호한다. 페일 세이프 서브시스템은 에너지 웰 셀(142)을 또한 충전시키고, 에너지는 래더 내에 "트래핑"되며, 메커니즘을 입력원으로부터 셧오프시켜서, 내부적 "부트 스트랩" 제의를 생성한다.
본 발명에서, 파워 IC로부터 에너지 출력을 생성하는 여러가지 방법들이 포함된다. 첫번째는 "벌크 변환 기법"(도 30)이다. (다음 수치의 도면부호는 도 30으로부터의 것들이다). 벌크 변환 기법은 입력 트리(D1-DN)로부터 파워를 추출하기 위해 직렬로, 그리고 에너지를 출력에 전송하기 위해 병렬로, 커패시터들의 어레이(C1-CN)를 교대로 연결하도록 FET(Q1-QN)를 이용하는 개념이다.
제 1 에너지 웰 셀(142)을 검사함으로써, 모든 나머지들이 외삽될 수 있다. 입력 상태에서 Q1 및 Q2가 턴-온되고, Q3 및 Q4는 턴-오프된다. 이는 다이오드(D1) 양단에 커패시터 C1를 연결시킨다. 따라서, 입력 트리에 의해 다이오드 간에 강하되는 어떤 전압도 이를 충전시키는 커패시터 C1에 인가된다. 트랜지션을 출력 상태로 만들기 위해, 제 1 FET Q1 및 Q2가 턴-오프된다. 이는 입력 트리 상의 위치로부터 커패시터 C1를 분리시킨다. 그 후, 부동 시간(dead time)으로 알려진 적절한 간격 후, FET Q3 및 Q4가 턴-온되어 충전된 커패시터 C1를 출력부에 부착시킨다. 부동 시간은 아무 상황없을 때 입력이 출력에 연결됨을 보장하는데 요구된다. 따라서, 분리가 견고하게 유지된다. 이러한 연결에 의해, 커패시터 C1은 에너지 부하를 출력 회로로 방전시킨다(나중에 상세히 설명됨). 커패시터 C1의 방전에 걸리는 시간으로 규정되는 적절한 시간 주기 후, FET Q3 및 Q4가 턴-오프되어, C1을 출력 회로로부터 차단시킨다. 다른 부동 시간 주기가 동일 이유의 분리 보장을 위해 관찰된다. 이 프로세스는 그 후 반복된다. 모든 로우 사이드 출력 FET(Q4, Q8, QN, QN-4, 등)은 함께 연결되어 통합 출력 마이너스 신호를 생성한다. 모든 하이 사이드 출력 FET(Q3, Q7, Q-1, QN-5, 등) 역시 함께 연결되어 통합 출력 플러스 신호를 생성한다. 출력 상태에 있을 때, 모든 커패시터 (C1-CN)들은 함께 병렬로 연결된다. 모든 나머지 셀들은 방금 설명한 것과 동일하다. 예를 들어, 180 VDC가 입력 트레이스 간에 걸리고 다이오드가 6볼트 제너일 경우, 30개의 셀(6X30 =180)이 180 VDC를 강하시키는데 요구될 것이다.
모든 입력 FET(Q1, Q2, Q5, Q6, QN-2, QN-3, 등)는 함께 연결되는 각자의 게이트를 가진다. 모든 출력 FET(Q3, Q4, Q7, Q8, QN, QN-1, 등) 역시 함께 연결되는 각자의 게이트를 가진다. 이는 단일 입력 제어 및 단일 출력 제어가 존재할 수 있게 한다. 위 예의 경우에 회로가 입력 상태에 있을 때, 30개의 모든 커패시터들이 한번에 충전될 것이다. 각각의 커패시터는 모든 다이오드(D1-DN)들이 동일한 6볼트 강하를 생성하기 때문에 동일한 6볼트 레벨로 충전된다. 회로가 출력 상태에 있을 때, 모든 커패시터(C1-CN)들은 병렬로 연결되고, 따라서, 그 에너지들을 함께 관리한다. 위 예에서, 이는 각자의 입력으로부터 각각의 커패시터에 의해 수신되는 전류 곱하기 30의 전류 정전용량을 갖는 6볼트 출력을 제공할 것이다.
이 프로세스는 변압기가 작동하는 방식과 유사하며, 주권선에 공급되는 비교적 저전류에서 고전압을 교환할 수 있고, 출력에서 비교적 고전류로 저전압을 전달할 수 있다. 부하에 전달되는 전력의 양(볼트 곱하기 암페아)은 주권선에 전달되는 것과 동일한 양 빼기 열로 소산되는 관련 손실이다. 동일한 물리적 원리가 위에 설명한 회로에 적용된다. 주된 차이는 전체 회로가 일 집적 회로 다이 상에서 생존할 수 있고, 따라서, 유사한 전력 기능을 가진 변압기에 비해 훨씬 작다는 점이다. 다른 주목할만한 차이점은 저손실 FET의 이용을 통해 에너지 효율이 실질적으로 개선된다는 것이다.
발명의 다른 형태에서, 이러한 발명에서 "스테어 스텝 변환 기법(SSCS)"이라 불리는 기법이 존재한다. 이 기법은 벌크 변환 방법의 일 변형예다. 일부 경우에, 동시에 모든 커패시터의 벌크 스위칭에 의해 생성되는 노이즈는 수용불가능하다. 이러한 경우에 대안은 한번에 하나의 에너지 웰 셀(142)(커패시터)의 에너지를 전달하는 것이다. 이는 아래 설명되는 다이얼-에이-볼트(Dial-A-Volt) 기법의 디코딩 방법을 이용함으로써 실현된다. 절충안은 벌크 전달법이 더 빠르지만 (전류 서지에 의해 야기되는) 노이즈가 더 높다는 것이다. SSCS 방법은 느린 사이클 시간을 갖지만, 각각의 개별 커패시터가 서로 다른 시점에 출력에 에너지를 전달하고 있기 때문에 더 적은 노이즈를 발생시키며, 따라서, 개별 전류 서지가 더 낮다.
발명의 다른 형태에서, 에너지 웰 래더 서브시스템(140)은 도 24, 25, 26에 포함된 "진리표"와 같은 방법을 이용한다.
발명의 다른 형태에서, 에너지 웰 래더 서브시스템(140)에 의해 가능해지는 "다이얼-에이-볼티지" 개념이 존재한다. 이러한 개념(도 24, 25, 26)은 FET(Q1-QN)를 이용하여 단일 에너지 웰 셀(142)을 선택하여 에너지를 출력 처리 회로로 전달한다. 이러한 FET들은 특정 어드레스로부터 단일 위치를 형성하는 표준 메모리 매트릭스에 의해 제어된다. 하나의 선택은 하나 이상의 출력 상에 요망 전압을 "다이얼링"하기 위해 PSSoC/PSSiP 내의 정보에 의해 통제될 수 있는 전압을 제공한다.
(도 24)에서, 단일 8 다이오드 서브섹션이 도시된다. 각각의 FET(Q1-Q8)가 FET 디코더 드라이버의 출력에 의해 제어된다. 관련 진리표는 어느 FET가 입력에 인가되는 3 라인 이진 코드에 의해 가동되는 지를 설명한다. FET의 출력은 임의의 선택된 웰 전압을 출력에 연결시킬 수 있도록 모두 함께 버스화된다. 하나의 서브섹션을 다른 서브섹션 위에 적층함으로써, 그리고 액티브 뱅크를 가동시키도록 추가 로직을 추가함으로써, 더 큰 트리가 구성된다.
발명의 다른 형태에서, "스위치트 커패시터 출력 아이솔레이터"(Switched Capacitor Ouput Isolator)가 존재한다(도 31a).
이러한 서브시스템은 우선, 선택된 FET 출력(Q1) 및 입력 파워 마이너스(Q3)에 커패시터(C1)를 연결한다. 이는 C1을 선택된 전압으로 충전시킨다. 출력 상태로 전환하기 위해, 제 1 FET(Q1, Q3)가 턴-오프된다. 이는 커패시터 C1을 입력 에너지 웰 래더 트리 상의 위치로부터 분리시킨다. 그 후, 부동 시간으로 알려진 적절한 간격 후, FET(Q2, Q4)가 턴-온되어, 충전 커패시터 C1을 출력에 부여한다. 부동 시간은 어떤 상황 하에서도 입력이 출력에 연결되지 않음을 보장하기 위해 요구된다 - 따라서, 분리가 견고하게 유지된다. 이러한 연결에 의해 커패시터 C1가 에너지 부하를 출력 회로로 방전시킬 수 있다. 커패시터 C1을 방전시키는데 요구되는 시간으로 규정되는 적절한 시간 주기 후, FET(Q2, Q4)가 턴-오프되어, C1을 출력 회로로부터 분리시킨다. 분리 보장을 위해 동일 이유로 다른 부동 시간이 관찰된다. 그 후 이 프로세스는 요망 전류 출력을 위해 반복된다.
도 31b는 시프트 레지스터를 포함하는 에너지 웰 피시 래더(140)의 개략도다. 도 31c는 에너지 웰 래더(140)와 함께 사용될 수 있는 시프트 레지스터의 기능도다. 도 31d는 도 31c에 도시되는 시프트 레지스터의 타이밍도다. 일 실시예에서, 하이 레벨 입력 DC 전압을 로우 레벨 DC 전압으로 변환하는 방법은, 요망 전압 관리를 위해 협업 노력으로, 가령, 에너지 웰 피시 래더(140)와 같은, 크기 조정가능한 에너지 저장 폰드(pond)와 함께, 가령, 에너지 웰 셀(142)과 같은, 단일 스위치트 커패시터를 이용하는 과정을 포함한다. 단일 스위치트 커패시터는 폰드에 소량의 고압수를 뿜어내는 소방 호스와 유사하다. 고압수 스트림은 수위를 별달리 증가시키지 않으면서 물을 흡수하는 더 큰 폰드에 의해 소실되는 압력을 가진다. 마찬가지로, 단일 스위치트 커패시터는, 입력에 의해 고압으로 충전되지만, 제한된 양의 전체 에너지를 지닌다. 이는 방전되어 들어가는 에너지 폰드에 의해 신속하게 삼켜지며, 폰드의 전압 레벨에 주목할만한 정도로 영향을 미치지 않는다.
물 폰드의 크기는 물줄기를 쏟아내는 소방 호스가 수위를 상승시킬 수 있는 속도에 영향을 미친다. 작은 폰드는 큰 폰드보다 훨신 빨리 수위증가함을 알 수 있다. 마찬가지 방식으로, 소 에너지 폰드는 주어진 임의의 속도로 단일 스위치트 커패시터에 의해 충전될 때 더 높은 전압 레벨을 유지할 것이다.
따라서, 조정가능 크기의 에너지 폰드로 구성되는 시스템은 새 에너지를 전달하는 스위치트 커패시터의 클럭 속도에 관련된 전류 전달과, 크기에 반비례하는 출력 전압을 운반할 수 있다.
도 31a를 참조하면, 1X로 지정된 임의의 값을 가진 스위치트 커패시터 C1는 각자 Q1에 의해 입력 하이에 그리고 Q3에 의해 입력 로우에 제공(부착)될 수 있다. 양쪽의 게이트들이 (A)에서 모두 함께 묶여서 이 지점을 하이로 상승시킴으로써 이러한 부착을 가능하게 한다. 마찬가지로, 에너지 폰드의 하이 입력에 연결하기 위해 Q2가 사용되고, 에너지 폰드의 로우 입력에 연결하기 위해 Q4가 사용된다. 양쪽의 게이트 모두 (B)에 연결되며, 이는 이 지점이 하이로 상승할 경우 C1이 출력에 부착될 것임을 의미한다.
입력과 출력간 분리는 Q2, Q4가 "온" 상태일 때 Q1, Q3가 "온"이 될 수 없게 함으로써, 그리고, 그 역도 성립하게 함으로써, 유지된다. 이는 "브레이크 비포 메이크"(break before make) 스위칭으로 알려진 것을 행함으로써 실현된다. 이는 한 쌍의 FET가 턴-온되기 전에 다른 한 쌍의 FET가 스위칭-오프되는 시간 사이에 적절한 부동 시간이 구축됨을 보장함으로써 실현된다.
도 31b에 도시되는 바와 같이, 크기조정가능한 에너지 폰드는 이진 방식으로 C1-C8과 짝을 이룬 FET(Q1-Q8)를 포함한다. C1은 1X의 값을 갖고, C2는 2X의 값을 가지며, C3는 4X의 값을 갖고, C4는 8X의 값을 가지며, C5는 16X의 값을 갖고, C6는 32X의 값을 가지며, C7은 64X의 값을 갖고, C8은 128X의 값을 가진다. 이는 폰드의 에너지 크기가 1X 증분치로 1X부터 256X까지의 커패시턴스 값만큼 변화될 수 있음을 의미한다.
조정가능한 기능은 작동 설명을 위해 진리표 및 함수의 블록도를 예시하는 도 31c 및 31d에 도시되는 시프트 레지스터의 이용을 통해 제공된다. 단일 바이트(8비트)를 이용하여, 에너지 폰드의 커패시턴스 상태를 나타낼 수 있다. 이러한 바이트를 시프트 레지스터로 로딩하는 것은, 첫번째로, 하이 비트를, 한번에 한비트씩 SER에 제시함으로써 실현되며, 이는 (도 31d에 도시되는) SRCLK를 이용하여 비트 단위로 시프트 레지스터 Q1A-Q8A 내로 클러킹된다. SRCLK의 각각의 양의 트랜지션은 SER의 상태를 다음 스테이지로 시프트시킨다(Q1A->Q2A, Q2A->Q3A, 등). 8 클럭 사이클 후, RCLK가 스트로빙되어 데이터를 저장 레지스터 어레이(Q1B-Q8B) 내로 래칭시킨다(Q1A->Q2B, Q2A->Q2B, 등).
Q1B-Q8B의 출력은 Q1-Q8의 게이트에 연결되고, 따라서, 에너지 폰드의 커패시턴스 레벨을 결정한다. 이 프로세스는 에너지 폰드의 크기가 변경을 요구할 때마다 반복된다.
이러한 기능은 "다이얼-에이-볼트" 기능을 가능하게 한다. 에너지 폰드의 크기가 감소할 때, 그 전압 레벨은 스위치트 커패시터 C1에 의한 고정 속도의 에너지 전달에 대해 증가한다. 따라서, 에너지 폰드 조정의 주기능은 요망 출력 전압을 고정시키는 것이고, 이때, 스위치트 커패시터 서브시스템의 클럭 속도는 요망 전압으로 전류 출력 레벨을 유지하는데 이용된다.
도 32a-32d는 본 발명의 일 실시예에 따른, 에너지 웰 셀의 개략도다.
높은 DC 입력 전압을 낮은 전압으로 변환하는 다른 방법은, 요망 전압 유지를 위해 협업 노력으로 조정가능한 전하 저장 커패시터와 연계하여 단일 고전압 전하 저장 커패시터를 이용하는 과정을 포함한다. 이러한 단일 고전압 커패시터는 폭넓지만 얕은 폰드 내로 소정 양의 물을 붓는 폭좁지만 깊은 들통(bucket)과 유사하다. 동일 양의 물이 두 저장소에서 유지되지만, 폭넓은 폰드가 깊은 들통보다 폭이 넓기 때문에, 폰드 내에 유지되는 위치 에너지(물기둥 높이로부터 물의 압력) 위치 에너지가 낮다. 이러한 2개의 유체 용기가 파이프를 통해 연결되면, 두 용기 사이에 높이차가 없을때까지 이들은 평형을 이루게 될 것이고, 따라서, 대부분의 유체가 큰 저장소로 전달될 것이다. 마찬가지로, 단일 고전압 커패시터가 고정 전하를 지니고 이 전하가 더 큰 커패시터로 전달될 경우, 큰 커패시터 상의 결과적인 전압은 고전압 커패시터 상의 초기 전압보다 작을 것이고, 결과적인 시스템의 전압은 휴지 상태에 놓여 이제 본질적으로 병렬 상태가 되는 두 커패시터 상에서 동일하다.
고전압 커패시터 또는 저장소 커패시터의 크기를 변화시킴으로써, 커패시턴스의 비, 따라서, 입력 전압에 대한 출력의 비를 조정할 수 있다. 아래의 수식 및 회로(도 32a에 도시됨)는 이를 보여준다. VLoad = 시스템의 최종 전압, Vsource = CH 상의 초기 전압. J1의 위치 = J2.
Figure pct00006
수식 1
따라서, 조정가능 크기의 저장소 커패시터 C2로 구성되는 시스템은 고전압 커패시터 및 총 시스템 커패시턴스 및 고전압 커패시터의 값에 비례하는 출력 전압 VLoad를 전달할 수 있다. 전류 전달은 스위치들이 작동되는 주파수에 비례할 것이다.
도 32b를 참조하면, 1X로 지정되는 임의의 값을 갖는, 스위치트 커패시터 C1이 각각 Q1에 의해 입력 하이에 그리고 Q2에 의해 입력 로우에 제공(부착)될 수 있다. 이상적인 경우 Q1 및 Q2의 게이트는 Q1이 온일 경우 Q2가 온이도록, 그리고 Q1이오프일 경우 Q2가 오프이도록 구동된다. 마찬가지로, Q3는 저장소 커패시터의 하이 입력에 연결하는데 사용되고, Q4는 저장소 커패시터의 로우 입력에 연결하는데 사용되어, 역방향 접지 경로가 존재하게 된다. Q3 및 Q4 게이트는 Q3가 온일 경우 Q4가 온이도록, 그리고 Q3가 오프일 경우 Q4가 온이도록 구동된다.
입력과 출력간 분리는 Q3, Q4가 온일 때 Q1, Q2가 온 상태가 절대 아니게 함으로써 유지되며, 그 역도 성립한다. 이는 브레이크 비포 메이크 스위칭을 보장함으로써 실현된다.
Q1/Q2와 Q3/Q4 간 적절한 부동 시간을 실현하기 위해, "온" 상태가 보장되어야 한다.
크기조정가능한 저장소 커패시터의 개략도가 도 32c에 도시된다. 이는 이진 방식으로 C2-Cn과 짝을 이루는 FET Q5-Qn으로 구성된다. C1=C2, C3=C1*21,,...., Cn=C1*2n.
커패시터 크기 제어 입력은 다수의 방법을 통해 제어될 수 있다. 이 장치가 파워 장치이기 때문에, I2C 또는 PM/SMBus와 같은 온보드 시리얼 인터페이스가 존재할 가능성이 높다. 이러한 경우에, 선택은 데이터가 I2C 마스터로부터 적절한 레지스터 내로 클러킹되자마자 트리거링될 수 있다.
결과적인 저장소 커패시터에 대한 매우 치밀한 제어(C2 < C1)가 요망되지 않는다면, 매우 큰 어레이의 커패시터들이 필요하지 않았을 것이다. 따라서, 이러한 선택 FET의 제어를 위한 다른 가능성있는 시나리오는 적절한 ADC/비교기 기반 피드백 루프 또는 수퍼바이저 마이크로컨트롤러를 IC 자체 내에 갖는 호스트 마이크로컨트롤러 또는 마이크로프로세서의 I/O를 직접 통하는 것이다. 이러한 설정으로, 어레이의 초기값이 입력 전압 및 부하 조건, 등에 따라 변경될 수 있다. 마찬가지로, 저장소 커패시터의 값이, Q1-Q4를 구동하는 스위칭 신호보다 더 빠른 클럭을 제공할 필요없이, IC의 스위칭 속도와 동일한 속도로 변경될 수 있다.
도 32d는 일련의 비교기들을 이용하여 저장소 커패시터를 선택하는 아날로그 실시예를 예시한다. 그 후 이진 인코더는 회로에 추가되도록 적절한 FET를 턴-온시킨다. n개의 커패시터에 대하여, 커패시터의 앞서 언급한 값들이 2n 시리즈임을 가정할 때, 회로의 완전한 제어를 위해 2n개의 비교기가 필요할 것이다. 마찬가지로, 모든 커패시터들이 동일한 값일 수 있다고 결정될 경우, 비교기의 수는 커패시터의 수와 같다. 이는 최고 속도 선택법을 제공하게 할 것이고, 벌크 출력 커패시터에 추가하여 히스테리시스 및 고역 통과 필터링이 수행될 필요성이 높아진다.
앞서 설명한 에너지 웰 시스템(140)은
Figure pct00007
와 동일한 매 클럭 사이클에서 부하에 소정 양의 전하를 전달하도록 또한 구성될 수 있다. 매 클럭 사이클마다 소스에 의해 전달되는 전하의 양은 Qin = CiVsource/N = CiVout, N= Vsource/Vout = 63의 비(즉, 311VDC로부터 5VDC에 도달하기 위해). 추가적으로, 매 클럭 사이클마다 출력부에서 가용한 전하의 양은, Qa = CiVsource = NCiVout -> Qout. 소스에 의해 전달되는 평균 전류는 Isource = Qin/Tck = CIVsource/NTck 다. 일례로서, Qout = QaIsourceNTck = ILTck -> Isource = IL/N-> Pin = Pout일 경우, 효율은 이상적으로 100%다.
일 실시예에서, 파워 회로(10)의 등가 출력 저항은 RL = Vout/IL = 5 V/5 A = 1 Ω 이면, Vout = RL/RL + Req 및 Vsource /N = RLCi/NCiRL + Tck = Vsource 임을 고려할 때, Req = Tck/NGI이다. 최소 수용가능 출력 전압을 고려할 때, 우리는 공식 Vout,min을 이용할 것이며, 이는 Ci = Vout , minTck/RLVsource - Vout , minNRL일 것이다. 그 후, Vout ,min = 4 V, Tck = 20㎲ -> Ci = 1.5μF을 가정할 때, N개의 외부 커패시터가 필요할 것이다. 그 후, 칩은 커패시터 연결을 위해 2N = 126개의 추가 핀을 필요로하고, 따라서, 대형 패키지(가령, BGA 패키지)를 요한다.
따라서, CMOS 기술의 전형적인 비-커패시턴스(specific capacitance)가 0.1fF/㎛2(폴리폴리커패시터)로부터 5fF/㎛2(MIM 커패시터)까지 범위에 놓이기 때문에, 세라믹 커패시터가 고려될 수 있다. 추가적으로, 실리콘 카보니트층과 같은, 바이/기판이 고려될 수 있고, 갈륨 나이트레이트 또는 실리콘 다이옥사이드 바이/기판이 또한 고려될 수 있다. 또는 대안으로서, 갈륨 나이트레이트 또는 갈륨 아시나이드가 사용될 수 있다. 또는, 311V SOI BCD와 같은 프로세스가 반도체용으로 사용될 수 있고, 이는 마이크로컨트롤러, 타이머/쿼츠, 및 고전압 스위치트 커패시터 "에너지 웰" 컨버터의 일 다이 상의 집적을 가능하게 한다. 모든 이러한 옵션들은 요구되는 낮은 Ron MOSFET을 이용할 때 필요한 커패시턴스 때문에 필요하다.
Ci가 5V를 지속시켜야 하고 고전압 프로세스가 요구됨을 고려할 때, 0.5fF㎛2 수준의 비-커패시턴스가 가정될 수 있다.
커패시터용으로 10mm2의 최대 면적을 고려할 때, CI의 최대값은 Ci = 0.5fF/㎛2 x 10mm2/63 = 80pF 다. 결과적으로, Vout,min = 4V일 때, Tck = RLCiVsource - RLNCiVout/Vout = 1.2 ns -> fck = 850MHz. 그러나, 850MHz 에서 스위칭 손실이 상당할 것이고, 따라서, 최대 효율을 위해 850MHz 아래에서의 스위칭이 요구된다. CG = 10pF임을 고려할 때, Psw = 13W이고, 이는 셀 폰 충전기의 경우 바람직한 결과다.
도 33은 본 발명의 일 실시예에 따른, 스위치트 커패시터 투-페이즈 회로(SCTP)(144)를 포함하는 파워 회로(10)의 블록도다. 도 34a 및 34b는 스위치트 커패시터 투-페이즈 회로(144)의 개략도다.
도 35는 회로(10) 마이너스 출력 섹션(16)에 상관되는 랩탑 충전에 사용될 수 있는 정류를 갖는, 페이즈 원 스위치트 커패시터 서브시스템 회로(146)를 포함하는 파워 회로(10)의 블록도다. 제 1 페이즈에서, 스위치트 커패시터 프로세스가 이용되며, 그 출력은 선택된 범위, 본 예에서, 19V와 25V 사이로 설정되고, 벅 컨버터와 같은 보조 감소 회로가 이용되어(페이즈 투), 예를 들어, 2.4A에서 5V의 최종 요망 출력을 실현하며, 이는 셀 폰 및/또는 태블릿을 충전시킬 수 있다. 랩탑의 충전/전력 공급에 사용되는 것처럼 높은 전압/전류가 요구될 경우, 출력은 제 1 페이즈만을 이용할 수 있고, 또는, 3A 내지 5A에서 19.2V의 최종 요망 출력을 실현시키는 제 2 페이즈 회로를 포함할 수 있다.
도 36-37은 스위치트 커패시터 투-페이즈 회로(144)와 함께 이용될 수 있는 스위치트 커패시터 서브시스템(146)의 개략도다. 도 38은 스위칭된 커패시터 투-페이즈 회로(144)와 함께 이용될 수 있는 에너지 웰 셀(142)의 개략도다. 예시되는 실시예에서, 도 33에 도시되는 바와 같이, 파워 회로(10)는 전력원(18)과 전압 감소 회로(11) 사이에 전기적으로 연결되는 정류기 회로(28)와, 전압 감소 회로(11)와 제 1 커넥터(22) 사이에 연결되는 출력 섹션(16)을 포함한다. 다른 실시예에서, 파워 회로(10)는 출력 섹션(16)을 포함하지 않을 수 있고, 전압 감소 회로(11)가 제 1 커넥터(22)에 직접 연결될 수 있다. 예시되는 실시예에서, 정류기 회로(28)는 (도 35 및 39에 도시되는) 필터 커패시터(150)에 연결되는 전파(full-wave) 브리지 정류기(148)를 포함한다. 정류기 회로(28)는 전력원(18)으로부터 AC 입력 전력 신호를 수신하도록, DC 입력 전력 신호를 발생시키도록, 그리고 DC 입력 전력 신호를 전압 감소 회로(11)에 안내하도록 구성된다. 일 실시예에서, 정류기 회로(28)는 제 1 입력 전압 레벨을 가진 AC 파워 입력 신호를 수신하고, 고정 DC 신호에서 AC 전력 입력 신호와 대략 동등한 제 2 입력 전압 레벨을 가진 DC 입력 전력 신호를 발생시킨다. 다른 실시예에서, 정류기 회로(28)는 AC 신호를 취하여, 제 1 입력 전압 레벨과는 다른 제 2 입력 전압 레벨을 가진 DC 입력 전력 신호를 발생시킬 수 있다. 추가 실시예에서, 파워 회로(10)는 정류기 회로(28)를 포함하지 않을 수 있고, 전압 감소 회로(11)는 직접 DC-DC 변화를 위해 전력원(18)으로부터 DC 입력 전력 신호를 수신하도록 구성된다.
예시되는 실시예에서, 전압 감소 회로(11)는 정류기 회로(28)로부터 입력 전압 레벨을 가진 DC 입력 전력 신호를 수신하도록, 그리고, 입력 전압 레벨보다 작은 출력 전압 레벨을 가진 DC 출력 전력 신호를 발생시키도록 구성된다. 도 33을 참조하면, 전압 감소 회로(11)는 스위칭 장치(12) 및 주파수 의존 반응 장치(14)를 포함한다. 주파수 의존 반응 장치(14)는 스위치트 커패시터 투-페이즈 회로(144)를 포함한다. (도 34a에 도시되는) 스위치트 커패시터 투-페이즈 회로(144)는 제 1-페이즈 전압 강하 회로(152) 및 제 2-페이즈 전압 강하 회로(154)를 포함한다. 제 1-페이즈 전압 강하 회로(152)는 입력 전압 레벨에서 DC 입력 전력 신호를 수신하도록, 그리고, 입력 전압 레벨보다 작은 제 1 출력 전압 레벨을 가진 중간 제 1 페이즈 DC 파워 신호를 발생시키도록 구성된다. 제 2 페이즈 전압 강하 회로(154)는 제 1 출력 전압 레벨에서 중간 제 1 페이즈 DC 전력 신호를 수신하도록, 그리고, 제 1 출력 전압 레벨보다 낮은 제 2 출력 전압 레벨을 가진 제 2 페이즈 DC 출력 전력 신호를 발생시키도록 구성된다.
제 1 페이즈 전압 강하 회로(152)는 스위치트 커패시터 서브시스템(146)을 포함한다. 스위치트 커패시터 서브시스템(146)은 (도 34b에 도시되는) 에너지 웰 래더(140) 내로 배열되는, 그리고 정류기 회로(28)로부터 DC 입력 전력 신호를 수신하도록 구성되는, 그리고, 중간 DC 전력 신호를 발생시키도록 구성되는, (도 38에 도시되는) 복수의 에너지 웰 셀(142)(도 38에 도시됨)을 포함한다. 스위치트 커패시터 서브시스템(146)은 하나 이상의 최종 통제 에너지 웰 셀(142)을 가진 에너지 웰 래더(140)를 형성하기 위해 함께 직렬로 연결되는 복수의 에너지 웰 셀(142)을 포함한다. 추가적으로, (도 34a에 도시되는) 스위칭 장치(12)는 에너지 웰 래더(140) 내 각각의 에너지 웰 셀(142)에 전기적으로 연결되어, 각각의 에너지 웰 셀(142) 및 에너지 웰 래더(140)를 작동시켜서, DC 입력 전력 신호를 중간 제 1 페이즈 DC 전력 신호로 변환하는 것을 돕는다. 더욱 구체적으로, 도 38에 도시되는 바와 같이, 각각의 에너지 웰 셀(142)은 각각의 커패시터(156)에 전기적으로 연결되는 복수의 FET(158) 및 하나 이상의 커패시터(156)를 포함한다. 각각의 FET(158)는 (도 33에 도시되는) 제어 요소(20)에 전기적으로 연결되고, 커패시터(156) 내외로 전력을 선택적으로 안내하도록 구성되어, 에너지 웰 래더(140) 내 후속 에너지 웰 셀(142) 내의 전압 감소를 생성한다.
일 실시예에서, 에너지 웰 래더(140)는 제 1 출력 전압 레벨을 가진 DC 중간 전력 신호를 발생시키도록 앞서 설명한 벌크 변환 기법을 이용하여 작동한다. 예를 들어, 작동 중 제어 요소(20)는 대응하는 에너지 웰 셀(142) 내의 각각의 FET(158)를 작동시켜서, 입력 트리(D1-DN, 도 30에 도시됨)로부터 전력을 추출하도록 직렬로, 그리고 그 후 전력을 제 2 페이즈 전압 강하 회로(154)로 전달하도록 병렬로, 에너지 웰 셀(142)을 교대로 연결할 수 있다. 에너지 웰 셀(142)을 교대로 연결함으로써, 제어 요소(20)는 DC 중간 전력 신호를 발생시키도록 에너지 웰 래더(140)를 작동시킨다. 예를 들어, 예시되는 실시예에서, 제 1 페이즈 전압 강하 회로(152)는 대략 311V와 동일한 입력 전압 레벨을 가진 DC 입력 전력 신호를 수신하도록 구성될 수 있다. 제어 요소(20)는 에너지 웰 래더(140) 내의 각각의 에너지 웰 셀(142)을 선택적으로 작동시켜서, DC 중간 전력 신호를 발생시키고, 대략 25V의 제 1 전압 레벨을 가진 DC 중간 전력 신호를 방전시킬 수 있다. 다른 실시예에서, 에너지 웰 래더(140)는 스테어 스텝 변환 기법, 다이얼-에이-볼트 기법, 스위치트 커패시터 출력 아이솔레이터 기법, 및/또는 제 1 페이즈 전압 강하 회로(152)를 여기서 설명되는 바와 같이 기능시킬 수 있는 임의의 적절한 작동 기법을 이용하여 작동될 수 있다.
제 2 페이즈 전압 강하 회로(154)는 출력 섹션(16)과 제 1 페이즈 전압 강하 회로(152) 사이에 연결되는 DC-DC 컨버터(160)를 포함한다. 제 2 페이즈 전압 강하 회로(154)는 제 1 페이즈 전압 강하 회로(152)로부터 중간 DC 전력 신호를 수신하도록, 중간 DC 전력 신호로부터 DC 출력 전력 신호를 발생시키도록, 그리고, DC 출력 전력 신호를 출력 섹션(16) 및/또는 제 1 커넥터(22)에 방전시키도록, 구성된다. 예시되는 실시예에서, DC-DC 컨버터(160)는 벅 컨버터이고, 그러나 대안의 실시예에서, 벅 컨버터는 SEPIC, 푸시-풀, 쿡(Cuk) 또는 기타 고효율 DC-DC 컨버터에 의해 대체될 수 있다. 벅 컨버터(160)는 최종 에너지 웰 커패시터로부터 제 1 페이즈 전압 강하 회로(152)로부터 중간 DC 전력 신호를 수신하도록 구성되고, DC 출력 전력 신호를 발생시키기 위해 지정 전압 크기만큼 중간 DC 전력 신호의 전력 전압 레벨을 감소시키도록 구성된다. 최종 에너지 웰 커패시터 회로는 출력을 "홀딩시키는" 커패시터와 연결되며, 이는 함께, 전압을 고정 상태로 유지시키는 커패시터 디바이더로 작용한다. 예를 들어, 벅 컨버터(160)는 제 1 출력 전압 레벨에서 최종 커패시터 셀로부터 중간 DC 전력 신호를 수신하고, 벅 컨버터의 추가 감소에 의해 제 2 출력 전압 레벨에서 DC 출력 전력 신호를 발생시킨다. 예를 들어, 일 실시예에서, 벅 컨버터는 대략 25V로 감소된 제 1 전압 레벨에서 중간 DC 전력 신호를 수신하도록, 그리고, 발생된 DC 출력 전력 신호를 대략 5V의 제 2 전압 레벨로 추가적으로 감소시키도록, 그래서, Dc 출력 전력 신호를 출력 섹션(16) 및/또는 제 1 커넥터(22)에 안내하도록 구성될 수 있다. 다른 실시예에서, DC-DC 컨버터(160)는 쿡 컨버터, SEPIC 컨버터, 푸시-풀 컨버터, 변형 쿡 컨버터(도 58-60에 도시됨), 변형 SEPIC 컨버터(도 64-66에 도시됨), 변형 푸시-풀 컨버터(도 61-63에 도시됨), 및/또는 여기서 설명되는 바와 같이 파워 회로(10)를 기능시킬 수 있는 임의의 적절한 DC-DC 컨버터를 포함할 수 있다.
예시되는 실시예에서, 제어 요소(20)는 입력 전압 레벨로부터 제 1 출력 전압 레벨로 DC 입력의 전력 전압 레벨을 감소시키도록 제 1 페이즈 전압 강하 회로(152)를 작동시킨다. 제 2 페이즈 전압 강하 회로(154)는 제 1 출력 전압 레벨에서 중간 DC 전력 신호를 수신하고, 제 2 출력 전압 레벨에서 DC 출력 전력 신호를 발생시키며, DC 출력 전력 신호를 출력 섹션(16)으로 안내한다.
도 39는 스위치트 커패시터 투-페이즈 회로(144)의 다른 블록도다. 도 40은 충전 페이즈에서 에너지 웰 셀(142)의 개략도다. 도 41은 방전 페이즈에서 에너지 웰 셀(142)의 개략도다.
예시되는 실시예에서, 작동 중, 스위치트 커패시터 서브시스템(146)은 각각의 에너지 웰 셀(142)이 고정 클럭 속도를 이용하게 한다. 더욱이, 소스로부터 에너지 웰 커패시터 CFB1을 충전하기 위한 충전 시간 주기와, 출력 커패시터 CHOLD로의 방전 시간 주기는 고정된다. 에너지 웰 셀(142)은 CFB1의 충전 속도를 변화시킴으로써 출력 전압을 제어한다. 이는 RMOSFET의 이용을 통해 실현된다. RMOSFET는 저항기처럼 작용하고, 그 저항은 게이트에 인가되는 바이어스 전압의 함수다. 작동 증폭기는 지정된 VREF를 셀 출력 VCPOUT에 비교하고, 이러한 바이어스로 차이 전압을 전달한다. VCPOUT에서의 전압이 셀에 대해 의도된 출력 전압 아래일 때, RMOSFET의 유효 저항이 감소하여, CFB1으로 하여금 할당된 고정 시간 내에 더 높은 충전 상태를 실현할 수 있게 한다. 역으로, RMOSFET의 유효 저항은 VCPOUT에서의 출력 전압이 감소될 필요가 있을 경우 CFB1의 충전 상태를 낮추도록 증가될 수 있다. 이는 각각의 셀이, 고정된 그리고 제어가능한 전압 강하를 유지시킬 수 있게 한다(VREF에 의해 결정됨).
복수의 에너지 웰 셀(142)들을 직렬로 적층시킴으로써, 각각의 개별 에너지 웰 셀(142)이 입력 전압의 변동 또는 부하의 전력 요건 변화에도 불구하고 제한된 임계치 내에서 유지된다.
고효율을 위해, 본 설계의 주 스위치트 커패시터 서브시스템(146)은 레일 전압(120VAC 내지 264VAC)으로부터 약 25VDC까지 전압을 감소시키며, 따라서, 종래의 벅 컨버터가 체인의 단부에 연결되어, 필요한 추가 전압 강하를 전달하여 요망 출력 전압을 실현시킨다. 이는, 요구될 경우, 시스템에 분리를 추가하기 위해 편리한 장소이기도 하다. 이는 변압기 기반 벅 컨버터(도시되지 않음)의 이용을 포함할 수 있다.
통제 루프 작동. 도 39-41에 도시되는 바와 같이, (도 40에 도시되는) 충전 페이즈 중, 플라이백 커패시터는 VCPOUT와 VREF 사이의 차동 전압의 함수인 전류로 충전된다. 전류는 MOSFET 트랜지스터를 구동시키는 OTA(Operational Transconductnace Amplfier)에 의해 제어된다. 충전 페이즈 중, CHOLD 커패시터는 벅 컨버터에 전류(IBUCK)을 공급한다.
(도 41에 도시되는) 방전 페이즈 중, 플라이백 커패시터 및 RMOSFET는 홀드 커패시터 CHOLD와 직렬로 연결된다. CFB1의 상판이 접지된다. 이는 VCPOUT 노드에서 전압을 감쇠시킨다. 서보 루프는 VCPOUT에서 전압을 감지하고 비례 전류를 인가하여, 벅 컨버터에 전류를 제공하면서도 출력 전압이 유지된다. 충전 주파수는 일정하게 유지된다. 충전 및 방전 페이즈는 FCLK로부터 도출되는 오버랩없는 페이즈다.
(과전류 인출로 인해) 출력 전압이 하강하면, OTA 출력 전압은 (충전 페이즈 중) 상승하고, 이는 RMOSFET를 감소시키고, 따라서, 전류 공급원으로부터 더 많은 전류를 인출한다. 이러한 추가적인 충전 전류(Ich)가 출력 홀드 커패시터에 공급되어, 방전 페이즈 중 전압을 요망 레벨까지 상승시킨다. 전압이 요구되는 레벨까지 올라오면, OTA 출력 전압은 내려가서 RMOSFET를 증가시킨다. 이는 공급원으로부터 인출되는 전류를 낮추고, 따라서 통제를 유지한다.
예시되는 실시예에서, 여기서 설명되는 통제 루프 작동을 이용하여, 스위치트 커패시터 서브시스템(146) 내의 하나 이상의 에너지 웰 셀(142)들을 제어할 수 있고, 이들은 스위치트 커패시터 투-페이즈 회로(144)를 최적화시키도록 각각 선택된다. 예를 들어, 일 실시예에서, 통제 루프 작동 제어를 이용하여, 에너지 웰 래더(140) 내의 마지막 2개의 에너지 웰 셀(142)의 충전 및 방전을 선택적으로 제어할 수 있다. 다른 실시예에서, 각각의 에너지 웰 셀(142)은 통제 루프 작동 제어를 이용하여 작동하여, 에너지 웰 래더(140) 내의 각각의 에너지 웰 셀(142)을 선택적으로 충전 및 방전시킬 수 있다.
도 42는 본 발명의 일 실시예에 다른, 양방향 전계 효과 트랜지스터(BiDFET)(162)를 포함하는 파워 회로(10)의 다른 블록도다. 도 43-52는 파워 회로(10)와 함께 사용될 수 있는 BiDFET 회로(164)의 개략도다. 도 53은 BiDFET 회로(164)와 함께 사용될 수 있는 BiDFET 회로(162)의 개략도다. 일 실시예에서, 파워 회로(10)는 전력원(18)과 정류기 회로(28) 사이에 연결되는 전압 감소 회로(11)를 포함할 수 있다. 전압 감소 회로(11)는 입력 전압 레벨에서 AC 입력 전력 신호를 수신하도록 구성되고, 입력 전압 레벨보다 낮은 출력 전압 레벨에서 AC 출력 전력 신호를 발생시키도록 구성된다. 정류기 회로(28)는 전압 감소 회로(11)로부터 AC 출력 전력 신호를 수신하고, 출력 전압 레벨에서 DC 출력 전력 신호를 발생시키며, 출력 섹션(16) 및/또는 제 1 커넥터(22)에 DC 출력 전력 신호를 송신한다. 예시되는 실시예에서, 스위칭 장치(12)는 주파수 의존 반응 장치(14)에 연결되는 복수의 FET(158)를 포함한다. 제어 요소(20)는 주파수 의존 반응 장치(14)에 안내되는 변형 AC 전력 신호를 발생시키도록 FET(158)를 작동시킨다. 주파수 의존 반응 장치(14)는 스위칭 장치(12)에 연결되는 변압기(166)를 포함하는데, 상기 변압기는, 스위칭 장치(12)로부터 변형 AC 전력 신호를 수신하도록, 입력 전압 레벨을 감소시키도록, 그리고 감소된 출력 전압 레벨을 가진 AC 전력 출력 신호를 발생시키도록, 구성된다.
예시되는 실시예에서, 스위칭 장치(12)는 주파수 의존 반응 장치(14)에 연결되는 하나 이상의 BiDFET(162)를 포함한다. 일 실시예에서, 파워 회로(10)는 하이-엔드 탭(168), 센터 탭(170), 및 로우-엔드 탭(172)을 포함하는 변압기(166)를 포함할 수 있다. 파워 회로(10)는 하이-엔드 탭(168), 센터 탭(170), 및 로우-엔드 탭(172) 각각에 연결되는 3개의 BiDFET(162)를 또한 포함할 수 있다. 변압기(166)는 센터 태핑되어, 별개의 구성요소로 또는 단일 IC에 통합형으로 구축되는 3개의 BiDFET(162)를 이용하여, 240/260VAC로부터의 변환이 (변압기 상에 상부 탭을 이용하여) 실현될 수 있고, 110/120VAC로부터의 변환은 변압기 상의 센터 탭을 이용함으로써 실현될 수 있다. 도 44a 및 44b에 도시되는 바와 같이, BiDFET(162) 중 하나는 "공통" BiDFET이고, 나머지 2개의 BiDFET(162)는 각각 110AC 및 240AC로부터 입력을 수신하도록 구성된다. 파워 회로(10)는 가변적인 전압 레벨에서 입력 파워를 수신하도록 BiDFET(162)를 작동시키도록 구성된다. 예를 들어, 파워 회로(10)는 센터 탭(170) 상에 위치한 110VAC BiDFET(162)와, 하이-엔드 탭(168)의 240VAC BiDFET(162)와, 변압기의 로우-엔드 탭(172) 상의 공통 BiDFET(162) 또는 접지부를 포함할 수 있다. 이에 따라 메인 전압(110VAC/240VAC) 선택에 관계없이 동일 전류에서 출력 전압 레벨(즉, 6VAC)을 가진 DC 출력 전력 신호를 파워 회로(10)가 발생시킬 수 있다. 다른 실시예에서, 스위칭 장치(12)는 센터 탭(170) 및 하이-엔드 탭(168)에 연결되는 2개의 BiDFET(162)(도 43에 도시됨)를 포함할 수 있다. 추가적으로, BiDFET(162)는 도 2 및 도 33에 도시되는 파워 회로(10)와 같은, 무-변압기 회로와 함께 또한 이용될 수 있다.
도 53을 참조하면, 예시되는 실시예에서, 각각의 BiDFET(162)는 백투백 방식으로 병렬로 연결되는 2개의 전계 효과 트랜지스터(FET)(158)를 포함한다. 일 실시예에서, BiDFET(162)는 각자의 드레인에 하나 이상의 다이오드(174)를 포함한다. FET(158)는 120VAC 또는 240VAC 환경에서 작동하도록 설계된 유닛에 대해 650볼트와 같은 적절한 항복 전압의 함수로 선택된다. 다이오드(174)는 FET(158)와 동일한 항복 전압을 갖도록 선택된다. 추가적으로, 다이오드(174)는 각각의 FET(158)의 각자의 드레인에 연결되고, 드레인 대신에 소스에 연결될 수 있다. 다이오드(174)는 BiDFET(162) 공칭 작동 전압에 대향되는 AC 입력 하프 사이클을 통해 존재할 수 있는 하이 리버스 전압으로부터 대응하는 FET(158)를 보호하도록 구성된다. 일 실시예에서, BiDFET(162)는 서로 반대 방향으로 백투백으로 지향되는 2개의 MOSFET을 포함할 수 있고, BiDFET(162)의 각각의 절반은 드레인과 직렬로 순방향 바이어스 다이오드를 가진다. 다이오드의 포인트는, BiDFET(162)에 포함되지 않은 경우, 하이 레벨 리버스 전압이 존재할 때 BiDFET(162)를 보호하는 것이다. 다른 실시예에서, BiDFET(162)는 하나의 옵토 트라이액(opto triac) 및/또는 2개의 SCR을 백투백으로 포함할 수 있다. 옵토 트라이액은 신호 주파수를 변경하도록, 고속에서 스위칭하도록, 그리고 "턴-오프"되도록, 구성될 수 있다. 다른 실시예에서, 스위칭 장치(12)는 BiDFET 중 하나에 부착되는 하나의 다이오드(174)와, 동료 BiDFET(162)의 소스로부터 떨어진 다른 하나의 다이오드(174)를 포함하는 조합 BiDFET 레이아웃을 포함할 수 있다.
예시되는 실시예에서, BiDFET(162)는 트라이액이 사용될 수 있는 파워 회로(10) 내 임의의 위치에 통상적으로 사용되도록 구성되며, BiDFET(162)가 턴-오프될 수 있다는 추가적 장점이 있다. 따라서, BiDFET(162)는 트라이액이 갖는 2개의 결점을 갖지 않는다. BiDFET(162)는 높은 작동 주파수에서 스위칭할 수 있고, 턴-온될 때 인가 전압이 0으로 감소할때만 턴-오프될 수 있는 트라이액과 달리, 턴-오프될 수 있다.
도 44b는 멀티-탭 변압기를 포함하는 BiDFET 회로(164)의 개략도다. 도 45a는 AC 메인에 연결된 FET 소스, 비동기식 보조측, 및 보조측 참조하는 PWM 컨트롤러를 구비한 BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 45b는 변압기로부터 전류를 차단하는 FET를 구비한 비동기식 BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 45c는 단일 측부 스위칭을 갖는 BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 46은 변압기에 연결되는 FET 소스, 비동기식 보조측, 및 보조측을 참조하는 PWM 컨트롤러를 구비한, BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 47은 변압기에 연결되는 FET 소스, 비동기식 보조측을 참조하는 PWM 컨트롤러를 구비한, BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 48은 변압기에 연결되는 FET 소스, 비동기식 보조측, 및 주측을 참조하는 PWM 컨트롤러를 구비한, BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 49a는 변압기에 연결된 FET 소스, 비동기식 보조측, 및 주측을 참조하는 PWM 컨트롤러를 갖는, BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 49b는 비동기식 BiDFET를 갖는 BiDFET 회로(164)의 개략도이며, FET는 AC 소스로부터 전류를 차단한다. 도 50a는 AC 메인에 연결되는 FET 소스와, 비동기식 보조측과, 주측을 참조하는 PWM 컨트롤러를 갖는, BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 50b는 변압기로부터 전류를 차단하는 FET를 갖는, 동기식 BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 51은 AC 메인에 연결되는 FET 소스와, 동기식 보조측을 참조하는 PWM 컨트롤러를 갖는, BiDFET를 포함하는 BiDFET 회로(164)의 개략도다. 도 52는 AC 메인에 연결되는 FET 소스, 비동기식 보조측, 및 주측을 참조하는 PWM 컨트롤러를 구비한, BiDFET를 포함하는 BiDFET 회로(164)의 개략도다.
일 실시예에서, BiDFET(162)는 다이오드를 포함하지 않고, 전압 감소 회로(11)는 (그리고 파동의 나머지 절반에 대해서도 유사하게) 변압기(166)의 로우 사이드 상에 (도 45a 및 45b에 도시되는) 다이오드(174)와, 변압기(166)의 하이 사이드 상에 전류에 대향하는 'N' 채널 FET(158)를 포함한다. 도 45a 및 45b에 도시되는 바와 같이, 작동 중, 파동의 양의 절반 중, FET Q1이 스위칭 주파수에서 토글되고 FET Q2는 온 상태여서 순방향 바이어스 다이오드로 기능한다. 추가적으로, 역방향 바이어스 FET는 순방향 바이어스 보디 다이오드 때문에 턴-오프될 수 있으나, 거꾸로 흐르는 전류로도 턴-온될 수 있다. 따라서, FET가 턴-온되면, 결과는 다이오드와 병렬의 초소형 저항기여서, RDS(ON)이 다이오드의 유효 저항보다 낮은 한, 다이오드 강하가 마찬가지로 효과적으로 제거되어, 효율을 개선시킨다. 다른 실시예에서, 효율 증가를 위해, D1 및 D2가 (도 46에 도시되는 바와 같이) 동기식 FET로 대체된다.
작동 중 도 54 및 55를 참조하면, BiDFET 회로(164)는 훨씬 높은 주파수에서 작동함으로써 저주파수(50-60 사이클) AC 전압을 더 작은 세그먼트들로 "초핑 업"(chop up)하도록 구성된다. 예를 들어, 작동 중, 입력 AC 전력 신호는 스위치 손실이 이러한 고속 초핑 속도를 보증하기에 충분히 낮은 경우 약 50 내지 60Khz의 속도로, 또는 최대 1Mhz 또는 그 이상의 속도로 더 미세한 조각들로 초핑될 수 있다. BiDFET 스위칭 속도가 높으면, 더 작은 부분들이 나타나지만 스위칭 손실도 크다. 추가적으로, BiDFET 회로(164)의 작동은 BiDFET 회로(164)의 Ron 특징을 이용하여 효율적 주파수에서 작동하도록 최적화될 수 있다.
도 54는 BiDFET가 사인파의 양의 세그먼트 및 음의 세그먼트 모두를 초핑함을 보여주는, BiDFET 회로(164)에 의해 발생된 "초핑된" 주파수파를 예시한다. 추가적으로, 제어 요소(20)는 PWM 프로토콜을 포함하여, BiDFET로 하여금 최고 전압에서 폭좁게 "촙"을 발생시키고, 제로 포인트 크로싱에 가깝게 "패터"를 발생시키며, AC 파형에 최소 에너지가 존재한다. 이는 사인파의 양의 세그먼트 및 음의 세그먼트 모두에 대해 이러한 촙에 내재된 맥동 효과를 최소화시킨다.
예시되는 실시예에서, 파워 회로(10)는 50/60 사인파의 양의 세그먼트 및 음의 세그먼트 모두를 슬라이싱하는 제어 요소(20)로부터 PWM 신호에 의해 작동되는 고속 AC 스위치를 포함한다. 그러나, BiDFET는 임의의 특정 주파수로 제한되지 않으며, 맞는 컨트롤러 속도에서 임의의 주어진 주파수를 관리할 수 있다. 추가적으로, 일 실시예에서, BiDFET(162)는 고속 트라이액과 유사하게 작동할 수 있다(AC 스위치도 가능하지만 비교적 저속으로 작동함). BiDFET(162)는 약 50Kz-1MHz 사이 및/또는 1MHz보다 큰 범위 내의 스위칭 속도를 포함하는 고속 스위처다.
도 43-52를 참조하면, 예시되는 실시예에서, 2개의 BiDFET(162)는 전파 브리지 정류기 및 대형 필터 커패시터 대신에 AC 메인 입력을 직접 제어한다. 이는 초기 흡입부 카운트를 감소시키고, 늘 그러하듯, 회로의 분리된(저전력) 측으로의 AC/DC 변환을 연기시키며, 따라서, 회로의 저전압측에 대한 정류 및 감소된 부품 카운트를 통해 에너지 절감이 이루어진다. 추가적으로, (제로 크로스오버에서 저전류로 인해) 진실한 "연속" 전류가 없음에도 불구하고, 파워 회로(10)는 에너지를 저장하는 하나 이상의 최종 커패시터(156)를 포함한다. 이러한 최종 커패시터(156)는 요망 일정 출력 전류에 대해 AC 사이클 간에 충분한 전류를 홀딩하기 위한 크기를 갖고, 제로 크로싱에서 낮은 에너지로 인해 임의의 전류 감소를 더욱 최소화시키거나 소거한다.
파워 회로(10)는 한번에 하나의 BiDFET가 슬라이싱되고 있는 사이클 상에서 구동되기 때문에, 단순화된 드라이버 회로를 또한 포함하며, 나머지는 사이클이 존재하지 않을 때 에너지 손실없이 "돌풍에 퍼덕거릴 뿐이다"(flap in the breeze). 예를 들어, 작동 중, AC가 양일 때, BiDFET의 절반(상부 FET)을 모두 통과할 것이고, AC가 음으로 전환할 때, BiDFET의 나머지 절반(하부 FET)을 통과할 것이다. 추가적으로, "연속적"이지 않은 출력에서의 AC는 문제가 아닌데, 왜냐하면, 커패시터 및/또는 수퍼커패시터가 보조측 상에 위치할 것이기 때문이며, 이는 출력 전압에 대해 알맞은 크기일 때, 요구되는 전력 출력을 위해 일정 DC를 자체적으로 유지할 것이다. 완전한 시스템에서, 이는 피드백루프 및 전류 감지 루프가 BiDFET 시스템을 제어할 수 있기 때문에 장점이며, 이는 저속 PWM 스위칭 스탠바이 전력과 함께 작동하고, 따라서, 감소하는(거의 완전 충전된) 부하에 대해, 그리고 부하없을 때(부하/연결의 감지 및 지속을 위해 일시적인 "웨이크-업") 높은 에너지 효율을 가능하게 한다.
도 56은 하이브리드 패키지로 통합된, 도 42-53에 도시된 파워 회로(10)의 제조에 사용될 수 있는 프로세스의 블록도다. 예시되는 실시예에서, BiDFET 회로는 "컨트롤러/드라이버"(다이 1)를 지닐 것이고, BiDFET가 제어하고 있는 전압들 중 임의의 전압으로부터 분리된, 임의의 외부 제어를 로직 레벨로 만드는 옵토 커플러를 포함할 것이다. BCD 프로세스는 이러한 통합에 사용될 수 있다. 컨트롤러는 다이 상의 내부 전력 공급원에 의해 전력을 공급받을 수 있다. 일 실시예에서, BiDFET는 패키지 내 단일 BiDFET 다이만을 이용하여 패키징될 수 있다.
도 57은 본 발명의 일 실시예에 따른, 변형 컨버터(176)를 포함하는 파워 회로(10)의 다른 블록도다. 예시되는 실시예에서, 파워 회로(10)는 전압 감소 회로(11) 및 전력원(18) 사이에 연결되는 정류기 회로(28)를 포함한다. 추가적으로, 전압 감소 회로(11)는 스위칭 장치(12) 및 주파수 의존 반응 장치(14)를 포함하는 변형 컨버터(176)를 포함한다. 예시되는 실시예에서, 정류기 회로(28)는 전력원(18)으로부터 수신되는 AC 입력 전력 신호로부터 변형 AC 전력 신호를 발생시키도록 구성된다. 변형 컨버터(176)는 정류기 회로(28)로부터 입력 전압 레벨에서 변형 AC 전력 신호를 수신하도록, 그리고 입력 전압 레벨보다 작은 출력 전압 레벨에서 DC 출력 전력 신호를 발생시키도록, 구성된다. 특히, 정류기 회로(28)는 전력원(18)으로부터 입력 전압 레벨에서 AC 입력 전력 신호를 수신하고, 변형 AC 전력 신호를 발생시킨다. 제어 요소(20)는 변형 컨버터(176)를 작동시켜서 입력 전압 레벨을 감소시키고, 수신된 변형 AC 전력 신호로부터 출력 전압 레벨에서 DC 출력 전력 신호를 발생시킨다.
일 실시예에서, 파워 회로(10)는 AC 메인 공급원(통상적으로 120VAC(미국) 내지 264VAC[유럽/아시아])으로부터 저전압 DC 출력(통상적으로 5VDC)을 제공하도록 설계된 다음의 AC-DC 공급원을 포함할 수 있다. 아래 설명되는 이러한 시스템들은 아래의 메인 서브시스템들로 구성된다:
[1.] 프리프로세싱: AC 입력 전압을 DC 전압으로 변환하기 위해 전파 다이오드 브리지 및 필터 커패시터를 통상적으로 이용.
[2.] 변환/스위칭: 높은 입력 전압을 훨씬 낮은 출력 전압으로 변환하기 위해 다양한 기법들 중 하나를 이용. 종종 이는 전압을 DC로부터 AC로 취함.
[3.] 정류: AC를 DC로 재변환.
[4.] 포스트 프로세싱/출력: 변환 프로세스의 출력을 변형. 이 출력은 통상적으로 DC 출력 전압으로 변경되어야 하는 AC 전압임.
파워 회로(10)는 전세계적으로 가용한 기존의 AC 주전원으로부터 저전압 배터리 충전 및 기타 전력 공급 서비스를 위해 설계된 우수 전력 공급원을 제조하기 위해 이러한 서브시스템들의 고유 조합들을 포함할 수 있다.
이러한 변환 프로세스는 중앙 서브시스템으로서, 그 주위로 프리- 및 포스트- 프로세싱 서브시스템들이 감긴다. 이러한 서브시스템들은 다음들 중 하나로 통상적으로 구성된다:
[1.] 푸시-풀
[2.] 쿡(CUK: 창작자 Slobodan Cuk의 이름을 땀)
[3.] SEPIC(싱글-엔디드 프라이머리-인덕터 컨버터)
이러한 서브시스템들은 완전히 기능하는 전력 공급원을 전달하기 위해 이용되는 다양한 프리 및 포스트 프로세싱 방법들과 함께 아래에서 설명된다.
도 58-60은 변형 쿡 컨버터(178)를 포함하는 변형 컨버터(176)의 개략도다. 도 58은 비동기식 변형 쿡 컨버터를 예시하고, 도 59는 의사-공진 프론트엔드를 구비한 동기식 변형 쿡 컨버터를 예시하며, 도 60은 동기식 변형 쿡 컨버터를 예시한다.
DC-DC 변환에 사용되는, 기존에 알려진 비-분리형 및 분리형 쿡 컨버터에 반해, 변형 쿡 컨버터(178)는 요망 전류에서 예를 들어 5V까지 감소된 레일 전압을 이용하는 AC-DC 변환을 위해 구성된다. 예시되는 실시예에서, 변형 쿡 컨버터(178)는 고주파수 변압기(166)를 포함한다. 추가적으로, 변형 쿡 컨버터(178)는 비동기식 정류 회로(도 58에 도시됨) 또는 동기식 정류 회로(도 59 및 60에 도시됨)를 포함할 수 있다. 예시되는 실시예에서, 변형 쿡 컨버터(178)는 메인 에너지-저장 구성요소로 커패시터(156)를, 그리고 상부 상에 단일 FET(158)를 포함한다.
일 실시예에서, 변형 쿡 컨버터(178) 제어는 Vout/Vin = 듀티 사이클/(주기-듀티사이클 로 식별된다. 이는 메인 FET(158)가 변형 쿡 컨버터(178)에서 구동되는 방식이다. 피드백은 출력 전압이 너무 낮을 경우 듀티 사이클이 증가하도록 제공된다. 역으로, 전압이 너무 높을 경우 듀티 사이클이 감소한다. 변형 쿡 컨버터(178)의 다른 장점은, 출력 및 입력 전압 간의 관계가 D/(1-D) 라는 점이며, 이때, D는 듀티 사이클이다. 주어진 변압기(166)의 경우에, 출력 전압은 여기서 설명되는 바와 같이 다이얼-에이-볼티지(Dial-A-Voltage) 특징을 적용할 수 있도록, 요구되는 바와 같이 증가 또는 감소할 수 있다. 또한, 듀티 사이클과 관련하여 입력 대 출력 전압의 관계 때문에, 출력이 조정가능할 수 있다.
도 61-63은 변형 푸시-풀 컨버터(180)를 포함하는 변형 컨버터(176)의 개략도다. 도 61은 동기식 변형 푸시-풀 컨버터를 예시하고, 도 62는 비동기식 변형 푸시-풀 컨버터를 예시하며, 도 63은 의사-공진 프론트엔드를 구비한 동기식 변형 푸시-풀 컨버터를 예시한다.
알려진 푸시-풀 변환 토폴로지는 해당 산업 분야에 잘 알려져 있고, DC-DC 변환에 배타적으로 사용된다. 이에 반해, 변형 푸시-풀 컨버터(180)는 레일 전압으로부터 10 내지 12 와트를 생성할 수 있는 5V까지 AC-DC 변환을 위해 구성된다. 일 실시예에서, 변형 푸시-풀 컨버터(180)는 고주파수 변압기(166)를 포함한다. 추가적으로, 변압기(166)의 주측은 중앙 태핑되어, 정류된 고전압이 중앙 탭에 부착된다. 추가적으로, 변형 푸시-풀 컨버터(180)는 변압기(166)의 주권선의 각각의 사이드를 통해 전류를 교대로 끌어오는(따라서 명칭 푸시-풀) 한 쌍의 FET(158)를 포함한다. 자속이 푸시 풀로 방향을 스위칭하기 때문에, 보조 측 상의 전압은 방향을 또한 스위칭할 것이다. 따라서, 중앙 태핑된 보조측은 플럭스가 일방향으로 흐르고 있을 때 보조측의 상부 절반이 양이될 것이기 때문에 학습된다. 마찬가지로, 플럭스가 역전될 때, 로우 사이드는 양전압을 생성할 것이다. 보조측 상의 2개의 스위치(다이오드 또는 트랜지스터)는 그 후 보조 권선의 각각의 절반으로부터 유동을 제어하여, 출력으로부터의 전류가 일방향으로만 흘러 DC 출력을 생성하게 한다.
변형 푸시-풀 컨버터(180)는 대향된 시기에 PWM 프로세스에 의해 로우 상태로 끌어당겨지도록 구성된 변압기 주권선의 어느 한 측부 상에 FET(158)를 포함한다. 회로의 변형 푸시-풀(180) 제어는 다음과 같다. 변압기 주권선의 어느 한 측부 상의 FET는 대향된 시기에 PWM 프로세스에 의해 로우 상태로 당겨질 것이다. 출력 전압이 소정의 임계치 미만으로 떨어질 때, 제 1 FET는 고정 시간에 턴-온될 것이고, 그 후 턴-오프될 것이다. 제 2 FET가 턴-오프된 후, 시스템은 출력 전압을 소정 임계치 미만으로 강하시키기에 충분한 에너지를 부하에 전달하는데 필요한 시간 또는 요망되는 출력 전류에 대해 휴지 시간에 들어간다(전류가 높으면 휴지 시간이 감소하고 출력 전류가 낮으면 휴지 시간이 커진다). 이 프로세스는 보조측 전압이 상기 임계치 아래로 감소할 때 반복될 것이다.
도 62를 참조하면, 일 실시예에서, 변형 푸시-풀 컨버터(180)는 변압기로부터 전기의 역류를 방지하기 위해 클램핑 메커니즘으로 구성되는 다이오드를 포함하는 비동기식 정류 회로를 포함한다. 다이오드는 높은 차단 기능으로 인해, 수퍼 배리어 다이오드일 수 있고, 에너지 손실이 적다. 도 61 및 63을 참조하면, 다른 실시예에서, 변형 푸시-풀 컨버터(180)는 동기식 정류 회로를 포함할 수 있다. 동기식 FET는 FET간 전압이 컨버터의 출력으로 전류를 흐르게 할 때 컨트롤러에 의해 턴-온되고, 컨버터를 통한 전류의 역류를 차단하기 위해 턴-오프되어, 전류가 변압기로 역류하는 것을 방지한다. (도 61 및 63에 도시되는) 동기식 변형 푸시-풀 컨버터(180)에서, FET는, FET의 Ron 특징부가 다이오드보다 낮은 전력 손실을 제공함에 따라, 다이오드를 대체하며 개선된 효율을 제공한다.
도 64-66은 변형 싱글 엔디드 프라이머리 컨덕터(SEPIC) 컨버터(182)를 포함하는 변형 컨버터(176)의 개략도다. 도 64는 동기식 변형 SEPIC 컨버터를 예시하고, 도 65는 비동기식 변형 SEPIC 컨버터를 예시하며, 도 66은 의사-공진 프론트엔드를 가진 동기식 변형 SEPIC 컨버터를 예시한다.
알려진 SEPIC 컨버터는 DC-DC 정류에 사용된다고 알려져 있다. 알려진 SEPIC 컨버터에 반해, 변형 SEPIC 컨버터(182)는 AD-DC 변환용으로 구성된다. 작동 방법은 출력에서의 전위(전압이 입력보다 크거나, 작거나, 동일하도록 제공된다. 변형 SEPIC 컨버터(182)의 출력은 제어 트랜지스터의 듀티 사이클에 의해 제어된다. 제어는 Vout/Vin = 듀티 사이클//(주기-듀티사이클) 에 의해 실현된다. 이는 메인 FET가 변형 SEPIC 컨버터(182)에서 구동되는 방식이다. 추가적으로, 피드백은 출력 전압이 너무 낮을 경우 듀티 사이클이 증가하도록 제공된다. 역으로, 전압이 너무 높을 경우, 듀티 사이클이 감소한다. 예시되는 실시예에서, 변형 SEPIC 컨버터(182)는 변압기(166) 와, 비동기식 및/또는 동기식 정류 수단을 포함하여, AC-DC 변환을 실현한다. 예를 들어, 도 64-66에 도시되는 바와 같이, Q1을 통한 전류는 입력 전류와 출력 전류의 합이다. 변형 SEPIC 컨버터(182)는 레일(메인) 전력을 이용하여 AC를 DC로 변환시키도록 작동하고, 이를 10 내지 12A와 같은 요망 전류에서 5V와 같은 요망 전압으로 하향 변환시킨다. 추가적으로, 변형 SEPIC 컨버터(182)는 인덕터 L2를 변압기가 되게 하는 인덕터 L2에서 나타나는 분리를 포함한다. 변형 SEPIC 컨버터(182)는 변형 쿡 컨버터(178)(도 58-60에 도시됨)와 유사한 최소 스위치를 포함하지만, MOSFET Q1을 통한 전류는 감소한다. 이는 다이오드 D6가 위치하는 방식에 의해, 보조 부하 전류가 Q1을 통해 흐르지 못하게 되기 때문이다. 이는 Q1 내 I2R 발열 손실을 감소시킨다.
의사-공진 통제
추가적으로, BiDFET(162), 변형 쿡 컨버터(178), 변형 푸시-풀 컨버터(180), 및/또는 변형 SEPIC 컨버터(182)를 포함하는, 그러나 이에 제한되지 않는, 여기서 설명되는 변형 컨버터(176)는 의사-공진 특징을 또한 포함할 수 있다. 여기서, 의사 공진 특징의 FET가 스위칭 손실을 감소시키기 위해 제로 전류에서 메인 FET를 스위칭하도록 발진을 제공하는 대신에, FET, 다이오드, 및 LC 회로는 프론트엔드 상에 위치하여, 메인 스위칭 요소를 완전히 전환하게 하면서도, 이를 통과하는 전류는 0이거나 이와 유사하다. 선형 전력 공급원과 달리, 통제의 의사 공진 특징은 저-소실 풀-온(full-on) 및 풀-오프(full-off) 상태 간을 연속적으로 스위칭하는 스위칭-모드 공급의 패스 트랜지스터를 이용하며, 고-소실 전이시 매우 적은 시간을 소비하여, 에너지 낭비를 최소화시킨다. 이상적인 경우, 스위치트-모드 전력 공급원은 전력을 소실시키지 않는다. 전압 통제는 온-오프 시간의 비를 변화시킴으로써 실현된다. 이에 반해, 선형 전력 공급원은 패스 트랜지스터 내 전력을 연속적으로 소실시킴으로써 출력 전압을 통제한다. 이러한 높은 전력 변환 효율은 스위치트 모드 전력 공급원의 중요한 장점이다. 스위치트-모드 전력 공급원은 또한, 작은 변압기 크기 및 중량으로 인해 선형 공급원보다 실질적으로 작고 경량일 수 있다.
도 67 및 68은 파워 회로(10)와 함께 사용될 수 있는 커패시터 디바이더(184)의 개략도다. 예를 들어, 일 실시예에서, 커패시터 디바이더(184)는 에너지 웰 래더(140)에 포함될 수 있다. 다른 실시예에서, 출력 섹션(16)은 커패시터 디바이더(184)를 포함할 수 있다. 추가적으로, 커패시터 디바이더는 도 2, 33, 42, 57에 도시되는 파워 회로(10)와 함께 이용될 수 있다. 도 67을 참조하면, 일 실시예에서, 커패시터 디바이더(184)는 요망 출력 전압에 이르도록 하향 통제하고 이를 꾸준히 유지시키도록 구성되는 하나 이상의 커패시터(156)를 포함한다. 용량성 전압 디바이더는 전압-분할 구성요소로 커패시터(156)를 이용하는 전압 디바이더 회로다. 커패시터 디바이더(184)는 출력 전압을 "통제"하도록 구성되고, 부하가 없을 때 커패시터가 전압을 레일 전압으로 상승시키는 것을 방지한다. 다른 실시예에서, 도 67 및 68에 도시되는 바와 같이, 커패시터 디바이더(184)는 포스트 통제를 이용한 커패시터 강하를 포함한다. 추가적으로, 레일 전압으로부터 각각의 회로는 상측 레그 상에 초기 커패시터를 또한 취하고, 복제하고 크기를 두배하여 하측 레그 상에 놓아, 플러그가 꼽혔던 방식에 차이가 없게 된다. 각각의 레그 상의 각각의 커패시터는 요망 출력 전압을 위한 크기를 가질 필요가 있고, 따라서, 실제 "플러그"가 벽체에 꼽히는 방식에 어떤 차이를 만들지 못할 것이다. 위에 설명한 회로들 각각은 동일 또는 유사한 뱀파이어 특징들 및 피드백 루프를 이용한다.
예시되는 실시예에서, BCDMOS 프로세스를 이용하여 파워 회로(10)를 제조할 수 있다. BCDMOS는 초고압(UHV) 응용예용 단일 칩 상에 쌍극성(아날로그), CMOS(로직), 및 DMOS(파워) 기능들을 통합하기 위한 프로세스를 포함한다. BCDMOS는 LED 발광, AC-DC 변환, 및 스위치트 모드 전력 공급과 같이, 폭넓은 범위의 UHV 응용예를 제공한다. 110/220VAC 소스로부터 "오프 라인"으로 직접 작동할 수 있는, 논(non)-Epi 프로세스로 구현되는 IC는 750V를 넘는 항복 전압과 저항 상에 로우를 명시하는 최적화된 450V/700V DR-LDMOS 트랜지스터를 전개할 수 있다. 전력 스위칭 응용예에 사용될 때, 설계자는 낮은 전도 및 스위칭 손실을 예상할 수 있다.
선택적 뱀파이어 부하 서브시스템
고전압 서브시스템에서 동기식 스위칭
브리지를 동기식 스위치 매트릭스로 변경하는 것은 고전류 작동 중 효율 증가의 가능성을 가진다. 그러나, 매트릭스는, 자리에 위치하면, 훨씬 감소한 아이들링 전력의 기회를 또한 제공한다.
뱀파이어 부하 문제를 해결하기 위해, 장치가 충전되고 있거나 전화가 부착되었는지를 결정하기 위해 출력 전력을 모니터링하여야 한다. 그렇지 않을 경우, 회로는 라인으로부터 차단될 것이다. 제어 및 모니터용 전력은 온-보드 커패시터에 저장될 것이고, 타이머는 회로를 주기적으로 웨이크-업시키고, 시스템을 파워-업시키며, 파워-업 상태 유지 여부를 결정하게 한다. 이러한 듀티 사이클은 평균 대대기 전력(장치 충전 중이 아닐 때 낭비되는 전력)을 감소시킨다.
스타트-업 파워 문제 해결:
고전압 다이오드 브리지는 다이오드 브리지가 수동형이기 때문에, 뱀파이어 부하 서브시스템을 배치하기 위해 상당히 가능성있는 기회다. 파워가 오프되고 그 후 턴-온될 때(전력 공급원이 소켓에 꼽힐 때), 브리지는 시스템으로의 전력 전도를 자동적으로 시작한다. 라인 인터페이스에서 동기식 스위치 구조를 가진 대의 주된 문제점은 치킨-에그 문제다. 스위치는 능동적으로 제어되어야 한다. 능동적 제어는 전력을 요하지만, 전력은 스위치가 실제로 턴-온될 때까지 가용하지 않을 수 있다. 어느게 먼저 오는가?
스타트-업 문제에 대한 가장 간단한 해법은 별도의, 극히 간단한, 저전력 레귤레이터 회로를 갖는 것으로서, 그 일은 모니터 및 스위치 매트릭스 컨트롤러를 기능시키기에 충분한 전력을 제공하는 것이다. 간단하지만, 이러한 레귤레이터는 그다지 효율적이지는 않다. 그러나, 이는 초저전력용 크기를 가질 것이고, 따라서, 비효율성은 비교적 중요하지 않을 것이며, 주전력 공급원 체인 및 마이크로프로세서가 온라인 상태이면 차단(턴-오프)되어, 에너지 손실을 더 감소시킬 것이다.
회로의 개별적인 주- 및 보조- 모니터 및 스위치 컨트롤러 섹션을 갖는 것이 최선일 것이다. 보조는 전력 공급원이 콘센트에 꼽힐 때마다 연속적으로 전력을 공급받는 형태일 것이다. 주는 충전 중 시스템 효율을 최대화시킬 것이다. 그 성능은 보조의 성능에 비해 우수할 필요가 있고, 그 용도는 유닛이 처음 플러그-인될 때 작동하는 것 뿐이다.
도 2, 33, 42, 57을 참조하면, 일 실시예에서, 파워 회로(10)는 스위치트 커패시터 투-페이즈 회로(144) 및 BiDFET 회로(164)를 포함할 수 있다. 다른 실시예에서, 파워 회로(10)는 BiDFET 회로(164) 및 변형 컨버터(176)를 포함할 수 있다. 추가 실시예에서, 전력 회로(10)는 스위치트 커패시터 투-페이즈 회로(144) 및 변형 컨버터(176)를 포함할 수 있다. 또 다른 실시예에서, 파워 회로(10)는 스위치트 커패시터 투-페이즈 회로(144), BiDFET 회로(164), 및/또는 변형 컨버터(176)를 포함할 수 있다. 추가적으로, 파워 회로(10)는 스위치트 커패시터 투-페이즈 회로(144), BiDFET 회로(164), 및/또는 변형 컨버터(176)에 설명되는 임의의 개수의 요소들과, 이들의 임의의 조합을 포함할 수 있다.
도 69 및 83은 파워 장치(2)와 함께 이용될 수 있는 다른 하우징(300)의 등각투상도다. 도 70은 파워 장치(2)와 함께 사용될 수 있는 제 1 플러그 조립체(302)의 등각투상도다. 도 77은 파워 장치(2)와 함께 사용될 수 있는 제 2 플러그 조립체(304)의 등각투상도다. 예시되는 실시예에서, 파워 장치(2)는 하우징(300)과, 하우징(300) 내에 위치하는 파워 회로 조립체(306)(도 1에 도시됨)와, 제 1 플러그 조립체(302)와, 제 2 플러그 조립체(304)를 포함한다. 파워 회로 조립체(306)는 제 1 파워 회로(10) 및/또는 제 2 파워 회로(24)를 포함한다. 제 1 플러그 조립체(302)는 파워 회로 조립체(306)에 연결되어, 제 1 전력 전압에서, 소싱된 전력(18)으로부터 전력 회로 조립체(306)에 전력을 전송한다. 제 2 플러그 조립체(304)는 파워 회로 조립체(306)에 연결되어, 제 1 전력 전압과는 다른 제 2 전력 전압에서, 소싱된 전력(18)으로부터 전력 회로 조립체(306)에 전력을 전송한다. 더욱이, 제 2 플러그 조립체(304)는 제 1 전력 전압 및 제 2 전력 전압과는 다른 제 3 전력 전압에서, 소싱된 전력(18)으로부터 전력 회로 조립체(306)로 전력을 전송하도록 또한 구성된다.
예를 들어, 일 실시예에서, 제 1 플러그 조립체(302)는 대략 120볼트인 제 1 전압에서 북미 표준 전력 콘센트로부터 전력을 안내하도록 구성되는 제 1 전기 플러그(104A)를 포함할 수 있다. 제 2 플러그 조립체(304)는 대략 240볼트인 제 2 전압에서 유럽 표준 전력 콘센트로부터 전력을 안내하도록 구성되는 제 2 전기 플러그(104B)를 포함할 수 있다. 추가적으로, 제 2 플러그 조립체(304)는 대략 230볼트인 제 3 전압에서 아시아 표준 전력 콘센트로부터 전력을 안내하도록 구성될 수 있다. 다른 실시예에서, 제 1 플러그 조립체(302) 및/또는 제 2 플러그 조립체(304)는 오스트레일리아 표준 전력 콘센트 및 전압과 같은 기타 전력 콘센트 표준에 부합하도록 구성될 수 있다.
예시되는 실시예에서, 파워 장치(2)는 제 1 작동 모드(도 86에 도시됨), 제 2 작동 모드(도 85에 도시됨), 제 3 작동 모드(도 84에 도시됨), 및 제 4 작동 모드(도 87에 도시됨) 사이에서 작동가능하다. 제 1 작동 모드에서, 파워 장치(2)는 제 1 전압에서 소싱된 전력(18)으로부터 전력을 수신하도록 구성된다. 특히, 제 1 작동 모드에서, 제 1 플러그 조립체(302)는 제 1 전압에서 소싱된 전력(18)으로부터 전력 회로 조립체(306)로 전력을 안내한다. 제 2 작동 모드에서, 파워 장치(2)는 제 2 플러그 조립체(304)를 통해 제 2 전압에서 소싱된 전력(18)으로부터 전력을 수신하도록 구성된다. 제 3 작동 모드에서, 파워 장치(2)는 제 3 전압에서 제 2 플러그 조립체(304)를 통해 제 2 전력(18)으로부터 전력을 수신하도록 구성된다. 제 4 작동 모드에서, 파워 장치(2)는 "폴트"(fault) 모드로 작동하고, 제 1 플러그 조립체(302) 및 제 2 플러그 조립체(304)로부터 전력을 수신하지 못하도록 구성되어, 파워 회로 조립체(306)가 소싱된 전력(18)으로부터 전력을 수신할 수 없게 된다. 폴트 모드는 확장 코드 또는 (이러한 이용을 통해 노출될 수 있는 연결되지 않은 플러그를 사용자가 건드리게 하는) 유사 장치를 통해 시스템을 연결하는 사용자의 경우에 위험한 상황이 발생하는 것을 방지한다.
예시되는 실시예에서, 제 1 플러그 조립체(302)는 제 1 플러그 제 1 위치(도 86에 도시됨) 및 제 1 플러그 제 2 위치(도 69 및 85에 도시됨) 사이에 위치가능하다. 제 1 플러그 제 1 위치에서, 제 1 플러그 조립체(302)는 소싱된 전력(18)의 제 1 전력원 콘센트(도시되지 않음)에 연결되도록 구성된다. 제 1 플러그 제 2 위치에서, 제 1 플러그 조립체(302)는 제 1 전력원 콘센트로부터 차단되도록 구성된다. 예를 들어, 예시되는 실시예에서, 제 1 전력원 콘센트는 북미 표준 전력 콘센트다. 제 1 플러그 제 1 위치에서, 제 1 플러그 조립체(302)는 소싱된 전력(18)으로부터 전력을 파워 회로 조립체(306)로 안내하기 위해 북미 표준 전력 콘센트 내로 삽입되도록 구성된다. 제 1 플러그 제 2 위치에서, 제 1 플러그 조립체(302)는 제 1 플러그 조립체(302)가 전력 콘센트 내로 삽입되는 것을 막도록 배향된다. 대안의 실시예에서, 제 1 전력원 콘센트는 유럽 표준 전력 콘센트, 아시아 표준 전력 콘센트, 오스트레일리아 표준 전력 콘센트, 및/또는 여기서 설명되는 바와 같이 파워 장치(2)를 기능시키기 위한 임의의 적절한 전력 콘센트일 수 있다.
예시되는 실시예에서, 제 2 플러그 조립체(304)는 제 1 위치(도 69 및 85에 도시됨), 제 2 위치(도 84에 도시됨), 및 제 3 위치(도 83에 도시됨) 사이에 위치가능하다. 제 2 플러그 제 1 위치에서, 제 2 플러그 조립체(304)는 소싱된 전력(18)의 제 2 전력원 콘센트(도시되지 않음)에 연결되도록 구성되어, 소싱된 전력(18)으로부터 전력을 파워 회로 조립체(306)에 전달하게 된다. 제 2 플러그 제 2 위치에서, 제 2 플러그 조립체(304)는 소싱된 전력(18)으로부터 전력을 파워 회로 조립체(306)에 안내하기 위해 소싱된 전력(18)의 제 3 전력원 콘센트(도시되지 않음)에 연결되도록 구성된다. 제 2 플러그 제 3 위치에서, 제 2 플러그 조립체(304)는 제 2 전력원 콘센트 및 제 3 전력원 콘센트로부터 차단되도록 구성된다. 예를 들어, 예시되는 실시예에서, 제 2 전력원 콘센트는 아시아 표준 전력 콘센트이고, 제 3 전력원 콘센트는 유럽 표준 전력 콘센트다. 제 2 플러그 제 1 위치에서, 제 2 플러그 조립체(304)는 아시아 표준 전력 콘센트 내로 삽입되도록 구성되어, 소싱된 전력(18)으로부터 전력을 파워 회로 조립체(306)에 안내하게 된다. 제 2 플러그 제 2 위치에서, 제 2 플러그 조립체(304)는 유럽 표준 전력 콘센트 내로 삽입되도록 구성되어, 소싱된 전력(18)으로부터 전력을 파워 회로 조립체(306)로 안내하게 된다. 제 2 플러그 제 3 위치에서, 제 2 플러그 조립체(304)는, 제 2 플러그 조립체(304)가 유럽 표준 전력 콘센트 및/또는 아시아 표준 전력 콘센트 내로 삽입되는 것을 막도록, 배향된다. 대안의 실시예에서, 제 2 전력원 콘센트 및/또는 제 3 전력원 콘센트는 북미 표준 전력 콘센트, 유럽 표준 전력 콘센트, 아시아 표준 전력 콘센트, 오스트레일리아 표준 전력 콘센트, 및/또는 (여기서 설명되는 바와 같이 파워 장치(2)를 기능하게 하는) 임의의 적절한 전력 콘센트일 수 있다.
예시되는 실시예에서, 파워 장치(2)는 제 1 플러그 조립체 제 1 위치에서 제 1 플러그 조립체(302)와, 그리고 제 2 플러그 조립체 제 3 위치에서 제 2 플러그 조립체와, 제 1 작동 모드로 작동하도록 구성된다. 추가적으로, 파워 장치(2)는 제 2 플러그 조립체 제 1 위치에서 제 2 플러그 조립체(304)와, 그리고 제 1 플러그 조립체 제 2 위치에서 제 1 플러그 조립체(302)와, 제 2 작동 모드로 작동하도록 구성된다. 더욱이, 파워 장치(2)는 제 2 플러그 조립체 제 2 위치에서 제 2 플러그 조립체(304)와, 그리고 제 1 플러그 조립체 제 2 위치에서 제 1 플러그 조립체(302)와, 제 3 작동 모드로 작동한다. 추가적으로, 파워 장치(2)는 제 1 플러그 조립체 제 1 위치에서 제 1 플러그 조립체(302)와, 그리고 제 2 플러그 조립체 제 1 위치 및/또는 제 2 플러그 조립체 제 2 위치에서 제 2 플러그 조립체와, 제 4 작동 모드로 작동한다.
예시되는 실시예에서, 파워 장치(2)는 3개의 개별 LED 회로(132A, 132B, 132C)를 포함하는 (도 14에 도시되는) 디스플레이 장치(308)를 포함한다. 디스플레이 장치(308)는 제 1 작동 모드에서 작동하는 파워 장치(2)를 이용하여 예를 들어, 제 1 플러그 조립체(302)를 조명하는 것과 같은 제 1 통지 신호를 디스플레이하도록, 그리고, 제 2 작동 모드 및/또는 제 3 작동 모드로 작동하는 파워 장치(2)를 이용하여 제 2 플러그 조립체(304)를 조명하는 것과 같은 제 2 통지 신호를 디스플레이하도록 구성된다. 일 실시예에서, 각각의 통지 신호는 지정 조명 칼라, 지정 플래싱 시퀀스, 및/또는 (여기서 설명되는 바와 같이 파워 장치(2)를 기능시키는) 임의의 적절한 조명 칼라, 밝기, 플래싱 주파수를 포함할 수 있다.
도 69를 참조하면, 예시되는 실시예에서, 하우징(300)은 내부에 공동(314)을 형성하는 내측 표면(312) 및 외측 표면(310)을 포함한다. 하우징(300)은 상부 벽체(316), 대향 하부 벽체(318), 및 측벽(320)을 포함한다. 측벽(320)은 상부 벽체(316)와 하부 벽체(318) 사이에서 종방향 축(322)을 따라 연장된다. 예시되는 실시예에서, 상부 벽체(316)는 실질적으로 평면형인 외측 표면(324)을 포함한다. 대안으로서, 상부 벽체 외측 표면(324)은 아치형 및/또는 곡면형 형상을 가질 수 있다. 예시되는 실시예에서, 상부 벽체(316)는 상부 벽체 외측 표면(324)을 따라 형성되는 요홈부(326)를 포함한다. 요홈부(326)는 상부 벽체 외측 표면(324)으로부터 하부 벽체(318)를 향해 내향으로 연장되는 내부 표면(328)을 포함하고, 상기 내부 표면은 제 1 플러그 조립체(302) 및 제 2 플러그 조립체(304)를 내부에 수용하기 위한 크기 및 형상을 가진 챔버(330)를 형성한다. 예시되는 실시예에서, 제 1 및 제 2 플러그 조립체(302, 304)는 요홈부(326) 내에 위치하여, 제 1 및 제 2 플러그 조립체(302, 304)가 상부 벽체 외측 표면(324)와 실질적으로 동평면을 이룬다.
도 69-76은 제 1 플러그 조립체(302)의 다양한 모습이다. 예시되는 실시예에서, 제 1 플러그 조립체(302)는 하우징 상부 벽체(316)에 피봇가능하게 연결되고, 제 1 플러그 제 1 위치, 즉, 연장 위치(도 86에 도시됨)와, 제 1 플러그 제 2 위치, 즉, 수축 위치(도 69 및 83에 도시됨) 사이에 위치가능하다. 제 1 플러그 조립체(302)는 장착 조립체(322)와, 장착 조립체(322)에 연결되는 제 1 프롱 조립체(334)를 포함한다. 제 1 프롱 조립체(334)는 장착 조립체(332)로부터 외향으로 연장되는 한 쌍(336)의 제 1 프롱(338)을 포함한다. 장착 조립체(332)는 한 쌍의 장착 브래킷(340)과, 장착 브래킷(340) 사이에 연결되는 지지 로드(support rod)(342)를 포함한다. 제 1 플러그 조립체(302)는 하우징 상부 벽체(316)에 제 1 플러그 조립체(302)를 연결하기 위해 하우징 상부 벽체(316)와 장착 브래킷(340) 중 적어도 하나 사이에 연결되는 적어도 하나의 장착 핀(344)을 또한 포함한다. 장착 핀(344)은 제 1 플러그 조립체(302)가 연장 위치와 수축 위치 사이에서 이동할 수 있도록 제 1 플러그 조립체(302)를 피봇축(346) 주위로 피봇운동할 수 있게 한다. 추가적으로, 장착 브래킷(340) 중 적어도 하나는 연장 위치와 수축 위치에 제 1 플러그 조립체(302)의 배치를 돕도록, 장착 브래킷(340)의 외측 표면을 따라 배열되는 복수의 디텐트 구멍(detent holes)(348)을 포함한다.
각각의 제 1 프롱(338)은 팁 단부(350) 및 기저 단부(352) 사이에서 연장된다. 기저 단부(352)는 각자의 장착 브래킷(340)에 연결되고, 프롱 팁 단부(350)는 장착 브래킷(340)으로부터 외향으로 연장된다. 상기 한 쌍(336)의 제 1 프롱(338)은 서로 실질적으로 평행하게 배향된다. 연장 위치에서, 한 쌍(336)의 제 1 프롱(338)은 프롱 팁 단부(350)가 하우징 외측 표면(310)으로부터 소정 거리에서 외향으로 전력원 콘센트를 향해 연장되도록 배향된다. 더욱이, 연장 위치에서, 제 1 프롱(338)은 종방향축(322)과 실질적으로 평행하여, 제 1 프롱(338)을 전력원 콘센트 내로 삽입할 수 있게 한다. 수축 위치에서, 제 1 프롱(338)은 프롱 팁 단부(350)가 하우징 외측 표면(310)에 인접하여 놓이도록 배향된다. 더욱이, 제 1 프롱(338)은 종방향 축(322)에 실질적으로 수직인 횡방향축(354)을 따라 배향되고, 챔버(330) 내에 배치되어, 제 1 플러그 조립체(302)가 전력원 콘센트 내로 삽입되는 것을 방지한다.
도 77-82는 제 2 플러그 조립체(304)의 다양한 모습이다. 예시되는 실시예에서, 제 2 플러그 조립체(304)는 하우징 상부 벽체(316)에 피봇가능하게 연결되고, 제 2 플러그 제 1 위치, 즉, 제 1 연장 위치(도 69 및 85에 도시됨), 제 2 플러그 제 2 위치, 즉, 제 2 연장 위치(도 84에 도시됨), 및 제 2 플러그 제 3 위치, 즉, 수축 위치(도 83에 도시됨) 사이에 배치가능하다. 도 69 및 77-82를 참조하면, 제 2 플러그 조립체(304)는 하우징 상부 벽체(316)에 피봇가능하게 연결되는 기저 부재(356)와, 기저 부재(356)에 피봇가능하게 연결되는 제 2 프롱 조립체(358)를 포함한다. 기저 부재(356)는 상부(360)와 하부(362) 사이에서 연장된다. 하부(362)는 기저 부재(356)로부터 외향으로 연장되는 한 쌍의 지지 암(364)을 포함하며, 이러한 한 쌍의 지지 암은 기저 부재(356)가 하우징 외측 표면(310)에 대해 이동가능하도록 하우징 상부 벽체(316)에 연결된다. 예시되는 실시예에서, 기저 부재(356)는 기저 부재(356)를, 예를 들어, 유럽 표준 전력 콘센트와 같은 전력원 콘센트에 적어도 부분적으로 삽입하도록 하는 형태를 가진 외측 표면(366)을 포함한다.
제 2 프롱 조립체(358)는 기저 부재 상부(360)에 피봇가능하게 연결되고, 장착 조립체(368)와, 장착 조립체(368)로부터 외향으로 연장되는 한 쌍(370)의 제 2 프롱(372)을 포함한다. 장착 조립체(368)는 한 쌍의 장착 브래킷(340)과, 장착 브래킷(340)들 사이에 연결되는 지지 로드(342)를 포함한다. 장착 조립체(368)는 제 2 프롱 조립체(358)가 기저 부재(356)에 대해 이동가능하도록 기저 부재(356)에 대해 제 2 프롱 조립체(358)를 연결하기 위해 기저 부재 상부(360)와 제 2 프롱 조립체(358) 사이에 연결되는 적어도 하나의 장착 핀(344)을 또한 포함한다. 더욱이, 장착 핀(344)은 제 2 프롱 조립체(358)가 제 1 연장 위치와 수축 위치 사이에서 이동할 수 있도록 제 2 프롱 조립체(358)를 피봇 축(374) 주위로 피봇가능하게 한다. 추가적으로, 장착 브래킷(340) 중 적어도 하나는 제 2 프롱 조립체(3358)의 배치를 돕기 위해 장착 브래킷(340)의 외측 표면(340)을 따라 배열되는 복수의 디텐트 구멍(348)을 포함한다.
각각의 제 2 프롱(372)은 팁 단부(350) 및 기저 단부(352) 사이에서 연장된다. 기저 단부(352)는 각자의 장착 브래킷(340)에 연결되고, 프롱 팁 단부(350)는 장착 브래킷(340)으로부터 외향으로 연장된다. 제 2 프롱(372) 중 적어도 하나는 제 2 프롱이 팁 단부(350)에서 수렴하도록 장착 브래킷(340)으로부터 사각(376)으로 외향으로 연장된다.
제 1 연장 위치(도 69, 85 참조)에서, 기저 부재(356)는 챔버(330) 내에 배치되고, 한 쌍(370)의 제 2 프롱(372)은 프롱 팁 단부(350)가 하우징 외측 표면(310)으로부터 소정 거리에서 외향으로 전력원 콘센트를 향해 연장되도록 배향된다. 더욱이, 제 1 연장 위치에서, 제 2 프롱(372)은 종방향 축(322)과 실질적으로 평행하여, 제 2 프롱(372)이 전력원 콘센트 내로 삽입될 수 있다. 추가적으로, 기저 부재(356)는 횡방향 축(354)과 실질적으로 평행하여, 제 2 프롱(372)이 기저 부재 상부(360)이 실질적으로 수직이도록 배향된다.
제 2 연장 위치(도 84에 도시됨)에서, 기저 부재(356)는 하우징 외측 표면(310)으로부터 외향으로 전력원 콘센트를 향해 연장되며, 종방향 축(322)을 따라 배향된다. 추가적으로, 제 2 프롱(372)은 기저 부재 상부(360)로부터 외향으로 연장되어 제 2 프롱(372)이 기저 부재(356)와 정렬되게 되고, 종방향 축(322)을 따라 또한 배향되어 기저 부재(356) 및 제 2 프롱(372)이 하우징(300)으로부터 외향으로 전력원 콘센트를 향해 연장된다. 제 1 연장 위치에서, 제 2 플러그 조립체(304)는 예를 들어, 아시아 및/또는 프랑스 표준 전력 콘센트와 같은 제 1 전력원 콘센트 내로 삽입되도록 배향된다. 제 2 연장 위치에서, 제 2 플러그 조립체(304)는 제 1 전력원 콘센트와는 다른 유럽 표준 전력 콘센트와 같은 제 2 전력원 콘센트 내로 삽입되도록 배향된다.
수축 위치에서, 기저 부재(356)는 챔버(330) 내에 위치하고, 제 2 프롱 팁 단부(350)가 하우징 외측 표면(310)에 인접하여 위치한다. 더욱이, 기저 부재(356) 및 제 2 프롱(372)은 횡방향 축(354)을 따라 배향되고 각각 챔버(330) 내에 배치되어, 제 2 플러그 조립체(304)가 제 1 및/또는 제 2 전력원 콘센트 내로 삽입되는 것을 방지하게 된다.
예시되는 실시예에서, 한 쌍(370)의 제 2 프롱(372)은 소정 거리만큼 이격되어 한 쌍(336)의 제 1 프롱(338)이 제 2 프롱(372) 각각 사이에 배치될 수 있고, 제 1 플러그 조립체(302) 및 제 2 플러그 조립체(304)는 수축 위치에 놓여, 제 1 플러그 및 제 2 플러그 조립체(302, 304)가 하우징 외측 표면(310)과 동평면을 이루게 된다.
도 88은 파워 컷-오프 조립체(400)의 개략도다. 도 89는 파워 컷-오프 조립체(400)의 다른 개략도다. 도 90은 파워 컷-오프 조립체(400)의 다른 개략도다. 예시되는 실시예에서, 파워 장치(2)는 전력이 제 1 및 제 2 플러그 조립체(302, 304)로부터 파워 회로 조립체(306)로 전송되는 것을 방지하는데 사용하기 위해 파워 컷-오프 조립체(400)를 또한 포함한다. 예시되는 실시예에서, 파워 컷-오프 조립체(400)는 제 1 플러그 조립체(302)의 위치 및 제 2 플러그 조립체(304)의 위치를 감지하도록 구성되는 감지 조립체(378)(도 69 및 88에 도시됨)를 포함하며, 감지 조립체는 감지된 위치를 표시하는 신호를 마이크로프로세서(86)에 송신한다. 예시되는 실시예에서, 감지 조립체(378)는 제 1 플러그 조립체(302) 및 제 2 플러그 조립체(304)에 연결되는 하나 이상의 자석(380)을 포함하는 적어도 하나의 감지 장치(402)와, 제 1 및 제 2 플러그 조립체(302, 304)의 근접도를 감지하기 위한 하나 이상의 홀 효과 센서(404)를 포함한다. 특히, 예시되는 실시예에서, 감지 조립체(378)는 제 1 플러그 조립체(302)의 위치를 감지하기 위한 제 1 감지 장치(406)와, 제 2 플러그 조립체(304)의 위치를 감지하기 위한 제 2 감지 장치(408)를 포함한다. 제 1 감지 장치(406)는 제 1 플러그 조립체(302)에 연결되는 제 1 자석(382) 및 제 1 센서(410)를 포함한다. 제 2 감지 장치(408)는 제 2 플러그 조립체(304)에 연결되는 제 2 자석(384) 및 제 2 센서(412)를 포함한다.
홀 효과 센서(410, 412)는 자석(380)에 의해 발생되는 자기장의 존재를 감지함으로써 작동한다. 제 1 및 제 2 플러그 조립체(302, 304)가 수축 위치와 연장 위치 사이에서 이동함에 따라, 홀 효과 센서(410, 412)는 각각 제 1 및 제 2 자석(382, 384)에 의해 발생되는 지가장의 상대 강도를 감지하도록 구성되어, 제 1 및 제 2 플러그 조립체(302, 304)의 상대 위치를 결정하게 된다. 예시되는 실시예에서, 홀 효과 센서(410, 412)는 하우징 요홈부(326)의 내부 표면(328) 근처에 위치하고, 제 1 및 제 2 자석(382, 384) 각각은 각각 제 1 및 제 2 플러그 조립체(302, 304)의 장착 브래킷(340)에 연결된다. 다른 실시예에서, 감지 조립체(378)는 제 1 및 제 2 플러그 조립체(302, 304)의 상대 위치를 감지하기 위한 임의의 적절한 감지 장치를 포함할 수 있다.
예시되는 실시예에서, 파워 컷-오프 조립체(400)는 제 1 및 제 2 플러그 조립체(302, 304)로부터 입력 회로(28)에 전력을 선택적으로 전송하기 위해 입력 회로(28)와 제 1 및 제 2 플러그 조립체(302, 304) 사이에 연결되는 입력 전력 관리 시스템(414)을 또한 포함한다. 예시되는 실시예에서, 입력 전력 관리 시스템(414)은 제 1 입력 전력 차단 조립체(416) 및 제 2 입력 전력 차단 조립체(418)를 포함한다. 제 1 입력 전력 차단 조립체(416)는 제 1 플러그 조립체(302)와 입력 회로(28) 사이에 연결된다. 제 2 입력 전력 차단 조립체(418)는 제 2 플러그 조립체(304)와 입력 회로(28) 사이에 연결된다. 추가적으로, 마이크로프로세서(86)는 제 1 및 제 2 입력 전력 차단 조립체(416, 418)에, 그리고, 감지 조립체(378)에 연결되어, 제 1 및 제 2 플러그 조립체(302, 304)의 위치를 검출하고, 제 1 및 제 2 입력 전력 차단 조립체(416, 418)를 작동시켜서 제 1 및 제 2 플러그 조립체(302, 304)로부터 입력 회로(28)로 전력을 선택적으로 전달할 수 있다.
도 89를 참조하면, 예시되는 실시예에서, 제 1 및 제 2 입력 전력 차단 조립체(416, 418) 각각은 제 1 트라이액 장치(420) 및 제 2 트라이액 장치(422)를 포함한다. 제 1 트라이액 장치(420)는 제 1 프롱(424)과 입력 회로(28) 사이에 연결된다. 제 2 트라이액 장치(422)는 제 2 프롱(426)과 입력 회로(28) 사이에 연결된다. 제 1 및 제 2 트라이액 장치(420, 422) 각각은 제 1 및 제 2 프롱(424, 426)이 입력 회로(28)에 전기적으로 연결되는 "온" 상태와, 제 1 및 제 2 프롱(424, 426)이 입력 회로(28)로부터 전기적으로 차단되는 "오프" 상태 사이에서 작동한다. 예시되는 실시예에서, 제 1 및 제 2 입력 전력 차단 조립체(416, 418) 각각에 대한 디폴트 상태는 "오프" 상태다. 작동 중, 마이크로프로세서(86)는 제 1 플러그 조립체(302)의 위치를 감지하고, 입력 회로(28)에 전력을 전달하기 위한 "온" 상태와, 전력이 입력 회로(28)에 전달되는 것을 방지하기 위한 "오프" 상태 사이에서 제 1 입력 전력 차단 조립체(416)를 선택적으로 작동시킨다. 마찬가지로, 마이크로프로세서(86)는 제 2 플러그 조립체(304)의 위치를 감지하여, "온" 상태와 "오프" 상태 사이에서 제 2 입력 전력 차단 조립체(418)를 선택적으로 작동시킨다. 일 실시예에서, 제 1 및 제 2 트라이액 장치(420, 422)는 옵티-트라이액 장치를 포함할 수 있다.
도 90을 참조하면, 일 실시예에서, 제 1 및 제 2 입력 전력 차단 조립체(416, 418)는 제 1 및 제 2 프롱(424, 426)에 연결되는 전기 릴레이(428)를 각각 포함할 수 있다. 각각의 전기 릴레이(428)는 각각 제 1 및 제 2 프롱 조립체(302, 304)로부터 입력 회로(28)에 전력을 선택적으로 전달하기 위해 "온" 상태와 "오프" 상태로 작동가능하다.
예시되는 실시예에서, 입력 전력 관리 시스템(414)은 마이크로프로세서(86)의 부트-업 또는 스타트-업 모드 중 사용하기 위해 마이크로프로세서(86)에 전력을 전달하도록 마이크로프로세서(86)와 제 1 및 제 2 플러그 조립체(302, 304)에 연결되는 부트-스트랩 회로(430)를 또한 포함한다. 부트-스트랩 회로(430)는 스타트-업 중 각자의 플러그 조립체(302, 304)로부터 마이크로프로세서(86)로 소량의 전력을 전달하기 위해 제 1 및 제 2 입력 전력 차단 조립체(416, 418)의 핫-사이드(hot-side)에 전기적으로 연결된다. 일 실시예에서, 부트-스트랩 회로(430)는 제 2 전력 회로(24)일 수 있다.
전력 입력 관리
충전기 인클로저는 2개의 자체 내장 파워 커넥터 - 미국 플러그 및 유럽/아시아 플러그 - 를 하우징한다. 이는 사용자를 위험 전압에 노출시킬 가능성을 방지하기 위해 전력 입력 연결의 일부 관리를 필요로한다. 부트스트랩 시스템의 이용을 통해, 마이크로프로세서는 이들 중 하나가 플러그-인 되어 있는 한, 커넥터로부터 전력에 액세스할 수 있고, 이와 동시에 두 커넥터 모두 충전기 자체에 부착되지 않게 한다.
홀 효과 장치 및 소형 자석의 이용을 통해, 포함된 플러그 중 어느 것이 연장되는지를 마이크로프로세서가 결정하는 것이 가능하다. 이러한 자계는 플러그 자체의 장착물에 매립된 소형 자석에 의해 제공된다. 플러그가 닫힌 위치에 있을 때, 자체 홀 효과 장치는 자석을 감지하고 따라서, 플러그가 닫혀있음을 알게 된다. 플러그가 연장되면, 자석이 각자의 홀 효과 장치로부터 멀리 이동하고, 이 액션에 의해, 연장을 마이크로프로세서에 알린다.
2개의 플러그의 4개의 상태가 가능하다. 이는 다음과 같다:
[1.] 두 플러그 모두 닫혀있다. 가용 전력이 없기 때문에, 마이크로프로세서가 이 상태를 모른다.
[2.] 미국 플러그가 연장된다. 마이크로프로세서는 미국 홀 효과 장치에 의해 이 상태를 경계한다.
[3.] 유럽/아시아 플러그가 연장된다. 마이크로프로세서는 유럽/아시아 홀 효과 장치에 의해 이 상태를 경계한다.
[4.] 두 플러그 모두 연장된다. 마이크로프로세서가 이 상태를 알 때, 이를 "폴트"(fault) 조건으로 간주한다.
상태 2 또는 상태 3이 존재할 때, 마이크로프로세서는 옵토트라이액 또는 릴레이로 하여금 각자의 파워 커넥터를 충전 시스템에 연결되게 하고, 따라서, 배터리 충전을 시작시킬 수 있다. 상태 1은 가용 전력이 없기 때문에 비실용적이며, 상태 4는 "폴트" 조건으로 간주되어 어느 플러그도 연결되지 않는다. 이는 이러한 이용을 통해 노출될 수 있는 비연결 플러그를 사용자가 건드리도록 확장 코드 또는 유사 장치를 통해 사용자가 시스템에 연결되는 경우에 위험한 상황이 발생하는 것을 방지한다.
산업적 이용가능성
본 발명의 일 형태에서, 파워 회로(10, 24)는 예를 들어, USB 포트(22, 26)를 통해, 또는 비-변압기 "다이얼-에이-볼티지" 회로로부터, 연결되는 외부 장치에 명시된 전력 출력 신호를 전달하는 것을 목표로한다(도 20 및 21). 대부분의 외부 장치는 정확하게 작동하기 위해 순수 직류 전류(DC) 신호를 필요로하지 않는다. 많은 외부 장치들은 교류 전류(AC) 및 DC의 조합을 가진 전력 신호로 작동할 것이다. AC 및 DC의 조합을 가진 전력 출력 신호를 이용할 때의 중요한 고려사항은 피크 값이 소정의 임계치를 넘지 않게 하는 것이다. 이러한 임계치는 통상적으로, PSSoC/PSSiP 에너지 웰 반도체 발명 또는 여기서 도시되는 회로로 본 발명을 이용하여 실현되는 순수 DC 전력 출력 신호의 값이다. 예를 들어: USB 장치는 통상적으로 5V DC 전력 신호를 필요로한다. 임계치는 5V이고, 따라서, 복합 AC/DC 신호의 피크 값은 5V를 넘을 수 없다. 전력 출력 신호가 임계치를 넘지 못하도록, 제어 요소는 DC보다 출력 전력 신호의 피크 값, 또는, 평균 성분을 감지할 것이다. AC 성분이 없을 경우, 발명의 출력 전력 신호의 피크 값이 DC 성분과 동일하다.
파워 장치(2)는 요망 고정 전압을 공급할 것이다. 주어진 장치의 경우에, 요망 전압은 다를 수 있다. 예를 들어, 셀 폰의 경우, 요망 전압은 통상적으로 5볼트다. (마이크로프로세서로부터) 출력 신호의 주파수는 목표 전압을 항상 공급하도록 조정된다. 여기서 설명되는 주파수 발명에서, 부하가 더 많은 전류를 필요로할 경우, 주파수가 증가하여 고정 출력 전압이 수용가능한 범위에 머무르게 된다. 여기서 설명되는 PSSoC/PSSiP 발명에서, 다양한 에너지 웰로부터 더 많은 에너지를 취하고, 이러한 에너지 웰 자체는 내부에 수용된 구분된 부분들의 전압을 가진다. 서로 다른 전압을 요구하는 서로 다른 장치의 경우에, 파워 장치(2)는 연속적으로 큰 전압을 출력할 것이고, 전류를 모니터링할 것이다. 서로 다른 전압을 요구하는 서로 다른 장치의 경우에, PSSoC/PSSiP는 태핑되는 특정 에너지 웰에 따라, 큰 전압을 연속적으로 출력할 것이다. 임계 전류가 파워 장치(2)로부터 또는 PSSoC/PSSiP 에너지 웰로부터 인출되고 있을 때, 마이크로프로세서는 노트북 및/또는 랩탑과 같은 장치의 경우, 출력이 어떤 전압으로 (가령, 5볼트, 9볼트, 12볼트, 또는 심지어 19.6볼트까지) 제어되어야하는지에 관한 임계 결정을 행한다.
본 발명의 다른 형태에서, 배터리 및/또는 충전 커패시터(수퍼캡 98) 또는 가변 전압 에너지 웰 래더 파워 IC는 마이크로프로세서(86)에 전력 공급을 위해 전력 저장 장치로 사용될 수 있다. 또한, 피드백 루프로부터 통제되는 전류는, 마이크로프로세서에 전달될 수 있고, 따라서, 마이크로프로세서에 대한 초기 전력 고급의 필요성이 없어진다. PSSoC/PSSiP의 경우에, 에너지는 "부트스트랩"용 전력으로 기능하도록 초저누설 MOSFET을 이용하여 필요할 때까지 에너지 웰에 저장된다. 충전 사이클 시작을 위해 충전 상태, 그리고, 부하, 즉, 장치의 애플리케이션이 검출되도록 항상 수퍼캡(98) 및/또는 배터리 및/또는 PSSoC/PSSiP에 의해 충전되거나, 또는 전기 공급원을 통해 마이크로프로세서를 온 상태로 유지시키는 것이 바람직하다. 정규 충전 작동 중, 전력이 충전 출력 중 하나로부터 전환되어 수퍼캡(98) 및/또는 배터리를 충전하기 위한 전력을 제공한다. 파워 장치(2)가 첫번째로 사용되거나 소정 시간 주기 동안 비활성 상태인 경우에, 부트스트랩 전력 공급원이 초기 전력을 공급하도록 임시로 가동될 수 있다. 수퍼캡(98) 및/또는 배터리가 충전되면, 부트스트랩 전력 공급원이 턴-오프될 수 있다.
본 발명의 다른 형태에서, 파워 장치(2) 및 PSSoC/PSSiP는 뱀파이어 부하를 제거한다. 마이크로프로세서(86) 및 피드백 루프는 충전 장치로부터 전류의 인출을 계속적으로 모니터링한다. 충전 사이클의 개시로부터, 전류 인출을 분석하는 표가 마이크로프로세서(86)에 형성된다. 충전 사이클 중, 마이크로프로세서(86)는 전류 센서 저항기(78)를 통해 충전 장치에 의해 소모되고 있는 전류 인출을 계속 모니터링한다. 마이크로프로세서(86)는 그 후 이러한 인출을 분석하고, 완전 충전 장치로 인해 전류 인출이 시들해지기 시작할 때를 보고한다. 마이크로프로세서(86)는 충전 장치가 완전 충전에 접근함에 따라 전류가 감소할 때를 감지하도록 또한 감시를 멈추지 않는다. 전체 충전 사이클을 통해 충전 장치로 전류의 초기 유출로부터, 마이크로프로세서(86)는 충전 장치가 완전히 또는 거의 완전히 충전될 때(그리고 전류 인출이 제로에 접근할 때)를 결정하기 위한 알고리즘을 이용한다. 그 후, 파워 장치(2)는 유입 공급원으로부터 전력을 셧오프시키고, 유입 공급원으로부터 충전 및 전력 인출을 셧다운시킨다. 이는 "웨이크 업" 루틴을 이용하여 실현될 수 있어서, 시스템이 지정 시간 주기 동안 "슬립"(sleep) 상태로 진행되고, 그 후 장치가 부착되는 경우 감지를 위해 웨이크-업한다. 발명의 다른 실시예에서, "웨이크 업" 루틴의 이용보다, 클럭 시간이 실질적으로 제로로 감소하여, 마이크로컨트롤러에 전력을 공급하기에 딱 충분한 전력을 제공하게 되고, 그 후 장치가 부착되었는지 여부를 감지한다. 또한, 파워 장치(2)는 전류 인출 감지에 의해 장치가 연결되었을 때를 검출할 수 있다. 전류 인출이 전혀 없을 때 언제라도 파워 장치는 셧오프되어, 충전 장치가 여전히 벽체 콘센트에 꼽혀있지만 어떤 폰도 부착되지 않은 때, 통상적으로 존재하는 진행중인 전기 낭비를 피할 수 있다.
예시되는 실시예에서, 제 1 전력 블록 또는 입력 회로(28)는 60Hz 주파수, 120볼트(북미 표준) 또는 50Hz 주파수, 220-240볼트(유럽 표준)으로 구성되는 메인, 즉, 소싱된 전력(18)에 연결된다. 이 전력은 AC를 맥동 DC로 정류하는 전파 브리지(full wave bridge)(30)에 공급된다. 이러한 맥동 DC는 커패시터(36, 38) 및 인덕터(32)의 이용을 통해 연속적 DC 전압으로 변환된다. 공급되는 DC 전압은 북미 표준의 경우 대략 180V DC이고, 유럽 표준의 경우 대략 360V DC다.
충전 전달 시스템은 4개의 포트를 통해 고주파수 방형파를 전달하도록, 마이크로프로세서(86)를 이용하여 시작된다. 이 신호들은 아이솔레이터 장치(88, 90)를 통해 각자의 FET 드라이버 서브조립체(50A, 50B)에 공급된다. 서브조립체(50A)의 경우에, 하이사이드 아이솔레이터(90)로부터의 신호는 게이트를 통해 FET(62)에 공급된다. FET(62)의 용도는 로직 레벨(3.3V 피크 투 피크)로부터 파워 FET(42)를 구동시키는데 요구되는 약 15V 피크 투 피크 전압 레벨로 방형파의 전압 스윙을 증가시키는 것이고, 제 1 드라이버 회로(50A)는 로우사이드 드라이버 FET를 또한 지니며, 이러한 FET는 제 1 아이솔레이터의 게이트(56) 내로 주입되는 로우사이드 아이솔레이터(88)로부터 공급된다. 이 신호는 증폭 및 인버팅되어, 후속 FET(58)에 공급된다. 이 신호는 또한 증폭되고 그 후 인버팅되어, 각자의 파워 FET(44)를 구동하기에 적절한 15V 피크 투 피크 신호를 생성한다.
2개의 파워 FET(42, 44)는 "토템 폴"(Totem Pole) 구조로 설정된다. "토템 폴"(42)의 상부는 입력 회로(28)로부터 공급되는 DC 전압을 공급받는다. 하부 FET(44)는 접지부에 부탁되는 소스를 가진다. 이러한 배열은 북미 표준의 경우 180V의 피크 투 피크 값으로, 그리고 유럽 표준의 경우 360V의 피크 투 피크 값으로, 회로(50A)에 의해 공급되는 방형파를 전달하도록 "토템 폴" 정션(52)을 기능시킨다.
회로(50B, 40B)는, (54)에서 전달되는 방형파가 (52)의 방형파와 180도 위상차를 갖는 점을 제외하곤, 앞서 설명한 회로(50A, 40A)와 동일하게 기능한다.
이 두 방형파는 커패시터(70A)를 통해 신호(52)에 의해 공급되는 전파 브리지를 지닌 주파수 의존 반응 장치 내로 공급된다. 브리지의 하부는 커패시터(70B)를 통해 신호(54)가 공급된다. 커패시터(70A, 70B)는 높은 피크 투 피크 입력(180V 내지 360V 피크 투 피크)으로부터 AC 전압 출력을 10VAC 근방의 더 관리가능한 전압으로 감소시키기 위한 크기(커패시턴스 값)를 갖는다. 브리지(74)의 정류된 출력은 출력 회로(16)로 공급된다. 이러한 출력 회로는 전도체(76) 및 커패시터(80)로 구성되어, 브리지(74)로부터 맥동 DC를 비통제(unregulated) DC 전압으로 변환한다.
회로(16)의 균형은 저항기(82, 84) 및 전류 감지 저항기(78)로 구성되는 전압 감지 조립체로 구성된다. 전압 감지 조립체는 마이크로프로세서의 A/D 컨버터 중 하나에 출력 전압(충전 장치에 전달되는 전압)의 표현을 전달한다. 감지 저항기(78)는 충전 장치에 의해 소모되고 있는 전류의 표현인 전압을 전달한다. 이 신호는 마이크로프로세서 내 다른 A/D 컨버터에 공급된다. 이 신호들을 이용하여, 마이크로프로세서는 충전 장치의 전류 요건에 관계없이 출력 전압을 정밀 5VDC로 조정할 수 있다.
도 19를 참조하면, 부트 시간 방법(200)이 도시된다. 부트 시간에, 시스템은 블록(202)에서 충전 루틴을 개시한다. 마이크로프로세서(86)는 그 후, 부하가 존재(블록(206))하는지를 알기 위해 블록(204)에서 전류 감지를 체크한다. 존재하지 않을 경우, 마이크로프로세서(88)는 충전 루틴을 턴-오프시키고(블록(208)) 슬립 주기(sleep period)에 들어간다(블록(210)). 슬립 주기 후, 방법(200)은 충전 루틴(블록(202))으로 되돌아간다. 방법(200)은 부하가 존재하지 않는 한 이 루프에 머무를 것이다.
부하가 존재할 경우(블록(206)), 방법(200)은 전압 세트를 체크한다(블록(212)). 시스템은 그 후 판독한 값을 대역 내 수용가능 전압과 비교한다(블록(214)). 전압이 대역외가 아닐 경우(블록(214)), 루틴은 슬립(sleep)으로 진행된다(블록(210)). 전압이 대역외일 경우(블록(214)), 루틴은 그 후 너무 높거나 너무 낮은지를 체크한다(블록(220)).
전압이 너무 높을 경우, 시스템은 출력 주파수를 결정하고(블록(218)), 출력 주파수가 최저 허용가능 세팅에 있는지를 체크한다(블록(216)). 만약 그러할 경우, 루틴은 슬립 상태로 진행한다(블록(210)). 그렇지 않을 경우, 마이크로프로세서는 다시 한번 전압 감지를 체크한다(블록(212)). 마이크로프로세서(86)는 출력 전압이 요망 양으로 감소하였거나 최저 허용가능 세팅에 도달할 때까지 이 루프를 계속할 것이다.
전압이 너무 낮을 경우, 마이크로프로세서(86)는 출력 주파수를 증분시키고(블록(222)), 그 후, 출력 주파수가 최고 허용가능 세팅에 있는지를 체크한다(블록(224)). 만약 그러할 경우, 루틴은 슬립 상태로 진행한다(블록(210)). 아닐 경우, 방법(200)은 다시 한번 전압 감지를 체크한다(블록(212)). 방법(200)은 출력 전압이 요망 양까지 증가하거나 최고 허용가능 세팅에 도달할 때까지 이 루프를 계속한다.
발명의 다른 형태에서, PSSoC/PSSiP는 유선 또는 무선 커넥터를 이용하여 회로에서 연결될 수 있어서, 가정 효율 명령 센터(Home Efficiency Command center), 랩탑, 태블릿, 또는 셀 폰과 같은 원격 소스로부터 턴온/셧오프 명령을 수신할 수 있게 한다.
도 91-93은 파워 회로(10)를 포함하는 소비자 전자 장치(600)의 등각투상도다. 도 94는 전압 감소 회로(11)를 하우징하기 위한 복수 칩 모듈(602)의 등각투상도다. 예시되는 실시예에서, 파워 장치(2)는 장착 조립체 B를 이용하여 소비자 전자 장치(600)의 하우징에 탈착가능하게 연결되는 탈착가능 충전기 하우징(D를 포함한다. 장착 조립체 B는 소비자 전자 장치(600)에 충전기 하우징 D를 탈착가능하게 연결하도록 구성된다. 탈착가능 충전기 하우징 D는 폴딩 프롱 C(106A, 106B)를 또한 포함한다. 파워 장치(2)는 전압 감소 회로(11)를 포함하는, 탈착가능 충전기 하우징 D 내에 하우징된 복수 칩 모듈 E(602)를 또한 포함한다. 릴 조립체(reel assembly) A는 소비자 전자 장치(600)에 연결되고, 소비자 전자 장치의 작동 회로에 파워 회로(10)를 전기적으로 연결하기 위해 5v 파워 코드를 포함한다.
소비자 및 전자 장치 응용예
변압기의 각각의 권선이 하나의 전류만을 출력할 수 있기 때문에, 하이브리드 칩 상에서만큼 작은 다이얼-에이-볼티지 시스템을 갖는 기능은 큰 장점이 된다. 첫번째로 열이 제거되고, 두번째로 기존 변압기 기반 시스템과 연관된 부품 수를 크게 감소시킬 것이며, 마지막으로 에너지 효율적이다. 추가적으로, 외부의 "조사표" 및 정보의 추가는 소비자로부터 명령받을 때 또는 사용 중이 아닐 때 셧다운되고 소비자의 습관을 학습하도록 PSSoC/PSSiP 온보드를 가진 임의의 소비자 장치를 가능하게 한다.
현재, 서로 다른 수만개가 넘는 외부 전력 공급원 및/또는 임베디드 전력 공급 변압기 시스템 및 부품들이 존재한다. PSSoC/PSSiP를 이용하여, 이들은 크게 감소될 것인데, 왜냐하면, 칩 상의 다이얼-에이-볼티지 시스템은 전력 출력의 많은 변수들이 단일 소스로부터 나타날 수 있게 하고, 따라서, 이와 동시에, 하나의 소비자 제품 내에, 그리고 이러한 소비자 부품 내에 수용된 회로에, 종종 요구되는 서로 다른 전압을 공급할 수 있기 때문이다.
본 발명의 많은 변형예 및 변화들이 위 설명에 비추어 가능하다. 발명은 첨부된 청구범위의 범위 내에서 구체적으로 설명되는 것을 넘어 실현될 수 있다.
본 설명의 설명은 예를 이용하여 발명을 개시하고, 최적 모드를 포함하며, 당 업자로 하여금 발명을 실시할 수 있게 하고, 임의의 장치 또는 시스템의 제조 및 이용과, 채택된 방법의 수행을 포함한다. 발명의 특허가능 범위는 청구범위에 의해 규정되고, 당 업자에게 나타나는 다른 예들을 포함할 수 있다. 발명의 다른 형태 및 특징은 도면, 개시문, 및 첨부 청구범위의 연구로부터 얻을 수 있다. 발명은 첨부 청구범위의 범위 내에 구체적으로 설명되는 것 이상으로 실시될 수 있다. 첨부 청구범위 내에 나열된 단계 및/또는 기능들은, 단계 및/또는 기능들의 순서가 기재되어 있지만, 임의의 구체적 작동 순서로 제한되지 않는다.
발명의 다양한 실시예의 구체적 특징들이 일부 도면에 도시되고 일부 도면에는 도시되지 않지만, 이는 편의적인 사항에 불과하다. 발명의 원리에 따르면, 도면의 임의의 특징은 다른 도면의 특징과 조합하여 참조 및/또는 청구될 수 있다.

Claims (23)

  1. 스위칭 소자 및 주파수 의존 반응 소자를 포함하는 장치에 있어서,
    상기 스위칭 소자는 전력원에 연결되고, 상기 스위칭 소자는 입력 전압 레벨을 가진 직류(DC) 입력 전력 신호를 수신하도록 구성되고, 제어 신호를 수신하도록 구성되며, DC 입력 전력 신호 및 제어 신호의 함수로 교류(AC) 전력 신호를 생성하도록 구성되고, 상기 AC 전력 신호는 입력 전압 레벨 및 주파수를 가지며, 상기 AC 전력 신호의 주파수는 상기 제어 신호에 응답하며,
    상기 주파수 의존 반응 소자는 상기 스위칭 소자에 전기적으로 연결되어, AC 전력 신호를 수신하고, 입력 전압 레벨과는 다른 출력 전압 레벨을 가진 DC 출력 전력 신호를 생성하며, 상기 주파수 의존 반응 소자는 AC 전력 신호의 주파수에 비해 요망 전압의 DC 출력 전력 신호를 실현하도록 선택되고, 상기 스위칭 소자는 상기 출력 전압 레벨에 기초하여 AC 전력 신호의 주파수를 조정하도록 구성되어,상기 요망 전압 레벨의 DC 출력 전력 신호를 생성하는
    장치.
  2. 스위칭 소자와, 주파수 의존 반응 소자와, 제어 요소를 포함하는 장치에 있어서,
    상기 스위칭 소자는 전력원에 연결되고 한 쌍의 트랜지스터를 포함하며, 상기 스위칭 소자는 입력 전압 레벨을 가진 직류(DC) 입력 전력 신호를 수신하도록 구성되고, 제어 신호를 수신하도록 구성되며, DC 입력 전력 신호 및 제어 신호의 함수로 교류(AC) 전력 신호를 생성하도록 구성되고, 상기 AC 전력 신호는 입력 전압 레벨 및 주파수를 가지며, 상기 AC 전력 신호의 주파수는 상기 제어 신호에 응답하며,
    상기 주파수 의존 반응 소자는 제 1 쌍의 트랜지스터에 전기적으로 연결되어, AC 전력 신호를 수신하고, 입력 전압 레벨과는 다른 출력 전압 레벨을 가진 DC 출력 전력 신호를 생성하며, 상기 주파수 의존 반응 소자는 AC 전력 신호의 주파수에 비해 요망 전압의 DC 출력 전력 신호를 실현하도록 선택되고,
    상기 제어 요소는 상기 스위칭 소자 및 주파수 의존 반응 소자에 연결되고, 상기 제어 요소는 DC 출력 전력 신호의 실제 전압을 감지하고 전달되는 제어 신호응답성으로 수정하여, 요망 전압의 DC 출력 전력 신호를 실현하도록 AC 파워 신호의 주파수를 조정하기 위해 스위칭 소자를 정밀 튜닝하는
    장치.
  3. 교류(AC) 전력원으로부터 요망 전압 레벨의 전력을 제공하기 위한 파워 회로에 있어서,
    AC 전력원에 전기적으로 연결되어, AC 전력원으로부터 AC 입력 전력 신호를 수신하고, 입력 전압 레벨을 가진 직류(DC) 입력 전력 신호를 생성하기 위한, 정류 회로와,
    상기 정류 회로에 연결되고 제 1 및 제 2 쌍의 트랜지스터를 포함하는 스위칭 소자 - 상기 제 1 및 제 2 쌍의 트랜지스터는 각각 하이-사이드 출력 및 로우-사이드 출력을 구동하여 상기 정류 회로로부터 DC 입력 전력 신호를 수신하고 상기 입력 전압 레벨 및 주파수를 가진 AC 전력 신호를 생성하며, 상기 AC 전력 신호의 주파수는 제어 신호에 응답함 - 와,
    상기 스위칭 소자에 연결되어, 상기 스위칭 소자에 상기 제어 신호를 전달하는, 제어 요소와,
    상기 제 1 및 제 2 쌍의 트랜지스터에 전기적으로 연결되어, AC 전력 신호를 수신하고, 상기 입력 전압 레벨과는 다른 출력 전압 레벨을 가진 DC 출력 전력 신호를 생성하는, 주파수 의존 반응 소자 - 상기 주파수 의존 반응 소자는 제 1 및 제 2 반응 요소 및 정류기를 포함하고, 상기 제 1 및 제 2 반응 요소는 각각 하이-사이드 및 로우-사이드 출력에, 그리고 정류기에, 전기적으로 연결되고, 교류(AC) 전력 신호의 주파수에 대해 요망 전압의 DC 출력 전력 신호를 실현하도록 선택되며, 상기 제어 요소는 상기 스위칭 요소에 전달되는 제어 신호를 수정하도록 구성되어, 상기 요망 전압의 DC 출력 전력 신호를 실현하도록 AC 전력 신호의 주파수를 조정하기 위해 상기 스위칭 소자를 정밀 튜닝함 - 를 포함하는
    파워 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 주파수 의존 반응 소자는 적어도 하나의 반응 요소를 포함하는
    장치.
  5. 제 4 항에 있어서,
    상기 적어도 하나의 정류 반응 요소는 커패시터인
    장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 출력 전력 신호는 AC 신호 성분을 포함하고, 상기 전압 레벨은 피크 전압인
    장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 스위칭 소자 및 주파수 의존 반응 소자에 연결되는 제어 요소를 더 포함하며,
    상기 제어 요소는 상기 DC 출력 전력 신호의 실제 전압을 감지하고, 전달되는 제어 신호를 응답하여 수정하여, 요망 전압의 DC 출력 전력 신호를 실현하기 위해 AC 전력 신호의 주파수를 조정하도록 상기 스위칭 소자를 정밀 튜닝하는
    장치.
  8. 제 7 항에 있어서,
    상기 제어 신호는 관련 주파수를 갖고, 상기 제어 요소는 요망 전압의 실현을 위해 상기 DC 출력 전력 신호의 실제 전압에 응답하여 상기 제어 신호의 주파수로 수정되는
    장치.
  9. 제 7 항에 있어서,
    상기 제어 신호는 소정 주기를 가진 주파수 변조 신호이고, 상기 제어 요소는 요망 전압의 실현을 위해 상기 DC 출력 전력 신호의 실제 전압에 응답하여 상기 주기를 수정하는
    장치.
  10. 제 7 항에 있어서,
    상기 제어 요소는 전달되는 전류를 모니터링하고, 부하가 없을 때 또는 부하의 배터리가 완전 충전 또는 거의 완전 충전 상태일 때 셧오프되는
    장치.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 스위칭 소자는 토템 폴 구조로 적어도 한 쌍의 트랜지스터를 포함하는
    장치.
  12. 제 11 항에 있어서,
    상기 스위칭 소자의 출력은 출력 전류 전력 신호를 포함하는
    장치.
  13. 제 11 항에 있어서,
    상기 적어도 한 쌍의 트랜지스터 내의 트랜지스터들은 180도 위상차로 작동하는
    장치.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 스위칭 소자는 제 1 및 제 2 쌍의 트랜지스터를 포함하고, 각 쌍의 트랜지스터는 토템 폴 구조인
    장치.
  15. 제 14 항에 있어서,
    상기 제 1 및 제 2 쌍의 트랜지스터의 출력은 출력 전류 전력 신호를 포함하는
    장치.
  16. 제 14 항에 있어서,
    상기 제 1 및 제 2 쌍의 트랜지스터 내의 트랜지스터들은 180도 위상차로 작동하는
    장치.
  17. 제 14 항에 있어서,
    상기 제 1 및 제 2 쌍의 트랜지스터들의 출력은 180도 위상차를 갖는
    장치.
  18. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 주파수 의존 반응 소자는 상기 스위칭 소자에 연결되는 적어도 하나의 반응 요소를 포함하고, 상기 적어도 하나의 반응 요소는 임피던스를 가지며, 상기 주파수 의존 반응 소자는 상기 임피던스의 함수로 선택되는
    장치.
  19. 제 18 항에 있어서,
    상기 적어도 하나의 반응 요소는 커패시터인
    장치.
  20. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 주파수 의존 반응 소자에 전기적으로 연결되는 범용 시리얼 버스 포트를 더 포함하는
    장치.
  21. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제어 요소에 연결되는 발광 소자를 더 포함하며,
    상기 제어 요소는 전력이 공급되고 있을 때 상기 발광 소자를 턴-온시키는
    장치.
  22. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    전력원에 연결되는 제 2 스위칭 소자 - 상기 제 2 스위칭 소자는 제 2 제어 신호를 수신하도록 구성되고 제 2 AC 전력 신호를 생성하도록 구성되며, 상기 제 2 AC 전력 신호의 주파수는 상기 제 2 제어 신호에 응답함 - 와,
    상기 제 2 스위칭 소자에 전기적으로 연결되어, 상기 제 2 AC 전력 신호를 수신하고 제 2 전압 레벨을 가진 제 2 DC 출력 전력 신호를 생성하는, 제 2 주파수 의존 반응 소자 - 상기 제 2 주파수 의존 반응 소자는 제 2 AC 전력 신호의 주파수에 대해 요망 제 2 전압의 상기 제 2 DC 출력 전력 신호를 실현하도록 선택됨 - 를 더 포함하는
    장치.
  23. 제 37 항에 있어서,
    상기 제 1 출력 전압 레벨은 5볼트, 9볼트, 12볼트, 또는 19.6볼트 중 하나이고, 상기 제 2 출력 전압 레벨은 5볼트, 9볼트, 12볼트, 또는 19.6볼트 중 다른 하나인
    장치.
KR1020157006724A 2012-08-17 2013-08-16 파워 장치 KR20150045480A (ko)

Applications Claiming Priority (31)

Application Number Priority Date Filing Date Title
US13/588,262 2012-08-17
AU2012216284 2012-08-17
US13/588,262 US9520799B2 (en) 2012-08-17 2012-08-17 Power device
AU2012216284A AU2012216284B1 (en) 2012-08-17 2012-08-17 Power device
US201361762762P 2013-02-08 2013-02-08
US201361762785P 2013-02-08 2013-02-08
US201361762723P 2013-02-08 2013-02-08
US61/762,723 2013-02-08
US61/762,785 2013-02-08
US61/762,762 2013-02-08
US13/843,401 US9991821B2 (en) 2012-08-17 2013-03-15 Transformerless multiple output capable power supply system
US13/843,401 2013-03-15
US13/841,944 2013-03-15
US13/841,944 US9153914B2 (en) 2012-08-17 2013-03-15 Power device having multiple modes of operation
US201361809080P 2013-04-05 2013-04-05
US61/809,080 2013-04-05
US201361809732P 2013-04-08 2013-04-08
US61/809,732 2013-04-08
US201361835438P 2013-06-14 2013-06-14
US61/835,438 2013-06-14
US201361841079P 2013-06-28 2013-06-28
US61/841,079 2013-06-28
US201361844784P 2013-07-10 2013-07-10
US61/844,784 2013-07-10
US201361847473P 2013-07-17 2013-07-17
US61/847,473 2013-07-17
US201361857373P 2013-07-23 2013-07-23
US61/857,373 2013-07-23
US201361859445P 2013-07-29 2013-07-29
US61/859,445 2013-07-29
PCT/US2013/055402 WO2014028866A2 (en) 2012-08-17 2013-08-16 Power device

Publications (1)

Publication Number Publication Date
KR20150045480A true KR20150045480A (ko) 2015-04-28

Family

ID=52629162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157006724A KR20150045480A (ko) 2012-08-17 2013-08-16 파워 장치

Country Status (6)

Country Link
EP (1) EP2885864A2 (ko)
JP (1) JP2015529442A (ko)
KR (1) KR20150045480A (ko)
CA (1) CA2882803A1 (ko)
SG (1) SG11201501181RA (ko)
WO (1) WO2014028866A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153914B2 (en) * 2012-08-17 2015-10-06 Advanced Charging Technologies, LLC Power device having multiple modes of operation
AU2013216675B1 (en) 2013-08-16 2014-01-23 Konami Gaming, Inc. Gaming device and methods of allowing a player to play a gaming device having reels with symbol selection areas
WO2016208685A1 (ja) 2015-06-26 2016-12-29 オリンパス株式会社 内視鏡電源供給システム
KR102232805B1 (ko) * 2021-01-27 2021-04-01 김인환 에어컨용 공기 살균기
CN112928808B (zh) * 2021-01-28 2022-12-13 湖南炬神电子有限公司 一种GaN充电器控制电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123967A (ja) * 1988-11-01 1990-05-11 Hitachi Metals Ltd Ｄｃ−ｄｃコンバータ
US5134307A (en) * 1989-05-18 1992-07-28 Hirotami Nakano Uninterruptible power supply apparatus and isolating method thereof
JPH03235657A (ja) * 1990-02-07 1991-10-21 Sumitomo Metal Ind Ltd Ｄｃ―ｄｃコンバータ
DE4413383C2 (de) * 1994-04-20 1996-02-22 Licentia Gmbh Schaltungsanordnung zur Erzeugung von Betriebsspannungen für Eingabe-Ausgabebaugruppen von Automatisierungsgeräten
JPH0947018A (ja) * 1995-07-25 1997-02-14 Sony Corp Ｄｃ−ｄｃコンバータ
JPH10215564A (ja) * 1997-01-30 1998-08-11 Sharp Corp チャージポンプ型ｄｃ−ｄｃコンバータ
AU753215B2 (en) * 1998-07-21 2002-10-10 Metrixx Limited Signalling system
JP3606779B2 (ja) * 1999-12-20 2005-01-05 富士電機ホールディングス株式会社 電気自動車の電源システム
JP2001197726A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd スイッチトキャパシタ型ｄｃ／ｄｃコンバータ
CA2431689A1 (en) * 2003-06-16 2004-12-16 Liu Canus Zero-current switched resonant converter
US7190210B2 (en) * 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
JP5263508B2 (ja) * 2008-09-18 2013-08-14 住友電気工業株式会社 電圧変換回路
JP5538791B2 (ja) * 2009-09-24 2014-07-02 独立行政法人国立高等専門学校機構 スイッチトキャパシタ電源装置
EP2306626A1 (en) * 2009-09-30 2011-04-06 Nxp B.V. Voltage conversion circuit

Also Published As

Publication number Publication date
JP2015529442A (ja) 2015-10-05
EP2885864A2 (en) 2015-06-24
CA2882803A1 (en) 2014-02-20
SG11201501181RA (en) 2015-03-30
WO2014028866A2 (en) 2014-02-20
WO2014028866A3 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
US9729065B2 (en) Power device for delivering power to electronic devices and methods of assembling same
AU2016204859B2 (en) Electrical circuit for delivering power to consumer electronic devices
US9729064B2 (en) Electrical circuit for delivering power to consumer electronic devices
US8687392B2 (en) Power converter with automatic mode switching
US20170133842A1 (en) Electrical circuit for delivering power to consumer electronic devices
US20090079385A1 (en) Solar powered battery charger using switch capacitor voltage converters
CN102843050B (zh) 改善开关电源系统输出特性的方法和电路
US8502420B1 (en) Power supply architecture for controlling and monitoring isolated output modules
Hwang et al. 21.8 An all-in-one (Qi, PMA and A4WP) 2.5 W fully integrated wireless battery charger IC for wearable applications
KR20150045480A (ko) 파워 장치
CN104782040A (zh) 电源装置
US9991821B2 (en) Transformerless multiple output capable power supply system
US10164540B2 (en) Bi-directional feedback pin
EP2904697A1 (en) Electrical circuit for powering consumer electronic devices
CN206691052U (zh) 多输入汽车电源电路
CN115603302A (zh) 待机状态供电方法
CN117833681A (zh) 电源适配器的反激电路和电源适配器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right