KR20150043485A - 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템 및 방법 - Google Patents

양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20150043485A
KR20150043485A KR1020157006698A KR20157006698A KR20150043485A KR 20150043485 A KR20150043485 A KR 20150043485A KR 1020157006698 A KR1020157006698 A KR 1020157006698A KR 20157006698 A KR20157006698 A KR 20157006698A KR 20150043485 A KR20150043485 A KR 20150043485A
Authority
KR
South Korea
Prior art keywords
ljj
quantum
applying
flux
superconducting circuit
Prior art date
Application number
KR1020157006698A
Other languages
English (en)
Other versions
KR101766553B1 (ko
Inventor
퀜틴 피. 허
?틴 피. 허
오퍼 나만
안나 와이. 허
Original Assignee
노스롭 그루먼 시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스롭 그루먼 시스템즈 코포레이션 filed Critical 노스롭 그루먼 시스템즈 코포레이션
Publication of KR20150043485A publication Critical patent/KR20150043485A/ko
Application granted granted Critical
Publication of KR101766553B1 publication Critical patent/KR101766553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H03K19/166—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using transfluxors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에서는 양자-코히어런트 초전도 회로에 자속(flux)을 인가하기 위한 방법들 및 시스템들이 제공된다. 일 실시예로서, 본 시스템은 롱-조셉슨 접합(LJJ), LJJ에 결합되고, 양자-코히어런트 초전도 회로에 유도적으로 결합되는 유도성 루프, 및 제어 자속의 제 1값이 양자-코히어런트 초전도 회로에 인가되도록 유도성 루프에 자속 양자를 인가하는 동안에, 또한, SFQ 펄스가 LJJ의 제 2단부로 전파하도록 SFQ 펄스를 LJJ의 제 1단부로 인가하도록 구성되는 자속 양자(SFQ) 제어기를 포함할 수 있다.

Description

양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템 및 방법{SYSTEMS AND METHODS FOR APPLYING FLUX TO A QUANTUM-COHERENT SUPERCONDUCTING CIRCUIT}
본 발명은 미국 정부의 에이전시(agency)와의 계약 하에 완성되었으며, 계약번호는 W911NF-11-C-0069이다.
본 출원은 U.S. Serial 2012년 08월 14일에 제출되고, 그 전체 내용들이 본원에 참조로서 통합되어 있는 미국 특허 출원 제 2013-585467에 대해 우선권을 주장한다.
본 발명은 전반적으로 초전도 회로들과 관련되어 있으며, 보다 자세하게는 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템 및 방법에 관한 것이다.
양자 컴퓨터에 있어서, 양자 알고리즘은 각각의 펄스 시퀀스가 양자 게이트를 실행하도록 펄스들의 시리즈를 큐비트들의 다수로 인가하는 것과 소자들을 결합하는 것에 의하여 실행된다. 많은 초전도 구현예에 있어서(예를 들어, 위상(phase), 자속(flux) 및 아키텍처 기반의 트랜스몬 큐비(transmon qubit based architectures)), 이러한 제어 펄스들(control pulses)은 큐비트들에 인가되는 마그네틱 자속의 형태를 취한다. 이러한 제어 펄스들은 통상적으로 상온의 전자들에 의하여 발생되고, 동축 라인들을 통하여 액화 패키지로 도입된다. 그러나, 동축 라인 방법은 유용한 양자 프로세서로서 요구되는 정도로 확장가능하지 않다. 원하는 통합(integration)의 레벨을 달성하기 위하여 큐비트 크리오패키지(cryopackage) 내에서, 가급적 큐비트들로서 같은 칩에 있는 제어 회로망을 통합하는 것이 필요가 있다. 초전도 단일-자속-양자(SFQ) 디지털 기술은 통합 제어 회로망을 구현하기 위한 자연스러운 선택이다.
그러나, SFQ 디지털 제어를 양자-코히어런트 초전도 회로로 인터페이싱하는 것에는 여러가지 문제점들이 있다. 첫째로, SFQ 로직에 일반적으로 적용되는 션트 저항들은 큐비트들에게 에너지 낭비적인 환경을 제공할 수 있다. 둘째로, SFQ 펄스는 일반적으로 몇 피코 초(picoseconds) 정도의 매우 빠른 상승시간을 가지며, 몇 기가 헤르츠(GHz)의 동작 주파수를 갖는 큐비트에게 직접적으로 SFQ 펄스를 인가하는 것은 큐비트에 원치않는 전환을 유도함으로서 정확도의 상당한 손실을 야기할 것이다. 예를 들어, 10GHz에서 작동하는 큐비트에 있어서, SFQ 펄스들의 상승시간은 제어 단열을 유지하기 위한 나노 초(nanosecond) 정도로 상승될 것이다. SFQ 펄스들과 큐비트의 단열적 제어는 제어 펄스들을 발생시키는 접합들의 상당한 감쇠이든, 또는 SPQ 펄스들의 상당한 저역-통과 필터링을 요구한다. 필터 설계의 당업자는 임의의 저역 통과 필터가 적어도 단독으로 종료되어야 함을 인식해야할 것이고, 그에 따라, SFQ펄스들의 필터링은 또한 상당한 감쇠를 포함한다. 큐비트의 소실되는 전원과의 임의의 결합은 그들의 결합을 상당히 저하시키기 때문에, 큐비트와 제어 회로망사이의 결합은 극히 작아야 하고, 따라서 효율적으로 SFQ 소스로부터의 제어 자속을 코히어런트 큐비트 회로에 인가하는 것은 과제로 남아있다.
본 발명의 일 실시예에 따르면, 본 발명은 양자-코히어런트 초전도 회로에 자속(flux)을 인가하기 위한 시스템을 제공한다. 본 시스템은 롱-조셉슨 접합(long-Josephson junction, LJJ), 상기 LJJ에 결합되고, 상기 양자-코히어런트 초전도 회로에 유도적으로 결합되는 유도성 루프; 및 제어 자속의 제 1 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프에 자속 양자를 인가하는 동안에, 또한, 단일 자속 양자(single flux quantum, SFQ) 펄스가 상기 LJJ의 제 2 단부로 전파하도록 상기 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하도록 구성되는 SFQ 제어기를 포함할 수 있다.
본 발명의 또 다른 실시예에 의하면, 본 발명은 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템을 제공한다. 본 시스템은 LJJ, 상기 LJJ의 중간지점에서 상기 LJJ와 결합하고, 상기 양자-코히런트 초전도 회로에 유도적으로 결합하는 유도성 루프, 양자-코히어런트 회로에 인가되는 제어 자속의 제 1값이 되도록 순환방향이 초기에 제 1 방향에 있는 상기 유도성 루프 내의 쌍-안정의(bi-stable) 지속적 전류를 설정(establish)하는 자속 양자의 절반을 설정하기 위한 DC 자속 바이어스를 제공하기 위해 상기 유도성 루프에 유도적으로 결합하는 DC소스(DC source)를 포함한다. 시스템은 추가적으로 제어 자속의 제 2값이 양자-코히어런트 초전도 회로에 인가되도록 순환방향이 제 1방향에서 제 2방향으로 전환되는 유도성 루프의 쌍-안정의 전류가 되도록 유도성 루프에 자속 양자를 인가하는 동안에, 또한, 양의(positive) 단일 자속 양자(single flux quantum, SFQ) 펄스가 상기 LJJ의 제 2 단부에서의 매칭된 부하로 전파하도록 양의 SFQ 펄스를 상기 LJJ의 제 1 단부로 인가하도록 구성되는 SFQ 제어기를 포함한다.
본 발명의 또 다른 실시예에 의하면, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법이 제공된다. 본 방법은 LJJ의 중간지점에의 롱-조셉슨 접합(LJJ)에 결합하고, 상기 양자-코히런트 초전도 회로에 유도적으로 결합하는 유도성 루프를 제공하는 단계를 포함한다. 또한 본 방법은 초기에 제 1 방향에 있는 상기 유도성 루프 내의 쌍-안정의(bi-stable) 지속적 전류를 설정(establish)하는 자속 양자의 절반을 설정하기 위해 DC 자속 바이어스를 상기 유도성 루프로 인가하는 단계를 포함한다. 추가적으로, 본 방법은 제어 자속의 제 1 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프에 자속 양자를 인가하는 동안에, 또한, 양의(positive) 단일 자속 양자(single flux quantum, SFQ) 펄스가 상기 LJJ의 제 2 단부에의 매칭된 부하로 전파하도록 상기 양의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하는 단계를 더 포함할 수 있다.
도 1은 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템의 일 실시예의 기능적 블록 다이어그램을 도시함.
도 2는 롱-조셉슨-접합 제한 배열 내의 조셉슨 전파 라인(JTL)의 부분의 예시적인 회로도를 도시함.
도 3은 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템의 일 실시예의 부분의 회로도를 도시함.
도 4는 최적화되어 시뮬레이션 된 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 예시적인 시스템을 보여줌.
도 5는 도 4에 도시된 회로의 SPICE 시뮬레이션의 결과를 보여줌.
도 6은 N-bit DAC 내의 본 발명의 적용의 예시적인 실시예를 나타냄.
도 7은 양자-가변 결합기를 작동시키는 본 발명의 예시적인 적용을 나타냄.
도 8은 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법의 순서도를 나타냄.
도 1은 양자-코히어런트 초전도 회로 18 에 자속을 인가하기 위한 시스템 10의 일 실시예의 기능적 블록 다이어그램을 도시한다. 시스템 10은 상대적으로 큰 결합 효과로 양자 코히어런트 회로 18 를 SFQ 제어기 12에 결합 가능하도록 구성된다. 도 1을 예시적으로 살피면, 양자 코히어런트 초전도 회로 18 는 큐비트 이다. 그러나, 본 시스템 10 은 상기 양자 회로의 일관성을 무시하지 않고 각가지의 다른 양자 코히어런트 초전도 회로들에게 자속을 인가할 수 있다.
시스템 10 은 롱 조셉슨 접합(long Josepshon junction, LJJ)을 이용한다. LJJ는 입력 인덕턴스와 출력 인덕턴스 사이에 결합한 단일 와이드 조셉슨 접합(예를 들어, 200-500㎛ 길이에 의한 2㎛ 폭(wide))배열(arrangement)일 수 있고, 접합 기술에 특징이 있는 접합(junction)에 병렬 연결된 분포 정전 용량(distributed capacitance)을 가질 수 있다. 대안적으로, LJJ는 롱-조셉슨-접합 제한 배열 중 언-션트(un-shunted) 조셉슨 접합들(예를 들어, 병렬로 연결된 조셉슨 접합들 중 션트가 아닌 레지스터)의 병렬 어레이인 조셉슨 접합 어레이로서 구현될 수 있다. 롱 접합 제한 배열 내의 조셉슨 접합 어레이는 LJJ 배열을 위한 직렬 인덕터들(예를 들어 약 30㎛ 길이)과 함께 조셉슨 접합들(예를 들어, 약 3㎛×약3㎛)을 포함할 수 있다―LJJ 배열은 약 600㎛로부터 약 1000㎛의 길이의 범위를 가질 수 있음―. 언-션트 조셉슨 접합들의 병렬 어레이는 작은 인덕터들을 통해 단단히 결합되어 있으며, 롱-조셉슨-접합 제한 배열(LJJ 배열 14) 내의 수동적인 조셉슨 전파 라인(JTL)을 형성하고 있다. LJJ 14는 큐비트 15에 결합하는 SFQ 제어기 12에 협력하도록 유도성 루프에 병렬적으로 결합되어있다. LJJ는 DC 로부터의 광대역을 넘어 큐비트 18 의 필요한 전기적 차단을 SFQ 제어기 12 및 매칭된 부하 26 내에서의 소실 소스들로부터 여러번 큐비트 주파수로 제공한다.
도 2에 도식된 조셉슨 접합 전파 라인(JTL)회로 내에서 이러한 LJJ 배열 40 의 예시가 도시된다. LJJ 배열 40은 언-션트 조셉슨 접합들(인덕턱스 LJ를 갖음)의 병렬 배열을 포함하고, 롱 JTL 또는 LJJ 배열에 형성된 커패시터들 C와 병렬적으로 연결되어 있다. 어레이 내에서 반복되는 셀들은 직렬 인덕터들 L 에 의해 상호 연결되어있다. LJJ 배열 40은 LJJ를 기술하는 사인-고든 수식(sine-Gordon equation)의 플럭슨 솔리톤 방법들로서 SFQ 펄스들의 전파를 허용한다. LJJ는 여러번 큐비트의 주파수 범위보다 높게 설정될 수 있는 차단 주파수(cutoff frequency)와 함께 작은-진동(small oscillation) 모드들을 위한 멀티-섹션 고역통과 필터로서, SFQ 제어기 12 와 연결되는 소실 소자로부터 큐비트를 효과적으로 차단하도록 행동한다.
"롱 접합 제한" 은 조셉슨 접합의 JTL 인덕턴스(LJ=h/2eI0, 여기서 I0는 접합 임계 전류임)가 직렬 인덕턴스 L 보다 큰 케이스를 언급한다. 도 1에 도시된 "LJJ" 는 롱 접합 제한 어레이 배열 내에서 병렬적으로 연결된 JTL의 여러개의 스테이지들로 구성되어있다. LJJ 내의 SFQ는 여러 스테이지들로 퍼져나가고, 전형적으로 이 수는 LJ의 루트 값이고, LJJ는 최소한 JTL의 많은 스테이지들을 가질 것이다. 도 4에 도시된 회로에서,
Figure pct00001
은 대략적으로 4이고, 반면 LJJ의 길이는 26 JTL 스테이지들의 총합이다.
다시 도 1을 살피면, 큐비트 18로의 인터페이스는 LJJ에 병렬적 연결되고, 인턱턴스 Lb 를 갖는 유도성 루프 16 에 연결됨으로써 형성될 수 있다―상기 유도성 루프 16는 LJJ의 제 1 LJJ 부분 20 의 중간 지점 24 및 LJJ 14의 제 2 LJJ 부분 22에 병렬적 연결됨―. 자속 양자의 절반의 DC 자속 바이어스(도 3에 도시됨)는 큐비트의 인덕터 L2에 상호 결합된 인턱터 L1을 갖는 유도성 루프 16로 외부에서 공급된다. DC 자속 양자는 유도성 루프 16 내에서 초기에 순환 전류인 쌍안정의 지속 전류를 설정하고, 유도성 루프에 의해 갇히는(enclosed) 총 자속이 0이되도록 외부에서 인가된 자속을 차단한다. 순환 전류 28는 큐비트에게 큐비트를 설정하기 위한 제어자속의 제 1값을 공급하는 상호 인덕턴스 M 로 인해 큐비트 내에서 마그네틱 자속을 유도한다.
LJJ를 따라 흐르는 양의(positive) 플럭손(fluxon) 32은 유도성 루프 16를 통과할 것이고, 유도성 루프 16에 의해 갇히는 총 자속은 전체 자속 양자에 의해 변할 것이고, 그로 인해, 유도성 루프 16 내의 지속 전류 30의 순환 방향은 반전될 것이고, 상호 인턱턴스 M 을 통해 큐비트 18와 연결되는 마그네틱 자속의 변화에도 영향을 미칠 것이다. 이것은 제어 자속의 제 2값과 함께, 예를 들어 제 2 응답 주파수에서의 큐비트를 설정하기 위해, 큐비트에 제공한다. 양의 플럭손 32 은 임의적인 반사들의 가능성을 완화시키기 위해 매칭된 부하 임피던스 26 내에서 종료한다. 대안적으로, 음의(negative) 플럭손은 제 2 단부로부터 LJJ의 제 1단부로 전송될 수 있고, 제 1단부로부터 LJJ 14 의 제 2단부로 흐르는 양의 플럭손 32과 같은 효과를 가질 수 있다.
도 3은 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템의 일 실시예의 부분의 회로도를 도시한다. 도 3은 큐비트 56와 LJJ 54 의 부분사이의 유도성 루프 52를 상세히 묘사한다. 큐비트는 상호 인덕턴스 M 을 통해 인덕턴스 Lb를 갖는 유도성 루프 52에 결합되어 있고―여기서, Lb >>LJJ 54의 L 임―, LJJ 어레이의 중간지점 55 에서 병렬적으로 결합되어있다. 유도성 루프 52는 인덕턴스 Lb 및 LJJ 54 로부터의 조셉슨 접합들 J1 및 J2 의 병렬 조합을 포함하고, 유도성 루프 52는 RF-SQID로 알려진 장치를 형성한다―RF-SQID는 자속 양자 절반의 DC 자속 바이어스, 인덕터 L3 및 L4를 통한 DC 자속 바이어스 라인 58으로부터의 Φ0/2에 의해 스레드(thread) 됨―. 이러한 사실에 기초하여, RF-SQID는 쌍-안정성이고, 루프 내의 총 자속은 또한 0(루프 내의 지속 전류들은 외부에서 인가되는 자속 바이어스를 차단함), 또는, 하나의 자속 양자(루프 내의 지속 전류들은 외부에서 인가되는 자속 바이어스를 더함)이다. RF-SQID는 2π에 의한 접합들 J1 및 J2의 위상이 진전됨으로써 일 상태(0 자속)로부터 다른 상태(하나의 자속 양자)로 전환될 수 있다―이러한 위상의 진전은 접합들 J1 및 J2 모두를 통해 도 3의 LJJ 54를 통한 왼쪽으로부터 오른쪽으로의 단일 플럭손의 이동에 의해 성취됨―.
유도성 루프 52 에 의하여 갇힌 총 자속은 LJJ 54를 통한 오른쪽으로부터 왼쪽으로의 단일 플럭손의 이동, 또는 대안적으로 LJJ 어레이 54를 통한 왼쪽으로부터 오른쪽으로의 안티-플럭손(anti-fluxon)의 이동에 의해 0으로 리셋될 수 있다. 도 3에 도시된 예시를 살피면, 쌍-안정의 지속 전류는 처음에 시계방향의 전류 62이고, LJJ 어레이 54를 통해 왼쪽으로부터 오른쪽으로 이동하는 안티-플럭손 60은 시계방향인 지속 전류를 반시계방향 전류 64 로 반전시킨다. 연결된 루프 52 내의 쌍-안정성의 지속 전류 I p 는 결과적으로 큐비트 56 내의 크기가 ±MI p . 인 자속을 유도한다. 따라서, 큐비트에 인가되는 자속 스윙은 Fq=2MI p 이고, LJJ 어레이 54 에서 전파되는 플럭손의 속도에 의하여 결정되는 상승시간을 가지고, 사인-고든 솔리톤의 일반적인 펄스 형상을 갖는다.
이상적으로, 플럭손의 전파 속도는 임의적으로 작게 만들어질 수 있고, 큐비트에서 자속 펄스의 상승시간을 제안하는 것은 임의적으로 길게 만들어질 수 있다. 그러나, 느린 플럭손들은 플럭손 속도들의 가능한 범위 내의 사용되는 실현가능한 제한들을 놓는 LJJ 어레이 내의 불균등성에 의하여 흔히 분산(scattering) 및 트래핑(trapping)에 영향을 받기 쉽다. 1㎱ 정도의 상승-시간들은 전류 기술에서 현실적으로 고려될 수 있는 범위 내이다.
도 4는 최적화되어 시뮬레이션 된 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템 70 을 보여준다. 성분 값들은 특정한 제조 공정에서 주어지게 되며, 성분 값들은 어플리케이션 및 프로세스 요구사항들에서 기초한 임의로 정해진 구현에 따라 달라질 수 있다. 큐비트는 26 접합 어레이 70의 중간 지점에서 결합되고, 어레이 70의 각각의 셀은 그림에서 10㎂(첫번째 및 마지막 셀들은 경계 효과(boundary effect)를 보상하기 위해 높은 임계전류들을 갖을 수 있음)의 임계 전류, 및 0.5㎊ 커패시터에 의해 션트된 각각의 접합과 함께 2개의 조셉슨 접합들을 갖는 정사각형으로 묘사되었다. 접합들 각각에 결합된 커패시터들의 목적은 이중적이다 : 1) 플럭슨들의 전파 속도를 줄이는 것, 2) 열의 잡음에 적게 영향 받도록 플럭손들의 유효질량을 증가시키는 것이다. 셀들의 각각은 추가적으로 도 2에 도시된 그 다음의 일 접합에 연결된 L=1.83pH인 두 개의 인덕터들을 포함한다.
LJJ의 균일성을 향상시키고, 셀의 플럭손들의 분산을 피하기 위하여 그것은 큐비트에 연결되고, 어레이 70 내의 모든 다른 셀 78 (도 4에서 실선의 정사각형으로 도시됨)은 병렬로 어레이 70에 연결되고, Φ0/2 의 외부 자속이 갇혀진 Lb=350 pH의 인덕터(그러나, 상기 인덕터는 큐비트에 결합되지 않음)를 가지고 있다. 어레이 70 의 다른 셀들 80 (점선의 정사각형)은 플럭스 바이어스되지 않고, 그들에 연결되는 추가적인 인덕터를 가지지 않는다. 어레이 70 는 추가적으로 매칭된 부하 터미네이션 76 및 SFQ 펄스 제너레이터 72와 어레이 70 사이의 소스 터미네이션 74에서 종결된다. 소스 터미네이션 74 대신에 SFQ 제너레이터 72의 일 부분으로서 포함될 수 있다. 추가적으로, 부하 터미네이션은 추가적인 회로망의 일 부분으로 인식될 수도 있고, 예를 들어, 수신기는 LJJ의 상태를 모니터할 수 있거나, 추가적인 디지털 공정을 위한 긴급 플럭손을 이용할 수 있다. 소스 및 부하 터미네이션들의 값은 플럭손 속도에 의하여 결정되고, 대략적으로 R=Lv를 통하며, 여기서 v는 속도이고 L은 단위 길이당 어레이 내의 직렬 인덕턴스이다. LJJ는 0.5 ㎱의 폭의 SFQ 제어기 72 로부터 큰 감쇠의 SFQ 펄스들 및 음이나 양의 극성을 공급받는다.
도 5는 도 4에 도시된 회로의 SPICE 시뮬레이션의 결과를 보여준다. 패널 (a)는 어레이를 통하여 이동하는 솔리톤 파형을 보여준다. 패널 (b)는 큐비트로 잘 제어된 자속 시그널을 0.5㎱의 상승시간으로 인가하는 중인 장치의 작동을 증명하는 것이다. 다른 시뮬레이션에서, 큐비트의 성질 계수(quality factor) 상의 소스 및 부하 터미네이팅 레지스터들의 효과들은 조사된 것이다. 루프에 결합된 큐비트의 주어진 상호 인턱턴스 M 에 있어서, 큐비트에 의해 보여지는 실효 어드미턴스(effective admittance)의 실제 부분은 계산된 것이고, 이것으로부터 큐비트 완화 시간(relaxation time) T1 및 위상이완 시간(dephasing time) TΦ는 계산된 것이다. M=45pH(10%에 접근하는 결합효율)인 시뮬레이션들은 완화 및 위상이완 시간들은 각각이 10㎲ 및 500㎲를 초과하고, 터미네이팅 레지스터들로부터의 효율적인 광대역 차단이 증명된다.
LJJ의 접합들의 수가 증가됨으로써, 보다 많은 차단을 얻는 것이 가능할 수 있다. 그러나, 큐비트로부터 LJJ로의 파라스틱 커패시티브 커플링(parasitic capacitive coupling)은 실제로는 차단이 제한될 수 있다. 예를 들어, 도 4의 큐비트가 결합된 셀의 양 옆의 13 접합들은 접합 카운트를 증가시키는 수확 체감(diminishing returns)과 함께 충분한 차단을 제공한다. 게다가, 도 4의 설계는 공정 프로세스의 임계 전류 밀도의 세계적 변동에 대하여 강한 것으로 측정되었고, 장치를 통과하는 접합 임계 전류의 불균일성에 대하여 ±20%의 작동 마진을 갖는다.
도 6은 큐비트 126 를 제어하는 N-bit DAC 100 내의 본 발명의 적용의 예시적인 실시예를 나타낸다. DAC 100 각각은 LJJ 124 를 통해 비트의 수가 n인 경우에서, 최상위비트에서의 k의 최대값으로부터 최하위비트를 위한 n/2 n 의 값으로 변화하는 각 LJJ 124 의 결합 효율로서, 큐비트 126에 결합되어 있다. DAC 쉬프트 레지스터 120는 순차적으로 '데이터 입력' 포트를 통해 저속도로 공급받을 수 있고, 각각긔 DAC 업데이트 코드에서 병렬적 큐비트에 빠른 속도로 인가되는 데이터는 '업데이트' 포트에서 SFQ 펄스에 의해 트리거된다. 업데이트 되는 펄스들은, 예를 들어, 프로그램 카운터 타임-아웃 컨디션에 응답하거나, 또는, 양자 프로세서내의 다른 큐비트의 측정 결과에 조건적으로 기초하여 발생한 인터럽트(interrupt)에 응답하여 발생될 수 있다. DAC 쉬프트 레지스터 120는 파괴성 판독(destructive-readout) 타입, 또는 비-파괴성 판독타입이거나, 또는 자체적인 주소를 가진 프로그램 메모리 레지스터들로 구현될 수 있다. LJJ들은 도 6에 도시한 바와 같이, 각각의 DAC 비트를 큐비트 126 에 직접적으로 결합, 또는 임의의 직접적 상호 결합과 하나 또는 그 이상의 자속 변환기들을 통한 결합의 조합을 통해 결합됨을 인식할 수 있다.
도 7은 양자-가변 결합기 146 를 작동시키는 본 발명의 예시적인 적용을 나타낸다. 큐비트 QA 및 QB 는 모두 RF-SQUID에 결합되고, 그로 인한 양 큐비트 간의 효율적인 상호 결합은 RF-SQUID에 인가되는 자속의 기능이다. 데이터는 SFQ 드라이버 144에 의해 LJJ들 144 을 거쳐 자속 가변 결합기 146 에 제공된다. 본 적용에 있어서, 소실로부터의 회로의 차단은 직접적인 큐비트 제어에 있어서 중요하나, 제어 자속의 상승 시간에 있어서의 요구는 덜 엄격하다.
전술한 구조이고 기능적인 특징들의 관점에서 살피면, 예시적인 방법론은 도 8을 참조하여 이해될 것이다. 반면, 설명의 단순화를 위하여, 도 8의 방법론은 연속적으로 실행하는 것을 기술하고 보여주나, 이건은 본 발명의 이해를 위함이고 도시된 순서에 제한되지 않으며, 몇몇 방법은 여기에 도시되고 보여지는 순서로부터 다른 순서들 및/또는 동시에 다른 예시들이 될 수 있다.
도 8은 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법의 순서도를 도시한다. 본 방법은 유도성 루프를 제공하는 단계인 202 단계에서부터 시작하며, 유도성 루프는 롱-조셉슨 접합(LJJ) 또는 롱-조셉슨-접합 제한 배열 내의 중간지점에서 조젭슨 접합 어레이에 결합되고, 양자-코히어런트 초전도 회로에 유도적으로 결합된다. 계속해서 204 단계의 방법론에 따르면, DC 자속 바이어스는 초기에 제 1방향(예를 들어, 반시계 방향)에 있는 유도성 루프 내의 쌍-안정의 지속적 전류를 설정하는 자속 양자의 절반을 설정하기 위해 유도성 루프에 인가되고, 그로 인해, 제어 자속의 제 1값이 양자-코히어런트 회로에 인가된다. 206 단계에서, 제어 자속의 제 1값이 양자-코히어런트 초전도 회로에 인가되도록 유도성 루프에 자속 양자를 인가하는 동안에, 또한, LJJ의 제 2단부에서의 매칭된 부하로 전파하도록 양의 SFQ 펄스가 LJJ의 제 1 단부에 인가된다. 양자-코히어런트 초전도 회로에 인가되는 제어 자속의 제 2값은 양의 SFQ의 흐름에 의해 유도되는 유도성 루프 내의 쌍-안정의 지속적 전류의 순환의 방향의 전환(예를 들어, 시계 방향) 때문이다. 계속에서 208단계의 방법론을 살펴본다.
208단계에서는, 리셋된(reset) SFQ 펄스가 LJJ로 제공되며, 리셋된 SFQ 펄스는 초기의 제 1값으로의 제어 자속의 리셋이 양자-코히어런트 초전도 회로에 인가되도록 유도성 루프로부터 자속 양자를 제거하며, 이는 제 1방향(예를 들어, 반시계 방향)으로 재변경되는 유도성 루프 내의 쌍-안정의 지속 전류에 기인한다. 리셋된 SFQ 펄스는 음의 SFQ 펄스를 LJJ 어레이의 제 2단부에서의 매칭된 로드에 전파하도록, 음의 SFQ 펄스를 LJJ 어레이의 제 1단부로 인가할 수 있거나, 또는 LJJ 어레이의 제 1단부로 전파하도록 양의 SPQ 펄스를 LJJ의 제 2단부로 인가할 수 있다.
앞서 상술한 예시들은 본 발명의 실시예들이다. 그것은, 물론, 본 발명을 설명하기 위한 모든 가능한 구성들의 조합 또는 목적들을 위한 방법론에 대하여 기술할 수 없으나, 본 발명의 당업자는 본 발명의 많은 추가적 조합들 및 치환들이 가능함을 인식할 것이다. 따라서, 본 발명은 첨부된 청구의 범위들을 비롯하여, 본 출원의 범위 내에 있는 모든 대안, 변형 및 변화들을 포함하도록 의도된다.

Claims (20)

  1. 양자-코히어런트 초전도 회로에 자속(flux)을 인가하기 위한 시스템에 있어서, 상기 시스템은:
    롱-조셉슨 접합(long-Josephson junction, LJJ);
    상기 LJJ에 결합되고, 상기 양자-코히어런트 초전도 회로에 유도적으로 결합되는 유도성 루프; 및
    제어 자속의 제 1 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프에 자속 양자를 인가하는 동안에, 또한, 양의(positive) 단일 자속 양자(single flux quantum, SFQ) 펄스가 상기 LJJ의 제 2 단부로 전파하도록 상기 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하도록 구성되는 SFQ 제어기를 포함하는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  2. 제 1항에 있어서,
    상기 SFQ펄스를 상기 LJJ의 제 1단부에 인가하는 것은, 양의 SFQ 펄스를 상기 LJJ의 제 1단부로 인가하는 것을 포함하고, 상기 SFQ제어기는 추가적으로, 상기 양의 SFQ 펄스를 상기 제 1단부에 인가한 후에, 또한 제어 자속의 제 2 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프로부터 자속 양자를 제거하는 동안에, 음의 SFQ 펄스가 상기 LJJ의 제2 단부에서의 매칭된 부하(matched load)에 전파하도록 상기 음의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하도록 구성되는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  3. 제 1항에 있어서,
    상기 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하는 것은 양의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하는 것을 포함하고, 양의 SFQ 펄스를 상기 제 1 단부에 인가한 이후에, 양의 SFQ 펄스가 상기 LJJ의 제 1 단부로 전파하도록 상기 양의 SFQ 펄스를 상기 LJJ의 제 2 단부에 추가적으로 인가하는 것은, 제어 자속의 제 2 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프로부터 자속 양자를 제거하는,
    양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  4. 제 1항에 있어서,
    상기 유도성 루프는 상기 LJJ의 중간-지점(mid-point)에 결합되는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  5. 제 1항에 있어서,
    상기 유도성 루프는, 초기에 제 1 방향에 있는 상기 유도성 루프 내의 쌍-안정의(bi-stable) 지속적 전류를 설정(establish)하는 자속 양자의 절반을 설정하기 위해 DC 자속 바이어스되는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  6. 제 5항에 있어서,
    양의 SFQ 펄스와 함께 자속 양자를 상기 유도성 루프에 인가하는 것은, 상기 양자-코히어런트 초전도 회로에 인가되는 제어 자속의 제 1 값을 발생시키면서 상기 제 1 방향과 반대되는 상기 유도성 류프 내의 제 2 방향으로 변경되는 상기 유도성 루프 내의 상기 쌍-안정의 지속적 전류의 변경에 기인하는,
    양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  7. 제 6항에 있어서,
    상기 양의 SFQ를 상기 제 1 단부에 인가한 이후에 음의 SFQ 펄스가 상기 LJJ 어레이의 제 2 단부에서의 매칭된 부하로 전파하도록 상기 음의 SFQ 펄스를 상기 LJJ의 제 1 단부로 인가하는 것, 또는, 상기 양의 SFQ를 제 1 단부에 인가한 이후에 또한 상기 유도성 루프로부터 자속 양자를 제거하는 동안에 상기 제 2 단부로 전파하는 양의 SFQ 펄스를 상기 LJJ 어레이의 제 2 단부에 인가하는 것은, 제어 자속의 제 2 값이 상기 양자-코히어런트 초전도 회로에 인가되게 하면서 상기 제 1 방향으로 재변경되는 상기 유도성 루프 내의 상기 쌍-안정의 지속적 전류의 변경에 기인하는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  8. 제 1항에 있어서,
    상기 양자 코히어런트 초전도 회로는 큐비트(qubit)인, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  9. 제 1항의 N개의 시스템들을 포함하는 N-비트 디지털-대-아날로그 컨버터로서,
    상기N-비트 디지털-대-아날로그 컨버터는 쉬프트 레지스터와 큐비트 사이에 결합되고, 각각이 상기 N-비트 디지털-대-아날로그 컨버터의 연관 비트의 중요도(significance)와 연관되는 상기 큐비트에 대해 상이한 N 개의 시스템들의 각각은 상이한 결합 효율들을 갖는 N-비트 디지털-대-아날로그 컨버터.
  10. 제 1항에 있어서,
    상기 LJJ는 롱-조셉슨-접합 제한 배열(arrangement) 및 단일(single) 폭(wide) 조셉슨 접합 배열(arrangement) 중 조셉슨 접합 어레이의 하나로서 구현되는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  11. 제 1항의 시스템을 포함하는 자속-가변 결합기를 작동시키기 위한 시스템에 있어서,
    상기 자속-가변 결합기를 작동시키기 위한 시스템은 제 1 큐비트 및 제 2큐비트와 결합된 자속-가변 결합기와 결합되는, 자속-가변 결합기를 작동시키기 위한 시스템.

  12. 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템에 있어서, 상기 시스템은:
    롱-조셉슨-접합 제한(limit) 배열(arrangement) 중에서 조셉슨 접합 어레이로서 구현되는 롱- 조셉슨 접합(long-Josephson junction, LJJ);
    상기 LJJ의 중간지점에서 상기 LJJ에 결합되고, 상기 양자-코히어런트 초전도 회로에 유도적으로 결합되는 유도성 루프;
    초기에 제 1 방향에 있는 상기 유도성 루프 내의 쌍-안정의(bi-stable) 지속적 전류를 설정(establish)하는 자속 양자의 절반을 설정하기 위한 DC 자속 바이어스를 제공하기 위해 상기 유도성 루프에 유도적으로 결합되는 DC소스(DC source); 및
    제어 자속의 제 1 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프에 자속 양자를 인가하는 동안에, 또한, 양의(positive) 단일 자속 양자(single flux quantum, SFQ) 펄스가 상기 LJJ의 제 2 단부에서의 매칭된 부하로 전파하도록 상기 양의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하도록 구성되는 SFQ 제어기를 포함하는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  13. 제 12항에 있어서,
    상기 SFQ제어기는 상기 양의 SFQ 펄스를 상기 제 1단부에 인가한 후에, 제어 자속의 제 2 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프로부터 자속 양자를 제거하는 동안에, 또한, 음의 SFQ 펄스가 상기 LJJ의 제2 단부에서의 매칭된 부하(matched load)에 전파하도록 상기 음의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하도록 구성되는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  14. 제 12항에 있어서,
    제어 자속의 제 1값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 양의 SFQ 펄스와 함께 자속 양자를 상기 유도성 루프에 인가하는 것은, 상기 유도성 루프 내의 제 2 방향으로 변경되는 상기 유도성 루프 내의 쌍-안정의 지속적 전류의 변경에 기인하는,
    양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  15. 제 14항에 있어서,
    상기 양의 SFQ 펄스를 제 1 단부에 인가한 후에, 상기 SFQ 펄스가 상기 LJJ의 제 2 단부에서의 매칭된 부하에 전파하도록, 상기 음의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하는 것은 또한, 상기 제 1 방향으로 재변경되는 상기 유도성 루프 내의 상기 쌍-안정의 지속적 전류의 변경에 기인하여 제어 자속의 제 2 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프로부터 자속 양자를 제거하는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 시스템.
  16. 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법에 있어서, 상기 방법은:
    LJJ의 중간지점에서의 롱-조셉슨 접합(LJJ)에 결합되고, 상기 양자-코히런트 초전도 회로에 유도적으로 결합되는 유도성 루프를 제공하는 단계;
    초기에 제 1 방향에 있는 상기 유도성 루프 내의 쌍-안정의(bi-stable) 지속적 전류를 설정(establish)하는 자속 양자의 절반을 설정하기 위해 DC 자속 바이어스를 상기 유도성 루프로 인가하는 단계;및
    제어 자속의 제 1 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프에 자속 양자를 인가하는 동안에, 또한, 양의(positive) 단일 자속 양자(single flux quantum, SFQ) 펄스가 상기 LJJ의 제 2 단부에서의 매칭된 부하로 전파하도록 상기 양의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하는 단계를 포함하는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법.
  17. 제 16항에 있어서,
    상기 양의 SFQ 펄스를 상기 제 1단부에 인가한 후에, 제어 자속의 제 2 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프로부터 자속 양자를 제거하는 동안에, 또한, 음의 SFQ 펄스가 상기 LJJ의 제2 단부에서의 매칭된 부하(matched load)에 전파하도록 상기 음의 SFQ 펄스를 상기 LJJ의 제 1 단부에 인가하는 단계를 더 포함하는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법.
  18. 제 17항에 있어서,
    상기 양자-코히어런트 초전도 회로에 인가되는 제어 자속의 제 1 값을 발생시키도록 양의 SFQ 펄스와 함께 자속 양자를 상기 유도성 루프에 인가하는 단계는, 상기 제 1 방향과 반대되는 제 2 방향으로 변경되는 상기 유도성 루프 내의 상기 쌍-안정의 지속적 전류의 변경에 기인하는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법.
  19. 제 18항에 있어서,
    상기 양의 SFQ 펄스를 상기 제 1 단부에 인가한 이후, 음의 SFQ 펄스가 상기 LJJ 제 2 단부에서의 매칭된 부하로 전파하도록 상기 음의 SFQ 펄스를 상기 LJJ의 제 1 단부로 인가하는 단계는, 또한, 상기 제 1 방향으로 재변경되는 상기 유도성 루프 내의 상기 쌍-안정의 지속적 전류의 변경에 기인하여 제어 자속의 제 2 값이 상기 양자-코히어런트 초전도 회로에 인가되도록 상기 유도성 루프로부터 자속 양자를 제거하는,양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법.
  20. 제 16항에 있어서,
    상기 LJJ는 롱-조셉슨-접합 제한 배열(arrangement) 및 단일 폭 조셉슨 접합 배열 중 조셉슨 접합 어레이의 하나로서 구현되는, 양자-코히어런트 초전도 회로에 자속을 인가하기 위한 방법.
KR1020157006698A 2012-08-14 2013-08-08 양자-코히어런트 초전도 회로에 플럭스를 인가하기 위한 시스템 및 방법 KR101766553B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/585,467 2012-08-14
US13/585,467 US9787312B2 (en) 2012-08-14 2012-08-14 Systems and methods for applying flux to a quantum-coherent superconducting circuit
PCT/US2013/054161 WO2014028302A2 (en) 2012-08-14 2013-08-08 Systems and methods for applying flux to a quantum-coherent superconducting circuit

Publications (2)

Publication Number Publication Date
KR20150043485A true KR20150043485A (ko) 2015-04-22
KR101766553B1 KR101766553B1 (ko) 2017-08-08

Family

ID=49111532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157006698A KR101766553B1 (ko) 2012-08-14 2013-08-08 양자-코히어런트 초전도 회로에 플럭스를 인가하기 위한 시스템 및 방법

Country Status (7)

Country Link
US (1) US9787312B2 (ko)
EP (1) EP2885873B1 (ko)
JP (2) JP6029758B2 (ko)
KR (1) KR101766553B1 (ko)
AU (1) AU2013302954B2 (ko)
CA (1) CA2882109C (ko)
WO (1) WO2014028302A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170076473A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 멀티-큐비트 소자 및 이를 포함하는 양자컴퓨터
KR20180069046A (ko) * 2015-11-17 2018-06-22 노스롭 그루먼 시스템즈 코포레이션 조셉슨 전류원 시스템들 및 방법
KR20180069026A (ko) * 2015-11-17 2018-06-22 노스롭 그루먼 시스템즈 코포레이션 조셉슨 전송 라인 시스템

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014006567A1 (en) * 2012-07-02 2014-01-09 Stellenbosch University Automated state machine extraction for rapid-single flux-quantum circuits
US9787312B2 (en) * 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
US9355364B2 (en) * 2014-03-10 2016-05-31 Northrop Grumman Systems Corporation Reciprocal quantum logic comparator for qubit readout
US9425804B2 (en) * 2014-06-06 2016-08-23 Wisconsin Alumni Research Foundation System and method for controlling superconducting quantum circuits using single flux quantum logic circuits
US9812836B1 (en) * 2014-11-12 2017-11-07 The United States Of America As Represented By The Director, National Security Agency Reversible computation with flux solitons
US9780765B2 (en) * 2014-12-09 2017-10-03 Northrop Grumman Systems Corporation Josephson current source systems and method
US9909460B2 (en) * 2015-01-29 2018-03-06 Lockheed Martin Corporation Quantum otto engine
US10650319B2 (en) 2015-02-06 2020-05-12 Northrop Grumman Systems Corporation Flux control of qubit under resonant excitation
ES2731668T3 (es) 2015-02-19 2019-11-18 Tno Sistema de control de cambio de estado de un circuito de cúbits
EP3059864A1 (en) * 2015-02-20 2016-08-24 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Qubit circuit state change control system
EP3262770B1 (en) 2015-02-27 2024-04-03 Yale University Techniques for universal quantum control of quantum coherent states and related systems and methods
US9905900B2 (en) * 2015-05-01 2018-02-27 Northrop Grumman Systems Corporation Superconductor circuits with active termination
KR20180034559A (ko) 2015-07-24 2018-04-04 예일 유니버시티 양자 정보 처리를 위한 발진기 상태 조작 기술 그리고 관련된 시스템 및 방법
US9438246B1 (en) * 2015-09-04 2016-09-06 Northrop Grumman Systems Corporation System and method for qubit readout
CN108701261B (zh) * 2015-10-29 2022-01-04 谷歌有限责任公司 量子计算装置和量子计算方法
WO2018009240A2 (en) * 2015-11-12 2018-01-11 University Of Rochester Superconducting system architecture for high-performance energy-efficient cryogenic computing
US10042805B2 (en) * 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
US9647662B1 (en) * 2016-06-24 2017-05-09 Northrop Grumman Systems Corporation Superconducting tunable coupler
US10886453B2 (en) 2016-08-05 2021-01-05 Lockheed Martin Corporation Coherence capacitor for quantum information engine
EP3539061A4 (en) * 2016-11-10 2020-07-08 Yale University GENERALIZED QUANTUM CHANNELS
US10255557B2 (en) 2017-02-15 2019-04-09 Northrop Grumman Systems Corporation XX Coupler for flux qubits
US11211722B2 (en) 2017-03-09 2021-12-28 Microsoft Technology Licensing, Llc Superconductor interconnect system
US10074792B1 (en) 2017-03-10 2018-09-11 Northrop Grumman Systems Corporation ZZZ coupler for superconducting qubits
US10380494B2 (en) * 2017-08-04 2019-08-13 International Business Machines Corporation Josephson junctions for improved qubits
US10528885B2 (en) 2017-09-29 2020-01-07 International Business Machines Corporation Cross-resonance fan-out for efficiency and hardware reduction
KR20200104374A (ko) 2018-01-05 2020-09-03 예일 유니버시티 로버스트 양자 논리 게이트
US11108380B2 (en) 2018-01-11 2021-08-31 Northrop Grumman Systems Corporation Capacitively-driven tunable coupling
US10749096B2 (en) * 2018-02-01 2020-08-18 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly via tunable coupling
US10243582B1 (en) * 2018-03-27 2019-03-26 Northrop Grumman Systems Corporation Interfacing between SFQ and NRZ data encodings
US10540603B2 (en) 2018-06-19 2020-01-21 Northrop Grumman Systems Corporation Reconfigurable quantum routing
US10852366B2 (en) 2018-06-26 2020-12-01 Northrop Grumman Systems Corporation Magnetic flux source system
US10554207B1 (en) 2018-07-31 2020-02-04 Northrop Grumman Systems Corporation Superconducting non-destructive readout circuits
CA3114773C (en) * 2018-10-03 2021-10-19 Anyon Systems Inc. Qubit circuit and method for topological protection
US10587245B1 (en) 2018-11-13 2020-03-10 Northrop Grumman Systems Corporation Superconducting transmission line driver system
TWI809224B (zh) * 2018-11-22 2023-07-21 國立研究開發法人科學技術振興機構 非線性微波濾波器
US10886049B2 (en) 2018-11-30 2021-01-05 Northrop Grumman Systems Corporation Coiled coupled-line hybrid coupler
US10726351B1 (en) * 2019-02-01 2020-07-28 Wisconsin Alumni Research Foundation System and method for controlling superconducting qubits using single flux quantum logic
US10574251B1 (en) 2019-03-01 2020-02-25 Northrop Grumman Systems Corporation Josephson analog-to-digital converter system
US11790259B2 (en) * 2019-09-06 2023-10-17 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
US10817463B1 (en) * 2019-09-30 2020-10-27 Zettaflops Llc Adiabatic circuits for cold scalable electronics
US10810506B1 (en) * 2020-03-02 2020-10-20 International Business Machines Corporation Qubit biasing scheme using non-volatile devices
US11545288B2 (en) 2020-04-15 2023-01-03 Northrop Grumman Systems Corporation Superconducting current control system
US11201608B2 (en) 2020-04-24 2021-12-14 Northrop Grumman Systems Corporation Superconducting latch system
US11289156B2 (en) * 2020-07-30 2022-03-29 National Technology & Engineering Solutions Of Sandia, Llc Ballistic reversible superconducting memory element
CN116457680A (zh) 2020-09-15 2023-07-18 芯科量子公司 利用超导量子位的非绝热单通量量子（sfq）读出的量子计算系统
EP4229562A2 (en) 2020-10-14 2023-08-23 Seeqc Inc. Interconnections between quantum computing module and non-quantum processing modules in quantum computing systems
US11695418B2 (en) 2021-06-04 2023-07-04 Anyon Systems Inc. Topologically protected quantum circuit with superconducting qubits
US11757467B2 (en) 2021-08-13 2023-09-12 Northrop Grumman Systems Corporation Circuits for converting SFQ-based RZ and NRZ signaling to bilevel voltage NRZ signaling

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325257A (en) * 1980-02-20 1982-04-20 Kino Gordon S Real-time digital, synthetic-focus, acoustic imaging system
JPS62183192A (ja) * 1986-02-06 1987-08-11 Nec Corp ソリトン・カツプラ
US5398030A (en) * 1993-12-21 1995-03-14 Trw Inc. High-performance superconducting digital-to-analog converter employing double-junction squid flip-flops
DE19633723C1 (de) 1996-08-21 1997-10-02 Siemens Ag Verzögerungsarmer Pegelumsetzer mit Schutzschaltung
US5963351A (en) * 1996-08-23 1999-10-05 Conductus, Inc. Digital optical receiver with instantaneous Josephson clock recovery circuit
US5936458A (en) * 1997-07-21 1999-08-10 Hypres, Inc. Superconducting analog amplifier circuits
JP4044807B2 (ja) 2002-08-05 2008-02-06 株式会社日立製作所 超電導ドライバ回路
US7724020B2 (en) * 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7782077B2 (en) 2007-01-18 2010-08-24 Northrop Grumman Systems Corporation Method and apparatus for ballistic single flux quantum logic
EP2100376B1 (en) * 2007-01-18 2018-01-10 Northrop Grumman Systems Corporation Single flux quantum circuits
WO2008138150A1 (en) * 2007-05-14 2008-11-20 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US7876145B2 (en) * 2007-07-13 2011-01-25 International Business Machines Corporation Control system architecture for qubits
US7498832B2 (en) 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
US7772871B2 (en) 2008-04-28 2010-08-10 Northrop Grumman Corporation Method and apparatus for high density superconductor circuit
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
US7772872B2 (en) 2008-09-08 2010-08-10 Altera Corporation Multi-row block supporting row level redundancy in a PLD
US8111083B1 (en) 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
US8508280B2 (en) * 2011-07-11 2013-08-13 Northrop Grumman Systems Corporation Qubit readout via resonant scattering of josephson solitons
US9787312B2 (en) * 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069046A (ko) * 2015-11-17 2018-06-22 노스롭 그루먼 시스템즈 코포레이션 조셉슨 전류원 시스템들 및 방법
KR20180069026A (ko) * 2015-11-17 2018-06-22 노스롭 그루먼 시스템즈 코포레이션 조셉슨 전송 라인 시스템
KR20200038546A (ko) * 2015-11-17 2020-04-13 노스롭 그루먼 시스템즈 코포레이션 조셉슨 전송 라인 시스템
KR20170076473A (ko) * 2015-12-24 2017-07-04 삼성전자주식회사 멀티-큐비트 소자 및 이를 포함하는 양자컴퓨터

Also Published As

Publication number Publication date
AU2013302954B2 (en) 2016-10-06
CA2882109C (en) 2017-07-18
JP2017055417A (ja) 2017-03-16
CA2882109A1 (en) 2014-02-20
AU2013302954A1 (en) 2015-03-05
KR101766553B1 (ko) 2017-08-08
EP2885873B1 (en) 2017-01-11
EP2885873A2 (en) 2015-06-24
WO2014028302A3 (en) 2014-04-10
JP6029758B2 (ja) 2016-11-24
JP2015532806A (ja) 2015-11-12
JP6441286B2 (ja) 2018-12-19
WO2014028302A2 (en) 2014-02-20
US9787312B2 (en) 2017-10-10
US20150263736A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6441286B2 (ja) 量子干渉超伝導回路に磁束を印加するためのシステム及び方法
KR102449552B1 (ko) 조지프슨 극성 및 논리 인버터 게이트들
JP6945553B2 (ja) 超伝導回路及びスケーラブルな計算において使用される超伝導デバイスのためのシステム及び方法
KR101895877B1 (ko) 큐비트 판독을 위한 상호 양자 로직 비교기
US10389336B1 (en) Josephson transmission line (JTL) system
JP5750194B2 (ja) 量子ビットアセンブリの状態を制御すること
KR20200108860A (ko) 4-입력 조셉슨 게이트
US10158363B1 (en) Josephson and/or gate
KR102536715B1 (ko) 반전 위상 모드 로직 플립 플롭
US9812836B1 (en) Reversible computation with flux solitons
CN108038549B (zh) 一种通用量子计算机中央处理器及其操纵方法
CN104536237B (zh) 光子晶体全光学抗干扰自锁触发开关
Rani et al. Design of QCA circuits using new 1D clocking scheme
Razmkhah et al. Hybrid synaptic structure for spiking neural network realization
US10879906B2 (en) Quantum phase slip junction based adiabatic logic circuits and applications of same
CN104483803B (zh) 光子晶体全光自或变换逻辑门
Hassen et al. Synthesis of compact crossbars for in-memory computing using dynamic fbdds
JP6651213B1 (ja) 量子回路システム
Bahrepour et al. A new single electron tunneling cell based on linear threshold gate
KISHAN et al. Improved Design of Low Power TPG using LPLFSR
Fattah et al. A comprehensive evaluation of crosstalk noise in partially coupled nano scale VLSI interconnects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant