KR20150040605A - 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템 - Google Patents

반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템 Download PDF

Info

Publication number
KR20150040605A
KR20150040605A KR20130119336A KR20130119336A KR20150040605A KR 20150040605 A KR20150040605 A KR 20150040605A KR 20130119336 A KR20130119336 A KR 20130119336A KR 20130119336 A KR20130119336 A KR 20130119336A KR 20150040605 A KR20150040605 A KR 20150040605A
Authority
KR
South Korea
Prior art keywords
voltage
radio signal
control circuit
refresh
memory
Prior art date
Application number
KR20130119336A
Other languages
English (en)
Inventor
박해찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130119336A priority Critical patent/KR20150040605A/ko
Priority to US14/142,363 priority patent/US9159377B2/en
Priority to TW103120931A priority patent/TWI630614B/zh
Priority to CN201410339944.1A priority patent/CN104517635B/zh
Publication of KR20150040605A publication Critical patent/KR20150040605A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 기술의 일 실시예에 의한 반도체 메모리 장치는 메모리 셀 어레이, 어드레스 디코더, 입출력 회로를 포함하는 메모리 회로부, 무선신호를 수신하는 전압 생성부 및 전압 생성부에서 수신한 무선신호에 응답하여 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부를 포함할 수 있다.

Description

반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템{Semiconductor Memory Apparatus and Refresh Method Thereof, and System Having the Same}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 메모리 장치와 비휘발성 메모리 장치로 나눌 수 있다.
휘발성 메모리 장치의 대표적인 예로 DRAM(Dynamic Random Access Memory)를 들 수 있으며, DRAM은 단위 메모리 셀을 이루는 캐패시터의 상태를 주기적으로 리프레쉬하여 저장된 데이터가 유지되도록 한다. DRAM은 고속 동작이 가능한 이점이 있지만 전력 소모가 큰 단점이 있다.
비휘발성 메모리 장치로는 플래시 메모리, 저항성 메모리 등을 들 수 있다. 플래시 메모리는 전원이 오프되어도 데이터를 보존할 수 있는 비휘발성 특성이 있으나 기록 횟수에 제한이 있어 수명이 짧은 단점이 있다.
저항성 메모리는 DRAM의 장정과 플래시 메모리의 장점을 모두 가진 고성능 메모리 장치이다.
저항성 메모리 장치의 예로 칼코겐 화합물을 이용한 상변화 메모리 장치(Phase Change Random Access Memory; PCRAM), 강유전 캐패시터를 이용한 강유전 메모리 장치(Ferroelectric Random Access Memory; FRAM), 자기 터널링 효과를 이용한 자성 메모리 장치(Magnetic Random Access Memory; MRAM), 전이 금속 산화물을 이용한 저항 메모리 장치(Resistive Random Access Memory; ReRAM), 페로브스카이트를 이용한 자기저항 메모리 장치 등을 들 수 있다.
일반적으로, 상변화 메모리 장치는 데이터 저장을 위한 저항 소자 및 액세스 소자를 포함하여 이루어진다. 그런데, 저항 소자를 구성하는 상변화 물질의 저항은 다양한 원인들로 인해 증가되고 이를 저항 드리프트(drift) 현상이라 한다. 그리고 상변화 물질의 저항값이 높을수록 저항 드리프트 현상은 더 심화되는 특성이 있다.
도 1은 저항 드리프트 현상에 의한 페일 현상을 설명하기 위한 도면이다.
하나의 메모리 셀에 2비트 이상의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(Multi-Level Cell; MLC)라 하며, 도 1에는 4개 레벨(R1, R2, R3, R4)의 데이터를 저장하는 멀티 레벨 셀의 시간에 따른 저항 변화 양상을 나타내었다.
메모리 셀이 고저항 상태를 가질수록(R4>R3>R2>R1) 저항 드리프트 현상이 심화되며, R3의 저항을 갖도록 프로그램된 메모리 셀의 저항이 기준저항(Ref)을 초과하여 드리프트되는 시점(A) 이후부터는 페일이 발생하게 된다.
다시 말해, 시점 A까지가 메모리 셀의 데이터 보유 시간으로 결정된다.
저항 드리프트 현상에 의한 데이터 리텐션 타임(Retention time) 감소 현상을 해결하기 위해 여러가지 방안이 논의되고 있으나 근본적인 해결 방안은 더욱 연구되어야 할 과제이다.
본 기술의 실시예는 리프레쉬 동작을 통해 저항 드리프트 현상을 방지할 수 있는 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템을 제공한다.
본 기술의 일 실시예에 의한 반도체 메모리 장치는 메모리 셀 어레이, 어드레스 디코더, 입출력 회로를 포함하는 메모리 회로부; 무선신호를 수신하는 전압 생성부; 및 상기 전압 생성부에서 수신한 무선신호에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 반도체 메모리 장치의 리프레쉬 방법은 메모리 셀 어레이를 구비하는 메모리 회로부와, 무선신호를 수신하는 전압 생성부 및 상기 무선신호로부터 생성된 리프레쉬 명령에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부를 포함하는 메모리 장치를 위한 리프레쉬 방법으로서, 상기 전압 생성부가 무선신호를 수신하는 단계; 및 상기 제어 회로부가 상기 무선신호를 리프레쉬 명령으로 해독하여 지정된 구간동안 리프레쉬 동작을 수행하는 단계;를 포함할 수 있다.
본 기술의 일 실시예에 의한 전자 시스템은 외부장치로부터 입력되는 명령어의 해독을 수행하는 프로세서; 상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터 및 제어 신호가 저장되는 동작 메모리; 상기 프로세서에 의해 액세스되는 메모리 셀 어레이를 구비하는 메모리 회로부와, 무선신호를 수신하는 전압 생성부 및 상기 무선신호로부터 생성된 리프레쉬 명령에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부를 포함하는 메모리 장치; 및 상기 프로세서와 사용자 간의 데이터 입출력 환경을 제공하는 사용자 인터페이스;를 포함할 수 있다.
본 기술의 다른 실시예에 의한 전자 시스템은 메모리 셀 어레이를 구비하는 메모리 회로부와, 무선신호를 수신하는 전압 생성부 및 상기 무선신호로부터 생성된 리프레쉬 명령에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부를 포함하는 메모리 장치; 상기 제어 회로부와 접속되어 상기 메모리 장치의 동작을 제어하는 메모리 컨트롤러; 및 호스트와 상기 메모리 컨트롤러 사이에서 데이터 교환을 수행하는 카드 인터페이스;를 포함할 수 있다.
본 기술에 의하면 무선으로 수신한 리프레쉬 신호에 응답하여 리프레쉬를 수행함으로써 저항 드리프트 현상을 방지할 수 있다.
또한, 무선으로 수신한 리프레쉬 신호에 응답하여 생성한 전원에 의해 리프레쉬가 가능하기 때문에 반도체 메모리 장치 또는 반도체 메모리 장치가 적용된 기기의 주전원을 이용하지 않고도 리프레쉬가 가능하다.
도 1은 저항 드리프트 현상에 의한 페일 현상을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구조도이다.
도 3은 도 2에 도시한 제어 회로부의 구성도이다.
도 4는 도 2에 도시한 전압 생성부의 구성도이다.
도 5는 도 1에 도시한 반도체 메모리 장치의 원-칩 구조를 설명하기 위한 도면이다.
도 6 내지 도 8은 본 발명의 다른 실시예에 의한 반도체 메모리 장치의 구조도이다.
도 9a 및 도 9b는 본 발명의 실시예에 의한 리프레쉬 방법을 설명하기 위한 흐름도이다.
도 10은 본 발명의 실시예에 의한 리프레쉬 동작을 설명하기 위한 타이밍도이다.
도 11은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 저항 드리프트 현상을 설명하기 위한 도면이다.
도 12 및 도 13은 본 발명의 실시예에 의한 전자 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구조도이다.
도 2에 도시한 것과 같이, 본 발명의 일 실시예에 의한 반도체 메모리 장치(10)는 반도체 기판 상의 제 1 영역에 형성되는 메모리 회로부(110), 반도체 기판 상의 제 2 영역에 형성되는 제어 회로부(120) 및 반도체 기판 상의 제 3 영역에 형성되는 전압 생성부(130)를 포함한다. 메모리 회로부(110), 제어 회로부(120) 및 전압 생성부(130)는 원-칩(One-chip)으로 형성될 수 있다.
메모리 회로부(110)는 메모리 셀 어레이, 어드레스 디코더, 입출력 회로 블럭 등을 포함할 수 있다.
전압 생성부(130)는 무선신호로 제공되는 리프레쉬 명령을 수신하고 이를 제어 회로부(120)로 전달한다. 제어 회로부(120)는 반도체 메모리 장치(10)의 전반적인 동작을 제어하며, 특히 전압 생성부(130)에서 무선으로 수신한 리프레쉬 명령을 전달받아 메모리 회로부(110) 내 메모리 셀 어레이에 대한 리프레쉬 동작을 수행할 수 있다.
전압 생성부(130)는 또한, 무선신호로 제공되는 리프레쉬 명령에 응답하여 동작전압을 생성한다. 이 동작 전압은 제어 회로부(120)의 제어에 따라 리프레쉬 명령이 수행될 때 메모리 셀 어레이에 리프레쉬 전압으로 공급될 수 있다.
반도체 메모리 장치(10)에는 도시하지 않았지만 주 전원 공급부를 더 포함할 수 있다. 그리고, 주 전원 공급부를 포함하는 경우 전압 생성부(130)는 무선신호로 수신한 리프레쉬 명령을 제어 회로부(120)로 제공하고, 주 전원 공급부에서 제공되는 전압에 따라 리프레쉬 동작이 수행되도록 할 수 있다.
반도체 메모리 장치(10)에 주 전원 공급부가 포함되어 있지 않을 경우, 전압 생성부(130)는 리프레쉬 명령에 응답하여 동작전압을 생성하고 이 동작전압에 의해 리프레쉬 동작이 수행되도록 할 수 있다. 주 전원 공급부를 포함하는 반도체 메모리 장치(10)의 경우에도 주 전원 공급부가 아닌 전압 생성부(130)에서 생성한 동작전압에 의해 리프레쉬 동작을 수행할 수 있음은 물론이다.
도 3은 도 2에 도시한 제어 회로부의 구성도이다.
제어 회로부(120)는 컨트롤러(1201), 신호 처리부(1203) 및 클럭 생성부(1205)를 포함할 수 있다.
컨트롤러(1201)는 프로그램 명령, 리드 명령, 리프레쉬 명령에 응답하여 메모리 회로부(110) 내 메모리 셀 어레이에 대한 프로그램, 리드, 리프레쉬 동작이 수행되도록 한다.
신호 처리부(1203)는 전압 생성부(130)로부터 제공되는 무선신호를 해독하여 생성한 리프레쉬 명령을 컨트롤러(1201)로 제공한다.
클럭 생성부(1205)는 신호 처리부(1203)로부터 해독되어 제공된 리프레쉬 명령에 따라 컨트롤러(1201)를 인에이블 및 디스에이블시킨다. 그리고 리프레쉬 동작을 위해 기 설정된 주기를 갖는 리프레쉬 클럭 신호를 생성한다.
따라서, 신호 처리부(1203)에서 해독된 리프레쉬 명령에 따라 컨트롤러(1201)가 인에이블되고, 클럭 생성부(1205)에서 리프레쉬 클럭 신호가 생성되면, 메모리 셀 어레이에 대한 리프레쉬_리드 및 리프레쉬_라이트 동작이 기 설정된 횟수만큼 반복 수행된다. 그리고, 신호 처리부(1203)에서 해독된 리프레쉬 명령에 따라 컨트롤러(1201)가 디스에이블되면 리프레쉬 동작이 종료된다.
도 4는 도 2에 도시한 전압 생성부의 구성도이다.
전압 생성부(130)는 무선신호(RF)를 수신하여 직류전압을 생성하는 전압 증배부(1301) 및 전압 증배부(1301)에서 증배된 전압을 저장하는 충전부(1303)를 포함한다. 충전부(1303)의 출력단(OUT)에서 생성되는 출력전압(PWR)은 메모리 회로 블럭(110) 또는 주 전원 공급부로 제공될 수 있다.
전압 증배부(1301)는 입력단(IN)으로부터 무선신호를 수신하여 직류 전압으로 변환하는 RF-DC 컨버터로 동작할 수 있다. RF 신호가 입력단(IN)에 인가될 때 다이오드의 정류작용과 캐패시터의 승압 동작에 의해 전압이 증배되고, 다이오드와 캐패시터의 연결 단 수에 따라 전압 레벨을 조절할 수 있다.
전압 증배부(1301)에서 승압된 직류 전압은 스토리지 캐패시터를 포함하는 충전부(1303)에 저장되고, 충전부(1303)의 출력전압(PWR)은 메모리 회로부(110) 또는 제어 회로부(120)를 구성하는 디지털 회로부의 동작 전원으로 사용될 수 있다.
전압 증배부(1301) 및 충전부(1303)에 의한 출력전압(PWR) 외에 다른 레벨의 전압을 이용하고자 하는 경우에는 전압 증배부(1301)의 중간 탭에서 신호를 추출할 수 있다. 따라서, 전압 증배부(1301)의 단 수가 N인 경우 N개 레벨의 직류 전압을 생성할 수 있다.
한편, 무선신호(RF)는 이동통신 시스템의 기지국 또는 중계기로부터 송출될 수 있다. 본 발명의 다른 실시예에서, 무선신호는 무선 데이터 통신 시스템의 코어 네트워크 또는 무선 데이터 통신 시스템의 중계장치나 액세스 포인트로부터 송출되는 것도 가능하다. 리프레쉬 명령을 포함하는 무선신호를 송출하는 방식은 이에 한정되는 것은 아니며, 지그비(Zigbee), NFC(Near Field Communication), 블루투스 등 근거리 무선통신망을 이용하는 것도 가능하다.
전압 생성부(130)는 도 1과 같이 원-칩 반도체 메모리 장치를 구현할 때 메모리 회로 블럭의 메모리 셀 어레이 및 주변 회로부 형성 공정시 함께 형성될 수 있다.
도 5는 도 1에 도시한 반도체 메모리 장치의 원-칩 구조를 설명하기 위한 도면이다.
도 5를 참조하면, 셀 영역(C) 및 주변 회로 영역(P)이 정의된 반도체 기판 상에 메모리 메모리 셀, 주변 회로 및 전압 생성부가 생성된다.
메모리 회로부(110)는 셀 영역(C) 및 주변 영역(P) 상에 형성된다. 주변 영역(P)은 디지털 회로 영역(T) 및 아날로그 회로 영역(PG)으로 정의된다. 메모리 셀(MC)은 셀 영역(C) 상에 형성된다. 디지털 회로 영역(T)에는 트랜지스터(TR)와 같은 주변회로용 디지털 회로가 형성된다. 아날로그 회로 영역(PG)에는 다이오드(D) 및 캐패시터(CAP)를 포함하는 전압 생성부가 형성될 수 있다.
반도체 기판 상에 메모리 회로부(110)를 형성할 때 전압 생성부(130)를 함께 형성하므로써 공정이 간단할 뿐 아니라 칩의 사이즈 또한 소형화할 수 있다.
도 6 내지 도 8은 본 발명의 다른 실시예에 의한 반도체 메모리 장치의 구조도이다.
도 6에 도시한 반도체 메모리 장치(10-1)는 메모리 회로부(110)와 충전부(1303)가 원-칩으로 형성된다. 제어 회로부(120) 및 전압 증배부(1301)는 메모리 회로부(110) 및 충전부(1303)가 형성된 제 1 칩과 별도의 칩으로 형성할 수 있다. 이 때, 제어 회로부(120)와 전압 증배부(1301)는 동일 칩 또는 다른 칩에 형성될 수 있다.
도 7에 도시한 반도체 메모리 장치(10-2)는 메모리 회로부(110), 제어 회로부(120) 및 충전부(1303)를 원-칩으로 형성한다. 그리고 전압 증배부(1301)는 별도의 칩에 형성할 수 있다.
도 8에 도시한 반도체 메모리 장치(10-3)는 메모리 회로부(110)와 전압 생성부(130)를 원-칩으로 형성한 경우를 나타낸다. 이 경우 제어 회로부(120)는 별도의 칩에 구성할 수 있다.
도 6 내지 도 8에 도시한 제어 회로부(120)는 예를 들어 도 3과 같이 구성할 수 있다. 그리고 전압 생성부(130) 및 이를 구성하는 전압 증배부(1301)와 충전부(1303)는 도 4와 같이 구성할 수 있다.
도 9a 및 도 9b는 본 발명의 실시예에 의한 리프레쉬 방법을 설명하기 위한 흐름도이고, 도 10은 본 발명의 실시예에 의한 리프레쉬 동작을 설명하기 위한 타이밍도이다.
도 9a 및 도 10을 참조하면, 전압 생성부(130)의 입력단(IN)으로 무선신호(RF)가 수신됨에 따라(S101), 전압 생성부(130)의 RF-DC 변환 동작에 의해 출력단(OUT)에 출력전압(PWR)이 인가된다(S103).
제어 회로부(120)의 신호 처리부(1203)는 입력단(IN)에 인가된 무선신호(RF)를 해독한 리프레쉬 명령을 클럭 생성부(1205) 및 컨트롤러(1201)로 제공한다. 이에 따라, 클럭 생성부(1205)에서 생성된 컨트롤러 인에이블 신호(EN_CON)에 의해 컨트롤러가 인에이블되고(S105), 컨트롤러(1201)의 제어에 의해 리프레쉬 동작이 수행된다(S107).
리프레쉬 동작을 위해, 컨트롤러(1201)는 클럭 생성부(1205)를 제어하여 리프레쉬 클럭 신호를 생성하도록 하고, 컨트롤러(1201)는 리프레쉬 클럭 신호에 응답하여 리프레쉬-리드(RD_REF) 및 리프레쉬_라이트(WT_REF)를 지정된 횟수 반복 수행한다. 리프레쉬-리드(RD_REF) 및 리프레쉬_라이트(WT_REF) 동작은 전압 생성부(130)에서 제공되는 출력전압(PWR)에 의해 수행될 수 있다.
그리고 클럭 생성부(1205)에 의해 컨트롤러 디스에이블 신호(DIS_CON)가 생성되면 리프레쉬 동작이 종료된다.
도 9a에서 설명한 리프레쉬 방법은 반도체 메모리 장치가 주 전원 공급부로부터 전원을 공급받거나, 또는 공급받지 않는 경우 모두에 적용될 수 있다.
도 9b는 본 발명의 다른 실시예에 의한 리프레쉬 방법을 설명하기 위한 흐름도로서, 반도체 메모리 장치가 주 전원 공급부로부터 전원을 공급받는 경우에 적용할 구 있다.
그리고, 이를 위해 전압 생성부(130)의 입력단(IN)은 제어 회로부(120), 특히 신호 처리부(1203)에 상호 접속되도록 구성할 수 있다.
전압 생성부(130)의 입력단(IN)으로 무선신호(RF)가 수신됨에 따라(S201), 입력단(IN)에 접속된 신호 처리부(1203)는 입력단(IN)에 인가된 무선신호(RF)를 해독한 리프레쉬 명령을 클럭 생성부(1205) 및 컨트롤러(1201)로 제공한다. 이에 따라, 클럭 생성부(1205)에서 생성된 컨트롤러 인에이블 신호(EN_CON)에 의해 컨트롤러가 인에이블되고(S203), 컨트롤러(1201)의 제어에 의해 리프레쉬 동작이 수행된다(S205).
리프레쉬 동작을 위해, 컨트롤러(1201)는 클럭 생성부(1205)를 제어하여 리프레쉬 클럭 신호를 생성하도록 하고, 컨트롤러(1201)는 리프레쉬 클럭 신호에 응답하여 리프레쉬-리드(RD_REF) 및 리프레쉬_라이트(WT_REF)를 지정된 횟수 반복 수행한다. 이때, 리프레쉬 동작은 주 전원 공급부로부터 제공되는 전압에 의해 수행될 수 있다.
그리고 클럭 생성부(1205)에 의해 컨트롤러 디스에이블 신호(DIS_CON)가 생성되면 리프레쉬 동작이 종료된다.
도 11은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 저항 드리프트 현상을 설명하기 위한 도면이다.
본 발명의 일 실시예에서 리프레쉬 명령을 포함하는 무선신호는 기 설정된 주기, 또는 임의의 주기로 송출될 수 있다.
무선신호로 수신되는 리프레쉬 명령에 따라 반도체 메모리 장치의 메모리 셀 어레이를 주기적으로 리프레쉬함에 따라, 메모리 셀의 저항 상태(R1, R2, R3, R4)를 목적하는 레벨로 유지시킬 수 있게 된다. 따라서 데이터 보유 시간 또한 증가하고 센싱 마진을 향상시킬 수 있다.
도 12 및 도 13은 본 발명의 실시예에 의한 전자 시스템의 구성도이다.
도 12에 도시한 전자 시스템(20)은 프로세서(201), 메모리 컨트롤러(203), 메모리 장치(205), 입출력 장치(207) 및 통신모듈(209)을 포함할 수 있다.
메모리 컨트롤러(203)는 프로세서(201)의 제어에 따라 메모리 장치(205)의 데이터 처리 동작, 예를 들어 프로그램, 리드, 리프레쉬 등의 동작을 제어할 수 있다.
메모리 장치(205)에 프로그램된 데이터는 프로세서(201) 및 메모리 컨트롤러(203)의 제어에 따라 입출력 장치(207)를 통해 출력될 수 있다. 이를 위해 입출력 장치(207)는 디스플레이 장치, 스피커 장치 등을 포함할 수 있다.
입출력 장치(207)는 또한 입력 장치를 포함할 수 있으며, 이를 통해 프로세서(201)의 동작을 제어하기 위한 제어 신호, 또는 프로세서(201)에 의해 처리될 데이터를 입력할 수 있다.
본 발명의 다른 실시예에서, 메모리 컨트롤러(203)는 프로세서(201)의 일부로 구현되거나 프로세서(201)와 별도의 칩셋으로 구현될 수 있다.
메모리 장치(205)는 예를 들어 도 2, 도 6, 도 7, 또는 도 8에 도시한 반도체 메모리 장치 중 어느 하나일 수 있다. 즉, 메모리 장치(205)는 무선신호를 수신하는 전압 생성부(130) 및 이로부터 해독된 리프레쉬 명령에 따라 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부(120)를 포함할 수 있으며, 전압 생성부(130)는 나아가 리프레쉬 명령에 따라 리프레쉬 전압을 생성할 수 있다.
통신모듈(209)은 전자 시스템(20)이 유선 또는 무선 통신망에 접속하여 데이터 및 제어신호를 교환할 수 있는 통신 환경을 제공한다.
통신모듈(209)을 구비한 경우, 도 12의 전자 시스템(20)은 무선통신 단말기와 같은 휴대용 통신기기일 수 있다. 그리고, 통신모듈(209)을 위한 안테나(2091)와 메모리 장치(205)의 전압 생성부를 위한 안테나(2051)는 일체형 또는 분리형으로 구성할 수 있다.
도 13에 도시한 전자 시스템(30)은 카드 인터페이스(301), 메모리 컨트롤러(303) 및 메모리 장치(305)를 포함할 수 있다.
도 13에 도시한 전자 시스템(30)은 메모리 카드 또는 스마트 카드의 예시도로, PC카드, 멀티미디어 카드, 임베디드 멀티미디어 카드, 시큐어 디지털 카드, USB 드라이브 중 어느 하나가 될 수 있다.
카드 인터페이스(301)는 호스트의 프로토콜에 따라 호스트와 메모리 컨트롤러(303) 사이에서 데이터 교환을 인터페이싱한다. 일 실시예에서, 카드 인터페이스(301)는 호스트가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 또는 호스트가 사용하는 프로토콜을 지원하는 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
메모리 컨트롤러(303)는 메모리 장치(305)와 카드 인터페이스(301) 사이에서 데이터 교환을 제어한다.
메모리 장치(305)는 예를 들어 도 2, 도 6, 도 7, 또는 도 8에 도시한 반도체 메모리 장치 중 어느 하나일 수 있다. 즉, 메모리 장치(205)는 무선신호를 수신하는 전압 생성부(130) 및 이로부터 해독된 리프레쉬 명령에 따라 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부(120)를 포함할 수 있으며, 전압 생성부(130)는 나아가 리프레쉬 명령에 따라 리프레쉬 전압을 생성할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 10-1, 10-2, 10-3 : 반도체 메모리 장치
110 : 메모리 회로부
120 : 제어 회로부
130 : 전압 생성부
1301 : 전압 증배부
1303 : 충전부

Claims (23)

  1. 메모리 셀 어레이, 어드레스 디코더, 입출력 회로를 포함하는 메모리 회로부;
    무선신호를 수신하는 전압 생성부; 및
    상기 전압 생성부에서 수신한 무선신호에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부;
    를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 회로부, 상기 제어 회로부 및 상기 전압 생성부는 원-칩 구조를 갖는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 메모리 회로부 및 상기 전압 생성부는 제 1 칩에 형성되고, 상기 제어 회로부는 제 2 칩에 형성되는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 전압 생성부는, 안테나를 통해 입력되는 무선신호로부터 직류 전압을 생성 및 승압하는 전압 증배부; 및
    상기 전압 증배부에서 승압한 직류 전압을 저장하고 상기 리프레쉬 동작을 위한 동작전압으로 제공하는 충전부;
    를 포함하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 메모리 회로부 및 상기 충전부는 제 1 칩에 형성되고, 상기 제어 회로부 및 상기 전압 증배부는 상기 제 1 칩 외의 칩에 형성되는 반도체 메모리 장치.
  6. 제 4 항에 있어서,
    상기 메모리 회로부, 상기 제어 회로부 및 상기 충전부는 제 1 칩에 형성되고, 상기 전압 증배부는 상기 제 2 칩에 형성되는 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 제어 회로부는, 상기 메모리 셀 어레이에 대한 프로그램 동작, 리드 동작 및 상기 리프레쉬 동작을 수행하는 컨트롤러;
    상기 전압 생성부로부터 제공되는 무선신호를 해독하여 리프레쉬 명령을 생성하고, 상기 리프레쉬 명령을 상기 컨트롤러로 제공하는 신호 처리부; 및
    상기 리프레쉬 명령을 제공받아 상기 컨트롤러를 인에이블 및 디스에이블시키고, 기 설정된 주기의 리프레쉬 클럭 신호를 생성하는 클럭 생성부;
    를 포함하는 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 전압 생성부는, 상기 무선신호를 수신하여 상기 리프레쉬 동작을 위한 동작 전압을 생성하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 제어 회로부는 상기 동작 전압을 상기 메모리 셀 어레이에 인가하여 상기 리프레쉬 동작을 수행하는 반도체 메모리 장치.
  10. 제 1 항에 있어서,
    상기 제어 회로부는 주 전원 공급부로부터 공급되는 전원을 상기 메모리 셀 어레이에 인가하여 상기 리프레쉬 동작을 수행하는 반도체 메모리 장치.
  11. 외부장치로부터 입력되는 명령어의 해독을 수행하는 프로세서;
    상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터 및 제어 신호가 저장되는 동작 메모리;
    상기 프로세서에 의해 액세스되는 메모리 셀 어레이를 구비하는 메모리 회로부와, 무선신호를 수신하는 전압 생성부 및 상기 무선신호로부터 생성된 리프레쉬 명령에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부를 포함하는 메모리 장치; 및
    상기 프로세서와 사용자 간의 데이터 입출력 환경을 제공하는 사용자 인터페이스;
    를 포함하는 전자 시스템.
  12. 제 11 항에 있어서,
    상기 메모리 회로부, 상기 제어 회로부 및 상기 전압 생성부는 원-칩 구조를 갖는 전자 시스템.
  13. 제 11 항에 있어서,
    상기 전압 생성부는, 안테나를 통해 입력되는 무선신호로부터 직류 전압을 생성 및 승압하는 전압 증배부; 및
    상기 전압 증배부에서 승압한 직류 전압을 저장하고 상기 리프레쉬 동작을 위한 동작전압으로 제공하는 충전부;
    를 포함하는 전자 시스템.
  14. 제 11 항에 있어서,
    상기 전압 생성부는, 상기 무선신호를 수신하여 상기 리프레쉬 동작을 위한 동작 전압을 생성하고,
    상기 제어 회로부는 상기 동작 전압을 상기 메모리 셀 어레이에 인가하여 상기 리프레쉬 동작을 수행하는 전자 시스템.
  15. 제 11 항에 있어서,
    상기 제어 회로부는 주 전원 공급부로부터 공급되는 전원을 상기 메모리 셀 어레이에 인가하여 상기 리프레쉬 동작을 수행하는 전자 시스템.
  16. 제 11 항에 있어서,
    유선 또는 무선 통신망에 접속하도록 하는 통신모듈을 더 포함하는 전자 시스템.
  17. 메모리 셀 어레이를 구비하는 메모리 회로부와, 무선신호를 수신하는 전압 생성부 및 상기 무선신호로부터 생성된 리프레쉬 명령에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부를 포함하는 메모리 장치;
    상기 제어 회로부와 접속되어 상기 메모리 장치의 동작을 제어하는 메모리 컨트롤러; 및
    호스트와 상기 메모리 컨트롤러 사이에서 데이터 교환을 수행하는 카드 인터페이스;
    를 포함하는 전자 시스템.
  18. 제 17 항에 있어서,
    상기 메모리 회로부, 상기 제어 회로부 및 상기 전압 생성부는 원-칩 구조를 갖는 전자 시스템.
  19. 제 17 항에 있어서,
    상기 전압 생성부는, 안테나를 통해 입력되는 무선신호로부터 직류 전압을 생성 및 승압하는 전압 증배부; 및
    상기 전압 증배부에서 승압한 직류 전압을 저장하고 상기 리프레쉬 동작을 위한 동작전압으로 제공하는 충전부;
    를 포함하는 전자 시스템.
  20. 제 17 항에 있어서,
    상기 전압 생성부는, 상기 무선신호를 수신하여 상기 리프레쉬 동작을 위한 동작 전압을 생성하고,
    상기 제어 회로부는 상기 동작 전압을 상기 메모리 셀 어레이에 인가하여 상기 리프레쉬 동작을 수행하는 전자 시스템.
  21. 제 17 항에 있어서,
    상기 제어 회로부는 주 전원 공급부로부터 공급되는 전원을 상기 메모리 셀 어레이에 인가하여 상기 리프레쉬 동작을 수행하는 전자 시스템.
  22. 메모리 셀 어레이를 구비하는 메모리 회로부와, 무선신호를 수신하는 전압 생성부 및 상기 무선신호로부터 생성된 리프레쉬 명령에 응답하여 상기 메모리 셀 어레이에 대한 리프레쉬 동작을 제어하는 제어 회로부를 포함하는 메모리 장치를 위한 리프레쉬 방법으로서,
    상기 전압 생성부가 무선신호를 수신하는 단계; 및
    상기 제어 회로부가 상기 무선신호를 리프레쉬 명령으로 해독하여 지정된 구간동안 리프레쉬 동작을 수행하는 단계;
    를 포함하는 반도체 메모리 장치를 위한 리프레쉬 방법.
  23. 제 22 항에 있어서,
    상기 전압 생성부가 상기 무선신호를 수신한 후 상기 무선신호를 직류 전압으로 변환 및 승압하는 단계를 더 포함하고,
    상기 리프레쉬 동작은 상기 승압한 전압을 공급하여 수행하는 반도체 메모리 장치를 위한 리프레쉬 방법.
KR20130119336A 2013-10-07 2013-10-07 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템 KR20150040605A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20130119336A KR20150040605A (ko) 2013-10-07 2013-10-07 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템
US14/142,363 US9159377B2 (en) 2013-10-07 2013-12-27 Resistive memory apparatus, operating method thereof, and system having the same
TW103120931A TWI630614B (zh) 2013-10-07 2014-06-17 電阻式記憶體裝置、其操作方法以及具有該裝置的系統
CN201410339944.1A CN104517635B (zh) 2013-10-07 2014-07-16 阻变存储装置、其操作方法以及具有其的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130119336A KR20150040605A (ko) 2013-10-07 2013-10-07 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템

Publications (1)

Publication Number Publication Date
KR20150040605A true KR20150040605A (ko) 2015-04-15

Family

ID=52776818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130119336A KR20150040605A (ko) 2013-10-07 2013-10-07 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템

Country Status (4)

Country Link
US (1) US9159377B2 (ko)
KR (1) KR20150040605A (ko)
CN (1) CN104517635B (ko)
TW (1) TWI630614B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558823B1 (en) * 2015-09-04 2017-01-31 Macronix International Co., Ltd. Resistance drift recovery method for MLC PCM
CN107615389B (zh) * 2016-02-25 2021-04-13 慧与发展有限责任合伙企业 忆阻乘法器件、用于复数乘法累加运算的方法及忆阻阵列
US11532347B2 (en) * 2021-02-04 2022-12-20 Micron Technology, Inc. Performing refresh operations of non-volatile memory to mitigate read disturb
US20230253039A1 (en) * 2022-02-07 2023-08-10 Macronix International Co., Ltd. Memory device and method for operating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101025761B1 (ko) 2004-03-30 2011-04-04 삼성전자주식회사 디지탈 회로 및 아날로그 회로를 가지는 반도체 집적회로및 그 제조 방법
US7605700B2 (en) * 2006-03-16 2009-10-20 Symbol Technologies, Inc. RFID tag data retention verification and refresh
US7741970B2 (en) * 2006-12-31 2010-06-22 At&T Intellectual Property Ii, L.P. Method and apparatus for a radio frequency identification repeater
US7966447B2 (en) * 2007-07-06 2011-06-21 Hewlett-Packard Development Company, L.P. Systems and methods for determining refresh rate of memory based on RF activities
JP2009217701A (ja) 2008-03-12 2009-09-24 Denso Corp 記憶保持装置及び記憶保持システム
US8595449B2 (en) * 2008-09-02 2013-11-26 Qimonda Ag Memory scheduler for managing maintenance operations in a resistive memory in response to a trigger condition
KR101797106B1 (ko) * 2010-10-26 2017-11-13 삼성전자주식회사 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
US9344875B2 (en) * 2012-11-19 2016-05-17 Qualcomm Incorporated Systems, apparatus, and methods for managing information in a smart storage device

Also Published As

Publication number Publication date
TWI630614B (zh) 2018-07-21
CN104517635B (zh) 2019-04-02
US20150098264A1 (en) 2015-04-09
TW201514989A (zh) 2015-04-16
US9159377B2 (en) 2015-10-13
CN104517635A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
CN108369819B (zh) 在自刷新模式期间附加刷新操作的执行
US10242727B2 (en) Reduction of power consumption in memory devices during refresh modes
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9406358B1 (en) Driving circuit and driving method using the same
JP2006147123A (ja) メモリ装置のリフレッシュ方法
EP1744321A1 (en) Semiconductor memory device and information processing system
KR20160010518A (ko) 동적 랜덤 액세스 메모리의 스마트 리프레시를 위한 방법들 및 시스템들
KR20150040605A (ko) 반도체 메모리 장치 및 이를 위한 리프레쉬 방법과 이를 포함하는 시스템
US20170110176A1 (en) Memory device and system including the same
CN108231104B (zh) 存储器件、包括其的存储系统以及存储系统的操作方法
KR20190125320A (ko) 제어 회로, 반도체 기억 장치, 정보 처리 장치 및 제어 방법
KR20140116650A (ko) 동적 랜덤 액세스 메모리 시스템 및 그것의 동작 방법
KR20150042041A (ko) 전압발생기, 집적회로 및 전압 발생 방법
KR20170116553A (ko) 공급 전압을 가변하는 전자 장치 및 그것의 공급 전압 변경 방법
US20140233332A1 (en) Semiconductor memory system
KR20150064879A (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200051917A (ko) 전압을 변환하기 위한 차지 펌프를 포함하는 전자 회로
US8184500B2 (en) Semiconductor memory device and method for operating the same
CN105824760B (zh) 存储装置和其电力控制方法
CN103035283B (zh) 一种不含温度传感器的多级温度控制自刷新存储设备及其方法
KR102208637B1 (ko) 휘발성 메모리 디바이스 및 그 셀프 리프레쉬 방법
JP4834051B2 (ja) 半導体記憶装置及び半導体装置
KR20140116649A (ko) 동적 랜덤 액세스 메모리 시스템 및 그것의 동작 방법
TW201701279A (zh) 脈衝產生器、記憶體裝置、具有該記憶體裝置的記憶體系統及該記憶體裝置的內部電源控制方法
JP2006134401A (ja) 低消費電力記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid