CN108369819B - 在自刷新模式期间附加刷新操作的执行 - Google Patents

在自刷新模式期间附加刷新操作的执行 Download PDF

Info

Publication number
CN108369819B
CN108369819B CN201680072231.0A CN201680072231A CN108369819B CN 108369819 B CN108369819 B CN 108369819B CN 201680072231 A CN201680072231 A CN 201680072231A CN 108369819 B CN108369819 B CN 108369819B
Authority
CN
China
Prior art keywords
refresh
self
memory device
mode
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680072231.0A
Other languages
English (en)
Other versions
CN108369819A (zh
Inventor
K.S.拜因斯
S.富克斯
J.B.哈尔伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108369819A publication Critical patent/CN108369819A/zh
Application granted granted Critical
Publication of CN108369819B publication Critical patent/CN108369819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

实施例通常涉及在自刷新模式期间附加刷新操作的执行。存储器设备的实施例包括：一个或多个存储体；模式寄存器组，该模式寄存器组包括第一组模式寄存器位；以及用来为存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下针对一个或多个存储体的操作。该控制逻辑用来响应于自刷新命令的接收来执行一个或多个额外刷新周期，该自刷新命令用来提供当前刷新状态信息，并且用来在执行一个或多个额外刷新周期之后关于经修改的刷新状态在第一组模式寄存器位中存储信息。

Description

在自刷新模式期间附加刷新操作的执行
技术领域
本文中描述的实施例通常涉及计算机存储器的领域，并且更特别地涉及在自刷新模式期间附加刷新操作的执行。
相关申请
本申请要求保护2015年12月9日提交的美国临时专利申请No. 62/265,054的35USC 119(e)下的权益，该申请通过引用就像完全陈述一样被合并于此。
背景技术
动态随机存取存储器（DRAM）需要存储器内容的定期刷新以防止数据丢失。在存储器设备的操作中，需要特定刷新周期以便维持存储器，但进一步维持符合存储器标准。可以授权系统拉入（pull in）（预先发出）或延迟一定数目的刷新命令。
除了所需要的刷新命令之外，存储器设备可以在自刷新模式下执行自刷新周期。然而，在操作中，有时需要存储器控制器推迟进入自刷新模式以便赶上（catch up on）所需要的刷新。该操作可能在完成刷新周期并且然后进入自刷新模式中需要系统的显著功率消耗。
附图说明
在附图的图中以示例的方式并且不以限制的方式来图示这里描述的实施例，在附图中相似的参考数字指的是类似的元件。
图1是根据一个实施例的用来执行刷新信用操作（refresh credit operation）的存储器控制器和存储器设备的图示；
图2是根据一个实施例的针对自刷新模式的命令的图示；
图3是根据一个实施例的模式寄存器的图示；
图4是根据一个实施例的用来图示针对存储器控制器的刷新操作的流程图；
图5是根据一个实施例的用来图示针对DRAM设备的刷新操作的流程图；以及
图6是根据一个实施例的包括提供刷新信用模式的存储器的装置或系统的图示。
具体实施方式
本文中描述的实施例通常涉及在自刷新模式期间附加刷新操作的执行。
为了该描述的目的，下面的定义适用：
“动态随机存取存储器”或“DRAM”可以包括用于将数据位存储在计算设备中的物理随机存取存储器（RAM）的类型，其中每个数据位都被存储在包括电容器的存储器元件中，该电容器必须被刷新（重新供能）以避免丢失DRAM的内容。DRAM可以包括、但不限于包含在模块（诸如DIMM（双列直插式存储器模块（Dual In-Line Memory Modules）））中的存储器。
DRAM可以包括DDR（双数据速率（Double Data Rate））技术，在这种情况下DDRSDRAM（同步DRAM）被组织、被按行组织，这被称为存储页面（其通常可以在这里被称为页面）。（参见JEDEC（联合电子设备工程委员会（Joint Electronic Devices EngineeringCouncil））DDR SDRAM规范，针对DDR3的JESD79-3C、针对DDR4的JESD79-4和针对LPDDR3（低功率DDR（Low Power DDR））的JESD209-3）。此外，将存储页面划分成被称为记忆体（bank）的区段，其中每个记忆体都具有与其相关联的寄存器。
“移动电子设备”或“移动设备”可以包括智能电话、智能手表、平板计算机、笔记本或膝上型计算机、手持式计算机、移动互联网设备、穿戴式技术、或包括处理能力的其他移动电子设备。
将刷新（REF）命令定期发出给DRAM，并且一般每个tREFI（刷新间隔时间）提供刷新命令。然而，为了允许在任务之间切换和调度方面提高的效率，可能允许绝对刷新间隔中的某一灵活性。在具体示例中，可以在DRAM的操作期间使特定最大数（maximum）（诸如8个）刷新命令延迟，从而指示在任何时间点都不应使多于总共8个刷新命令延迟。在按行使最大数目（8个）刷新命令延迟的情况下，结果得到的在周围刷新命令之间的最大间隔被限制成例如9 x tREFI。
此外，可以预先发出最大数八个附加刷新命令（这被称为刷新命令被“拉入”），其中每一个预先发出的刷新命令都会导致使随后需要的定期刷新命令的数目减少一。预先使多于八个刷新命令提前（拉入）不进一步减少随后需要的定期刷新命令的数目，并且因此两个周围刷新命令之间的结果产生的最大间隔被限制为9 x tREFI。
在任何给定时间，可以在2 x tREFI内发出最大数十六个刷新命令。在最大数八个刷新命令被延迟的情况下可以进入自刷新模式。在退出自刷新模式（其中一个或多个刷新命令被延迟）之后，可以使附加刷新命令延迟到以下程度，即被延迟的刷新命令（在自刷新之前和之后）的总数目不超过最大数8。在常规操作中，在自刷新模式期间，被延迟或拉入的刷新命令的数目不变。
因此，DRAM可以允许拉入或延迟特定数目个（8个）刷新命令。在操作中，有时需要存储器控制器推迟进入自刷新以便赶上所需要的刷新。然而，该过程需要附加的功率消耗，因为它推迟系统可以进入降低的功率状态的时间。在常规操作中，不存在针对刷新状态传送或针对DRAM在自刷新期间赶上刷新或在刷新上超前（catchup or get ahead onrefreshes）的规定。相反，存储器控制器负责执行所有所需的刷新。
在一些实施例中，装置、系统或过程可以利用刷新信用模式来允许提早进入自刷新，在该自刷新期间可以执行存储器操作以赶上或超过（get ahead of）刷新周期要求。在一些实施例中，对于启用的刷新信用模式，DRAM用来在自刷新模式期间执行附加刷新来赶上一个或多个延迟的刷新。在一些实施例中，该DRAM可以在自刷新模式期间进一步执行附加刷新以允许存储器控制器在刷新上超前（增加多个被提前的刷新），由此允许存储器操作的功率消耗和性能的改进。
在一些实施例中，利用DRAM刷新信用模式来在DRAM处于自刷新模式时赶上刷新以及在刷新上超前。在一些实施例中，装置、系统或过程使得能够提早进入自刷新，并且在自刷新模式期间，DRAM用来执行刷新来赶上任何延迟的刷新。在一些实施例中，定义新的命令编码来向DRAM指示为了赶上刷新周期它需要执行的多个刷新。在操作中，在处于自刷新模式时刷新的执行可以被用来降低功率消耗，因为在自刷新模式期间存储器控制器和系统的其他部分可能潜在地被关闭（在降低的功率状态下）。
在一些实施例中，可以基于每个存储体、存储体群组以及所有存储体实施自刷新，并且可以基于每个存储体在传送刷新状态的情况下将刷新信用模式进一步扩展至每个存储体操作。刷新信用模式可以扩展至存储体群组以及所有存储体。
图1是根据一个实施例的用来执行刷新信用操作的存储器控制器和存储器设备的图示。如在图1中图示的，存储器控制器100用来向DRAM设备150提供刷新命令120。该存储器控制器100可以使高达最大数目的一定数目的刷新延迟110，并且可以拉入（提前）一定数目的刷新115来按照刷新请求而超前（get ahead on refresh requests）。图1提供存储器控制器100和DRAM 150的简化绘图用于图示，并且不打算图示这些组件的所有元件。
在一些实施例中，该DRAM包括控制逻辑155，控制逻辑155包括模式寄存器组（MRS）160。在一些实施例中，该模式寄存器组160包括用于刷新信用模式165的寄存器，被示出为n个模式寄存器位。该DRAM进一步包括存储器阵列170，其包括多个存储体，其中该存储体的存储器需要刷新周期来维持存储在存储体中的数据。图1进一步图示地址寄存器172和I/O（输入输出）接口174。
在一些实施例中，该DRAM 150包括刷新信用模式，所述刷新信用模式允许DRAM赶上针对存储器控制器100的刷新周期或进一步在针对存储器控制器100的刷新周期上超前。在一些实施例中，使用可用寄存器位165的模式寄存器位来启用刷新信用模式。在一些实施例中，可以经由模式寄存器组写操作的执行由存储器控制器100来启用或禁用刷新信用模式。
如果刷新信用模式被启用，则存储器控制器可以提供自刷新命令125，该自刷新命令包括用来向DRAM通知控制器是否具有任何延迟的或拉入的刷新的数据，以及这样的延迟的或拉入的刷新的数目。在一些实施例中，自刷新命令可以如在图2中图示的那样。
而在一些实施例中，在自刷新模式中，该DRAM用来执行附加刷新周期以使得能够赶上一定数目的刷新周期或在一定数目的刷新周期上超前。在一些实施例中，在从自刷新模式退出时，由DRAM在模式寄存器位165中对刷新信用进行编码，其中存储器控制器100可以访问模式寄存器位以确定经修改的刷新状态，并且然后可以基于经修改的刷新状态来继续刷新操作。
图2是根据一个实施例的针对自刷新模式的命令的图示。如在图2中图示的，自刷新命令200以基于命令的条目（entry）为基础。在一些实施例中，命令是用于在特定值处命令选通（Command Strobe）（CS）（CS低（L）或高（H））的命令地址（CA）位CA0至CA13上的双周期命令。
在一个实施方式中，存在所定义的六个模式寄存器位，MRx位5:0。在一些实施例中，使用模式寄存器MRx位5来启用刷新信用模式。如果MRx位5=1，则在DRAM中启用刷新信用模式。如果位5=0，则禁用刷新信用模式。
在一些实施例中，如果MRx位5被启用，则命令编码中的RC位（图示为在CSL，CA7中被编码）向DRAM通知控制器是否具有任何延迟的或拉入的刷新，其中对延迟的或拉入的刷新的数目进行编码。在特定实施方式中：
RC=0指示刷新已经被拉入了值N3:N0；以及
RC=1指示刷新已经被延迟了值N3:N0。
在一些实施例中，对于刷新实施的第一部分，如果已经使刷新延迟，则DRAM将在自刷新状态下执行附加刷新用以赶上。在一些实施例中，对于刷新实施的第二部分，该DRAM将操作来通过在自刷新状态下拉入高达最大数8个刷新来在刷新上超前。在一些实施例中，在从自刷新模式退出时，DRAM用来存储DRAM能够赶上的刷新数目以及它在MRx位4:0中已执行的附加刷新。
图3是根据一个实施例的模式寄存器的图示。在一些实施例中，模式寄存器300包括特定模式寄存器位，所述模式寄存器位可以是图1中图示的模式寄存器位165。
在特定实施方式中，存在所定义的六个模式寄存器位，这样的寄存器位是MRx位5:0。在一些实施例中，使用模式寄存器MRx位5来启用刷新信用模式。如果位5=1，则在DRAM中启用刷新信用模式。如果位5=0，则禁用刷新信用模式。
在一些实施例中，在自刷新模式退出时，该DRAM用来存储指示经修改的刷新状态的数据、反映DRAM能够赶上的刷新数目或DRAM能够在自刷新模式期间执行的附加刷新的数据。在一些实施例中，该模式寄存器位可以包括刷新信用（RC）状态和它能够赶上的多个刷新（N3:N0）。
因此，如在图3中图示的，存储器寄存器300的位可以如下指示刷新状态：
MR位5：刷新信用模式启用
在此处对于RC模式被禁用，位5=0，并且对于RC模式被启用，位5=1
MR位4：刷新信用（RC）
在此处对于刷新被拉入（提前），RC=0，并且对于刷新仍被延迟（不足（deficit）），RC=1
MR位3:0： N3:N0
在此处N3:N0=被延迟或被提前的刷新的数目。
因此，在一个示例中，RC=0指示刷新已经被拉入了值N3:N0（刷新信用）；以及RC=1指示刷新已经被延迟了值为N3:N0（剩余刷新不足）。进一步地，被拉入或延迟的刷新的数目在MRx 3:0中被指示为从0（MRx=‘0000’）至8（MRx=‘1000’）的值。
在一个特定示例中，当DRAM处于不存在被拉入或延迟的刷新的状态时，具有0或1的RC和N3:N0=‘0000’的值将会适用。当发出自刷新命令时该值也适用。
在自刷新状态的特定DRAM实施方式中，DRAM将执行附加刷新以便仅在第一64ms（毫秒）窗口的2 x tREFI内赶上，在此处在tREFI的平均刷新间隔上发出刷新。在这样的实施方式中，可能要求DRAM在这样的第一2 x tREFI窗口内赶上这些额外刷新。由于额外刷新，该要求一般将不放置任何附加的功率输送约束。例如，具有所要求的550ns（纳秒）的tRFC的16Gb（吉比特）管芯允许在550ns x 8=4.4μs（微秒）中执行8个附加刷新，因为被拉入的刷新可能连续地（back to back）执行（因此对于每个刷新550ns，或对于8个刷新4.4μs）。tREFI值是在一段时间上的平均刷新间隔，并且对于每个DDR3和DDR4 JEDEC规范，tREFI可以是7.8μs。
在一些实施例中，在赶上延迟的刷新时，下一过程是对于DRAM利用拉入的（提前的）刷新来超前。在一个特定实施方式中，DRAM可以在任何滚动（rolling）64ms（毫秒）窗口中拉入最大数8个刷新。在操作中，DRAM在窗口（诸如64ms窗口）中执行固定数目的刷新。在DRAM中朝着窗口的前面（开始）再次执行被拉入的最大数8个刷新。如果在拉入最大数八个刷新之后接收到自刷新退出命令，则DRAM将报告模式寄存器中的RC=1以及N3:N0 = ‘1000’的状态，诸如在图3中图示的。在64ms窗口结束处，被拉入的刷新丢失。换言之，DRAM必须在下一64ms窗口的前端再次执行附加8个刷新。自刷新退出命令在64 ms窗口内的时序将决定允许DRAM拉入多少个刷新。
图4是根据一个实施例的用来图示针对存储器控制器的刷新操作的流程图。如图4中图示的，针对存储器控制器的刷新操作400包括提供被引导至DRAM设备的刷新命令402，其中所述刷新命令遭受某些最小刷新频率要求，包括用来使一定数目的刷新周期延迟或拉入（提前）404的灵活性。
在一些实施例中，在达到自刷新模式的时间时，存储器控制器可以通过设置模式寄存器位来启用针对DRAM的刷新信用模式（如果当前没有被启用的话），并且关于被延迟或提前的刷新周期确定当前刷新状态406。在一些实施例中，该存储器控制器用来准备包括被延迟或提前的刷新周期的数目的自刷新命令408，其可以例如以图2中图示的命令200为形式。在一些实施例中，存储器控制器用来将自刷新命令传输至DRAM 410，这可以由过渡至降低的功率状态412跟随。
在一些实施例中，在过渡回到遵循自刷新模式的全功率状态420时，存储器控制器用来读取DRAM的模式寄存器组的模式寄存器位（诸如作为在图1中的模式寄存器位165图示的以及如在图3中图示的模式寄存器300中结构化的）以确定经修改的刷新状态422，其可以包括保持被延迟的多个刷新周期或现在提前的多个刷新周期。在一些实施例中，该存储器控制器用来基于经修改的刷新状态继续传输被引导至DRAM的刷新命令424。
图5是根据一个实施例的用来图示针对DRAM设备的刷新操作的流程图。如在图5中图示的，DRAM设备可以从存储器控制器接收刷新命令502，其中刷新命令遭受某些最小刷新频率要求，所述要求包括使一定数目的刷新周期延迟或拉入（提前）的灵活性，并且该DRAM用来响应于接收到的命令来执行刷新周期504。
在一些实施例中，在从存储器控制器接收到自刷新命令时506，如果当前启用刷新信用模式508，则DRAM的命令逻辑用来根据自刷新命令确定当前刷新状态510，该命令可以如图2中图示的自刷新命令200那样。在一些实施例中，命令逻辑用来规定DRAM来执行一个或多个延迟的存储器刷新周期（如果存在现有的延迟刷新周期的话），并且如果可能的话，执行一个或多个附加刷新周期512。
在一些实施例中，该DRAM的控制逻辑进一步用来对模式寄存器位进行编码以指示经修改的刷新状态514，所述经修改的刷新状态包括在自刷新模式期间执行刷新周期之后当前数目的延迟或提前的刷新周期。在一些实施例中，模式寄存器位的编码可以如针对图3中图示的模式寄存器300图示的那样。该DRAM然后可以完成自刷新模式中的操作516并且继续正常操作（包括从存储器控制装置502接收刷新命令）。
图6是根据一个实施例的包括提供刷新信用模式的存储器的装置或系统的图示。在该图示中，没有示出与本描述无密切关系的某些标准和公知组件。可以组合被示出为单独元件的元件，包括例如组合单个芯片上的多个元件的SoC（片上系统）。装置或系统600可以包括但不限于移动设备。
在一些实施例中，该装置或系统600包括处理部件（或处理单元），诸如耦合至一个或多个总线或互连（通常被示出为总线665）的一个或多个处理器610。处理器610可以包括一个或多个物理处理器以及一个或多个逻辑处理器。在一些实施例中，处理器可以包括一个或多个通用处理器或专用处理器。该总线665是用于传输数据的通信部件。为了简单起见，总线665被图示为单个总线，但是总线665可以表示多个不同的互连或总线并且至这样的互连或总线的组件连接可以改变。图6中示出的总线665是表示任何一个或多个单独物理总线、点对点连接或通过适当的桥接器、适配器或控制器连接的两者的抽象概念。在一些实施例中，处理器610包括存储器控制器612或者利用外部存储器控制器614来操作。
在一些实施例中，该装置或系统600进一步包括随机存取存储器（RAM）或作为用于存储要由处理器610执行的信息和指令的主存储器的其他动态存储设备或元件。主存储器可以包括但不限于动态随机存取存储器（DRAM）615。该DRAM可以包括在图1中针对DRAM 150图示的元件。在一些实施例中，该DRAM 615包括用来提供存储器控制操作的控制逻辑616和用来规定启用或禁用某些模式的模式寄存器617。在一些实施例中，该控制逻辑616包括用来当刷新信用模式有效时在自刷新模式下执行附加存储器刷新的逻辑。在一些实施例中，该DRAM用来接收自刷新命令（诸如图2中图示的命令200），从而提供关于当前刷新状态的信息，其包括多个被延迟或提前的刷新周期。在一些实施例中，该模式寄存器组617包括模式寄存器位618，其中可以利用这样的位来提供关于经修改的刷新状态的信息，诸如在图3中图示的模式寄存器300中图示的那样，其包括在自刷新模式结束之后被延迟或提前的多个刷新周期。
在一些实施例中，该存储器控制器612-614可操作用来写至模式寄存器组617以启用或禁用刷新信用模式，并且在刷新信用被启用的情况下向DRAM 615提供自刷新命令，该自刷新命令提供关于当前刷新状态的信息，其包括被延迟或拉入的多个刷新周期。针对刷新信用模式的操作可以如在图4和5中图示的那样。
该装置或系统600还可以包括非易失性存储器（NVM）620；存储设备（诸如固态驱动器（SSD））625；和只读存储器（ROM）630或用于存储针对处理器610的静态信息和指令的其他静态存储设备。NVM 620可以包括单或多阈值级NAND闪速存储器、NOR闪速存储器、单或多级相变存储器（PCM）、电阻存储器、三维（3D）交叉点存储器、纳米线存储器、铁电晶体管随机存取存储器（FeTRAM）、结合忆阻器技术的磁阻随机存取存储器（MRAM）存储器、自旋转移矩随机存取存储器（STT）MRAM、位置写入（write in place）非易失性MRAM（NVMRAM）（诸如相变存储器）等等（包括其组合）。
在一些实施例中，该装置或系统600包括用来提供有线或无线通信的耦合至总线665的一个或多个发射器或接收器640。在一些实施例中，该装置或系统600可以包括：用于经由无线通信使用无线发射器、接收器或二者来发射和接收数据的一个或多个天线644（诸如偶极或单极天线），以及用于经由有线通信来发射和接收数据的一个或多个端口642。无线通信包括但不限于Wi-Fi、蓝牙TM、近场通信和其他无线通信标准。
在一些实施例中，装置或系统600包括用于输入数据的一个或多个输入设备650，包括硬和软按钮、操纵杆、鼠标或其他定点设备、键盘、语音命令系统或手势识别系统。
在一些实施例中，该装置或系统600包括输出显示器655，在此处显示器655可以包括液晶显示器（LCD）或用于向用户显示信息或内容的任何其他显示技术。在一些环境中，该显示器655可以包括触摸屏，其还被用作输入设备650的至少一部分。输出显示器655可以进一步包括音频输出，包括一个或多个扬声器、音频输出插孔、或其他音频、以及至用户的其他输出。
该装置或系统600还可以包括电池或其他功率源660，其可以包括太阳能电池、燃料电池、充电电容器、近场电感耦合、功率适配器、或用于在装置或系统600中提供或生成功率的其他系统或设备。可以根据需要将由功率源660提供的功率分配给该装置或系统600的元件。
在上面的描述中，为了解释的目的，陈述了许多具体细节以便提供对所述实施例的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节中的一些的情况下实践实施例。在其他情况下，以框图形式示出公知的结构和设备。在所图示的组件之间可能存在中间结构。本文中描述或图示的组件可能具有未被图示或描述的附加输入或输出。
各个实施例可以包括各个过程。这些过程可以由硬件组件执行或者可以被嵌入在计算机程序或机器可执行指令中，所述计算机程序或机器可执行指令可以被用来促使通用或专用处理器或利用指令编程的逻辑电路执行所述过程。备选地，可以通过硬件和软件的组合来执行所述过程。
各个实施例的部分可以被提供为计算机程序产品，其可以包括具有其上存储的计算机程序指令的计算机可读介质，所述计算机程序指令可以被用来对计算机（或其他电子设备）编程用于由一个或多个处理器执行来执行根据某些实施例的过程。该计算机可读介质可以包括但不限于磁盘、光盘、压缩盘只读存储器（CD-ROM）、和磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁或光卡、闪速存储器、或适用于存储电子指令的其他类型的计算机可读介质。此外，实施例还可以被作为计算机程序产品被下载，其中可以将程序从远程计算机传递至请求计算机。
方法中的许多以其最基本的形式来描述，但是在不偏离本实施例的基本范围的情况下可以添加过程或从方法中的任一个删除过程，并且可以添加信息或者从所述消息中的任一个减去信息。对于本领域技术人员将显而易见的是，可以作出许多进一步的修改和适配。不提供特定实施例来限制该概念，而是用来图示该概念。实施例的范围不是要由上面提供的具体示例来确定，而是仅由下面的权利要求来确定。
如果说元件“A”被耦合至元件“B”或者与元件“B”耦合，则元件A可以直接耦合至元件B或者通过例如元件C间接耦合。当说明书或权利要求阐述组件、特征、结构、过程或特性A“引起”组件、特征、结构、过程或特性B时，则意味着“A”至少是“B”的部分原因，但是还可以存在帮助引起“B”的至少一个其他组件、特征、结构、过程或特性。如果该说明书指示组件、特征、结构、过程或特性“可以”、“可能”或“可能会”被包括，则不要求包括该特定组件、特征、结构、过程或特性。如果说明书或权利要求涉及“一”或“一个”元件，则这不意味着仅存在所述元件中的一个。
一个实施例是一个实施方式或示例。在说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的参考意味着结合实施例所描述的特定特征、结构或特性被包括在至少一些实施例中，但是不一定被包括在所有实施例中。“实施例”、“一个实施例”、或“一些实施例”的各个出现不一定所有都指的是相同的实施例。应该认识到，在示例性实施例的前述描述中，为了使本公开内容流线化并帮助理解各个新颖方面中的一个或多个，有时在单个实施例、图或其描述中将各个特征集合在一起。然而，本公开内容的该方法不将被解释为反映所要求保护的实施例需要比在每个权利要求中明确叙述的更多的特征的意图。相反，如下面的权利要求反映的，新颖方面在于少于单个前述公开的实施例的所有特征。因此，权利要求从而被明确合并在该说明书中，其中每个权利要求都独立地作为一个单独的实施例。
在一些实施例中，存储器设备包括一个或多个存储体；模式寄存器组，该模式寄存器包括第一组模式寄存器位；以及用来为存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下用于一个或多个存储体的刷新操作。在一些实施例中，该控制逻辑用来响应于自刷新命令的接收来执行一个或多个额外刷新周期，该自刷新命令用来提供当前刷新状态信息，并且该控制逻辑用来在执行一个或多个额外刷新周期之后关于经修改的刷新状态在第一组模式寄存器位中存储信息。
在一些实施例中，模式寄存器命令中的当前刷新状态信息包括对于存储器设备被延迟的多个刷新周期或对于存储器设备被提前的多个刷新周期。
在一些实施例中，第一组模式寄存器位包括对于存储器设备保持被延迟的多个刷新周期或者对于存储器设备被提前的多个刷新周期。
在一些实施例中，该存储器设备是动态随机存取存储器（DRAM）设备。在一些实施例中，该DRAM设备是双数据速率（DDR）同步DRAM（SDRAM）存储器设备。
在一些实施例中，一种或多种非瞬时计算机可读存储介质，具有其上存储的表示指令序列的数据，所述指令序列当由一个或多个处理器执行时促使一个或多个处理器执行包括操作，所述操作包括：由存储器控制器向存储器提供一系列刷新命令，其中提供该系列刷新命令可以包括使多个刷新命令延迟或使多个刷新命令提前；在刷新信用模式下由存储器控制器向存储器传送自刷新命令，该自刷新命令包括当前刷新状态信息；在自刷新模式结束时，从存储器获得经修改的刷新状态信息；以及至少部分基于经修改的状态信息来继续该系列刷新命令。
在一些实施例中，当前刷新状态信息包括被延迟的多个刷新命令或已提前的多个刷新命令。
在一些实施例中，经修改的刷新状态信息包括保持被延迟的多个刷新命令或在自刷新模式之后提前的多个刷新命令。
在一些实施例中，获得经修改的刷新状态信息包括读取存储器的一组寄存器位。
在一些实施例中，读取存储器的该组寄存器位包括读取第一位来确定寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在自刷新模式之后提前的多个刷新命令。
在一些实施例中，一种装置包括：用于由存储器控制器向存储器提供一系列刷新命令的部件，其中提供该系列刷新命令可以包括使多个刷新命令延迟或使多个刷新命令提前；用于在刷新信用模式下由存储器控制器向存储器传送自刷新命令的部件，该自刷新命令包括当前刷新状态信息；用于在自刷新模式结束时从存储器获得经修改的刷新状态信息的部件；以及用于至少部分基于经修改的状态信息来继续该系列刷新命令的部件。
在一些实施例中，当前刷新状态信息包括被延迟的多个刷新命令或已提前的多个刷新命令。
在一些实施例中，经修改的刷新状态信息包括保持被延迟的多个刷新命令或在自刷新模式之后提前的多个刷新命令。
在一些实施例中，用于获得经修改的刷新状态信息的部件包括用于读取存储器的一组寄存器位的部件。
在一些实施例中，用于读取存储器的该组寄存器位的部件包括用于读取第一位来确定寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在自刷新模式之后提前的多个刷新命令的部件。
在一些实施例中，一种方法包括：在存储器处从存储器控制器接收一系列刷新命令并响应于刷新命令执行刷新周期；在存储器处在刷新信用模式下从存储器控制器接收自刷新命令，该自刷新命令包括当前刷新状态信息；响应于自刷新命令进入自刷新模式；在自刷新模式期间执行一个或多个额外刷新周期；至少部分基于在自刷新模式下执行的额外刷新周期来存储经修改的刷新状态信息；以及退出自刷新模式。
在一些实施例中，当前刷新状态信息包括被延迟的多个刷新命令或已提前的多个刷新命令。
在一些实施例中，经修改的刷新状态信息包括保持被延迟的多个刷新命令或在执行一个或多个额外刷新周期之后提前的多个刷新命令。
在一些实施例中，存储经修改的刷新状态信息包括将信息存储在存储器的一组寄存器位中。
在一些实施例中，将信息存储在存储器的该组寄存器位中包括写第一位来指示寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在自刷新模式之后提前的多个刷新命令。
在一些实施例中，一种系统包括：用于处理数据的一个或多个处理器；用于控制计算机存储器的存储器控制器；用于存储用于一个或多个处理器的数据的存储器设备；以及用于在无线通信中传递数据的发射器和接收器，该系统包括用于数据传输的一个或多个天线。在一些实施例中，该存储器设备包括一个或多个存储体；模式寄存器组，该模式寄存器包括第一组模式寄存器位；以及用来为存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下用于一个或多个存储体的刷新操作。在一些实施例中，该控制逻辑用来响应于自刷新命令的接收来执行一个或多个额外刷新周期，该自刷新命令用来提供当前刷新状态信息；并且该控制逻辑用来在执行一个或多个额外刷新周期之后关于经修改的刷新状态在第一组模式寄存器位中存储信息。
在一些实施例中，模式寄存器命令中的当前刷新状态信息包括对于存储器设备被延迟的多个刷新周期或对于存储器设备被提前的多个刷新周期。
在一些实施例中，第一组模式寄存器位包括对于存储器设备保持被延迟的多个刷新周期或者对于存储器设备被提前的多个刷新周期。
在一些实施例中，该存储器设备是动态随机存取存储器（DRAM）设备。
在一些实施例中，该系统用来在传输自刷新命令之后进入降低的功率模式。
在一些实施例中，该系统进一步包括通信耦合至一个或多个处理器的显示器或通信耦合至一个或多个处理器的电池中的一个或多个。

Claims (21)

1.一种存储器设备，包括：
一个或多个存储体；
模式寄存器组，所述模式寄存器组包括第一组模式寄存器位；以及
用来为所述存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下针对所述一个或多个存储体的刷新操作，其中所述刷新信用模式使得所述存储器设备能够赶上对于所述存储器设备被延迟的刷新周期或进一步超前对于所述存储器设备被提前的刷新周期；
其中所述控制逻辑用来响应于自刷新命令的接收来在自刷新模式期间执行一个或多个额外刷新周期，所述自刷新命令用来提供当前刷新状态信息，其中所述自刷新命令中的所述当前刷新状态信息包括对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；以及
其中所述控制逻辑用来在执行所述一个或多个额外刷新周期之后关于经修改的刷新状态在所述第一组模式寄存器位中存储信息，其中在所述自刷新模式之后所述第一组模式寄存器位包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期。
2.根据权利要求1所述的存储器设备，其中所述存储器设备是动态随机存取存储器（DRAM）设备。
3.根据权利要求2所述的存储器设备，其中所述动态随机存取存储器（DRAM）设备是双数据速率（DDR）同步DRAM（SDRAM）存储器设备。
4.一种装置，包括：
用于由存储器控制器向存储器提供一系列刷新命令的部件，其中提供所述系列刷新命令可以包括使多个刷新命令延迟或使多个刷新命令提前；
用于在刷新信用模式下由所述存储器控制器向所述存储器传输自刷新命令的部件，其中所述刷新信用模式使得所述存储器设备能够赶上对于所述存储器设备被延迟的刷新周期或进一步超前对于所述存储器设备被提前的刷新周期，所述自刷新命令包括当前刷新状态信息，其中所述自刷新命令中的所述当前刷新状态信息包括对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；
用于在自刷新模式结束时，从所述存储器获得经修改的刷新状态信息的部件，其中在所述自刷新模式之后所述经修改的刷新状态信息包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；以及
用于至少部分基于经修改的状态信息来继续所述系列刷新命令的部件。
5.根据权利要求4所述的装置，其中用于获得所述经修改的刷新状态信息的部件包括用于读取所述存储器的一组寄存器位的部件。
6.根据权利要求5所述的装置，其中用于读取所述存储器的该组寄存器位的部件包括用于读取第一位来确定所述寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在所述自刷新模式之后提前的多个刷新命令的部件。
7.一种方法，包括：
在存储器处从存储器控制器接收一系列刷新命令并响应于所述刷新命令执行刷新周期；
在刷新信用模式下在所述存储器处从所述存储器控制器接收自刷新命令，其中所述刷新信用模式使得所述存储器设备能够赶上对于所述存储器设备被延迟的刷新周期或进一步超前对于所述存储器设备被提前的刷新周期，所述自刷新命令包括当前刷新状态信息，其中所述自刷新命令中的所述当前刷新状态信息包括当前对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；
响应于所述自刷新命令进入自刷新模式；
在所述自刷新模式期间执行一个或多个额外刷新周期；
至少部分基于在所述自刷新模式下执行的额外刷新周期来存储经修改的刷新状态信息，其中在所述自刷新模式之后所述经修改的刷新状态信息包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；以及
退出所述自刷新模式。
8.根据权利要求7所述的方法，其中存储经修改的刷新状态信息包括将所述信息存储在所述存储器的一组寄存器位中。
9.根据权利要求8所述的方法，其中将所述信息存储在所述存储器的该组寄存器位中包括写第一位以指示所述寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在所述自刷新模式之后提前的多个刷新命令。
10.一个系统，包括：
用于处理数据的一个或多个处理器；
用于控制计算机存储器的存储器控制器；
用于存储用于所述一个或多个处理器的数据的存储器设备；以及
用于在无线通信中传递数据的发射器和接收器，所述系统包括用于数据传输的一个或多个天线；
其中所述存储器设备包括：
一个或多个存储体；
模式寄存器组，所述模式寄存器组包括第一组模式寄存器位；以及
用来为所述存储器设备提供控制操作的控制逻辑，所述操作包括在刷新信用模式下针对所述一个或多个存储体的刷新操作，其中所述刷新信用模式使得所述存储器设备能够赶上对于所述存储器设备被延迟的刷新周期或进一步超前对于所述存储器设备被提前的刷新周期；
其中所述控制逻辑用来响应于自刷新命令的接收来在自刷新模式期间执行一个或多个额外刷新周期，所述自刷新命令用来提供当前刷新状态信息，其中所述自刷新命令中的所述当前刷新状态信息包括当前对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；以及
其中所述控制逻辑用来在执行所述一个或多个额外刷新周期之后关于经修改的刷新状态在所述第一组模式寄存器位中存储信息，其中在所述自刷新模式之后所述第一组模式寄存器位包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期。
11.根据权利要求10所述的系统，其中所述存储器设备是动态随机存取存储器（DRAM）设备。
12.根据权利要求10所述的系统，其中所述系统用来在传输所述自刷新命令之后进入降低的功率模式。
13.一个或多个非瞬时计算机可读存储介质，具有其上存储的表示指令序列的数据，所述指令序列当由一个或多个处理器执行时促使一个或多个处理器执行操作，所述操作包括：
由存储器控制器向存储器提供一系列刷新命令，其中提供所述系列刷新命令可以包括使多个刷新命令延迟或使多个刷新命令提前；
在刷新信用模式下由所述存储器控制器向所述存储器传输自刷新命令，其中所述刷新信用模式使得所述存储器设备能够赶上对于所述存储器设备被延迟的刷新周期或进一步超前对于所述存储器设备被提前的刷新周期，所述自刷新命令包括当前刷新状态信息，其中所述自刷新命令中的所述当前刷新状态信息包括对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；
在自刷新模式结束时，从所述存储器获得经修改的刷新状态信息，其中在所述自刷新模式之后所述经修改的刷新状态信息包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；以及
至少部分基于经修改的状态信息来继续所述系列刷新命令。
14.根据权利要求13所述的介质，其中获得所述经修改的刷新状态信息包括读取所述存储器的一组寄存器位。
15.根据权利要求14所述的介质，其中读取所述存储器的该组寄存器位包括读取第一位来确定所述寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在所述自刷新模式之后提前的多个刷新命令。
16.一种计算机可读存储介质，具有其上存储的表示指令序列的数据，所述指令序列当由一个或多个处理器执行时促使一个或多个处理器执行操作，所述操作包括：
在存储器处从存储器控制器接收一系列刷新命令并响应于所述刷新命令执行刷新周期；
在刷新信用模式下在所述存储器处从所述存储器控制器接收自刷新命令，其中所述刷新信用模式使得所述存储器设备能够赶上对于所述存储器设备被延迟的刷新周期或进一步超前对于所述存储器设备被提前的刷新周期，所述自刷新命令包括当前刷新状态信息，其中所述自刷新命令中的所述当前刷新状态信息包括当前对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；
响应于所述自刷新命令进入自刷新模式；
在所述自刷新模式期间执行一个或多个额外刷新周期；
至少部分基于在所述自刷新模式下执行的额外刷新周期来存储经修改的刷新状态信息，其中在所述自刷新模式之后所述经修改的刷新状态信息包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；以及
退出所述自刷新模式。
17.根据权利要求16所述的计算机可读存储介质，其中存储经修改的刷新状态信息包括将所述信息存储在所述存储器的一组寄存器位中。
18.根据权利要求17所述的计算机可读存储介质，其中将所述信息存储在所述存储器的该组寄存器位中包括写第一位以指示所述寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在所述自刷新模式之后提前的多个刷新命令。
19.一种装置，包括：
用于在存储器处从存储器控制器接收一系列刷新命令并响应于所述刷新命令执行刷新周期的部件；
用于在刷新信用模式下在所述存储器处从所述存储器控制器接收自刷新命令的部件，其中所述刷新信用模式使得所述存储器设备能够赶上对于所述存储器设备被延迟的刷新周期或进一步超前对于所述存储器设备被提前的刷新周期，所述自刷新命令包括当前刷新状态信息，其中所述自刷新命令中的所述当前刷新状态信息包括当前对于所述存储器设备被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；
用于响应于所述自刷新命令进入自刷新模式的部件；
用于在所述自刷新模式期间执行一个或多个额外刷新周期的部件；
用于至少部分基于在所述自刷新模式下执行的额外刷新周期来存储经修改的刷新状态信息的部件，其中在所述自刷新模式之后所述经修改的刷新状态信息包括对于所述存储器设备保持被延迟的多个刷新周期或对于所述存储器设备被提前的多个刷新周期；以及
用于退出所述自刷新模式的部件。
20.根据权利要求19所述的装置，其中用于存储经修改的刷新状态信息的部件包括用于将所述信息存储在所述存储器的一组寄存器位中的部件。
21.根据权利要求20所述的装置，其中用于将所述信息存储在所述存储器的该组寄存器位中的部件包括用于写第一位以指示所述寄存器位的子集的值是表示保持被延迟的多个刷新命令还是表示在所述自刷新模式之后提前的多个刷新命令的部件。
CN201680072231.0A 2015-12-09 2016-10-31 在自刷新模式期间附加刷新操作的执行 Active CN108369819B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562265054P 2015-12-09 2015-12-09
US62/265054 2015-12-09
US15/184,944 US9721640B2 (en) 2015-12-09 2016-06-16 Performance of additional refresh operations during self-refresh mode
US15/184944 2016-06-16
PCT/US2016/059747 WO2017099906A1 (en) 2015-12-09 2016-10-31 Performance of additional refresh operations during self-refresh mode

Publications (2)

Publication Number Publication Date
CN108369819A CN108369819A (zh) 2018-08-03
CN108369819B true CN108369819B (zh) 2022-05-13

Family

ID=59012971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680072231.0A Active CN108369819B (zh) 2015-12-09 2016-10-31 在自刷新模式期间附加刷新操作的执行

Country Status (4)

Country Link
US (2) US9721640B2 (zh)
EP (1) EP3387649A4 (zh)
CN (1) CN108369819B (zh)
WO (1) WO2017099906A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
US9721640B2 (en) * 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode
US9824737B2 (en) * 2015-12-22 2017-11-21 Intel Corporation Memory circuit and method for operating a first and a second set of memory cells in direct memory access mode with refresh
KR20180047778A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
US20190243723A1 (en) * 2018-02-08 2019-08-08 Micron Technology, Inc. Backup operations from volatile to non-volatile memory
US20190243721A1 (en) * 2018-02-08 2019-08-08 Micron Technology, Inc. Backup operations from volatile to non-volatile memory
US20190243720A1 (en) * 2018-02-08 2019-08-08 Micron Technology, Inc. Backup operations from volatile to non-volatile memory
KR102544184B1 (ko) 2018-08-09 2023-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법
CN110968451B (zh) 2018-09-30 2021-09-21 华为技术有限公司 内存访问技术及计算机系统
WO2020063735A1 (zh) * 2018-09-30 2020-04-02 华为技术有限公司 内存访问技术及计算机系统
US10916292B1 (en) * 2019-08-28 2021-02-09 Micron Technology, Inc. Performing a refresh operation based on system characteristics
CN111158585B (zh) * 2019-11-27 2023-08-01 核芯互联科技(青岛)有限公司 一种内存控制器刷新优化方法、装置、设备和存储介质
CN111240621B (zh) * 2020-01-06 2022-01-25 Oppo广东移动通信有限公司 用于控制显示屏的显示频率的方法、装置及电子设备
US11922061B2 (en) 2020-08-31 2024-03-05 Micron Technology, Inc. Adaptive memory refresh control
US11783883B2 (en) * 2020-08-31 2023-10-10 Micron Technology, Inc. Burst mode for self-refresh
KR20220031793A (ko) 2020-09-03 2022-03-14 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템, 그것을 제어하는 제어기 및 그것의 동작 방법
US11790974B2 (en) * 2021-11-17 2023-10-17 Micron Technology, Inc. Apparatuses and methods for refresh compliance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734668A (zh) * 2000-12-20 2006-02-15 富士通株式会社 基于动态随机存取存储器核心的多端口存储器
CN1977339A (zh) * 2004-05-27 2007-06-06 高通股份有限公司 用于为易失性存储器提供定向库刷新的方法及系统
CN102543158A (zh) * 2004-05-27 2012-07-04 高通股份有限公司 为易失性存储器提供独立的库刷新的方法和系统
CN103179393A (zh) * 2011-12-21 2013-06-26 英特尔公司 降低运动补偿和显示刷新中的功耗的dram压缩方案
CN103777898A (zh) * 2012-10-19 2014-05-07 国际商业机器公司 操作存储器设备的方法及系统
US9001608B1 (en) * 2013-12-06 2015-04-07 Intel Corporation Coordinating power mode switching and refresh operations in a memory device
CN104737234A (zh) * 2012-11-30 2015-06-24 英特尔公司 基于所存储的行锤击阈值的值的行锤击监视

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167484A (en) 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
JP4253097B2 (ja) * 1999-12-28 2009-04-08 東芝マイクロエレクトロニクス株式会社 半導体記憶装置及びそのデータ読み出し方法
DE10005611A1 (de) * 2000-02-09 2001-08-30 Randolf Hoche Verfahren und Vorrichtung zum Verstellen eines Elements
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6560155B1 (en) 2001-10-24 2003-05-06 Micron Technology, Inc. System and method for power saving memory refresh for dynamic random access memory devices after an extended interval
US7079440B2 (en) 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US20080294814A1 (en) 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Flash Memory System with Management of Housekeeping Operations
US9235406B2 (en) * 2012-04-24 2016-01-12 Apple Inc. Methods and apparatus for user identity module update without service interruption
US8982654B2 (en) 2013-07-05 2015-03-17 Qualcomm Incorporated DRAM sub-array level refresh
US9721640B2 (en) * 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734668A (zh) * 2000-12-20 2006-02-15 富士通株式会社 基于动态随机存取存储器核心的多端口存储器
CN1977339A (zh) * 2004-05-27 2007-06-06 高通股份有限公司 用于为易失性存储器提供定向库刷新的方法及系统
CN102543158A (zh) * 2004-05-27 2012-07-04 高通股份有限公司 为易失性存储器提供独立的库刷新的方法和系统
CN103179393A (zh) * 2011-12-21 2013-06-26 英特尔公司 降低运动补偿和显示刷新中的功耗的dram压缩方案
CN103777898A (zh) * 2012-10-19 2014-05-07 国际商业机器公司 操作存储器设备的方法及系统
CN104737234A (zh) * 2012-11-30 2015-06-24 英特尔公司 基于所存储的行锤击阈值的值的行锤击监视
US9001608B1 (en) * 2013-12-06 2015-04-07 Intel Corporation Coordinating power mode switching and refresh operations in a memory device

Also Published As

Publication number Publication date
US10522207B2 (en) 2019-12-31
US20170169880A1 (en) 2017-06-15
WO2017099906A1 (en) 2017-06-15
EP3387649A4 (en) 2020-03-04
US9721640B2 (en) 2017-08-01
US20180047439A1 (en) 2018-02-15
CN108369819A (zh) 2018-08-03
EP3387649A1 (en) 2018-10-17

Similar Documents

Publication Publication Date Title
CN108369819B (zh) 在自刷新模式期间附加刷新操作的执行
US11886754B2 (en) Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
TWI709853B (zh) 特定記憶體裝置之自我更新進入與退出技術
CN110059048B (zh) 基于检测传感器数据的阻抗补偿
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
CN110023914B (zh) 用于重复写入存储器的可编程数据样式
US10115448B2 (en) Memory device for refresh and memory system including the same
KR102484069B1 (ko) ３ｄ 메모리에 대한 액세스 동작들을 위한 계층 모드
US20150310916A1 (en) Nonvolatile memory system
KR20160056056A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160127168A (ko) 메모리 시스템
US10908827B2 (en) Semiconductor memory devices, and memory systems and electronic apparatuses having the same
KR20130125614A (ko) 메모리 장치 및 메모리 장치의 파워 관리 방법
US10846220B2 (en) Memory system and operation method thereof
US9881659B2 (en) Technologies for clearing a page of memory
KR20130068915A (ko) 메모리 시스템 및 그 동작 제어 방법
CN108701105B (zh) 存储装置、存储方法及存储系统
US9824743B2 (en) Memory refresh operation with page open
US20210217464A1 (en) Memory access technology and computer system
US11106597B2 (en) Controller, data storage device and operating method thereof
CN114678053A (zh) 存储器单元感测电路中的亚阈值摆动的动态检测和动态调整
US10185510B2 (en) Bank interleaving controller and semiconductor device including the same
US11804254B2 (en) Memory device and method of refreshing memory device based on temperature

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant