KR20150031152A - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR20150031152A
KR20150031152A KR20140022304A KR20140022304A KR20150031152A KR 20150031152 A KR20150031152 A KR 20150031152A KR 20140022304 A KR20140022304 A KR 20140022304A KR 20140022304 A KR20140022304 A KR 20140022304A KR 20150031152 A KR20150031152 A KR 20150031152A
Authority
KR
South Korea
Prior art keywords
column
pixel signal
pixel
solid
imaging device
Prior art date
Application number
KR20140022304A
Other languages
English (en)
Other versions
KR101554095B1 (ko
Inventor
사토시 사쿠라이
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20150031152A publication Critical patent/KR20150031152A/ko
Application granted granted Critical
Publication of KR101554095B1 publication Critical patent/KR101554095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은, 칼럼형 AD 변환기의 동작시에 발생하는 스트리킹을 저감하는 것이 가능한 고체 촬상 장치를 제공한다.
광전 변환된 전하를 축적하는 화소(PC)가 매트릭스 형상으로 배치된 화소 어레이부(1)와, 화소(PC)로부터 판독된 화소 신호(Vsig)와 기준 전압(VREF)과의 비교 결과에 기초하여 화소 신호(Vsig)의 AD 변환값을 칼럼마다 산출하는 칼럼 ADC 회로(4)와, 그 비교 결과의 출력 타이밍의 칼럼간의 분산을 제어하는 타이밍 제어 회로(7)를 설치한다.

Description

고체 촬상 장치{SOLID-STATE IMAGING DEVICE}
본 발명의 실시 형태는 고체 촬상 장치에 관한 것이다.
고체 촬상 장치에서는, 화소로부터 판독된 화소 신호를 AD 변환할 때에 처리 시간을 짧게 하기 위해 칼럼형 AD 변환기를 사용한 것이 있다.
본 발명이 해결하고자 하는 과제는, 칼럼형 AD 변환기의 동작시에 발생하는 스트리킹(streaking)을 저감하는 것이 가능한 고체 촬상 장치를 제공하는 것이다.
일 실시 형태의 고체 촬상 장치는, 광전 변환된 전하를 축적하는 화소가 매트릭스 형상으로 배치된 화소 어레이부와, 기준 전압을 발생하는 기준 전압 발생 회로와, 상기 화소로부터 판독된 화소 신호와 상기 기준 전압을 비교하는 비교기가 설치되고, 상기 비교기의 비교 결과에 기초하여 상기 화소 신호의 AD 변환값을 칼럼마다 산출하는 칼럼 ADC 회로와, 상기 화소 신호를 상기 칼럼마다 전송하는 수직 신호선과, 상기 화소 신호에 대응하는 전하를 상기 칼럼마다 유지함으로써 아날로그 샘플링을 행하는 콘덴서와, 상기 아날로그 샘플링 전에 상기 수직 신호선을 상기 칼럼간에서 쇼트하는 칼럼간 쇼트 회로와, 상기 칼럼간의 쇼트를 해제한 후 상기 아날로그 샘플링까지의 시간을 제어하는 아날로그 샘플링 시간 제어부를 구비하는 것을 특징으로 한다.
다른 실시 형태의 고체 촬상 장치는, 광전 변환된 전하를 축적하는 화소가 매트릭스 형상으로 배치된 화소 어레이부와, 상기 화소로부터 판독된 화소 신호와 기준 전압과의 비교 결과에 기초하여 상기 화소 신호의 AD 변환값을 칼럼마다 산출하는 칼럼 ADC 회로와, 상기 비교 결과의 출력 타이밍의 상기 칼럼간의 분산을 제어하는 타이밍 제어 회로를 구비하는 것을 특징으로 한다.
상기 구성의 고체 촬상 장치에 의하면, 칼럼형 AD 변환기의 동작시에 발생하는 스트리킹을 저감하는 것이 가능하다.
도 1은 제1 실시 형태에 따른 고체 촬상 장치의 개략 구성을 도시하는 블록도이다.
도 2는 도 1의 고체 촬상 장치의 화소의 구성예를 도시하는 회로도이다.
도 3은 도 1의 기준 전압 발생 회로 및 칼럼 ADC 회로의 구성예를 도시하는 회로도이다.
도 4는 도 1의 화소의 판독 동작시의 각 부의 전압 파형을 도시하는 타이밍 차트이다.
도 5는 도 1의 칼럼간 쇼트 회로의 구성예를 도시하는 회로도이다.
도 6의 (a)는 아날로그 샘플링 전에 칼럼간 쇼트를 행하지 않는 경우의 도 1의 고체 촬상 장치의 각 부의 전압 파형을 도시하는 타이밍 차트, 도 6의 (b)는 아날로그 샘플링 전에 칼럼간 쇼트를 행한 경우의 도 1의 고체 촬상 장치의 각 부의 전압 파형을 도시하는 타이밍 차트이다.
도 7의 (a)는 아날로그 샘플링 전에 칼럼간 쇼트를 행하지 않는 경우의 자(自) 비교기 출력과 타 비교기 출력과의 관계를 도시하는 타이밍 차트, 도 7의 (b)는 아날로그 샘플링 전에 칼럼간 쇼트를 행한 경우의 자 비교기 출력과 타 비교기 출력과의 관계를 도시하는 타이밍 차트이다.
도 8은 제2 실시 형태에 따른 고체 촬상 장치가 적용된 디지털 카메라의 개략 구성을 도시하는 블록도이다.
이하에 첨부 도면을 참조하여, 실시 형태에 따른 고체 촬상 장치를 상세하게 설명한다. 또한, 이들 실시 형태에 의해 본 발명이 한정되는 것은 아니다.
(제1 실시 형태)
도 1은 제1 실시 형태에 따른 고체 촬상 장치의 개략 구성을 도시하는 블록도이다.
도 1에 있어서, 고체 촬상 장치에는 화소 어레이부(1)가 설치되어 있다. 화소 어레이부(1)에는, 광전 변환된 전하를 축적하는 화소(PC)가 로우 방향(RD) 및 칼럼 방향(CD)으로 m(m은 양의 정수)행×n (n은 양의 정수)열분만큼 매트릭스 형상으로 배치되어 있다. 또한, 이 화소 어레이부(1)에 있어서, 로우 방향(RD)으로는 화소(PC)의 판독 제어를 행하는 수평 제어선(Hlin)이 설치되고, 칼럼 방향(CD)으로는 화소(PC)로부터 판독된 신호를 전송하는 수직 신호선(Vlin)이 설치되어 있다.
또한, 고체 촬상 장치에는, 판독 대상이 되는 화소(PC)를 수직 방향으로 주사하는 수직 주사 회로(2), 화소(PC)와의 사이에서 소스 폴로워 동작을 행함으로써, 화소(PC)로부터 수직 신호선(Vlin)에 칼럼마다 화소 신호(Vsig)를 판독하는 부하 회로(3), 화소 신호(Vsig)와 기준 전압(VREF)과의 비교 결과에 기초하여 화소 신호(Vsig)의 AD 변환값을 칼럼마다 CDS로 산출하는 칼럼 ADC 회로(4), 칼럼 ADC 회로(4)로 산출된 AD 변환값을 수평 방향으로 전송하는 수평 레지스터(5), 칼럼 ADC 회로(4)에 기준 전압(VREF)을 출력하는 기준 전압 발생 회로(6) 및 각 화소(PC)의 판독이나 축적의 타이밍을 제어하는 타이밍 제어 회로(7), 아날로그 샘플링 전에 수직 신호선(Vlin)을 칼럼간에서 쇼트하는 칼럼간 쇼트 회로(8)가 설치되어 있다. 또한, 기준 전압(VREF)은 램프파를 사용할 수 있다. 또한, 칼럼 ADC 회로(4)는, 화소 신호(Vsig)의 출력 전위의 변동을 보상하는 아날로그 샘플링을 행할 수 있다. 여기서, 타이밍 제어 회로(7)는, 화소 신호(Vsig)와 기준 전압(VREF)과의 비교 결과의 출력 타이밍의 칼럼간의 분산을 제어할 수 있다. 이 칼럼간의 분산을 제어하는 경우, 화소 신호(Vsig)의 출력 전위의 변동을 사용할 수 있다. 타이밍 제어 회로(7)에는, 칼럼간의 쇼트를 해제한 후 아날로그 샘플링까지의 시간을 제어하는 아날로그 샘플링 시간 제어부(7A)가 설치되어 있다.
그리고, 수직 주사 회로(2)에서 화소(PC)가 수직 방향으로 주사됨으로써, 로우 방향(RD)으로 화소(PC)가 선택된다. 그리고, 부하 회로(3)에 있어서, 그 화소(PC) 사이에서 소스 폴로워 동작이 행해짐으로써, 화소(PC)로부터 판독된 화소 신호(Vsig)가 수직 신호선(Vlin)을 통해 전송되어, 칼럼 ADC 회로(4)로 보내진다. 또한, 기준 전압 발생 회로(6)에 있어서 기준 전압(VREF)으로서 램프파가 설정되어, 칼럼 ADC 회로(4)로 보내진다. 그리고, 칼럼 ADC 회로(4)에 있어서, 화소(PC)로부터 판독된 신호 레벨과 리셋 레벨이 램프파의 레벨에 각각 일치할 때까지 클록의 카운트 동작이 행해지고, 이때의 신호 레벨과 리셋 레벨과의 차분이 취해짐으로써 각 화소(PC)의 신호 성분이 CDS에서 디지털값으로 변환되어, 수평 레지스터(5)를 통해 수평 방향으로 전송됨으로써 출력 신호(S1)로서 출력된다.
도 2는 도 1의 고체 촬상 장치의 화소의 구성예를 도시하는 회로도이다.
도 2에 있어서, 각 화소(PC)에는 포토 다이오드(PD), 행 선택 트랜지스터(Ta), 증폭 트랜지스터(Tb), 리셋 트랜지스터(Tr) 및 판독 트랜지스터(Td)가 설치되어 있다. 또한, 증폭 트랜지스터(Tb)와 리셋 트랜지스터(Tr)와 판독 트랜지스터(Td)와의 접속점에는 검출 노드로서 플로팅 디퓨전(FD)이 형성되어 있다.
그리고, 화소(PC)에 있어서, 판독 트랜지스터(Td)의 소스는 포토 다이오드(PD)에 접속되고, 판독 트랜지스터(Td)의 게이트에는 판독 신호(ΦD)가 입력된다. 또한, 리셋 트랜지스터(Tr)의 소스는 판독 트랜지스터(Td)의 드레인에 접속되고, 리셋 트랜지스터(Tr)의 게이트에는 리셋 신호(ΦR)가 입력되고, 리셋 트랜지스터(Tr)의 드레인은 전원 전위(VDD)에 접속되어 있다. 또한, 행 선택 트랜지스터(Ta)의 게이트에는 행 선택 신호(ΦA)가 입력되고, 행 선택 트랜지스터(Ta)의 드레인은 전원 전위(VDD)에 접속되어 있다. 또한, 증폭 트랜지스터(Tb)의 소스는 수직 신호선(Vlin)에 접속되고, 증폭 트랜지스터(Tb)의 게이트는 판독 트랜지스터(Td)의 드레인에 접속되고, 증폭 트랜지스터(Tb)의 드레인은 행 선택 트랜지스터(Ta)의 소스에 접속되어 있다. 또한, 도 1의 수평 제어선(Hlin)은, 판독 신호(ΦD), 리셋 신호(ΦR) 및 행 선택 신호(ΦA)를 로우마다 화소(PC)에 전송할 수 있다. 도 1의 부하 회로(3)에는 정전류원(GA1)이 칼럼마다 설치되고, 정전류원(GA1)은 수직 신호선(Vlin)에 접속되어 있다. 또한, 증폭 트랜지스터(Tb)의 임계값 전압이 칼럼간에서 변동되면, 화소 신호(Vsig)의 출력 전위가 칼럼간에서 변동되는 원인이 된다.
도 3은 도 1의 기준 전압 발생 회로 및 칼럼 ADC 회로의 구성예를 도시하는 회로도이다.
도 3에 있어서, 칼럼 ADC 회로(4)에는, 비교 회로(CP1 내지 CPn) 및 카운터(CT1 내지 CTn)가 칼럼마다 설치되어 있다. 또한, 카운터(CT1 내지 CTn)는, 반전 기능 장착 바이너리 카운터를 사용할 수 있다. 그리고, 비교 회로(CP1 내지 CPn)는, 제1열째 내지 제n열째의 화소(PC1 내지 PCn)에 각각 접속되어 있다. 비교 회로(CP1)에는, 콘덴서(C2, C3), 비교기(PA2), 스위치(W2, W3) 및 인버터(V)가 설치되어 있다. 또한, 콘덴서(C2)는, 기준 전압(VREF)과 화소 신호(Vsig)의 출력 전위와의 차분에 대응하는 전하를 칼럼마다 유지함으로써 아날로그 샘플링을 행할 수 있다.
그리고, 비교기(PA2)의 반전 입력 단자에는 콘덴서(C2)를 통해 수직 신호선(Vlin)이 접속되고, 비교기(PA2)의 비반전 입력 단자에는 기준 전압 발생 회로(6)의 출력 단자가 접속되어 있다. 비교기(PA2)의 반전 입력 단자와 출력 단자 사이에는 스위치(W2)가 접속되어 있다. 인버터(V)의 입력 단자에는 콘덴서(C3)를 통해 비교기(PA2)의 출력 단자가 접속되고, 인버터(V)의 출력 단자에는 카운터(CT1)가 접속되어 있다. 인버터(V)의 반전 입력 단자와 출력 단자 사이에는 스위치(W3)가 접속되어 있다.
또한, 칼럼간 쇼트 회로(8)에는, 수직 신호선(Vlin)을 칼럼간에서 쇼트하는 스위치(S1 내지 Sn-1)가 설치되어 있다. 각 스위치(S1 내지 Sn-1)는, 각 칼럼의 수직 신호선(Vlin)간에 접속되어 있다.
도 4는 도 1의 화소의 판독 동작시의 각 부의 전압 파형을 도시하는 타이밍 차트이다.
도 4에 있어서, 행 선택 신호(ΦA)가 로우 레벨인 경우, 행 선택 트랜지스터(Ta)가 오프 상태가 되어 소스 폴로워 동작하지 않기 때문에, 수직 신호선(Vlin)에 신호는 출력되지 않는다. 이때, 판독 신호(ΦD)와 리셋 신호(ΦR)가 하이 레벨이 되면, 판독 트랜지스터(Td)가 온이 되어, 포토 다이오드(PD)에 축적되어 있었던 전하가 플로팅 디퓨전(FD)에 배출된다. 그리고, 리셋 트랜지스터(Tr)를 통해 전원 전위(VDD)에 배출된다.
포토 다이오드(PD)에 축적되어 있었던 전하가 전원 전위(VDD)에 배출된 후, 판독 신호(ΦD)가 로우 레벨이 되면, 포토 다이오드(PD)에서는 신호 전하의 축적이 개시된다.
이어서, 리셋 신호(ΦR)가 상승하면, 리셋 트랜지스터(Tr)가 온이 되어, 플로팅 디퓨전(FD)에 누설 전류 등에 의해 발생한 여분의 전하가 리셋된다.
그리고,행 선택 신호(ΦA)가 하이 레벨이 되면, 화소(PC)의 행 선택 트랜지스터(Ta)가 온이 되어, 증폭 트랜지스터(Tb)의 드레인에 전원 전위(VDD)가 인가됨으로써 증폭 트랜지스터(Tb)와 정전류원(GA1)으로 소스 폴로워가 구성된다. 그리고, 플로팅 디퓨전(FD)의 리셋 레벨(RL)에 따른 전압이 증폭 트랜지스터(Tb)의 게이트에 인가된다. 여기서, 증폭 트랜지스터(Tb)와 정전류원(GA1)으로 소스 폴로워가 구성되어 있기 때문에, 수직 신호선(Vlin)의 전압이 증폭 트랜지스터(Tb)의 게이트에 인가된 전압을 추종하고, 리셋 레벨(RL)의 화소 신호(Vsig)가 수직 신호선(Vlin)을 통해 칼럼 ADC 회로(4)에 출력된다.
그리고, 리셋 레벨(RL)의 화소 신호(Vsig)가 수직 신호선(Vlin)에 출력되어 있을 때에, 리셋 펄스(φC)가 스위치(W2)에 인가되고, 스위치(W2)가 온이 되면 비교기(PA2)의 반전 입력 단자의 입력 전압이 출력 전압(PO)으로 클램프되어, 동작 점이 설정된다. 이때, 수직 신호선(Vlin)으로부터의 화소 신호(Vsig)와의 차분 전압에 따른 전하가 콘덴서(C2)에 유지됨으로써 아날로그 샘플링이 행해지고, 비교기(PA2)의 입력 전압이 0으로 설정된다. 또한, 리셋 펄스(φC)가 스위치(W3)에 인가되고, 스위치(W3)가 온이 되면 인버터(V)의 입력 단자의 입력 전압이 출력 전압으로 클램프되어, 동작점이 설정된다. 이때, 인버터(V)로부터의 출력 신호와의 차분 전압에 따른 전하가 콘덴서(C3)에 유지되어, 인버터(V)의 입력 전압이 0으로 설정된다.
여기서, 아날로그 샘플링이 개시되기 전에 쇼트 펄스(φS)가 스위치(S1 내지 Sn-1)에 인가됨으로써 스위치(S1 내지 Sn-1)가 온이 되어, 수직 신호선(Vlin)이 칼럼간에서 쇼트된다. 그리고, 쇼트 펄스(φS)가 하강함으로써 스위치(S1 내지 Sn-1)가 오프되고, 수직 신호선(Vlin)의 칼럼간의 쇼트가 해제된다. 이때, 아날로그 샘플링 시간 제어부(7A)에 있어서, 칼럼간의 쇼트를 해제한 후 아날로그 샘플링이 종료될 때까지의 시간이 제어됨으로써, 화소 신호(Vsig)의 출력 전위의 변동을 보상하기 위한 전하가 콘덴서(C2)에 충분히 축적되기 전에 콘덴서(C2)의 충전이 종료된다. 이로 인해, 이때의 아날로그 샘플링에서는, 칼럼간에서의 화소 신호(Vsig)의 출력 전위의 변동이 소정의 레인지 내에 수용되도록 하면서, 칼럼간에서의 화소 신호(Vsig)의 출력 전위의 변동을 비교기(PA2)의 출력에 반영시킬 수 있다.
스위치(W2, W3)가 오프된 후, 리셋 레벨(RL)의 화소 신호(Vsig)가 콘덴서(C2)를 통해 비교기(PA2)에 입력된 상태에서 기준 전압(VREF)으로서 램프파가 인가되고, 리셋 레벨(RL)의 화소 신호(Vsig)와 기준 전압(VREF)이 비교된다. 그리고, 비교기(PA2)의 출력 전압(PO)은 인버터(V)로 반전된 후, 카운터(CT1)에 입력된다.
그리고, 카운터(CT1)에 있어서, 리셋 레벨(RL)의 화소 신호(Vsig)가 기준 전압(VREF)의 레벨과 일치할 때까지 카운트 업됨으로써, 리셋 레벨(RL)의 화소 신호(Vsig)가 디지털값(DR)으로 변환되어 유지된다. 그 후, 이후의 신호 레벨과의 차분의 연산을 위해, 바이너리 카운터에 축적된 카운트값을 비트 반전하여, 음의 값으로 변환해 둔다.
이어서, 판독 신호(ΦD)가 상승하면 판독 트랜지스터(Td)가 온이 되어, 포토 다이오드(PD)에 축적되어 있었던 전하가 플로팅 디퓨전(FD)으로 전송되어, 플로팅 디퓨전(FD)의 신호 레벨(SL)에 따른 전압이 증폭 트랜지스터(Tb)의 게이트에 인가된다. 여기서, 증폭 트랜지스터(Tb)와 정전류원(GA1)으로 소스 폴로워가 구성되어 있기 때문에, 수직 신호선(Vlin)의 전압이 증폭 트랜지스터(Tb)의 게이트에 인가된 전압을 추종하고, 신호 레벨(SL)의 화소 신호(Vsig)가 수직 신호선(Vlin)을 통해 칼럼 ADC 회로(4)에 출력된다.
그리고, 칼럼 ADC 회로(4)에 있어서, 신호 레벨(SL)의 화소 신호(Vsig)가 콘덴서(C2)를 통해 비교기(PA2)에 입력된 상태에서 기준 전압(VREF)으로서 램프파가 인가되고, 신호 레벨(SL)의 화소 신호(Vsig)와 기준 전압(VREF)이 비교된다. 그리고, 비교기(PA2)의 출력 전압(PO)은 인버터(V)로 반전된 후, 카운터(CT1)에 입력된다.
그리고, 카운터(CT1)에 있어서, 신호 레벨(SL)의 화소 신호(Vsig)가 기준 전압(VREF)의 레벨과 일치할 때까지 다시 카운트 업됨으로써, 신호 레벨(SL)의 화소 신호(Vsig)가 디지털값(DS)으로 변환된다. 그리고, 리셋 레벨(RL)의 화소 신호(Vsig)와 신호 레벨(SL)의 화소 신호(Vsig)와의 차분(DS-DR)이 카운터(CT1)에 유지되어, 출력 신호(S1)로서 출력된다.
여기서, 아날로그 샘플링을 개시하기 전에 칼럼간을 쇼트시킴과 함께, 칼럼간의 쇼트를 해제한 후 아날로그 샘플링이 종료될 때까지의 시간(TA)을 제어함으로써, 아날로그 샘플링을 무효화하지 않고, 화소 신호(Vsig)의 출력 전위의 변동을 비교기(PA2)의 입력에 반영시킬 수 있다. 이로 인해, 화소 신호(Vsig)의 출력 전위의 변동에 따라 비교기(PA2)의 반전 타이밍을 칼럼간에서 분산시킬 수 있고, 대다수의 비교기(PA2)의 반전 타이밍이 일치하는 것을 방지하는 것이 가능해진다. 이 결과, 대다수의 비교기(PA2)의 동시 반전에 기인하는 노이즈를 저감시킬 수 있고, 칼럼간에서의 공통 전원선이나 공통 바이어스 라인 등을 통해 다른 칼럼의 비교기(PA2)에 전해지는 노이즈를 저감하는 것이 가능해지기 때문에, 스트리킹을 저감할 수 있다.
도 5는 도 1의 칼럼간 쇼트 회로의 구성예를 도시하는 회로도이다.
도 5에 있어서, 화소(PC1 내지 PC4)가 칼럼마다 설치되고, 화소(PC1 내지 PC4)는 수직 신호선(Vlin1 내지 Vlin4)을 각각 통해 비교 회로(CP1 내지 CP4)에 각각 접속되어 있다. 수직 신호선(Vlin1, Vlin2) 사이에는 스위치(S1)가 접속되고, 수직 신호선(Vlin2, Vlin3) 사이에는 스위치(S2)가 접속되고, 수직 신호선(Vlin3, Vlin4) 사이에는 스위치(S3)가 접속되어 있다. 비교 회로(CP1 내지 CP4)에 있어서, 비교기(PA2)에 바이어스를 공급하는 바이어스 라인(BA1)이 공통으로 설치됨과 함께, 인버터(V)에 바이어스를 공급하는 바이어스 라인(BA2)이 공통으로 설치되어 있다.
도 6의 (a)는 아날로그 샘플링 전에 칼럼간 쇼트를 행하지 않는 경우의 도 1의 고체 촬상 장치의 각 부의 전압 파형을 도시하는 타이밍 차트, 도 6의 (b)는 아날로그 샘플링 전에 칼럼간 쇼트를 행한 경우의 도 1의 고체 촬상 장치의 각 부의 전압 파형을 도시하는 타이밍 차트이다.
도 6의 (a)에 있어서, 화소 신호(Vsig)의 출력 전위는 화소(PC1 내지 PC4) 마다 변동이 있다. 그리고, 아날로그 샘플링을 행함으로써, 화소 신호(Vsig)의 출력 전위의 변동에 대응하는 전하가 콘덴서(C2)에 칼럼마다 유지되어, 화소 신호(Vsig)의 출력 전위의 변동이 비교기(PA2)의 입력에 반영되는 것을 방지할 수 있다.
한편, 도 6의 (b)에 있어서, 칼럼간 쇼트를 행하면, 화소 신호(Vsig)의 출력 전위가 화소(PC1 내지 PC4) 사이에서 일치한다. 그리고, 칼럼간의 쇼트를 해제한 후 아날로그 샘플링이 종료될 때까지의 시간(TA)을 비교기(PA2)의 입력이 화소(PC1 내지 PC4)마다 수렴되기 전까지의 시간으로 설정함으로써, 화소 신호(Vsig)의 출력 전위의 변동을 소정의 레인지 내에 수용하면서, 화소 신호(Vsig)의 출력 전위의 변동을 비교기(PA2)의 입력에 반영시킬 수 있다. 이로 인해, 화소 신호(Vsig)의 출력 전위의 변동에 따라 비교기(PA2)의 반전 타이밍을 칼럼간에서 분산시킬 수 있고, 대다수의 비교기(PA2)의 반전 타이밍이 일치하는 것을 방지하는 것이 가능해진다.
여기서, 화소 신호(Vsig)의 출력 전위의 변동은, 리셋 레벨(RL)의 디지털값(DR)과 신호 레벨(SL)의 디지털값(DS)에 동등하게 반영된다. 이로 인해, 리셋 레벨(RL)의 디지털값(DR)과 신호 레벨(SL)의 디지털값(DS)과의 차분(DR-DS)을 출력 신호(S1)로서 출력함으로써, 화소 신호(Vsig)의 출력 전위의 변동을 해소할 수 있다.
도 7의 (a)는 아날로그 샘플링 전에 칼럼간 쇼트를 행하지 않는 경우의 자 비교기 출력과 타 비교기 출력과의 관계를 도시하는 타이밍 차트, 도 7의 (b)는 아날로그 샘플링 전에 칼럼간 쇼트를 행한 경우의 자 비교기 출력과 타 비교기 출력과의 관계를 도시하는 타이밍 차트이다.
도 7의 (a)에 도시한 바와 같이, 리셋 레벨의 검출시에 어느 1 칼럼의 비교기를 자기(自己) 칼럼(CAX)으로서 보았을 때, 대다수의 다른 칼럼(CA1 내지 CA4)의 비교기 출력은 자기 칼럼(CAX)과 거의 동시에 반전되기 때문에, 그 동시 반전에 기인하는 노이즈의 영향을 크게 받아, 자기 칼럼(CAX)의 반전 타이밍은 전후로 크게 동요된다. 한편, 신호 레벨의 검출시는 각 칼럼의 화소의 광량이 상이하고, 동시 반전되는 칼럼 비교기의 수가 바뀌기 때문에, 다른 칼럼으로부터 받는 노이즈량도 크게 바뀐다. 이 노이즈량의 변화에 대한 자기 칼럼(CAX)의 출력 레벨의 변동이 스트리킹으로서 관측된다.
한편, 도 7의 (b)에 도시한 바와 같이, 리셋 레벨의 검출시, 대다수의 다른 칼럼(CA1 내지 CA4)의 비교기 출력의 반전 타이밍이 분산되면, 그 반전에 기인하는 노이즈가 작아진다. 이로 인해, 자기의 칼럼(CAX)의 비교기에 전해지는 노이즈가 작아져, 자기의 칼럼(CAX)의 비교기의 반전 타이밍의 전후의 어긋남을 저감시킬 수 있다. 이에 따라, 리셋 레벨 검출시와 신호 레벨 검출시에 타 칼럼으로부터 받는 노이즈량의 변화가 감소됨으로써, 칼럼의 신호 레벨의 변화에 의존하는 자기 칼럼(CAX)의 출력 레벨의 변동이 감소되고, 스트리킹이 개선된다.
(제2 실시 형태)
도 8은 제2 실시 형태에 따른 고체 촬상 장치가 적용된 디지털 카메라의 개략 구성을 도시하는 블록도이다.
도 8에 있어서, 디지털 카메라(11)는 카메라 모듈(12) 및 후단 처리부(13)를 갖는다. 카메라 모듈(12)은, 촬상 광학계(14) 및 고체 촬상 장치(15)를 갖는다. 후단 처리부(13)는, 이미지 시그널 프로세서(ISP)(16), 기억부(17) 및 표시부(18)를 갖는다. 또한, 고체 촬상 장치(15)는 도 1의 구성을 사용할 수 있다. 또한, ISP(16)의 적어도 일부의 구성은 고체 촬상 장치(15)와 함께 1칩화하도록 해도 좋다.
촬상 광학계(14)는 피사체로부터의 광을 도입하여, 피사체상을 결상시킨다. 고체 촬상 장치(15)는, 피사체상을 촬상한다. ISP(16)는, 고체 촬상 장치(15)에서의 촬상에 의해 얻어진 화상 신호를 신호 처리한다. 기억부(17)는, ISP(16)에서의 신호 처리를 거친 화상을 저장한다. 기억부(17)는, 유저의 조작 등에 따라 표시부(18)로 화상 신호를 출력한다. 표시부(18)는, ISP(16) 또는 기억부(17)로부터 입력되는 화상 신호에 따라 화상을 표시한다. 표시부(18)는, 예를 들어 액정 디스플레이다. 또한, 카메라 모듈(12)은, 디지털 카메라(11) 이외에도 예를 들어 카메라 핸드폰 단말기 등의 전자 기기에 적용하도록 해도 좋다.
본 발명의 몇 가지 실시 형태를 설명했지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등한 범위에 포함된다.
1: 화소 어레이부, 2: 수직 주사 회로, 3: 부하 회로, 4: 칼럼 ADC 회로, 5: 수평 레지스터, 6: 기준 전압 발생 회로, 7: 타이밍 제어 회로, 7A: 아날로그 샘플링 시간 제어부, 8: 칼럼간 쇼트 회로, PC: 화소, Ta: 행 선택 트랜지스터, Tb: 증폭 트랜지스터, Tr: 리셋 트랜지스터, Td: 판독 트랜지스터, PD: 포토 다이오드, FD: 플로팅 디퓨전, Vlin: 수직 신호선, Hlin: 수평 제어선

Claims (16)

  1. 광전 변환된 전하를 축적하는 화소가 매트릭스 형상으로 배치된 화소 어레이부와,
    기준 전압을 발생하는 기준 전압 발생 회로와,
    상기 화소로부터 판독된 화소 신호와 상기 기준 전압을 비교하는 비교기가 설치되고, 상기 비교기의 비교 결과에 기초하여 상기 화소 신호의 AD 변환값을 칼럼마다 산출하는 칼럼 ADC 회로와,
    상기 화소 신호를 상기 칼럼마다 전송하는 수직 신호선과,
    상기 화소 신호에 대응하는 전하를 상기 칼럼마다 유지함으로써 아날로그 샘플링을 행하는 콘덴서와,
    상기 아날로그 샘플링 전에 상기 수직 신호선을 상기 칼럼간에서 쇼트하는 칼럼간 쇼트 회로와,
    상기 칼럼간의 쇼트를 해제한 후 상기 아날로그 샘플링까지의 시간을 제어하는 아날로그 샘플링 시간 제어부를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서, 상기 칼럼간의 쇼트를 해제한 후 상기 아날로그 샘플링까지의 시간은, 상기 비교기의 입력이 화소마다 수렴되기 전까지의 시간으로 설정되는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서, 상기 칼럼간 쇼트 회로는, 상기 수직 신호선을 상기 칼럼간에서 쇼트하는 스위치를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서, 상기 화소 신호는 리셋 레벨의 화소 신호이며, 리셋 레벨의 상기 화소 신호를 아날로그 샘플링하는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서, 상기 화소 신호의 출력 전위의 변동에 기초하여, 상기 비교기의 비교 결과의 출력 타이밍의 상기 칼럼간의 분산을 제어하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제5항에 있어서, 상기 화소는,
    광전 변환을 행하는 포토 다이오드와,
    상기 포토 다이오드로부터 플로팅 디퓨전으로 신호를 전송하는 판독 트랜지스터와,
    상기 플로팅 디퓨전에 축적되어 있는 신호를 리셋하는 리셋 트랜지스터와,
    상기 플로팅 디퓨전의 전위를 검출하는 증폭 트랜지스터를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  7. 제5항에 있어서, 상기 칼럼 ADC 회로는, 리셋 레벨의 AD 변환값과 신호 레벨의 AD 변환값과의 차분을 취함으로써 상기 화소 신호의 출력 전위의 변동을 해소하는 것을 특징으로 하는 고체 촬상 장치.
  8. 광전 변환된 전하를 축적하는 화소가 매트릭스 형상으로 배치된 화소 어레이부와,
    상기 화소로부터 판독된 화소 신호와 기준 전압과의 비교 결과에 기초하여 상기 화소 신호의 AD 변환값을 칼럼마다 산출하는 칼럼 ADC 회로와,
    상기 비교 결과의 출력 타이밍의 상기 칼럼간의 분산을 제어하는 타이밍 제어 회로를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제8항에 있어서, 상기 화소 신호의 출력 전위의 변동에 기초하여, 상기 비교 결과의 출력 타이밍의 상기 칼럼간의 분산을 제어하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제9항에 있어서, 상기 화소 신호를 상기 칼럼마다 전송하는 수직 신호선과,
    상기 화소 신호의 출력 전위의 변동을 보상하는 아날로그 샘플링을 행하는 아날로그 샘플링부와,
    상기 아날로그 샘플링 전에 상기 수직 신호선을 상기 칼럼간에서 쇼트하는 칼럼간 쇼트 회로를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  11. 제10항에 있어서, 상기 타이밍 제어 회로는, 상기 칼럼간의 쇼트를 해제한 후 상기 아날로그 샘플링까지의 시간을 제어하는 아날로그 샘플링 시간 제어부를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  12. 제11항에 있어서, 상기 칼럼간 쇼트 회로는 상기 수직 신호선을 상기 칼럼간에서 쇼트하는 스위치를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  13. 제8항에 있어서, 상기 칼럼 ADC 회로는, 리셋 레벨의 AD 변환값과 신호 레벨의 AD 변환값과의 차분을 취함으로써 상기 화소 신호의 출력 전위의 변동을 해소하는 것을 특징으로 하는 고체 촬상 장치.
  14. 제13항에 있어서, 상기 칼럼 ADC 회로는,
    상기 화소로부터 판독된 화소 신호와 상기 기준 전압을 비교하는 비교 회로와,
    상기 화소 신호가 상기 기준 전압의 레벨과 일치할 때까지 카운트 동작을 행하는 카운터를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  15. 제14항에 있어서, 상기 비교 회로는,
    비교기와,
    스위치와,
    상기 화소 신호에 대응하는 전하를 상기 칼럼마다 유지함으로써 아날로그 샘플링을 행하는 콘덴서를 구비하고,
    상기 비교기의 반전 입력 단자는 상기 콘덴서를 통해 상기 수직 신호선에 접속되고, 상기 스위치는 상기 비교기의 반전 입력 단자와 출력 단자 사이에 접속되고, 상기 비교기의 비반전 입력 단자에는 상기 기준 전압이 입력되는 것을 특징으로 하는 고체 촬상 장치.
  16. 제15항에 있어서, 상기 화소 신호가 상기 수직 신호선에 출력되어 있을 때에, 상기 스위치가 온이 됨으로써, 상기 수직 신호선으로부터의 화소 신호에 따른 전하가 상기 콘덴서에 유지되는 것을 특징으로 하는 고체 촬상 장치.
KR1020140022304A 2013-09-13 2014-02-26 고체 촬상 장치 KR101554095B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013190398A JP2015056840A (ja) 2013-09-13 2013-09-13 固体撮像装置
JPJP-P-2013-190398 2013-09-13

Publications (2)

Publication Number Publication Date
KR20150031152A true KR20150031152A (ko) 2015-03-23
KR101554095B1 KR101554095B1 (ko) 2015-09-17

Family

ID=52667632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140022304A KR101554095B1 (ko) 2013-09-13 2014-02-26 고체 촬상 장치

Country Status (4)

Country Link
US (1) US20150077608A1 (ko)
JP (1) JP2015056840A (ko)
KR (1) KR101554095B1 (ko)
CN (1) CN104469184A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525837B1 (en) * 2015-09-17 2016-12-20 Sony Semiconductor Solutions Corporation Dual sample-and-hold circuit with resistive gain
US11463648B1 (en) * 2021-06-08 2022-10-04 Omnivision Technologies, Inc. Image sensor with three readout approach for phase detection autofocus and image sensing photodiodes through multiple column bitlines
EP4195683A1 (en) 2021-12-07 2023-06-14 Canon Kabushiki Kaisha Photoelectric conversion device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885331B2 (en) * 2003-09-15 2005-04-26 Micron Technology, Inc. Ramp generation with capacitors
US7091466B2 (en) * 2003-12-19 2006-08-15 Micron Technology, Inc. Apparatus and method for pixel binning in an image sensor
JP4534804B2 (ja) * 2005-03-09 2010-09-01 ソニー株式会社 撮像デバイス
JP4773768B2 (ja) * 2005-08-16 2011-09-14 キヤノン株式会社 放射線撮像装置、その制御方法及び放射線撮像システム
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
KR101448151B1 (ko) * 2008-02-21 2014-10-13 삼성전자주식회사 상호연관 이중 샘플링 회로
JP2012010055A (ja) * 2010-06-24 2012-01-12 Sony Corp 固体撮像装置
KR101181312B1 (ko) * 2010-11-10 2012-09-11 에스케이하이닉스 주식회사 이미지 센서
JP2012165044A (ja) * 2011-02-03 2012-08-30 Toshiba Corp 固体撮像装置
JP5206861B2 (ja) * 2011-12-27 2013-06-12 ソニー株式会社 Ａｄ変換装置およびその方法、固体撮像素子およびその駆動方法、並びにカメラシステム
GB2498529A (en) * 2012-01-17 2013-07-24 St Microelectronics Res & Dev Image sensor comprising positive feedback between a bias line and the output of multiple ADCs
TWI634791B (zh) * 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
KR102087225B1 (ko) * 2013-05-30 2020-03-11 에스케이하이닉스 주식회사 이미지 센싱 장치

Also Published As

Publication number Publication date
CN104469184A (zh) 2015-03-25
JP2015056840A (ja) 2015-03-23
KR101554095B1 (ko) 2015-09-17
US20150077608A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
US9438841B2 (en) Solid-state imaging apparatus and imaging system
US9549139B2 (en) Imaging apparatus, imaging system, and method for driving imaging apparatus
US9232165B2 (en) Solid-state imaging apparatus and method for driving solid-state imaging apparatus
US8421889B2 (en) Image pickup apparatus, image pickup system, and method of the image pickup apparatus having pixel array for outputting an analog signal
US9332204B2 (en) AD conversion circuit and solid-state imaging device
WO2013128581A1 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP2011166726A (ja) Ｃｍｏｓイメージセンサー
KR101554096B1 (ko) 고체 촬상 장치
US20150077605A1 (en) Solid-state imaging apparatus, method for driving the same, and imaging system
US8319850B2 (en) Imaging element with signal holding section, drive method for imaging element with signal holding period, and camera with imaging element and signal holding section
JP2014143498A (ja) 固体撮像装置
JP2012151664A (ja) 固体撮像装置
JP2015177311A (ja) 固体撮像装置
KR101554095B1 (ko) 고체 촬상 장치
US9106853B2 (en) Solid-state imaging device
KR20150110262A (ko) 고체 촬상 장치
US10574928B2 (en) Solid-state imaging element and method for controlling solid-state imaging element
JP2012165044A (ja) 固体撮像装置
US9325924B2 (en) Solid-state image-capturing device having lines that connect input units and electronic camera using the same
US10742906B2 (en) Solid-state imaging device and imaging device capable of correcting pixel signal
JP2013243456A (ja) 固体撮像装置、固体撮像装置の制御方法、および撮像装置
JP2016174219A (ja) 固体撮像装置
US20150029370A1 (en) Solid-state imaging device
KR20140126871A (ko) 컬럼 미스매치를 보상하는 이미지 센서 및 이의 이미지 처리 방법
JP2017077003A (ja) 撮像装置、撮像システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee