KR20150026761A - 트랜스포머 및 이를 포함하는 전원공급장치 - Google Patents

Abstract

본 개시의 일 실시 형태의 트랜스포머는 자성체 코어; 상기 자성체 코어 내에 배치되며, 도체 패턴이 형성되는 제1 레이어가 적층되어 형성되는 적층기판을 포함하는 제1 코일부; 및 상기 적층기판의 도체 패턴과 절연 거리를 가지는 도체 와이어를 포함하는 제2 코일부;를 포함하며, 상기 절연 거리는 상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나에 결합되는 절연 레이어에 의해 확보될 수 있다.

Description

트랜스포머 및 이를 포함하는 전원공급장치{Transformer and power supply unit including the same}

본 기술은 트랜스포머 및 이를 포함하는 전원공급장치에 관한 것이다.

전원 공급 장치 내에는 전원부가 구비되며, 상기 전원부 내의 트랜스포머는 상기 전원부 전체의 거의 1/3에 해당할 정도의 크기를 가지고 있다.

또한, 트랜스포머는 코어, 보빈, 권선 등을 포함한다. 부품 수는 적지만 권선과 코어 사이에 필요한 연면거리를 위한 공간 확보나 안전규격을 만족시키기 위한 1차 코일의 권선과 2차 코일의 권선에 절연 테이프를 감는 등의 문제로 제조 공정이 복잡하다.

또한, 코일을 권선하는 경우는 작업자에 따라 코일의 턴이나 권선 위치가 일정하지 않은 문제점도 가지고 있다.

따라서, 트랜스포머의 소형화 및 제조 공정의 단순화를 위한 새로운 구조의 트랜스포머의 개발 방안이 필요한 실정이다.

또한, 하기의 특허문헌 1에는 박막 기판 내에 코일과 코어의 자극부에 삽입되는 권선 코일을 이용한 트랜스포머가 개시된다.

일본특허공보 제3437428호

본 개시의 일 실시 형태의 목적은 제1 코일부와 제2 코일부의 절연특성 향상과 함께 소형화된 트랜스포머 및 이를 실장한 전원공급장치를 제공하는 것이다.

본 개시의 일 실시 형태의 트랜스포머는 자성체 코어; 상기 자성체 코어 내에 배치되며, 도체 패턴이 형성되는 제1 레이어가 적층되어 형성되는 적층기판을 포함하는 제1 코일부; 및 상기 적층기판의 도체 패턴과 절연 거리를 가지는 도체 와이어를 포함하는 제2 코일부;를 포함하며, 상기 절연 거리는 상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나에 결합되는 절연 레이어에 의해 확보될 수 있다.

상기 제1 레이어는 다수 개가 적층되어 적층 방향으로 인덕터 패턴을 이루며, 상기 적층기판은 차폐 패턴이 형성되는 제2 레이어 및 유도 전류 형성을 위한 Vcc 패턴이 형성되는 제3 레이어 중 적어도 하나를 더 포함할 수 있다.

상기 제2 레이어는 상기 인덕터 패턴보다 적층 방향의 상부 및 하부 중 적어도 하나에 형성될 수 있다.

상기 제3 레이어는 적층 방향의 상부의 상기 인덕터 패턴과 상기 제2 레이어 사이에 형성될 수 있다.

상기 제3 레이어는 적층 방향의 하부의 상기 인덕터 패턴과 상기 제2 레이어 사이에 형성될 수 있다.

상기 제1 레이어의 적층 방향의 상부 및 하부 중 적어도 하나에는 더미 패턴 레이어가 형성되며, 상기 더미 패턴 레이어는 적어도 2장으로 연속하여 적층될 수 있다.

상기 도체 와이어는 적어도 2장의 절연지로 둘러쌓일 수 있다.

상기 도체 와이어는 3장의 절연지로 둘러싸인 3중 절연 와이어이며, 상기 3중 절연 와이어의 두께는 상기 적층기판의 두께보다 얇을 수 있다.

상기 제2 코일부의 상기 도체 와이어에서 가장 인접한 상기 제1 레이어의 도체 패턴과의 거리는 0.4mm보다 작을 수 있다.

상기 자성체 코어는 상기 제1 코일부에 형성되는 코어 삽입홀에 삽입되는 중족을 구비하는 제1 코어부와 권선되는 상기 도체 와이어를 사이에 배치하는 중족과 외족을 구비하는 제2 코어부를 포함할 수 있다.

상기 제2 코어부는 권선되는 상기 도체 와이어 사이의 간격을 유지하는 레일홈을 구비할 수 있다.

상기 제2 코어부는 권선되는 상기 도체 와이어의 인출되는 부분이 중첩되지 않도록 상기 제2 코어부의 내측으로 형성되는 인출홈을 구비할 수 있다.

상기 인출홈은 상기 인출되는 부분과 대응되는 폭을 가질 수 있다.

상기 인출홈은 상기 인출되는 부분이 상기 인출홈에서 유동되도록 하는 폭을 가질 수 있다.

상기 도체 와이어는 상기 제2 코어부의 상기 외족의 개방된 일측으로부터 인출될 수 있다.

상기 외족의 상기 개방된 일측의 반대측은 밀폐될 수 있다.

상기 제1 코일부는 단자가 형성되는 커넥터와 상기 커넥터의 삽입 깊이를 결정하는 걸림턱을 포함할 수 있다.

상기 자성체 코어의 내면과 상기 제1 코일부 사이에 배치되어, 상기 제2 코일부를 상기 제1 코일부와 상기 자성체 코어의 상기 내면의 타면에 접촉되도록 하는 스페이서를 더 포함할 수 있다.

상기 스페이서는 완충 재질의 러버(rubber)를 포함할 수 있다.

상기 스페이서는 도전재료를 포함할 수 있다.

본 개시의 일 실시예에 따른 트랜스포머는 자성체 코어; 상기 자성체 코어 내에 배치되며, 도체 패턴이 형성되는 제1 레이어가 적층되어 형성되는 적층기판을 포함하는 제1 코일부; 및 상기 적층기판의 도체 패턴과 절연 거리를 가지는 도체 와이어를 포함하는 제2 코일부;를 포함하며, 상기 절연 거리는 상기 제1 코일부 및 상기 제2 코일부 사이에 배치되는 절연 시트에 의해 확보될 수 있다.

상기 절연 시트는 적어도 2장 이상 적층되어 형성될 수 있다.

상기 제2 코일부의 상기 도체 와이어의 중심에서 가장 인접한 상기 제1 레이어의 도체 패턴과의 거리는 0.4mm보다 작을 수 있다.

본 개시의 일 실시예에 따른 트랜스포머는 자성체 코어; 상기 자성체 코어 내에 권선되어 배치되는 제1 도체 와이어를 포함하는 제1 코일부; 및 상기 제1 도체 와이어와 절연 거리를 가지도록 배치되는 제2 도체 와이어를 포함하는 제2 코일부;를 포함하며, 상기 절연 거리는 상기 제1 코일부 및 상기 제2 코일부 사이에 형성되는 절연 시트에 의해 확보될 수 있다.

상기 자성체 코어는 상기 제1 코일부가 배치되는 제1 코어부와 상기 도체 와이어가 배치되는 제2 코어부를 포함하며, 상기 절연 시트는 상기 제1 코어부와 제2 코어부 사이를 분리할 수 있다.

상기 절연 시트는 적어도 2장 이상이 적층되어 형성될 수 있다.

상기 절연 시트를 사이에 두고 배치되는 상기 제1 도체 와이어와 제2 도체 와이어의 최소 거리는 0.4mm 이하일 수 있다.

본 개시의 일 실시예에 따른 트랜스포머는 자성체 코어; 상기 자성체 코어 내에 배치되며, 제1 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제1 적층기판을 포함하는 제1 코일부; 및 상기 제1 코일부와 절연 거리를 가지며, 제2 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제2 적층기판을 포함하는 제2 코일부;를 포함할 수 있다.

상기 절연 거리는 상기 제1 적층기판 및 상기 제2 적층기판 중 적어도 하나에 결합되어 확보될 수 있다.

상기 제1 적층기판 및 상기 제2 적층기판 중 적어도 하나에는 상기 제1 도체 패턴과 제2 도체 패턴 사이에 배치되는 더미 패턴 레이어가 형성되며, 상기 더미 패턴 레이어는 적어도 2장으로 연속하여 적층될 수 있다.

상기 더미 패턴 레이어를 사이에 두고 배치되는 상기 제1 도체 패턴과 제2 도체 패턴의 최소 거리는 0.4mm 이하일 수 있다.

상기 절연 거리는 상기 제1 적층기판 및 상기 제2 적층기판 사이에 형성되는 절연 시트에 의해 확보될 수 있다.

상기 절연 시트를 사이에 두고 배치되는 상기 제1 도체 패턴과 제2 도체 패턴의 최소 거리는 0.4mm 이하일 수 있다.

본 개시의 일 실시예에 따른 트랜스포머는 자성체 코어; 상기 자성체 코어 내에 배치되며, 제1 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제1 적층기판을 포함하는 제1 코일부; 및 상기 제1 코일부와 절연 거리를 가지며, 제2 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제2 적층기판을 포함하는 제2 코일부;를 포함하며, 상기 제1 적층기판과 상기 제2 적층기판은 하나의 기판으로 형성될 수 있다.

상기 절연 거리는 상기 제1 코일부와 상기 제2 코일부 사이에 형성되는 절연 레이어에 의해 확보될 수 있다.

상기 절연 레이어를 사이에 두고 배치되는 상기 제1 도체 패턴과 제2 도체 패턴의 최소 거리는 0.4mm 이하일 수 있다.

본 개시의 일 실시예에 따른 전원공급장치는 적어도 2장 이상의 절연 레이어로 절연 거리를 확보하며, 도체 패턴이 형성되는 제1 레이어를 포함하는 적층기판이 자성체 코어 내에 배치되는 트랜스포머; 및 상기 트랜스포머가 실장되는 메인기판;을 포함하며, 상기 자성체 코어의 외측으로 인출되는 상기 적층기판에는 전극 패드가 형성되며, 상기 적층기판이 상기 메인기판과 수평으로 실장되도록 상기 전극 패드가 상기 메인기판의 전극과 솔더링 결합될 수 있다.

본 개시의 일 실시예에 따른 전원공급장치는 적어도 2장 이상의 절연 레이어로 절연 거리를 확보하며, 도체 패턴이 형성되는 제1 레이어를 포함하는 적층기판이 자성체 코어 내에 배치되는 트랜스포머; 상기 자성체 코어의 외측으로 인출되는 상기 적층기판의 일측에 단자가 형성되는 커넥터; 및 상기 트랜스포머가 실장되는 메인기판;을 포함하며, 상기 적층기판이 상기 메인기판과 수직하게 실장되도록 상기 커넥터가 상기 메인기판에 형성되는 슬롯에 삽입되어 결합할 수 있다.

본 개시의 일 실시 형태의 트랜스포머 및 이를 포함하는 전원공급장치에 따르면, 제1 코일부와 제2 코일부 사이의 연면거리를 충분히 확보할 수 있다.

또한, 보빈 구조체를 없애는 등의 복잡한 제조공정을 없앨 수 있으므로, 트랜스포머의 사이즈와 제조비용을 저감할 수 있다.

도 1은 본 개시의 제1 실시예에 따른 트랜스포머의 개략도.
도 2는 본 개시의 제1 실시예에 따른 트랜스포머의 개략 사시도.
도 3은 본 개시의 하나의 실시예에 따른 제1 코일부의 평면도.
도 4는 본 개시의 하나의 실시예에 따른 제2 코일부의 평면도.
도 5는 도 2의 Ⅴ-Ⅴ' 라인에 따른 단면도.
도 6은 도 2의 Ⅴ-Ⅴ' 라인의 다른 하나의 변형예를 도시한 단면도.
도 7은 도 2의 Ⅴ-Ⅴ' 라인의 다른 하나의 변형예를 도시한 단면도.
도 8a 및 8b는 본 개시의 자성체 코어의 제1 실시예의 평면도 및 사시도.
도 9a 및 9b는 본 개시의 자성체 코어의 제2 실시예의 평면도 및 사시도.
도 10a 및 10b는 본 개시의 자성체 코어의 제3 실시예의 평면도 및 사시도.
도 11은 본 개시의 제1 코일부의 레이어 적층 모습의 제1 실시예의 개략 사시도.
도 12는 본 개시의 제1 코일부의 레이어 적층 모습의 제2 실시예의 개략 사시도.
도 13은 본 개시의 제1 코일부의 2개의 레이어을 추출하여 도시한 개략 평면도.
도 14는 본 개시의 제1 코일부의 2개의 레이어을 투영하여 도시한 개략 평면도.
도 15는 본 개시의 제2 실시예에 따른 트랜스포머의 개략 사시도.
도 16은 본 개시의 제3 실시예에 따른 트랜스포머의 개략 사시도.
도 17은 본 개시의 제4 실시예에 따른 트랜스포머의 개략 사시도.
도 18은 본 개시의 제1 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 측면도.
도 19는 본 개시의 제1 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 정면도.
도 20은 본 개시의 제2 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 정면도.
도 21은 본 개시의 제3 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 평면도.
도 22는 본 개시의 제3 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 사시도.
도 23은 본 개시의 제5 실시예에 따른 트랜스포머의 개략 사시도.
도 24는 도 23에 도시된 베이스를 다른 방향에서 도시한 사시도.
도 25는 도 23에 개시된 트랜스포머의 분해사시도.
도 26는 도 23에 도시된 베이스를 다른 방향에서 도시한 사시도.
도 27은 본 개시의 제6 실시예에 따른 트랜스포머의 측면도.
도 28은 도 27의 A 방향에 따른 평면도.
도 29는 도 27 의 B 방향에 따른 측면도.
도 30는 본 개시의 제7 실시예에 따른 트랜스포머의 분해 사시도.
도 31은 도 30에 개시된 트랜스포머의 측면도.
도 32은 본 개시의 평판 디스플레이 유닛의 전원공급장치 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 사시도.
도 33는 본 개시의 일 실시예에 따른 트랜스포머가 적용된 어댑터의 플라이백 컨버터 회로도.
도 34는 본 개시의 일 실시예에 따른 트랜스포머가 적용된 평판 디스플레이 유닛의 전원공급장치의 회로도.

이하에서는 도면을 참조하여 본 개시의 구체적인 실시예를 상세하게 설명한다. 다만, 본 개시의 사상은 제시되는 실시예에 제한되지 아니하고, 본 개시의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 기술이나 본 개시의 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 개시의 사상의 범위 내에 포함된다고 할 것이다.

또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.

트랜스포머

도 1은 본 개시의 제1 실시예에 따른 트랜스포머의 개략도이며, 도 2는 본 개시의 제1 실시예에 따른 트랜스포머의 개략 사시도이며, 도 3은 본 개시의 하나의 실시예에 따른 제1 코일부의 평면도이고, 도 4는 본 개시의 하나의 실시예에 따른 제2 코일부의 평면도이다.

도 5는 도 2의 Ⅴ-Ⅴ' 라인에 따른 단면도이며, 도 6은 도 2의 Ⅴ-Ⅴ' 라인의 다른 하나의 변형예를 도시한 단면도이고, 도 7은 도 2의 Ⅴ-Ⅴ' 라인의 다른 하나의 변형예를 도시한 단면도이다.

도 1 내지 도 7을 참조하면, 본 개시의 제1 실시예에 따른 트랜스포머(1)는 자성체 코어(10), 제1 코일부(20), 및 제2 코일부(40)를 포함할 수 있다.

상기 자성체 코어(10)는 중족(122)과 외족(124) 사이에 공간이 형성되는 제1 코어부(12)와 상기 제1 코어부(12)와 대응되는 중족(142)과 외족(144)을 가지는 제2 코어부(14)를 구비할 수 있다.

상기 단면 형상이 E 자 형상의 E형 코어로 도시되어 있지만, 특별히 여기에 한정되는 것은 아니다. 예를 들어, 상기 자성체 코어(10)는 E-I 형 자성체 코어, I-I 형 자성체 코어 등으로 이루어질 수 있다.

제1 코일부(20)는 도체 패턴(22-12)이 형성되는 얇은 레이어(22'-12)가 다수 적층되어 소정의 턴수를 가지는 인덕터 패턴을 포함하는 적층기판(22)일 수 있다. 예를 들어, 상기 레이어(22'-12)는 박형의 폴리머 플라스틱 기판으로 절연 특성을 가지면 특별히 재료에 한정되지 않는다.

상기 레이어(22'-12) 상의 도체 패턴(22-12)이 연결되어 코일 형상의 인덕터 패턴을 이루기 위해서는 상하의 레이어(22'-12) 상의 도체 패턴(22'-12)들이 레이어(22'-12)에 형성되는 비아 전극이나 다른 접촉 방식으로 전기적 접속을 이룰 수 있다.

여기서, 상하의 위치는 서로 바뀔 수 있다. 하지만, 제2 코일부(40)를 기준으로 인접한 상기 제1 코일부(20)의 해당 부분을 하부로 규정할 수 있고, 멀어지는 상기 제1 코일부(20)의 해당 부분을 상부로 규정할 수 있다. 또한, 트랜스포머가 실장되는 어댑터나 전원공급장치의 메인기판에는 필요에 따라 제1 코일부(20)나 제2 코일부(40) 중 적어도 하나를 인접하게 실장할 수 있고, 상기 메인기판을 기준으로 인접한 부분을 하부로 규정할 수 있다.

상기 적층기판(22) 내의 레이어의 형성모습은 상세히 후술하기로 한다.

본 실시예에 따른 제1 코일부(20)는 1차 코일로 이용될 수 있다. 그러나 이에 한정되는 것은 아니며 후술되는 제2 코일부(40)를 1차 코일로 이용하는 등 다양한 변형이 가능하다.

제2 코일부(40)는 상기 제1 코일부(20)의 도체 패턴과 절연 거리를 가지는 도체 와이어(44)를 포함할 수 있다. 여기서, 절연 거리(diso)는 도 5에 도시된 바와 같이 제2 코일부(40)와 가장 인접한 인덕터 패턴을 이루는 상기 제1 코일부(20)의 레이어(22-12') 상에 형성되는 도체 패턴(22-12)과 도체 와이어(44) 사이의 거리로 규정할 수 있다.

상기 제1 코일부(20)와 제2 코일부(40) 사이의 거리가 가까워지면, 리키지 인덕턴스(Leakage inductance)는 감소한다.

상기 제2 코일부(40)는 상기 도체 와이어(44)를 적어도 2장 이상의 절연지로 둘러싸여져 절연될 수 있다.

또한, 상기 제2 코일부(40)는 상기 도체 와이어(44)는 3장의 절연지로 둘러싸인 3중 절연 와이어(42)이며, 상기 3중 절연 와이어의 두께(t40)는 상기 적층기판(22)의 두께(t20)보다 얇을 수 있다.

상기 3중 절연 와이어(42)는 상기 제2 코어부(14)의 중족(142)과 외족(144) 사이에 형성되는 공간에 배치되며, 상기 중족(142)을 중심으로 권선될 수 있다.

상기 제1 코일부(20)와 상기 제2 코일부(40)에 포함되는 도체는 UL(Underwriters Laboratories)에서 정하는 안전 규정(Safety Standards)을 만족하는 절연 거리를 가져야 한다.

UL의 트랜스포머 안전규정에 따르면, 상기 제1 코일부(20)와 제2 코일부(40) 사이의 거리는 1장의 절연지를 사용하는 경우 0.4mm 이상이여야 하고, 3장 이상의 절연지를 사용하는 경우 약 0.4mm 이내일 수 있다.

상기 제1 코일부(20)의 적층기판(22)을 약 2.6mm으로 구성하여 도선 턴수를 결정하기 때문에 상기 제2 코일부(40)의 두께는 상기 적층기판(22)의 두께보다 작을 수 있다.

이때, 상기 제2 코일부(40)의 상기 도체 와이어(44)에서 가장 인접한 상기 제1 레이어(22'-12)의 도체 패턴(22-12)과의 거리는 0.4mm보다 작게 설계할 수 있다. 이로 인해, 트랜스포머의 절연거리 확보와 소형화가 가능해질 수 있다.

도 5을 참조하면, 상기 3중 절연 와이어(42)는 상기 제2 코어부(14) 내에서 와이어가 중첩되지 않도록 하나의 층으로 권선될 수 있다. 이때, 상기 3중 절연 와이어(42)는 하나의 와이어가 연장되어 있기 때문에 인출되는 부분(45, 도 4참조)에서 상기 3중 절연 와이어(42)의 다른 부분과 중첩이 생기게 된다. 이를 해소하기 위해 도 6과 같이 제2 코어부(14)에 인출되는 부분(45)이 삽입되는 인출홈(8)이 배치될 수 있다.

도 6을 참조하면, 상기 자성체 코어(10)의 내면(123)과 상기 제1 코일부(20) 사이에는 스페이서(60, spacer)가 구비될 수 있다. 상기 스페이서(60)는 재질이 한정되는 것은 아니지만, 완충 재질의 러버(62)일 수 있다. 또한 상기 스페이서(60)는 상기 3중 절연 와이어(42)를 상기 제1 코일부(20)와 상기 자성체 코어(10)의 일면(123)의 타면(143)에 접촉이나 밀착시킬 수 있다. 상기 자성체 코어(10)의 내에서 상기 제1 코일부(20)와 상기 제2 코일부(40) 사이의 간격을 일정하게 하여, 도체 사이에서 발생할 수 있는 누설 인덕턴스의 편차를 트랜스포머의 제조시에 미리 일정하게 할 수 있다.

상기 스페이서(60)는 절연 재질을 사용하여 트랜스포머의 절연특성을 향상시킬 수 있다. 또한, 상기 스페이서(60)를 도전 재료를 사용하여 상기 자성체 코어(10)와 적층기판(22)을 전기적으로 연결함으로써 전자파 간섭(EMI, electro magnetic interference) 현상을 저감시킬 수 있다.

한편, 제1 적층기판(22)의 상기 제1 코일부(20)는 외부의 기판과 전기적으로 연결되기 위한 단자(292)가 형성되는 커넥터(29)와 상기 커넥터(29)의 삽입 깊이를 결정하는 걸림턱(23)을 포함할 수 있다.

상기 커넥터(29)와 상기 걸림턱(23)은 외부의 기판과 전기적 접속을 용이하게 할 수 있다.

도 7을 참조하면, 상기 제1 코일부(20) 및 상기 제2 코일부(40) 사이의 절연 거리를 제1 코일부(20)나 제2 코일부(40) 자체에 절연 레이어가 결합된 것이 아니라, 상기 제1 코일부(20) 및 상기 제2 코일부(40) 사이에 절연 시트(50)를 배치하여 확보할 수 있다.

상기 절연 시트(50)는 적어도 2장 이상 적층되어 형성될 수 있다. 또한, 도 7의 실시예도 도 5에 도시된 바와 같이 상기 제2 코일부(40)의 상기 도체 와이어(44)의 중심에서 가장 인접한 상기 제1 레이어의 도체 패턴과의 거리는 0.4mm보다 작을 수 있다.

자성체 코어

도 8a 및 8b는 본 개시의 자성체 코어의 제1 실시예의 평면도 및 사시도이며, 도 9a 및 9b는 본 개시의 자성체 코어의 제2 실시예의 평면도 및 사시도이며, 도 10a 및 10b는 본 개시의 자성체 코어의 제3 실시예의 평면도 및 사시도이다.

도 8a 및 8b을 참조하면, 와이어가 권선되는 제2 코어부(14)에 레일홈(146)이 형성될 수 있다. 상기 레일홈(146)은 상기 와이어 사이의 간격을 유지하고, 상기 와이어의 권선 위치를 고정화할 수 있으므로, 와이어 사이에서 발생하는 누설 인덕턴스 편차를 줄일 수 있다.

도 9a 및 9b를 참조하면, 와이어가 권선되는 제2 코어부(14)에 인출홈(148)이 형성될 수 있다. 상술한 바와 같이 상기 와이어는 하나의 와이어로 상기 제2 코어부(14) 내에서 권선되므로 인출되는 부분에서 중첩이 발생하게 된다. 따라서, 상기 제2 코어부(14)에 미리 인출홈(148)을 형성하여 인출되는 부분에서의 중첩을 방지할 수 있고 균일한 누설 인덕턴스를 얻을 수 있다. 또한, 중첩으로 인한 와이어 자체에서 발생하는 저항도 저감될 수 있다.

여기서, 인출홈(148)의 위치는 상기 제2 코어부(14)에 형성되는 개방된 일측 내의 범위에서 형성될 수 있다. 도 9a 및 도 9b의 실시예와 같이 상기 인출홈(148)은 상기 인출되는 부분과 대응되는 폭을 가질 수 있다.

도 10a 및 10b를 참조하면, 와이어가 권선되는 제2 코어부(14)에 형성되는 인출홈(148)의 폭은 상기 와이어의 인출되는 부분이 상기 인출홈(148) 내에서 움직일 수 있도록 하는 크기를 가질 수 있다.

상기 인출홈(148)은 도 10a 및 도 10b의 실시예에 도시한 것과 같이 중족(142)의 폭보다 작게 형성되어 와이어의 움직일 수 있는 유격 범위를 조절할 수 있다.

한편, 도 10a 및 10b를 참조하면, 상기 제2 코어부(14)의 외족(144)의 일측(145)은 개방되고 타측(147)은 밀폐되어 있다. 외족(144)의 면적을 증가되고 제2 코어부(14)가 와이어의 권선을 많이 둘러싸기 때문에 EMI 차폐 효과를 증가시킬 수 있다.

도 11은 본 개시의 제1 코일부의 레이어의 적층 모습의 제1 실시예의 개략 사시도이며, 도 12는 본 개시의 제1 코일부의 레이어의 적층 모습의 제2 실시예의 개략 사시도이다.

도 11 및 도 12를 참조하면, 제1 코일부(20)는 도체 패턴(22-1, 22-2,… 22-12)이 형성되는 제1 레이어(22'-1, 22'-2, … 22'-12), 차폐 패턴(24-1, 24-2)이 형성되는 제2 레이어(24'-1, 24'-2) 및 …유도 전류 형성을 위한 Vcc 패턴(26)이 형성되는 제3 레이어(26'-1)를 구비할 수 있다.

상기 제1, 제2, 및 제3 레이어들은 적층되어 적층기판을 이룰 수 있으며, 각각의 레이어들은 자성체 코어의 중족이 삽입되기 위한 관통홀이 형성될 수 있다.

여기서, 도 11 및 도 12의 실시예를 참조하면, 제1 레이어(22'-1, 22'-2, …22'-12)의 도체 패턴들(22-1, 22-2, … 22-12)은 비아 전극 등을 이용하여 전기적으로 접속되며, 적층에 의해 코일 형상의 인덕터 패턴을 형성할 수 있다. 또한, 상기 제2 레이어(24'-1, 24'-2)은 상기 제1 레이어(22'-1, 22'-2, … 22'-12)의 적층 방향의 상부 및 하부에 형성될 수 있다.

또한, 상기 제1 코일부(20)는 제2 코일부(40)나 자성체 코어와의 절연을 크게 하도록 적어도 하나 이상의 더미 패턴의 레이어(220)을 적층기판(22)의 최상부 및 최하부 중 적어도 하나에 배치할 수 있다.

상기 제1 코일부(20)와 제2 코일부(40) 사이에 상기 더미 패턴의 얇은 레이어(220)을 3장을 사용하면 상기 제1 코일부(20)와 제2 코일부(40) 사이가 0.4mm 이내이더라도 안전 절연거리가 확보될 수 있다. 제2 코일부(40)를 다른 적층기판을 사용할 수도 있고, 제1 코일부(20)와 제2 코일부(40)를 하나의 적층기판으로 형성할 수도 있다.

한편, 도 12의 실시예는 도 11의 실시예와 Vcc 패턴(26-1)이 형성되는 제3 레이어(26'-1)가 제2 코일부(40)와 가까운 방향에 배치되는 실시예이다. Vcc 패턴(26-1)의 적층방법은 도 11 및 도12에 한정되는 것이 아니라 선택에 따라 차폐 패턴(24-1, 24-2)의 적층방향의 상부 및 하부나 도체 패턴(22-1, 22-2, … 22-12)의 상부나 하부 또는 그 각각의 사이에 배치될 수도 있다. 또한, 차폐 패턴(24-1, 24-2)의 적층방법도 예를 들어 적어도 하나는 삭제하여 패치할 수 있다.

도 13은 본 개시의 제1 코일부의 2개의 레이어를 추출하여 도시한 개략 평면도이며, 도 14는 본 개시의 제1 코일부의 2개의 레이어를 투영하여 도시한 개략 평면도이다.

도 13 및 도 14를 참조하면, 상기 제2 레이어(24'-1, 24'-2)의 차폐 패턴(24-1, 24-2)이 이루는 가장자리의 최대 폭(W24)은 제3 레이어(26'-1)에 형성되는 Vcc 패턴(26)의 가장자리의 최대 폭(W26)보다 클 수 있다. 예를 들어, 전체적으로 차폐 패턴(24-1, 24-2)의 면적을 Vcc 패턴(26)의 면적보다 크게 하여 EMI 차폐 효과를 크게할 수 있다.

한편, 하나의 레이어에 형성되는 차폐 패턴(24-1, 24-2)의 면적은 하나의 레이어에 형성되는 인덕터 패턴의 면적보다도 동일한 이유로 크게 할 수 있다.

상기 제2 레이어(24'-1, 24'-2)의 차폐 패턴(24-1, 24-2)은 도체의 스타트 지점과 도체 피니시 지점이 분리되어 있으나, 차폐 패턴(24-1, 24-2)의 메인 부분은 적어도 0.9턴(turn)을 이룰 수 있다. 차폐 패턴(24-1, 24-2)의 면적을 증가시켜 EMI 차폐 효과가 증가시킬 수 있다.

도 15는 본 개시의 제2 실시예에 따른 트랜스포머의 개략 사시도이며, 도 16은 본 개시의 제3 실시예에 따른 트랜스포머의 개략 사시도이며, 도 17은 본 개시의 제4 실시예에 따른 트랜스포머의 개략 사시도이다.

이하의 실시예의 설명에 있어서, 모순이 없는 한, 제1 실시예의 트랜스포머의 설명 내용을 모두 포함할 수 있다.

도 15를 참조하면, 제1 코일부(20)와 제2 코일부(40)는 각각 자성체 코어(12, 14) 내에 권선되어 배치되는 제1 도체 와이어와 제2 도체 와이어를 포함할 수 있다.

상기 제1 도체 와이어와 제2 도체 와이어는 절연 거리를 가지며, 상기 절연 거리는 상기 제1 코일부(20) 및 상기 제2 코일부(40) 사이에 형성되는 절연 시트(50)에 의해 확보될 수 있다.

상기 자성체 코어(12, 14)는 상기 제1 코일부(20)가 배치되는 제1 코어부(12)와 상기 도체 와이어가 배치되는 제2 코어부를 포함할 수 있다. 상기 제1 도체 와이어와 제2 도체 와이어의 연면 거리를 더 크게 하기 위하여 상기 절연 시트(50)는 상기 제1 코어부(12)와 제2 코어부(14) 사이도 분리할 수 있다.

또한, 제1 도체 와이어와 제2 도체 와이어의 절연 성능 확보를 위하여, 상기 절연 시트(50)는 적어도 2장 이상이 적층되어 형성될 수 있다.

또한, 상기 절연 시트(50)를 사이에 두고 배치되는 상기 제1 도체 와이어와 제2 도체 와이어의 최소 거리는 0.4mm 이하를 만족할 수도 있다.

도 16을 참조하면, 제2 코일부(40)가 적층기판으로 형될 수 있다. 제1 코일부(20)와 제2 코일부(40) 내에 형성되는 인덕터 패턴의 턴 수는 변환하고자 하는 전압의 출력 범위에 적합한 턴 수를 가질 수 있다.

상기 제2 코일부(40)가 적층기판인 경우 제1 코일부(20)와 제2 코일부(40)의 절연 거리 확보를 위해 절연 시트(50)를 포함할 수 있다.

제1 코일부(40)와 제2 코일부(40) 사이에 얇은 레이어는 적어도 2장 이상이며, 3장 이상 형성되는 경우 제1 코일부(40)와 제2 코일부(40) 사이가 0.4mm 이내라도 안전 절연 거리를 확보할 수 있고, 절연 시트(50) 또한 생략할 수 있다.

도 17의 실시예의 트랜스포머(1)는 상기 제1 코일부(20)와 상기 제2 코일부(40)가 각각 적층기판으로 이루어질 수 있으며, 상기 제1 코일부(20)와 상기 제2 코일부(40)는 하나의 기판으로 형성될 수 있다. 여기서, 상기 하나의 기판은 상기 제1 코일부(20)와 상기 제2 코일부(40) 사이에 절연 패턴(52)이 형성되는 절연 레이어(54)를 더 포함할 수 있다.

본 실시예에서, 절연 레이어(50)를 삭제하더라도, 얇은 더미 레이어를 3장 이상 상기 제1 코일부(20)와 제2 코일부(40) 사이에 부가하면 제1 코일부(20)와 제2 코일부(40) 사이의 절연거리를 충분히 확보할 수 있다.

도 18은 본 개시의 제1 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 측면도이며, 도 19는 본 개시의 제1 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 정면도이다.

도 18 및 도 19에 도시된 전원공급장치의 일 실시예인 어댑터(100)의 케이스(102)의 공간 내에는 메인 기판(160) 상에 트랜스포머(1)가 수평으로 실장되어 있다. 상기 트랜스포머(1)는 이상에서 설명한 모든 트랜스포머의 실시예가 포함될 수 있다.

여기서, 상기 자성체 코어(10)의 외측으로 인출되는 상기 적층기판(20)에는 전극 패드가 형성되며, 상기 적층기판(20)이 상기 메인기판(160)과 수평으로 실장되도록 상기 전극 패드가 상기 메인기판(160)의 전극과 솔더링(150) 결합될 수 있다.

도 20은 본 개시의 제2 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 정면도이다.

도 20의 실시예는 도 18 및 도 19의 실시예와 마찬가지로 메인기판(160)에 수평으로 실장될 수 있다. 다만, 솔더링 결합이 아니라 단자 핀(155)를 이용하여 메인기판(160)과 상기 적층기판(20)을 연결할 수 있다. 여기서, 상기 적층기판(20) 내의 인덕터 패턴은 단자 핀(155)에 의해 전기적으로 연결될 수 있다.

도 21은 본 개시의 제3 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 평면도이며, 도 22는 본 개시의 제3 실시예의 어댑터 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 사시도이다.

도 21 및 도 22의 실시예는 도 18 및 도 19의 실시예나 도 20의 실시예와 달리 메인기판(160)에 트랜스포머(1)가 수직으로 실장될 수 있다. 이 경우 메인기판(160)에 형성되는 슬롯 단자(162)에 상기 적층기판(20)에 형성되는 커넥터(29)를 삽입하여 결합될 수 있다.

상기 커넥터(29)의 삽입깊이는 상기 적층기판(20)에 형성되는 걸림턱(23)으로 규정될 수 있다.

도 23은 본 개시의 제5 실시예에 따른 트랜스포머의 개략 사시도이고, 도 24는 도 23에 도시된 베이스를 다른 방향에서 도시한 사시도이며, 도 25는 도 23에 개시된 트랜스포머의 분해사시도이다. 또한 도 26는 도 23에 도시된 베이스를 다른 방향에서 도시한 사시도이다.

도 23 내지 도 26을 참조하면, 본 실시예에 따른 트랜스포머(1)는 전술한 제1 내지 제4 실시예에서 설명한 어느 하나의 트랜스포머와 유사하게 구성되며, 이에 더하여 베이스(3)를 구비할 수 있다.

따라서 전술한 실시예와 동일한 구성요소들에 대해서는 상세한 설명을 생략하며, 차이를 갖는 베이스(3)에 대해 중점적으로 설명한다.

본 실시예에 따른 베이스(3)는, 자성체 코어(12, 14)와 제1, 제2 코일부(20, 40)가 결합된 코일 조립체(1′)가 내부에 수용되며 고정 결합된다.

이를 위해 베이스(3)는 수용부(38)와 단자부(34a, 34b)를 포함할 수 있다.

수용부(38)는 코일 조립체(1′)가 수용되거나 결합되는 공간으로, 코일 조립체(1′)가 안착되는 안착부(31), 그리고 코일 조립체(1′)를 감싸는 형태로 형성되는 적어도 하나의 측벽(32)을 포함할 수 있다.

안착부(31)는 저면이 편평한 플레이트일 수 있다. 그러나 이에 한정되지 않으며 원활한 열 방출을 위해 내부에 적어도 하나의 구멍이 형성되거나, 격자나 방사형의 프레임 형태로 형성하는 등 다양한 변형이 가능하다.

측벽(32)은 안착부(31)에서 상부로 돌출되는 형태로 형성될 수 있다. 안착부(31)와 측벽(32)에 의해 수용부(38)는 용기 형태로 코일 조립체(1′)를 수용하는 공간으로 구성될 수 있다.

측벽(32)은 코일 조립체(1′)를 보호함과 동시에, 코일 조립체(1′)와 메인 기판(예컨대 도 18의 160)에 실장되는 다른 전자 부품들 간의 절연을 확보하기 위해 구비될 수 있다.

따라서 인접한 위치에 전자 부품이 배치되지 않거나, 절연 확보가 필요 없는 경우, 해당 방향의 측벽(32)은 생략될 수 있다.

또한 측벽(32)에는 적어도 하나의 코일 인출구(33)가 형성된다. 코일 인출구(33)는 홈 형태로 형성될 수 있으며, 측벽(32)의 일부가 절개되는 형태로 형성될 수 있다.

코일 인출구(33)는 도체 와이어(44)로 형성되는 제1 코일부(20)의 리드선(40a)이 수용부(38)의 외부로 인출되는 통로로 이용된다. 따라서 코일 인출구(33)는 리드선(40a)의 직경보다 큰 폭(또는 높이)으로 형성된다. 또한 본 실시예에 따른 리드선(40a)은 코일 인출구(33)를 통해 최소 2개가 인출된다. 따라서 코일 인출구(33)는 2개의 리드선(40a)이 용이하게 인출될 수 있는 크기로 형성될 수 있다.

코일 인출구(33)는 제2 코일부(40)의 리드선(40a)만이 인출되므로, 제2 코일부(40)가 배치된 위치에 대응하여 형성될 수 있다. 본 실시예의 경우, 제2 코일부(40)가 제1 코일부(20)의 상부에 적층되며 배치된다. 따라서 코일 인출구(33)는 측벽(32) 전체가 아닌, 측벽(32)의 중간 부분 까지 절개되는 홈으로 형성될 수도 있다.

반면에 제2 코일부(40)가 제1 코일부(20)의 하부에 적층되며 배치되는 경우, 코일 인출구(33)는 측벽(32) 전체를 절개하는 홈의 형태로 형성될 수 있다.

한편, 본 실시예에서는 하나의 코일 인출구(33)만을 이용하는 경우를 예로 들고 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 필요에 따라 다수의 코일 인출구(33)를 형성하고, 각 코일 인출구들(33)로 리드선들(40a)을 분산시켜 인출하는 등 다양한 응용이 가능하다. 또한 코일 인출구(33)를 홈의 형태가 아닌 구멍의 형태로 형성할 수 있다.

단자부(34a, 34b)는 제1 단자부(34a)와 제2 단자부(34b)를 포함할 수 있다. 여기서 제1 단자부(34a)는 제1 코일부(20)가 메인 기판과 전기적으로 연결되기 위해 이용되는 부분이며, 제2 단자부(34b)는 제2 코일부(40)가 메인 기판과 전기적으로 연결되기 위해 이용되는 부분을 의미한다.

제1 단자부(34a)는 다수의 단자 핀(35)을 포함한다.

단자 핀(35)들은 제1 단자부(34a)를 관통하는 형태로 체결된다. 따라서 단자 핀(35)들은 제1 단자부(34a)의 상부와 하부에서 모두 돌출되는 형태로 배치된다.

여기서, 제1 단자부(34a)의 상부로 돌출되는 단자 핀(35)은 코일 조립체(1′)의 제1 코일부(20)와 결합된다. 예를 들어, 단자 핀(35)들은 제1 코일부(20)에 형성된 단자 홀(29a)에 삽입되며, 땜납 등의 도전성 접합 부재(미도시)를 통해 제1 코일부(20)와 전기적으로 연결된다.

따라서 도 25에 도시된 바와 같이 제1 단자부(34a)는 제1 코일부(20)의 단자 홀들(29a)이 배치된 부분과 대응하는 위치에 형성되며, 단자 핀(35)들은 단자 홀(29a)에 대응하는 위치에 각각 체결된다.

여기서, 제1 코일부(20)의 단자 홀들(29a)은 전술한 도 3의 단자(292)를 관통하도록 형성될 수 있다. 또한 전기적인 신뢰성을 높이기 위해 단자 홀(29a)의 내부에는 도전 물질이 도포될 수 있다.

이에, 단자 홀(29a)에 삽입된 단자 핀(35)은 도전성 접합 부재(미도시)를 통해 단자(292) 및 도체 패턴(22-12)과 전기적으로 연결될 수 있다.

본 실시예의 경우, 제1 단자부(34a)는 사각 형태의 안착부(31)에서 어느 하나의 모서리를 따라 길게 형성된다. 그러나 이에 한정되는 것은 아니며, 안착부(31)의 꼭지점 부분에 형성하거나 안착부(31)의 내부에 형성하는 등 필요에 따라 다양한 변형이 가능하다.

한편, 제1 단자부(34a)의 하부로 돌출되는 단자 핀(35)들은 메인 기판에 접합된다. 따라서 제1 코일부(20)는 제1 단자부(34a)의 단자 핀(35)들을 통해 메인 기판과 전기적으로 연결된다.

제2 단자부(34b)는 제1 단자부(34a)와 일정 거리 이격된 위치에 형성될 수 있으며, 본 실시예에서는 제1 단자부(34a)와 반대 측면에 형성된다.

제2 단자부(34b)는 와이어로 구성되는 제2 코일부(40)의 리드선(40a)을 안내한다. 이을 위해 제2 단자부(34b)는 코일 인출구(33)를 통해 수용부(38)의 외부로 인출된 제2 코일부(40)의 리드선들(40a)을 지지하는 단자대(37)와 리드선(40a)의 끝단이 체결되는 다수의 체결 홈(36)을 포함한다.

단자대(37)는 리드선(40a)의 하부에 블록 형태로 돌출되어 리드선(40a)을 지지하며, 끝단에는 체결 홈(36)이 형성된다.

체결 홈(36)은 도 23에 도시된 바와 같이 절연 피복이 일부 제거된 제2 코일부(40)의 리드선(40a)이 삽입되어 고정 체결되는 부분으로, 단자대(37)의 돌출된 끝단 부분에 형성된다.

리드선(40a)이 체결 홈(36)에 체결됨에 따라, 리드선(40a) 중 피복이 제거되어 도체 와이어(44)가 노출된 부분은 제2 단자부(34b)의 하부로 돌출되어 단자 핀으로써의 기능을 수행하게 된다.

따라서 본 실시예에 따른 베이스(3)는 제1 단자부(34a)의 단자 핀(35)들과, 제2 단자부(34b)에 체결되는 제2 코일부(40)의 리드선(40a)을 통해 메인 기판에 실장 및 접합될 수 있다.

여기서, 제1 코일부(20)의 리드선(40a)은 별도의 접착 부재를 통해 체결 홈(36)에 보다 견고하게 접합될 수 있다. 그러나 이에 한정되는 것은 아니며, 체결 홈(36) 내에 돌기를 형성하거나 체결 홈(36)의 형상을 통해 리드선(40a)이 체결 홈(36) 내로 끼움 결합되도록 구성하는 등 다양한 응용이 가능하다.

한편, 본 실시예에 따른 단자대(37)의 끝단은 베이스(3)의 몸체를 형성하는 안착부(31)으로부터 일정거리 돌출되도록 구성된다. 이는 절연 거리를 확보하기 위한 구성이다.

본 실시예에 따른 트랜스포머(1)는 작은 크기로 제조되므로 안착부(31)의 일측(또는 모서리)에 제1 단자부(34a)와 제2 단자부(34b)를 모두 형성하는 경우, 제1 단자부(34a)와 제2 단자부(34b) 사이의 거리가 절연 거리 이하의 간격으로 형성될 수 있다. 또한, 코일 인출구(33)에 의해, 제2 단자부(34b)의 리드선(40a)(절연 피복이 제거된 부분)과 제1 코일부(20)가 인접하게 배치되므로 절연 거리를 확보하기 어렵다.

따라서 상기한 요소들과의 절연 거리를 확보하기 위해, 본 실시예에 따른 베이스(3)는 제2 단자부(34b)의 단자대(37)가 안착부(31)로부터 일정거리 돌출되도록 구성된다. 여기서 돌출 방향은 제1 단자부(34a)나 코일 인출구(33)로부터 멀어지는 방향이라면 어떠한 방향이라도 가능하다.

또한 단자대(37)의 돌출 거리는 제1 단자부(34a)나 코일 인출구(33)로 노출되는 제1 코일부(20)와의 절연 거리를 확보할 수 있는 거리로 규정될 수 있다.

이상과 같이 구성되는 본 실시예에 따른 트랜스포머(1)는, 베이스(3)를 구비하므로 메인 기판에 용이하게 실장될 수 있다.

전술한 실시예들과 같이 베이스(3)를 이용하지 않는 경우, 제2 코일부(40)의 리드선(40a)을 수작업으로 메인 기판에 각각 실장해야 하므로 제조 시간이 증가하게 되는 단점이 있다. 그러나 본 실시예와 같이 베이스(3)를 구비하는 경우, 자동화 공정으로 코일 조립체(1′)가 결합된 베이스(3)를 메인 기판에 실장할 수 있으므로, 제조가 용이하며 제조 시간도 줄일 수 있다.

한편, 본 발명에 따른 베이스를 갖는 트랜스포머는 다양한 변형이 가능하다.

도 27은 본 개시의 제6 실시예에 따른 트랜스포머의 측면도이고, 도 28은 도 27의 A 방향에 따른 평면도이며, 도 29는 도 27 의 B 방향에 따른 측면도이다.

도 27 내지 도 29를 참조하면, 본 실시예에 따른 트랜스포머(1)는 전술한 도 23에 도시된 트랜스포머(1)와 유사하게 구성되며 베이스(3)의 구조에 있어서만 차이를 갖는다.

본 실시예에 따른 베이스(3)의 경우, 제1 단자부(34a)는 전술한 베이스(3)와 동일하게 구성될 수 있으므로 이에 대한 설명은 생략한다.

본 실시예에 따른 제2 단자부(34b)는 단자대(37)와 돌출부(37a), 및 단자 핀(35a)을 포함할 수 있다.

단자대(37)는 전술한 베이스의 단자대(도 26의 37)와 유사하게 구성될 수 있으나, 체결 홈(36)은 생략되며 그 대신에 하부로 돌출되는 다수의 단자 핀(35a)을 구비한다.

따라서 코일 인출구(33)를 통해 인출된 제2 코일부(40)의 리드선(40a)은 단자대(37)를 중심으로 하여 양측으로 분산 배치된 후 단자 핀(35a)에 결선되어 체결된다. 이 경우 단자대(37)는 두 개의 리드선(40a) 사이에 개재되어 상호간의 접촉을 방지하는 기능을 수행하게 된다.

또한, 도 27에 도시된 바와 같이, 본 실시예에 따른 제2 단자부(34b)의 단자대(37)는 단자 핀(35a)이 체결되는 부분에 단차(37b)가 형성되며, 단자 핀(35a)들은 단차(37b)를 따라 체결된다. 즉 단차(37b)에 의해, 각 단자 핀들(35a)은 서로 다른 수평면에서 단자대(37)에 체결된다.

본 실시예에 따른 단차(37b)는 외측으로 갈수록 단자대(37)의 두께가 얇아지는 형태로 형성된다. 따라서, 외측에 배치되는 단자 핀(35a)이 내측에 배치되는 단자 핀(35a)보다 상부에서 단자대(37)에 체결된다.

이러한 구성은 인접하게 배치되는 단자 핀들(35a)에 리드선(40a)을 결선하고 솔더링하는 과정에서 상호간에 단락이 발생되는 것을 방지하기 위한 것이다. 예를 들어, 단자 핀(35a)이 동일한 수평면에서 단자대(37)에 체결되는 경우, 단자 핀(35a)에 감겨지는 리드선(40a)의 부피로 인해 단자 핀(35a) 사이의 간격이 더욱 이격되어야 단락을 피할 수 있다.

따라서 단자 핀들(35)이 크게 이격 배치됨에 따라 단자대(37)의 크기도 증가하게 되어 트랜스포머(1)의 전체적인 크기가 증가하게 되는 단점이 있다.

반면에 본 실시예와 같이 단자 핀들(35a)이 다른 수평면에서 체결되도록 구성하는 경우, 서로 다른 수직 위치에서 리드선(40a)이 단자 핀(35a)에 감기게 되므로, 단자 핀(35a) 사이의 간격을 최소화할 수 있다. 이에 트랜스포머(1)의 크기도 최소화할 수 있다.

한편, 본 실시예와 반대로 베이스(3)의 내측으로 갈수록 단자대(37)의 두께가 얇아지는 형태로 단차를 형성하여 단자 핀(35a)을 체결하는 것도 가능하나, 이 경우 리드선(40a)이 결선된 단자 핀(35)에 용융 솔더를 도포하기 어렵다는 단점이 있다.

그러나 본 실시예와 같이 외측으로 갈수록 단자대(37)의 두께가 얇아지는 형태로 단차(37b)를 형성하는 경우, 제2 단자부(34b)의 단자 핀들(35a, 즉, 리드선의 결선 부분)을 용융 솔더 납조에 동시에 담글 수 있으므로, 한번의 공정으로 제2 단자부(34b)의 모든 단자 핀(35a)에 용융 솔더의 도포가 가능하다.

돌출부(37a)는 코일 인출구(33)를 통해 인출된 제2 코일부(40)의 리드선(40a) 의 하부에서 돌출되어 리드선(40a)이 안착부(31)의 하부로 쳐지지 않도록 리드선(40a)을 지지한다. 따라서 돌출부(37a)는 리드선(40a)을 용이하게 지지할 수 만 있다면 다양한 형태로 돌출될 수 있다.

또한 본 실시예에 따른 베이스(3)는 도 29에 도시된 바와 같이 하부면, 즉 안착부(31)의 반대면에 적어도 하나의 지지부(39)가 형성될 수 있다.

지지부(39)는 베이스(3)가 메인 기판에 실장될 때, 베이스(3)의 하부면과 메인 기판 사이를 이격시키기 위해 구비된다. 이러한 경우, 베이스(3)와 메인 기판 사이에 형성되는 공간(S)을 통해 공기의 유동이 발생될 수 있으므로, 열 방출 효과를 높일 수 있다.

본 실시예의 지지부(39)는 제1, 제2 단자부(34a, 34b)의 하부가 블록 형태로 돌출되어 형성되는 예로 들고 있다. 그러나 이에 한정되는 것은 아니며 돌기나 격벽 형태로 지지부를 형성하는 등 다양한 변형이 가능하다.

도 30는 본 개시의 제7 실시예에 따른 트랜스포머의 분해 사시도이고, 도 31은 도 30에 개시된 트랜스포머의 측면도이다.

먼저 도 30을 참조하면, 본 실시예에 따른 트랜스포머(1)의 코일 조립체(1′)는 전술한 실시예들과 유사하게 자성체 코어(12, 14), 제1 코일부(20), 제2 코일부(40), 및 베이스(3)를 포함한다. 그리고 제2 코일부(40)는 다수개(예컨대 2개)로 구성되어 제1 코일부(20)의 상부와 하부에 각각 배치될 수 있다.

여기서, 다수의 제2 코일부(40)는 상호 간에 병렬로 연결될 수 있다. 이 경우 누설 인덕턴스를 줄일 수 있어 트랜스포머(1)의 효율을 높일 수 있으며, 발열 온도를 줄이는 효과도 얻을 수 있다.

한편, 본 발명의 구성이 상기한 구성으로 한정되는 것은 아니며 다수의 제2 코일부(40)를 직렬로 연결하는 등 다양한 응용이 가능하다.

또한 제2 코일부(40)와 자성체 코어(12, 14) 사이에는 절연 부재(65)가 구비될 수 있다. 절연 부재(65)는 도우넛(doughnut) 형태의 절연 테이프 등이 이용될 수 있으나 이에 한정되는 것은 아니다.

본 실시예에 따른 다수의 제2 코일부(40)는 제1 코일부(20)의 하부와 상부에 각각 적층된다. 따라서 베이스(3)의 코일 인출구(33)는 도 31에 도시된 바와 같이 측벽(32) 전체를 수직 방향으로 절개하는 홈의 형태로 형성된다. 이에, 제1 코일부(20)의 하부와 상부에 제2 코일부(40)가 모두 용이하게 수용부(38)의 외부로 인출될 수 있다.

또한 본 실시예에 따른 베이스(3)는 전술한 경우와 유사하게, 제2 단자부(34b)의 단자대(37)가 외부로 돌출되는 형태로 형성되며, 코일 인출구(33)를 통해 인출된 4가닥의 도체 와이어 리드선(40a)은 단자대(37)를 중심으로 하여 2가닥씩 양측으로 분산 배치된 후 단자 핀(35a)에 체결된다.이상에서 설명한 바와 같이, 본 발명에 따른 트랜스포머는 베이스를 구비함에 따라 메인 기판에 실장이 용이하며, 이에 제조도 용이하다는 이점을 갖는다.

도 32은 본 개시의 평판 디스플레이 유닛의 전원공급장치 내의 회로 기판에 실장된 트랜스포머의 모습을 도시한 개략 사시도이다.

본 개시의 실시예들의 트랜스포머(1)는 TV, 컴퓨터 모니터 등과 같은 박형화된 디스플레이 장치(200)의 전원공급장치에도 적용될 수 있다.

도 32의 디스플레이 장치(200)는 디스플레이 패널(202)과 상기 디스플레이 패널(202)의 구동 전원을 공급하는 전원공급장치의 인쇄 회로 기판(106)이 실장되는 샤시(204)를 포함할 수 있다.

소형화된 본 개시의 트랜스포머(1)를 실장하여 전원공급장치도 더 소형화할 수도 있다.

도 33는 본 개시의 일 실시예에 따른 트랜스포머가 적용된 어댑터의 플라이백 컨버터 회로도이다.

도 33의 회로도는 본 개시의 일 실시예에 따른 트랜스포머(TF)가 적용된 전원공급장치의 일예인 어댑터의 플라이백 컨버터의 회로도(300)이다.

AC 입력전압(Vin)이 정류기(306)에서 정류되어 트랜스포머(TF)로 제공되며, 이 때, 플라이백 스위칭 회로(302)는 메인 스위치(MS)를 온/오프 스위칭시킬 수 있다.

상기 메인 스위치(MS)의 온/오프 동작에 따라, 상기 메인 스위치(MS)의 드레인-소오스간 전압(Vds)이 제어될 수 있다.

예를 들어, 상기 메인 스위치(MS)가 온되면, 상기 메인 스위치(MS)를 통해 상기 트랜스포머(TF)의 1차 코일(L1)에 1차 전류(I1)가 일정 파형으로 흐르게 되고, 또한, 상기 메인 스위치(MS)가 오프되면, 상기 트랜스포머(TF)의 1차 코일(L1)의 에너지가 2차 코일(L21)로 유기되어 2차 전류(I2)도 다른 파형으로 흐르게 된다.

이러한 동작 과정을 통해서, 상기 트랜스포머(TF)의 2차 코일(L2)의 전압이 출력커패시터(Co)를 통해 출력전압(Vout)으로 공급된다.

도 34는 본 개시의 일 실시예에 따른 트랜스포머가 적용된 평판 디스플레이 유닛의 전원공급장치의 회로도이다.

도 34의 회로도는 본 개시의 일 실시예에 따른 트랜스포머(TF)가 적용된 평판 디스플레이 장치에 적용되는 전원공급장치의 회로도(400)이다.

도 34의 전원공급장치의 전원 공급부(410)는 스위칭부(413), 변압부(414), 출력부(415)를 포함할 수 있으며, 정류 평활부(411), 역률 보정부(412)를 추가적으로 포함할 수 있다.

정류 평활부(411)는 교류 전원을 정류 및 평활하여 역률 보정부(412)에 전달할 수 있다. 역률 보정부(412)는 정류 평활부(411)로부터의 정류된 전원의 전압 및 전류 간의 위상차를 조정하여 역률을 보정할 수 있으며, 정류된 전원의 전류 파형이 전압 파형을 추종하도록 조정하여 역률을 보정할 수도 있다.

스위칭부(413)는 역률 보정부(412)로부터의 직류 전원이 입력되는 입력 전원단과 접지 사이에 스택(stack)된 적어도 둘의 스위치(M1, M2)를 구비할 수 있으며, 제1 스위치(M1) 및 제2 스위치(M2)의 교번 스위칭 동작에 의해 전원 변환 동작을 수행할 수 있다.

변압부(414)는 공진 탱크(414a)와 트랜스포머(414b)를 포함할 수 있다. 상기 공진 탱크(114a)는 인덕터-인덕터-캐패시터(Lr, Lm, Cr, LLC) 공진 동작을 제공할 수 있으며, 이중 하나의 인덕터(Lm)는 트랜스포머(414b)의 자화 인덕터일 수 있다.

트랜스포머(414b)는 일차 권선(Np) 및 복수의 이차 권선(Ns1, Ns2)을 포함할 수 있으며, 일차 권선(Np)와 복수의 이차 권선(Ns1, Ns2)은 서로 전기적으로 절연될 수 있다. 예를 들어, 일차 권선(Np)는 그라운드의 전기적 성질이 서로 다른 일차 측에 위치할 수 있고, 복수의 이차 권선(Ns1, Ns2)는 이차측에 위치할 수 있다.

일차 권선(Np)과 이차 권선(Ns1, Ns2)는 서로 사전에 설정된 권선비를 형성하며, 이차 권선(Ns1, Ns2)는 상기 권선비에 따라 전압 레벨을 가변하여 전원을 출력할 수 있다.

출력부(115)는 복수의 이차 권선(Ns1, Ns2)으로부터의 전원을 각각 안정화시켜서 복수의 직류 전원(Vom, Vos)을 출력할 수 있는데, 복수의 이차 권선(Ns1, Ns2)에 대응되는 복수의 출력 유닛(415a,415b)을 포함할 수 있다.

예를 들어, 복수의 이차 권선(Ns1, Ns2)이 제1 이차 권선(Ns1) 및 제2 이차 권선(Ns2)일 경우, 출력부(415)는 제1 출력 유닛(415a) 및 제2 출력 유닛(415b)을 포함할 수 있다.

제1 출력 유닛(415a)은 제1 이차 권선(Ns1)으로부터의 제1 전원(Vom)을 정류 및 안정화시켜 출력할 수 있으며, 제2 출력 유닛(115b)은 제2 이차 권선(Ns2)로부터의 제2 전원(Vos)을 정류 및 안정화시켜 출력할 수 있다.

1, 2: 트랜스포머
1′: 코일 조립체
3: 베이스
10: 자성체 코어 20: 제1 코일부
40: 제2 코일부 50: 절연막
100: 어댑터 160: 메인기판

Claims (55)

1. 자성체 코어;
   상기 자성체 코어 내에 배치되며, 도체 패턴이 형성되는 제1 레이어가 적층되어 형성되는 적층기판을 포함하는 제1 코일부; 및
   상기 적층기판의 도체 패턴과 절연 거리를 가지는 도체 와이어를 포함하는 제2 코일부;를 포함하며,
   상기 절연 거리는 상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나에 결합되는 절연 레이어에 의해 확보되는 트랜스포머.
   
2. 제1항에 있어서,
   상기 제1 레이어는 다수 개가 적층되어 적층 방향으로 인덕터 패턴을 이루며,
   상기 적층기판은 차폐 패턴이 형성되는 제2 레이어 및 유도 전류 형성을 위한 Vcc 패턴이 형성되는 제3 레이어 중 적어도 하나를 더 포함하는 트랜스포머.
   
3. 제2항에 있어서,
   상기 제2 레이어는 상기 인덕터 패턴보다 적층 방향의 상부 및 하부 중 적어도 하나에 형성되는 트랜스포머.
   
4. 제2항에 있어서,
   상기 제3 레이어는 적층 방향의 상부의 상기 인덕터 패턴과 상기 제2 레이어 사이에 형성되는 트랜스포머.
   
5. 제2항에 있어서,
   상기 제3 레이어는 적층 방향의 하부의 상기 인덕터 패턴과 상기 제2 레이어 사이에 형성되는 트랜스포머.
   
6. 제1항에 있어서,
   상기 제1 레이어의 적층 방향의 상부 및 하부 중 적어도 하나에는 더미 패턴 레이어가 형성되며,
   상기 더미 패턴 레이어는 적어도 2장으로 연속하여 적층되는 트랜스포머.
   
7. 제1항에 있어서,
   상기 도체 와이어는 적어도 2장의 절연지로 둘러싸인 트랜스포머.
   
8. 제1항에 있어서,
   상기 도체 와이어는 3장의 절연지로 둘러싸인 3중 절연 와이어이며, 상기 3중 절연 와이어의 두께는 상기 적층기판의 두께보다 얇은 트랜스포머.
   
9. 제1항에 있어서,
   상기 제2 코일부의 상기 도체 와이어에서 가장 인접한 상기 제1 레이어의 도체 패턴과의 거리는 0.4mm보다 작은 트랜스포머.
   
10. 제1항에 있어서,
    상기 자성체 코어는 상기 제1 코일부에 형성되는 코어 삽입홀에 삽입되는 중족을 구비하는 제1 코어부와 권선되는 상기 도체 와이어를 사이에 배치하는 중족과 외족을 구비하는 제2 코어부를 포함하는 트랜스포머.
    
11. 제10항에 있어서,
    상기 제2 코어부는 권선되는 상기 도체 와이어 사이의 간격을 유지하는 레일홈을 구비하는 트랜스포머.
    
12. 제10항에 있어서,
    상기 제2 코어부는 권선되는 상기 도체 와이어의 인출되는 부분이 중첩되지 않도록 상기 제2 코어부의 내측으로 형성되는 인출홈을 구비하는 트랜스포머.
    
13. 제11항에 있어서,
    상기 인출홈은 상기 인출되는 부분과 대응되는 폭을 가지는 트랜스포머.
    
14. 제11항에 있어서,
    상기 인출홈은 상기 인출되는 부분이 상기 인출홈에서 유동되도록 하는 폭을 가지는 트랜스포머.
    
15. 제11항에 있어서,
    상기 도체 와이어는 상기 제2 코어부의 상기 외족의 개방된 일측으로부터 인출되는 트랜스포머.
    
16. 제15항에 있어서,
    상기 외족의 상기 개방된 일측의 반대측은 밀폐되는 트랜스포머.
    
17. 제1항에 있어서,
    상기 제1 코일부는 단자가 형성되는 커넥터와 상기 커넥터의 삽입 깊이를 결정하는 걸림턱을 포함하는 트랜스포머.
    
18. 제1항에 있어서,
    상기 자성체 코어의 내면과 상기 제1 코일부 사이에 배치되어, 상기 제2 코일부를 상기 제1 코일부와 상기 자성체 코어의 상기 내면의 타면에 접촉되도록 하는 스페이서를 더 포함하는 트랜스포머.
    
19. 제18항에 있어서,
    상기 스페이서는 완충 재질의 러버(rubber)를 포함하는 트랜스포머.
    
20. 제18항에 있어서,
    상기 스페이서는 도전재료를 포함하는 트랜스포머.
    
21. 자성체 코어;
    상기 자성체 코어 내에 배치되며, 도체 패턴이 형성되는 제1 레이어가 적층되어 형성되는 적층기판을 포함하는 제1 코일부; 및
    상기 적층기판의 도체 패턴과 절연 거리를 가지는 도체 와이어를 포함하는 제2 코일부;를 포함하며,
    상기 절연 거리는 상기 제1 코일부 및 상기 제2 코일부 사이에 배치되는 절연 시트에 의해 확보되는 트랜스포머.
    
22. 제21항에 있어서,
    상기 절연 시트는 적어도 2장 이상 적층되어 형성되는 트랜스포머.
    
23. 제21항에 있어서,
    상기 제2 코일부의 상기 도체 와이어의 중심에서 가장 인접한 상기 제1 레이어의 도체 패턴과의 거리는 0.4mm보다 작은 트랜스포머.
    
24. 자성체 코어;
    상기 자성체 코어 내에 권선되어 배치되는 제1 도체 와이어를 포함하는 제1 코일부; 및
    상기 제1 도체 와이어와 절연 거리를 가지도록 배치되는 제2 도체 와이어를 포함하는 제2 코일부;를 포함하며,
    상기 절연 거리는 상기 제1 코일부 및 상기 제2 코일부 사이에 형성되는 절연 시트에 의해 확보되는 트랜스포머.
    
25. 제24항에 있어서,
    상기 자성체 코어는 상기 제1 코일부가 배치되는 제1 코어부와 상기 도체 와이어가 배치되는 제2 코어부를 포함하며,
    상기 절연 시트는 상기 제1 코어부와 제2 코어부 사이를 분리하는 트랜스포머.
    
26. 제24항에 있어서,
    상기 절연 시트는 적어도 2장 이상이 적층되어 형성되는 트랜스포머.
    
27. 제24항에 있어서,
    상기 절연 시트를 사이에 두고 배치되는 상기 제1 도체 와이어와 제2 도체 와이어의 최소 거리는 0.4mm 이하인 트랜스포머.
    
28. 자성체 코어;
    상기 자성체 코어 내에 배치되며, 제1 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제1 적층기판을 포함하는 제1 코일부; 및
    상기 제1 코일부와 절연 거리를 가지며, 제2 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제2 적층기판을 포함하는 제2 코일부;를 포함하는 트랜스포머.
    
29. 제28항에 있어서,
    상기 절연 거리는 상기 제1 적층기판 및 상기 제2 적층기판 중 적어도 하나에 결합되어 확보되는 트랜스포머.
    
30. 제29항에 있어서,
    상기 제1 적층기판 및 상기 제2 적층기판 중 적어도 하나에는 상기 제1 도체 패턴과 제2 도체 패턴 사이에 배치되는 더미 패턴 레이어가 형성되며,
    상기 더미 패턴 레이어는 적어도 2장으로 연속하여 적층되는 트랜스포머.
    
31. 제30항에 있어서,
    상기 더미 패턴 레이어를 사이에 두고 배치되는 상기 제1 도체 패턴과 제2 도체 패턴의 최소 거리는 0.4mm 이하인 트랜스포머.
    
32. 제28항에 있어서,
    상기 절연 거리는 상기 제1 적층기판 및 상기 제2 적층기판 사이에 형성되는 절연 시트에 의해 확보되는 트랜스포머.
    
33. 제32항에 있어서,
    상기 절연 시트를 사이에 두고 배치되는 상기 제1 도체 패턴과 제2 도체 패턴의 최소 거리는 0.4mm 이하인 트랜스포머.
    
34. 자성체 코어;
    상기 자성체 코어 내에 배치되며, 제1 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제1 적층기판을 포함하는 제1 코일부; 및
    상기 제1 코일부와 절연 거리를 가지며, 제2 도체 패턴이 형성되는 레이어가 적층되어 형성되는 제2 적층기판을 포함하는 제2 코일부;를 포함하며,
    상기 제1 적층기판과 상기 제2 적층기판은 하나의 기판으로 형성되는 트랜스포머.
    
35. 제34항에 있어서,
    상기 절연 거리는 상기 제1 코일부와 상기 제2 코일부 사이에 형성되는 절연 레이어에 의해 확보되는 트랜스포머.
    
36. 제35항에 있어서,
    상기 절연 레이어를 사이에 두고 배치되는 상기 제1 도체 패턴과 제2 도체 패턴의 최소 거리는 0.4mm 이하인 트랜스포머.
    
37. 자성체 코어와, 상기 자성체 코어 내에서 적층되며 배치되는 제1, 제2 코일부를 포함하는 코일 조립체; 및
    상기 코일 조립체를 수용하며, 상기 코일 조립체와 메인 기판을 전기적으로 연결하는 베이스;
    를 포함하는 트랜스포머.
    
38. 제37항에 있어서, 상기 베이스는,
    상기 코일 조립체가 수용되는 수용부; 및
    상기 코일 조립체와 상기 메인 기판을 전기적으로 연결하는 단자부;
    를 포함하는 트랜스포머.
    
39. 제38항에 있어서, 상기 수용부는,
    상기 코일 조립체가 안착되는 안착부와, 상기 안착부에서 돌출되어 형성되는 적어도 하나의 측벽을 포함하는 포함하는 트랜스포머.
    
40. 제38항에 있어서, 상기 수용부의 상기 측벽에는,
    상기 제2 코일부의 도체 와이어가 상기 수용부의 외부로 인출되는 통로인 코일 인출구가 형성된 트랜스포머.
    
41. 제38항에 있어서, 상기 단자부는,
    상기 코일 조립체의 상기 제1 코일부와 연결되는 제1 단자부, 및 상기 제2 코일부와 연결되는 제2 단자부를 포함하는 포함하는 트랜스포머.
    
42. 제41항에 있어서, 상기 제1 단자부는,
    다수의 단자 핀이 체결되며, 상기 단자 핀은 적층 기판을 포함하는 상기 제1 코일부에 결합되어 상기 제1 코일부와 전기적으로 연결되는 트랜스포머.
    
43. 제41항에 있어서, 상기 제2 단자부는,
    상기 수용부에서 외부로 돌출되는 단자대와, 상기 단자대의 끝단에 형성되는 적어도 하나의 체결 홈을 포함하는 트랜스포머.
    
44. 제43항에 있어서,
    상기 제2 코일부는 도체 와이어를 포함하며, 상기 도체 와이어의 리드선은 상기 체결 홈에 체결되는 트랜스포머.
    
45. 제44항에 있어서,
    상기 도체 와이어는 절연 피복에 의해 둘러싸인 절연 와이어이며, 상기 체결 홈에 체결된 상기 리드선은 상기 절연 피복이 제거된 부분이 상기 체결 홈의 외부로 노출되어 단자 핀의 역할을 수행하는 트랜스포머.
    
46. 제41항에 있어서, 상기 제2 단자부는,
    상기 수용부에서 외부로 돌출되는 단자대와, 상기 단자대에 체결되는 다수의 하나의 단자 핀을 포함하는 트랜스포머.
    
47. 제46항에 있어서, 상기 제2 코일부는,
    적어도 하나의 도체 와이어를 포함하며, 상기 도체 와이어의 리드선은 상기 단자대를 중심으로 분산되어 상기 단자 핀에 체결되는 트랜스포머.
    
48. 제46항에 있어서, 상기 제2 단자부는,
    상기 단자대의 일측에 단차가 형성되며, 상기 단자 핀들은 상기 단차를 따라 체결되는 트랜스포머.
    
49. 제48항에 있어서, 상기 제2 단자부는,
    외측으로 갈수록 상기 단자대의 두께가 얇아지는 형태로 상기 단차가 형성되는 트랜스포머.
    
50. 제38항에 있어서, 상기 베이스는,
    상기 수용부의 하부면에서 돌출되어 상기 메인 기판과 상기 수용부 하부면 사이를 이격시키는 지지부를 포함하는 트랜스포머.
    
51. 제37항에 있어서,
    상기 제1 코일부는 도체 패턴이 형성된 적층 기판을 포함하고, 상기 제2 코일부는 적어도 하나의 도체 와이어를 포함하는 트랜스포머.
    
52. 제51항에 있어서,
    상기 제2 코일부는 상기 도체 와이어가 상기 제1 코일부의 상부와 하부에 각각 적층되는 트랜스포머.
    
53. 제52항에 있어서, 상기 도체 와이어와 상기 자성체 코어 사이에 개재되는 다수의 절연 부재를 더 포함하는 트랜스포머.
54. 적어도 2장 이상의 절연 레이어로 절연 거리를 확보하며, 도체 패턴이 형성되는 제1 레이어를 포함하는 적층기판이 자성체 코어 내에 배치되는 트랜스포머; 및
    상기 트랜스포머가 실장되는 메인기판;을 포함하며,
    상기 자성체 코어의 외측으로 인출되는 상기 적층기판에는 전극 패드가 형성되며, 상기 적층기판이 상기 메인기판과 수평으로 실장되도록 상기 전극 패드가 상기 메인기판의 전극과 솔더링 결합되는 전원공급장치.
    
55. 적어도 2장 이상의 절연 레이어로 절연 거리를 확보하며, 도체 패턴이 형성되는 제1 레이어를 포함하는 적층기판이 자성체 코어 내에 배치되는 트랜스포머;
    상기 자성체 코어의 외측으로 인출되는 상기 적층기판의 일측에 단자가 형성되는 커넥터; 및
    상기 트랜스포머가 실장되는 메인기판;을 포함하며,
    상기 적층기판이 상기 메인기판과 수직하게 실장되도록 상기 커넥터가 상기 메인기판에 형성되는 슬롯에 삽입되어 결합하는 전원공급장치.
    

Images