KR20150025820A - 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법 - Google Patents

레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20150025820A
KR20150025820A KR20130103875A KR20130103875A KR20150025820A KR 20150025820 A KR20150025820 A KR 20150025820A KR 20130103875 A KR20130103875 A KR 20130103875A KR 20130103875 A KR20130103875 A KR 20130103875A KR 20150025820 A KR20150025820 A KR 20150025820A
Authority
KR
South Korea
Prior art keywords
silicon substrate
radar
silicon
substrate
semiconductor package
Prior art date
Application number
KR20130103875A
Other languages
English (en)
Other versions
KR101552166B1 (ko
Inventor
윤재룡
김선주
김형주
이복형
박준영
임병옥
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020130103875A priority Critical patent/KR101552166B1/ko
Publication of KR20150025820A publication Critical patent/KR20150025820A/ko
Application granted granted Critical
Publication of KR101552166B1 publication Critical patent/KR101552166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 발명은 위성배열 레이더에 사용되는 레이더용 송수신모듈을 위한 반도체 패키지에 관한 것으로, 상기 발명은 실리콘 관통비아가 각각 형성된 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판을 포함하고, 상기 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판은 순서적으로 적층되어 상기 실리콘 관통비아를 통해 서로 전기적으로 연결되고, 상기 제2 실리콘기판 및 제4 실리콘기판에는 레이더용 송수신모듈의 소자들이 플립칩 본딩을 통해 배치되며, 상기 제1 실리콘기판 및 상기 제3 실리콘기판 각각은 상기 레이더용 송수신모듈의 소자의 배치 공간를 확보하기 위해 형성되는 관통형 캐버티를 구비하는 것을 특징으로 한다. 이에 의해 본 발명은 부품의 집적화 및 경량화를 향상시킬 수 있고, 기계적 변형에 대한 내구성을 향상시킬 수 있다.

Description

레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법{Semiconductor Package for Transmit/Receive Module of radar, and manufacturing method thereof}
본 발명은 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법에 관한 것으로, 구체적으로는 실리콘 관통비아(Thorough Silicon Via, TSV)가 적용된 실리콘 기판의 3차원 적층기술을 이용한 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법에 관한 것이다.
도 1은 종래의 레이더용 송수신모듈을 위한 벽돌형태의 반도체 패키지의 일 예를 나타내는 도면이다. 일반적으로 레이더용 송수신모듈을 위한 반도체 패키지는 도 1에 도시된 바와 같이 고출력증폭기(HPA), 송수신분리기(Circulator), 저잡음증폭기(LNA) 등의 레이더용 송수신모듈의 소자들을 하나의 기판(PCB)상에 수평으로 배치하는 벽돌형태(Brick type)의 구조를 갖는다.
그러나 이와 같은 벽돌형태의 반도체 패키지는 하나의 기판 상에 배치되는 소자들의 수평적인 배치로 공간이 비효율적으로 사용되어 한정된 공간에 다수의 송수신 모듈이 사용되는 레이더 시스템에서는 적용하기 힘들다는 단점이 있다. 또한 크기가 증가함에 따라 무게도 증가하게 되어 적제무게가 제한된 시스템에서의 사용이 더욱 어렵다.
최근 이러한 벽돌형태의 반도체 패키지의 구조적인 단점을 극복하기 위해 도 2에 도시된 바와 같이 다층의 기판을 사용하여 레이더용 송수신모듈들을 수직적인 구조를 통해 분산 배치하는 타일형태(Tile type)의 구조가 주목받고 있다. 도 2는 종래의 레이더용 송수신모듈을 위한 타일형태의 반도체 패키지의 일 예를 나타내는 도면이다.
종래 타일형태 레이더용 송수신모듈을 위한 반도체 패키지를 제작하기 위한 필요한 핵심기술은 크게 LTCC(Low Temperature Co-fired Ceramic) 또는 PCB(Printed Circuit Board) 등을 사용하는 기판(Substrate)기술, 구성품의 연결을 위한 와이어 본딩(Wire bonding)기술, 다층의 기판을 연결하기 위한 퍼즈버튼(Fuzz-button) 기술 등이 있다.
그러나 기판 기술의 경우 PCB 기판은 상대적으로 열전도도가 낮기 때문에 고출력증폭기 등을 사용할 경우 열적 안정성이 떨어지며, LTCC 기판은 실크스크린 인쇄방식으로 배선을 형성함으로 인해 제작 가능한 미세배선의 폭에 대한 제한과 고온 열처리 과정 동안 수축팽창에 의한 제작 수율이 크게 떨어지는 문제점들을 가지고 있다.
또한 와이어 본딩은 긴 와이어 사용에 의한 공간의 비효율적인 사용 및 기생 인덕턴스 성분에 의한 RF 특성을 저하시키며 기판 층간 연결을 위한 퍼즈버튼(Fuzz-button)은 물리적인 연결 구조를 사용함으로 진동, 충격 등에 의한 기계적인 변형에 취약하다는 단점을 가지고 있다.
KR 10-2011-0033367 A
본 발명의 목적은 3차원 적층기술을 이용하여 반도체 패키지를 구현함으로써 부품의 집적화 및 경량화를 향상시킬 수 있고, 기계적 변형에 대한 내구성을 향상시킬 수 있는 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면은 위성배열 레이더에 사용되는 레이더용 송수신모듈을 위한 반도체 패키지에 관한 것으로, 본 레이더용 송수신모듈을 위한 반도체 패키지는 실리콘 관통비아(Through Silicon Via, TSV)가 각각 형성된 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판을 포함하고, 상기 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판은 순서적으로 적층되어 상기 실리콘 관통비아를 통해 서로 전기적으로 연결되고, 상기 제2 실리콘기판 및 제4 실리콘기판에는 레이더용 송수신모듈의 소자들이 플립칩 본딩을 통해 배치되며, 상기 제1 실리콘기판 및 상기 제3 실리콘기판 각각은 상기 레이더용 송수신모듈의 소자의 배치 공간를 확보하기 위해 형성되는 관통형 캐버티를 구비하는 것을 특징으로 한다.
상기 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판의 각각의 사이는 범프를 이용하여 결합할 수 있다.
본 레이더용 송수신모듈을 위한 반도체 패키지는 상기 제1 실리콘기판의 상측에 적층되고 상기 레이더용 송수신모듈의 소자와 연결되는 안테나가 배치되는 복사소자용 기판과 상기 제1 실리콘기판과 상기 복사소자용 기판의 사이에 게재되는 방열판을 더 포함할 수 있다. 여기서 상기 제2 실리콘기판의 상부에는 상기 레이더용 송수신모듈의 소자 중 고출력증폭기가 배치될 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 일 측면은 위성배열 레이더에 사용되는 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법에 관한 것으로, 본 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법은 실리콘 관통비아가 각각 형성된 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판을 준비하는 단계; 및 상기 준비된 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판의 각각의 사이를, 범프를 이용하여 상기 제4 실리콘기판, 제3 실리콘기판, 제2 실리콘기판 및 제1 실리콘기판 순으로 하측에서 상측 방향으로 접합하여 적층하는 단계를 포함하고, 상기 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판은 상기 실리콘 관통비아를 통해 서로 전기적으로 연결되고, 상기 제2 실리콘기판 및 제4 실리콘기판에는 레이더용 송수신모듈의 소자들이 플립칩 본딩(flip chip bonding)을 통해 배치되며, 상기 제1 실리콘기판 및 상기 제3 실리콘기판 각각은 상기 레이더용 송수신모듈의 소자의 배치 공간를 확보하기 위해 형성되는 관통형 캐버티(Cavity)를 구비하는 것을 특징으로 한다.
본 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법은 상기 제1 실리콘기판의 상측에 방열판을 적층하는 단계; 및 상기 방열판의 상측에 상기 레이더용 송수신모듈의 소자와 연결되는 안테나가 배치되는 복사소자용 기판을 적층하는 단계를 더 포함하고, 상기 방열판의 하부에는 상기 레이더용 송수신모듈의 소자 중 발열소자인 고출력증폭기가 배치될 수 있다.
이에 의해 본 발명은 실리콘 관통비아 기판, 플립칩 본딩, 범프(Bump) 형성, 관통형 캐버티 구조 기판 등의 3차원 적층기술을 이용하여 반도체 패키지를 구현함으로써 부품의 집적화 및 경량화를 향상시킬 수 있고, 기계적 변형에 대한 내구성을 향상시킬 수 있다.
도 1은 종래의 레이더용 송수신모듈을 위한 벽돌형태(Brick type)의 반도체 패키지의 일 예를 나타내는 도면이다.
도 2는 종래의 레이더용 송수신모듈을 위한 타일형태(Tile type)의 반도체 패키지의 일 예를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지의 사시도이다.
도 4는 본 발명의 일 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지의 분해 사시도이다.
도 5는 본 발명의 일 실시예에 따른 플립칩 본딩 구조와 종래 와이어본딩 구조를 비교하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 타일형태의 구조와 종래 벽돌형태의 구조를 비교하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법을 설명하기 위한 순서도이다.
본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 3은 본 발명의 일 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지의 사시도이고, 도 4는 본 발명의 일 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지의 분해 사시도이다.
레이더용 송수신모듈을 위한 반도체 패키지(1)는 위성배열 레이더에 사용되는 레이더용 송수신모듈을 위한 반도체 패키지에 관한 것으로, 위상배열 레이더는 방사되는 전파를 특정 크기 및 방향으로 조향하여 목표물을 탐지 또는 추적하는 시스템으로 다수의 안테나 및 송수신모듈이 필요하다.
위상배열 레이더에서 사용되는 송수신모듈은 주파수 합성모듈에서 입력되는 RF 신호를 안테나와 같은 복사소자를 통해 방사하기 전 목표물까지 신호가 도달하기 위해 필요한 크기로 증폭시키기 위한 송신모듈, 방사된 신호가 목표물에 반사되어 다시 안테나에 입력되는 미세 수신신호를 분석하기 위해 충분한 크기로 증폭시키기 위한 수신모듈 그리고 송수신 신호를 분리해주는 송수신 분리기로 구성될 수 있다.
도 3 및 도 4를 참조하면, 본 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지(1)는 실리콘 관통비아(Through Silicon Via, TSV)(A)가 각각 형성된 제1 실리콘기판(40), 제2 실리콘기판(30), 제3 실리콘기판(20) 및 제4 실리콘기판(10)을 포함하고, 기판들 상측에 방열판(50)과 복사소자용 기판(60)을 포함할 수 있다.
제1 실리콘기판(40), 제2 실리콘기판(30), 제3 실리콘기판(20) 및 제4 실리콘기판(10)은 실리콘 관통비아(A)를 통해 서로 전기적으로 연결되고, 제2 실리콘기판(30) 및 제4 실리콘기판(10)에는 레이더용 송수신모듈의 소자(E)들이 플립칩 본딩(flip chip bonding)을 통해 배치된다.
플립칩 본딩(flip chip bonding) 구조는 재배치선(D)과 레이더용 송수신모듈의 소자(E)가 직접 연결되는 구조로서, 도 5에 도시된 바와 같이, 일반적으로 사용되는 와이어본딩 구조보다 공간적 활용성을 향상시킴과 동시에 제작공정 상의 신뢰성을 향상시킬 수 있는 구조이다. 도 5는 본 발명의 일 실시예에 따른 플립칩 본딩 구조와 종래 와이어본딩 구조를 비교하기 위한 도면이다.
제1 실리콘기판(40) 및 제3 실리콘기판(20)의 각각은 레이더용 송수신모듈의 소자(E)의 배치 공간를 확보하기 위해 형성되는 관통형 캐버티(C)를 구비한다.
제2 실리콘기판(30) 및 제4 실리콘기판(10) 각각은 상부에 레이더용 송수신모듈의 소자(E)와 실리콘 관통비아(A)를 연결하기 위한 재배치선(D)을 구비한다.
제1 실리콘기판(40), 제2 실리콘기판(30), 제3 실리콘기판(20) 및 제4 실리콘기판(10)의 각각의 사이는 범프(B)를 이용하여 결합된다. 즉 기판 간의 전기적인 연결은 3D-IC 패키지 공정에서 사용되고 있는 Au Stud 범프, Au/Sn Solder 등 다양한 금속 및 합금 재료의 범프(B)에 의하여 수행될 수 있다.
본 실시예와 같은 범프(B)를 사용한 기판간의 결합은 단순 접촉에 의한 접합이 아닌 열과 압력에 의한 접합으로 기존의 퍼즈-버튼(fuzz-button)과 달리 진동 및 충격 등에 강하다.
또한 본 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지(1)는 도 6에 도시된 바와 같이 종래 벽돌형태(Brick type)의 반도체 패키지 보다 대략 부피 70%, 무게 60% 감소 효과를 얻을 수 있다. 도 6은 본 발명의 일 실시예에 따른 타일형태의 구조와 종래 벽돌형태의 구조를 비교하기 위한 도면이다.
복사소자용 기판(60)은 제1 실리콘기판(40)의 상측에 적층되고 레이더용 송수신모듈의 소자(E)와 연결되는 안테나를 구비할 수 있다.
방열판(50)은 제1 실리콘기판(40)과 복사소자용 기판(60)의 사이에 게재될 수 있다. 방열판(50)은 레이더용 송수신모듈의 소자(E) 중 발열소자인 고출력증폭기와 같은 소자로부터 방출되는 열을 분산시키는 역할을 수행한다. 효율적인 방열을 위해 방열판(50)의 하부에는 고출력증폭기가 배치될 수 있다.
즉 방열판(50)은 적층된 기판과 안테나를 연결하기 위한 커넥터가 배치되는 곳에 게재된다.
이와 같은 본 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지(1)는 방열판(50)에 의해 제2 실리콘기판(30)에 배치되는 소자로부터 발생하는 열을 효과적으로 배출할 수 있다.
이하에서는 도 7을 참조하여, 본 발명의 일 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법에 대해 설명한다.
먼저, 실리콘 관통비아(Through Silicon Via, TSV)(A)가 각각 형성된 제1 실리콘기판(40), 제2 실리콘기판(30), 제3 실리콘기판(20) 및 제4 실리콘기판(10)을 준비한다(S72).
다음, 준비된 제1 실리콘기판(40), 제2 실리콘기판(30), 제3 실리콘기판(20) 및 제4 실리콘기판(10)의 각각의 사이를, 범프(B)를 이용하여 제4 실리콘기판(10), 제3 실리콘기판(20), 제2 실리콘기판(30) 및 제1 실리콘기판(40) 순으로 하측에서 상측 방향으로 접합하여 적층한다(S74).
여기서 제1 실리콘기판(40), 제2 실리콘기판(30), 제3 실리콘기판(20) 및 제4 실리콘기판(10)은 실리콘 관통비아(A)를 통해 서로 전기적으로 연결되고, 제2 실리콘기판(30) 및 제4 실리콘기판(10)에는 레이더용 송수신모듈의 소자(E)들이 플립칩 본딩을 통해 배치되며, 제1 실리콘기판(40) 및 상기 제3 실리콘기판(20) 각각은 레이더용 송수신모듈의 소자(E)의 배치 공간을 확보하기 위해 형성되는 관통형 캐버티(C)를 구비한다.
다음 S74단계에 의해 적층되는 기판 중 맨 위의 제1 실리콘기판(40)의 상측에 방열판(50)을 적층하고(S76), 방열판(50)의 상측에 레이더용 송수신모듈의 소자(E)와 연결되는 안테나가 배치되는 복사소자용 기판(60)을 적층한다(S78).
이와 같이 본 실시예에 따른 레이더용 송수신모듈을 위한 반도체 패키지(1) 및 그 제조방법은 실리콘 관통비아(Through Silicon Via, TSV) 기판, 플립칩 본딩, 범프 형성, 관통형 캐버티(Cavity) 구조 기판 등의 3차원 적층기술을 이용하여 반도체 패키지를 구현함으로써 부품의 집적화 및 경량화를 향상시킬 수 있고, 기계적 변형에 대한 내구성을 향상시킬 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위 뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속함을 이해해야 할 것이다.
1: 레이더용 송수신모듈을 위한 반도체 패키지
10: 제4 실리콘기판
20: 제3 실리콘기판
30: 제2 실리콘기판
40: 제1 실리콘기판
50: 방열판
60: 복사소자용 기판
A: 실리콘 관통비아
B: 범프
C: 관통형 캐버티
D: 재배치선
E: 레이더용 송수신모듈의 소자

Claims (6)

  1. 위성배열 레이더에 사용되는 레이더용 송수신모듈을 위한 반도체 패키지에 있어서,
    실리콘 관통비아가 각각 형성된 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판을 포함하고,
    상기 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판은 순서적으로 적층되어 상기 실리콘 관통비아를 통해 서로 전기적으로 연결되고, 상기 제2 실리콘기판 및 제4 실리콘기판에는 레이더용 송수신모듈의 소자들이 플립칩 본딩을 통해 배치되며, 상기 제1 실리콘기판 및 상기 제3 실리콘기판 각각은 상기 레이더용 송수신모듈의 소자의 배치 공간를 확보하기 위해 형성되는 관통형 캐버티를 구비하는 것을 특징으로 하는 레이더용 송수신모듈을 위한 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판의 각각의 사이는 범프를 이용하여 결합하는 것을 특징으로 하는 레이더용 송수신모듈을 위한 반도체 패키지.
  3. 제1항에 있어서,
    상기 제1 실리콘기판의 상측에 적층되고 상기 레이더용 송수신모듈의 소자와 연결되는 안테나가 배치되는 복사소자용 기판을 더 포함하는 것을 특징으로 하는 레이더용 송수신모듈을 위한 반도체 패키지.
  4. 제3항에 있어서,
    상기 제1 실리콘기판과 상기 복사소자용 기판의 사이에 게재되는 방열판을 더 포함하고,
    상기 방열판의 하부에는 상기 레이더용 송수신모듈의 소자 중 발열소자인 고출력증폭기가 배치되는 것을 특징으로 하는 레이더용 송수신모듈을 위한 반도체 패키지.
  5. 위성배열 레이더에 사용되는 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법에 있어서,
    실리콘 관통비아가 각각 형성된 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판을 준비하는 단계; 및
    상기 준비된 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판의 각각의 사이를, 범프를 이용하여 상기 제4 실리콘기판, 제3 실리콘기판, 제2 실리콘기판 및 제1 실리콘기판 순으로 하측에서 상측 방향으로 접합하여 적층하는 단계를 포함하고,
    상기 제1 실리콘기판, 제2 실리콘기판, 제3 실리콘기판 및 제4 실리콘기판은 상기 실리콘 관통비아를 통해 서로 전기적으로 연결되고, 상기 제2 실리콘기판 및 제4 실리콘기판에는 레이더용 송수신모듈의 소자들이 플립칩 본딩을 통해 배치되며, 상기 제1 실리콘기판 및 상기 제3 실리콘기판 각각은 상기 레이더용 송수신모듈의 소자의 배치 공간를 확보하기 위해 형성되는 관통형 캐버티를 구비하는 것을 특징으로 하는 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법.
  6. 제5항에 있어서,
    상기 제1 실리콘기판의 상측에 방열판을 적층하는 단계; 및
    상기 방열판의 상측에 상기 레이더용 송수신모듈의 소자와 연결되는 안테나가 배치되는 복사소자용 기판을 적층하는 단계를 더 포함하고,
    상기 방열판의 하부에는 상기 레이더용 송수신모듈의 소자 중 발열소자인 고출력증폭기가 배치되는 것을 특징으로 하는 레이더용 송수신모듈을 위한 반도체 패키지의 제조방법.
KR1020130103875A 2013-08-30 2013-08-30 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법 KR101552166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130103875A KR101552166B1 (ko) 2013-08-30 2013-08-30 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130103875A KR101552166B1 (ko) 2013-08-30 2013-08-30 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150025820A true KR20150025820A (ko) 2015-03-11
KR101552166B1 KR101552166B1 (ko) 2015-09-10

Family

ID=53021966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130103875A KR101552166B1 (ko) 2013-08-30 2013-08-30 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101552166B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711565A (zh) * 2015-12-22 2017-05-24 中国电子科技集团公司第二十研究所 一种小型化三维倒置t/r组件
CN110034095A (zh) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） 三维堆叠封装集成tr模组
KR102634559B1 (ko) 2022-08-29 2024-02-08 주식회사 키프코전자항공 Ｔｒｍ ＆ 방열판 일체형 구조

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101858676B1 (ko) * 2016-06-27 2018-05-16 주식회사 유텔 저온 동시소성 세라믹 단위 모듈을 이용한 마이크로파 송수신 장치 및 그의 패키지 방법
KR102409410B1 (ko) 2021-12-29 2022-06-15 한화시스템 주식회사 위성용 송수신 장치 및 위성

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128831A (en) 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
JP3776637B2 (ja) 1999-09-13 2006-05-17 株式会社東芝 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711565A (zh) * 2015-12-22 2017-05-24 中国电子科技集团公司第二十研究所 一种小型化三维倒置t/r组件
CN106711565B (zh) * 2015-12-22 2019-08-16 中国电子科技集团公司第二十研究所 一种小型化三维倒置t/r组件
CN110034095A (zh) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） 三维堆叠封装集成tr模组
KR102634559B1 (ko) 2022-08-29 2024-02-08 주식회사 키프코전자항공 Ｔｒｍ ＆ 방열판 일체형 구조

Also Published As

Publication number Publication date
KR101552166B1 (ko) 2015-09-10

Similar Documents

Publication Publication Date Title
US10431892B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US20200412858A1 (en) Microelectronic devices designed with integrated antennas on a substrate
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
CN103329349B (zh) 用于封装应用的叠层天线结构
US11189905B2 (en) Integrated antenna array packaging structures and methods
US9728481B2 (en) System with a high power chip and a low power chip having low interconnect parasitics
JP5902310B2 (ja) 能動電子走査アレイ（ａｅｓａ）カード
KR101552166B1 (ko) 레이더용 송수신모듈을 위한 반도체 패키지 및 그 제조방법
WO2010058337A1 (en) Millimetre-wave radio antenna module
KR100986230B1 (ko) 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
CN112051551A (zh) 基于硅基三维集成的微小型雷达高频大功率有源子阵
JP2006514438A (ja) 接続要素を有する高周波チップパッケージ
CN115020979A (zh) 多波束相控阵天线
EP2178119B1 (en) Surface mountable integrated circuit package
KR101951653B1 (ko) 마이크로파 모듈 및 그의 패키지 방법
JP2015026873A (ja) 表面実装可能な集積回路のパッケージ化機構
JP5762452B2 (ja) 表面実装可能な集積回路のパッケージ化機構
CN116895614B (zh) 一种三维异构集成的毫米波系统封装结构
JP2005340713A (ja) マルチチップモジュール
AU2008230024B2 (en) Surface mountable integrated circuit packaging scheme
WO2020200458A1 (en) Antenna device and method of its fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 5