KR20150021959A - 비패턴화된 접착제층을 이용하는 3차원 전자 패키지들 - Google Patents

비패턴화된 접착제층을 이용하는 3차원 전자 패키지들 Download PDF

Info

Publication number
KR20150021959A
KR20150021959A KR1020147036480A KR20147036480A KR20150021959A KR 20150021959 A KR20150021959 A KR 20150021959A KR 1020147036480 A KR1020147036480 A KR 1020147036480A KR 20147036480 A KR20147036480 A KR 20147036480A KR 20150021959 A KR20150021959 A KR 20150021959A
Authority
KR
South Korea
Prior art keywords
intermediate layer
substrate
adhesive
viscosity
forming
Prior art date
Application number
KR1020147036480A
Other languages
English (en)
Inventor
에릭 폴 빅
Original Assignee
리서치 트라이앵글 인스티튜트, 인터내셔널
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리서치 트라이앵글 인스티튜트, 인터내셔널 filed Critical 리서치 트라이앵글 인스티튜트, 인터내셔널
Publication of KR20150021959A publication Critical patent/KR20150021959A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0675—Polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

전자 패키지가, 제1 중간층이 컨택 패드를 커버하도록 제1 기판 상에 절연 재료의 제1 층을 형성하고; 상기 컨택 패드를 노출하도록 상기 제1 층을 관통하는 개구부를 형성하고; 상기 제1 층 상에 비패턴화된 제2 층을 형성하는 단계로서, 상기 제2 층은 상기 제1 층의 점도보다 작은 점도를 가진 접착제를 포함하며, 상기 제2 층의 영역이 상기 컨택 패드를 가로막는, 상기 제2 층을 형성하고; 상기 컨택 패드를 재노출시키기 위해 상기 영역을 제거하고; 제2 기판의 비아가 상기 개구부와 정렬되도록 상기 제1 기판과 상기 제2 기판을 정렬하고; 상기 제2 층에서 상기 제1 기판과 상기 제2 기판을 함께 결합시키고; 그리고 상기 비아 및 상기 개구부를 통하여 도전성 재료를 퇴적시킴으로써 상기 컨택 패드와 접촉하는 상호배선을 형성함으로써 제조될 수 있다.

Description

비패턴화된 접착제층을 이용하는 3차원 전자 패키지들{Three-Dimensional Electronic Packages Utilizing Unpatterned Adhesive Layer}
< 관련된 출원들에 대한 상호 참조>
본 출원은 "Three-Dimensional Electronic Packages Utilizing Unpatterned Adhesive Layer"라는 명칭으로 2012년 6월 25일자로 출원된 미국 예비 특허출원 일련 번호 제61/663,893호의 우선권을 주장하며, 이 출원은 그 전체로서 본 출원에 참조로 통합된다.
< 연방 지원 연구 개발 >
본 발명은 Space and Naval Warfare Systems Center에 의해 부여된 승인 N6601-08-1-2018 하에 정부 지원으로 이루어졌다. 정부는 본 발명에서 일정한 권리를 갖는다.
본 발명은 일반적으로 전자장치 제조, 및 둘 이상의 기판들이 3차원적(3D) 또는 적층된 방식으로 함께 결합되는 패키징에 대한 것이며, 3D 또는 수직적 상호배선들이 결합된 기판들 사이, 또는 상기 기판들과 관련된 소자들 사이에서 신호 통신을 위해 이용된다. 하나의 특정한 태양에서, 본 발명은 3D 배열로 기판들을 결합하는 개선된 방법들 및 그로부터 결과되는 전자 패키지들에 관한 것이다.
종래의 미세전자 소자들은 평면적 또는 이차원적(2D) 표면-실장 배열로 패키지화 된다. 이 배열에서, 패키지 크기(특히 풋프린트)는 상기 패키지 내에 포함된 집적회로(IC) 칩들 또는 다른 개별(discrete) 소자들의 숫자 및 물리적 차원들 모두, 뿐만 아니라 이용된 상기 디스크리트 표면-실장된 수동 부품들에 의해 점유되는 면적에 의해 좌우된다. 높은 수준의 기능성을 제공하면서 동시에 더 작은 전자 제품들에 대한 요구가 계속되어 왔다. 따라서, 이러한 제품들에서 사용하기 위한 더 높은 성능, 더 작은 풋프린트(footprint)로 패키징된 미세전자 소자들에 대한 요구가 수반되어 왔다. 이에 대응하여 연구자들이 종래의 2D 방식에 대한 대안으로써 3차원(3D) 집적화 또는 칩-적층화 기술들을 연구하기를 계속하였다. 3D 집적화를 시행함에 의해, 다중의 다이가 다이 기판들의 두께를 관통하며 연장된 3D(또는 "수직적") 금속 상호배선들을 경유하여 통신하는 인접하는 다이와 함께 단일의 패키지화된 전자 소자에 "수직적으로"(제3 차원으로) 배열될 수 있다. 3D 집적화는 웨이퍼 레벨(웨이퍼-대-웨이퍼 결합), 다이 레벨(다이-대-다이 결합) 또는 하이브리드 방식(다이-대-웨이퍼 결합)으로 이루어질 수 있다. 3D 패키지들은 더 짧은 신호전달 지연(따라서 더 빠른 신호 처리), 더 낮은 전력 소비, 감소된 혼선(cross-talk), 더 작은 패키지 풋프린트, 더 작은 소자 크기 및 더 높은 입력/출력(I/O) 횟수 및 밀도와 같은 여러 가지 장점들을 제공할 수 있다. 더구나, 3D 패키지에서 적층된 상이한 다이는 상이한 기능들을 제공하기 위해 구성될 수 있다. 예를 들어, 하나의 다이가 능동 전자 소자를 포함할 수 있는 반면에 다른 다이는 수동 요소들(레지스터들, 커패시터들, 인덕터들, 등)의 배열, 메모리 모듈들의 어레이, 또는 몇 개의 상호배선들과 통신하는 접지면을 포함할 수 있다.
3D 금속 상호배선들의 형성은 일반적으로 "비아 퍼스트(vias first)" 접근 또는 "비아 라스트(vias last)" 접근 중의 어느 하나에 의해 달성될 수 있다. 상기 "비아 퍼스트(vias first)" 접근에서는, 상호배선들이 회로 제조, 기판 씨닝(thinning), 및 기판(다이 또는 웨이퍼) 결합 이전에 형성된다. 상기 "비아 라스트(vias last)" 접근에서는 상호배선들이 회로 제조, 기판 씨닝, 및 기판 결합 이후에 형성된다. 특히 상기 "비아 라스트" 접근의 경우에서, 상기 상호배선 금속은 상기 금속이 컨택 패드(contact pad)의 표면 상에 착륙하고, 상기 컨택 패드와 저저항의 전기적 커플링을 형성하도록 하나 보다 많은 물질층을 통하여 순서대로(in order) 퇴적될 필요가 있을 것이다. 예를 들어, 상기 컨택 패드에 도달하기 위해 상기 상호배선 금속은 하나의 기판의 전체 두께를 관통하여 연장되며, 가능하게는 상기 컨택 패드가 위치하는 인접한 기판 속으로 부분적으로 연장되는 것 뿐만 아니라 결합층들, 절연층들, 보호층들 등등과 같은 이들 두 기판들 사이의 하나 이상의 중간층들을 관통하는 깊은 비아(deep via)를 통하여 퇴적될 필요가 있을 수 있다. 더구나, 선행하는 물질 추가 단계들의 결과로서, 깊은 반응성 이온 식각(DRIE)과 같은 식각 단계(즉, "바텀-클리어(bottom-clear)" 식각)가 상호배선 금속화 단계 이전에 상기 컨택 패드를 노출하기 위해 요구되어 진다. 효과적인 식각 및 상호배선 금속화 단계들은 비아들의 종횡비(aspect ratio, 즉 깊이-대-직경)가 증가함에 따라 더욱 도전적인 것이 된다.
2010년 4월 5일 출원된 공동-계류중인 미국 특허출원 번호 제12/754,396호(미국 특허출원 공개번호 제2010/0270685호)에서, 그 전체 내용들은 참조로서 본 명세서에 통합되며, 이들의 어려움들은 두 기판들 사이의 결합 매체로써 상대적으로 두껍고, 광제한적인(photo-definable) 접착제 층을 이용함으로써 다룰 수 있다. 이 접착제 층은 하나의 기판 상에 퇴적되고, 상기 기판의 하부에 놓이는 컨택 패드들을 노출시키는 개구부들을 형성하도록 패턴화된다. 이어서 상기 두 기판들은, 상기 하나의 기판의 상기 금속 패드들이 상기 다른 기판의 대응하는 비아들과 정렬되도록 함께 결합된다. 이러한 접근은 후속하는 바텀-클리어 및 상호배선 금속화 단계들을 촉진한다. 그러나, 포토리소그라픽 패터닝 공정은 상기 접착제에서의 가교결합(cross-linking)을 증가시키고, 이것은 결국 상기 접착제의 점도를 증가시킨다. 결과적으로, 상기 결합 조건들은 덜 가교결합된(더 작은 점도) 접착제들과 비교하여 더 높은 온도들 및/또는 더 높은 힘을 수반할 것이다. 이러한 결합 조건들은 일부 응용들과는 양립될 수 없을 것이다. 더구나 상기 결합 조건들이 견딜 정도라 하더라도 어떤 응용들에서는 결합선(bond-line)에서의 갭들이 여전히 발생할 수 있다.
전술한 견지에서, 기판들을 결합하기 위한 그리고 3D 구성들에서 상호배선들을 형성하기 위한 개선된 방법들을 포함하여, 전자 패키지들을 제조하기 위한 개선된 방법에 대한 요구가 계속되고 있다.
전술한 문제점들을 전체적으로 또는 부분적으로, 및/또는 통상의 기술자들에 의해 관찰될 수 있는 다른 문제점들을 해결하기 위해, 아래에서 언급되는 구현들에서 예를 통해 기술되는 바와 같이, 본 개시물은 방법들, 공정들, 시스템들, 장치, 도구들, 및/또는 소자들을 제공한다.
하나의 실시예에 따르면, 전자 패키지를 제조하는 방법은, 제1 중간층이 제1 기판 상에 배치된 컨택 패드를 커버하도록 상기 제1 기판 상에 상기 제1 중간층을 형성하는 단계로서, 상기 제1 중간층은 제1 점도를 갖는 전기적 절연 재료를 포함하는, 상기 제1 중간층을 형성하는 단계; 상기 컨택 패드를 노출하도록 상기 제1 중간층을 관통하는 개구부를 형성하는 단계; 상기 제1 중간층 상에 비패턴화된 제2 중간층을 형성하는 단계로서, 상기 제2 중간층은 상기 제1 점도보다 작은 제2 점도를 가진 접착제를 포함하며, 상기 제2 중간층의 영역이 상기 컨택 패드를 가로막는, 상기 제2 중간층을 형성하는 단계; 상기 개구부를 통하여 상기 컨택 패드를 재노출시키기 위해 상기 영역을 제거하는 단계; 제2 기판의 비아가 상기 개구부와 정렬되도록 상기 제1 기판과 상기 제2 기판을 정렬하는 단계; 상기 제2 기판을 상기 제2 중간층과 접촉하도록 이동시키고, 상기 제2 중간층을 가열하는 동안에 상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 힘을 적용함으로써 상기 제1 기판과 상기 제2 기판을 함께 결합시키는 단계; 및 상기 비아 및 상기 개구부를 통하여 전기적 도전성 재료를 퇴적시킴으로써 상기 컨택 패드와 접촉하는 상호배선을 형성하는 단계를 포함한다.
일부 실시예들에서, 상기 비아는 상기 제2 기판의 내측 벽을 코팅하는 전기적 절연층에 의해 한정되며, 상기 상호배선을 형성하는 단계는 상기 전기적 절연층 상에 상기 도전성 재료를 퇴적하는 단계를 포함한다.
일부 실시예들에서, 상기 제1 중간층은 상기 제2 중간층을 형성하기 이전에 평탄화된다.
다른 실시예에 따르면, 본 명세서에 개시된 방법들 중의 어느 것에 따라 제조된 전자 패키지가 제공된다.
다른 실시예에 따르면, 전자 패키지는, 제1 기판; 상기 제1 기판 상에 배치된 컨택 패드; 상기 제1 기판 상에 배치된 제1 중간층으로서, 상기 제1 중간층은 제1 점도를 갖는 전기적 절연성 재료 및 상기 컨택 패드와 정렬된 제1 개구부를 포함하는 상기 제1 중간층; 상기 제1 개구부와 정렬된 비아를 포함하는 제2 기판으로서, 상기 제1 기판 및 상기 제2 기판 중의 적어도 하나는 반도체 재료를 포함하는, 상기 제2 기판; 상기 제1 중간층 상에 배치되며, 상기 제1 중간층보다 작은 두께를 가지며, 상기 비아와 정렬된 제2 개구부를 포함하는 제2 중간층으로서, 상기 제2 중간층은 열압축 결합에 의해 상기 제2 기판을 상기 제2 중간층에 결합하기에 충분한 조성 및 상기 제1 점도보다 작은 제2 점도를 가지는 접착제를 포함하는, 상기 제2 중간층; 및 상기 컨택 패드와 접촉하며, 상기 제1 개구부, 제2 개구부 및 비아를 통하여 연장되는 전기적 도전성 상호배선;을 포함한다.
본 발명의 다른 소자들, 장치, 시스템들, 방법들, 특징들 및 장점들이 첨부되는 도면들과 상세한 설명을 조사함으로써 통상의 기술자에게 명백하거나 또는 명백하게 될 것이다. 모든 이러한 부가적인 시스템들, 방법들, 특징들 및 장점들은 본 명세서 내에 포함되며, 본 발명의 사상 내에 있으며, 첨부하는 청구항들에 의해 보호되도록 의도된다.
본 발명에 따르면, 개선된 전자 패키지 및 그 제조 방법을 얻을 수 있다.
본 발명은 첨부하는 도면들을 참조하여 더욱 잘 이해될 수 있을 것이다. 도면들에서의 구성요소들은 일정한 비율로의 축적일 필요는 없고, 대신에 본 발명의 원리들을 보여주기 위한 강조가 주어질 수 있다. 도면들에서 동일한 참조 번호들은 상이한 시야들을 통하여 대응하는 부분들을 지칭한다.
도 1은 본 개시물의 실시예에 따른 전자 패키지를 제조하기 위한 방법의 예를 나타내는 개략적인 단면도이며, 여기서 패턴화된 제1 중간층은 제1 기판 상에 형성된다.
도 2는 제2 중간층이 도 1에 나타난 제1 중간층 상에 형성되며, 비아가 제2 기판을 관통하여 형성되는 방법을 나타내는 개략적인 단면도이다.
도 3은 도 2에 나타나는 두 개의 기판들이 함께 결합되는 방법을 나타내는 개략적인 단면도이다.
도 4는 도 3에서 나타나는 상기 제2 중간층이 하부에 놓이는 컨택 패드로부터 제거되고, 상호배선이 상기 컨택 패드와 접촉하는 상기 비아에 형성되는 방법을 나타내는 개략적인 단면도이다.
도 5는 본 개시물의 다른 실시예에 다른 전자 패키지를 제조하기 위한 방법의 예를 나타내는 개략적인 단면도이며, 여기서 상기 제2 중간층의 지지되지 않은 영역이 상기 컨택 패드 위에서 매달리도록 상기 제2 중간층이 패턴화된 상기 제1 중간층 상에 형성된다.
도 6은 도 5에 나타나는 상기 지지되지 않은 영역이 제거되거나 또는 리플로우 가열 동안에 표면장력에 의해 상기 개구부로부터 효과적으로 제거되는 방법을 나타내는 개략적인 단면도이다.
도 7은 상기 두 개의 기판들이 함께 결합되는 방법을 나타내는 개략적인 단면도이다.
도 1 내지 도 4는 본 개시물의 실시예에 따른 전자 패키지를 제조하는 방법의 예를 나타낸다. 도 1을 참조하면, 제1 기판(104) 및 제2 기판(108)이 제공된다. 상기 제1 기판(104) 및/또는 제2 기판(108)은 이것으로부터 다중의 다이가 결합(bonding) 이전에 또는 이후에 개별화(singulated)되는 웨이퍼일 수 있다. 대안적으로, 제1 기판(104) 및/또는 제2 기판(108)은 웨이퍼로부터 개별화된 다이일 수 있다. 따라서, 여기에 개시된 방법들은 웨이퍼 상의 웨이퍼 결합(wafer-on-wafer bonding), 웨이퍼 상의 다이 결합(die-on-wafer bonding), 또는 다이 상의 다이 결합(die-on-die bonding)을 수반할 수 있다. 전형적인 실시예들에서, 상기 기판들(104,108) 중의 적어도 하나는 예를 들어, 실리콘, 실리콘-저머늄 합금, 실리콘 카바이드, III-V족 화합물(예를 들어, 갈륨 아세나이드, 갈륨 나이트라이드, 등등), II-VI족 화합물(예를 들어, 징크 옥사이드) 등등과 같은 반도체 재료를 포함한다. 일부 실시예들에서, 상기 기판들(104,108) 중의 하나 또는 모두는 예를 들어, 글래스, 비도전성 옥사이드, 비도전성 나이트라이드, 세라믹 등등과 같은 전기적 절연성 또는 유전체 재료를 포함한다. 일부 실시예들에서, 상기 기판들(104,108) 중의 하나 또는 모두는 하나 이상의 수동 전자 요소들(예를 들어, 레지스터들, 커패시터들, 상호배선들) 및/또는 능동 전자 요소들(예를 들어, 트랜지스터들)을 포함하거나, 또는 여러 전자 요소들의 정렬된 배열을 포함하는 하나 이상의 집적회로들을 포함할 수 있다. 상기 기판들(104,108) 중의 하나 또는 모두는 부가적으로 또는 대안적으로 하나 이상의 미세제조된 기계적, 전자기계적, 광학적, 또는 라디오 주파수(RF) 송신 요소들을 포함할 수 있다. 이러한 요소들 또는 회로는 상기 기판(104,108)의 두께 상에 또는 속에 형성될 수 있으며, 벌크 기판 재료를 구성하는 베이스층의 표면 상에 배치되는 소자 층의 일부라고 생각될 수 있다. 따라서, 실시예에 따라서는, 상기 기판들(104,108)의 하나 또는 모두는 미세전자 소자, 광전자 소자, 미세-전자기계 시스템(MEMS) 소자 등이라고 생각될 수 있다. 더구나, 상기 두 기판들(104,108)은 상이한 기능들을 수행하도록 구성될 수 있다. 예를 들어, 하나의 기판은 논리 기능들을 수행하는 전자 소자로서 구성될 수 있으며, 반면에 다른 기판은 상기 전자 소자에 대하여 입력/출력(I/O) 신호 통신 및 전력 공급을 주로 제공하도록 구성된다.
도 1에 나타나는 예에서, 금속화 층(도시 안됨)이 어떠한 적합한 기술(예를 들어, 진공 퇴적, 전기도금 등)에 의해 상기 제1 기판(104) 상에 형성되고, 이어서 상기 제1 기판(104) 상에 하나 이상의 전기적 도전성 컨택 패드들(또는 본드 패드들, 또는 랜딩 패드들)(112)을 형성하기 위해 어떠한 적합한 기술(예를 들어, 포토리소그라피)에 의해 패턴화된다. 상기 컨택 패드(112)는 예를 들어, 텅스텐, 텅스텐 실리사이드, 니켈 실리사이드, 알루미늄, 티타늄, 티타늄-텅스텐 합금, 구리, 알루미늄 합금, 금, 은, 주석, 니켈, 또는 전술한 것들 중의 둘 이상의 조합과 같은 어떠한 적합한 전기적 도전성 재료로 구성될 수 있다.
이어서 제1 중간층(116)이 상기 컨택 패드(들)(112)을 컨포말하게 (conformally) 커버하도록 상기 제1 기판(104) 상에 형성된다. 상기 제1 중간층(116)은 패턴화될 수 있는, 즉 포토리소그라피와 같은 적합한 패터닝 기술에 의해 패턴화될 수 있는 어떠한 전기적 절연성 또는 유전체 재료로 구성될 수 있다. 제1 중간층(116)의 조성들의 예들은, 아래의 것들로 제한되는 것은 아니지만, 포토레지스트, 금속 산화물(예를 들어, 사파이어), 메탈로이드 산화물(예를 들어, 실리콘 이산화물), 금속 질화물, 메탈로이드 질화물(예를 들어, 실리콘 질화물), 글래스, 쿼츠, 및 다이아몬드-유사 카본(DLC)을 포함한다. 상기 제1 중간층(116)은 예를 들어, SU-8과 같은 에폭시계 포토레지스트일 수 있다. 포토레지스트들에 부가하여, 상기 제1 중간층(116)은 예를 들어, 폴리이미드(공중합체 및 그들의 조합을 포함하는), 폴리파라자일리렌(polyparaxylylene, 즉 파릴렌 족으로부터), 액정 폴리머(LCP), 또는 벤조사이클로부텐(BCB)과 같은 다른 형태의 폴리머일 수 있다. 일반적으로, 제1 중간층(116)의 재료는 광제한적이거나 또는 광제한적이지 않을 수 있다. 만약 광제한적이지 않다면, 상기 재료는 개구부들이 미세-드릴링, 습식 식각 또는 건식 식각(RIE)과 같은 적절한 미세제조 기술을 이용하여 그것의 두께를 관통하여 형성될 수 있는 의미로 패턴화될 수 있다. 더구나, 본 실시예에서 상기 제1 중간층(116)의 재료는 접착제(또는 접착 촉진제를 포함하거나 포함하지 않거나)이거나 또는 아닐 수 있다. 즉, 상기 제1 중간층(116)은 상기 제1 기판(104)과 제2 기판(108) 사이의 구조적 또는 절연성 층으로서 주로 기능할 수 있다.
제1 중간층(116)은 상기 제1 기판(104) 상에 어떠한 원하는 두께로 형성될 수 있다. 일부 실시예들에서, 상기 제1 중간층(116)의 두께(상기 제1 기판(104)의 표면으로부터 측정되는)는 10 내지 40 ㎛ 범위를 가진다. 상기 제1 중간층(116)은 예를 들어, 스핀-코팅, 스프레이-코팅, 딥(dip)-코팅, 플로우(flow)-코팅, 진공 퇴적(예를 들어, 물리기상퇴적 또는 화학기상퇴적), 증발 또는 라미네이션(lamination)과 같은 그것의 조성을 위한 적절한 어떠한 기술에 의해 형성될 수 있다. 원하는 두께로의 퇴적 후에, 이어서 상기 중간층(116)은 상기 제1 중간층(116)의 두께를 관통하여 상기 컨택 패드(112)를 노출시키는 제1 개구부(120)(또는 다중의 컨택 패드들(112)를 각각 노출시키는 제1 개구부들(120)의 어레이)를 생성하도록 패턴화된다. 도 1에서 보여지는 바와 같이, 제1 개구부(120)의 단면적은 상기 제1 기판(104)이 상기 제1 중간층(116) 아래에서 밀봉되도록 상기 컨택 패드(112)의 단면적보다 작을 수 있다. 상기 제1 중간층(116)을 형성하기 이전에, 상기 제1 기판(104)의 표면은 필요에 따라 준비될 수 있다(예를 들어, 세정/식각, 베이크에 의한 탈수 등).
제1 중간층(116)의 재료는 그것의 조성을 위한 적절한 어떤 기술에 의해 패턴화될 수 있으며, 따라서 습식 및/또는 건식 식각, 또는 미세가공(예를 들어, 기계적 드릴링, 레이저 드릴링, 초음파 밀링, 등)을 수반할 수 있다. 상기 제1 중간층(116)의 재료는, 그 자체가 광제한적이라면, 예를 들어 앞에서 인용한 미국 특허출원 공개번호 제2010/0270685호에 개시된 포토리소그라픽 기술들에 따라서 패턴화될 수 있다. 예를 들어, 노광 이전에 상기 재료는 상기 재료로부터 과잉의 용제를 증발시키기 위해 그리고 후속 공정 단계들을 위한 준비로 상기 재료를 부분적으로 치밀화 및 경화시키기 위해 원하는 시간 주기 동안 원하는 온도에서 프리-베이크(pre-baked, 또는 "소프트-베이크(soft-baked)")될 수 있다. 일부 실시예들에서, 패터닝 이전에, 상기 재료는 하나보다 많은 층들로 퇴적될 수 있으며, 각 층은 다음 층을 퇴적하기 전에 프리-베이크될 수 있다. 이어서 적절한 파장(예를 들어, 350-400 nm)과 도즈(mJ/㎠)에서 대응하도록 패턴화된 포토마스크 또는 레티클을 통하여 적절한 형태의 노광 에너지(예를 들어, UV광, 전자빔, X-레이)를 향하도록 함으로써 패턴이 정의될 수 있다. 노광 후에, 상기 재료는 가교결합 밀도를 증가시키기 위해 원하는 시간 주기 동안 원하는 온도에서 포스트-노광 베이크(PEB) 하에 둘 수 있다. PEB 후에, 상기 재료는 제1 개구부(120)(또는 상기 재료의 두께를 통과하는 제1 개구부들(120)의 패턴)을 생성하도록 적합한 현상액 케미스트리를 적용함으로써 현상될 수 있다.
현상 후에, 결과되는 상기 제1 중간층(116)은 용제(예를 들어, 이소프로필 알콜 및/또는 물)로 린스될 수 있으며, 가스(예를 들어, 공기 또는 질소)로 건조될 수 있다. 현상 후에, 상기 제1 중간층(116)은 특정 실시예를 위해 원한다면, 상기 재료를 적어도 부분적으로 큐어링(curing)하기 위해 하드-베이크(hard-baked)될 수 있다. 상기 재료를 적어도 부분적으로 큐어링하는 것은 결합 동안에 상기 재료의 리플로우(reflow)를 방지하기 위해, 또는 상기 재료를 이 단계에서 더욱 경화시키기 위해 바람직할 것이다.
상기 제1 중간층(116)의 재료 자체가 광제한적이지 않은 실시예들에서는, 상기 재료 상의 면적들을 노출시키는 윈도우들(windows)을 생성하기 위해 포토레지스트 층이 바로 앞서 기술된 바와 같이 상기 재료 상에 퇴적되고, 노광되고, 현상될 수 있다. 이어서, 상기 제1 기판(104)을 향하여 상기 재료를 아래로 식각하기 위해 상기 노출된 면적들에 대해 상기 윈도우들을 통해 습식 또는 건식 식각제가 적용됨으로써, 상기 제1 개구부들(120)을 생성한다. 그 후에 상기 포토레지스트 층은 결과되는 상기 제1 중간층(116)으로부터 제거될 수 있다.
일부 실시예들에서, 패터닝 이전에 상기 제1 중간층(116)은 필요하다면 또는 결합을 촉진시키기를 원한다면 평탄화될 수 있다. 상기 제1 중간층(116)은 랩핑(lapping) 또는 폴리싱(polishing)과 같은 그것의 조성에 대해 적절한 어떠한 기술에 의해 평탄화될 수 있다. 다른 예로써, 상기 제1 중간층(116)은 앞에서 인용된 미국 특허출원 공개번호 제2010/0270685호에 개시된 기술들에 따라 평탄화될 수 있다. 본 예에서, 글래스, 폴리비닐아세테이트(PVA) 또는 폴리테트라플루우에틸렌 (PFTE) 슬라이드와 같은 평판이 적용된 힘을 가지고 퇴적된 상기 제1 중간층(116)과 접촉하도록 이동되고, 적절한 온도로 가열된다. 상기 힘 및 열은 예를 들어, 웨이퍼/다이 결합 장치에 의해 인가될 수 있다. 이어서 상기 평판이 제거된다. 일부 실시예들에서, 이어서 상기 제1 중간층(116)은, 상기 재료의 국부적 리플로우를 야기시킴으로써, 잔류하는 비평탄한 장소들을 최소화하거나 또는 제거하도록 상기 재료의 유리전이온도(glass transition temperature, Tg)에서 또는 부근에서 베이크될 수 있다.
도 2를 참조하면, 비아들(224)이 제2 기판(108)의 전체 두께를 관통하여 형성된다. 상기 제2 기판(108)의 조성 및 두께와 상기 비아들(224)의 크기에 의존하여, 상기 비아들(224)은 예를 들어, 깊은 반응성 이온 식각(DRIE), 기계적 또는 레이저 드릴링 등에 의해 형성될 수 있다. 상기 비아들(224)은, 상기 두 기판들(104,108)이 나중에 결합 공정의 준비로 정렬될 때 상기 제1 기판(104)의 제1 개구부들(120)의 패턴에 부응하는 패턴으로 형성될 수 있다. 일부 실시예들에서, 전기적 절연성 재료의 컨포말한 층(228)이, 상기 제2 기판(108)이 상기 비아들(224) 내에 나중에 퇴적되는 상호배선 재료와 전기적으로 분리될 수 있도록 상기 제2 기판(108)의 표면들 상에 퇴적될 수 있다. 본 개시물의 그 밖의 다른 곳에서 알려진 어떠한 절연성 재료가 상기 절연성 또는 보호 층으로써 적합할 수 있다. 일부 실시예들에서, 비아 형성은 전자 패키지를 제조하는 방법의 일부로써 고려될 수 있을 것이다. 일부 실시예들에서, 상기 제2 기판(108)은 상기 절연성 층(228)을 구비하거나 또는 구비하지 않고서, 미리 존재하는 비아들(224)과 함께 제공될 수도 있다.
다시 도 2를 참조하면, 제1 중간층(116)을 형성한 후에, 제2 중간층(232)의 영역(236)이 상기 컨택 패드(들)(112)를 가로막을 수 있도록 제2 중간층(232)이 상기 제1 중간층(116) 상에 형성된다. 본 실시예에서, 상기 영역(236)은 이것이 상기 컨택 패드(들)(112)를 컨포말하게 커버한다는 점에서 상기 컨택 패드(112)를 가로막는다. 상기 제2 중간층(232)은 아래에서 기술되는 방식으로 상기 제2 기판(108)을 제1 중간층(116)에 결합하기에 충분한 접착제로써의 역할을 할 수 있는 어떠한 전기적 절연성 또는 유전체 재료로 조성될 수 있다. 상기 제2 중간층(232)의 두께는 상기 제1 중간층(116)의 두께보다 작을 수 있다. 일부 실시예들에서, 상기 제2 중간층(232)의 두께는 1 내지 10㎛ 범위를 갖는다. 일부 실시예들에서, 상기 제2 중간층(232)의 두께는 상기 제1 중간층(116)의 두께의 1% 내지 25% 범위를 갖는다. 부가적으로, 상기 제2 중간층(232)의 점도는 아래에서 기술하는 후속되는 결합 공정 동안에 마주치는 온도들의 범위(예를 들어, 80 내지 250℃)에 대해 상기 제1 중간층(116)의 점도보다 작을 수 있다. 일부 실시예들에서, 상기 제2 중간층(232)의 점도가 상기 제1 중간층(116)의 점도의 1% 내지 99% 범위인 조건하에서 결합이 이루어진다. 상기 제2 중간층(232)의 조성들의 예들은, 아래의 것들에 한정되지 않지만, 포토레지스트, 폴리이미드, 폴리파라자일리렌, LCP, BCB, SU8 및 본 개시물에 따라 접착제들로써 역할을 할 수 있는 다른 폴리머들을 포함한다. 상기 제2 중간층(232)의 조성은 상기 제1 중간층(116)의 조성과 동일하거나 또는 상이할 수 있다.
상기 제2 중간층(232)은 예를 들어, 스핀-코팅, 스프레이-코팅, 딥-코팅, 플로우-코팅, 라미네이션, 증발, 등과 같은 그것의 조성에 적합한 어떠한 기술에 의해 원하는 두께로 형성될 수 있다. 일부 실시예들에서, 상기 제2 중간층(232)은, 상기 제2 중간층(232)이 상기 제1 개구부(120)를 통하여 노출된 상기 컨택 패드(112)의 전부 또는 일부를 커버하도록, 그리고 상기 제1 개구부(120)를 정의하는 상기 제1 중간층(116)의 내측 벽의 전부 또는 일부를 커버하도록 상기 제1 개구부(120)에 컨포말하게 퇴적된다. 상기 제2 중간층(232)은 퇴적 후에 패턴되지 않는다. 더구나, 제2 중간층(232)은 퇴적 후에 큐어링되지 않으며, 따라서 대단찮은 양의 가교결합들을 포함할 수 있다. 본 맥락에서, 상기 용어 "대단찮은 양의 가교결합들(insubstantial amount of cross-links)"은 완전 가교결합보다 적은 것을 의미한다. 상기 제2 중간층(232)의 가교결합의 양은 요구되는 결합 결과들에 대하여 최적화될 수 있다. 따라서 상기 제2 중간층(232)의 가교결합은 상기 제1 중간층(116)의 가교결합보다 적을 수 있다. 상기 제2 중간층(232)의 조성이 상기 제1 중간층(116)의 조성과 동일한 실시예들에서, 상기 제2 중간층(232)의 점도는 그럼에도 불구하고 상기 제1 중간층(116)의 점도보다 작을 수 있다. 이것은 이들 실시예들에서 상기 제2 중간층(232)이 상기 제1 중간층(116)보다 상당히 적은 가교결합들을 갖거나 또는 전혀 가교결합들을 갖지 않을 수 있기 때문이다.
도 3을 참조하면, 상기 제2 중간층(232)을 형성한 후에, 상기 두 기판들(104,108)이 수동으로 또는 정렬 도구(상기 결합 장치의 일부일 수도 있는)를 가지고 정렬된다. 특히, 상기 제1 기판(104)의 각 컨택 패드(112)(그리고 관련된 제1 개구부(120))는 상기 제2 기판(108)의 대응하는 비아(224)와 정렬된다. 이어서 정렬된 기판들(104,108)은 그들을 함께 결합하기 위해 요구되는 적절한 힘(압력), 온도 및 시간을 가지고 서로 간에 접촉하도록 이동된다. 상기 힘은 통상의 기술자에게 인식될 수 있는 바와 같이, 적합한 압축(또는 열-압축) 결합 장치로 상기 기판들(104,108)을 장착함으로써 적용될 수 있다. 상기 힘의 적용은 고정 방식으로 상기 제1 기판(104)을 장착하고 상기 제2 기판(108)을 상기 제1 기판(104)과 접촉하도록 강제적으로 이동시키는 것을 수반할 수 있으며, 또는 그 역으로 할 수 있으며, 또는 그들이 서로에 대해 견딜 수 있도록 양쪽 기판들(104,108) 모두에 체결력(clamping force)을 적용할 수도 있다. 이런 이유로, 본 맥락에서 상기 기판들(104,108) "~로의(to)" 또는 "사이에서의(between)" 힘의 적용은 이들 결합 기술들 중의 어떠한 것을 망라한다. 더구나, 본 실시예에서 상기 두 기판들(104,108)을 접촉시키도록 이동하는 것은 특히 상기 제1 기판(104)의 하부에 놓이는 상기 제1 중간층(116) 상에 형성된 상기 제2 중간층(232)과 접촉하도록 상기 제2 기판(108)을 이동시키는 것을 수반한다. 힘과 열의 적용은 중간에 놓이며 접착성이 있는 상기 제2 중간층(232)을 이용하여 상기 두 기판들(104,108) 사이에(즉, 상기 제2 기판(108)과 상기 제1 중간층(116) 사이의 인터페이스에) 효과적인 결합을 생성시킨다.
비패턴화된 상기 제2 중간층(232)의 낮은 점도는, 종래의 결합 공정들과 비교하여 결합선(bond-line) 갭들을 최소화하거나 심지어는 제거하면서 결합 조건들(힘, 온도 및/또는 시간)을 더 낮은 수준으로 해줄 수 있다. 특히, 결합은 더 낮은 힘과 더 낮은 온도에서 수행될 수 있다. 일부 실시예들에서, 상기 결합력은 0.001 kg/㎠ 내지 200 kg/㎠ 범위가 된다. 일부 실시예들에서, 상기 결합 온도는 80 내지 250℃ 범위가 된다. 상기 제2 중간층(232)은 단지 진득진득(tacky)하게 되기에 충분히 가열되고 결합 동안에 효과적인 접착제로서 역할을 할 것이 요구된다. 그와 대조적으로, 예를 들어 패턴화된 제1 중간층(116) 또는 종래의 접착제가 기본적인 접착층으로 이용된다면 보다 큰 결합 최적화가 요구될 것이다. 일단 패턴화된 가교결합된 재료는 전형적으로 그것의 유리전이온도(Tg) 위의 온도에서조차도 매우 높은 점도를 갖는다. 결과적으로, 전형적으로 보다 높은 온도 및/또는 보다 큰 힘이 결합을 위해 요구된다. 더구나, 큰 힘/큰 온도(≥Tg)의 결합 조건들에서조차도 국부적 비-평탄성으로 인해 결합선에서의 갭들이 발생할 수 있다.
도 4를 참조하면, 결합 후에, 일부 실시예들에서 상기 컨택 패드(112)(즉, 영역(236))를 커버하는 상기 제2 중간층(232)의 어떤 일부를 제거하기 위해 바텀-클리어(bottom-clear) 단계가 수행될 필요가 있을 것이며, 그리하여 상기 비아(224) 내에 3D 상호배선 금속화를 위한 준비로 상기 컨택 패드(112)를 재노출하고 세정한다. 예를 들어, DRIE, 이온 밀, 등과 같은 어떠한 적합한 바텀-클리어 기술이 이용될 수 있다. 더구나, 하부에 놓이는 상기 제1 중간층(116)에 의해 얻어진 평탄함은 상기 제2 중간층(232)의 두께를 최소화하게 해준다. 따라서, 더 두꺼운 종래의 접착층들에 비하여 더 작은 양의 재료가 상기 제1 개구부(120)의 바닥으로부터 제거되도록 요구되어, 상기 바텀-클리어 공정이 단순화될 수 있으며, 보다 효과적이고, 보다 신뢰성 있으며, 그리고 보다 반복성이 있을 수 있다. 상기 바텀-클리어 단계는 상기 제1 중간층(116)의 상기 제1 개구부(120)와 상기 제2 기판(108)의 대응하는 비아(224) 사이에서, 상기 제2 중간층(232) 내에 제2 개구부(440)를 생성시키는 것으로서 생각될 수도 있다.
다시 도 4를 참조하면, 상기 컨택 패드(112)를 재개방한 후에, 상기 비아(224) 내에 3D 상호배선 금속화가 상기 비아(224), 제2 개구부(440) 및 제1 개구부(120)를 통하여 연장되며 상기 컨택 패드(112)와 저-저항 접촉을 하는 상호배선(444)을 형성하도록 수행된다. 상기 상호배선 재료는 예를 들어, 구리, 텅스텐, 티타늄 등이 될 수 있다. 상기 상호배선 재료는 예를 들어, PVD, CVD(예를 들어, 금속 유기 CVD(MOCVD)), 전기도금 또는 증발과 같은 그것의 조성 및 요구되는 컨포말리티(conformality)에 적합한 어떠한 기술에 의해 퇴적될 수 있다. 일부 실시예들에서, 상기 상호배선 재료는 상기 비아(224) 및 제1 개구부(120)를 충전한다. 다른 실시예들에서, 상기 상호배선 재료는 상기 컨택 패드(112)를 향하여 아래로 상기 비아(224)를 정의하는 벽을 컨포말하게 코팅하는 층이다. 3D(수직적) 상호배선(444)을 형성한 후에, 상기 제2 기판(108)의 외측 표면 상의 상호배선 재료(448)가 본드 패드(bond pad)를 형성하기 위하여 또는 상기 상호배선이 상기 제2 기판(108) 상의 회로와 신호 통신하게 위치하도록 필요에 따라 패턴화될 수 있다. 통상의 기술자에게 인식될 수 있듯이, 다른 포스트-결합 및 마무리 단계들이 원하는 구조적 및 기능적 구성을 갖는 전자 패키지(400)의 제조를 완료하도록 필요에 따라 구현될 수 있다.
도 5 내지 도 7은 본 개시물의 다른 실시예에 따른 전자 패키지를 제조하는 방법의 예를 보여준다. 도 5를 참조하면, 제1 기판(504) 및 제2 기판(508)이 도 1과 관련하여 전술한 바와 같이 제공된다. 이어서 제1 중간층(516)이 도 1과 관련하여 전술한 바와 같이, 대응하는 컨택 패드들(512)을 노출시키는 하나 이상의 제1 개구부들(520)을 포함하도록 상기 제1 기판(504) 상에 형성(퇴적 및 패턴화)된다. 비아들(524)이 도 2와 관련하여 전술한 바와 같이, 제2 기판(508)의 전체 두께를 관통하여 형성된다(또는 사전-형성된 비아들(524)을 갖는 제2 기판(508)이 제공된다).
현재 기술된 실시예에서, 제1 중간층(516)을 형성한 후에, 제2 중간층(532)이 상기 제2 중간층(532)의 영역(536)이 상기 컨택 패드(512)를 가로막도록 상기 제1 중간층(516) 상에 형성된다. 본 실시예에서, 상기 가로막는다는 것은 상기 제1 개구부(520)을 가로지르는(spanning) 상기 제2 중간층(532)의 결과이다. 즉, 상기 제2 중간층(532)은 상기 제1 개구부(520) 내에 퇴적되지 않고 상기 제1 개구부(520)를 가로질러 연장되며, 그에 따라 상기 영역(536)이 상기 컨택 패드(512) 위로 매달리고, 상기 컨택 패드(512) 또는 상기 제1 개구부(520)의 내측 벽을 코팅하지 않는다. 상기 제2 중간층(532) 중의 상기 매달린 부분은 지지되지 않은 구역 또는 영역(536)으로서 지칭될 수 있다. 상기 제2 중간층(532)은 상기 제2 기판(508)을 상기 제1 중간층(516)에 결합하기 위해 충분한 접착제로서 역할을 할 수 있는 어떠한 전기적 절연성 또는 유전체 재료로 구성될 수 있으며, 이것은 처음에는 사전-존재하는 원하는 두께의 막 또는 시트로써 제공될 수 있다. 따라서, 상기 제2 중간층(532)의 재료는 라미네이션에 의해서와 같이 사전-존재하는 또는 건식 막으로써 상기 제1 중간층(516)에 적용될 수 있는 것이다. 상기 제2 중간층(532)의 조성들의 예들은, 아래의 것들로 제한되는 것은 아니지만, 포토레지스트, BCB, 폴리이미드, 또는 SU8을 포함한다. 상기 제1 기판(504) 상에 배치된 결과적인 구조는 제1 중간층(516) 및 제2 중간층(532)을 포함하는 이중 적층판으로 간주될 수 있다. 상기 제2 중간층(532)의 두께는 상기 제1 중간층(516)의 두께보다 작을 수 있으며, 제2 중간층(532)의 점도는 아래에서 기술하는 바와 같이, 제1 중간층(516)의 점도보다 작을 수 있다.
도 6을 참조하면, 제2 중간층(532)을 형성(즉, 상기 제1 중간층(516)에 상기 제2 중간층(532)의 사전-형성된 재료를 적용)한 후에, 상기 제2 중간층(532)은 원하는 시간 주기 동안 원하는 온도에서 소프트-베이크(가열)될 수 있다. 이러한 열의 적용은 상기 제2 중간층(532)의 지지되지 않은 영역(536)의 변형(예를 들어, 텐트치기(tenting) 또는 찌그러짐(buckling))을 유발할 수 있다. 결과적으로, 적용된 열과 상기 제2 중간층(532) 재료의 표면장력은 상기 지지되지 않은 영역(536)을 상기 제1 개구부(520)로부터 벗어나 이동하게(예를 들어, 뒤로 당기거나 또는 흐르도록) 할 수 있다. 이런 식으로, 상기 소프트-베이크 단계는 상기 제1 개구부(520)를 완전히 또는 부분적으로 재개방함으로써 상기 지지되지 않은 영역(536)을 완전히 또는 부분적으로 제거하는 것이라고 특징짓거나, 또는 사실상 상기 제1 개구부(520)와 상기 비아(524) 사이의 상기 제2 중간층(532) 내에 제2 개구부(640)를 생성하는 것이라고 특징지을 수 있다. 일반적으로, 상기 소프트-베이크 단계의 온도 및 기간은 바로 전에 기술된 바와 같이 상기 지지되지 않은 영역(536)을 제거하기에 충분하지만, 상기 제2 중간층(532) 내에 상당한(substantial) 가교결합을 유발하기에 충분하지 않도록 선택된다. 일부 실시예들에서, 상기 소프트-베이크 온도는 5초 내지 1시간 범위의 기간 동안 60 내지 120℃ 범위일 수 있다. 도 6에 나타난 바와 같이, 상기 지지되지 않은 영역(536)의 잔류 부분은 상기 제1 개구부(520)를 정의하는 벽의 일부를 코팅할 수 있지만, 상기 컨택 패드(512)를 완전히 코팅하지는 않는다.
도 7을 참조하면, 상기 제2 중간층(532)을 형성한 후에, 상기 두 기판들(504,508)은 도 3과 관련하여 전술한 바와 같이 정렬되고 함께 결합된다. 그러나 도 3과 대조적으로, 본 실시예에서는 상기 컨택 패드(512)로의 금속화 통로가 바로 전에 기술된 사전-결합(pre-bond) 소프트-베이크 단계의 결과로써 이미 효과적으로 깨끗이 정리되었기 때문에, 상기 비아(524) 내에 3D 상호배선 금속화를 위한 준비로 어떠한 식각 또는 다른 형태의 바텀-클리어 단계가 필요하지 않다. 따라서, 상기 바텀-클리어 단계없이 도 4와 관련하여 전술한 바와 같이 3D 상호배선 금속화 및 어떠한 후속의 사후-결합(post-bonding) 공정들이 이어서 수행될 수 있다.
앞의 것으로 미루어보아, 본 명세서에 개시된 주제는 반도체 회로 보드들, 반도체 인터포저들(interposers), 시스템-인-패키지들(SiPs), 칩 적층 다중-칩 모듈들(MCMs), 3D 집적회로들(3D ICs), 다른 3D 패키지들, 다른 쓰루우-기판 상호배선들(쓰루우-웨이퍼 상호배선(through-wafer interconnects 또는 TWIs) 또는 쓰루우-실리콘 비아들(through-silicon vias 또는 TSVs)), MEMS 패키지 및 위의 기판들/패키지들의 어떠한 조합으로 구성된 이종 패키지들과 같은 여러 가지 전자 패키지 제품들에 적용될 수 있다는 것을 알 수 있을 것이다.
본 개시물을 위하여, 어떤 층(또는 막, 영역, 기판, 요소, 소자, 또는 그 유사물)이 다른 층 "상에(on)" 또는 "위에(over)" 있는 것으로 지칭될 때, 그 층은 상기 다른 층 상에(또는 위에) 직접적으로 또는 실질적으로 있을 수 있으며, 대안적으로 중간층들(예를 들어, 버퍼층들, 전이층들, 삽입층들, 희생층들, 식각저지층들, 마스크들, 전극들, 상호배선들, 컨택들, 또는 그 유사물)이 또한 존재할 수 있다는 것으로 이해될 것이다. 그 외의 다른 언급이 없다면, 다른 층 "상에 직접적으로(directly on)" 있는 층은 어떤 중간층이 존재하지 않는 것을 의미한다. 또한, 어떤 층이 다른 층"상에(on)" 또는 "위에(over)" 있는 것으로 지칭될 때, 그 층은 상기 다른 층의 전체 표면을 커버할 수 있거나, 또는 단지 상기 다른 층의 일부만을 커버할 수 있다는 것으로 이해될 것이다. 또한 "상에 형성된(formed on)" 또는 "상에 배치된(disposed on)"과 같은 용어들은 재료 이송, 퇴적, 제조, 표면 처리, 또는 물리적, 화학적 또는 이온성 결합 또는 상호작용의 특정한 방법들에 관련되는 어떠한 제한들을 도입하려는 의도가 아니라는 것이라고 이해될 것이다. 용어 "삽입된(interposed)"도 유사한 방식으로 해석된다.
일반적으로, "소통하다(communicate)" 및 "~와 소통하여(in...communication with)"와 같은 용어들(예를 들어, 제1 요소는 제2 요소 "와 소통한다(communicate with)" 또는 "와 소통하고 있다(is in communication with)")은 본 명세서에서 둘 이상의 요소들 또는 성분들 사이에서의 구조적, 기능적, 기계적, 전기적, 신호적, 광학적, 자기적, 전자기적, 이온적 또는 유체적 관계를 나타내는 것으로 사용된다. 그와 같이, 하나의 요소가 제2 요소와 소통한다고 불리는 사실은 부가적인 요소들이 상기 제1 요소와 제2 요소 사이에 존재할 수 있거나, 및/또는 동작적으로 연관되거나 또는 관여될 수 있을 가능성을 배제하려고 의도되는 것은 아니다.
본 발명의 여러 가지 태양들 또는 상세한 내용들은 본 발명의 사상으로부터 벗어남이 없이 변경될 수 있다는 것은 이해될 것이다. 더 나아가, 앞서의 설명은 단지 예시의 목적을 위한 것이며, 제한의 목적을 위한 것이 아니며, 본 발명은 청구항들에 의해 한정되어 진다.

Claims (29)

  1. 제1 중간층이 제1 기판 상에 배치된 컨택 패드를 커버하도록 상기 제1 기판 상에 상기 제1 중간층을 형성하는 단계로서, 상기 제1 중간층은 제1 점도를 갖는 전기적 절연 재료를 포함하는, 상기 제1 중간층을 형성하는 단계;
    상기 컨택 패드를 노출하도록 상기 제1 중간층을 관통하는 개구부를 형성하는 단계;
    상기 제1 중간층 상에 비패턴화된 제2 중간층을 형성하는 단계로서, 상기 제2 중간층은 상기 제1 점도보다 작은 제2 점도를 가진 접착제를 포함하며, 상기 제2 중간층의 영역이 상기 컨택 패드를 가로막는, 상기 제2 중간층을 형성하는 단계;
    상기 개구부를 통하여 상기 컨택 패드를 재노출시키기 위해 상기 영역을 제거하는 단계;
    제2 기판의 비아가 상기 개구부와 정렬되도록 상기 제1 기판과 상기 제2 기판을 정렬하는 단계;
    상기 제2 기판을 상기 제2 중간층과 접촉하도록 이동시키고, 상기 제2 중간층을 가열하는 동안에 상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 힘을 적용함으로써 상기 제1 기판과 상기 제2 기판을 함께 결합시키는 단계; 및
    상기 비아 및 상기 개구부를 통하여 전기적 도전성 재료를 퇴적시킴으로써 상기 컨택 패드와 접촉하는 상호배선을 형성하는 단계;
    를 포함하는 전자 패키지의 제조 방법.
  2. 청구항 1에 있어서,
    상기 결합시키는 단계 이전에 상기 제1 중간층을 큐어링하는 단계를 포함하는 전자 패키지의 제조 방법.
  3. 청구항 1에 있어서,
    상기 제1 중간층은 광제한적(photo-definable)이며, 상기 개구부를 형성하는 단계는 상기 제1 중간층을 포토리소그라피 공정의 적용을 받도록 하는 단계를 포함하는 전자 패키지의 제조 방법.
  4. 청구항 1에 있어서,
    상기 제1 중간층은 광제한적이지 않으며, 상기 개구부를 형성하는 단계는 상기 제1 중간층 상에 배치된 포토레지스트를 이용함으로써 상기 제1 중간층을 포토리소그라피 공정의 적용을 받도록 하는 단계를 포함하는 전자 패키지의 제조 방법.
  5. 청구항 1에 있어서,
    상기 제1 중간층 및 상기 제2 중간층의 상기 접착제의 재료는 동일한 조성을 가지며, 상기 결합시키는 단계 이전에 상기 제1 중간층을 큐어링하는 단계를 포함하며, 상기 제2 중간층은 큐어링되지 않는 것을 특징으로 하는 전자 패키지의 제조 방법.
  6. 청구항 1에 있어서,
    상기 제1 중간층 및 상기 제2 중간층의 상기 접착제의 재료는 상이한 조성을 갖는 것을 특징으로 하는 전자 패키지의 제조 방법.
  7. 청구항 1에 있어서,
    상기 영역을 제거하는 단계는 상기 결합시키는 단계 이후에 수행되는 것을 특징으로 하는 전자 패키지의 제조 방법.
  8. 청구항 7에 있어서,
    상기 제2 중간층을 형성하는 단계 후에, 상기 영역이 상기 컨택 패드 상에 배치되며, 상기 영역을 제거하는 단계는 식각하는 단계를 포함하는 것을 특징으로 하는 전자 패키지의 제조 방법.
  9. 청구항 7에 있어서,
    상기 제2 중간층을 형성하는 단계는 스핀-코팅, 스프레이-코팅, 딥-코팅, 플로우-코팅, 및 라미네이션을 포함하는 그룹으로부터 선택된 단계를 수행하는 것을 특징으로 하는 전자 패키지의 제조 방법.
  10. 청구항 1에 있어서,
    상기 영역을 제거하는 단계는 상기 결합시키는 단계 이전에 수행되는 것을 특징으로 하는 전자 패키지의 제조 방법.
  11. 청구항 10에 있어서,
    상기 영역을 제거하는 단계는, 상기 영역이 상기 개구부로부터 벗어나 이동하도록 상기 제2 중간층을 가열하는 단계를 포함하는 것을 특징으로 하는 전자 패키지의 제조 방법.
  12. 청구항 11에 있어서,
    상기 가열하는 단계는 60 내지 120℃ 범위의 온도에서 수행되는 것을 특징으로 하는 전자 패키지의 제조 방법.
  13. 청구항 10에 있어서,
    상기 제2 중간층을 형성하는 단계는, 상기 제1 중간층 상에 사전-형성된 막으로 상기 접착제를 적용하는 단계를 포함하는 것을 특징으로 하는 전자 패키지의 제조 방법.
  14. 청구항 1에 있어서,
    상기 결합시키는 단계는 0.001 kg/㎠ 내지 200 kg/㎠ 범위의 힘을 적용하는 단계를 포함하는 것을 특징으로 하는 전자 패키지의 제조 방법.
  15. 청구항 1에 있어서,
    상기 결합시키는 단계는, 상기 제2 중간층이 80 내지 250℃ 범위의 온도; 및 대단찮은 양(insubstantial amount)의 가교결합들이 상기 제2 중간층내에 형성되는 온도로 구성된 그룹으로부터 선택된 온도에 있는 동안에 힘을 적용하는 단계를 포함하는 것을 특징으로 하는 전자 패키지의 제조 방법.
  16. 청구항 1에 있어서,
    상기 결합시키는 단계는, 상기 제2 중간층의 점도가 상기 제1 중간층의 점도의 1% 내지 99% 범위인 조건 하에서 수행되는 것을 특징으로 하는 전자 패키지의 제조 방법.
  17. 청구항 1에 있어서,
    형성된 상기 제2 중간층은, 1 내지 10 ㎛ 범위의 두께; 및 상기 제1 중간층의 두께의 1% 내지 25% 범위의 두께로 구성된 그룹으로부터 선택된 두께를 갖는 것을 특징으로 하는 전자 패키지의 제조 방법.
  18. 청구항 1에 있어서,
    상기 제2 중간층의 상기 접착제는 포토레지스트, 에폭시계 포토레지스트, 폴리이미드, 폴리파라크실렌, 액정 폴리머, 벤조사이클로부텐, 및 SU8로 구성된 그룹으로부터 선택된 것을 특징으로 하는 전자 패키지의 제조 방법.
  19. 청구항 1에 있어서,
    상기 제1 중간층의 재료는 포토레지스트, 에폭시계 포토레지스트, 폴리이미드, 폴리파라자일리렌, 액정 폴리머, 벤조사이클로부텐, 금속 산화물, 메탈로이드 산화물, 금속 질화물, 메탈로이드 질화물, 글래스, 쿼츠, 다이아몬드-유사 탄소, 및 SU8로 구성된 그룹으로부터 선택된 것을 특징으로 하는 전자 패키지의 제조 방법.
  20. 청구항 1의 제조 방법에 따라 제조된 전자 패키지.
  21. 제1 기판;
    상기 제1 기판 상에 배치된 전기적 도전성 컨택 패드;
    상기 제1 기판 상에 배치된 제1 중간층으로서, 상기 제1 중간층은 제1 점도를 갖는 전기적 절연성 재료 및 상기 컨택 패드와 정렬된 제1 개구부를 포함하는, 상기 제1 중간층;
    상기 제1 개구부와 정렬된 비아를 포함하는 제2 기판;
    상기 제1 중간층 상에 배치되며, 상기 제1 중간층보다 작은 두께를 가지며, 상기 비아와 정렬된 제2 개구부를 포함하는 제2 중간층; 및
    상기 컨택 패드와 접촉하며, 상기 제1 개구부, 제2 개구부 및 비아를 통하여 연장되는 전기적 도전성 상호배선;을 포함하며,
    상기 제1 기판 및 상기 제2 기판 중의 적어도 하나는 반도체 재료를 포함하며,
    상기 제2 중간층은 열압축 결합에 의해 상기 제2 기판을 상기 제2 중간층에 결합하기에 충분한 조성 및 상기 제1 점도보다 작은 제2 점도를 가지는 접착제를 포함하는, 전자 패키지.
  22. 청구항 21에 있어서,
    상기 제1 중간층 및 상기 제2 중간층의 상기 접착제의 재료는 동일한 조성을 가지며, 상기 제1 중간층은 큐어링된 상태이며, 상기 제2 중간층은 큐어링되지 않은 상태인 것을 특징으로 하는 전자 패키지.
  23. 청구항 21에 있어서,
    상기 제1 중간층 및 상기 제2 중간층의 상기 접착제의 재료는 상이한 조성을 가지는 것을 특징으로 하는 전자 패키지.
  24. 청구항 23에 있어서,
    상기 제1 중간층의 재료는 비접착성 조성을 가지는 것을 특징으로 하는 전자 패키지.
  25. 청구항 21에 있어서,
    상기 제2 중간층의 상기 접착제는 대단찮은 양의 가교결합들을 포함하는 것을 특징으로 하는 전자 패키지.
  26. 청구항 21에 있어서,
    상기 제2 중간층의 상기 접착제는 포토레지스트, 에폭시계 포토레지스트, 폴리이미드, 폴리파라자일리렌, 액정 폴리머, 벤조사이클로부텐, 및 SU8로 구성된 그룹으로부터 선택된 것을 특징으로 하는 전자 패키지.
  27. 청구항 21에 있어서,
    상기 제1 중간층의 재료는 포토레지스트, 에폭시계 포토레지스트, 폴리이미드, 폴리파라크실렌, 액정 폴리머, 벤조사이클로부텐, 금속 산화물, 메탈로이드 산화물, 금속 질화물, 메탈로이드 질화물, 글래스, 쿼츠, 다이아몬드-유사 탄소, 및 SU8로 구성된 그룹으로부터 선택된 것을 특징으로 하는 전자 패키지.
  28. 청구항 21에 있어서,
    상기 제2 중간층의 점도가 상기 제1 중간층의 점도의 1% 내지 99% 범위인 것을 특징으로 하는 전자 패키지.
  29. 청구항 21에 있어서,
    상기 제2 중간층은, 1 내지 10 ㎛ 범위의 두께; 및 상기 제1 중간층의 두께의 1% 내지 25% 범위의 두께로 구성된 그룹으로부터 선택된 두께를 갖는 것을 특징으로 하는 전자 패키지.
KR1020147036480A 2012-06-25 2013-06-25 비패턴화된 접착제층을 이용하는 3차원 전자 패키지들 KR20150021959A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261663893P 2012-06-25 2012-06-25
US61/663,893 2012-06-25
PCT/US2013/047612 WO2014004504A1 (en) 2012-06-25 2013-06-25 Three-dimensional electronic packages utilizing unpatterned adhesive layer

Publications (1)

Publication Number Publication Date
KR20150021959A true KR20150021959A (ko) 2015-03-03

Family

ID=49783792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147036480A KR20150021959A (ko) 2012-06-25 2013-06-25 비패턴화된 접착제층을 이용하는 3차원 전자 패키지들

Country Status (6)

Country Link
US (1) US9576889B2 (ko)
EP (1) EP2865005A4 (ko)
JP (1) JP2015520525A (ko)
KR (1) KR20150021959A (ko)
CA (1) CA2873883A1 (ko)
WO (1) WO2014004504A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022918A (ko) * 2015-08-21 2017-03-02 인피니언 테크놀로지스 아게 레이어 배치 방법 및 반도체 장치
KR101988840B1 (ko) 2019-04-17 2019-06-12 김진 머플러용 타공장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881905B2 (en) 2014-04-21 2018-01-30 Research Triangle Institute Electronic packages with three-dimensional conductive planes, and methods for fabrication
EP3531445B1 (en) * 2016-09-07 2020-06-24 IMEC vzw A method for bonding and interconnecting integrated circuit devices
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US20230129405A1 (en) * 2021-10-26 2023-04-27 Applied Materials, Inc. Semiconductor device packaging methods
US20230378047A1 (en) * 2022-05-18 2023-11-23 Applied Materials, Inc. Semiconductor device packages with enhanced thermo-mechanical reliability

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525415B2 (en) * 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
US7271491B1 (en) 2000-08-31 2007-09-18 Micron Technology, Inc. Carrier for wafer-scale package and wafer-scale package including the carrier
US7265429B2 (en) 2002-08-07 2007-09-04 Chang-Feng Wan System and method of fabricating micro cavities
KR100609334B1 (ko) * 2005-06-13 2006-08-08 삼성전자주식회사 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
KR100621438B1 (ko) 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP2009146940A (ja) 2007-12-11 2009-07-02 Fujikura Ltd 積層配線基板及びその製造方法
US8093099B2 (en) 2008-09-26 2012-01-10 International Business Machines Corporation Lock and key through-via method for wafer level 3D integration and structures produced
JP5285385B2 (ja) 2008-10-15 2013-09-11 株式会社フジクラ 積層配線基板の製造方法
US8361901B2 (en) * 2009-04-03 2013-01-29 Research Triangle Institute Die bonding utilizing a patterned adhesion layer
US8975753B2 (en) 2009-04-03 2015-03-10 Research Triangle Institute Three dimensional interconnect structure and method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170022918A (ko) * 2015-08-21 2017-03-02 인피니언 테크놀로지스 아게 레이어 배치 방법 및 반도체 장치
KR101988840B1 (ko) 2019-04-17 2019-06-12 김진 머플러용 타공장치

Also Published As

Publication number Publication date
WO2014004504A1 (en) 2014-01-03
US9576889B2 (en) 2017-02-21
EP2865005A4 (en) 2016-03-30
EP2865005A1 (en) 2015-04-29
JP2015520525A (ja) 2015-07-16
US20150187691A1 (en) 2015-07-02
CA2873883A1 (en) 2014-01-03

Similar Documents

Publication Publication Date Title
US9576889B2 (en) Three-dimensional electronic packages utilizing unpatterned adhesive layer
US7183176B2 (en) Method of forming through-wafer interconnects for vertical wafer level packaging
US9059140B1 (en) Simultaneous controlled depth hot embossing and active side protection during packaging and assembly of wide bandgap devices
KR101746269B1 (ko) 반도체 디바이스 및 그 제조방법
US10418350B2 (en) Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
US8383460B1 (en) Method for fabricating through substrate vias in semiconductor substrate
JP2024504035A (ja) 直接接合構造体
US7335972B2 (en) Heterogeneously integrated microsystem-on-a-chip
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
US9082808B2 (en) Batch process for three-dimensional integration
US20070045836A1 (en) Stacked chip package using warp preventing insulative material and manufacturing method thereof
US10418344B2 (en) Electronic packages with three-dimensional conductive planes, and methods for fabrication
KR20170013343A (ko) 2d 및 3d ic 패키징을 위한 통합된 인터포저 솔루션
US6972243B2 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
CN111128749A (zh) 使用可光刻键合材料的晶圆级封装方法
TW202406018A (zh) 具有高深寬比tsv的電連接結構及其製造方法
US20200035510A1 (en) Semiconductor Bonding Structures and Methods
TWI773400B (zh) 半導體元件及其製造方法
Kim et al. Advanced wafer bonding solutions for TSV integration with thin wafers
TWI425580B (zh) 製造半導體晶片封裝模組之方法
US20230095134A1 (en) Method and structure for a bridge interconnect
JP2023533320A (ja) インターポーザーレスマルチチップモジュール
TW202349590A (zh) 積體電路封裝的形成方法
EP4338198A1 (en) Method of manufacturing active reconstructed wafers
CN113675163A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid