KR20150008529A - 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법 - Google Patents

테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법 Download PDF

Info

Publication number
KR20150008529A
KR20150008529A KR1020130082557A KR20130082557A KR20150008529A KR 20150008529 A KR20150008529 A KR 20150008529A KR 1020130082557 A KR1020130082557 A KR 1020130082557A KR 20130082557 A KR20130082557 A KR 20130082557A KR 20150008529 A KR20150008529 A KR 20150008529A
Authority
KR
South Korea
Prior art keywords
pattern
measurement pattern
terminal portion
extension
measurement
Prior art date
Application number
KR1020130082557A
Other languages
English (en)
Other versions
KR102057653B1 (ko
Inventor
김종윤
김진택
유철호
이봉원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130082557A priority Critical patent/KR102057653B1/ko
Priority to US14/084,965 priority patent/US9928766B2/en
Publication of KR20150008529A publication Critical patent/KR20150008529A/ko
Application granted granted Critical
Publication of KR102057653B1 publication Critical patent/KR102057653B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

테스트 소자는 제1 방향을 따라 상호 이격되며 순차적으로 배치되는 제1 단자부, 제2 단자부, 제3 단자부 및 제4 단자부를 포함하는 단자 패턴과, 상기 제1 및 제2 단자부에 연결되고 상기 제1 방향에 교차하는 제2 방향을 따라 연장되는 제1 연장 패턴과, 상기 제3 및 제4 단자부에 연결되고 상기 제2 방향을 따라 연장되는 제2 연장 패턴과, 상기 제1 연장 패턴 및 제2 연장 패턴에 부분적으로 중첩하는 측정 패턴을 포함한다.

Description

테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법{TEST ELEMENT, ARRAY SUBSTRATE HAVING THE SAME AND METHOD OF MEASURING SHEET RESISTANCE USING THE SAME}
본 발명은 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법에 관한 것으로, 보다 상세하게는 면저항 측정의 정밀도를 향상시킬 수 있는 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법에 관한 것이다.
일반적으로, 표시장치는, 신호 라인들을 통해 복수의 화소 전극들에 대한 제어 신호를 인가받는 어레이 기판과, 상기 어레이 기판에 마주하는 대향 기판을 포함한다. 상기 화소 전극들은 상기 신호 라인들의 연장 방향을 따라 상기 어레이 기판의 표시영역에 배치된다. 상기 어레이 기판 및 대향 기판의 사이에는, 상기 제어 신호로부터 생성된 전계에 의해 액정들의 배향이 조절되는 액정층이 배치될 수 있다. 또는, 상기 어레이 기판 및 대향 기판의 사이에는, 상기 제어 신호로부터 생성된 전계에 의해 소정의 파장을 갖는 광이 생성되는 유기 발광층이 배치될 수 있다.
상기 어레이 기판에 신호 라인들 및 화소 전극들이 형성된 경우, 상기 신호 라인들 및 화소 전극들은 각각, 정상적으로 동작하는지 검사된다. 이때, 오동작하는 신호 라인 또는 화소 전극은 리페어 됨으로써, 상기 어레이 기판의 수율(yield rate)이 향상될 수 있다.
상기 신호 라인 및 화소 전극의 검사를 위해, 상기 어레이 기판의 주변 영역에는 미리 설정된 모양 및 면적을 갖는 복수의 테스트 소자 그룹(test element group)(이하, TEG) 패턴들이 형성된다. 상기 TEG 패턴들은 소정의 전압 또는 전류를 인가받음으로써, 상기 신호 라인 또는 화소 전극의 면저항을 측정하는데 사용될 수 있다.
그러나, 상기 화소 전극의 면저항 측정을 위한 TEG 패턴의 경우, 화소 전극층을 식각하는 공정에서, 상기 TEG 패턴의 경계 부분이 과잉 식각(overly etched)됨에 따라, 측정된 면저항 값이 실제 값(exact value)에 비해 상당한 오차를 가질 수 있는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 화소 전극용 TEG 패턴의 면저항을 정밀하게 측정할 수 있는 테스트 소자를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 테스트 소자를 이용한 면저항 측정 방법을 제공하는 것이다.
나아가, 본 발명의 또 다른 목적은 상기 테스트 소자를 갖는 어레이 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 테스트 소자는, 제1 방향을 따라 상호 이격되며 순차적으로 배치되는 제1 단자부, 제2 단자부, 제3 단자부 및 제4 단자부를 포함하는 단자 패턴; 상기 제1 및 제2 단자부에 연결되고, 상기 제1 방향에 교차하는 제2 방향을 따라 연장되는 제1 연장 패턴; 상기 제3 및 제4 단자부에 연결되고, 상기 제2 방향을 따라 연장되는 제2 연장 패턴; 및 상기 제1 연장 패턴 및 제2 연장 패턴에 부분적으로 중첩하는 측정 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴은 상기 제2 단자부 및 제3 단자부의 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 10 배 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 길이는 상기 제1 방향 또는 제2 방향에 나란할 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 제1 방향 및 제2 방향의 대각 방향을 따라 부분적으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 제1 방향 및 제2 방향을 따라 부분적으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴은, 지그재그 형상, S자 형상 또는 Z자 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴은 투명한 도전성 재질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴은 인듐 틴 옥사이드를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 면저항 측정 방법은, 제1 방향을 따라 상호 이격되며 순차적으로 배치되는 제1 내지 제4 단자부 중, 상기 제1 방향에 교차하는 제2 방향을 따라 연장되는 제1 연장 패턴에 연결된 제1 단자부와, 상기 제2 방향을 따라 연장되는 제2 연장 패턴에 연결된 제4 단자부에 대하여 전류원을 연결한다. 상기 제1 연장 패턴에 연결되는 제2 단자부와, 상기 제2 연장 패턴에 연결되는 제3 단자부에 대하여 전압계를 연결한다. 상기 전류원으로부터 인가되는 전류 및 상기 전압계로부터 측정되는 전압을 이용하여, 상기 제1 연장 패턴 및 제2 연장 패턴에 부분적으로 중첩하는 측정 패턴의 면저항을 산출한다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 10 배 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 길이는 상기 제1 방향 또는 제2 방향에 나란할 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 제1 방향 및 제2 방향을 따라 부분적으로 연장될 수 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 어레이 기판은, 복수의 신호 라인들이 배치되는 표시영역; 상기 표시영역에 인접하고, 상기 신호 라인들 중 일부에 대하여 전기적 신호를 제공하는 구동회로가 배치되는 주변영역; 및 상기 주변영역 내에서, 상기 구동회로에 이격된 복수의 TEG 패턴들이 배치되는 테스트 영역을 포함한다. 상기 테스트 영역은, 제1 방향을 따라 상호 이격되며 순차적으로 배치되는 제1 단자부, 제2 단자부, 제3 단자부 및 제4 단자부를 포함하는 단자 패턴; 상기 제1 및 제2 단자부에 연결되고, 상기 제1 방향에 교차하는 제2 방향을 따라 연장되는 제1 연장 패턴; 상기 제3 및 제4 단자부에 연결되고, 상기 제2 방향을 따라 연장되는 제2 연장 패턴; 및 상기 제1 연장 패턴 및 제2 연장 패턴에 부분적으로 중첩하는 측정 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 10 배 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 측정 패턴의 길이는 상기 제1 방향 또는 제2 방향에 나란할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시영역은 화소 전극을 더 포함하고, 상기 측정 패턴은 상기 화소 전극과 동일한 재질을 포함할 수 있다.
본 발명의 실시예들에 따른 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법에 따르면, 화소 전극용 TEG 패턴의 폭을 길게 연장시킴으로써, 화소 전극층이 과잉 식각되더라도 화소 전극용 TEG 패턴으로부터 측정되는 면저항의 오차가 감소될 수 있다.
또한, 화소 전극용 TEG 패턴의 길이는 고정된 채 폭만 연장됨으로써, 테스트 영역의 면적이 불필요하게 증가하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2는 도 1의 테스트 영역을 확대 도시한 평면도이다.
도 3은 도 2의 화소 전극용 테스트 영역을 확대 도시한 평면도이다.
도 4는 도 3의 화소 전극용 TEG 패턴이 과잉 식각된 모습을 도시한 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
도 6은 도 5의 화소 전극용 TEG 패턴이 과잉 식각된 모습을 도시한 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 1을 참조하면, 본 실시예에 따른 표시장치는 어레이 기판(100) 및 상기 어레이 기판(100)에 마주하는 대향 기판(200)을 포함한다. 상기 어레이 기판(100)은 영상을 표시하기 위한 표시영역(DA) 및 상기 표시영역(DA)에 인접한 제1 주변영역(PA1) 및 제2 주변영역(PA2)을 포함한다.
상기 어레이 기판(100)의 표시영역(DA)에는 m 개의 데이터 라인들(DL)이 제1 방향(D1)을 따라 병렬로 배치되고, n 개의 게이트 라인들(GL)이 상기 제1 방향(D1)에 수직인 제2 방향(D2)을 따라 병렬로 배치된다. 각각의 상기 데이터 라인들(DL)은 상기 제2 방향(D2)을 따라 연장되고, 각각의 상기 게이트 라인들(GL)은 상기 제1 방향(D1)을 따라 연장된다. 상기 게이트 라인(GL) 및 데이터 라인(DL)은 단위화소 영역에 대하여 전기적 신호를 제공한다. 상기 표시장치가 유기 발광 소자를 포함하는 경우, 상기 표시영역(DA)은 상기 데이터 라인(DL)에 인접한 제1 전원전압 공급 라인(ELVDD) 및 제2 전원전압 공급 라인(ELVSS)을 더 포함할 수 있다.
각각의 단위화소는 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2) 및 유기 발광 소자(OLED)를 포함한다.
상기 제1 스위칭 소자(TFT1)의 게이트 전극은 게이트 라인(GLi)에 전기적으로 연결되고, 상기 제1 스위칭 소자(TFT1)의 소스 전극은 데이터 라인(DLj)에 전기적으로 연결된다. 상기 제1 스위칭 소자(TFT1)의 드레인 전극은 상기 제2 스위칭 소자(TFT2)의 게이트 전극에 연결된다. 상기 제2 스위칭 소자(TFT2)의 소스 전극은 상기 제1 전원전압 공급 라인(ELVDD)에 연결되고, 상기 제2 스위칭 소자(TFT2)의 드레인 전극은 상기 유기 발광 소자(OLED)에 전기적으로 연결된다. 상기 제2 전원전압 공급 라인(ELVSS)은 상기 유기 발광 소자(OLED)에 전기적으로 연결된다.
상기 제1 주변영역(PA1)은 상기 표시영역(DA)의 상부에 배치된다. 상기 제1 주변영역(PA1)은 데이터 구동부(110) 및 테스트 영역(TA)을 포함한다. 다른 실시예에서, 상기 테스트 영역(TA)은 상기 제2 주변영역(PA2)에 배치될 수 있다.
상기 데이터 구동부(110)는 상기 데이터 라인들(DL)의 일단에 전기적으로 연결되며, 각각의 데이터 라인들(DL)에 대하여 데이터 신호를 제공한다.
상기 테스트 영역(TA)은 상기 데이터 구동부(110)에 인접하여 배치된다. 예를 들어, 상기 테스트 영역(TA)은 소정 간격만큼 이격되도록 상기 데이터 구동부(110)의 일 측에 배치될 수 있다.
상기 제2 주변영역(PA2)은 상기 표시영역(DA)의 일 측에 배치된다. 상기 제2 주변영역(PA2)은 게이트 구동부(120)를 포함한다.
상기 게이트 구동부(120)는 상기 게이트 라인들(GL)의 일단에 전기적으로 연결되며, 상기 게이트 라인들(GL)에 대하여 게이트 온/오프 신호를 제공한다.
도 2는 도 1의 테스트 영역을 확대 도시한 평면도이다.
도 2를 참조하면, 상기 테스트 영역(TA)은 상기 어레이 기판(100)에 배치된 신호 라인들 또는 신호 전극들의 전기적 특성을 테스트 하기 위한 복수의 테스트 소자 그룹(test element group; TEG) 패턴들을 포함한다. 예들 들어, 상기 TEG 패턴들은 게이트 라인, 소스/드레인 전극 또는 화소 전극의 면저항(sheet resistance)을 측정하기 위한 TEG 패턴들을 포함할 수 있다. 예를 들어, 상기 테스트 영역(TA)은 화소 전극용 TEG 패턴이 배치된 영역(TAp)을 포함할 수 있다.
도 3은 도 2의 화소 전극용 테스트 영역을 확대 도시한 평면도이다.
도 3을 참조하면, 본 실시예에 따른 화소 전극용 TEG 패턴(400)은 제1 단자부(310), 제2 단자부(320), 제3 단자부(330) 및 제4 단자부(340)를 포함한다. 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 제1 방향(D1)을 따라 소정 간격만큼 이격된다. 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 불투명한 금속 재질을 포함할 수 있다. 예를 들어, 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 상기 데이터 라인(DL) 또는 게이트 라인(GL)과 동일한 재질을 포함할 수 있다. 예를 들어, 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 상기 데이터 라인(DL) 또는 게이트 라인(GL)과 동시에 형성될 수 있다.
상기 화소 전극용 TEG 패턴(400)은 상기 제1 내지 제4 단자부들(310, 320, 330, 340)에 중첩하는 중첩부(410) 및 상기 중첩부(410)에 일체로 형성되는 연결부(430)를 더 포함한다. 상기 중첩부(410) 및 상기 제1 내지 제4 단자부들(310, 320, 330, 340)의 사이에는 투명한 절연층(미도시)이 배치될 수 있다. 예를 들어, 상기 중첩부(410)는 상기 제1 내지 제4 단자부들(310, 320, 330, 340)이 형성된 상기 절연층 상에 배치될 수 있다.
상기 연결부(430)는 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 상기 연결부(430)에 대하여 상기 제1 방향(D1)에 수직하는 제2 방향(D2)을 따라 배치될 수 있다. 상기 연결부(430)의 상기 제2 단자부(320) 및 제3 단자부(330)의 사이에는, 측정부(420)가 배치된다.
상기 측정부(420)는 제1 폭(W1) 및 제1 길이(L1)를 가질 수 있다. 예를 들어, 상기 제1 길이(L1)는 약 30 μm 이상 약 500 μm 이하 일 수 있다. 예를 들어, 상기 측정부(420)의 제1 폭(W1)은 약 30 μm 이고, 상기 측정부(420)의 제1 길이(L1)는 약 180 μm 일 수 있다. 상기 측정부(420)는 투명한 도전성 재질을 포함할 수 있다. 예를 들어, 상기 측정부(420)는 인듐 틴 옥사이드(indium tin oxide; ITO)를 포함할 수 있다. 예를 들어, 상기 측정부(420)는 상기 어레이 기판(100)의 표시영역(DA)에 배치되는 화소 전극과 동일한 재질을 포함할 수 있다.
상기 화소 전극용 TEG 패턴(400)을 이용하여 화소 전극의 면저항을 측정할 경우, 상기 제1 단자부(310) 및 제4 단자부(340)에는 전류원(current generator)이 연결되고, 상기 제2 단자부(320) 및 제3 단자부(330)에는 전압계(voltmeter)가 연결될 수 있다. 이와 같이, 상기 제1 단자부(310) 및 제4 단자부(340)를 통해 전류가 제공되고, 상기 제2 단자부(320) 및 제3 단자부(330)를 통해 전압이 측정됨에 따라, 상기 측정부(420)의 면저항이 측정될 수 있다.
이때, 상기 측정부(420)의 면저항은 식 1과 같이 나타낼 수 있다.
[식 1]
Figure pat00001
여기서, Rs 는 측정부(420)의 면저항(단위: Ω/squ)을, V는 상기 전압계에 의해 측정되는 전압을, I는 상기 전류원으로부터 제공되는 전류를 나타내며, W 및 L 은 각각, 상기 측정부(420)의 폭(W1) 및 길이(L1)를 나타낸다.
그러나, 상기 어레이 기판(100) 상에 화소 전극을 식각하는 공정에서 상기 화소 전극용 TEG 패턴(400)이 과잉 식각되는 경우, 상기 측정부(420)의 폭(W1) 및 길이(L1)가 달라짐에 따라, 상기 측정부(420)로부터 측정되는 면저항이 실제 값에 비해 큰 오차를 가질 수 있다.
도 4는 도 3의 화소 전극용 TEG 패턴이 과잉 식각된 모습을 도시한 평면도이다.
도 4를 참조하면, 화소 전극용 TEG 패턴(500)이 과잉 식각(overly etched)된 경우, 상기 측정부(520)의 폭(W2) 및 길이(L2)가 달라질 수 있다. 예를 들어, 상기 측정부(520)의 제2 폭(W2)은 도 3의 측정부(420)의 제1 폭(W1)보다 감소할 수 있다. 또한, 상기 측정부(520)의 제2 길이(L2)는 도 3의 측정부(420)의 제1 길이(L1)보다 증가할 수 있다. 이와 같이, 상기 어레이 기판(100)에 화소 전극을 식각하는 공정에서, 상기 화소 전극용 TEG 패턴(500)이 과잉 식각 될 경우, 상기 측정부(520)의 폭(W2) 및 길이(L2)가 달라짐에 따라, 상기 측정부(520)의 면저항은 실제 값에 비해 큰 오차를 가질 수 있다. 예를 들어, 상기 화소 전극용 TEG 패턴(500)의 측정부(520)가, 설계된 값(폭(W1) = 30 μm, 길이(L1) = 180 μm)에 비해 각각, 3 μm 만큼 과잉 식각된 경우, 상기 측정부(520)의 제2 폭(W2)은 24 μm (= 30 3×2)이고, 제2 길이(L2)는 186 μm (= 180 + 3×2)가 될 수 있다. 따라서, 상기 과잉 식각으로 인해, 상기 측정부(520)의 면저항이 약 20 %의 오차를 갖도록 측정될 수 있다(즉, [(30/180)-(24/186)]/(30/180) ≒ 20 %).
도 5는 본 발명의 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
도 5를 참조하면, 본 실시예에 따른 화소 전극용 TEG 패턴(600)은 제1 단자부(310), 제2 단자부(320), 제3 단자부(330) 및 제4 단자부(340)를 포함한다. 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 제1 방향(D1)을 따라 소정 간격(interval)만큼 이격될 수 있다. 상기 제1 단자부(310) 및 제2 단자부(320)는 제1 연장부(315)를 통해 연결될 수 있다. 상기 제1 단자부(310), 제2 단자부(320) 및 제1 연장부(315)는 일체로 형성될 수 있다. 상기 제3 단자부(330) 및 제4 단자부(340)는 제2 연장부(335)를 통해 연결될 수 있다. 상기 제3 단자부(330), 제4 단자부(340) 및 제2 연장부(325)는 일체로 형성될 수 있다.
상기 제1 연장부(315) 및 제2 연장부(325)는 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 길게 연장된다. 상기 제1 연장부(315) 및 제2 연장부(325)의 사이에는 측정부(620)가 배치된다.
상기 측정부(620)는 상기 제1 연장부(315) 및 제2 연장부(325)에 부분적으로 중첩한다. 상기 측정부(620)는 투명한 도전성 재질을 포함할 수 있다. 예를 들어, 상기 측정부(620)는 인듐 틴 옥사이드(ITO)를 포함할 수 있다. 상기 측정부(620)는 상기 제1 방향(D1)을 따라 제1 길이(L1)를 갖고, 상기 제2 방향(D2)을 따라 제3 폭(W3)을 갖는다. 상기 제3 폭(W3)은 상기 제1 길이(L1)에 비해 더 클 수 있다. 예를 들어, 상기 제3 폭(W3)은 상기 제1 길이(L1)보다 약 10 배 이상 더 클 수 있다.
도 6은 도 5의 화소 전극용 TEG 패턴이 과잉 식각된 모습을 도시한 평면도이다.
도 6을 참조하면, 화소 전극용 TEG 패턴(700)이 과잉 식각된 경우, 측정부(720)의 폭(W4) 및 길이(L3)가 달라질 수 있다. 예를 들어, 상기 측정부(720)의 제4 폭(W4)은 도 5의 측정부(620)의 제3 폭(W3)보다 감소할 수 있다. 또한, 상기 측정부(720)의 제3 길이(L3)는 도 5의 측정부(620)의 제1 길이(L1)보다 감소할 수 있다. 이와 같이, 상기 어레이 기판(100) 상에 화소 전극을 식각하는 공정에서, 상기 화소 전극용 TEG 패턴(700)이 과잉 식각 될 경우, 상기 측정부(720)의 폭(W4) 및 길이(L3)가 달라짐에 따라, 상기 측정부(720)의 면저항이 실제 값에 비해 오차를 가질 수 있다. 다만, 본 실시예에 따른 화소 전극용 TEG 패턴(700)으로부터 측정되는 면저항은 도 4의 화소 전극용 TEG 패턴(500)으로부터 측정된 면저항에 비해 오차가 더 적을 수 있다.
예를 들어, 상기 화소 전극용 TEG 패턴(700)의 측정부(720)가, 설계된 값(폭(W3) = 2000 μm, 길이(L1) = 180 μm)에 비해 각각, 3 μm 만큼 과잉 식각된 경우, 상기 측정부(720)의 제4 폭(W4)은 1994 μm (= 2000 3×2)이고, 제3 길이(L3)는 174 μm (= 180 - 3×2)가 될 수 있다. 따라서, 상기 과잉 식각으로 인해, 상기 측정부(720)의 면저항이 약 3 %의 오차를 갖도록 측정될 수 있다(즉, [(1994/174)-(2000/180)]/(2000/180) ≒ 3 %).
이와 같이, 본 실시예에 따른 어레이 기판(100)은, 화소 전극용 TEG 패턴(600)의 폭(W3)을 길게 연장시킴으로써, 화소 전극층이 과잉 식각되더라도 화소 전극용 TEG 패턴(600)으로부터 측정되는 면저항의 오차가 감소될 수 있다.
또한, 화소 전극용 TEG 패턴(600)의 길이(L1)가 고정된 채 폭(W3)만 연장됨으로써, 테스트 영역(TA)의 면적이 불필요하게 증가하는 것을 방지할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
도 7을 참조하면, 본 실시예에 따른 화소 전극용 TEG 패턴(800)은 제1 단자부(310), 제2 단자부(320), 제3 단자부(330) 및 제4 단자부(340)를 포함한다. 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 제1 방향(D1)을 따라 소정 간격만큼 이격될 수 있다. 상기 제1 단자부(310) 및 제2 단자부(320)는 제1 연장부(315)를 통해 연결될 수 있다. 상기 제1 단자부(310), 제2 단자부(320) 및 제1 연장부(315)는 일체로 형성될 수 있다. 상기 제3 단자부(330) 및 제4 단자부(340)는 제2 연장부(335)를 통해 연결될 수 있다. 상기 제3 단자부(330), 제4 단자부(340) 및 제2 연장부(325)는 일체로 형성될 수 있다.
상기 제1 연장부(315) 및 제2 연장부(325)는 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 길게 연장된다. 상기 제1 연장부(315) 및 제2 연장부(325)의 사이에는 측정부(820)가 배치된다. 상기 측정부(820)는 상기 제1 연장부(315) 및 제2 연장부(325)에 부분적으로 중첩한다. 상기 측정부(820)는 투명한 도전성 재질을 포함할 수 있다.
본 실시예에서, 상기 제1 연장부(315) 및 제2 연장부(325)는, 상기 측정부(820)에 중첩하는 부분이 지그재그 형상을 가질 수 있다. 예를 들어, 상기 제1 연장부(315)의 제1 경계선(317) 및 상기 제2 연장부(335)의 제2 경계선(337)은 소정의 간격만큼 이격되도록 각각, 지그재그 형상을 가질 수 있다. 또한, 상기 측정부(820)는 상기 지그재그 형상에 대응하며, 상기 제1 경계선(317) 및 제2 경계선(337)에 중첩하도록 제1 길이(L1) 및 제5 폭(W5)을 가질 수 있다. 상기 측정부(820)의 제5 폭(W5)은 상기 측정부(820)의 제1 길이(L1)에 비해 약 10 배 이상 더 클 수 있다. 도시되지는 않았으나, 다른 실시예에서, 상기 제1 경계선(317) 및 제2 경계선(337)은 구불구불한(serpentine) 형상을 가질 수 있다. 이와 같이, 본 실시예에서, 상기 측정부(820)는 길이(L1) 방향이 상기 제1 방향(D1)에 나란하고, 폭(W5)은 상기 제1 방향(D1) 및 제2 방향(D2)에 대하여 소정의 각도를 갖도록 대각 방향으로 연장될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
도 8을 참조하면, 본 실시예에 따른 화소 전극용 TEG 패턴(910)은 제1 단자부(310), 제2 단자부(320), 제3 단자부(330) 및 제4 단자부(340)를 포함한다. 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 제1 방향(D1)을 따라 소정 간격만큼 이격될 수 있다. 상기 제1 단자부(310) 및 제2 단자부(320)는 제1 연장부(315)를 통해 연결될 수 있다. 상기 제1 단자부(310), 제2 단자부(320) 및 제1 연장부(315)는 일체로 형성될 수 있다. 상기 제3 단자부(330) 및 제4 단자부(340)는 제2 연장부(335)를 통해 연결될 수 있다. 상기 제3 단자부(330), 제4 단자부(340) 및 제2 연장부(325)는 일체로 형성될 수 있다.
상기 제1 연장부(315) 및 제2 연장부(325)는 상기 제1 방향(D1) 및 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 길게 연장된다. 예를 들어, 상기 제1 연장부(315) 및 제2 연장부(325)는 각각,각진 L 자 형상을 가질 수 있다.
상기 제1 연장부(315) 및 제2 연장부(325)의 사이에는 측정부(920)가 배치된다. 상기 측정부(920)는 상기 제1 연장부(315) 및 제2 연장부(325)에 부분적으로 중첩한다. 상기 측정부(920)는 투명한 도전성 재질을 포함할 수 있다.
본 실시예에서, 상기 측정부(920)는 상기 제1 연장부(315) 및 제2 연장부(325)의 사이에서,각진 Z 자 형상을 가질 수 있다. 상기 측정부(920)는 제1 길이(L1) 및 제6 폭(W6)을 가질 수 있다. 상기 측정부(920)의 제6 폭(W6)은 상기 측정부(920)의 제1 길이(L1)에 비해 약 10 배 이상 더 클 수 있다. 이와 같이, 본 실시예에서, 상기 측정부(920)는 길이(L1) 방향이 상기 제2 방향(D2)에 나란하고, 폭(W6)은 상기 제1 방향(D1) 및 제2 방향(D2)에 대하여 부분적으로 나란하도록 연장될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 화소 전극용 TEG 패턴을 도시한 평면도이다.
도 9를 참조하면, 본 실시예에 따른 화소 전극용 TEG 패턴(950)은 제1 단자부(310), 제2 단자부(320), 제3 단자부(330) 및 제4 단자부(340)를 포함한다. 상기 제1 내지 제4 단자부들(310, 320, 330, 340)은 제1 방향(D1)을 따라 소정 간격만큼 이격될 수 있다. 상기 제1 단자부(310) 및 제2 단자부(320)는 제1 연장부(315)를 통해 연결될 수 있다. 상기 제1 단자부(310), 제2 단자부(320) 및 제1 연장부(315)는 일체로 형성될 수 있다. 상기 제3 단자부(330) 및 제4 단자부(340)는 제2 연장부(335)를 통해 연결될 수 있다. 상기 제3 단자부(330), 제4 단자부(340) 및 제2 연장부(325)는 일체로 형성될 수 있다.
상기 제1 연장부(315) 및 제2 연장부(325)는 상기 제1 방향(D1) 및 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 길게 연장된다. 예를 들어, 상기 제1 연장부(315) 및 제2 연장부(325)는 각각, 각진 U 자 형상을 가질 수 있다.
상기 제1 연장부(315) 및 제2 연장부(325)의 사이에는 측정부(960)가 배치된다. 상기 측정부(960)는 상기 제1 연장부(315) 및 제2 연장부(325)에 부분적으로 중첩한다. 상기 측정부(960)는 투명한 도전성 재질을 포함할 수 있다.
본 실시예에서, 상기 측정부(960)는 상기 제1 연장부(315) 및 제2 연장부(325)의 사이에서, 각진 S 자 형상 가질 수 있다. 상기 측정부(960)는 제1 길이(L1) 및 제7 폭(W7)을 가질 수 있다. 상기 측정부(960)의 제7 폭(W7)은 상기 측정부(960)의 제1 길이(L1)에 비해 약 10 배 이상 더 클 수 있다. 이와 같이, 본 실시예에서, 상기 측정부(920)는 길이(L1) 방향이 상기 제2 방향(D2)에 나란하고, 폭(W7)은 상기 제1 방향(D1) 및 제2 방향(D2)에 대하여 부분적으로 나란하도록 연장될 수 있다.
이상의 실시예들에서, 상기 측정부들(620, 720, 820, 920, 960)의 형상은 예시적인 것으로서, 본 발명의 실시예들에 따른 화소 전극용 TEG 패턴의 측정부의 형상이 이에 한정되는 것은 아니다. 예를 들어, 상기 측정부는 폭(W)이 길이(L)에 비해 충분히 커지도록 얼마든지 다른 형상을 가질 수 있다. 또한, 상기 측정부의 길이(L) 방향을 따라 부분적으로 중첩하는 제1 연장부 및 제2 연장부의 형상도 얼마든지 다르게 형성될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 테스트 소자 및 이를 갖는 어레이 기판에 따르면, 화소 전극용 TEG 패턴의 폭을 길게 연장시킴으로써, 화소 전극층이 과잉 식각되더라도 화소 전극용 TEG 패턴으로부터 측정되는 면저항의 오차가 감소될 수 있다.
또한, 화소 전극용 TEG 패턴의 길이는 고정된 채 폭만 연장됨으로써, 테스트 영역의 면적이 불필요하게 증가하는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 어레이 기판 110: 데이터 구동부
120: 게이트 구동부 200: 대향 기판
310: 제1 단자부 315: 제1 연장부
320: 제2 단자부 335: 제2 연장부
330: 제3 단자부 340: 제4 단자부
400: TEG 패턴 410: 중첩부
420: 측정부 430: 연결부
600, 800, 910, 950: TEG 패턴
620, 820, 920, 960: 측정부
DA: 표시영역 PA1: 제1 주변영역
PA2: 제2 주변영역 TA: 테스트 영역
TAp: 화소 전극용 테스트 영역

Claims (20)

  1. 제1 방향을 따라 상호 이격되며 순차적으로 배치되는 제1 단자부, 제2 단자부, 제3 단자부 및 제4 단자부를 포함하는 단자 패턴;
    상기 제1 및 제2 단자부에 연결되고, 상기 제1 방향에 교차하는 제2 방향을 따라 연장되는 제1 연장 패턴;
    상기 제3 및 제4 단자부에 연결되고, 상기 제2 방향을 따라 연장되는 제2 연장 패턴; 및
    상기 제1 연장 패턴 및 제2 연장 패턴에 부분적으로 중첩하는 측정 패턴을 포함하는 테스트 소자.
  2. 제1항에 있어서, 상기 측정 패턴은 상기 제2 단자부 및 제3 단자부의 사이에 배치되는 것을 특징으로 하는 테스트 소자.
  3. 제1항에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 큰 것을 특징으로 하는 테스트 소자.
  4. 제3항에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 10 배 이상인 것을 특징으로 하는 테스트 소자.
  5. 제1항에 있어서, 상기 측정 패턴의 길이는 상기 제1 방향 또는 제2 방향에 나란한 것을 특징으로 하는 테스트 소자.
  6. 제1항에 있어서, 상기 측정 패턴의 폭은 상기 제1 방향 및 제2 방향의 대각 방향을 따라 부분적으로 연장되는 것을 특징으로 하는 테스트 소자.
  7. 제1항에 있어서, 상기 측정 패턴의 폭은 상기 제1 방향 및 제2 방향을 따라 부분적으로 연장되는 것을 특징으로 하는 테스트 소자.
  8. 제1항에 있어서, 상기 측정 패턴은, 지그재그 형상, S자 형상 또는 Z자 형상을 갖는 것을 특징으로 하는 테스트 소자.
  9. 제1항에 있어서, 상기 측정 패턴은 투명한 도전성 재질을 포함하는 것을 특징으로 하는 테스트 소자.
  10. 제9항에 있어서, 상기 측정 패턴은 인듐 틴 옥사이드를 포함하는 것을 특징으로 하는 테스트 소자.
  11. 제1 방향을 따라 상호 이격되며 순차적으로 배치되는 제1 내지 제4 단자부 중, 상기 제1 방향에 교차하는 제2 방향을 따라 연장되는 제1 연장 패턴에 연결된 제1 단자부와, 상기 제2 방향을 따라 연장되는 제2 연장 패턴에 연결된 제4 단자부에 대하여 전류원을 연결하는 단계;
    상기 제1 연장 패턴에 더 연결되는 제2 단자부와, 상기 제2 연장 패턴에 더연결되는 제3 단자부에 대하여 전압계를 연결하는 단계; 및
    상기 전류원으로부터 인가되는 전류 및 상기 전압계로부터 측정되는 전압을 이용하여, 상기 제1 연장 패턴 및 제2 연장 패턴에 부분적으로 중첩하는 측정 패턴의 면저항을 산출하는 단계를 포함하는 면저항 측정 방법.
  12. 제11항에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 큰 것을 특징으로 하는 면저항 측정 방법.
  13. 제12항에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 10 배 이상인 것을 특징으로 하는 면저항 측정 방법.
  14. 제11항에 있어서, 상기 측정 패턴의 길이는 상기 제1 방향 또는 제2 방향에 나란한 것을 특징으로 하는 면저항 측정 방법.
  15. 제11항에 있어서, 상기 측정 패턴의 폭은 상기 제1 방향 및 제2 방향을 따라 부분적으로 연장되는 것을 특징으로 하는 면저항 측정 방법.
  16. 복수의 신호 라인들이 배치되는 표시영역;
    상기 표시영역에 인접하고, 상기 신호 라인들 중 일부에 대하여 전기적 신호를 제공하는 구동회로가 배치되는 주변영역; 및
    상기 주변영역 내에서, 상기 구동회로에 이격된 복수의 TEG 패턴들이 배치되는 테스트 영역을 포함하고,
    상기 테스트 영역은
    제1 방향을 따라 상호 이격되며 순차적으로 배치되는 제1 단자부, 제2 단자부, 제3 단자부 및 제4 단자부를 포함하는 단자 패턴;
    상기 제1 및 제2 단자부에 연결되고, 상기 제1 방향에 교차하는 제2 방향을 따라 연장되는 제1 연장 패턴;
    상기 제3 및 제4 단자부에 연결되고, 상기 제2 방향을 따라 연장되는 제2 연장 패턴; 및
    상기 제1 연장 패턴 및 제2 연장 패턴에 부분적으로 중첩하는 측정 패턴을 포함하는 어레이 기판.
  17. 제16항에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 큰 것을 특징으로 하는 어레이 기판.
  18. 제17항에 있어서, 상기 측정 패턴의 폭은 상기 측정 패턴의 길이보다 10 배 이상인 것을 특징으로 하는 어레이 기판.
  19. 제16항에 있어서, 상기 측정 패턴의 길이는 상기 제1 방향 또는 제2 방향에 나란한 것을 특징으로 하는 어레이 기판.
  20. 제16항에 있어서, 상기 표시영역은 화소 전극을 더 포함하고, 상기 측정 패턴은 상기 화소 전극과 동일한 재질을 포함하는 것을 특징으로 하는 어레이 기판.
KR1020130082557A 2013-07-15 2013-07-15 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법 KR102057653B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130082557A KR102057653B1 (ko) 2013-07-15 2013-07-15 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법
US14/084,965 US9928766B2 (en) 2013-07-15 2013-11-20 Test structure, array substrate having the same and method of measuring sheet resistance using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130082557A KR102057653B1 (ko) 2013-07-15 2013-07-15 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법

Publications (2)

Publication Number Publication Date
KR20150008529A true KR20150008529A (ko) 2015-01-23
KR102057653B1 KR102057653B1 (ko) 2019-12-20

Family

ID=52276624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130082557A KR102057653B1 (ko) 2013-07-15 2013-07-15 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법

Country Status (2)

Country Link
US (1) US9928766B2 (ko)
KR (1) KR102057653B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354744B (zh) * 2020-04-03 2021-04-27 武汉华星光电技术有限公司 阵列基板检测键及显示面板
KR102553807B1 (ko) 2021-08-25 2023-07-12 한밭대학교 산학협력단 소자 동작 조건에서 Cu(In,Ga)Se2 소자에서 CdS의 면저항을 직접 측정하기 위한 측면 광전류법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057171A (en) 1997-09-25 2000-05-02 Frequency Technology, Inc. Methods for determining on-chip interconnect process parameters
KR100301424B1 (ko) 1998-08-24 2001-10-19 박종섭 반도체장치 금속선의 면저항 측정용 시험 패턴
JP4051190B2 (ja) * 2000-10-31 2008-02-20 シャープ株式会社 表示装置の製造方法、表示装置用基板および測定システム
US7253436B2 (en) * 2003-07-25 2007-08-07 Matsushita Electric Industrial Co., Ltd. Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
JP2005223227A (ja) 2004-02-09 2005-08-18 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置評価方法
US7030633B1 (en) * 2004-12-03 2006-04-18 Chunong Qiu Four-terminal methods for resistivity measurement of semiconducting materials
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4789747B2 (ja) 2006-08-15 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置及びその下層導電パターンのシート抵抗の測定方法

Also Published As

Publication number Publication date
US20150015296A1 (en) 2015-01-15
KR102057653B1 (ko) 2019-12-20
US9928766B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
US6172410B1 (en) Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
CN102053437B (zh) 显示面板
CN103901641A (zh) 用于显示装置的阵列基板
KR101458910B1 (ko) 표시 장치
US20150311130A1 (en) Array substrate and display device
CN102708771B (zh) 一种阵列基板及其制造方法、显示装置
KR20080048627A (ko) 어레이 기판 및 이를 갖는 표시패널
JP2007298791A (ja) 液晶表示装置及びその欠陥修復方法
KR20170001816A (ko) 표시 장치
US9548322B2 (en) Display device
KR20150066365A (ko) 표시 장치 및 이의 제조 방법
CN110850651A (zh) 显示面板和测试系统
US6677171B1 (en) Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
KR20150084127A (ko) 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치
KR100690408B1 (ko) 표시장치용 기판의 제조방법
KR102057653B1 (ko) 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법
JP2014202907A (ja) 平面表示装置及びその検査方法
WO2022124157A1 (ja) 表示装置
US11507233B2 (en) Touch display device
KR101682363B1 (ko) 평판 표시장치 및 그의 제조 방법
KR20100078299A (ko) 에프엘엠 신호배선을 포함하는 유기전계 발광소자용 어레이기판
JP2005241988A (ja) 表示装置
KR101741261B1 (ko) Ｍｐｓ 검사용 어레이 기판
KR100910568B1 (ko) 박막 트랜지스터 표시판
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right