KR20150006835A - 접이식 기판 - Google Patents

접이식 기판 Download PDF

Info

Publication number
KR20150006835A
KR20150006835A KR1020147029451A KR20147029451A KR20150006835A KR 20150006835 A KR20150006835 A KR 20150006835A KR 1020147029451 A KR1020147029451 A KR 1020147029451A KR 20147029451 A KR20147029451 A KR 20147029451A KR 20150006835 A KR20150006835 A KR 20150006835A
Authority
KR
South Korea
Prior art keywords
substrate
rti
wafer
magnetic field
insulating layer
Prior art date
Application number
KR1020147029451A
Other languages
English (en)
Other versions
KR101681175B1 (ko
Inventor
양 자오
하이동 리우
용야오 카이
종야 리
노레딘 하와트
준 마
펭 장
지웨이 두안
레위 지앙
Original Assignee
멤식, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 멤식, 인코포레이티드 filed Critical 멤식, 인코포레이티드
Publication of KR20150006835A publication Critical patent/KR20150006835A/ko
Application granted granted Critical
Publication of KR101681175B1 publication Critical patent/KR101681175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P17/00—Metal-working operations, not covered by a single other subclass or another group in this subclass
    • B23P17/04—Metal-working operations, not covered by a single other subclass or another group in this subclass characterised by the nature of the material involved or the kind of product independently of its shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B32B3/14—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material characterised by a face layer formed of separate pieces of material which are juxtaposed side-by-side
    • B32B3/16—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material characterised by a face layer formed of separate pieces of material which are juxtaposed side-by-side secured to a flexible backing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10537—Attached components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49796—Coacting pieces

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

제1 상부면을 가지는 제1 기판부 및 제2 상부면을 가지는 제2 기판부를 포함하는 접이식 기판을 제공한다. 접이식 가교부는 상기 제1 기판부를 상기 제2 기판부로 연결한다. 상기 접이식 가교부는 상기 제1 기판부에서 상기 제2 기판부까지 뻗은 연결 스트립과 상기 연결 스트립의 일부에 해당하는 틈을 포함하며, 상기 틈은 상기 제1 및 제2 기판부 사이에 출발 웨이퍼 기판의 일부를 제거함으로써 생긴다. 일실시예에서, 제1 및 제2 부분은 자기장 센서를 포함하고, 상기 접이식 가교부는 두 부분을 서로 사전에 설정된 각도로 배치되도록 접힐 수 있다. 접히게 되면, 센서 패키지는 다른 제어 회로에 통합되도록 자기장 센서 조립체로 통합될 수 있다.

Description

접이식 기판{FOLDABLE SUBSTRATE}
본 발명은 접이식 기판과 접이식 기판을 제조하는 방법에 관한 것이다.
휴대폰, 개인 내비게이션 장치 등과 같은 많은 기기에서, 면외 기능 축을 따라 감지하는 것이 통합 패키지에 요구된다. 그러나 이러한 기기들이 반도체 공정을 통해 제조되지만, 이차원적 반도체 공정 때문에 면외 구조는 생산하기 어렵다. 결국 많은 경우에, MEMS 또는 비전통적 제조 과정이 채용된다. 하지만 이러한 방법을 사용하면 장비가 더 비싸지고 개발 주기가 더 길어진다.
결국, 자기장 센서와 같이, 크기가 작고 비용이 저렴하면서 기기에 쉽게 내장될 수 있는 면외 기능성을 포함하는 정확한 필드 센서가 필요한 것이다.
본 발명의 일실시예는 제1 상부면을 가진 제1 기판부와 제2 상부면을 가진 제2 기판부를 포함하는 접이식 기판과 직결된다. 접이식 가교부는 제1 기판부를 제2 기판부로 연결하고 상기 접이식 가교부는 제1 기판부에서 제2 기판부로 뻗은 연결 스트립과 연결 스트립 일부에 해당하면서 제1 및 제2 기판부 사이에 생긴 틈을 포함한다.
접이식 기판의 제조 방법은 웨이퍼 본체부, 상부면 및 하부면을 가진 웨이퍼 기판을 제공하는 단계와 웨이퍼 기판의 제1 기판부와 제2 기판부를 정의하는 단계를 포함한다. 접이식 가교부는 제1 기판부에서 제2 기판부로 뻗도록 제공되고, 웨이퍼 본체부의 일부는 적어도 접이식 가교부의 일부에 해당하는 틈을 만들도록 제거된다.
더 나아가, 접이식 기판은 제1 상부면 및 제1 하부면을 가진 제1 기판부와 제2 상부면 및 제2 하부면을 가진 제2 기판부를 포함한다. 접힘부는 제1 기판부를 제2 기판부로 연결하고 제1 및 제2 하부면에 부착된 신축성 소재를 포함한다.
접이식 기판의 제조 방법은 본체부, 상부면 및 하부면을 가진 웨이퍼를 제공하는 단계와 웨이퍼의 상부면에 하나 이상의 장치를 제공하는 단계를 포함한다. 각각의 장치는 본체부를 통해 상부면에서 아래 방향으로 뻗은 적어도 하나의 회로금지구역을 포함한다. 신축성 소재는 적어도 각 장치 아래 웨이퍼의 하부면에 부착되고 각각의 회로금지구역은 신축성 소재의 제거 없이 웨이퍼의 상단면으로부터 웨이퍼 본체부를 통해 아래로 제거된다.
본 발명의 실시예들은 첨부된 도면과 관련하여 다음의 설명을 참조함으로써 더욱 잘 이해될 것이다.
도 1a 및 1b는 각각 웨이퍼 상의 장치들과 장치들 중 하나를 확대한 도면이다.
도 2는 본 발명의 일실시예에 따른 방법이다.
도 3a 내지 3e는 본 발명의 일실시예에 따른 장치 제조 단계의 도면이다.
도 4는 도 3a 내지 3e의 장치의 평면도이다.
도 5a 내지 5c는 자기장 센서를 포함하는 자기장 센서 조립체를 제조하는 단계의 도면이다.
도 6은 도 3a 내지 3e의 조립된 자기장 센서 조립체의 사시도이다.
도 7a 내지 7e는 본 발명의 일실시예에 따른 장치 제조 단계의 도면이다.
도 8은 도 7a 내지 7e의 장치의 평면도이다.
도 9a 내지 9d는 도 7a 내지 7c의 자기장 센서를 포함하는 자기장 센서 조립체의 제조를 나타낸 도면이다.
도 10은 도 7a 내지 7e의 조립된 자기장 센서 조립체의 사시도이다.
도 11a 및 11b는 각각 도 3a 내지 3e와 도 7a 내지 7e에 나타난 실시예의 평면도이다.
도 12a 및 12b는 도 5a 내지 5c에 도시된 본 발명 실시예의 변형을 나타낸 도면이다.
도 13은 면외 방향(out of plane orientation) 센서를 제공하는 본 발명의 다른 실시예의 도면이다.
도 14a 및 14b는 도 13에 도시된 본 발명의 실시예가 기판에 부착된 것을 나타낸 도면이다.
도 15a 및 15b는 인터-실리콘 비아들(inter-silicon vias)을 포함하는 도 3D 및 3E에 도시된 본 발명 실시예의 변형을 나타낸 도면이다.
도 16은 하나의 조립체로 설치된 도 15b의 장치를 나타낸 도면이다.
도 17a 및 17b는 인터-실리콘 비아들을 포함하는 도 7d 및 7e에 도시된 본 발명 실시예의 변형을 나타낸 도면이다.
도 18은 하나의 조립체로 설치된 도 17b의 장치를 나타낸 도면이다.
도 19는 도 18의 조립체의 사시도이다.
도 20a 및 20b는 각각 본 발명의 다른 실시예에 따른 웨이퍼 상의 장치들과 장치들 중 하나를 확대한 도면이다.
도 21은 본 발명의 다른 실시예에 따른 방법이다.
도 22a-22c는 본 발명의 일실시예에 따른 장치의 측면도이다.
도 23은 하나의 조립체로 설치된 도 22a-22c의 장치를 나타낸 도면이다.
도 24a-24c는 본 발명의 일실시예에 따른 장치의 측면도이다.
도 25는 직각 구성에서 도 24a-24c의 장치를 나타낸 도면이다.
도 26은 본 발명의 일실시예를 나타낸 도면이다.
도 27은 직각 구성에서 도 26의 장치를 나타낸 도면이다.
설명의 단순성 및 정확성을 위해 도면에 도시된 요소들은 반드시 정확하게 또는 일정한 비율로 표시되지 않았음을 이해할 수 있을 것이다. 예를 들어, 일부 구성 요소들의 수치는 명확성을 위해 다른 구성 요소들에 비해 과장될 수 있거나 여러 물리적 구성 요소들은 하나의 기능 블록 또는 구성 요소에 포함될 수 있다. 나아가, 적절하다고 간주된 참조 부호는 대응하거나 유사한 구성 요소들을 나타내기 위해 도면 간에 반복될 수 있다. 또한, 도면에 도시된 몇몇 블록들은 단일 기능으로 결합될 수 있다.
다음의 상세한 설명에서, 본 발명의 실시예를 철저히 이해할 수 있도록 많은 구체적 세부 사항이 지정된다. 본 발명의 이러한 실시예들이 구체적 세부 사항 없이 시행될 수 있다는 것은 해당 기술 분야의 통상의 기술자에 의해 이해될 것이다. 다른 경우에, 본 발명의 실시예를 모호하게 하지 않도록 잘 알려진 방법, 과정, 요소 및 구조가 상세히 설명되지 않을 수 있다.
본 발명의 실시예는 이방성 자기저항(anisotropic magnetoresistive: AMR) 기술에 기반한 자기장 센서를 포함한다. 잘 알려져 있듯이, AMR 장치에서는, 강력한 자기장이 퍼멀로이 저항기(permalloy resistors)를 생성하기 위해 이용되는 동안 박막(thin film) 퍼멀로이 소재가 실리콘 웨이퍼 상에 놓인다. 이러한 퍼멀로이 저항기의 자기 영역(magnetic domains)은 자화 벡터(magnetization vector)를 만들면서 이곳에 이용된 장(field)과 같이 동일한 방향으로 배열된다. 이어서 리소그래피 및 에칭 단계가 AMR 저항기의 기하학적 구조를 정의한다.
본 발명의 실시예 중 적어도 하나를 상세히 설명하기에 앞서, 본 발명이 다음의 설명에서 지정되거나 도면에서 보여지는 구조의 세부 사항과 요소의 배열의 적용에만 제한되는 것이 아님을 이해해야 한다. 본 발명은 다른 실시예들이 가능하고 다양한 방법으로 시행되거나 수행될 수 있다. 또한, 설명의 목적으로 여기에 차용된 전문 용어와 어법이 제한하는 것으로 여겨서는 안됨을 이해해야 한다. 더 나아가, 본 발명은 자기 센서나 다른 특정 유형의 기기에 제한되지 않는다.
명확히 하기 위한 독립된 실시예의 측면에서 설명된 본 발명의 특정 기능은 단일 실시예 내에서 결합하여 제공될 수 있다. 반대로, 단일 실시예의 측면에서 간략하게 설명된 본 발명의 다양한 기능은 따로 또는 적절한 하위 결합으로 제공될 수 있다.
일반적으로, 도 1a에 보여지듯 해당 기술 분야의 통상의 기술자에게 알려진 웨이퍼(102)는 자기장 센서(104-n)와 같은 다수의 장치가 제공되는 기초로 사용된다. 비록 본 발명의 실시예는 여기에 국한되지 않고 다른 기초 소재들이 해당 기술 분야의 통상의 기술자에게 잘 알려져서 사용될 수 있지만, 보통 웨이퍼(102)는 실리콘과 같은 반도체 소재로 만들어진다. 아래에서 더 상세히 논의되는 바와 같이, 본 발명의 일실시예에서, 각 자기장 센서(104)는 제1 부분(106)과 제2 부분(108)을 포함한다.
이제 도 1b에 대해 살펴보면, 각각의 X, Y축에 따른 자기장을 감지하기 위해 상기 제1 부분(106)은 서로에 대해 지향하는 X축 자력계(magnetometer)(110)와 Y축 자력계(112)를 포함할 수 있다. 상기 제2 부분(108)은 Z축 자력계(114)를 포함한다. 가상의 힌지(116)를 따라 상기 제2 부분(108)이 상기 제1 부분(108)에 수직일 때 상기 자력계(104-n)는 모든 X,Y,Z 세 축의 자기장을 감지할 수 있을 정도로, 상기 Z축 자력계(114)는 상기 제2 부분(108)을 향한다.
개괄적으로 살펴보면, 도 2에서 보여지듯 AMR 기술에 기반하여 자력계나 자기장 센서 등을 지지하는데 필요한 회로 부품이 웨이퍼(102) 상에 구축되는 단계(204)에서 방법(200)이 시작한다. 통상의 기술자들에게 알려져 있듯, 웨이퍼(102)의 사이즈에 따라 다수의 장치(104)가 제공될 수 있다. 리소그래피(lithography)와 박막 퍼멀로이 소재 증착과 같이 잘 알려진 과정이 이러한 장치를 생산하기 위해 사용될 수 있다. 그 뒤 208 단계에서, 제1 부분(106)부터 제2 부분(108)의 신호 경로는 웨이퍼 재배선층(Redistribution Layer: RDL) 기술을 사용하여 생성될 수 있는 힌지 영역이나 구역에 의해 함께 연결되며, 이는 아래에서 더 자세히 설명될 것이다.
통상의 기술자들 중 와이어 본드 패드의 이동을 언급할 때 대개 RDL 기술이 사용된다는 것을 이해하는 사람이 있을 것이다. 하지만 본 발명에서는 본드 패드가 반드시 이동될 필요가 없는 반면, 제1 및 제2 부분을 연결하기 위해 동일한 RDL 기술이 레버리지(leveraged)될 수 있다.
아래에서 자기장 센서의 일실시예에 대해 더 자세히 설명할 텐데, 212 단계에서 각 장치(104-n)는 웨이퍼(102) 일부와 다른 소재를 아래부터 제거되게 함으로써 힌지 영역을 갖게 된다. 최종 절차의 일부로, 216 단계에서 자성의 X, Y, Z축 방향으로 만들기 위해, 상기 장치(104-n)는 제1 부분(106)과 제2 부분(108)이 서로 수직이거나 직교하도록 장착된다. 물론, 상기 제1 및 제2 부분이 반드시 서로에 대해 수직일 필요는 없고 어느 각도로도 제공될 수 있음을 주목해야 한다. 즉, 나중에 두 부분이 서로에 대해 원하는 각도로 맞춰질 수 있도록 기판은 단일 평면 소재로부터 제조되고 브릿지나 힌지 영역(bridging or hinging area)을 갖게 된다. 따라서, 제조된 상기 장치는 구부릴 수 있다.
도 3a에서 보여지듯이, 상부면(302)에 위치한 제1, 제2 및 제3 커넥션 패드(305, 306 및 307)를 각각 포함하는 자기장 센서를 만드는 데 필요한 회로를 생성하기 위해 하부면(302)과 상부면(304)을 갖는 웨이퍼(102)는 알려진 웨이퍼 처리 기술에 따라 처리된다. 이러한 커넥션 패드(305, 306 및 307)는 구리, 금, 은 등과 같은 여러 전도성 금속 중 어느 것으로도 만들어질 수 있다. 다음으로, 도 3b에서 보여지듯, 패시베이션층(passivation layer)(308)은 상기 상부면(304)상에 증착된다. 하지만, 상기 패시베이션층(308)은 커넥션 패드(305, 306 및 307)의 상당 부분이 노출되어 있도록 구성된다. 다음으로, 하부 절연층(310)이 패시베이션층(308) 위로 증착되지만, 상기 패시베이션층(308)의 증착과 유사하게, 상기 커넥션 패드(305, 306 및 307)가 노출된다. 어떤 증착된 층은 특정 영역을 덮지 않는 것이 확실한 여러 기술들이 알려져 있음에 주목해야 한다. 이러한 과정은 예를 들어 포토 마스킹(photo masking)이나 에칭(etching) 등을 포함한다.
연결 스트립(312)는 이후 상기 커넥션 패드(305)와 커넥션 패드(306)를 서로 연결하도록 제공된다. 결국 도 3c에서 보여지듯, 이 두 커넥션 패드(305, 306)는 연결 스트립(312)에 의해 전기적으로 서로에게 연결된다.
도 3d에서 보여지듯, 상부 절연층(314)은 이후 상기 하부 절연층(310)의 노출부(exposed portions)와 상기 연결 스트립(312) 위로 증착된다. 그러나 상기 상부 절연층(314)은 대신 효과적으로 노출되어 있는 제3 커넥션 패드(307)를 덮지 않도록 구성된다.
예를 들어 일단 웨이퍼 처리가 완료되면, 모든 층과 스트립이 장치 제작을 완료하기 위해 증착되고, 상기 웨이퍼(102)는 다른 처리 단계를 거치며, 상기 장치(104-n)는 웨이퍼(102) 자체로부터 절단되어야만 한다. 그러나 본 발명의 일실시예에 따르면, 개별 장치(104-n)가 상기 웨이퍼(102)로부터 절단되기 이전에 도 3e에서 보여지듯 각 장치(104-n)의 일부가 틈(320)을 생성하기 위해 절단된다.
상기 틈(320)은 제1 커넥션 패드(305)와 제2 커넥션 패드(306)사이의 상기 연결 스트립(312) 아래 또는 이에 상응하는 웨이퍼(102)의 해당 부분에 위치한다. 블레이드 절단(blade sawing), 레이저 절단(laser sawing) 또는 적절한 마스킹(masking)을 하는 에칭 작업(etching operation)에 의해 상기 틈(320)은 각 장치(104-n)의 웨이퍼(102)에서 생성될 수 있다. 어느 경우에서든, 상기 하부 절연층(310), 연결 스트립(312) 및 상부 절연층(314)를 접촉하지 않은 채로 두면서, 상기 웨이퍼(102)는 웨이퍼(102) 및 패시베이션층(308)을 통해 후면(back surface)(302)으로부터 절단된다. 게다가, 상기 하부 절연층(310)이나 그 중의 일부까지도 상기 틈(320)을 생성하기 위해 제거될 수 있다. 그 결과 위에서 설명했듯이, 접이식 가교부(324)를 정의하기 위해 상기 하부 절연층(310), 연결 스트립(312) 및 상부 절연층(314)의 일부를 그대로 두면서 각각의 장치(104-n)는 제1 부분(106)을 제2 부분(108)으로 연결시킨다. 이 경우, 상기 연결 스트립(312)은 제1 커넥션 패드(305)를 제2 커넥션 패드(306)로 전기적으로 연결한다. 따라서, 이 각각의 커넥션 패드들에 연결된 모든 회로가 이 연결 스트립(312)을 통해 연결된다.
도 3a-3e는 상기 장치의 측면도를 나타내며, 제1 부분(106)부터 제2 부분(108)에 연결된 다수의 다른 커넥션 패드(305-n 및 306-n)도 있다는 점을 주목하여야 한다. 따라서 도 4의 장치의 평면도를 참조하면, 상부 절연층(314)을 통해 노출되는 제3 커넥션 패드(307)와 유사한 커넥션 패드(307-n)의 수가 나타나며, 틈(320)을 가로질러 제1 부분(106)의 커넥션 패드(305-n)와 제2 부분(108)의 다른 커넥션 패드(306-n)를 연결시키는 상부 절연층 아래 연결 스트립(312-n)의 수가 나타난다. 따라서, 해당 기술 분야의 통상의 기술자는 다수의 연결 스트립(312-n)이 회로층(circuitry layers)의 빌드업(build-up)에서 서로 동일한 레벨에 있음을 이해할 것이다.
상기 장치(300)가 상기 접이식 가교부(324)의 작용에 의해 접히듯이, 상기 접이식 가교부(324)의 그 층들 또는 스트립은 깨지지 않고 용이하게 접힐 수 있는 두께(겹) 및/또는 소재이다. 이러한 소재는 금속, 반도체, 절연체 등을 포함한다. 해당 기술 분야의 통상의 기술자는 본 명세서에 기재된 기능을 제공하기 위해 다양한 소재, 전도성 및 비전도성이 상기 접이식 가교부(324)에 이용될 수 있음을 이해할 것이다.
장치(104-n)가 상기 웨이퍼로부터 분리되면, 이후 예를 들어 ASIC(Application Specific Integrated Circuit) 장치와 같은 추가적인 회로와 연결되고, 이는 자기장 센서 조립체를 생성하기 위해 자기장 센서 출력을 수행할 것이다. 이제 도 5a를 참조하면, 선택적으로 인쇄 회로 기판(Printed Circuit Board: PCB)(504)이 제공되고, 스페이서(508)가 다이 부착 공정(512)을 사용하는 상기 PCB(504)의 상부면에 부착된다. 베이스 장치(516)는 동일한 다이 부착 공정(512)에 의해 상기 스페이서(508)에 부착된다. 상기 베이스 장치(516)는 그 상부면에 다수의 장치 접촉부(518-n)를 갖는다.
상기 장치(104)의 제2 부분(108)이 상기 제1 부분(106)과 수직인 것과 같이 자기장 센서 장치(104-n)는 상기 스페이서(508)와 베이스 장치(516)에 인접하여 위치된다. 도 5b를 참조하면, 상기 자기장 센서 장치(104)는 예를 들어 "픽앤플레이스" 장치에 의해 또는 직접적으로 다이 본더(die bonder)에 의해 골라짐으로써 배치될 수 있으며, 도시된 바와 같이 상기 베이스 장치(516)와 접촉할 때 상기 제2 부분(108)이 대체되도록 상기 PCB(504) 상에 위치할 수 있다. 상기 접이식 가교부(324)의 유연성은 상기 제2 부분(108)이 상기 제1 부분(106)에 대하여 접혀질 수 있도록 한다.
그 후, 상기 제1 부분(106) 및 제2 부분(108)은 도 5c에 보이듯이, 상기 제1 부분(106)과 상기 제2 부분(108) 사이의 직교성(orthogonality)을 유지하기 위해 에폭시(epoxy) 또는 언더필(underfill)(526)을 이용하여 상기 PCB(504) 및/또는 베이스 장치(516)에 부착된다.
본드 와이어(528-n)는 상기 커넥션 패드(306-n)를 베이스 장치 콘택 패드(518-n)로 부착하기 위해 사용된다. 본드 와이어(530-n)의 다른 세트는 상기 베이스 장치(516)의 콘택 패드(519-n)를 상기 PCB(504)의 PCB 접촉부(524)로 연결하기 위해 사용된다. 그리고 도 6에 도시된 상기 PCB(504), 베이스 장치(516) 및 자기장 센서(104)를 포함하는 전체 장치는 예를 들어 휴대폰과 같은 장치에의 통합을 위한 단일 장치의 제공을 위해 캡슐화(encapsulated) 및/또는 성형(molded)된다.
그렇지 않으면, 제1 부분(106)의 제2 부분(108)에 대한 상기 직교성은 예를 들어 도 12a 및 12b에 도시된 바와 같이 ASIC 장치의 사용 없이 설정될 수 있다. 여기서, 상기 PCB(504)는 예를 들어 다이 부착 공정(512)에 의해 상기 PCB의 상부면(512)에 부착된 가이드 스페이서(1202)를 갖는다. 상기 장치(104)가 상기 PCB(504)쪽으로 가져와지는 것 같이 상기 제2 부분(108)이 상기 가이드 스페이서(1202)와 접촉하도록 이후 상기 장치(104)는 상기 PCB(512) 상에 선택되어 배치된다. 상기 가이드 스페이서(1202)의 높이 및 상기 제1 부분(106)에 대한 그 위치 때문에 상기 가이드 스페이서(1202)와의 이 접촉은 상기 제2 부분(108)을 상기 제1 부분(106)과 직각이 되도록 편향시킨다. 상기 제1 부분(106)과 제2 부분(108) 사이의 관계는 예컨대 에폭시와 같은 다이 부착 공정(512)에 의해 유지되며, 모든 연결이 이루어지고 테스트가 완료된 후 포팅 소재(potting material)를 포함할 수도 있다. 또한, 위에서 설명한 실시예와 유사하게 본드 와이어(미도시)가 필요에 따라 부착될 수 있다.
해당 기술 분야의 통상의 기술자는 상기 가이드 스페이서(1202)가 90°뿐만 아니라 제1 및 제2 부분 사이의 원하는 각도를 설정하기 위해 구성될 수 있음을 이해할 것이다.
도 3d 및 3e에 도시된 변경된 실시예는 이제 도 15a, 15b 및 16에 대하여 설명한다. 특히, 장치(1500)는 각각의 제1, 제2 및 제3 커넥션 패드(305-307)가 제1, 제2 및 제3 비아(1505-1507)에 각각 연결되는 것을 제외하고 상기 장치(300)와 일반적으로 유사하다. 각각의 제1, 제2 및 제3 비아(1505-1507)는 제1, 제2 및 제3 비아 패드(1515-1517) 각각으로 끝난다. 상기 제1, 제2 및 제3 비아(1505-1507)는 "실리콘 관통 비아(through silicon vias)"로 지칭될 수 있다. 도 15b에 보이듯이, 상기 틈(320)이 생성되고, 필요에 따라 상기 비아는 제1 및 제2 부분의 회로에 대한 접근을 허용한다. 해당 기술 분야의 통상의 기술자는 모든 커넥션 패드는 상응하는 비아를 가질 수 있는 것이 아니며, 따라서 모두 반드시 접속되는 것이 아님을 이해할 것이다.
도 16을 참조하면, 상기 장치(1500)는 예를 들어 PCB와 그 위에 배치된 가이드(1554)에 의해 기판(1552) 상에 배향될 수 있다. 상기 가이드(1554)는 그 위에 위치하는 가이드 패드(1558)를 가질 수 있다. 상기 기판(1552)의 상부면은 그 위에 제공된 제1 및 제2 가이드 패드(1562, 1566)를 가질 수 있다. 상기 기판(1552)을 향해 아래쪽으로 배치하고 상기 가이드(1554)에 근접할 때, 상기 장치(1500)는 상기 제1 및 제2 부분이 서로에 대하여 원하는 각도로 맞춰질 수 있도록 한다. 상기 제1, 제2 및 제3 비아 패드(1515-1517)는 상기 가이드 패드(1558)와 제1 및 제2 기판 콘택 패드(1562, 1566)를 대향하도록 구성되고, 웨이브 납땜(wave soldering), 볼 그리드 어레이(ball grid array) 등을 포함하는 알려진 많은 방법들 중 하나에 의해 연결될 수 있다. 따라서, 상기 기판(1552) 또는 가이드(1554) 중 하나에 상기 장치 상의 회로로부터 전기적 접촉이 가능하게 할 수 있다.
또한, 해당 기술 분야의 통상의 기술자는 상기 가이드(1554)와 장치(1500) 사이에 전기적 연결을 생성하기 위해 이방성 도전 필름(anisotropic conductive film: ACF) 또는 이방성 도전 페이스트(anisotropic conductive paste: ACP) 중 하나가 필요한 범프 공정(bump processing)과 함께 배치될 수 있음을 이해할 것이다.
위에서 설명된 첫 번째 실시예와 유사하게, 본 발명의 두 번째 실시예는 또한 도 7a에 나타나듯이 상부면(304)과 후면(302)을 갖는 웨이퍼(102)로 시작한다. 제1, 제2 및 제3 커넥션 패드(705, 706 및 707)는 상기 상부면(304) 상에 공지된 기술들 중 어느 하나에 의해 배치된다. 이어서 패시베이션층(708)이 상기 상부면(304) 상에 상기 커넥션 패드(705, 706 및 707)를 노출한 채로 배치된다. 유사하게, 하부 절연층(710)이 또한 상기 커넥션 패드(705, 706 및 707)를 노출한 채로 상기 패시베이션층(708) 위로 배치된다.
도 7b에 나타난 바와 같이, 상기 제2 커넥션 패드(706)를 상기 제3 커넥션 패드(707)에 전기적으로 연결하도록 연결 스트립(712)이 상기 하부 절연층(710)의 일부 위에 배치된다.
상기 하부 절연층(710)과 연결 스트립(712) 위로 상부 절연층(714)이 제공된다. 그러나 도 7c에 보이듯이, 상기 상부 절연층(714)은 상기 제1 커넥션 패드(705)뿐만 아니라 상기 제2 커넥션 패드(706)에 연결된 상기 연결 스트립(712)의 일부가 노출된 채로 두도록 마스킹된다.
도 7d에 나타나듯이, 제1 전도성 범프(716)가 상기 제1 커넥션 패드(705)에 대응하는 상기 상부 절연층(714)의 개구부(opening)에 배치된다. 제2 전도성 범프(717)가 상기 제2 커넥션 패드(706)에 대응하는 노출된 상기 연결 스트립(712)의 일부에 연결하기 위해 상기 상부 절연층(714)에 제공된다.
도 7e에 도시된 바와 같이, 제1 납땜부(718)가 상기 제1 전도성 범프(716)에 연결되고, 제2 납땜부(719)가 상기 제2 전도성 범프(717)에 연결된다. 상기 웨이퍼(102)로부터 장치의 제거에 대한 위 설명과 유사하게, 틈(720)은 도 7e에 보이듯이 상기 웨이퍼(102)를 관통하여 잘리며, 일례로 상기 후면(302)을 통해 접근하여, 웨이퍼(102) 본체 및 패시베이션층(708)을 통해 잘린다. 따라서, 절연층(710), 연결 스트립(712) 및 상부 절연층(714)은 제1 부분(802)과 제2 부분(803) 사이에 접이식 가교부(801)를 생성한다.
상기 장치(700)가 접이식 가교부(801)의 작용에 의해 접히듯이, 상기 접이식 가교부(801)의 그 층들 또는 스트립은 깨지지 않고 용이하게 접힐 수 있는 두께 및/또는 소재이다. 이러한 소재는 금속, 반도체, 절연체 등을 포함한다. 해당 기술 분야의 통상의 기술자는 본 명세서에 기재된 기능을 제공하기 위해 다양한 소재, 전도성 및 비전도성이 상기 접이식 가교부(801)에 이용될 수 있음을 이해할 것이다. 도 8에 도시된 상기 장치의 평면도에 나타나듯이, 상기 제1 납땜부(718-n)와 제2 납땜부(719-n)가 상기 상부 절연층(714)로부터 접근 가능, 즉 확장하는 것을 알 수 있다. 상기 제2 납땜부(719-n)는 대응하는 제3 커넥션 패드(707-n)와 전기적으로 연결된다. 따라서, 해당 기술 분야의 통상의 기술자는 다수의 연결 스트립(712-n)이 서로 동일한 레벨에 있음을 이해할 것이다.
이제 상기 자기장 센서(800)는 전술한 첫 번째 실시예와 유사하게 베이스 장치와 통합되어야 한다. 따라서 도 9a를 참조하면, PCB(904)는 상기 PCB(904)의 상단면에 부착된 베이스 장치(908)와 함께 제공된다. 위와 같이, 상기 베이스 장치(908)의 PCB(904)로의 부착(912)은 공지의 부착 기술들 중 어느 하나에 의해 달성될 수 있다. 상기 베이스 장치(908)의 상단면은 제1, 제2 및 제3 베이스 장치 콘택 패드(916, 918 및 920)를 각각 포함한다. 또한 상기 PCB(904)는 하나 이상의 PCB 콘택 패드(906)를 포함한다.
상기 부착 과정에서, 도 9b에 나타난 바와 같이, 납땜부(719)가 상기 베이스 장치 콘택 패드(916)와 정렬되고, 납땜부(718)가 제2 베이스 장치 콘택 패드(918)와 정렬되듯이 상기 자기장 센서(800)가 반전하여 맞춰진다. 상기 센서(800)가 정렬되면, 이후 상기 제2 부분(803)은 상기 제1 부분(801)에 대하여 직각으로 맞춰지도록 상기 접이식 가교부(801)에 대하여 접히게 된다. 그리고 상기 장치(800)는 예를 들어 에폭시(917)의 적용에 의해 그 방향이 유지된다. 도 9c에 나타나듯, 이후 본드 와이어(922)가 상기 PCB 콘택 패드(906)에 상기 제3 베이스 장치 콘택 패드(920)를 부착하기 위해 제공된다.
그렇지 않으면, 도 9d에 도시된 바와 같이, 공지의 범프 공정 기술에 의해 제1 범프(930)가 상기 제1 베이스 장치 콘택 패드(916)에 배치될 수 있고, 제2 범프(934)가 상기 제2 베이스 장치 콘택 패드(918)에 배치될 수 있다. 이방성 도전 필름 또는 이방성 도전 페이스트(938) 중 하나가 상기 베이스 장치(908)와 센서(800) 사이에 배치될 수 있다. 해당 기술 분야의 통상의 기술자는 상기 센서(800)와 베이스 장치(908) 사이의 연결을 달성하기 위한 ACF 또는 ACP 중 하나를 제공하고 배치하는 방법을 이해할 것이다.
도 10의 상기 장치의 사시도에 나타나듯이, 다수의 본드 와이어(920-n)가 상기 베이스 장치(908)로부터 상기 PCB(904)로의 여러 신호의 연결을 위해 제공된다. 첫 번째 실시예와 유사하게, 상기 PCB(904)의 조립체, 베이스 장치(908) 및 부착된 센서(800)는 이후 예를 들어 GPS 기능을 갖는 폰과 같은 장치로의 후속 삽입을 위한 하나의 단일 장치의 제공을 위해 에폭시 또는 다른 패키징 기술에 의해 덮인다.
본 발명의 다른 실시예에서, 접힘부의 강화를 위해 하나 이상의 금속 스트립이 제공된다. 이제 도 11a를 참조하면, 도 4에 도시된 상기 장치와 유사한 장치(1100)는 제1 부분(106)에서 제2 부분(108)까지 뻗은 다수의 금속 스트립(1104-n)을 포함한다. 상기 금속 스트립(1104-n)은 상기 제1 부분(106) 상의 회로를 상기 제2 부분(108) 상의 회로로 연결하지는 않지만, 이러한 금속 스트립(1104-n)은 상기 연결 스트립(312-n)과 동일한 레벨로 제공된다. 상기 금속 스트립(1104-n)은 상기 접이식 가교부(324)에 걸쳐 추가적인 강도를 제공한다.
이제 도 11b를 참조하면, 도 8에 도시된 상기 장치와 유사한 장치(1110)는 상기 제1 부분(106)에서 상기 제2 부분(108)으로 뻗은 다수의 금속 스트립(1114-n)을 포함한다. 상기 금속 스트립(1114-n)은 상기 제1 부분(802) 상의 회로를 상기 제2 부분(803) 상의 회로로 연결하지는 않지만, 이러한 금속 스트립(1114-n)은 상기 연결 스트립(712-n)과 동일한 레벨로 제공된다. 상기 금속 스트립(1114-n)은 상기 접이식 가교부(801)에 걸쳐 추가적인 강도를 제공한다.
도 7d 및 7e에 도시된 변경된 실시예는 이제 도 17a, 17b 및 18에 대하여 설명할 것이다. 특히, 장치(1600)는 각각의 제1, 제2 및 제3 커넥션 패드(705-707)가 제1, 제2 및 제3 비아(1605-1607)에 각각 연결되는 것을 제외하고 상기 장치(700)와 일반적으로 유사하다. 각각의 제1, 제2 및 제3 비아(1605-1607)는 제1, 제2 및 제3 비아 콘택 패드(1615-1617) 각각으로 끝난다. 상기 제1, 제2 및 제3 비아(1605-1607)는 "실리콘 관통 비아"로 지칭될 수 있다. 도 17b에 보이듯이, 상기 틈(720)이 생성되고, 필요에 따라 상기 비아는 제1 및 제2 부분의 회로에 대한 접근을 허용한다. 해당 기술 분야의 통상의 기술자는 모든 커넥션 패드는 상응하는 비아를 가질 수 있는 것이 아니며, 따라서 모두 반드시 접속되는 것이 아님을 이해할 것이다.
도 18을 참조하면, 상기 장치(1600)는 상술한 바와 유사하게 상기 베이스 장치(908) 상에 배향될 수 있다. 바람직하게는, 상기 제1, 제2 및 제3 콘택 패드(1615-1617)는 "외부"에 대해 연결이 가능하다. 도 19에 보이듯이, 상기 제1, 제2 및 제3 비아 콘택 패드(1615-1617)는 예를 들어 본드 와이어 납땜에 의한 연결에 대해 여러 위치를 제시할 수 있다.
또한, 해당 기술 분야의 통상의 기술자는 상기 베이스 장치(908)와 장치(1600) 사이에 전기적 연결을 생성하기 위해 이방성 도전 필름(ACF) 또는 이방성 도전 페이스트(ACP) 중 하나가 필요한 범프 공정과 함께 배치될 수 있음을 이해할 것이다.
본 발명의 다른 실시예에서는, 상기 장치가 사이에 하나의 틈이 있는 두 부분을 갖도록 정의되는 대신에 사이에 두 개의 틈이 있는 세 부분을 갖도록 정의된다. 바람직하게는, 3차원(3D) 센서 적용의 경우 상기 장치는 두 개의 각진 부분을 갖도록 접힐 수 있다.
이제 도 13을 참조하면, 장치(1300)는 제1 및 제2 부분(1304, 1308) 사이의 제1 틈(1316)과 제2 및 제3 부분(1308, 1312) 사이의 제2 틈(1320)이 있는 제1, 제2 및 제3 부분(1304, 1308 및 1312)을 포함한다. 제1 접이식 가교부(1324)는 상기 제1 틈(1316)을 가로질러 연장되고, 제2 접이식 가교부(1328)는 상기 제2 틈(1320)을 가로질러 연장된다. 상기 접이식 가교부와 틈은 층과 스트립의 배치 및 기판 소재의 제거에 대하여 상술한 방식과 동일한 방식으로 생성된다.
상기 장치(1300)는 그 표면 상에 제작된 센서 구조를 포함할 수 있다. 따라서, 3차원 센서 적용의 경우, 각 부분(1304, 1308 및 1312)은 상기 표면 상에 제작된 센서 구조 P, D, S를 각각 가질 수 있다. 일례로, 아래에 논의될 내용과 같이, 화살표 D, S로 표시된 제2 및 제3 부분(1308, 1312) 상의 상기 센서 D, S 각각은 제1 방향으로 맞춰지며, 화살표 P로 표시된 제1 부분(1304) 상의 상기 센서 P는 제2 방향으로 맞춰진다.
이제 도 14a를 참조하면, 상기 장치(1300)로부터 면외 센싱(out of plane sensing)을 획득하기 위해, 기판(1404), 예를 들어 인쇄 회로 기판(PCB)이 에폭시(1416)나 다른 공지의 메커니즘에 의해 상기 기판(1404)의 상부에 부착된 제1 및 제2 스페이서(1408, 1412)와 함께 제공된다. 상기 제2 부분(1308)에 대해 제1 및 제3 부분(1304, 1312) 각각은 동일각 X에서 면외에 있도록, 상기 장치(1300)는 이후 상기 기판(1404)에 배치된다.
그 대신에, 도 14b를 살펴보면, 상기 면외 설정을 완료하기 위해 상기 PCB(1404)를 만드는 것보다는, 범프(1420, 1422)가 제1 및 제3 부분(1304, 1312) 각각의 바닥에 놓여질 수 있다. 상기 범프(1420, 1422)는 두 부분(1304, 1312)을 원하는 각도로 유지하기 위해 사이즈가 변할 수 있다.
결국, 상기 제1 부분(1304)과 제3 부분(1312)이 동일 경사각 X에 있을 때, 각각의 센서 P, S는 동일한 면외 센싱 요소를 가질 것이다. 그 결과, 만약 상기 제1 센서 P의 출력이 SP이고 상기 제3 센서 S의 아웃풋이 SS라면, 그 합 SP+SS는 면외 센싱 신호 SOP이고, 그 차 SP-SS는 면내 감지 신호 SIP이다.
예를 들어, ASIC 장치와 같은 시스템 내의 다른 장치들과 호환하기 위해, 상기 제2 부분(1308)은 본드 와이어의 상호 연결(interconnection) 및 착지 공간(landing space)으로 작동한다. 나아가, 제2 부분(1308)의 상기 센서는 선택적으로나마 추가적인 면내 센서로 작동할 수 있다.
픽앤플레이스 기계는 상기 장치(1300)를 상기 기판(1404)에 놓도록 사용될 수 있다. 픽앤플레이스 기계가 상기 장치(1300)를 아래로 누르면, 상기 제1 및 제3 부분(1304, 1312)은 각도 X를 형성하도록 이 스페이서(1408, 1412)에 의해 방향이 위로 바뀔 것이다. 이 각도 X는 0 ~ 90도 사이 아무것이나 될 수 있다. 일실시예에서, 예를 들어 30도가 최적의 값으로 선택될 수 있다.
그 대신에, 상기 장치(1300)은 ASIC와 같은 장치 위에 놓일 수 있고 이후 상기 ASIC는 PCB와 같은 다른 기판에 최종 패키지의 일부로 부착될 수 있다. 본드 와이어는 전기적 상호 연결이나 다른 목적을 필요로 할 때 부착될 수 있다.
상기 장치 (1300)의 변화에 있어서, 상기 제1 또는 제3부분(1304, 1312) 중 어느 하나가 사이즈와 비용을 줄이기 위해 제거될 수 있다. 이러한 경우, 위에서 설명한 상기 면외 센싱 신호 SOP는 더 이상 유효하지 않다. 면외 기능은 이후 면내 센서의 아웃풋 SD와 면외 센서(SP 또는 SS)의 잔량을 비교함으로써 결정된다. 나침반에서 SOP의 잔여 오차가 방위 오차를 만들어낼 수 있으며, 이러한 오차는 적절한 보정 알고리즘이 적용되면 줄어들 수 있다.
본 발명의 다른 실시예에서는, 다면(multi-plane) 장치가 신축성 요소를 포함시키면서 웨이퍼와 같은 단일면(single plane) 기판으로부터 만들어진다.
일반적으로, 해당 기술 분야의 통상의 기술자에게 알려져 있듯이, 도 20a에서 보여지는 웨이퍼(102)는 다수의 장치(1900-n)가 생산되는 베이스로 사용된다. 본 발명의 실시예가 한정되어 있지 않고 해당 기술 분야의 통상의 기술자들이 잘 알고 있는 다른 베이스 소재가 사용될 수 있지만, 상기 웨이퍼(102)는 보통 실리콘과 같은 반도체 소재로 만들어진다. 밑에서 더 자세히 설명되겠지만, 본 발명의 이러한 실시예에서, 각 장치(1900-n)는 제1 부분(1904), 제2 부분(1908) 및 제3 부분(1912)을 상기 제1 및 제2 부분(1904, 1908) 사이의 제1 클리어 존(clear zone)과 제1 및 제3 부분(1904, 1912) 사이의 제2 클리어 존과 함께 포함한다.
이제 도 20b를 참조하면, 상기 제1, 제2 및 제3 부분(1904, 1908, 1912)은 많은 공지된 방법에 의해 여러 종류의 회로 또는 원하는 구성 요소를 포함할 수 있다. 그러나 회로 또는 기능적 장치가 없는 클리어 존(1916, 1920)이 필요하다.
제조 방법의 개요로서, 도 21에 도시된 방법(2000)은 다수의 장치(1900)가 상기 웨이퍼(102) 상에 구축되는 단계(2004)에서 시작한다. 해당 기술 분야의 통상의 기술자에게 알려져 있듯이, 상기 웨이퍼(102)의 사이즈에 따라 다수의 이러한 장치(1900)가 제공될 수 있다. 리소그래피 및 박막 소재 증착과 같은 잘 알려진 공정들이 이러한 장치의 제조에 사용될 수 있다. 또한 2008 단계에서, 각 장치는 상기 장치(1900)의 적어도 둘 이상의 부분을 서로로부터 분리한 클리어 존을 적어도 하나 이상 갖도록 배치된다.
다음 2012 단계에서, 적어도 각 장치(1900) 아래 상기 웨이퍼의 하부면에 신축성 필름이 부착된다. 그 대신에 접착 테이프(adhesive tape) 또는 도금된 금속(plated metal)이 상기 신축성 필름 대신에 사용될 수 있다. 그 후 2016 단계에서, 각 장치의 상부면에서부터 상기 신축성 필름으로 상기 웨이퍼의 각각의 클리어 존이 제거된다. 금지 구역(free zone)이 제거되고 나면, 2020 단계에서 각각의 개별 장치는 필요에 따라 이후 추가적인 처리를 위해 상기 웨이퍼로부터 잘린다.
이제 도 22a 상기 장치(1900)의 단면을 참조하면, 상기 기판(102)은 필름(2102)과 같은 하부면에 부착된 신축성 소재 조각을 포함한다. 단지 설명을 위해, 상기 제1 부분(1904)은 상부면에 노출되어 있는 두 개의 커넥션 패드(2108, 2112)를 갖는 것으로 도시된다. 이러한 커넥션 패드는 상술한 것과 유사한 방식으로 형성될 수 있다. 물론, 해당 기술 분야의 통상의 기술자는 다중 커넥션 패드 및/또는 노출되지 않고 덮여 있는 패드가 있을 수 있음을 이해할 것이다. 상기 제2 부분(1908)은 커넥션 패드(2104)를 포함하고, 상기 제3 부분은 커넥션 패드(2116)을 포함한다. 각각의 제1 및 제2 클리어 존(1916, 1920)은 인접하는 부분들 중 하나로부터의 임의의 구성 요소가 없다.
방법(2000)의 2016 단계에 대한 레퍼런스에 대해 위에서 설명했듯이, 각 금지 구역(1916, 1920)은 신축성 필름 부분(2102)을 향해 아래로 제거된다. 상기 기판(102) 상의 상부 증착된 층 소재는 블레이드 절단, 레이저 절단, 적절한 마스킹의 에칭 작업 또는 앞서 말한 것들의 조합에 의해 제거될 수 있다. 도 22b에서 보여지듯, 상기 장치(1900)는 금지 구역(1916, 1920)을 제거한 결과다. 일부는 남아서 필름 부분(2102)의 신축성을 저해하지 않도록 모든 상기 웨이퍼 소재가 제거되어야 할 필요가 없다는 것에 주목해야 한다.
바람직하게, 신축성 부분(2102)은 상기 제1, 제2 및 제3 부분(1904, 1908, 1912)이 도 22c에서 보여지듯이 면외 방식으로 맞춰지도록 한다. 결국 면외 캐리어는 면외 제조 과정으로부터 생성된다.
그 결과, 도 23에서 보여지듯이 상기 장치(1900)의 면외 배치가 가능하도록 이뤄진다. 여기서, PCB와 같은 기판(2202)은 그 상부면에 탑재된 가이드나 서포트(2204)를 포함한다. 상기 제1 부분(1904)과 제3 부분(1912)이 서로에게 예정된 각도에 있도록 상기 장치(1900)은 이후 위에서 설명한 것과 비슷한 방식으로 상기 서포트(2204) 상에 배치된다. 상기 장치(1900)는 에폭시나 다른 공지의 메커니즘에 의해 부착될 수 있다. 장치(1900)의 예시에서 제2 부분이 없다는 것에 주목해야 하며, 이는 있을 수도 있지만 간단히 설명하기 위해 두 부분만 보여진다. 상기 기판(2202)은 상기 제3 부분(1912)의 커넥션 패드(2116)로 연결하기 위해 기판 콘택 패드(2212)를 포함할 수 있다. 선택적으로, 본드 와이어(2216)에 의해 상기 기판 콘택 패드(2212)로 연결하기 위해 기판 콘택 패드(2116)는 범프 공정에서 제공된 범프(2208)를 포함할 수 있다. 해당 기술 분야의 통상의 기술자는 이러한 연결을 제공하기 위한 많은 공지된 방법들이 있다는 것을 이해할 것이다.
이제 도 24a를 참조하면, 본 발명의 실시예는 장치(2400)를 포함하고, 이는 도 3d에 도시된 상기 장치(300)의 구조와 비슷하며, 상기 틈의 다른 대안을 포함한다. 여기서, 다른 부분들에 대해 다양한 배치가 가능한 일 부분에서 보여지듯이 틈에는 이전 실시예들에서 보인 곧은 벽보다는 각진 벽이 있다. 상기 장치(2400)의 생성을 위해 처음에는 제1 웨지 틈(2404)이 V 모양의 블레이드 절단과 같은 기판 소재(102) 내에서 만들어진다. 물론, 해당 기술 분야의 통상의 기술자는 상기 제1 웨지 틈을 만들기 위해 다른 방법이나 도구가 사용될 수 있다는 것을 이해할 것이다. 하지만 상부 절연층(314)을 따라 접힘부를 생성하는 하부 절연층(310)과 연결 스트립(312) 아래에서 상기 블레이드 절단은 패시베이션층(308)이 손상되지 않도록 조정된다. 따라서, 블레이드는 하부 패시베이션층(308)으로부터의 거리 W 보다 가깝지 않게 소재를 제거하도록 설정된다. 상기 제1 웨지 틈(2404)은 블레이드의 소재, 날카로움이나 다른 설계 고려사항에 따라 선택된 초기각 V 를 가질 수 있다.
이어서, 도 24b에서 보여지듯이, 상기 제1 웨지 틈(2404)은 확장된 웨지 틈(2406)을 생성하도록 변형된다. 예를 들면, 공지의 리소그래피 공정과 같은 것들로 기판 소재(102)를 에칭해서 상기 확장된 웨지 틈(2406)이 생성될 수 있다. 당연히 해당 기술 분야의 통상의 기술자들은 상기 확장된 웨지 틈을 생성하기 위해 다른 방법이나 도구가 사용될 수 있다는 것을 이해할 것이다. 그 결과, 상기 확장된 웨지 틈(2406)은 보다시피 너비 T 를 갖는 "평평한" 부분을 가진다.
도 24c에서 보여지듯이, 다이 부착 필름 층(2408)은 상기 기판(102)의 바닥을 가로질러 놓이고 결국 상기 확장된 웨지 틈(2406)을 덮는다. 상기 다이 부착 필름(2408)은 신축성이 있고 어느 정도의 점착성을 가지며 이러한 다이 부착 필름은 Hitachi Chemical Company와 같은 곳으로부터 이용 가능하다.
상기 확장된 웨지 틈(2406)과 다이 부착 필름(2408)의 공급은 제1 및 제2 부분(2412, 2416)이 서로에게 예정된 각도로 배열되도록 한다. 따라서, 위에서 설명했듯이, 상기 제1 부분(2412)은 상기 접힘부의 작동으로 상기 제2 부분(1416)에 대해 이동될 수 있고 그 결과 도 25에서 보여지는 구성이 된다. 보다시피, 상기 확장된 웨지 틈(2406)은 상기 제2 부분(2416)에 대한 상기 제1 부분(2412)의 이동으로 줄어든다. 신축성 필름인 상기 다이 부착 필름(2408)은 상기 웨지 틈(2406)으로 말리는 경향이 있다. 일반적으로 너비 T 는 상기 필름(1408) 두께의 약 두 배 정도이다.
다이 부착 필름(2408)의 점착성 때문에, 상기 장치(2400)는 후속 조립체에서의 상기 장치(2400)의 설치를 용이하게 할 방향으로 유지될 것이다.
이제 도 26을 참조하면, 본 발명의 다른 실시예에서, 장치(2600)는 도 13에 도시된 상기 장치(1300)의 변형예로 다수의 확장된 웨지 갭(wedge gaps)(2406-1, 2406-2)과 함께 제공될 수 있다. 상기 다이 부착 필름(2408)은 상기 장치(2600)가 도 27에 보이는 바와 같이 "U" 모양으로 접힐 수 있도록 한다.
여기 설명된 상기 패키징이 전자 나침반과 같은 자기 센서에 적용될 수 있음을 주목하여야 한다. 또한, 상기 패키징은 웨이퍼 또는 유사 평면 기판에 배치할 수 있는 임의의 회로 외에도 가속도 센서(accelerometer sensors), 자이로스코프 센서(gyroscope sensors) 및 전기장 센서(electrical field sensors)에 적용될 수 있다.
나아가, 장치는 상기 기판의 다른 구성을 제공하기 위해 상부면에 하나 그리고 하부면에 다른 하나와 같은 여러 접힘부를 가질 수 있다.
결국 본 발명의 실시예들 중 적어도 하나 이상이 가진 몇몇 특징으로 인해, 다양한 변형, 수정 및 향상이 해당 기술 분야의 통상의 기술자들에게 쉽게 발생할 것이다. 이러한 변형, 수정 및 향상은 드러난 내용의 일부에 불과하며 본 발명의 범위 내에 있도록 한다. 따라서, 앞서 말한 설명 및 도안은 단지 예를 든 것이고, 본 발명의 범위는 추가된 청구항의 적절한 구성과 그에 대응하는 것에 따라 결정되어야 한다.

Claims (55)

  1. 제1 상부면(first upper surface)을 포함하는 제1 기판부(first substrate portion);
    제2 상부면을 포함하는 제2 기판부; 및
    상기 제1 기판부를 상기 제2 기판부로 연결하는 접이식 가교부(foldable bridge portion)를 포함하되,
    상기 접이식 가교부는,
    상기 제1 기판부에서 상기 제2 기판부까지 뻗은 연결 스트립(coupling strip); 및
    상기 연결 스트립의 일부에 해당하고 상기 제1 및 제2 기판부 사이에 생긴 틈(gap); 을 포함하는 것을 특징으로 하는 접이식 기판(foldable substrate).
  2. 제 1항에 있어서,
    상기 제1 및 제2 기판부는 동일한 단일 반도체 웨이퍼 기판(single semiconductor wafer substrate)으로부터 기인하는 것을 특징으로 하는 접이식 기판.
  3. 제 2항에 있어서,
    틈은 상기 단일 반도체 웨이퍼 기판으로부터 끊어진 것을 특징으로 하는 접이식 기판.
  4. 제 2항에 있어서,
    제1 및 제2 회로(circuitry) 중 적어도 하나는 하나 이상의 자기장 센서(magnetic field sensor)를 포함하는 것을 특징으로 하는 접이식 기판.
  5. 제 2항에 있어서,
    제2 회로는 제2 절연층(insulating layer)의 개구부(opening)를 통해 접근 가능한 콘택 패드(contact pad)를 하나 이상 포함하는 것을 특징으로 하는 접이식 기판.
  6. 제 5항에 있어서,
    하나 이상의 상기 콘택 패드는 땜납(solder)을 받아들이도록 구성되는 것을 특징으로 하는 접이식 기판.
  7. 제 1항에 있어서,
    상기 연결 스트립은 반복적 휨성 소재(repeatably bendable material)를 포함하는 것을 특징으로 하는 접이식 기판.
  8. 제 1항에 있어서,
    제1 면에 배치된 제1 회로; 및
    제2 면에 배치된 제2 회로; 를 더 포함하는 것을 특징으로 하는 접이식 기판.
  9. 제 8항에 있어서,
    접이식 가교부는 상기 제1 회로를 상기 제2 회로에 전기적으로 연결하는 것을 특징으로 하는 접이식 기판.
  10. 제 8항에 있어서 상기 제1 회로는,
    제1 방향(first direction)을 따라 자기장을 감지하는 제1 자기장 센서(magnetic field sensor); 및
    제2 방향을 따라 자기장을 감지하는 제2 자기장 센서; 를 포함하는 것을 특징으로 하는 접이식 기판.
  11. 제 10항에 있어서,
    상기 제1 및 제2 방향이 서로 직교하는 것과 같이, 상기 제1 및 제2 자기장 센서가 서로에 대하여 맞춰지는 것을 특징으로 하는 접이식 기판.
  12. 제 10항에 있어서 제2 회로는,
    제3 방향을 따라 자기장을 감지하는 제3 자기장 센서를 포함하는 것을 특징으로 하는 접이식 기판.
  13. 제 1항에 있어서,
    상기 접이식 가교부는 상기 제1 기판부에서 상기 제2 기판부까지 뻗은 제1 절연층을 더 포함하며,
    상기 연결 스트립은 상기 제1 절연층 부분에 배치되는 것을 특징으로 하는 접이식 기판.
  14. 제 13항에 있어서,
    상기 접이식 가교부는 상기 제1 기판부에서 상기 제2 기판부까지 뻗은 제2 절연층을 더 포함하며,
    상기 제2 절연층은 상기 연결 스트립 부분에 배치되는 것을 특징으로 하는 접이식 기판.
  15. 제 14항에 있어서,
    각각의 상기 제1 절연층, 연결 스트립 및 제2 절연층은 반복적 휨성 소재를 포함하는 것을 특징으로 하는 접이식 기판.
  16. 제 13항에 있어서,
    상기 접이식 가교부는 하나 이상의 반복적 휨성 금속 스트립(repeatably bendable metal strip)을 더 포함하는 것을 특징으로 하는 접이식 기판.
  17. 제 16항에 있어서,
    하나 이상의 금속 스트립은 제1 절연층 일부에 배치되는 것을 특징으로 하는 접이식 기판.
  18. 제 1항에 있어서,
    상기 접이식 가교부 아래의 출발 기판(starting substrate)으로부터 소재(material)를 제거함으로써 상기 틈이 생기고,
    상기 출발 기판 내의 상기 틈은 서로 평행한 반대 벽(opposing walls)으로 만들어지는 것을 특징으로 하는 접이식 기판.
  19. 제 1항에 있어서,
    상기 접이식 가교부 아래의 출발 기판으로부터 소재를 제거함으로써 상기 틈이 생기고,
    상기 출발 기판 내의 상기 틈은 서로 평행하지 않은 반대 벽으로 만들어지는 것을 특징으로 하는 접이식 기판.
  20. 웨이퍼 본체부(wafer body portion), 상부면(upper surface) 및 하부면(lower surface)을 갖는 웨이퍼 기판을 제공하는 단계;
    상기 웨이퍼 기판의 제1 기판부와 제2 기판부를 정의하는 단계;
    상기 제1 기판부에서 상기 제2 기판부까지 뻗은 접이식 가교부를 제공하는 단계; 및
    상기 웨이퍼 본체부의 일부를 제거하는 단계; 및
    적어도 상기 접이식 가교부의 일부에 해당하는 틈을 생성하는 단계; 를 포함하는 접이식 기판을 제조하는 방법.
  21. 제 20항에 있어서 접이식 가교부를 제공하는 단계는,
    상기 제1 기판부에서 상기 제2 기판부까지 뻗은 반복적 휨성 금속 스트립을 하나 이상 제공하는 단계를 더 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  22. 제 20항에 있어서 웨이퍼 본체부의 일부를 제거하는 단계는,
    블레이드 절단(blade sawing) 단계;
    레이저 절단(laser sawing) 단계; 및
    마스크 에칭(masked etching) 단계; 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  23. 제 20항에 있어서 접이식 가교부를 제공하는 단계는,
    상기 제1 기판부에서 상기 제2 기판부까지 뻗은 제1 연결 스트립을 제공하는 단계를 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  24. 제 23항에 있어서 접이식 가교부를 제공하는 단계는,
    상기 제1 연결 스트립 아래 상기 제1 기판부에서 상기 제2 기판부까지 뻗은 상부면의 일부에 제1 패시베이션층(passivation layer)을 배치하는 단계를 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  25. 제 23항에 있어서 웨이퍼 본체부의 일부를 제거하는 단계는,
    하부면에서 시작하는 단계, 소재를 제거하는 단계 및 연결 스트립을 그대로 유지하는 단계를 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  26. 제 25항에 있어서 웨이퍼 본체부의 일부를 제거하는 단계는,
    서로 평행한 반대 벽을 갖는 틈을 생성하기 위해 웨이퍼 본체 소재를 제거하는 단계를 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  27. 제 25항에 있어서 웨이퍼 본체부의 일부를 제거하는 단계는,
    서로 평행하지 않은 반대 벽을 갖는 틈을 생성하기 위해 웨이퍼 본체 소재를 제거하는 단계를 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  28. 제 23항에 있어서,
    상기 제1 기판부에서 상기 제2 기판부까지 뻗어있고 상기 제1 연결 스트립과 동일 평면 상에 있는 적어도 하나의 금속 스트립을 배치하는 단계를 더 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  29. 제1 상부면과 제1 하부면을 갖는 제1 기판부;
    제2 상부면과 제2 하부면을 갖는 제2 기판부; 및
    상기 제1 기판부를 상기 제2 기판부로 연결하는 접힘부(foldable portion); 를 포함하되,
    상기 접힘부는 제1 및 제2 하부면에 부착되는 탄성재(flexible material)를 포함하는 것을 특징으로 하는 접이식 기판.
  30. 제 29항에 있어서,
    상기 탄성재는 신축성 필름(flexible film)과 금속 중 하나인 것을 특징으로 하는 접이식 기판.
  31. 제 29항에 있어서,
    상기 제1 상부면에 배치된 제1 회로; 및
    상기 제2 상부면에 배치된 제2 회로; 중 적어도 하나를 더 포함하는 것을 특징으로 하는 접이식 기판.
  32. 제 29항에 있어서,
    상기 제1 기판부에 배치되어 제1 방향을 따라 자기장을 감지하기 위한 제1 자기장 센서; 및
    상기 제2 기판부에 배치되어 제2 방향을 따라 자기장을 감지하기 위한 제2 자기장 센서; 를 더 포함하는 것을 특징으로 하는 접이식 기판.
  33. 제 32항에 있어서,
    상기 제1 및 제2 기판부가 서로 직각으로 놓일 때 상기 제1 및 제2 방향이 서로 직교하는 것과 같이, 상기 제1 및 제2 자기장 센서가 서로에 대하여 맞춰지는 것을 특징으로 하는 접이식 기판.
  34. 제 29항에 있어서,
    상기 접힘부에 해당하는 출발 기판 내 틈을 생성하기 위해 상기 출발 기판으로부터 소재를 제거함으로써 상기 제1 및 제2 기판부가 생기는 것을 특징으로 하는 접이식 기판.
  35. 제 34항에 있어서,
    상기 출발 기판 내 상기 틈은 서로 평행한 반대 벽으로 생성되는 것을 특징으로 하는 접이식 기판.
  36. 제 34항에 있어서,
    상기 출발 기판 내 상기 틈은 서로 평행하지 않은 반대 벽으로 생성되는 것을 특징으로 하는 접이식 기판.
  37. 본체부, 상부면 및 하부면을 갖는 웨이퍼를 제공하는 단계;
    상기 본체부를 통해 상기 상부면에서 상기 하부면으로 아래 방향으로 뻗은 회로금지구역(circuitry-free zone)을 하나 이상 정의하는 단계;
    하나 이상 정의된 각 회로금지구역의 적어도 아래에서 상기 웨이퍼의 하부면에 반복적 휨성 소재를 부착하는 단계; 및
    상기 웨이퍼의 상단면으로부터 아래로, 반복적 휨성 소재의 제거 없이, 정의된 상기 회로금지구역에 해당하는 상기 본체부의 일부를 제거하는 단계; 를 포함하는 접이식 기판을 제조하는 방법.
  38. 제 37항에 있어서 각 회로금지구역을 제거하는 단계는,
    블레이드 절단 단계;
    레이저 절단 단계; 및
    마스크 에칭 단계; 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  39. 제 37항에 있어서,
    상기 반복적 휨성 소재는 필름과 금속 중 하나인 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  40. 제 37항에 있어서,
    회로금지구역이 정의되지 않은 상기 웨이퍼의 상부면 상에서 하나 이상의 장치를 제공하는 단계를 더 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  41. 제 37항에 있어서 각각의 정의된 회로금지구역을 제거하는 단계는,
    해당 웨이퍼 본체부 전체보다는 작게 제거하는 단계를 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
  42. 제1 및 제2 방향이 서로 직각이며, 각각의 제1 및 제2 방향을 따라 자기장을 감지하기 위해 그 위에 배치된 제1 및 제2 자기장 센서를 가지는 제1 기판부;
    제3 방향을 따라 자기장을 감지하기 위해 그 위에 배치된 제3 자기장 센서를 가지는 제2 기판부; 및
    상기 제1 기판부를 상기 제2 기판부와 연결하는 접이식 가교부; 를 포함하며,
    상기 접이식 가교부는
    제1 절연층;
    상기 제1 기판부에서 상기 제2 기판부로 뻗어 있고 상기 제1 절연층 부분에 배치된 연결 스트립;
    상기 연결 스트립 부분에 배치된 제2 절연층; 및
    상기 제1 및 제2 기판부 사이에 생긴 틈; 을 포함하는 것을 특징으로 하는 삼축 자력계(three-axis magnetometer).
  43. 제 42항에 있어서,
    각각의 제1 및 제2 기판부는 반도체 소재(semiconductor material)를 포함하는 것을 특징으로 하는 삼축 자력계.
  44. 제 42항에 있어서,
    상기 접이식 가교부는 하나 이상의 반복적 휨성 금속 스트립을 더 포함하는 것을 특징으로 하는 삼축 자력계.
  45. 제 44항에 있어서,
    하나 이상의 금속 스트립이 제1 절연층의 일부에 배치되는 것을 특징으로 하는 삼축 자력계.
  46. 제 44항에 있어서,
    제2 기판부는 제2 절연층의 개구부를 통해 접근 가능한 커넥션 패드(connection pad)를 하나 이상 포함하는 것을 특징으로 하는 삼축 자력계.
  47. 제 46항에 있어서,
    제1 기판부를 통해 뻗어 있고 하나 이상의 커넥션 패드와 연결된 적어도 하나의 비아(via)를 더 포함하는 것을 특징으로 하는 삼축 자력계.
  48. 제 46항에 있어서,
    하나 이상의 상기 커넥션 패드는 땜납을 받아들이도록 구성되는 것을 특징으로 하는 삼축 자력계.
  49. 제 42항에 있어서,
    상기 틈은 출발 반도체 기판(starting semiconductor substrate)으로부터 소재를 제거함으로써 생기는 것을 특징으로 하는 삼축 자력계.
  50. 제 49항에 있어서,
    상기 출발 기판의 상기 틈은 서로 평행한 반대 벽으로 만들어지는 것을 특징으로 하는 삼축 자력계.
  51. 제 49항에 있어서,
    상기 출발 기판의 상기 틈은 서로 평행하지 않은 반대 벽으로 만들어지는 것을 특징으로 하는 삼축 자력계.
  52. 제 42항에 있어서,
    각각의 상기 제1 절연층, 연결 스트립 및 제2 절연층은 상기 제1 기판부에서 상기 제2 기판부로 뻗어 있는 것을 특징으로 하는 삼축 자력계.
  53. 제 42항에 있어서,
    각각의 상기 제1 절연층, 연결 스트립 및 제2 절연층은 반복적 휨성 소재를 포함하는 것을 특징으로 하는 삼축 자력계.
  54. 제 1항에 있어서,
    상기 제1 기판부의 제1 하부면 및 상기 제2 기판부의 제2 하부면에 부착된 신축성 소재를 더 포함하고,
    상기 신축성 소재는 제1 및 제2 기판부 사이에 생긴 상기 틈을 지나는 것을 특징으로 하는 접이식 기판.
  55. 제 20항에 있어서,
    상기 제1 기판부의 제1 하부면에서 상기 제2 기판부의 제2 하부면으로 뻗은 상기 틈을 지나는 신축성 소재를 제공하는 단계를 더 포함하는 것을 특징으로 하는 접이식 기판을 제조하는 방법.
KR1020147029451A 2012-03-21 2013-03-13 접이식 기판 KR101681175B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/426,341 2012-03-21
US13/426,341 US20130249542A1 (en) 2012-03-21 2012-03-21 Foldable substrate
PCT/US2013/030792 WO2013142185A1 (en) 2012-03-21 2013-03-13 Foldable substrate

Publications (2)

Publication Number Publication Date
KR20150006835A true KR20150006835A (ko) 2015-01-19
KR101681175B1 KR101681175B1 (ko) 2016-12-01

Family

ID=49211188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029451A KR101681175B1 (ko) 2012-03-21 2013-03-13 접이식 기판

Country Status (7)

Country Link
US (1) US20130249542A1 (ko)
JP (1) JP2015520840A (ko)
KR (1) KR101681175B1 (ko)
CN (1) CN104204754B (ko)
DE (1) DE112013001580T5 (ko)
TW (1) TWI664707B (ko)
WO (1) WO2013142185A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086012A (ko) * 2019-12-31 2021-07-08 한국과학기술원 칩 스케일 원자시계

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934257B1 (en) * 2012-05-30 2015-01-13 Juniper Networks, Inc. Apparatus and methods for coplanar printed circuit board interconnect
US9202789B2 (en) * 2014-04-16 2015-12-01 Qualcomm Incorporated Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10697800B2 (en) * 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
DE102017206105A1 (de) * 2017-04-10 2018-10-11 Robert Bosch Gmbh Verfahren zum Herstellen eines elektronischen Steuermoduls
US11628275B2 (en) 2018-01-31 2023-04-18 Analog Devices, Inc. Electronic devices
CN114341659A (zh) * 2019-09-06 2022-04-12 利盟国际有限公司 一种用于读取磁性puf的传感器阵列
US12074077B2 (en) * 2020-11-19 2024-08-27 Apple Inc. Flexible package architecture concept in fanout
CN114093770A (zh) * 2021-10-27 2022-02-25 珠海越亚半导体股份有限公司 埋嵌封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110126632A1 (en) * 2009-11-30 2011-06-02 Freescale Semiconductor, Inc. Laterally integrated mems sensor device with multi-stimulus sensing
KR101099586B1 (ko) * 2010-11-12 2011-12-28 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지
US20120007598A1 (en) * 2010-07-09 2012-01-12 Invensense, Inc. Micromachined magnetic field sensors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3213359A (en) * 1963-01-15 1965-10-19 Gen Dynamics Corp Non-inductive hall-cell magnetometer
US5008496A (en) * 1988-09-15 1991-04-16 Siemens Aktiengesellschaft Three-dimensional printed circuit board
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5754409A (en) * 1996-11-06 1998-05-19 Dynamem, Inc. Foldable electronic assembly module
US6021048A (en) * 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
WO2003009319A1 (en) * 2001-07-17 2003-01-30 Redwood Microsystems, Inc. Micro-electromechanical sensor
US7378566B2 (en) * 2002-12-13 2008-05-27 Kimberly-Clark Worldwide, Inc. Absorbent core including folded substrate
US7294591B2 (en) * 2002-12-13 2007-11-13 Kimberly-Clark Worldwide, Inc. Absorbent composite including a folded substrate and an absorbent adhesive composition
US7153256B2 (en) * 2003-03-07 2006-12-26 Neuronetics, Inc. Reducing discomfort caused by electrical stimulation
US7057116B2 (en) * 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
US7399054B2 (en) * 2005-10-11 2008-07-15 Silverbrook Research Pty Ltd Printhead assembly comprising wicking channel
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
US7655527B2 (en) * 2006-11-07 2010-02-02 Infineon Technologies Austria Ag Semiconductor element and process of manufacturing semiconductor element
US8201325B2 (en) * 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
US8080736B2 (en) * 2009-02-18 2011-12-20 Teledyne Scientific & Imaging, Llc Non-planar microcircuit structure and method of fabricating same
US9278655B2 (en) * 2011-08-08 2016-03-08 Faurecia Interior Systems, Inc. Foldable substrates for motor vehicles and methods for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110126632A1 (en) * 2009-11-30 2011-06-02 Freescale Semiconductor, Inc. Laterally integrated mems sensor device with multi-stimulus sensing
US20120007598A1 (en) * 2010-07-09 2012-01-12 Invensense, Inc. Micromachined magnetic field sensors
KR101099586B1 (ko) * 2010-11-12 2011-12-28 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086012A (ko) * 2019-12-31 2021-07-08 한국과학기술원 칩 스케일 원자시계

Also Published As

Publication number Publication date
CN104204754B (zh) 2017-03-01
WO2013142185A1 (en) 2013-09-26
DE112013001580T5 (de) 2014-11-27
TW201351596A (zh) 2013-12-16
US20130249542A1 (en) 2013-09-26
TWI664707B (zh) 2019-07-01
JP2015520840A (ja) 2015-07-23
WO2013142185A8 (en) 2013-11-28
KR101681175B1 (ko) 2016-12-01
CN104204754A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
KR101681175B1 (ko) 접이식 기판
JP5977780B2 (ja) 垂直ダイ・チップオンボード
EP1156705B1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
EP2053415B1 (en) Integrated 3-axis field sensor and fabrication methods
US8969101B1 (en) Three axis magnetic sensor device and method using flex cables
JP2005345473A (ja) 複数個の構成ユニットを含むジャイロセンサ及びその製造方法
US8459112B2 (en) Systems and methods for three dimensional sensors
CN1853113B (zh) 制造电子器件的方法
KR100562874B1 (ko) 전자나침반용 수직축 박막 플럭스게이트 소자의 조립 방법
JP2010237058A (ja) センサ装置およびその製造方法
KR101306158B1 (ko) 3축 지자기 센서 패키지 및 그 제조방법
WO2004006178A1 (en) Wire positioning and mechanical attachment for a radio-frequency identification device
JP2016138774A (ja) センサ装置およびセンサ装置の製造方法
JP2007113919A (ja) ３軸半導体センサ
KR101090990B1 (ko) 지자기 센서 및 그의 제조방법
KR100801276B1 (ko) 하이브리드형 지자기 센서 및 그 제조방법
CN111463187B (zh) 基于系统级封装的柔性装置及其制造方法
US20150355219A1 (en) Multi-axis sensor
JP2014105997A (ja) 電子部品及びその製造方法
JP2011137689A (ja) 機能ブロック、機能デバイス、及び該機能ブロックの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 4