JP2011137689A - 機能ブロック、機能デバイス、及び該機能ブロックの製造方法 - Google Patents

Abstract

【課題】ボンディングワイヤを用いずに、機能ブロックの回路面を実装基板に対して立てて配線できる機能ブロック、該機能ブロックを実装した機能デバイス、及び、該機能ブロックの製造方法の提供。
【解決手段】基板１の一面１ａに、機能素子Ｆ及び該機能素子Ｆに電気的に接続された第一の回路２が配された機能ブロック１０であって、一面１ａに配された導体６からなる凸部３が設けられ、且つ凸部３は第一の開口部１１及び第二の開口部１２を有する樹脂層４により覆われており、導体６と第一の回路１１とが第一の開口部１１を通して電気的に接続されていることを特徴とする機能ブロック１０。
【選択図】図１

Description

本発明は、機能ブロック、機能デバイス、及び該機能ブロックの製造方法に関する。

近年、パーソナルコンピュータ、携帯用情報機器、電子交換機などの電子機器の小型化が求められており、これらの電子機器に用いられる電子部品においても、小型化、薄型化、軽量化、及び高機能化が強く要求されている。

電子機器に搭載されるセンサモジュールにおいても例外ではなく、例えば、電子機器の姿勢を検出する姿勢検出装置として、特許文献１に記載のものが知られている。
この姿勢検出装置は、２軸の磁束を検出できる磁気センサと、２軸の加速度センサを用いた傾斜センサと、演算回路とで構成されている。この磁気センサは、センサ表面に平行な方向の地磁気成分を検知することが可能である。しかし、この磁気センサのみでは、姿勢検出装置が傾斜した場合に方位測定の誤差が大きくなってしまう。このため、姿勢検出装置の傾斜を傾斜センサを用いて検知して、方位測定における誤差を演算回路よって補正することが行われている。

また、２軸の磁気センサであると、地磁気の伏角の影響を受けて方位測定の誤差が生じる問題がある。このため、垂直方向の磁界を検出するための磁気センサを加えた３軸の磁気センサが開示されている（特許文献２参照）。

ここで、実装基板に対する垂直方向の磁界を検出する３軸目の磁気センサは、実装基板に対する平面方向の磁界を検出する１軸目及び２軸目の磁気センサと同様の磁気センサを物理的に実装基板に対して垂直に立てて設置する必要がある。垂直に立てられた磁気センサの回路と実装基板の回路とを電気的に接続させる方法として、金ワイヤからなるボンディングワイヤで配線して実装することが従来行われている（特許文献２参照）。

特許第３５７６７２８号公報 特許第３７８１０５６号公報

ところが、前記従来のボンディングワイヤを用いた実装方法（図１０）では、磁気センサや加速度センサ（傾斜センサ）等の機能ブロックから出力される電気信号が、実装基板側に配された信号処理用ＩＣ等のチップ部品に伝送される際に劣化してしまう問題がある。より詳細には、ボンディングワイヤによる前記接続は電気的にみてインダクタンス成分を多く含んでおり、ボンディングワイヤが長くなると該インダクタンスが大きくなる傾向があるため、機能ブロックから出力されるアナログ信号の波形の劣化が生じ易いという問題がある。

本発明は、上記事情に鑑みてなされたものであり、ボンディングワイヤを用いずに、機能ブロックの回路面を実装基板に対して立てて配線できる機能ブロック、該機能ブロックを実装した機能デバイス、及び該機能ブロックの製造方法を提供することを課題とする。

本発明の請求項１に記載の機能ブロックは、基板の一面に、機能素子及び該機能素子に電気的に接続された第一の回路が配された機能ブロックであって、前記一面に配された導体からなる凸部が設けられ、且つ前記凸部は第一の開口部及び第二の開口部を有する樹脂層により覆われており、前記導体と前記第一の回路とが前記第一の開口部を通して電気的に接続されていることを特徴とする。
本発明の請求項２に記載の機能ブロックは、請求項１において、前記導体の内部に、樹脂ポストが設けられていることを特徴とする。
本発明の請求項３に記載の機能ブロックは、請求項１又は２において、前記基板の縦断面に沿って前記凸部の一断面を見たとき、前記凸部はＬ字状をなしていることを特徴とする。
本発明の請求項４に記載の機能ブロックは、請求項１〜３のいずれか一項において、前記第二の開口部は、前記凸部において、前記基板の一面と対向しない面に形成されていることを特徴とする。
本発明の請求項５に記載の機能ブロックは、請求項１〜４のいずれか一項において、前記機能素子は、磁気センサ又は加速度センサであることを特徴とする。
本発明の請求項６に記載の機能ブロックは、請求項１〜５のいずれか一項において、前記第二の開口部により露呈された前記導体の領域に、バンプが配されていることを特徴とする。
本発明の請求項７に記載の機能デバイスは、請求項６に記載の機能ブロックと、第二の回路を備えた実装基板とからなる機能デバイスであって、前記機能ブロックと前記第二の回路とが前記バンプを介して電気的に接続されていることを特徴とする。

本発明の請求項８に記載の機能ブロックの製造方法は、基板の一面に、機能素子及び該機能素子に電気的に接続された第一の回路が配され、前記一面に配された導体からなる凸部が設けられ、且つ前記凸部は第一の開口部及び第二の開口部を有する樹脂層により覆われており、前記第一の開口部を通して前記導体と前記第一の回路とが電気的に接続されている機能ブロックの製造方法であって、前記機能素子及び前記第一の回路が一面に配された前記基板を用いて、前記第一の回路上の少なくとも一部に、前記第一の開口部を有する第一の樹脂層を形成する工程Ａと、前記第一の樹脂層上に、前記第一の開口部を通して前記第一の回路に導通する第一の導体を形成する工程Ｂと、前記第一の導体に導通する第二の導体を形成する工程Ｃと、前記第一の導体及び前記第二の導体を第二の樹脂層によって被覆して前記第二の開口部を形成する工程Ｄと、を少なくとも有することを特徴とする。

本発明の請求項９に記載の機能ブロックの製造方法は、基板の一面に、機能素子及び該機能素子に電気的に接続された第一の回路が配され、前記一面に配された導体からなる凸部が設けられ、且つ前記凸部は第一の開口部及び第二の開口部を有する樹脂層により覆われており、前記第一の開口部を通して前記導体と前記第一の回路とが電気的に接続されている機能ブロックの製造方法であって、前記機能素子及び前記第一の回路が一面に配された前記基板を用いて、前記第一の回路上の少なくとも一部に、前記第一の開口部を有する第一の樹脂層を形成する工程Ｈと、前記第一の樹脂層上に樹脂ポストを形成する工程Ｉと、前記第一の樹脂層及び前記樹脂ポスト上に、前記第一の開口部を通して前記第一の回路に導通する導体を形成する工程Ｊと、前記導体を第二の樹脂層によって被覆して前記第二の開口部を形成する工程Ｋと、を少なくとも有することを特徴とする。

本発明の機能ブロック及び機能デバイスによれば、機能ブロックを構成する回路面を実装基板に対して立てて、ボンディングワイヤよりも信頼性の高い方法で電気的に接続できる。さらに、前記機能ブロックと前記実装基板側に配された信号処理用ＩＣ等のチップ部品とを、短い距離の配線で電気的に接続できる。このため、前記機能ブロックから出力されるアナログ信号の波形の劣化を低減できる。
また、本発明の機能ブロックの製造方法によれば、機能ブロックを構成する回路のレイアウトに左右されずに、機能ブロックを構成する回路面の任意の位置に、任意の形状で、前記凸部を設けられるため、実装基板における該機能ブロックの設置部の形状に合わせた前記凸部を成形でき、実装が容易な機能ブロックを製造することができる。

（ａ）は本発明にかかる機能ブロック及び該機能ブロックを実装した機能デバイスの一例を示す斜視図であり、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図である。 本発明にかかる機能ブロックの別の一例を示す断面図である。 本発明にかかる機能ブロック及び該機能ブロックを実装した機能デバイスの別の一例を示す斜視図である。 本発明にかかる機能ブロックの製造方法の第一態様を示す断面図である。 本発明にかかる機能ブロックの製造方法の第一態様を示す断面図である。 本発明にかかる機能ブロックの製造方法の第一態様を示す断面図である。 本発明にかかる機能ブロックの製造方法の第二態様を示す断面図である。 本発明にかかる機能ブロックの製造方法の第二態様を示す断面図である。 本発明にかかる機能ブロックの製造方法の第二態様を示す断面図である。 従来のボンディングワイヤを用いた機能ブロックの実装方法を示す斜視図である。

＜機能ブロック、及び機能デバイスの実施形態例＞
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
図１（ａ）は、本発明にかかる機能ブロックの一例である機能ブロック１０、及び該機能ブロック１０を実装した機能デバイス３０の斜視図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿う断面図である。

機能ブロック１０は、基板１の一面１ａに、機能素子Ｆ及び該機能素子Ｆに電気的に接続された第一の回路２が配された機能ブロック１０であって、一面１ａに配された導体６からなる凸部３が設けられ、且つ凸部３は第一の開口部１１及び第二の開口部１２を有する樹脂層４により覆われており、第一の開口部１１を通して導体６と第一の回路２とが電気的に接続されている。

凸部３が基板１の一面１ａに設けられる位置としては、機能素子Ｆ及び第一の回路２の基板１の一面１ａにおける配置に応じて適宜定めらる。凸部３は、図１に示すように、基板１の一面１ａの端側（エッジ側）に設けられることが好ましい。凸部３が端側に設けられることにより、基板１の一面１ａを実装基板２１の実装面に対して略垂直に実装すると、該凸部３が機能ブロック１０を支えて、機能ブロック１０の倒れを防止しうる。

凸部３は、基板１の一面１ａから突き出る形状であればよく、機能ブロック１０を実装する機能デバイス３０を構成する実装基板２１の設置面に合わせて適宜成形される。図１（ｂ）の断面図では、凸部３は基板１の一面１ａから突き出たＬ字状をなしている。
凸部３がＬ字状であると、凸部３の一部は一面１ａから略垂直に突き出た突起領域３ａをなす。この場合、突起領域３ａの突き出す高さ（長さ）及び突起３ａの一面１ａにおける位置にもよるが、基板１の一面１ａを、機能ブロック１０を実装する機能デバイス３０の実装基板２１の設置面に対して略垂直に立てたときに、該突起領域３ａが機能ブロック１０の支えとして機能しうる。

図１に示すように、凸部３の突起領域３ａにおいて、基板１の一面１ａと対向しない面には、導体６を覆う樹脂層４が開口した第二の開口部１２が形成されている。第二の開口部１２にはバンプ７が配されており、該バンプ７を介して導体６と実装基板２１に配された第二の回路２２が電気的に接続されている。

凸部３において、第二の開口部１２を形成する位置は特に制限されないが、図１に示すように、基板１の一面１ａに対して略垂直であり、且つ実装基板２１に対向する面に第二の開口部１２を形成することが好ましい。
この場合、前述のように、機能ブロック１０を実装基板２１に立てて設置すると、凸部３が機能ブロック１０を支えることができ、さらに凸部３の第二の開口部１２を通して、凸部３をなす導体６と実装基板２１に配された第二の回路２２とを、例えばバンプ７を介して電気的に接続することができる。

導体６からなる凸部３を被覆する樹脂層４が有する第一の開口部１１の形状は、該第一の開口部１１を通して、基板１の一面１ａに配された第一の回路２と導体６とが電気的に接続できる形状であれば特に制限されない。

導体６からなる凸部３を被覆する樹脂層４が有する第二の開口部１２の形状は、該第二の開口部１２を通して、実装基板２１の設置面（実装面）に配された第二の回路２２と導体６とが電気的に接続できる形状であれば特に制限されない。
前述のようにバンプ７を介して第二の回路２２と導体６とを電気的に接続する場合、第二の開口部１２の形状は、バンプ７を十分に配しうる程度に導体６を露呈する形状であることが好ましい。

凸部３を構成する導体６中には、図２に示すように、樹脂からなる樹脂ポスト９が設けられていても良い。導体６は樹脂ポスト９及び樹脂層４ａ（４）上に形成され、樹脂層４ｂ（４）によって被覆されている。樹脂からなる樹脂ポスト９は任意の形状に成形し易いため、凸部３の形状を任意の形状にすることができる。また、樹脂ポスト９を設けた場合、導体６の厚みを減らせるため、導体６の電気抵抗を減少させることができ、凸部３を軽量化することができる。

凸部３を構成する導体６としては、導電性物質であって成形性の良い金属が好適に用いられる。なかでも、低抵抗率である銅が好ましい。
導体６を被覆する樹脂層４としては、絶縁性、耐熱性、成形性の良い樹脂が好適に用いられる。例えば、エポキシ樹脂、ポリイミド、ポリベンゾオキサゾールが好ましい。

基板１の材質としては、例えばガラス、サファイア、プラスチック、セラミックス等の絶縁体や、シリコン（Ｓｉ）等の半導体が挙げられる。図１に示す機能ブロック１０の基板１は、ウエハーサイズのセラミックス製基板から個片化（ダイシング）されたセラミックス基板を用いた例である。

基板１の一面１ａに配された第一の回路２は、例えば金属めっき膜で形成される。図１では第一の回路２の少なくとも一部が、基板１の厚み方向に見て、樹脂層４に被覆された導体６からなる凸部３と重なる位置にある。このように、第一の回路２の少なくとも一部の上に凸部３を設けることにより、凸部３をなす導体６を介して、第一の回路２と第二の回路２２とを電気的に接続することができ、機能ブロック１０上の機能素子Ｆの出力信号を、実装基板２１に配された第二の回路２２に低損失で伝送することができる。

機能素子Ｆとしては、磁気センサ又は加速度センサが好適なものとして例示できる。機能素子Ｆが磁気センサである場合、該磁気センサの磁気感知部は基板１の一面１ａと平行に設けられる。これにより前記磁気センサは基板１の一面１ａと略平行の磁界を検出する。ここで、前記磁気感知部を基板１の一面１ａと平行に設ける際に、該磁気感知部の向きを適宜調整することによって、基板１の一面１ａに平行な磁界のうち、特定の方向を向く磁界を検出することができる。

したがって、例えば機能ブロック１０を実装基板２１に実装する際、基板１の一面１ａを実装基板２１の実装面に対して略垂直に実装することにより、前記磁気感知部を有する磁気センサである機能素子Ｆが配された機能ブロック１０を、実装基板２１に対して略垂直方向（ｚ軸方向）の磁界を感知する磁気センサユニットＵ１とすることができる（図３参照）。

図３は、磁気センサユニットＵ１（機能ブロック１０）を実装した磁気デバイス３０Ａ（機能デバイス３０）の斜視図である。磁気センサユニットＵ１は、凸部３によって実装基板２１の第二の回路２２（不図示）に電気的に接続されている。また、ｘ軸方向の磁界を感知する磁気センサユニットＵ２、及びｙ軸方向の磁界を感知する磁気センサユニットＵ３は、はんだバンプ７ｂを介して第二の回路２２（不図示）上に載置され電気的に接続されている。また、信号処理用ＩＣ２３やその他のチップ部品２４も第二の回路２２（不図示）に電気的に接続されて実装されている。

ここで、磁気センサユニットＵ１〜Ｕ３における磁気感知部が配された基板面に着目する。磁気センサユニット２及び３の前記基板面は、実装基板２１の実装面と対向する面であるため、従来公知の実装方法であるバンプを介した電気的接続により実装できる。しかし、磁気センサユニットＵ１の前記基板面（基板１の一面１ａ）は、実装基板２１の実装面に対して略垂直な面であるため、凸部３及びバンプ７によって第二の回路２２に電気的に接続されている。凸部３及びバンプ７による電気的接続であるため、従来のボンディングワイヤによる接続と比べて、断線が少なく信頼性が高い。さらに、ボンディングワイヤによる接続に比べて、凸部３及びバンプ７による接続の方が短い配線距離で接続できるため、磁気センサユニットＵ１から出力されるアナログ信号の波形の劣化を低減して、信号処理用ＩＣ２３へ伝送することができる。

以上では機能素子Ｆが磁気センサである場合を説明したが、機能素子Ｆが加速度センサである場合も同様である。すなわち、前記磁気センサを加速度センサと読み換えて、前記磁気感知部を加速度感知部と読み換えて、前記磁気センサユニットを加速度センサユニットと読み換えて、前記磁界を加速度と読み換えることによって、磁気デバイス３０Ａの説明が加速度デバイスの説明となる。

＜機能ブロックの製造方法の第一実施態様＞
本発明にかかる機能ブロックの製造方法の第一実施態様を図面を示して説明する。
第一実施態様である機能ブロックの製造方法は、基板１の一面１ａに、機能素子Ｆ及び該機能素子Ｆに電気的に接続された第一の回路２が配され、一面１ａに配された導体６からなる凸部３が設けられ、且つ凸部３は第一の開口部１１及び第二の開口部１２を有する樹脂層４により覆われており、第一の開口部１１を通して導体６と第一の回路２とが電気的に接続されている機能ブロック１０の製造方法であって、少なくとも下記の工程Ａ〜Ｄを有する。

工程Ａでは、機能素子Ｆ及び第一の回路２が一面１ａに配された基板１を用いて、第一の回路２上の少なくとも一部に、第一の開口部１１を有する第一の樹脂層４ａ（４）を形成する。
工程Ｂでは、第一の樹脂層４ａ上に、第一の開口部１１を通して第一の回路２に導通する第一の導体６ａ（６）を形成する。
工程Ｃでは、第一の導体６ａ（６）に導通する第二の導体６ｂ（６）を形成する。
工程Ｄでは、第一の導体６ａ及び第二の導体６ｂを第二の樹脂層４ｂ（４）によって被覆して第二の開口部１２を形成する。

前記工程Ａでは、図４（ａ）に示すように、ウエハサイズの基板１における一面１ａの所定の区画（Ｓ１−Ｓ２間）に、機能素子Ｆ（不図示）及び該機能素子Ｆに電気的に接続された第一の回路２が予め配された基板１を用いる。第一の回路２の上に第一のフォトレジストからなる樹脂（不図示）を形成して適宜パターニングすることによって、図４（ｂ）に示すように、第一の回路２上の少なくとも一部に、第一の開口部１１を有する樹脂層４ａを形成する。

図４（ａ）において、点線Ｓ１及び点線Ｓ２は、前記ウエハサイズの基板１に形成される複数の機能ブロック１０同士が隣接する境界を示す線である。この線に沿って、後でダイシング（個片化）して、各機能ブロックを切り出す。
なお、図４（ａ）では、Ｓ１−Ｓ２間の長さを便宜上短く描いているが、この長さは機能ブロック１０の大きさに応じて適宜調整される。

前記工程Ｂでは、図４（ｃ）に示すように、第一の樹脂層４ａ上に、第二のフォトレジスト５ａ（５）を任意の形状で形成して、シード層を設けた後（不図示）、電解めっき法により第一の導体６ａを形成する（図５（ａ））。このとき、第一の導体６ａは、第一の開口部１１を通して第一の回路２に導通される。第一の導体６ａを形成した後、第二のフォトレジスト５ａを除去する。

前記シード層は、後段でめっきするための下準備であり、クロム、ニッケル、銅、チタン、タングステン等の金属からなる薄膜（厚さ０．０１〜１μｍ程度）である。該薄膜は、一種の金属からなる薄膜であっても良く、合金であっても良い。また、該薄膜は１層であっても良いが、２層以上の多層構造を持つことが望ましい。
２層以上の多層構造とした場合、例えば２層のうち下層として、第一の樹脂層４ａに密着性の良いクロムを使用し、上層として、後段で形成する第一の導体６ａに密着性の良い銅を使用することにより、第一の樹脂層４ａに対して密着性の良い第一の導体６ａを形成することができる。

前記工程Ｃでは、図５（ｂ）に示すように、基板１の一面１ａ、第一の導体６ａ及び第一の樹脂層４ａの上に第三のフォトレジスト５ｂ（５）を任意の形状で形成して、シード層を設けた後、電解めっき法により、第一の導体６ａ上に第二の導体６ｂを形成する。このとき、該第二の導体６ｂを、任意の形状で基板１の一面１ａから突き出るように形成することができる（図５（ｃ））。すなわち、基板１の一縦断面において、基板１の一面１ａからＬ字状に突き出た形状とすることができる。

また、第二の導体６ｂは第一の導体６ａに導通されているので、第一の導体６ａ及び第二の導体６ｂは一体の導体６としてみなすことができる。第二の導体６ｂを形成した後、第三のフォトレジスト５ｂを除去する。
導体６を構成する金属としては、特に制限されないが、低電気抵抗率の銅が望ましい。

前記工程Ｄでは、導体６及び第一の樹脂層４ａ上に、第四のフォトレジストからなる樹脂（不図示）を形成し、適宜パターニングすることによって、図６（ａ）に示すように、導体６を第二の樹脂層４ｂによって被覆して第二の開口部１２を形成することができる。このとき、第二の開口部１２において導体６が露呈するように、該第二の開口部１２の形状を、例えば円形状とする。

前記第四のフォトレジストからなる樹脂を形成する方法としては、スピンコート法、スプレーコート法が挙げられる。スプレーコート法の方が、導体６からなる突起３を被覆する用途に適している。

つづいて、第二の開口部１２で露呈している導体６以外の領域に、第五のフォトレジスト５ｃ（５）を形成して（図６（ｂ））、はんだを載せない領域をマスキングした後、シード層を形成し、さらに電解めっき法によって、第二の開口部１２において露呈する導体６の表面にはんだバンプ７（はんだめっき膜）を設ける（図６（ｃ））。はんだバンプ７を設けた後、第五のフォトレジスト５ｃを除去する。

はんだバンプ７の代わりに、ニッケルバンプ（ニッケルめっき膜）、金バンプ（金めっき膜）を、第二の開口部１２において露呈する導体６の表面に形成してもよい。ニッケルバンプ又は金バンプを介して、当該機能ブロック１０を実装基板２１の第二の回路２２に電気的に接続する方法として、ＡＣＦ、超音波が適用される。ニッケルバンプ又は金バンプを介した電気的接続を用いることにより、はんだバンプを介した電気的接続の場合よりも狭いピッチでバンプ同士の距離を近づけて実装できる。

以上の工程によって、基板１の一面１ａの所望の位置に凸部３を形成した後、ウエハサイズの基板１を所定の区画（Ｓ１−Ｓ２間）ごとに、ダイシングブレードを用いて切削して、個片化（ダイシング）することによって、図１に示す機能ブロック１０を製造することができる。

＜機能ブロックの製造方法の第二実施態様＞
以下に、本発明にかかる機能ブロックの製造方法の第二実施態様を図面を示して説明する。
第二実施態様である機能ブロックの製造方法は、基板１の一面１ａに、機能素子Ｆ及び該機能素子Ｆに電気的に接続された第一の回路２が配され、一面１ａに配された導体６からなる凸部３が設けられ、且つ凸部３は第一の開口部１１及び第二の開口部１２を有する樹脂層４により覆われており、第一の開口部１１を通して導体６と第一の回路２とが電気的に接続されている機能ブロック１０Ａの製造方法であって、少なくとも下記の工程Ｈ〜Ｋを有する。

工程Ｈでは、機能素子Ｆ及び第一の回路２が一面１ａに配された基板１を用いて、第一の回路２上の少なくとも一部に、第一の開口部１１を有する第一の樹脂層４ａ（４）を形成する。
工程Ｉでは、第一の樹脂層４ａ上に樹脂ポスト９を形成する。
工程Ｊでは、第一の樹脂層４ａ及び樹脂ポスト９上に、第一の開口部１１を通して第一の回路２に導通する導体６を形成する。
工程Ｋでは、導体６を第二の樹脂層４ｂ（４）によって被覆して第二の開口部１２を形成する。

前記工程Ｈでは、図７（ａ）に示すように、ウエハサイズの基板１における一面１ａの所定の区画（Ｓ１−Ｓ２間）に、機能素子Ｆ（不図示）及び該機能素子Ｆに電気的に接続された第一の回路２が予め配された基板１を用いる。第一の回路２の上に第一のフォトレジストからなる樹脂（不図示）を形成して適宜パターニングすることによって、図７（ｂ）に示すように、第一の回路２上の少なくとも一部に、第一の開口部１１を有する第一の樹脂層４ａを形成する。

図７（ａ）において、点線Ｓ１及び点線Ｓ２は、前記ウエハサイズの基板１に形成される複数の機能ブロック１０Ａ同士が隣接する境界を示す線である。この線に沿って、後でダイシング（個片化）して、各機能ブロックを切り出す。
なお、図７（ａ）では、Ｓ１−Ｓ２間の長さを便宜上短く描いているが、この長さは機能ブロック１０Ａの大きさに応じて適宜調整される。

前記工程Ｉでは、図７（ｃ）に示すように、第一の樹脂層４ａ上に、第二のフォトレジスト８を形成して、パターニングすることにより樹脂ポスト９を設ける。このとき、樹脂ポスト９を、任意の形状で基板１の一面１ａから突き出るように形成することができる（図８（ａ））。すなわち、基板１の一縦断面において、基板１の一面１ａからＬ字状に突き出た形状とすることができる。

前記工程Ｊでは、第一の樹脂層４ａ及び基板１の一面１ａ上に第三のフォトレジスト５ｄ（５）を任意の形状で形成して（図８（ｂ））、シード層を設けた後、電解めっき法により、第一の樹脂層４ａ及び樹脂ポスト９上に導体６を形成する（図８（ｃ））。このとき、導体６は、第一の開口部１１を通して第一の回路２に導通される。導体６を形成した後、第三のフォトレジスト５ｄを除去する。

前記シード層は、後段でめっきするための下準備であり、クロム、ニッケル、銅、チタン、タングステン等の金属からなる薄膜（厚さ０．０１〜１μｍ程度）である。該薄膜は、一種の金属からなる薄膜であっても良く、合金であっても良い。また、該薄膜は１層であっても良いが、２層以上の多層構造を持つことが望ましい。
２層以上の多層構造とした場合、例えば２層のうち下層として、第一の樹脂層４ａに密着性の良いクロムを使用し、上層として、後段で形成する第一の導体６ａに密着性の良い銅を使用することにより、第一の樹脂層４ａ及び樹脂ポスト９に対して密着性の良い第一の導体６ａを形成することができる。

前記工程Ｋでは、導体６及び第一の樹脂層４ａ上に、第四のフォトレジストからなる樹脂（不図示）を形成し、適宜パターニングすることによって、図９（ａ）に示すように、導体６を第二の樹脂層４ｂによって被覆して第二の開口部１２を形成することができる。このとき、第二の開口部１２において導体６が露呈するように、該第二の開口部１２の形状を、例えば円形状とする。導体６を構成する金属としては、特に制限されないが、低電気抵抗率の銅が望ましい。

前記第四のフォトレジストからなる樹脂を形成する方法としては、スピンコート法、スプレーコート法が挙げられる。スプレーコート法の方が、導体６からなる突起３を被覆する用途に適している。

つづいて、第二の開口部１２で露呈している導体６以外の領域に、第五のフォトレジスト５ｅ（５）を形成して（図９（ｂ））、はんだを載せない領域をマスキングした後、シード層を形成し、さらに電解めっき法によって、第二の開口部１２において露呈する導体６の表面にはんだバンプ７（はんだめっき膜）を設ける（図９（ｃ））。はんだバンプ７を設けた後、第五のフォトレジスト５ｅを除去する。

はんだバンプ７の代わりに、ニッケルバンプ（ニッケルめっき膜）、金バンプ（金めっき膜）を、第二の開口部１２において露呈する導体６の表面に形成してもよい。ニッケルバンプ又は金バンプを介して、当該機能ブロック１０を実装基板２１の第二の回路２２に電気的に接続する方法として、ＡＣＦ、超音波が適用される。ニッケルバンプ又は金バンプを介した電気的接続を用いることにより、はんだバンプを介した電気的接続の場合よりも狭いピッチでバンプ同士の距離を近づけて実装できる。

以上の工程によって、基板１の一面１ａの所望の位置に凸部３を形成した後、ウエハサイズの基板１を所定の区画（Ｓ１−Ｓ２間）ごとに、ダイシングブレードを用いて切削して、個片化（ダイシング）することによって、図２に示す機能ブロック１０Ａを製造することができる。

本発明にかかる機能ブロックの製造方法の第二実施態様では、樹脂ポスト９を設けることによって、導体６を一回のめっき工程によって形成することができる。樹脂ポスト９はフォトリソグラフィによって比較的短時間で形成することができるので好ましい。
本発明にかかる機能ブロックの製造方法の第一実施態様では、導体６を二回のめっき工程によって形成するため、第二実施態様の樹脂ポスト９を形成する場合と比べて、凸部３を形成する手間と時間が多くなる。

本発明の機能ブロックは、特定のセンシング方向を有する磁気センサや加速度センサ等の機能素子を、実装基板に対して立てて配置する用途において、広範に利用することができる。

１…基板、１ａ…基板の一面、２…第一の回路、３…凸部、４，４ａ，４ｂ…樹脂層、５，５ａ，５ｂ，５ｃ，５ｄ，５ｅ…フォトレジスト、６，６ａ，６ｂ…導体、７，７ｂ…バンプ、８…フォトレジスト、９…樹脂ポスト、１０，１０Ａ…機能ブロック、１１…第一の開口部、１２…第二の開口部、Ｓ１，Ｓ２…ダイシングライン、Ｆ…機能素子、Ｕ１，Ｕ２，Ｕ３…センサユニット、２１…実装基板、２２…第二の回路、２３…信号処理用ＩＣ、２４…チップ部品、３０，３０Ａ…機能デバイス、１００…機能ブロック、１０１…基板、１０１ａ…基板の一面、１０３…ボンディングワイヤ、１２１…実装基板、１２２…回路、３００…機能デバイス。

Claims (9)

1. 基板の一面に、機能素子及び該機能素子に電気的に接続された第一の回路が配された機能ブロックであって、
   前記一面に配された導体からなる凸部が設けられ、且つ
   前記凸部は第一の開口部及び第二の開口部を有する樹脂層により覆われており、
   前記導体と前記第一の回路とが前記第一の開口部を通して電気的に接続されていることを特徴とする機能ブロック。
2. 前記導体の内部に、樹脂ポストが設けられていることを特徴とする請求項１に記載の機能ブロック。
3. 前記基板の縦断面に沿って前記凸部の一断面を見たとき、
   前記凸部はＬ字状をなしていることを特徴とする請求項１又は２に記載の機能ブロック。
4. 前記第二の開口部は、前記凸部において、前記基板の一面と対向しない面に形成されていることを特徴とする請求項１〜３のいずれか一項に記載の機能ブロック。
5. 前記機能素子は、磁気センサ又は加速度センサであることを特徴とする請求項１〜４のいずれか一項に記載の機能ブロック。
6. 前記第二の開口部により露呈された前記導体の領域に、バンプが配されていることを特徴とする請求項１〜５のいずれか一項に記載の機能ブロック。
7. 請求項６に記載の機能ブロックと、第二の回路を備えた実装基板とからなる機能デバイスであって、前記機能ブロックと前記第二の回路とが前記バンプを介して電気的に接続されていることを特徴とする機能デバイス。
8. 基板の一面に、機能素子及び該機能素子に電気的に接続された第一の回路が配され、前記一面に配された導体からなる凸部が設けられ、且つ前記凸部は第一の開口部及び第二の開口部を有する樹脂層により覆われており、前記第一の開口部を通して前記導体と前記第一の回路とが電気的に接続されている機能ブロックの製造方法であって、
   前記機能素子及び前記第一の回路が一面に配された前記基板を用いて、
   前記第一の回路上の少なくとも一部に、前記第一の開口部を有する第一の樹脂層を形成する工程Ａと、
   前記第一の樹脂層上に、前記第一の開口部を通して前記第一の回路に導通する第一の導体を形成する工程Ｂと、
   前記第一の導体に導通する第二の導体を形成する工程Ｃと、
   前記第一の導体及び前記第二の導体を第二の樹脂層によって被覆して前記第二の開口部を形成する工程Ｄと、
   を少なくとも有することを特徴とする機能ブロックの製造方法。
9. 基板の一面に、機能素子及び該機能素子に電気的に接続された第一の回路が配され、前記一面に配された導体からなる凸部が設けられ、且つ前記凸部は第一の開口部及び第二の開口部を有する樹脂層により覆われており、前記第一の開口部を通して前記導体と前記第一の回路とが電気的に接続されている機能ブロックの製造方法であって、
   前記機能素子及び前記第一の回路が一面に配された前記基板を用いて、
   前記第一の回路上の少なくとも一部に、前記第一の開口部を有する第一の樹脂層を形成する工程Ｈと、
   前記第一の樹脂層上に樹脂ポストを形成する工程Ｉと、
   前記第一の樹脂層及び前記樹脂ポスト上に、前記第一の開口部を通して前記第一の回路に導通する導体を形成する工程Ｊと、
   前記導体を第二の樹脂層によって被覆して前記第二の開口部を形成する工程Ｋと、
   を少なくとも有することを特徴とする機能ブロックの製造方法。

Images