CN104204754A - 可折叠衬底 - Google Patents

可折叠衬底 Download PDF

Info

Publication number
CN104204754A
CN104204754A CN201380014771.XA CN201380014771A CN104204754A CN 104204754 A CN104204754 A CN 104204754A CN 201380014771 A CN201380014771 A CN 201380014771A CN 104204754 A CN104204754 A CN 104204754A
Authority
CN
China
Prior art keywords
substrate
foldable
magnetic field
gap
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380014771.XA
Other languages
English (en)
Other versions
CN104204754B (zh
Inventor
赵阳
刘海东
蔡永耀
李宗亚
N·哈瓦特
马军
张峰
段志伟
蒋乐越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsic Inc
Original Assignee
Memsic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsic Inc filed Critical Memsic Inc
Publication of CN104204754A publication Critical patent/CN104204754A/zh
Application granted granted Critical
Publication of CN104204754B publication Critical patent/CN104204754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P17/00—Metal-working operations, not covered by a single other subclass or another group in this subclass
    • B23P17/04—Metal-working operations, not covered by a single other subclass or another group in this subclass characterised by the nature of the material involved or the kind of product independently of its shape
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/10—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material
    • B32B3/14—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material characterised by a face layer formed of separate pieces of material which are juxtaposed side-by-side
    • B32B3/16—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a discontinuous layer, i.e. formed of separate pieces of material characterised by a face layer formed of separate pieces of material which are juxtaposed side-by-side secured to a flexible backing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10537—Attached components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49796—Coacting pieces

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

提供了一种可折叠衬底，该可折叠衬底包括具有第一上表面的第一衬底部分和具有第二上表面的第二衬底部分。可折叠桥接部将第一衬底部分接合至第二衬底部分。所述可折叠桥接部包括从第一衬底部分延伸至第二衬底部分的接合带，以及与接合带的一部分对应的间隙，其中所述间隙通过去除原始晶圆衬底的复数个部分而被限定在第一衬底部分和第二衬底部分之间。在一个实施方式中，所述第一和第二部分包括磁场传感器，并且可折叠桥接部能够被弯曲从而以相对于彼此的预定角度布置所述两个部分。一旦被弯曲，传感器封装就能够被合并至磁场传感器组件中以便与其它控制电路相集成。

Description

可折叠衬底
关于联邦资助的研究或开发的声明
无
背景技术
在许多装置例如手机、个人导航装置等中，在集成封装中需要沿着面外功能性轴线的感测。然而，这些装置采用半导体工艺制成，但是由于半导体工艺的二维性质，使得面外结构极其难于生产。因此在许多情况下，MEMS或者其它的非传统制造工艺被采用。然而，这样的方法的应用使得装置非常昂贵并且需要较长的开发周期。
因此，需要一种精确的场传感器，例如包括面外功能的、小尺寸的、低成本的、并且易于合并至器件中的磁场传感器。
发明内容
本发明的实施方式的目的是一种可折叠衬底，该可折叠衬底包括：具有第一上表面的第一衬底部分和具有第二上表面的第二衬底部分。可折叠桥接部将第一衬底部分接合至第二衬底部分，并且所述可折叠桥接部包括从第一衬底部分延伸至第二衬底部分的接合带、以及与所述接合带的一部分对应并且被限定在第一和第二衬底部分之间的间隙。
一种制造可折叠衬底的方法，该方法包括：提供具有晶圆本体部分、上表面和下表面的晶圆衬底，和限定所述晶圆衬底的第一衬底部分和第二衬底部分。可折叠桥接部被提供以从第一衬底部分延伸至第二衬底部分；并且晶圆本体部分的复数个部分被去除以便形成与可折叠桥接部的至少一部分对应的间隙。
此外，一种可折叠衬底包括具有第一上表面和第一下表面的第一衬底部分、和具有第二上表面和第二下表面的第二衬底部分。可折叠部分将第一衬底部分接合至第二衬底部分，并且包括附连至第一和第二下表面的柔性材料。
一种制造可折叠衬底的方法，该方法包括提供具有本体部分、上表面和下表面的晶圆并且在晶圆的上表面上设置一个或多个器件。每个器件包括在从上表面向下穿过本体部分的方向上延伸的至少一个无电路区域。柔性材料至少在每个器件下方被附着至晶圆的下表面，并且每个无电路区域被从晶圆的顶表面穿过晶圆本体部分并向下至柔性材料地去除，但不去除该柔性材料。
附图说明
通过结合附图参阅下列说明可以更好地理解本发明的各实施方式，图中：
图1A和1B分别是晶圆上的各器件的示意图和所述各器件之一的特写；
图2是根据本发明的实施方式的方法；
图3A-3E是根据本发明的实施方式的器件的各制造阶段的示意图；
图4是图3A-3E的器件的示意性俯视图；
图5A-5C是合并有图3A-3E的磁场传感器的磁场传感器组件的各制造阶段的示意图；
图6是组装好的图3A-3E的磁场传感器组件的透视图；
图7A-7E是根据本发明的实施方式的器件的各制造阶段的示意图；
图8是图7A-7E的器件的示意性俯视图；
图9A-9D是制造合并有图7A-7C的磁场传感器的磁场传感器组件的示意图；
图10是已组装的图7A-7E的磁场传感器组件的透视图；
图11A和11B分别是图3A-3E和图7A-7E示出的实施方式的示意性俯视图；
图12A和12B是图5A-5C示出的本发明的实施方式的变体的示意图；
图13是本发明的另一实施方式的示意图，其提供传感器的面外定向；
图14A和14B是图13示出的本发明的实施方式附装至衬底的示意图；
图15A和15B是图3D和3E示出的本发明的实施方式的变体的示意图，其包括硅内贯通孔(inter-silicon via)；
图16是安装在组件中的图15B的器件的示意图；
图17A和17B是图7D和7E示出的本发明的实施方式的变体的示意图，其包括硅内贯通孔；
图18是安装在组件中的图17B的器件的示意图；
图19是图18的组件的透视图；
图20A和20B分别是根据本发明的另一实施方式的在晶圆上的各器件的示意图和所述各器件之一的特写；
图21是根据本发明的另一实施方式的方法；
图22A-22C是根据本发明的实施方式的器件的示意性侧视图；
图23是安装在组件中的图22A-22C的器件的示意图。
图24A-24C是根据本发明的实施方式的器件的示意性侧视图；
图25是处于直角构造的图24A-24C的器件的示意图；
图26是本发明的实施方式的示意图；以及
图27是处于直角构造的图26的器件的示意图。
将被意识到的是，出于说明的简化和清晰，各图中示出的元件不一定被精确或依照比例地绘制。例如，一些元件的尺寸可能出于清楚而相对于其它元件被放大，或者多个物理构件可能被包含在一个功能块或元件中。进一步地，在认为适当的地方，附图标记可在各图中重复以指代相应的或类似的元件。而且，附图中绘出的框块中的一些可组合为单一功能。
具体实施方式
在下列详细说明中，大量具体细节被提出以提供对本发明的实施方式的全面理解。将被本领域普通技术人员所理解的是，本发明的这些实施方式可在没有这些具体细节中的一些的情况下予以实施。在其它情况下，公知的方法、过程、构件和结构可能没有被具体描述，从而不模糊本发明的实施方式。
本发明的实施方式包括基于各向异性磁阻(AMR)技术的磁场传感器。如所知晓的，在AMR器件中，薄膜坡莫合金材料被沉积在硅晶圆上，同时施加以强磁场以形成坡莫合金电阻。这些坡莫合金电阻的磁畴在与所施加的场相同的方向上对齐，借此建立磁化矢量。随后的光刻和蚀刻步骤限定AMR电阻的几何形状。
在详细说明本发明的至少一个实施方式之前，需要理解的是，本发明并没有将其应用局限于在下列说明中提出的或附图中示出的构造细节和构件布置。本发明能够为其它实施方式或以各种方式实施或执行。并且，还需要的理解的，本文所用的用语和术语是出于说明的目的并且不应当认为是限定。进一步地，本发明不局限于磁传感器或任何其它特定类型的器件。
被意识到的是，本发明的出于清楚目的而在分开的实施方式内容中描述的一些特征还可以以组合方式出现在单一实施方式中。相反地，本发明的出于简洁目的而在单一实施方式内容中描述的各种特征还可分开或以任何适当子组合方式出现。
通常，如被本领域普通技术人员所知晓的，如在图1A中所示的晶圆102被用作基座，在该基座上设置有多个器件，如磁场传感器104-n。通常来说，晶圆102由半导体材料如硅制成，尽管本发明的实施方式不限于此，并且如本领域普通技术人员所公知的，也可使用别的基座材料。如下文将更详细的论述的，在本发明的一个实施方式中，每个磁场传感器104包括第一部分106和第二部分108。
现在参见图1B，第一部分106可包括相对于彼此定向以检测沿着各自的X轴、Y轴的磁场的X轴磁力仪110和Y轴磁力仪112。第二部分108包括Z轴磁力仪114。Z轴磁力仪114在第二部分108上定向，使得当第二部分108沿着虚拟铰链116垂直于第一部分106定向时，磁力仪104-n能够在全部三个轴线Χ、Y、Ζ上检测磁场。
作为概述，如图2所示的方法200以步骤204开始，该步骤中，在晶圆102上形成支撑例如基于AMR技术的磁力仪或磁场传感器所必需的回路元件。如被本领域普通技术人员所知晓的，基于晶圆102的大小，可以设置多个这样的器件104。公知的工艺如光刻和薄膜坡莫合金材料沉积可用于制造这些器件。随后，步骤208中，从第一部分106至第二部分108的信号路径借助铰接区域或区段被接合在一起，这将在下文中予以更详细地说明，其可通过采用晶圆再分布层(RDL)技术而形成。
本领域普通技术人员将理解的是，通常在涉及移动引线接合垫时使用RDL技术。然而，在本发明中，尽管接合垫不一定被移动，但同样的RDL技术可被利用以便接合第一和第二部分。
如下面将在磁场传感器的一个实施方式中更详细描述的，步骤212中，每个器件104-n通过使晶圆102的一部分和其它材料从底部被去除而设置有铰接区域。作为最终过程的一部分，步骤216中，器件104-n被安装使得第一部分106和第二部分108正交，即彼此垂直，从而建立磁轴X、Y、Z定向。当然，应当注意的是，第一和第二部分不必然需要相互正交，而是可以设置为任意角度。
于是，衬底由单一平坦材料制成，并且该衬底设置有桥接或铰接区域，从而允许两个部分随后相对于彼此以期望的角度进行布置。由此，制成的器件是可弯曲的。
如图3A所示，具有下表面302和上表面304的晶圆102根据已知晶圆处理技术被处理，从而建立用于形成包括相应的第一、第二和第三连接垫305、306和307的磁场传感器所必需的电路，该第一、第二和第三连接垫被置于上表面302上。这些连接垫305、306和307可由例如铜、金、银等的多种导电金属中的任意一种制成。随后，在上表面304上沉积钝化层308，如图3B所示。然而，钝化层308构造为使得各连接垫305、306和307的主要部分被留为暴露。接着，在钝化层308上沉积下绝缘层310，但与钝化层308的沉积相类似，各连接垫305、306和307被留为暴露。应当注意的是，存在用于确保任何沉积层不覆盖任何特定区域的多种已知技术。这些工艺例如包括光掩模或蚀刻。
然后设置将连接垫305和连接垫306彼此连接的接合带312。由此，这两个连接垫305、306借助该接合带312而被相互电接合，如图3C所示。
然后在下绝缘层310的暴露部分和接合带312上沉积上绝缘层314，如图3D所示。然而，上绝缘层314构造为使得其不覆盖第三连接垫307，而是该第三连接垫被留为有效地暴露。
一旦晶圆处理完成，即所有的层或带已经被沉积以完成这些器件的制造，并且晶圆102已经历经任何其它工艺步骤，那么器件104-n必须被从晶圆102自身切除。然而，根据本发明的一个实施方式，在单个器件104-n从晶圆102切下之前，每个器件104-n的一部分被切除以形成间隙320，如图3E所示。
间隙320位于晶圆102的在第一连接垫305与第二连接垫306之间在接合带312的下方或与接合带312对应的那部分中。间隙320可要么通过刀片锯切、激光锯切要么通过利用适当掩模的蚀刻操作而针对每个器件104-n在晶圆102中被形成。在任何情况下，晶圆102从背面302被切割穿过晶圆102且穿过钝化层308，而留下该下绝缘层310、接合带312和上绝缘层314未被触及。另外，甚至下绝缘层310或其一部分可被去除以形成间隙320。结果，如上所述，每个器件104-n具有第一部分106，其借助限定出可折叠桥接部324的下绝缘层310的剩余部分、接合带312和上绝缘层314而接合至第二部分108。在这种情况下，接合带312将第一连接垫305电接合至第二连接垫306。由此，接合至这些相应连接垫的任何电路都通过此接合带312而被接合。
应当注意的是，图3A-3E示出了该器件的侧视图，并且可能存在同样从第一部分106至第二部分108被接合的大量其它连接垫305-n和306-n。由此，参见图4的器件俯视图，该图示出了与第三连接垫307类似的透过上绝缘层314暴露的多个连接垫307-n，以及位于上绝缘层下方将第一部分106上的各连接垫305-n和第二部分108上的其它各连接垫306-n跨越间隙320接合的多个接合带312-n。由此，本领域普通技术人员将理解的是，多个接合带312-n在各电路层的创建中彼此处于相同水平上。
由于器件300借助可折叠桥接部324的操作是可弯曲的，因而可折叠桥接部324中的那些层或带具有便于可弯曲而不会折断的厚度和/或材料。这样的材料包括但不限于金属、半导体、绝缘体等。本领域普通技术人员将理解的是，导电的和非导电的各种材料可在可折叠桥接部324中应用以提供本文所描述的功能。
一旦器件104-n从晶圆分离，然后就将该器件连接至将处理磁场传感器的输出以形成磁场传感器组件的附加电路，例如ASIC器件。现在参见图5A，提供印刷电路板(PCB)504，并且，任选地，利用裸片附装处理手段512将间隔件508附装至PCB 504的上表面。基础器件516通过相同的裸片附装处理手段512附装至间隔件508。基础器件516在其上表面上具有多个器件触点518-n。
磁场传感器器件104-n靠近间隔件508和基础器件516被定位，使得器件104的第二部分108垂直于第一部分106。参见图5B，磁场传感器器件104可通过，例如借助“拾放”装置，被拾取，或直接借助裸片连接器被拾取并且被安置到PCB 504上而被定位，使得第二部分108在与基础器件516接触时被移置，如图所示。可折叠桥接部324的柔性允许第二部分108相对于第一部分106弯曲。
随后，第一部分106和第二部分108通过使用环氧树脂或底部填料526被附装至PCB 504和/或基础器件516，如图5C所示，从而保持第一部分106和第二部分108之间的正交性。
接合引线528-n用于将各连接垫306-n附连至各基础器件接触垫518-n。另一套接合引线530-n用于将基础器件516的各接触垫519-n与PCB 504的各PCB触点524接合。如图6所示，包括PCB 504、基础器件516和磁场传感器104的整个器件然后被封装和/或被模制以提供用于随后集成至例如手机中的单一器件。
替代地，例如，如图12A和12B所示，无需使用ASIC器件即可建立第一部分106相对于第二部分108的正交性。在此，PCB 504具有导引间隔件1202，该导引间隔件例如通过裸片附装处理手段512附装至PCB 512的上表面。该器件104然后被拾取并被放置到PCB 512上，使得当器件104被带向PCB 504时，第二部分108与导引间隔件1202接触。由于导引间隔件1202的高度和其相对于第一部分106的位置，与导引间隔件1202的这种接触将第二部分108偏转至与第一部分106成直角。第一部分106和第二部分108之间的关系采用裸片附装处理手段512例如环氧树脂予以保持，并且在所有的连接已经被形成并且测试已经完成之后还可能包括灌封材料。进一步地，类似于上述实施方式，可在必要时附装接合引线(未示出)。
本领域普通技术人员将理解的是，导引间隔件1202可被构造为在第一和第二部分之间建立任何期望的角度，而不仅仅是90°。
图3D和3E示出的实施方式的改型将参照图15A、15B和16予以说明。具体地，器件1500大体上类似于器件300，除了第一、第二和第三连接垫305-307中的每一个分别接合至第一、第二和第三贯通孔1505-1507。第一、第二和第三贯通孔1505-1507中的每一个分别以第一、第二和第三贯通孔垫1515-1517终止。第一、第二和第三贯通孔1505-1507可被称为“贯通硅孔(through silicon via)”。如图15B所示，间隙320被形成并且这些贯通孔允许在可能需要时访问第一和第二部分上的电路。本领域普通技术人员将理解的是，并非所有的连接垫都具有对应的贯通孔，并且由此并非所有的连接垫都有必要被访问。
参见图16，器件1500可借助例如具有定位于其上的导引件1554的PCB而在衬底1552上被定向。导引件1554可具有定位于其上的导引垫1558。衬底1552的上表面可具有设置在该上表面上的第一和第二导引垫1562、1566。当将器件1500朝向衬底1552向下放置并且处在导引件1554附近时，该器件1500将允许第一和第二部分以期望的角度相对于彼此被定向。第一、第二和第三贯通孔垫1515-1517构造为与导引垫1558、以及第一和第二衬底接触垫1562、1566对置，并且可借助已知多种方法中的任意一种而被连接，所述方法包括但不限于波峰焊、球栅阵列等。这样，可能实现从该器件上的电路至要么衬底1552要么导引件1554的电接触。
另外，本领域普通技术人员将理解的是，要么各向异性导电膜(ACF)要么各向异性导电膏(ACP)可随着在需要之处的凸块处理而被放置在导引件1554和器件1500之间，从而在导引件1554和器件1500之间创建电连接。
与上述第一实施方式类似的本发明的第二实施方式也以具有上表面304和背面302的晶圆102开始，如图7A所示。第一、第二和第三连接垫705、706和707借助多种已知技术中的任意一种而被设置在上表面304上。随后，钝化层708被设置在上表面304上，但将各连接垫705、706和707留为暴露。类似地，下绝缘层710被设置在钝化层708上但也将各连接垫705、706和707留为暴露。
接合带712被放置在下绝缘层710的一部分上，从而将第二连接垫706电接合至第三连接垫707，如图7B所示。
在下绝缘层710和接合带712上设置上绝缘层714。然而，上绝缘层714被掩盖以将第一连接垫705以及接合带712与第二连接垫706接合的那部分留为暴露，如图7C所示。
在上绝缘层714中与第一连接垫705对应的开口中设置第一导电凸块716，如图7D所示。在上绝缘层714中设置第二导电凸块717，以便与接合带712的与第二连接垫706对应的暴露部分接合。
第一可焊接部718接合至第一导电凸块716并且第二可焊接部719接合至第二导电凸块717，如图7E所示。与在上面描述的从晶圆102移除一器件类似，间隙720被切割穿过晶圆102，在一个实例中，通过背面302、通过晶圆本体102和钝化层708进行访问，如图7E所示。这样，绝缘层710、接合带712和上绝缘层714在第一部分802和第二部分803之间形成可折叠桥接部801。
由于器件700借助可折叠桥接部801的操作是可弯曲的，因而可折叠桥接部801中的那些层或带具有便于可弯曲而不会折断的厚度和/或材料。这些材料包括但不限于金属、半导体、绝缘体等。本领域普通技术人员将理解的是，导电和非导电的各种材料可在可折叠桥接部801中使用以提供本文所描述的功能。如图8所示的器件的俯视图，能够看到第一可焊接部718-n和第二可焊接部719-n可触及，即从上绝缘层714延伸。第二可焊接部719-n被电接合至对应的第三连接垫707-n。由此，本领域普通技术人员将理解的是，多个接合带712-n彼此处于相同的水平处。
目前该磁场传感器800必须与基础器件集成，类似于上述第一实施方式。由此，参见图9A，PCB 904设置有附装至PCB 904上表面的基础器件908。如上，基础器件908至PCB 904的附装部912可借助已知的多种附装技术中的任意一种予以实现。基础器件908的上表面包括相应的第一、第二和第三基础器件接触垫916、918和920。PCB 904还包括至少一个PCB接触垫906。
在附装过程中，磁场传感器800被反向和定向，使得可焊接部719与基础器件接触垫916对齐并且可焊接部718与第二基础器件接触垫918对齐，如图9B所示。一旦传感器800被如此对齐，第二部分803然后就被绕着可折叠桥接部801弯曲从而相对于第一部分801正交地被定向。然后器件800借助例如环氧树脂917的施加而被保持在该定向中。然后接合引线922被设置以将第三基础器件接触垫920附连至PCB接触垫906，如图9C所示。
替代地，如图9D所示，借助已知的凸块处理技术中的任意一种，第一凸块930可被设置在第一基础器件接触垫916上并且第二凸块934可被设置在第二基础器件接触垫918上。要么各向异性导电膜(ACF)要么各向异性导电膏(ACP)938可被放置在基础器件908与传感器800之间。本领域普通技术人员将理解要么ACF要么ACP如何被设置和放置以便在传感器800与基础器件908之间建立连接。
如图10中的器件的透视图所示，设置多个接合引线920-n以将多个信号从基础器件908接合至PCB 904。类似于第一实施方式，然后采用环氧树脂或其它的封装技术覆盖PCB 904、基础器件908和被附装的传感器800构成的组件，从而提供用于后续插入到例如具有GPS功能的手机的设备中的单一整体器件。
在本发明另一的实施方式中，设置有一个或多个金属带以强化可折叠部。现在参见图11A，类似于图4中所示器件的器件1100包括从第一部分106延伸至第二部分108的多个金属带1104-n。尽管这些金属带1104-n没有将第一部分106上的电路与第二部分108上的电路接合，但这些金属带1104-n与各接合带312-n设置在相同的水平上。各金属带1104-n提供跨越可折叠桥接部324的附加的强度。
现在参见图11B，类似于图8中所示器件的器件1110包括从第一部分106延伸至第二部分108的多个金属带1114-n。尽管这些金属带1114-n没有将第一部分802上的电路与第二部分803上的电路接合，但这些金属带1114-n与各接合带712-n设置在相同的水平上。各金属带1114-n提供跨越可折叠桥接部801的附加的强度。
图7D和7E示出的实施方式的改型现在将参照图17A、17B和18予以说明。具体地，器件1600大体上类似于器件700，除了第一、第二和第三连接垫705-707中的每一个分别被连接至第一、第二和第三贯通孔1605-1607。第一、第二和第三贯通孔1605-1607中的每一个分别以第一、第二和第三贯通孔接触垫1615-1617终止。第一、第二和第三贯通孔1605-1607可被称为“贯通硅孔”。如图17B所示，间隙720被形成并且各贯通孔允许在可能需要时访问第一和第二部分上的电路。本领域普通技术人员将理解的是，并非所有的连接垫都具有对应的贯通孔，并且由此并非所有的连接垫都有必要被访问。
参见图18，器件1600类似于已经在上面描述的那样可在基础器件908上被定向。有利地，第一、第二和第三接触垫1615-1617此时为从“外部”可用的以用于连接。如图19所示，第一、第二和第三贯通孔接触垫1615-1617可呈现多种位置以用于借助例如接合引线焊接而连接。
另外，本领域普通技术人员将理解的是，要么各向异性导电膜(ACF)要么各向异性导电膏(ACP)可随着在需要之处的凸块处理而被放置在基础器件908与器件1600之间，从而在基础器件908与器件1600之间建立电连接。
在本发明的另一实施方式中，不是将器件限定为具有在之间有一个间隙的两个部分，而是限定为带有两个间隙的三个部分。有利地，在三维(3D)传感器应用的情况下，所述器件能够被弯曲以具有两个带角度的部分。
现在参见图13，器件1300包括第一、第二和第三部分1304、1308和1312，其中在第一和第二部分1304、1308之间具有第一间隙1316并且在第二和第三部分1308、1312之间具有第二间隙1320。第一可折叠桥接部1324跨越第一间隙1316延伸并且第二可折叠桥接部1328跨越第二间隙1320延伸。各可折叠桥接部和各间隙以与上面已关于各层和各带的沉积以及衬底材料的去除所描述的相同的方式被形成。
器件1300可包括在其表面上制造的传感器结构。于是，在3D传感器应用的情况下，每个部分1304、1308和1312可具有在表面上制造的各自的传感器结构P、D、S。在一个实例中，如将在下面论述的，分别在第二和第三部分1308、1312上的传感器D、S在由箭头D、S代表的第一方向上被定向，并且在第一部分1304上的传感器P在由箭头P代表的第二方向上被定向。
现在参见图14A，为了从器件1300获得面外感测，衬底1404，例如印刷电路板(PCB)，设置有例如借助环氧树脂1416或任何其它已知机构附装至衬底1404上表面的第一和第二间隔件1408、1412。然后器件1300被放置在衬底1404上，使得第一和第三部分1304、1312中的每一个相对于第二部分1308以相同的角度X处于面外。
替代地，参见图14B，不是构建PCB 1404来实现面外构造，而是凸块1420、1422可分别被放置在第一和第三部分1304、1312的底部。凸块1420、1422可以被确定尺寸以便以期望角度保持两个部分1304、1312。
由此，当第一部分1304和第三部分1312处于相同的倾斜角度X时，相应的传感器P、S将具有相同的面外感测元件。结果，如果第一传感器P的输出是SP并且第三传感器S的输出是SS，则SP+SS之和为面外感测信号SOP，并且SP-SS的差值为面内感应信号SIP。
第二部分1308可作用成用于各接合引线的互连和连接空间，从而与系统中的其它器件诸如ASIC器件相互作用。此外，第二部分1308上的传感器可以是可选的并且能够作用成额外的面内传感器。
拾放机可以被用于将器件1300放置到衬底1404上。当拾放机向下推器件1300时，第一和第三部分1304、1312将借助那些间隔件1408、1412被向上偏转以形成该规定的角度X。这一角度X可为0度和90度之间的任意值。在一个实施方式中，可选择最优值，例如30度。
替代地，器件1300可被放置在器件诸如ASIC器件的顶部，并且然后将该ASIC器件附装至作为最终封装的一部分的另一衬底，例如PCB。各接合引线可以在需要时被附连以用于电互连或其它目的。
在器件1300的变体中，第一或第三部分1304、1312中的任一个可以被省略以减小尺寸和降低成本。在这种情况下，以上描述的面外感测信号SOP不再有效。面外功能于是可以通过比较面内传感器输出SD和剩下的面外传感器输出要么SP要么SS而被确定。尽管SOP的残余误差可以在罗盘中产生航向误差是可能的，但是这样的误差能够通过实施适当的矫正算法而被减小。
在本发明的另一实施方式中，通过加入柔性元件可由单一平面衬底例如晶圆制成多平面器件。
通常，如对于本领域普通技术人员而言已知的，如图20A所示的晶圆102被用作其上设置多个器件1900-n的基底。通常而言，晶圆102由半导体材料例如硅制成，尽管本发明的各实施方式不限于此并且可如本领域普通技术人员所公知地那样采用其它的基底材料。如下文更详细地论述的，在本发明的本实施方式中，每个器件1900-n包括第一部分1904、第二部分1908和第三部分1912，其中在第一和第二部分1904、1908之间具有第一空隙区1916并且在第一和第三部1904、1912之间具有第二空隙区1920。
现在参见图20B，第一、第二和第三部分1904、1908、1912可以包括如可以通过许多已知方法中的任何一种而被期望和定位、或被形成的任何类型的电路或元件。然而，必要的是在空隙区1916、1920中的任意一个中均没有放置电路或功能性器件。
作为制造方法的概述，如图21所示的方法2000以在晶圆102上形成多个器件1900的步骤2004开始。如被本领域普通技术人言所知晓的，依据晶圆102的大小可设置多个这样的器件1900。公知的工艺例如光刻和薄膜材料沉积可用于制造这些器件。另外，步骤2008中，每个器件被布置成具有将器件1900的至少两个部分从彼此分开的至少一个空隙区。
接下来，步骤2012中，将柔性膜至少在每个器件1900下面附装至晶圆的底面。替代地，粘附带或镀敷金属可替代柔性膜被使用。随后，步骤2016中，晶圆中的每个空隙区被从每个器件的顶面向下去除至柔性膜。步骤2020中，一旦各自由区被切除，就将每个单独的器件从晶圆切下，以在必要时用于后续附加处理。
现在参见图22A的器件1900的截面，衬底102包括柔性材料件，例如附着至底面的膜2102。仅仅出于解释的目的，第一部分1904示出为具有在上表面中留为暴露的两个连接垫2108、2112。这些连接垫可以以与已在上面描述过的类似的方式被形成。当然，本领域普通技术人员将理解的是，还可以存在未被暴露而是被覆盖的多个连接垫和/或垫。第二部分1908包括连接垫2104并且第三部分包括连接垫2116。第一和第二空隙区1916、1920中的每一个都不含来自任一相邻部分的任何元件。
如上面参照方法2000中的步骤2016所述的，自由区1916、1920的每一个中的材料被向下去除至柔性膜部分2102。衬底102上的任何上部沉积层的材料可借助刀片锯切、激光锯切、利用适当掩模的蚀刻操作、或前述方式的任意组合予以去除。如图22B所示，器件1900是自由区1916、1920的去除而导致的结构。应当注意的是，无需去除所有的晶圆材料，因为不影响膜部分2102的柔性的一些可被留下。
有利地，柔性部分2102允许第一、第二和第三部分1904、1908、1912以面外方式被定向，如图22C所示。由此面外载体从面内制造过程中被形成。
结果，器件1900的面外布置能够实现，如图23所示。在此，例如PCB的衬底2202包括安装在其上表面上的导引件或支撑件2204。然后，以与上述类似的方式将器件1900放置在支撑件2204上，使得第一部分1904和第三部分1912相对于彼此处于预定角度。器件1900可借助例如环氧树脂、或任何其它的已知机构予以附装。应当注意的是，在本示范性器件1900中没有第二部分，尽管也可以具有第二部分，但是为了简化说明仅仅示出两个部分。衬底2202可包括用于与第三部分1912的连接垫2116连接的衬底接触垫2212。任选地，衬底接触垫2116可包括通过凸块工艺提供的、用于借助接合引线2216连接至衬底接触垫2212的凸块2208。本领域普通技术人员将理解的是，还存在用以提供这样的连接的许多已知方式。
现在参见图24A，本发明的实施方式包括在结构上与图3D示出的器件300类似的器件2400，器件2400包括替代形式的间隙。在此，间隙设置有倾斜壁而非如前述实施方式所示出的直壁，从而允许一个部分相对于另一部分的各种定位。为了形成器件2400，最开始通过例如V形刀片切割而在衬底材料102中形成第一楔形间隙2404。当然，本领域普通技术人员将理解的是，其它方法或工具可用于形成第一楔形间隙。然而，刀片切割被调整，从而不破坏位于形成可折叠部的下绝缘层310、接合带312和上绝缘层314下面的钝化层308。因此，刀片设置为距下钝化层308不近于距离W地去除材料。第一楔形间隙2404可具有根据材料、刀片的锐度和其它设计因素选取的初始角度V。
随后，如图24B所示，第一楔形间隙2404被修正以形成扩大的楔形间隙2406。扩大的楔形间隙2406可通过例如将衬底材料102借助许多已知光刻工艺或类似工艺的任意一种进行蚀刻而形成。当然，本领域普通技术人员将理解的是，其它方法或工具可用于形成扩大的楔形间隙。结果，扩大的楔形间隙2406具有“平坦”部分，该“平坦”部分具有宽度T，如图所示。
裸片附装膜2408的层跨越衬底102底部被设置并且由此覆盖扩大的楔形间隙2406，如图24C所示。裸片附装膜2408是柔性的并且包括一定程度的粘性，并且这样的裸片附装膜可从例如Hitachi Chemical Company公司获得。
扩大的楔形间隙2406和裸片附装膜2408的设置允许第一和第二部分2412、2416相对于彼此以预定的角度布置。由此，如上所述，第一部分2412可借助可折叠部的操作相对于第二部分1416移动，从而产生图25所示的构造。如图所示，扩大的楔形间隙2406通过第一部分2412相对于第二部分2416的移动被缩小。作为柔性膜的裸片附装膜2408将倾向于卷绕至楔形间隙2406中。宽度T通常为膜1408厚度的大约两倍。
由于裸片附装膜2408的粘性，器件2400将被保持在该定向中，这将便于器件2400在后续组件中的安装。
现在参见图26，在本发明的另一实施方式中，作为图13中示出的器件1300的改型，器件2600可设置有多个扩大的楔形间隙2406-1、2406-2。裸片附装膜2408允许器件2600弯曲为如图27所示的“U”形。
应当注意的是，本文所述的封装可被应用至磁传感器，例如电子罗盘。进一步地，该封装可被应用至除能够放置在晶圆或类似平坦衬底上的任何电路之外的加速度传感器、陀螺仪传感器和电场传感器。
更进一步地，器件可具有多个可折叠部，例如，一个在顶面上并且另一个在底上面，从而提供衬底的不同构造。
由此，已经描述了本发明的至少一个实施方式的多个特征，将被意识到的是，各种改变、修改以及完善都易于被本领域技术人员想到。这些改变、修改以及完善也意在成为本发明的一部分并且也意在处于本发明的范围内。因此，前述说明和附图仅仅是在示例，并且本发明的范围应当由所附权利要求的适当解释和它们的等同方案确定。

Claims (55)

1.一种可折叠衬底，其包括：
包括第一上表面的第一衬底部分；
包括第二上表面的第二衬底部分；以及
将第一衬底部分接合至第二衬底部分的可折叠桥接部，
其中可折叠桥接部包括：
从第一衬底部分延伸至第二衬底部分的接合带；以及
与所述接合带的一部分对应并且被限定在第一和第二衬底部分之间的间隙。
2.根据权利要求1所述的可折叠衬底，其中第一和第二衬底部分来自同一个单一半导体晶圆衬底。
3.根据权利要求2所述的可折叠衬底，其中所述间隙从所述单一半导体晶圆衬底中切出。
4.根据权利要求2所述的可折叠衬底，其中第一和第二电路中的至少一个包括至少一个磁场传感器。
5.根据权利要求2所述的可折叠衬底，其中第二电路包括穿过第二绝缘层中的开口可触及的至少一个接触垫。
6.根据权利要求5所述的可折叠衬底，其中所述至少一个接触垫被构造用于接纳焊料。
7.根据权利要求1所述的可折叠衬底，其中所述接合带包括可反复弯曲的材料。
8.根据权利要求1所述的可折叠衬底，还包括：
设置在第一表面上的第一电路；和
设置在第二表面上的第二电路。
9.根据权利要求8所述的可折叠衬底，其中所述可折叠桥接部将第一电路电接合至第二电路。
10.根据权利要求8所述的可折叠衬底，其中所述第一电路包括：
沿着第一方向检测磁场的第一磁场传感器；和
沿着第二方向检测磁场的第二磁场传感器。
11.根据权利要求10所述的可折叠衬底，其中：
所述第一和第二磁场传感器相对于彼此被定向，使得所述第一和第二方向彼此正交。
12.根据权利要求10所述的可折叠衬底，其中所述第二电路包括：
沿着第三方向检测磁场的第三磁场传感器。
13.根据权利要求1所述的可折叠衬底，其中可折叠桥接部还包括：
从第一衬底部分延伸至第二衬底部分的第一绝缘层，
其中所述接合带被设置在所述第一绝缘层的一段上。
14.根据权利要求13所述的可折叠衬底，其中所述可折叠桥接部还包括：
从第一衬底部分延伸至第二衬底部分的第二绝缘层，
其中所述第二绝缘层被设置在所述接合带的一段上。
15.根据权利要求14所述的可折叠衬底，其中第一绝缘层、接合带和第二绝缘层中的每一个包括可反复弯曲的材料。
16.根据权利要求13所述的可折叠衬底，其中所述可折叠桥接部还包括：
至少一个可反复弯曲的金属带。
17.根据权利要求16所述的可折叠衬底，其中所述至少一个金属带被设置在第一绝缘层的一部分上。
18.根据权利要求1所述的可折叠衬底，其中所述间隙通过从位于可折叠桥接部下方的原始衬底去除材料而被限定，并且其中：
原始衬底中的所述间隙被形成有彼此平行的对置的壁。
19.根据权利要求1所述的可折叠衬底，其中所述间隙通过从位于可折叠桥接部下方的原始衬底去除材料而被限定，并且其中：
原始衬底中的所述间隙被形成有彼此不平行的对置的壁。
20.一种制造可折叠衬底的方法，其包括：
提供具有晶圆本体部分、上表面和下表面的晶圆衬底；
限定所述晶圆衬底的第一衬底部分和第二衬底部分；
提供从第一衬底部分延伸至第二衬底部分的可折叠桥接部；以及
去除晶圆本体部分的复数个部分并且形成与所述可折叠桥接部的至少一部分对应的间隙。
21.根据权利要求20所述的方法，其中提供可折叠桥接部还包括：
提供从第一衬底部分延伸至第二衬底部分的至少一个可反复弯曲的金属带。
22.根据权利要求20所述的方法，其中去除晶圆本体的复数个部分包括下述的至少一种：
刀片锯切；
激光锯切；和
掩模蚀刻。
23.根据权利要求20所述的方法，其中提供可折叠桥接部包括：
提供从第一衬底部分延伸至第二衬底部分的第一接合带。
24.根据权利要求23所述的方法，其中提供可折叠桥接部包括：
在第一接合带下方从第一衬底部分延伸至第二衬底部分的上表面的一部分上沉积第一钝化层。
25.根据权利要求23所述的方法，其中去除晶圆本体的复数个部分包括：
在下表面处开始，去除材料，并且保持接合带大致完整。
26.根据权利要求25所述的方法，其中去除晶圆本体的复数个部分包括：
去除晶圆本体材料以形成具有彼此平行的对置的壁的间隙。
27.根据权利要求25所述的方法，其中去除晶圆本体的复数个部分包括：
去除晶圆本体材料以形成具有彼此不平行的对置的壁的间隙。
28.根据权利要求23所述的方法，还包括：
沉积从第一衬底部分延伸至第二衬底部分的并且与所述第一接合带大致共面的至少一个金属带。
29.一种可折叠衬底，其包括：
具有第一上表面和第一下表面的第一衬底部分；
具有第二上表面和第二下表面的第二衬底部分；以及
将第一衬底部分接合至第二衬底部分的可折叠部分，
其中所述可折叠部分包括附连至第一和第二下表面的柔性材料。
30.根据权利要求29所述的可折叠衬底，其中所述柔性材料是柔性膜和金属中的一种。
31.根据权利要求29所述的可折叠衬底，还包括下述的至少一个：
设置在第一上表面上的第一电路；和
设置在第二上表面上的第二电路。
32.根据权利要求29所述的可折叠衬底，还包括：
设置在第一衬底部分上用以沿着第一方向检测磁场的第一磁场传感器；以及
设置在第二衬底部分上用以沿着第二方向检测磁场的第二磁场传感器。
33.根据权利要求32所述的可折叠衬底，其中：
第一和第二磁场传感器相对于彼此被定向，使得当第一和第二衬底部分彼此成直角布置时，第一和第二方向彼此正交。
34.根据权利要求29所述的可折叠衬底，其中第一和第二衬底部分通过从原始衬底中去除材料从而在原始衬底上形成与可折叠部分对应的间隙而被限定。
35.根据权利要求34所述的可折叠衬底，其中原始衬底上的所述间隙被形成有彼此平行的对置的壁。
36.根据权利要求34所述的可折叠衬底，其中原始衬底中的所述间隙被形成有彼此不平行的对置的壁。
37.一种制造可折叠衬底的方法，其包括：
提供具有本体部分、上表面和下表面的晶圆；
限定在从上表面向下穿过晶圆本体部分至下表面的方向上延伸的至少一个无电路区域；
将可反复弯曲的材料至少在所限定的至少一个无电路区域的每一个的下方附装至晶圆的下表面；以及
从晶圆的上表面向下至可反复弯曲的材料，去除晶圆本体部分的与所限定的无电路区域对应的那一部分，但不去除可反复弯曲的材料。
38.根据权利要求37所述的方法，其中去除每个无电路区域包括下述的至少一种：
刀片锯切；
激光锯切；以及
掩模蚀刻。
39.根据权利要求37所述的方法，其中所述可反复弯曲的材料是膜和金属中的一种。
40.根据权利要求37所述的方法，还包括：
在晶圆的上表面上未限定无电路区域的地方设置一个或多个器件。
41.根据权利要求37所述的方法，其中去除每个所限定的无电路区域包括去除少于全部的对应的晶圆本体部分。
42.一种三轴磁力仪，其包括：
第一衬底部分，该第一衬底部分具有设置在其上的第一和第二磁场传感器，以便分别沿着第一和第二方向检测磁场，所述第一和第二方向彼此正交；
第二衬底部分，该第二衬底部分具有设置在其上的第三磁场传感器，以便沿着第三方向检测磁场，以及
将第一衬底部分接合至第二衬底部分的可折叠桥接部，
其中可折叠桥接部包括：
第一绝缘层；
从第一衬底部分延伸至第二衬底部分的并且被设置在第一绝缘层的一段上的接合带；
设置在接合带的一段上的第二绝缘层；以及
在第一和第二衬底部分之间限定的间隙。
43.根据权利要求42所述的磁力仪，其中第一和第二衬底部分中的每一个包括半导体材料。
44.根据权利要求42所述的磁力仪，其中可折叠桥接部还包括：
至少一个可反复弯曲的金属带。
45.根据权利要求44所述的磁力仪，其中所述至少一个金属带被设置在第一绝缘层的一部分上。
46.根据权利要求44所述的磁力仪，其中第二衬底部分包括穿过第二绝缘层上的开口可触及的至少一个连接垫。
47.根据权利要求46所述的磁力仪，还包括：
穿过第一衬底部分延伸的并且被接合至所述至少一个连接垫的至少一个贯通孔。
48.根据权利要求46所述的磁力仪，其中所述至少一个连接垫被构造用于接纳焊料。
49.根据权利要求42所述的磁力仪，其中：
所述间隙通过从原始半导体衬底中去除材料而形成。
50.根据权利要求49所述的三轴磁力仪，其中：
原始衬底中的所述间隙被形成有彼此平行的对置的壁。
51.根据权利要求49所述的三维磁力仪，其中：
原始衬底中的所述间隙被形成有彼此不平行的对置的壁。
52.根据权利要求42所述的磁力仪，其中：
第一绝缘层、接合带和第二绝缘层中的每一个从第一衬底部分延伸至第二衬底部分。
53.根据权利要求42所述的磁力仪，其中第一绝缘层、接合带和第二绝缘层中的每一个包括可反复弯曲的材料。
54.根据权利要求1所述的可折叠衬底，还包括：
附着至第一衬底部分的第一下表面和第二衬底部分的第二下表面的柔性材料，
其中所述柔性材料跨越限定于第一和第二衬底部分之间的间隙。
55.根据权利要求20所述的方法，还包括：
提供跨越所述间隙从第一衬底部分的第一下表面延伸至第二衬底部分的第二下表面的柔性材料。
CN201380014771.XA 2012-03-21 2013-03-13 可折叠衬底 Active CN104204754B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/426,341 US20130249542A1 (en) 2012-03-21 2012-03-21 Foldable substrate
US13/426,341 2012-03-21
PCT/US2013/030792 WO2013142185A1 (en) 2012-03-21 2013-03-13 Foldable substrate

Publications (2)

Publication Number Publication Date
CN104204754A true CN104204754A (zh) 2014-12-10
CN104204754B CN104204754B (zh) 2017-03-01

Family

ID=49211188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014771.XA Active CN104204754B (zh) 2012-03-21 2013-03-13 可折叠衬底

Country Status (7)

Country Link
US (1) US20130249542A1 (zh)
JP (1) JP2015520840A (zh)
KR (1) KR101681175B1 (zh)
CN (1) CN104204754B (zh)
DE (1) DE112013001580T5 (zh)
TW (1) TWI664707B (zh)
WO (1) WO2013142185A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934257B1 (en) * 2012-05-30 2015-01-13 Juniper Networks, Inc. Apparatus and methods for coplanar printed circuit board interconnect
US9202789B2 (en) * 2014-04-16 2015-12-01 Qualcomm Incorporated Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10697800B2 (en) * 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
DE102017206105A1 (de) * 2017-04-10 2018-10-11 Robert Bosch Gmbh Verfahren zum Herstellen eines elektronischen Steuermoduls
US11628275B2 (en) 2018-01-31 2023-04-18 Analog Devices, Inc. Electronic devices
CN114341660A (zh) * 2019-09-06 2022-04-12 利盟国际有限公司 一种用于读取磁性puf的传感器阵列
KR102289703B1 (ko) * 2019-12-31 2021-08-17 한국과학기술원 칩 스케일 원자시계
US20220157680A1 (en) * 2020-11-19 2022-05-19 Apple Inc. Flexible Package Architecture Concept in Fanout
CN114093770A (zh) 2021-10-27 2022-02-25 珠海越亚半导体股份有限公司 埋嵌封装结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008496A (en) * 1988-09-15 1991-04-16 Siemens Aktiengesellschaft Three-dimensional printed circuit board
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
CN1552081A (zh) * 2001-07-17 2004-12-01 ���ܿ���ϵͳ���޹�˾ 微机电传感器
US20080105956A1 (en) * 2006-11-07 2008-05-08 Infineon Technologies Austria Ag Semiconductor element and process of manufacturing semiconductor element
US20080238991A1 (en) * 2005-10-11 2008-10-02 Silverbrook Research Pty Ltd Printhead assembly with a printhead, a wicking element and a pad to facilitate the transferral of ink from the printhead to the wicking element.
US20110126632A1 (en) * 2009-11-30 2011-06-02 Freescale Semiconductor, Inc. Laterally integrated mems sensor device with multi-stimulus sensing
US20120007598A1 (en) * 2010-07-09 2012-01-12 Invensense, Inc. Micromachined magnetic field sensors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3213359A (en) * 1963-01-15 1965-10-19 Gen Dynamics Corp Non-inductive hall-cell magnetometer
US5754409A (en) * 1996-11-06 1998-05-19 Dynamem, Inc. Foldable electronic assembly module
US6021048A (en) * 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
US7294591B2 (en) * 2002-12-13 2007-11-13 Kimberly-Clark Worldwide, Inc. Absorbent composite including a folded substrate and an absorbent adhesive composition
US7378566B2 (en) * 2002-12-13 2008-05-27 Kimberly-Clark Worldwide, Inc. Absorbent core including folded substrate
US7153256B2 (en) * 2003-03-07 2006-12-26 Neuronetics, Inc. Reducing discomfort caused by electrical stimulation
US7057116B2 (en) * 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
US8201325B2 (en) * 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
US8080736B2 (en) * 2009-02-18 2011-12-20 Teledyne Scientific & Imaging, Llc Non-planar microcircuit structure and method of fabricating same
KR101099586B1 (ko) * 2010-11-12 2011-12-28 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지
US9278655B2 (en) * 2011-08-08 2016-03-08 Faurecia Interior Systems, Inc. Foldable substrates for motor vehicles and methods for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008496A (en) * 1988-09-15 1991-04-16 Siemens Aktiengesellschaft Three-dimensional printed circuit board
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
CN1552081A (zh) * 2001-07-17 2004-12-01 ���ܿ���ϵͳ���޹�˾ 微机电传感器
US20080238991A1 (en) * 2005-10-11 2008-10-02 Silverbrook Research Pty Ltd Printhead assembly with a printhead, a wicking element and a pad to facilitate the transferral of ink from the printhead to the wicking element.
US20080105956A1 (en) * 2006-11-07 2008-05-08 Infineon Technologies Austria Ag Semiconductor element and process of manufacturing semiconductor element
US20110126632A1 (en) * 2009-11-30 2011-06-02 Freescale Semiconductor, Inc. Laterally integrated mems sensor device with multi-stimulus sensing
US20120007598A1 (en) * 2010-07-09 2012-01-12 Invensense, Inc. Micromachined magnetic field sensors

Also Published As

Publication number Publication date
KR101681175B1 (ko) 2016-12-01
CN104204754B (zh) 2017-03-01
JP2015520840A (ja) 2015-07-23
TWI664707B (zh) 2019-07-01
DE112013001580T5 (de) 2014-11-27
TW201351596A (zh) 2013-12-16
WO2013142185A8 (en) 2013-11-28
US20130249542A1 (en) 2013-09-26
KR20150006835A (ko) 2015-01-19
WO2013142185A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
CN104204754A (zh) 可折叠衬底
JP5977780B2 (ja) 垂直ダイ・チップオンボード
US20050040510A1 (en) Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument
US9666362B2 (en) Superposed structure 3D orthogonal through substrate inductor
US7992313B2 (en) Sensor chip, detection device and method of manufacturing detection device
US8459112B2 (en) Systems and methods for three dimensional sensors
US8772908B2 (en) Conductive pads defined by embedded traces
JP5912701B2 (ja) 磁気検出装置の製造方法
KR100950676B1 (ko) 3축 지자기 센서 및 그 제조 방법
KR100562874B1 (ko) 전자나침반용 수직축 박막 플럭스게이트 소자의 조립 방법
JP2013183083A (ja) 電子部品の製造方法
KR100801276B1 (ko) 하이브리드형 지자기 센서 및 그 제조방법
JP2007292692A (ja) 磁気デバイス
JP2004205331A (ja) 磁気検出装置及び磁気検出機能付き電子機器
KR101306158B1 (ko) 3축 지자기 센서 패키지 및 그 제조방법
KR101090990B1 (ko) 지자기 센서 및 그의 제조방법
JP2010237058A (ja) センサ装置およびその製造方法
US20110215431A1 (en) Electrical contact configuration of micro-electromechanical component and fabrication method
JP5572259B2 (ja) 物理量センサ装置とその製造方法
JPWO2010090075A1 (ja) 磁気検出装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant