KR20150001664A - 온도 제어 방법 및 플라즈마 처리 장치 - Google Patents

온도 제어 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20150001664A
KR20150001664A KR20140078363A KR20140078363A KR20150001664A KR 20150001664 A KR20150001664 A KR 20150001664A KR 20140078363 A KR20140078363 A KR 20140078363A KR 20140078363 A KR20140078363 A KR 20140078363A KR 20150001664 A KR20150001664 A KR 20150001664A
Authority
KR
South Korea
Prior art keywords
temperature
electrostatic chuck
wafer
plasma
control
Prior art date
Application number
KR20140078363A
Other languages
English (en)
Other versions
KR102241740B1 (ko
Inventor
아키토시 하라다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150001664A publication Critical patent/KR20150001664A/ko
Application granted granted Critical
Publication of KR102241740B1 publication Critical patent/KR102241740B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

파티클의 발생을 효과적으로 제어한다. 온도 조절 가능한 정전 척을 제 1 온도로 제어한 상태에서 처리실 내에서 피처리체의 플라즈마 처리를 실행한 후, 상기 정전 척의 온도를 상기 제 1 온도보다 낮은 제 2 온도로 단계적으로 제어하는 강온 제어 공정과, 상기 플라즈마 처리를 실행한 후, 상기 처리실 내를 불활성 가스에 의해 퍼지하는 퍼지 공정을 포함하는 것을 특징으로 하는 온도 제어 방법이 제공된다.

Description

온도 제어 방법 및 플라즈마 처리 장치{TEMPERATURE CONTROLLING METHOD AND PLASMA PROCESSING APPARATUS}
본 발명은 온도 제어 방법 및 플라즈마 처리 장치에 관한 것이다.
플라즈마 처리의 성능을 높이기 위하여, 미리 고온으로 한 정전 척 상에 웨이퍼를 재치(載置)하고, 재치된 웨이퍼를 플라즈마 처리하는 방법이 제안되고 있다. 이 방법에 의하면, 정전 척 상에 웨이퍼를 재치했을 때 발생하는 웨이퍼와 정전 척 간의 온도차에 의해, 웨이퍼와 정전 척 간에 열 팽창차가 발생한다. 그 결과, 웨이퍼의 이면과 정전 척이 마찰하여, 웨이퍼의 이면으로부터 파티클이 발생하는 경우가 있다.
따라서, 정전 척에 재치하기 전의 웨이퍼의 온도와 재치 후의 웨이퍼의 최고 온도와의 차를 미리 정해진 온도 이하로 함으로써 웨이퍼와 정전 척 간의 열 팽창차를 소정 범위 내로 제어하여, 파티클의 발생을 억제하는 방법이 제안되고 있다(예를 들면, 특허 문헌 1을 참조).
일본특허공개공보 2000-012664호
그러나, 특허 문헌 1에서는, 상기 온도차를 미리 정해진 온도 이하로 하기 위하여, 피처리체를 예비 가열실에서 미리 가열할 필요가 있어, 장치 구성 및 처리가 복잡해진다.
상기 과제에 대하여, 일측면에서는, 파티클의 발생을 효과적으로 억제하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 일태양에 따르면, 온도 조절 가능한 정전 척을 제 1 온도로 제어한 상태에서 처리실 내에서 피처리체의 플라즈마 처리를 실행한 후, 상기 정전 척의 온도를 상기 제 1 온도보다 낮은 제 2 온도로 단계적으로 제어하는 강온 제어 공정과, 상기 플라즈마 처리를 실행한 후, 상기 처리실 내를 불활성 가스에 의해 퍼지하는 퍼지 공정을 포함하는 것을 특징으로 하는 온도 제어 방법이 제공된다.
또한, 상기 과제를 해결하기 위하여, 다른 태양에 따르면, 처리실과, 온도 조절 가능한 정전 척과, 상기 정전 척의 온도를 제어하는 제어부를 가지고, 상기 제어부는, 상기 정전 척을 제 1 온도로 제어한 상태에서 상기 처리실 내에서 피처리체의 플라즈마 처리의 실행을 제어한 후, 상기 처리실 내를 불활성 가스에 의해 퍼지하면서, 상기 정전 척의 온도를 상기 제 1 온도보다 낮은 제 2 온도로 단계적으로 제어하는 것을 특징으로 하는 플라즈마 처리 장치가 제공된다.
일태양에 따르면, 파티클의 발생을 효과적으로 억제할 수 있다.
도 1은 일실시예에 따른 플라즈마 처리 장치의 전체 구성도이다.
도 2는 일실시예에 따른 파티클의 발생 원인을 설명하기 위한 도이다.
도 3은 일실시예에 따른 웨이퍼에 생긴 흠집을 나타낸 도이다.
도4a 및 도 4b는 일실시예에 따른 파티클의 발생 결과를 나타낸 도이다.
도 5는 일실시예에 따른 온도 제어 처리의 순서도이다.
도 6은 일실시예에 따른 온도 제어 처리의 타임 차트이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명한다. 또한 본 명세서 및 도면에서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 부여함으로써 중복된 설명을 생략한다. 또한, 압력값에 대해서는, 1 Torr를 133.322 Pa로서 환산 가능하다.
(플라즈마 처리 장치의 전체 구성)
먼저, 후술하는 에칭 공정을 실행하는 플라즈마 처리 장치의 일례에 대하여 설명한다. 본 실시예에 따른 온도 제어 방법을 실시할 수 있는 플라즈마 처리 장치로서는, 특별히 한정되지 않지만, 피처리체로서의 반도체 웨이퍼(W)(이후, 웨이퍼(W)라고 함)에 RIE(Reactive Ion Etching) 처리 또는 애싱 처리 등의 플라즈마 처리를 실시할 수 있는, 평행 평판형(용량 결합형이라고도 함)의 플라즈마 처리 장치를 들 수 있다.
도 1에, 본 실시예에 따른 플라즈마 처리 장치의 일례의 개략 구성도를 도시한다.
본 실시예의 플라즈마 처리 장치(1)는, 예를 들면 알루미늄 또는 스테인리스 스틸 등의 금속제의 원통 형상 챔버(처리 용기(10))를 가지고 있다. 처리 용기(10)는 접지되어 있다. 처리 용기(10) 내에서는, 피처리체에 대하여, 후술하는 본 실시예의 온도 제어 방법, 또는 에칭 처리 등의 플라즈마 처리가 실시된다.
처리 용기(10) 내에는, 피처리체로서의 반도체 웨이퍼(W)(이하, 웨이퍼(W)라고 함)를 재치하는 재치대(12)가 설치되어 있다. 재치대(12)는 예를 들면 알루미늄으로 구성되고, 절연성의 통 형상 보지부(保持部)(14)를 개재하여 처리 용기(10)의 바닥으로부터 수직 상방으로 연장되는 통 형상 지지부(16)에 지지되어 있다. 통 형상 보지부(14)의 상면에는, 재치대(12)의 상면을 환상(環狀)으로 둘러싸는 예를 들면 석영으로 구성되는 포커스 링(18)이 배치되어 있다. 포커스 링(18)은, 재치대(12)의 상방에 발생한 플라즈마를 웨이퍼(W)를 향해 수속시킨다.
처리 용기(10)의 내측벽과 통 형상 지지부(16)의 외측벽의 사이에는, 배기로(20)가 형성되어 있다. 배기로(20)에는 환상의 배플판(22)이 장착되어 있다. 배기로(20)의 저부에는 배기구(24)가 형성되고, 배기관(26)을 개재하여 배기 장치(28)에 접속되어 있다.
배기 장치(28)는, 도시하지 않은 진공 펌프를 가지고 있고, 처리 용기(10) 내를 소정의 진공도까지 감압한다. 처리 용기(10)의 측벽에는, 웨이퍼(W)의 반입 또는 반출 시에 개폐하는 게이트 밸브(30)가 장착되어 있다.
재치대(12)에는, 급전봉(36) 및 정합기(34)를 개재하여 플라즈마 생성용의 고주파 전원(32)이 전기적으로 접속되어 있다. 고주파 전원(32)은, 예를 들면 60 MHz의 고주파 전력을 재치대(12)에 인가한다. 이와 같이 하여 재치대(12)는 하부 전극으로서도 기능한다.
처리 용기(10)의 천장부에는, 샤워 헤드(38)가 접지 전위의 상부 전극으로서 설치되어 있다. 고주파 전원(32)으로부터의 플라즈마 생성용의 고주파 전력은, 재치대(12)와 샤워 헤드(38)의 사이에 용량적으로 인가된다.
재치대(12)의 상면에는, 웨이퍼(W)를 정전 흡착력으로 보지하기 위한 정전 척(ESC)(40)이 설치되어 있다. 정전 척(40)은 도전막으로 이루어지는 시트 형상의 척 전극(40a)을 한 쌍의 유전 부재인 유전층부(40b, 40c)의 사이에 개재한 것이다. 직류 전압원(42)은 스위치(43)를 개재하여 척 전극(40a)에 접속되어 있다. 또한 일반적으로, 정전 척(40)에서의 웨이퍼(W)의 재치면에는, 후술하는 도 2에 도시한 바와 같이, 볼록부(40d)와 오목부(40e)가 형성되어 있다. 이 볼록부(40d) 및 오목부(40e)는, 예를 들면 정전 척(40)을 엠보스 가공함으로써 형성할 수 있다.
정전 척(40)은, 직류 전압원(42)으로부터 전압이 인가됨으로써, 쿨롱력으로 웨이퍼(W)를 척 상에 흡착 보지한다. 또한, 척 전극(40a)에의 전압을 인가하지 않을 경우에는 스위치(43)에 의해 접지부(44)에 접속된 상태로 되어 있다. 이하, 척 전극(40a)에 전압을 인가하지 않은 상태는, 척 전극(40a)이 접지된 상태인 것을 의미한다.
전열 가스 공급원(52)은, 헬륨(He) 가스 등의 전열 가스를, 가스 공급 라인(54)을 거쳐 정전 척(40) 상의 웨이퍼(W) 이면으로 공급한다.
천장부의 샤워 헤드(38)는, 다수의 가스 통기홀(56a)을 가지는 전극판(56)과, 이 전극판(56)을 착탈 가능하게 지지하는 전극 지지체(58)를 가진다. 전극 지지체(58)의 내부에는 버퍼실(60)이 설치되어 있다. 버퍼실(60)의 가스 도입구(60a)에는 가스 공급 배관(64)을 개재하여 가스 공급원(62)이 연결되어 있다. 이러한 구성에 의해, 샤워 헤드(38)로부터 처리 용기(10) 내로 원하는 처리 가스가 공급된다.
가스 공급원(62)은, 각종 처리 가스가 각각 독립하여 제어되고, 처리 용기(10) 내로 공급된다.
재치대(12)의 내부에는, 외부의 도시하지 않은 반송 암과의 사이에서 웨이퍼(W)의 전달을 행하기 위하여 웨이퍼(W)를 승강시키는 지지 핀(81)이 복수(예를 들면 3 개) 설치되어 있다. 복수의 지지 핀(81)은, 연결 부재(82)를 개재하여 전해지는 모터(84)의 동력에 의해 상하 이동한다. 처리 용기(10)의 외부를 향해 관통하는 지지 핀(81)의 관통홀에는 저부 벨로우즈(83)가 설치되고, 처리 용기(10) 내의 진공측과 대기측 간의 기밀을 유지한다.
또한 처리 용기(10)의 주위에는, 환상 또는 동심 형상으로 연장되는 도시하지 않은 자석이, 예를 들면 상하 2 단으로 배치되어 있어도 된다.
재치대(12)의 내부에는, 통상, 냉매관(70)이 설치되어 있다. 이 냉매관(70)에는, 배관(72, 73)을 거쳐 칠러 유닛(71)으로부터 소정 온도의 냉매가 순환 공급된다. 또한, 정전 척(40)의 내부에는 히터(75)가 매설되어 있다. 히터(75)에는 도시하지 않은 교류 전원으로부터 원하는 교류 전압이 인가된다. 칠러 유닛(71)에 의한 냉각과 히터(75)에 의한 가열에 의해, 정전 척(40) 상의 웨이퍼(W)의 처리 온도는 원하는 온도로 조정된다.
플라즈마 처리 장치(1)에는, 예를 들면 가스 공급원(62), 배기 장치(28), 히터(75), 직류 전압원(42), 스위치(43), 정합기(34), 고주파 전원(32), 전열 가스 공급원(52), 모터(84) 및 칠러 유닛(71)의 동작을 제어하는 제어부(100)가 설치되어 있다. 제어부(100)는, 도시하지 않은 CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory)을 가지고 있다. CPU는, 이들의 기억 영역에 저장된 각종 레시피에 따라, 적어도 후술하는 본 실시예에 따른 온도 제어 처리를 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력 또는 전압, 각종 처리 가스 유량, 챔버 내 온도(예를 들면, 상부 전극 온도, 챔버의 측벽 온도, ESC 온도) 등이 기재되어 있다. 또한, 이들 프로그램 또는 처리 조건을 나타내는 레시피는, 하드 디스크 또는 반도체 메모리에 기억되어 있어도 되고, CD-ROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로, 기억 영역의 소정 위치에 세팅되도록 구성되어 있어도 된다.
이상, 본 실시예에 따른 플라즈마 처리 장치(1)의 전체 구성에 대하여 설명했다. 이어서, 정전 척(40)과 웨이퍼(W)의 마찰, 웨이퍼(W)의 이면의 흠집에 의한 파티클의 발생에 대하여, 도 2를 참조하여 설명한다.
(파티클의 발생)
정전 척(40)과 웨이퍼(W)의 온도차는, 미리 고온으로 제어한 정전 척(40) 상에 웨이퍼(W)를 재치했을 경우, 고온으로 제어되어 있지 않은 정전 척(40) 상에 웨이퍼(W)를 재치했을 경우에 비해 커진다. 정전 척(40)과 웨이퍼(W)의 온도차가 커지면, 웨이퍼(W)와 정전 척(40) 간에 발생하는 열 팽창차가 커진다. 따라서, 정전 척(40)과 웨이퍼(W) 간의 열 팽창차는, 미리 고온으로 제어한 정전 척(40) 상에 웨이퍼(W)를 재치했을 경우, 고온으로 제어되어 있지 않은 정전 척(40) 상에 웨이퍼(W)를 재치했을 경우에 비해 커진다.
정전 척(40)과 웨이퍼(W) 간의 열 팽창차에 의해, 웨이퍼(W)의 이면과 정전 척(40)이 마찰하여, 웨이퍼(W)의 이면으로부터 파티클이 발생하는 경우가 있다. 특히, 웨이퍼(W)의 외주부는 내주부보다 열 팽창 또는 열 수축에 의한 마찰이 커진다. 그 결과, 웨이퍼(W)의 이면의 외주 부근으로부터 파티클이 많이 발생할 가능성이 있다.
예를 들면, 도 3은, 실제로 웨이퍼(W)의 이면에 생긴 흠집의 일례를 나타낸다. 웨이퍼(W)의 이면의 D1 ~ D7에서 흠집이 발생하고 있는 것을 알 수 있다. 또한, D1 ~ D7에 나타낸 흠집은, 모두 직경 방향을 향하고 있다. 이 결과로부터도, 웨이퍼(W)의 이면에 생기는 흠집은, 웨이퍼(W)와 정전 척(40) 간에 발생한 온도차에 의한 열 팽창차에 기인하고 있는 것이 예측된다.
또한 도 2에 도시한 바와 같이, 정전 척(40)의 표면에 등간격으로 도트 형상의 볼록부(40d)가 복수 형성될 경우, 도트 형상의 볼록부(40d)와 웨이퍼(W)의 이면이 접촉하는 부분에서, 비교적 강한 마찰이 발생하기 쉽다.
(온도와 파티클의 관계)
이어서 발명자는, 정전 척과 웨이퍼(W)의 온도차와, 웨이퍼(W)의 이면에 발생하는 파티클의 수와의 관계에 대한 실험을 행했다. 그 실험의 결과를 도4a 및 도 4b에 나타낸다.
도 4a 및 도 4b는, 웨이퍼(W)의 온도가 20℃일 경우로, 횡축에 정전 척과 웨이퍼(W)의 온도차를 나타내고, 종축에 발생한 파티클의 수를 나타낸다. 도 4a의 종축은, 웨이퍼(W)의 표면의 파티클수를 나타내고, 도 4b의 종축은, 웨이퍼(W)의 이면의 파티클수를 나타낸다. 또한, 정전 척에는 소정의 전압(HV)이 인가되어 있다.
이에 의하면, 도 4a 및 도 4b의 모든 경우에, 웨이퍼(W)와 정전 척 간에 온도차가 발생하고 있으면, 파티클이 발생하고 있는 것을 알 수 있다. 이상으로부터, 웨이퍼(W)와 정전 척(40) 간에 조금이라도 온도차가 발생하면, 웨이퍼(W)의 이면으로부터 파티클이 발생하는 것을 알 수 있었다. 즉, 정전 척에 재치하기 전의 웨이퍼(W)의 온도와 재치 후의 웨이퍼(W)의 최고 온도와의 차를 미리 정해진 온도 이하로 함으로써 웨이퍼(W)와 정전 척 간의 열 팽창차를 소정 범위 내로 제어하는 온도 제어 방법에서는, 파티클의 발생을 효과적으로 억제할 수 없는 것을 알 수 있다.
이상으로부터, 본 실시예에서는, 파티클의 발생을 효과적으로 억제하는 것이 가능한 온도 제어 방법을 제안한다. 이하에, 본 실시예에 따른 온도 제어 방법에 따른 온도 제어의 순서를, 도 5 및 도 6을 참조하여 설명한다. 도 5는, 본 실시예에 따른 온도 제어 처리의 순서도이다. 도 6은, 본 실시예에 따른 온도 제어 처리를 포함하는 각 처리의 타임 차트이다. 도 6에 나타낸 바와 같이, 본 실시예에서는, 웨이퍼(W)를 반입 후, 승온 제어 공정, 제 1 온도(여기서는, 60℃)에서 실행되는 제 1 에칭 공정, 강온 제어 공정(단계적으로 강온), 제 2 온도(여기서는, 20℃)에서 실행되는 제 2 에칭 공정의 순으로 처리가 행해진다.
(온도 제어)
도 5에 나타낸 온도 제어 처리가 개시되면, 제어부(100)는, 플라즈마 처리 장치(1)로 웨이퍼가 반입되었는지를 판정한다(단계(S10)). 제어부(100)는, 웨이퍼(W)가 반입될 때까지 단계(S10)의 처리를 반복하고, 웨이퍼가 반입된 경우, 단계(S12)로 진행된다.
도 6의 좌단은, 웨이퍼(W)가 플라즈마 처리 장치(1)에 반입된 상태이다. 웨이퍼(W)의 반입 후, 제어부(100)는, 정전 척(40)에 인가하는 전압(HV)을 온으로 한다. 그리고 제어부(100)는, 정전 척(40)의 온도를 승온한다(단계(S12) : 승온 제어 공정). 제어부(100)는, 제 1 에칭 처리의 프로세스 온도에 도달했는지를 판정하고(단계(S14)), 제 1 에칭 처리의 프로세스 온도에 도달할 때까지 단계(S12 및 S14)의 처리를 반복한다.
도 6에서는, 단계(A)에서 승온 제어 공정이 실행되고, 정전 척(40)의 온도가 20℃에서 60℃까지 승온되어 있다. 60℃는 제 1 에칭 처리의 프로세스 온도이다.
여기서, 단계(A)의 승온 공정은, 웨이퍼(W)의 반입 후, 히터(75)를 가열함으로써 정전 척(40)의 온도를 승온한다. 따라서, 웨이퍼(W)가 챔버 내로 반입되고, 정전 척(40)에 재치되었을 때, 웨이퍼(W)와 정전 척(40) 간에 온도차는 발생하고 있지 않다. 또한, 단계(A)의 승온 공정 중에도 웨이퍼(W)를 정전 척(40)에 흡착한 상태로 정전 척(40)의 온도를 승온한다. 이 때문에, 웨이퍼(W)와 정전 척(40) 간의 밀착성은 확보되어 있고, 일반적으로 온도차가 발생하지 않은 상태에서 정전 척(40) 및 웨이퍼(W)의 온도를 제 1 에칭 처리의 프로세스 온도까지 올릴 수 있다. 이에 의해, 승온 제어 공정에서 웨이퍼(W)와 정전 척(40) 간의 마찰은 발생하지 않는다. 이 때문에, 웨이퍼(W)의 이면으로부터 파티클이 발생하는 것을 방지할 수 있다.
단계(S14)에서 제 1 에칭 처리의 프로세스 온도에 도달했다고 판정된 경우, 제어부(100)는, 제 1 에칭 처리를 실행한다(단계(S16) : 제 1 에칭 공정). 도 6에는, 제 1 에칭 처리의 프로세스 온도까지 도달했기 때문에, 단계(B)에서 제 1 에칭 공정이 실행되고 있다.
제 1 에칭 처리의 일례로서는, 질화 티탄(TiN) 등의 금속을 포함하는 마스크를 이용한 에칭 처리를 들 수 있다. 메탈 마스크를 이용한 에칭에서는, 마스크와의 선택비를 얻기 위하여 정전 척(40)을 고온으로 한다. 또한 단계(B)에서는, 정전 척(40)의 온도는 60℃로 제어되어 있다.
이어서 제어부(100)는, 제 1 에칭 처리가 종료되었는지를 판정하고(단계(S18)), 제 1 에칭 처리가 종료되었다고 판정될 때까지 단계(S18)의 판정 처리를 반복한다. 제 1 에칭 처리가 종료되었다고 판정된 경우, 제어부(100)는, 정전 척(40)의 온도를 단계적으로 강온한다(단계(S20) : 강온 제어 공정).
도 6에서는, 단계(C) 및 단계(D)에서 강온 제어 공정이 실행되고, 정전 척(40)의 온도가 60℃에서 40℃, 40℃에서 20℃와 같이 단계적으로 강온되어 있다. 또한, 20℃는 제 2 에칭 처리의 프로세스 온도이다.
구체적으로, 우선 제어부(100)는, 단계(C)에서, 정전 척(40)의 온도를 60℃에서 40℃로 강온한다. 제어부(100)는, 정전 척(40)의 온도를 40℃로 하고 나서 소정 시간 경과 후, 단계(D)에서, 정전 척(40)의 온도를 40℃에서 20℃로 더 강온한다.
또한 본 실시예에서는, 제어부(100)는, 정전 척의 온도를 2 단계로 나누어 강온 제어했지만, 이에 한정되지 않고, 예를 들면 3 단계 또는 4 단계 이상으로 나누어 강온 제어해도 된다. 또한 제어부(100)는, 단계(A)의 승온 제어 공정에서도 정전 척의 온도를 단계적으로 승온 제어해도 된다.
강온 제어 공정에서, 제어부(100)는, 챔버 내를 N2 가스에 의해 퍼지한다(단계(S22) : 퍼지 공정). 퍼지 공정에 사용되는 가스는 N2 가스에 한정되지 않고, 불활성 가스이면 된다. 불활성 가스의 다른 예로서는 Ar 가스를 들 수 있다.
또한 강온 제어 공정에서, 제어부(100)는, 챔버 내를 제 1 에칭 처리가 행해지고 있을 때의 챔버 내의 압력보다 높은 압력으로 제어한다(단계(S24) : 압력 제어 공정).
또한 본 실시예에서는, 강온 제어 공정과 퍼지 공정과 압력 제어 공정은 병행하여 실행되지만, 이에 한정되지 않는다. 단, 강온 제어 공정과 퍼지 공정의 적어도 일부는 병행하여 행해진다. 또한, 강온 제어 공정과 퍼지 공정과 압력 제어 공정의 적어도 일부는 병행하여 행해지는 것이 바람직하다.
이어서 제어부(100)는, 제 2 에칭 처리의 프로세스 온도가 되었는지를 판정한다(단계(S26)). 제어부(100)는, 제 2 에칭 처리의 프로세스 온도에 도달할 때까지 단계(S20 ~ S26)의 처리를 반복한다. 도 6에서는, 강온 제어 공정에서, 단계(C) 및 단계(D)에서 강온 제어가 단계적으로 실행되고, 정전 척(40)의 온도가 60℃에서 제 2 에칭 처리의 프로세스 온도인 20℃까지 단계적으로 강온되어 있는 상태가 나타나 있다.
단계(S26)에서 제 2 에칭 처리의 프로세스 온도가 되었다고 판정된 경우, 제어부(100)는, N2 가스의 퍼지를 정지한다(단계(S28)). 또한 제어부(100)는, 챔버 내의 압력을 압력 제어 공정에서 제어한 압력보다 낮게 제어한다(단계(S30)). 도 6에서는, 단계(D)에서 정전 척(40)의 온도가 20℃까지 강온 제어되고 나서 소정 시간이 경과한 강온 제어 공정 종료 후에 N2 가스의 퍼지가 정지되고, 또한 챔버 내의 압력이 강온 제어 공정 전의 압력까지 낮춰져 있다.
마지막으로 제어부(100)는, 제 2 에칭 처리를 실행한다(단계(S32) : 제 2 에칭 공정). 이상으로 본 처리는 종료된다. 도 6에서는, 단계(E)에서 제 2 에칭 공정이 실행되고 있다.
이상, 본 실시예에 따른 온도 제어 처리에 대하여 설명했다. 또한, 제 1 에칭 공정 및 제 2 에칭 공정은 플라즈마 처리 공정의 일례이다. 본 실시예에 따른 플라즈마 처리 공정은 에칭 처리에 한정되지 않고, 성막 처리 또는 애싱 처리 등, 웨이퍼(W)에 플라즈마 처리를 실행하는 공정이면 된다. 또한, 본 실시예의 제 1 에칭 공정의 프로세스 온도인 60℃는 제 1 온도의 일례이다. 또한, 제 2 에칭 공정의 프로세스 온도인 20℃는 제 1 온도보다 낮은 제 2 온도의 일례이다.
본 실시예에 따른 온도 제어 처리에 의하면, 히터(75)에 의해 온도 조절 가능한 정전 척(40)을 제 1 온도로 제어한 상태에서 챔버(C) 내에서 웨이퍼(W)를 플라즈마 처리한 후, 정전 척(40)의 온도를 제 1 온도보다 낮은 제 2 온도로 단계적으로 제어한다.
이에 의해, 정전 척(40)의 온도는 서서히 강온으로 제어된다. 이 때문에, 정전 척(40)에 흡착된 웨이퍼(W)의 온도를 정전 척(40)의 제어 온도에 추종시킬 수 있다. 이에 의해, 강온 제어 중, 웨이퍼(W)와 정전 척(40) 간에는 거의 온도차가 없어, 웨이퍼(W)와 정전 척(40) 간의 열 팽창차는 억제된다. 그 결과, 웨이퍼(W)의 이면과 정전 척(40)이 마찰하여, 웨이퍼(W)의 이면으로부터 파티클이 발생하는 것을 효과적으로 억제할 수 있다.
특히, 질화 티탄(TiN) 등의 금속을 포함하는 마스크를 이용하여 에칭 처리를 실행할 경우, 우선, 마스크의 로스량을 저감하기 위하여 고온의 에칭 공정이 실행되고, 이 후에 상기 에칭 공정보다 저온의 에칭 공정이 실행되는 프로세스가, 최근 증가하고 있다. 그러한 프로세스에서, 정전 척(40)과 웨이퍼(W) 간의 온도차에 의한 파티클의 발생을 보다 효과적으로 저감할 수 있는 본 실시예에 따른 온도 제어 처리는 특히 유용하다.
또한 본 실시예에서는, 강온 제어 공정과 퍼지 공정이 병행하여 행해진다. 이에 의해, 발생한 파티클은 즉시 챔버(C)로부터 외부로 배기된다. 그 결과, 챔버(C) 내의 파티클의 수를 보다 저감시킬 수 있다. 따라서, 강온 제어 공정과 퍼지 공정은, 적어도 일부가 병행하여 행해지면 되지만, 강온 제어 공정의 동안에는, 퍼지 공정이 병행하여 행해지는 것이 바람직하다.
또한 본 실시예에서는, 강온 제어 공정과 퍼지 공정에 병행하여, 챔버(C) 내를 플라즈마 처리(도 6에서는, 제 1 에칭 처리) 시의 압력보다 높은 압력으로 제어하는 압력 제어 공정이 실행된다. 이에 의해, 챔버(C) 내의 파티클의 수를 보다 효과적으로 배출할 수 있다. 따라서, 강온 제어 공정과 퍼지 공정과 압력 제어 공정은 적어도 일부가 병행하여 행해지면 되지만, 강온 제어 공정의 동안에는, 퍼지 공정 및 압력 제어 공정이 병행하여 행해지는 것이 바람직하다.
이상, 온도 제어 방법 및 플라즈마 처리 장치를 상기 실시예에 의해 설명했지만, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 범위 내에서 각종 변형 및 개량이 가능하다.
예를 들면, 본 발명에 따른 온도 제어 방법은, 고온 프로세스 후의 저온 프로세스에서의 강온 제어 공정에서, 정전 척의 온도를 단계적으로 낮추는 경우뿐 아니라, 저온 프로세스 후의 고온 프로세스에서의 승온 제어 공정에서, 정전 척의 온도를 단계적으로 올리는 경우에도 적용 가능하다.
본 발명에 따른 온도 제어 방법을 사용하는 플라즈마 처리 장치는, 도 1에 도시한 장치 이외의 플라즈마 처리 장치, 예를 들면 애싱 처리 장치 또는 성막 처리 장치 등에도 적용 가능하다. 그 때, 플라즈마 처리 장치에서 플라즈마를 발생시키는 수단으로서는, 용량 결합형 플라즈마(CCP : Capacitively Coupled Plasma) 발생 수단, 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma) 발생 수단, 핼리콘파 여기형 플라즈마(HWP : Helicon Wave Plasma) 발생 수단, 래디얼 라인 슬롯 안테나로부터 생성한 마이크로파 플라즈마 또는 SPA(Slot Plane Antenna) 플라즈마를 포함하는 마이크로파 여기 표면파 플라즈마 발생 수단, 전자 사이클로트론 공명 플라즈마(ECR : Electron Cyclotron Resonance Plasma) 발생 수단, 상기 발생 수단을 이용한 리모트 플라즈마 발생 수단 등을 이용할 수 있다.
본 발명에서 처리가 실시되는 피처리체는, 상기 실시예에서 설명에 사용한 (반도체) 웨이퍼에 한정되지 않고, 예를 들면 플랫 패널 디스플레이(Flat Panel Display)용의 대형 기판, EL 소자 또는 태양 전지용의 기판이어도 된다.
1 : 플라즈마 처리 장치
10 : 처리 용기
12 : 재치대(하부 전극)
40 : 정전 척
38 : 샤워 헤드(상부 전극)
32 : 고주파 전원
75 : 히터
100 : 제어부

Claims (6)

  1. 온도 조절 가능한 정전 척을 제 1 온도로 제어한 상태에서 처리실 내에서 피처리체의 플라즈마 처리를 실행한 후, 상기 정전 척의 온도를 상기 제 1 온도보다 낮은 제 2 온도로 단계적으로 제어하는 강온 제어 공정과,
    상기 플라즈마 처리를 실행한 후, 상기 처리실 내를 불활성 가스에 의해 퍼지하는 퍼지 공정을 포함하는 것을 특징으로 하는 온도 제어 방법.
  2. 제 1 항에 있어서,
    피처리체를 상기 처리실 내로 반입한 후, 상기 플라즈마 처리를 개시하기 전에 상기 정전 척의 온도를, 피처리체를 반입했을 때보다 높은 상기 제 1 온도로 제어하는 승온 제어 공정을 더 포함하는 것을 특징으로 하는 온도 제어 방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 처리를 실행한 후, 상기 플라즈마 처리를 실행하고 있을 때의 압력보다 높은 압력으로 제어하는 압력 제어 공정을 더 포함하는 것을 특징으로 하는 온도 제어 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 강온 제어 공정과 상기 퍼지 공정은,
    적어도 일부가 병행하여 행해지는것을 특징으로 하는 온도 제어 방법.
  5. 제 3 항에 있어서,
    상기 강온 제어 공정과 상기 퍼지 공정과 상기 압력 제어 공정은,
    적어도 일부가 병행하여 행해지는것을 특징으로 하는 온도 제어 방법.
  6. 처리실과,
    온도 조절 가능한 정전 척과,
    상기 정전 척의 온도를 제어하는 제어부를 가지고,
    상기 제어부는,
    상기 정전 척을 제 1 온도로 제어한 상태에서 상기 처리실 내에서 피처리체의 플라즈마 처리의 실행을 제어한 후, 상기 처리실 내를 불활성 가스에 의해 퍼지하면서, 상기 정전 척의 온도를 상기 제 1 온도보다 낮은 제 2 온도로 단계적으로 제어하는 것을 특징으로 하는 플라즈마 처리 장치.
KR1020140078363A 2013-06-26 2014-06-25 온도 제어 방법 및 플라즈마 처리 장치 KR102241740B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-133414 2013-06-26
JP2013133414A JP6159172B2 (ja) 2013-06-26 2013-06-26 温度制御方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20150001664A true KR20150001664A (ko) 2015-01-06
KR102241740B1 KR102241740B1 (ko) 2021-04-19

Family

ID=52115999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078363A KR102241740B1 (ko) 2013-06-26 2014-06-25 온도 제어 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US10217616B2 (ko)
JP (1) JP6159172B2 (ko)
KR (1) KR102241740B1 (ko)
TW (1) TWI612600B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190142107A (ko) * 2018-06-15 2019-12-26 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
KR20230100555A (ko) * 2021-12-27 2023-07-05 세메스 주식회사 기판 처리 장치 및 기판 처리 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6407694B2 (ja) * 2014-12-16 2018-10-17 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20170278730A1 (en) * 2016-03-28 2017-09-28 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method
JP6877133B2 (ja) 2016-03-28 2021-05-26 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
JP7073098B2 (ja) 2017-12-27 2022-05-23 株式会社日立ハイテク ウエハ処理方法およびウエハ処理装置
US11728187B2 (en) * 2018-12-21 2023-08-15 Axcelis Technologies, Inc. Method for decreasing cool down time with heated system for semiconductor manufacturing equipment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172919A (ja) * 1996-12-11 1998-06-26 Sony Corp レーザーアニール方法及び装置
JP2000012664A (ja) 1998-06-18 2000-01-14 Ngk Insulators Ltd 静電チャックのパーティクル発生低減方法及び半導体製造装置
JP2004047512A (ja) * 2002-07-08 2004-02-12 Tokyo Electron Ltd 吸着状態判別方法、離脱方法、処理方法、静電吸着装置および処理装置
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
JP2010010397A (ja) * 2008-06-27 2010-01-14 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2010056353A (ja) * 2008-08-29 2010-03-11 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5711851A (en) * 1996-07-12 1998-01-27 Micron Technology, Inc. Process for improving the performance of a temperature-sensitive etch process
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
US6921724B2 (en) * 2002-04-02 2005-07-26 Lam Research Corporation Variable temperature processes for tunable electrostatic chuck
US6794302B1 (en) * 2003-03-20 2004-09-21 Taiwan Semiconductor Manufacturing Co., Ltd Dynamic feed forward temperature control to achieve CD etching uniformity
US7993460B2 (en) * 2003-06-30 2011-08-09 Lam Research Corporation Substrate support having dynamic temperature control
CN101558477B (zh) * 2005-08-23 2012-05-30 埃克提斯公司 间歇性蚀刻冷却
US7557328B2 (en) * 2006-09-25 2009-07-07 Tokyo Electron Limited High rate method for stable temperature control of a substrate
WO2010026772A1 (ja) * 2008-09-04 2010-03-11 キヤノンアネルバ株式会社 基板冷却方法及び半導体の製造方法
US8880227B2 (en) * 2010-05-27 2014-11-04 Applied Materials, Inc. Component temperature control by coolant flow control and heater duty cycle control
US8529729B2 (en) * 2010-06-07 2013-09-10 Lam Research Corporation Plasma processing chamber component having adaptive thermal conductor
US8435901B2 (en) * 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
US9685320B2 (en) * 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5933222B2 (ja) * 2011-11-08 2016-06-08 東京エレクトロン株式会社 温度制御方法、制御装置及びプラズマ処理装置
US8809197B2 (en) * 2012-08-29 2014-08-19 Tokyo Electron Limited Plasma etching apparatus and control method
JP6217233B2 (ja) * 2013-08-21 2017-10-25 住友電気工業株式会社 半導体装置の製造方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172919A (ja) * 1996-12-11 1998-06-26 Sony Corp レーザーアニール方法及び装置
JP2000012664A (ja) 1998-06-18 2000-01-14 Ngk Insulators Ltd 静電チャックのパーティクル発生低減方法及び半導体製造装置
JP2004047512A (ja) * 2002-07-08 2004-02-12 Tokyo Electron Ltd 吸着状態判別方法、離脱方法、処理方法、静電吸着装置および処理装置
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
JP2010010397A (ja) * 2008-06-27 2010-01-14 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2010056353A (ja) * 2008-08-29 2010-03-11 Renesas Technology Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190142107A (ko) * 2018-06-15 2019-12-26 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
KR20230100555A (ko) * 2021-12-27 2023-07-05 세메스 주식회사 기판 처리 장치 및 기판 처리 방법

Also Published As

Publication number Publication date
US10217616B2 (en) 2019-02-26
KR102241740B1 (ko) 2021-04-19
TW201508853A (zh) 2015-03-01
JP2015008249A (ja) 2015-01-15
JP6159172B2 (ja) 2017-07-05
US20150004794A1 (en) 2015-01-01
TWI612600B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
KR102241740B1 (ko) 온도 제어 방법 및 플라즈마 처리 장치
JP7345607B2 (ja) 基板処理装置
KR102418245B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR102434559B1 (ko) 탑재대 및 플라즈마 처리 장치
KR102614244B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP6994981B2 (ja) プラズマ処理装置及び載置台の製造方法
JP7228989B2 (ja) 載置台、エッジリングの位置決め方法及び基板処理装置
JP6140412B2 (ja) ガス供給方法及びプラズマ処理装置
JP7213927B2 (ja) 基板処理システム
JP7138418B2 (ja) 脱離制御方法及びプラズマ処理装置
JP2011035266A (ja) プラズマ処理装置及びプラズマ処理方法
TWI633599B (zh) Etching method and etching device
JP2017157778A (ja) 基板処理装置
KR102350148B1 (ko) 플라즈마 처리 방법
US20190244791A1 (en) Raising-and-lowering mechanism, stage and plasma processing apparatus
KR20210029100A (ko) 플라즈마 처리 장치, 처리 방법 및 상부 전극 구조
US20190355598A1 (en) Processing apparatus, member, and temperature control method
KR102661835B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20200051505A (ko) 배치대 및 기판 처리 장치
JP7246451B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP7471810B2 (ja) リングアセンブリ、基板支持体及び基板処理装置
KR20210125434A (ko) 에지 링, 거치대 및 기판 처리 장치
JP2008181996A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant