KR20150000846A - 억제제를 사용하는 무전해 구리 퇴적 - Google Patents

억제제를 사용하는 무전해 구리 퇴적 Download PDF

Info

Publication number
KR20150000846A
KR20150000846A KR20140078255A KR20140078255A KR20150000846A KR 20150000846 A KR20150000846 A KR 20150000846A KR 20140078255 A KR20140078255 A KR 20140078255A KR 20140078255 A KR20140078255 A KR 20140078255A KR 20150000846 A KR20150000846 A KR 20150000846A
Authority
KR
South Korea
Prior art keywords
features
metal
seed layer
providing
tops
Prior art date
Application number
KR20140078255A
Other languages
English (en)
Other versions
KR102272015B1 (ko
Inventor
윌리엄 티. 이
시아오민 빈
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150000846A publication Critical patent/KR20150000846A/ko
Application granted granted Critical
Publication of KR102272015B1 publication Critical patent/KR102272015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1644—Composition of the substrate porous substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

층 내의 금속 충진된 피처들을 제공하는 방법이 제공된다. 비컨포멀 (nonconformal) 금속 시드 층이 피처들의 상단들, 측벽들 및 하단들 상에 증착되며, 여기서 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착된다. 금속 시드 층이 피처들의 상단들, 측벽들 및 하단들 상에서 에칭되며, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는다. 피처들의 상단들 상의 시드 층 상의 퇴적이 억제된다. 금속의 무전해 "보텀 업 (bottom up)" 퇴적이 피처들을 충진하도록 제공된다.

Description

억제제를 사용하는 무전해 구리 퇴적{ELECTROLESS COPPER DEPOSITION WITH SUPPRESSOR}
본 발명은 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 로우-k 유전체 층들 내에 금속 상호접속부를 형성하는 것이다.
반도체 디바이스들을 형성할 시에, 도전성 금속 상호접속부들이 로우-k 유전체 층들 내에 배치된다. 일반적으로, 피처들이 층 내에서 에칭되고 이어서 구리와 같은 도전체로 충진된다. 에칭된 피처들을 구리로 충진하는 방법들은 Ding 등에 의해서 2007년 11월 13일자에 공고된 미국 특허 번호 7,294,574 "Sputter Deposition and Etching of Metallization Seed Layer for Overhang and Sidewall Improvement"; Juliano에 의해서 2010 2월 9일자에 공고된 미국 특허 번호 7,659,197 "Selective Resputtering of Metal Seed Layers"; Andryuschenko 등에 의해 200년 12월 16일자에 공고된 미국 특허 번호 6,664,122 "Electroless Copper Deposition Method for Preparing Copper Seed Layers"; Varadarajan 등에 의해서 2008년 11월 25일자에 공고된 미국 특허 번호 7,456,102 "electroless Copper Fill Process"; Poole 등 의해서 2009년 3월 10일자에 공고된 미국 특허 번호 7,501,014 "Formaldehyde Free Electroless Copper Compositions"; 및 Lubomirsky 등에 의해서 2010년 1월 26일자에 공고된 미국 특허 번호 7,651,934 "Process for Electroless Copper Deposition" 에서 기술되며, 이러한 문헌들 모두는 모든 목적을 위해서 참조로서 인용된다.
전술한 바를 달성하고 본 발명의 목적에 따라서 층 내의 금속 충진된 피처들을 제공하는 방법이 제공된다. 비컨포멀 (nonconformal) 금속 시드 층이 피처들의 상단들, 측벽들 및 하단들 상에 증착되며, 여기서 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착된다. 금속 시드 층이 피처들의 상단들, 측벽들 및 하단들 상에서 에칭되며, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는다. 피처들의 상단들 상의 시드 층 상의 퇴적이 억제된다. 금속의 무전해 "보텀 업 (bottom up)" 퇴적이 피처들을 충진하도록 제공된다.
본 발명의 다른 실시예에서, 층 내에 금속 충진된 피처들을 제공하는 방법이 제공된다. 베리어 층이 피처들의 상단들, 측벽들 및 하단들 상에 증착된다. 비컨포멀 (nonconformal) 구리 또는 구리 합금 시드 층이 피처들의 상단들, 측벽들 및 하단들 상의 베리어 층 (barrier layer) 위에 증착되며, 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착된다. 피처들의 상단들, 측벽들 및 하단들 상의 금속 시드 층이 에칭되며, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는다. 오직 피처들의 상단들 상의 시드 층 상에만 폴리머 체인의 억제제 층이 형성된다. 상기 피처들을 충진하도록 구리 또는 구리 합금의 무전해 "보텀 업 (bottom up)" 퇴적이 제공된다.
본 발명의 이러한 특징들 및 다른 특징들이 관련 도면들을 참조하여서 이하에서 기술될 것이다.
본 발명은 첨부 도면을 참조하여서 한정적이 아니라 예시적으로 설명되며, 첨부 도면들에서 유사한 참조 부호들은 유사한 요소들을 나타낸다.
도 1은 본 발명의 실시예의 흐름도이다.
도 2a 내지 도 2h는 창의적인 프로세스를 사용하는 구조물들의 형성의 개략도들이다.
본 발명이 이제 첨부 도면들에서 예시된 본 발명의 몇몇 바람직한 실시예들을 참조하여서 세부적으로 기술될 것이다. 다음의 설명에서, 다수의 특정 세부사항들이 제공된 실시예들의 철저한 이해를 제공하기 위해서 제시된다. 그러나, 본 발명은 이러한 특정 세부사항들 전부 또는 일부 없이도 실시될 수 있음이 본 기술 분야의 당업자에게 자명하다. 다른 실례들에서, 잘 알려진 프로세스 단계들 및/또는 구조물들은 본 발명을 불필요하게 모호하게 하지 않도록 하기 위해서 세부적으로는 기술되지 않았다.
유전체 층 내의 피처들을 금속 라인, 금속 비아들 및 금속 컨택트들로 충진하는 다양한 방법들은 공극들 (voids) 을 초래할 수 있다. 피처 크기가 작아짐에 따라서, 이러한 공극의 발생 가능성 및 영향이 증가하고, 이로써 공극 억제가 보다 어려워지고 있다. 본 발명의 실시예들은 피처들 내에 금속 라인들, 금속 비아들 및 금속 컨택트들을 형성하면서 공극 발생을 저감시킬 수 있다.
도 1은 본 발명의 실시예의 하이 레벨 흐름도이다. 이 실시예에서, 피처들이 층 내에 제공된다 (단계 104). 이 층의 표면 위에 베리어 층이 증착된다 (단계 108). 금속 시드 층이 이 층의 표면 위에 증착된다 (단계 112). 바람직하게는, 금속 시드 층이 피처들의 측벽들 상에서보다 피처들의 상단들과 하단들 상에서 더 많이 증착되도록, 금속 시드 층이 지향성으로 그리고 비컨포멀하게 증착된다. 금속 시드 층이 등방성 에칭된다 (단계 116). 피처들의 상단 상에서의 무전해 퇴적 (electroless deposition) 이 억제된다 (단계 124). 무전해 퇴적은 피처들을 도전성 배선 또는 컨택트로 충진하도록 코발트 또는 구리 또는 다른 금속 또는 합금들과 같은 금속을 퇴적하는데 사용된다 (단계 128). 비아들의 상단 상의 금속 시드 층 및 억제 층이 제거된다 (단계 132).
본 발명의 바람직한 실시예에서, 피처들이 층 내에 제공된다 (단계 104). 도 2a는 기판 (204) 및 피처들 (220) 을 갖는 층 (208) 을 갖는 스택 (200) 의 개략적 단면도이다. 본 실례에서, 하나 이상의 층들 (216) 이 기판 (204) 과 층 (208) 간에 배치된다. 본 실례에서, 피처들 (220) 을 갖는 층 (208) 은 유전체 층이다. 보다 바람직하게는, 층 (208) 은 로우-k 유전체 층이며, k 값은 4.0보다 작다. 이 실시예에서, 이 층은 유기실리케이트 유리 (OSG) 이다.
피처들 내에 베리어 층이 증착된다 (단계 108). 이 실시예에서, 베리어 층은 Co, Ta, Ru, W, V 또는 유기 층을 포함한다. 다른 실시예들에서, 베리어 층은 TiN, RuN, VN, 또는 TaN과 같은 금속 질화물 층 또는 비정질 탄소 층을 포함할 수 있다. 도 2b는 베리어 층 (212) 이 증착된 후의 스택 (200) 의 개략 단면도이다.
금속 시드 층이 피처들의 측벽들에 비해서 피처들의 상단들 및 하단들 상에서 보다 큰 두께가 되도록 증착된다 (단계 112). 이 실시예에서, 금속 시드 층은 구리 또는 구리 합금이며, 이는 PVD (물리적 기상 증착) 에 의해서 제공되는 지향성 비컨포멀 증착에 의해서 제공된다. 도 2c는 구리 시드 층이 피처들의 측벽들에 비해서 피처들의 상단들 및 하단들 상에서 선호적으로 (preferentially) 증착된 후의 스택 (200) 의 개략 단면도이다. 도시된 바와 같이, 피처들의 하단들 상에는 보다 많은 증착이 존재하며 (224), 피처들의 상단들 상에도 보다 많은 증착이 존재하며 (228), 피처들의 측벽들 상에는 적은 증착이 일어난다 (232). 도시된 바와 같이, "피처들의 상단들 (228) 상"은 피처들 (220) 에 인접한 층 (208) 의 상단 상을 의미한다. 이 실시예에서, 피처들의 상단들 (228) 에 근접한 오버행들 (overhangs) (236) 이 또한 형성된다. 이렇나 증착의 상대적 두께는 상이한 층들을 분명하게 예시할 수 있기 위해서 축척대로 도시되지 않는다. 바람직하게는, 측벽들 (232) 상의 구리 증착의 두께에 대한 피처 하단들 (224) 상의 구리 증착의 두께의 비는 적어도 3:1이다. 보다 바람직하게는, 측벽들 (232) 상의 구리 증착의 두께에 대한 피처 하단들 (224) 상의 구리 증착의 두께의 비는 적어도 5:1이다. 지향성 물리 기상 증착 (PVD) 은 피처들의 측벽들 (232) 상에 최소의 증착을 갖는 비컨포멀 증착을 제공할 수 있다. 이러한 지향성 PVD는 본 기술 분야에서 알려져 있다. 에를 들어서, 지향성 PVD는 Su 등에게 허여되며 2012년 8월 28일자에 공고된 미국 특허 번호 8,252,690 "In Situ Cu Seed Layer Formation for Improving Sidewall Coverage"에 교시되며, 이 문헌은 모든 목적을 위해서 참조로서 인용된다.
금속 시드 층이 등방성 에칭된다 (단계 116). 바람직하게는, 에칭은 비지향성 에칭이다. 이러한 비지향성 에칭은 건식 또는 습식 에칭일 수 있다. 이 에칭 단계는 시드 층을 에칭해야지 이 시드 층 아래에 놓인 베리어 층을 에칭하지 말아야 한다. 이러한 비지향성 에칭은 피처들의 상단들, 측벽들 및 하단들 상에서 대략 균등하게 금속 시드 층을 에칭할 것이다. 측벽들 상에서의 금속 시드 층의 증착이 매우 적기 때문에, 측벽들 상의 금속 시드 층은 피처들의 하단들 및 상단들 상의 금속 시드 층들 이전에 완전하게 제거될 수 있다. 바람직하게는, 측벽들 상의 금속 시드 층은 완전하게 에칭 제거되는 반면에, 피처들의 상단들 및 하단들 사의 금속 시드 층은 남게된다. 도 2d는 금속 시드 층이 에칭된 후의 스택 (200) 의 개략적 단면도이다. 측벽들 상의 금속 시드 층은 모두 제거되었다. 피처들 (220) 의 상단들 상의 금속 시드 층 (228) 및 피처들 (224) 의 하단들 상의 금속 시드 층 (228) 은 에칭되지만 여전히 남는다. 오버행들도 역시 제거된다. 이러한 에칭의 실례에서, 금속 시드 층은 H2O2, NH3, 과 CDTA 산 (cyclohexanediaminetetraacetic acid) 의 용액에 노출된다.
피처들 (220) 의 하단 상에서의 무전해 퇴적 (ELD: electroless deposition) 을 억제하지 않으면서, 피처들 (220) 의 상단 상에서의 무전해 퇴적 (electroless deposition) 이 억제된다 (단계 124). 이 실시예에서, 억제제 층이 크기가 너무 커서 피처들 내로 퇴적되기 어려운 긴 폴리머 체인들로부터 형성된다. 도 2e는 억제제 층 (240) 이 피처들 (220) 의 상단들에서의 금속 시드 층 위에 형성된 후의 스택 (200) 의 개략적 단면도이다. 이 실시예에서, 억제제 층은 폴리에틸렌 글리콜 (PEG) 의 억제제 분자들을 사용하여서 형성된다. 특정 PEG 분자량은 피처들 (220) 의 직경 또는 CD에 의존할 것이다. 이 실시예에서, 사용된 PEG 분자는 피처 (220) 내로 들어갈 수 없는데, 그 이유는 PEG가 피처들의 직경보다 크기 때문이다. 25 nm CD를 갖는 피처의 경우에, PEG 분자는 최소 6000 의 분자량을 갖는 것이 바람직하다.
이어서, 스택 (200) 은 무전해 퇴적을 받는다 (128). 이 실시예에서, 무전해 퇴적은 피처들 내에 구리 또는 구리 합금 라인, 비아 또는 컨택트를 형성한다. 도 2f는 부분적으로 무전해 퇴적을 통해서 구리 컨택트들 (244) 의 일부분이 형성된 스택 (200) 의 개략적 도면이다. 이 컨택트들은 피처들의 하단들에서 먼저 형성됨이 주목되어야 한다. 도 2g는 무전해 퇴적이 완료되어서 완성된 구리 라인들, 비아들 또는 컨택트들 (248) 이 피처들 내에 형성된 후의 스택 (200) 의 개략도이다. 본 실시예에서, 조 (bath) 는 pH 6을 가지며 0.05 M 농도의 구리 질산염 (Cu(NO3)2), 0.15 M 농도의 코발트 질산염 (Co(NO3)2), 0.6M 농도의 에틸렌디아민 (ethylenediamine), 0.875 M 농도의 질산 (HNO3), 3 mM 농도의 포타슘 브로마이드 (potassium bromide) 및 약 0.000141 M 내지 약 0.000282 M 농도의 SPS (bis(sodiumsulfopropyl) 을 갖는다. 아르곤 가스가 이 용액을 탈산소화하는데 사용된다. 무전해 구리 퇴적에 대한 추가 정보는 Dordi 등에 허여되고 2007년 11월 20일자에 공고된 미국 특허 번호 7,297,190 "Plating Solutions For Electroless Deposition of Copper" 에 있으며, 이 문헌은 모든 목적을 위해서 참조로서 인용된다. 다른 실시예들에서, 포름알데하이드 또는 다른 유기 환원제들이 코발트 질산염 대신에 사용될 수 있다.
추가 프로세스들이 피처들을 더 형성하는데 사용될 수 있다. 예를 들어서, 에칭 또는 화학적 기계적 폴리싱 (CMP) 이 사용되어서 억제제 층 (240), 피처들 상단의 시드 층 (228) 의 일부, 베리어 층 (212) 의 일부, 피처들의 상단에 걸친 구리의 일부를 제거할 수 있다 (단계 132). 도 2h는 스택 (200) 이 CMP을 사용하여서 평탄화된 후의 스택의 개략도이다.
다양한 실시예들에서, 바람직하게는, 피처 폭에 대한 피처 깊이의 종횡비는 적어도 3:1이다. 보다 바람직하게는, 피처 폭에 대한 피처 깊이의 종횡비는 적어도 5:1이다. 가장 바람직하게는, 피처 폭에 대한 피처 깊이의 종횡비는 3:1 내지 5:1이다. 바람직하게는, CD (임계 치수) 는 50 nm보다 작다. 보다 바람직하게는, CD (임계 치수) 는 30 nm보다 작다. 가장 바람직하게는, CD (임계 치수) 는 20 nm보다 작다. 상이한 실시예들은 라인들, 비아들 또는 컨택트들인 피처들을 충진하는데 사용될 수 있다.
전기도금을 사용하는 대신에 무전해 퇴적을 사용하는 것은 측벽 금속 시드 층의 제거를 가능하게 한다. 본 발명의 실시예들은 금속 시드 층의 PVD가 비컨포멀하다는 사실을 이용한다. PVD 프로세스를 보다 컨포멀하게 하면 피처 크기들이 작아질수록 디펙트가 증가하게 되는데 본 실시예들은 이러한 방식을 사용하는 대신에, PVD의 내재적인 비컨포멀한 증착을 사용하여서, 측벽 시드의 제거를 가능하게 하며 이로써 개선된 보텀-업 충진 퇴적이 가능하게 된다. 실시예는 피처들을 충진하는 동안에 억제제 층을 제공할 수 있다.
본 발명이 몇몇 바람직한 실시예들의 차원에서 기술되었지만, 본 발명의 범위 내에 있는 변경들, 치환들 및 다양한 균등 대체 사항들이 가능하다. 본 발명의 방법들 및 장치들을 구현하는 다른 많은 방식들이 존재함이 또한 주목되어야 한다. 따라서, 다음의 첨부된 청구항들은 본 발명의 진정한 사상 및 범위 내에 해당되는 모든 이러한 변경들, 치환들 및 다양한 균등 대체 사항들을 포함하는 것으로 해석되어야 한다.

Claims (19)

  1. 층 내에 금속 충진된 피처들을 제공하는 방법으로서,
    상기 피처들의 상단들, 측벽들 및 하단들 상에 베리어 층 (barrier layer) 을 증착하는 단계;
    상기 피처들의 상단들, 측벽들 및 하단들 상의 베리어 층 (barrier layer) 위에 비컨포멀 (nonconformal) 구리 또는 구리 합금 시드 층을 증착하는 단계로서, 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착되는, 상기 시드 층을 증착하는 단계;
    상기 피처들의 상단들, 측벽들 및 하단들 상의 금속 시드 층을 에칭하는 단계로서, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는, 상기 금속 시드 층을 에칭하는 단계;
    오직 상기 피처들의 상단들 상의 상기 시드 층 상에만 폴리머 체인의 억제제 층을 형성하는 단계; 및
    상기 피처들을 충진하도록 구리 또는 구리 합금의 무전해 "보텀 업 (bottom up)" 퇴적 (deposition) 을 제공하는 단계를 포함하는,
    금속 충진된 피처 제공 방법.
  2. 층 내에 금속 충진된 피처들을 제공하는 방법으로서,
    상기 피처들의 상단들, 측벽들 및 하단들 상에 비컨포멀 (nonconformal) 금속 시드 층을 증착하는 단계로서, 피처들의 측벽들보다 피처들의 상단들 및 하단들 상에서 보다 많은 시드 층이 증착되는, 상기 금속 시드 층을 증착하는 단계;
    상기 피처들의 상단들, 측벽들 및 하단들 상의 상기 금속 시드 층을 에칭하는 단계로서, 일부 금속 시드 층이 피처들의 상단들 및 하단들 상에 남는, 상기 금속 시드 층을 에칭하는 단계;
    상기 피처들의 상단들 상의 상기 시드 층 상에서의 퇴적을 억제하는 단계; 및
    상기 피처들을 충진하도록 금속의 무전해 "보텀 업 (bottom up)" 퇴적을 제공하는 단계를 포함하는,
    금속 충진된 피처 제공 방법.
  3. 제 2 항에 있어서,
    상기 금속 시드 층을 증착하는 단계 이전에, 상기 피처들 내에 베리어 층을 증착하는 단계를 더 포함하는,
    금속 충진된 피처 제공 방법.
  4. 제 3 항에 있어서,
    상기 금속 시드 층을 에칭하는 단계는 습식 에칭을 제공하는 단계를 포함하는,
    금속 충진된 피처 제공 방법.
  5. 제 4 항에 있어서,
    상기 금속 시드 층을 증착하는 단계는 상기 피처들의 측벽들 상에서의 금속 시드 층 두께에 대한 상기 피처들의 하단들 상에서의 금속 시드 층 두께의 비가 적어도 3:1가 되게 금속 시드 층을 증착하는,
    금속 충진된 피처 제공 방법.
  6. 제 4 항에 있어서,
    상기 금속 시드 층을 증착하는 단계는 상기 피처들의 측벽들 상에서의 금속 시드 층 두께에 대한 상기 피처들의 하단들 상에서의 금속 시드 층 두께의 비가 적어도 5:1가 되게 금속 시드 층을 증착하는,
    금속 충진된 피처 제공 방법.
  7. 제 6 항에 있어서,
    상기 피처들 중 적어도 하나는 적어도 3:1의 폭에 대한 깊이 종횡비를 갖는,
    금속 충진된 피처 제공 방법.
  8. 제 7 항에 있어서,
    상기 피처들은 30 nm보다 작은 CD (critical dimension) 을 갖는,
    금속 충진된 피처 제공 방법.
  9. 제 8 항에 있어서,
    상기 금속의 퇴적은 구리 또는 구리 합금의 퇴적인,
    금속 충진된 피처 제공 방법.
  10. 제 9 항에 있어서,
    상기 금속 시드 층은 구리 또는 구리 합금 시드 층인,
    금속 충진된 피처 제공 방법.
  11. 제 10 항에 있어서,
    상기 금속 시드 층을 증착하는 단계는 물리적 기상 증착을 제공하는 단계를 포함하는,
    금속 충진된 피처 제공 방법.
  12. 제 11 항에 있어서,
    상기 피처들의 상단들 상의 상기 시드 층 상에서의 퇴적을 억제하는 단계는 상기 피처들의 상단들 상에 억제제 층을 형성하는 단계를 포함하는,
    금속 충진된 피처 제공 방법.
  13. 제 12 항에 있어서,
    상기 억제제 층은 상기 피처들 내에 퇴적되기에는 너무 큰 폴리머 체인들로부터 형성되는,
    금속 충진된 피처 제공 방법.
  14. 제 13 항에 있어서,
    상기 폴리머 체인들은 상기 금속 시드 층을 폴리에틸렌 글리콜에 노출시킴으로써 형성되는,
    금속 충진된 피처 제공 방법.
  15. 제 2 항에 있어서,
    상기 금속 시드 층을 증착하는 단계는 상기 피처들의 측벽들 상에서의 금속 시드 층 두께에 대한 상기 피처들의 하단들 상에서의 금속 시드 층 두께의 비가 적어도 3:1가 되게 금속 시드 층을 증착하는,
    금속 충진된 피처 제공 방법.
  16. 제 2 항에 있어서,
    상기 피처들 중 적어도 하나는 적어도 3:1의 폭에 대한 깊이 종횡비를 갖는,
    금속 충진된 피처 제공 방법.
  17. 제 2 항에 있어서,
    상기 피처들의 상단들 상의 상기 시드 층 상에서의 퇴적을 억제하는 단계는 상기 피처들의 상단들 상에 억제제 층을 형성하는 단계를 포함하는,
    금속 충진된 피처 제공 방법.
  18. 제 17 항에 있어서,
    상기 억제제 층은 상기 피처들 내에 퇴적되기에는 너무 큰 폴리머 체인들로부터 형성되는,
    금속 충진된 피처 제공 방법.
  19. 제 18 항에 있어서,
    상기 폴리머 체인들은 상기 금속 시드 층을 폴리에틸렌 글리콜에 노출시킴으로써 형성되는,
    금속 충진된 피처 제공 방법.
KR1020140078255A 2013-06-25 2014-06-25 금속 충진된 피처들을 제공하는 방법 KR102272015B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/926,932 US8828863B1 (en) 2013-06-25 2013-06-25 Electroless copper deposition with suppressor
US13/926,932 2013-06-25

Publications (2)

Publication Number Publication Date
KR20150000846A true KR20150000846A (ko) 2015-01-05
KR102272015B1 KR102272015B1 (ko) 2021-07-02

Family

ID=51455140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078255A KR102272015B1 (ko) 2013-06-25 2014-06-25 금속 충진된 피처들을 제공하는 방법

Country Status (3)

Country Link
US (1) US8828863B1 (ko)
KR (1) KR102272015B1 (ko)
TW (1) TWI631625B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859124B2 (en) * 2015-04-17 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd Method of manufacturing semiconductor device with recess
KR20210107044A (ko) 2018-12-21 2021-08-31 바스프 에스이 보이드-프리 서브마이크론 피처 충전용 첨가제를 포함하는 코발트 도금용 조성물

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035140A (ko) * 1998-11-02 2000-06-26 구마모토 마사히로 배선막의 형성 방법
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
JP2010507263A (ja) * 2006-10-17 2010-03-04 エントン インコーポレイテッド 超小型電子デバイスの製造におけるフィチャーを埋め込むための銅堆積

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358587B2 (ja) * 1999-05-26 2002-12-24 日本電気株式会社 半導体装置の製造方法
US6664122B1 (en) 2001-10-19 2003-12-16 Novellus Systems, Inc. Electroless copper deposition method for preparing copper seed layers
US7297190B1 (en) 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
US7056648B2 (en) 2003-09-17 2006-06-06 International Business Machines Corporation Method for isotropic etching of copper
US7294574B2 (en) 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
US7456102B1 (en) 2005-10-11 2008-11-25 Novellus Systems, Inc. Electroless copper fill process
TWI347373B (en) 2006-07-07 2011-08-21 Rohm & Haas Elect Mat Formaldehyde free electroless copper compositions
US7682966B1 (en) * 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US8252690B2 (en) 2008-02-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. In situ Cu seed layer formation for improving sidewall coverage
US8946087B2 (en) * 2012-02-02 2015-02-03 Lam Research Corporation Electroless copper deposition
US8673766B2 (en) * 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035140A (ko) * 1998-11-02 2000-06-26 구마모토 마사히로 배선막의 형성 방법
US7651934B2 (en) * 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
JP2010507263A (ja) * 2006-10-17 2010-03-04 エントン インコーポレイテッド 超小型電子デバイスの製造におけるフィチャーを埋め込むための銅堆積

Also Published As

Publication number Publication date
US8828863B1 (en) 2014-09-09
KR102272015B1 (ko) 2021-07-02
TW201519316A (zh) 2015-05-16
TWI631625B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
US8673779B1 (en) Interconnect with self-formed barrier
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
US8518818B2 (en) Reverse damascene process
US8138084B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
KR20230026514A (ko) 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
EP3029724B1 (en) Metallization method for semiconductor structures
JP4658808B2 (ja) 配線構造の形成方法
KR102042861B1 (ko) 무전해 구리 퇴적
CN107858728B (zh) Tsv电镀方法
US8652966B2 (en) Semiconductor device manufacturing method and semiconductor device
KR102272015B1 (ko) 금속 충진된 피처들을 제공하는 방법
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
TW201347090A (zh) 用於高深寬比塡充的半導體重流處理
KR100701675B1 (ko) 반도체 소자의 구리배선 형성방법
KR101098275B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
TWI638424B (zh) 利用濕式晶圓背側接觸進行銅電鍍矽穿孔的方法
JP2004128109A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant