KR20140147669A - 가드된 인쇄 회로 보드 아일랜드 - Google Patents

가드된 인쇄 회로 보드 아일랜드 Download PDF

Info

Publication number
KR20140147669A
KR20140147669A KR20140041098A KR20140041098A KR20140147669A KR 20140147669 A KR20140147669 A KR 20140147669A KR 20140041098 A KR20140041098 A KR 20140041098A KR 20140041098 A KR20140041098 A KR 20140041098A KR 20140147669 A KR20140147669 A KR 20140147669A
Authority
KR
South Korea
Prior art keywords
pcb
conductor
component connection
guard
component
Prior art date
Application number
KR20140041098A
Other languages
English (en)
Inventor
제임스 에이. 니이만
그레고리 소볼류스키
마틴 제이. 라이스
웨인 괴케
Original Assignee
케이슬리 인스트러먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이슬리 인스트러먼츠 인코포레이티드 filed Critical 케이슬리 인스트러먼츠 인코포레이티드
Publication of KR20140147669A publication Critical patent/KR20140147669A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

저 유전 흡수를 가지는 디바이스는 인쇄 회로 보드(PCB), 컴포넌트 접속 영역으로서, 상기 컴포넌트 접속 영역의 상단 표면 상에 층을 이룬(layered) 제 1 도체 및 상기 컴포넌트 접속 영역의 하단 표면 상에 층을 이룬 제 2 도체를 포함하는, 컴포넌트 접속 영역, 상기 컴포넌트 접속 영역을 둘러싸는 개구부, 상기 컴포넌트 접속 영역을 개구부를 거쳐 상기 PCB로 연결하는 저-누설 컴포넌트, 및 상기 개구부를 상기 PCB의 상단 표면 상에서 적어도 실질적으로 둘러싸는 제 3 도체 및 상기 개구부를 상기 PCB의 하단 표면 상에서 적어도 실질적으로 둘러싸는 제 4 도체로 구성된 가드를 포함한다.

Description

가드된 인쇄 회로 보드 아일랜드{GUARDED PRINTED CIRCUIT BOARD ISLANDS}
본 개시물은 정밀 전기적 측정 디바이스에 관련되며 특히 매우 낮은 유전 흡수(dielectric absorption)를 제공하는 컴포넌트 접속 포인트에 관련된다.
매우 낮은 전류를 측정하는 디바이스에서, 종래의 인쇄 회로 보드(PCB) 디자인들은 디바이스의 낮은 전류 노드에서 전자 또는 다른 전하 캐리어의 수락불가능한 개수를 흡수했다. 이러한 흡수는 유전 흡수라고 지칭된다.
전기장(E-필드)이 누설 이격 전류(leakage displacement currents)에 대한 책임이 있다. 누설 이격 전류는 PCB 재료를 통한 E-필드의 경로를 따른다. E-필드가 PCB의 재료를 통하여 유지될 때, 재료는 이완하고 재료의 극성 분자들이 E-필드에 따라 정렬한다. E-필드가 제거되면, PCB의 재료의 극성 분자들이 무작위 상태로 복귀한다. 그러나, 정렬 및 무작위화(randomization)로의 복귀는 연장된 시간 기간을 소요할 수 있다. E-필드가 매우 낮은 전류 측정과 수반된 PCB 재료를 관통하는 것을 방해하는 것이 바람직하다.
종래의 방법들은, 도 1 에 도시된 바와 같이 그리고 미국 특허 번호 제 5,490,325 호에서 논의된 바와 같이 대부분의 PCB 유전체 재료를 공기로 대체함으로써 전류 누설을 감소시킨다. 도 1 은 개구부(102 및 104) 주위 아일랜드(106)를 가진 PCB(100)를 도시한다. 아일랜드는 두 개의 스템(108 및 110)에 의하여 제 자리에 유지된다. 회로 보드 트레이스(112)가 아일랜드의 중앙에 제공된다. 또한 가드(114)가 두 개의 스템(108 및 110) 근처에 제공되어 개구부(108 및 110)의 벽들에 의하여 수집된 전하에 대한 싱크를 제공할 수도 있다.
전류 누설을 감소시키기 위한 다른 종래의 방법들이 도 2 에 도시된다. 이러한 구성에서, PCB(100)는 개구부(202)에 의하여 둘러싸인 아일랜드(106)와 함께 제공된다. 아일랜드(106)는 저-누설 컴포넌트(204 및 206)에 의하여 PCB(100)에 연결된다. 회로 보드 트레이스(112) 및 가드(114)가 이러한 구성에 역시 제공된다. 두 개의 스템(108 및 110)이 컴포넌트들이 제 자리에 놓이면 제거된다. 그러나, 이들 종래 기술 디바이스들에서 전류 누설에서의 감소는 아일랜드 외부로 라우팅함(routing out)으로써 달성되었다. E-필드 라인들이 여전히 PCB 재료를 통과하여 흘렀으며 PCB 재료들은 여전히 E-필드와 정렬되었다. 아일랜드 기법을 사용하여도, PCB 재료의 극성 분자들이 더 이상 전압이 인가되지 않은 이후에 무작위화하기에는 상당량의 시간이 여전히 걸릴 것이다.
개시된 기술의 몇 몇 실시예들은 인쇄 회로 보드(PCB), 컴포넌트 접속 영역으로서, 상기 컴포넌트 접속 영역의 상단 표면 상에 층을 이룬(layered) 제 1 도체 및 상기 컴포넌트 접속 영역의 하단 표면 상에 층을 이룬 제 2 도체를 포함하는, 컴포넌트 접속 영역, 상기 컴포넌트 접속 영역을 적어도 실질적으로 둘러싸는 개구부, 상기 컴포넌트 접속 영역을 개구부를 거쳐 상기 PCB로 연결하는 저-누설 컴포넌트, 및 상기 개구부를 상기 PCB의 상단 표면 상에서 둘러싸는 제 3 도체 및 상기 개구부를 상기 PCB의 하단 표면 상에서 둘러싸는 제 4 도체로 구성된 가드를 포함하는 디바이스를 포함한다.
다른 실시예들은 인쇄 회로 보드(PCB) 상에 낮은 유전 흡수를 가지는 PCB의 컴포넌트 접속 영역을, 상기 컴포넌트 접속 영역을 적어도 실질적으로 둘러싸는 개구부를 상기 PCB 내에 생성하고, 상기 컴포넌트 접속 영역을 상기 개구부를 거쳐 상기 PCB로 연결하는 저-누설 컴포넌트를 제공함으로써 제공하기 위한 방법을 포함한다. 제 1 도체는 상기 컴포넌트 접속 영역의 상단 표면 상에 제공되고 제 2 도체는 상기 컴포넌트 접속 영역의 하단 표면 상에 제공되며, 상기 개구부를 적어도 실질적으로 둘러싸는 가드가 상기 PCB 상에 생성되고, 상기 가드는 상기 PCB의 상단 표면 상의 제 3 도체 및 상기 PCB의 하단 표면 상의 제 4 도체로 구성된다.
도 1 은 아일랜드를 사용하는 선행 기술의 인쇄 회로 보드의 부분적인 평면도이다.
도 2 는 아일랜드를 사용하는 다른 선행 기술의 인쇄 회로 보드의 부분적인 평면도이다.
도 3 은 개시된 기술의 특정 실시예에 따른 인쇄 회로 보드의 평면도이다.
도 4 는 개시된 기술의 다른 실시예에 따른 인쇄 회로 보드의 평면도이다.
도 5 는 개시된 기술의 특정 실시예에 따른 인쇄 회로 보드의 평면도이다.
도 6 은 개시된 기술의 특정 실시예에 따른 인쇄 회로 보드의 단면도이다.
도 7 은 개시된 기술의 다른 실시예에 따른 인쇄 회로 보드의 단면도이다.
도 8 은 개시된 기술의 방법을 도시하는 흐름도이다.
도 9 는 개시된 기술의 다른 실시예에 따른 인쇄 회로의 평면도이다.
반드시 척도에 맞는 것은 아닌 도면에서, 개시된 시스템 및 방법의 유사하거나 대응하는 요소들은 동일한 참조 번호에 의하여 표시된다.
PCB의 재료를 통해 흐르는 E-필드 라인의 양을 감소시키기 위하여, 개시된 PCB는 유전체로서 거의 공기를 사용한다. 예를 들어 도 3 을 참조하면, PCB(300)는 아일랜드라고도 알려진 컴포넌트 접속 영역(302)을 포함한다. 개구부(304)가 실질적으로 컴포넌트 접속 영역(302)을 둘러싸면서 제공된다. 컴포넌트 접속 영역(302)은 솔더링 포인트(330)에서 저-누설 컴포넌트(306 및 308)의 핀(326 및 328)에 의하여 각각 PCB(300)에 연결된다. 즉, 저-누설 컴포넌트(306 및 308)는 개구부(304)를 통하여 이어져서 PCB(300) 및 컴포넌트 접속 영역(302)을 연결한다. 저-누설 컴포넌트(306 및 308) 상의 다른 핀은 도시되지 않은 다른 아일랜드에 연결될 수도 있다. 이 예에서, 좁은 스템(322 및 324)이 컴포넌트 접속 영역(302)을 PCB(300)로 연결한다. 그러나, 대안적인 실시예들에서, 스템(322 및 324)의 어느 하나 또는 두 개 모두는 컴포넌트들이 추가된 이후에 제거됨으로써, 컴포넌트 접속 영역(302)이 부분적으로 또는 오직 컴포넌트(306 및 308)에 의하여 유지되도록 할 수도 있다. 더 나아가, 세 개 이상의 저-누설 컴포넌트들이 컴포넌트 접속 영역(302)을 PCB(300)에 연결시키기 위하여 사용될 수도 있다(도 9 에 도시된 바와 같음).
컴포넌트 접속 영역(302)은 컴포넌트 접속 영역(302)의 상단 표면 상에 제 1 도체(310)를 포함한다. 또한 컴포넌트 접속 영역(302)에는 컴포넌트들을 연결하기 위한 접속 포인트(미도시)가 제공된다. 컴포넌트 접속 영역의 하단 표면(302)은 컴포넌트 접속 영역(302)의 상단 표면 상의 제 1 도체(310)와 실질적으로 동일할 수도 있는 제 2 도체(316)(도 6 에 도시됨)를 포함한다. 바람직하게는, 제 1 도체(310) 및 제 2 도체(316)는 적어도 하나의 비아(312)를 통하여 연결된다. 도 3 에 도시된 바와 같이, 복수 개의 비아(312)가 개구부(304)에 최근접한 컴포넌트 접속 영역(302)의 둘레 주위에 제공될 수도 있다. 제 1 도체(310) 및 제 2 도체(316)는 바람직하게는 다수의 컴포넌트 접속 영역(302)을 커버함으로써, 도 3 에 도시된 바와 같이 매우 적은 PCB 재료가 커버되지 않은 상태로 남는다.
컴포넌트 접속 영역(302)은 길이에 있어서 1 인치의 십분의 1 의 몇 배만큼 작을 수도 있다(약 1 cm). 수 인치(약 3-10 cm)의 길이를 포함하지만 이것으로 제한되지는 않는 긴 컴포넌트 접속 영역(302)이 사용될 수도 있다. 더 긴 컴포넌트 접속 영역(302)이 PCB(300)를 약하게 할 수도 있기 때문에, 더 작은 길이를 사용하는 것이 일반적으로 바람직하다.
또한 상단 가드(314) 및 하단 가드(318)(도 6 에 도시되는)는 도 3 에 도시된 바와 같이 PCB(300) 상의 개구부(304)를 둘러싸면서 제공된다. 바람직하게는, 저-누설 컴포넌트(306 및 308)가 상단 가드(314) 상에 배치된다. 바람직하게는, 상단 가드(314) 및 하단 가드(318)는 비아(320)를 통하여 연결된다. 도 3 에 도시된 바와 같이, 복수 개의 비아(320)가 개구부(304)의 둘레 주위에 제공되어 상단 가드(314) 및 하단 가드(318)를 복수 개의 상이한 위치에서 연결할 수도 있다. 상단 가드(314) 및 하단 가드(318)는 각각 적어도 개구부의 폭만큼 넓다. 상단 가드(314) 및 하단 가드(318)는 각각 회로에 의하여 컴포넌트 접속 영역(302)의 전압과 동일하거나 또는 거의 동일한 전압까지 구동된다. 컴포넌트 접속 영역(302)으로부터 상단 가드(314) 및 하단 가드(318) 너머의 PCB(300) 상의 회로부로의 E-필드는 상단 가드(314) 및 하단 가드(318) 상에서 공기를 통과한다. 그러므로, E-필드는 PCB(300)의 PCB 재료를 통과하여 연장하지 않는다.
비록 도 3 의 PCB(300)의 하단 부분이 도시되지 않지만, 당업자는 하단 부분이 실질적으로 상단 부분의 미러 이미지일 것이라는 것을 용이하게 인식할 것이다.
도 4 에서, PCB(400)는 위에서 논의된 PCB(300)에 유사한 것으로 도시된다. 그러나, 이러한 실시예에서 복수 개의 비아(312 및 320)는 컴포넌트 접속 영역(302)의 제 1 도체(310)의 전체 외부 둘레 및 PCB(300)의 상단 가드(314)의 둘레를 실질적으로 둘러싼다. 도 4 의 구성의 남은 부분은 위에서 논의된 대안적 실시예를 포함하여 도 3 에 도시되는 것과 동일하다.
위에서 논의된 PCB(300 및 400)와 유사한 PCB(500)가 도 5 에 도시된다. 이러한 실시예에서, 상단 가드(314)는 컴포넌트 접속 영역(302)의 전체를 적어도 실질적으로 커버한다. 제 1 도체(310)도 컴포넌트 접속 영역(302)의 측면을 따라 아래로 연장하며 컴포넌트 접속 영역(302)의 하단을 커버한다. 즉, 제 1 도체(310) 및 제 2 도체(316)는 컴포넌트 접속 영역(302) 주위에서 래핑된(wrapped) 단일 도체를 형성한다. 또한 상단 가드(314)는 PCB(500)의 측면들을 코팅하고 PCB(500)의 하단 가드(318)와 연결될 수도 있다. 상단 가드(314) 및 하단 가드(318)는 개구부(304)에 대향하는 PCB(500)의 에지 주위를 래핑(wrap)하는 단일 도체를 형성한다.
도 6 은 PCB(300)의 단면도이다. 이러한 실시예에서, 제 1 도체(310), 상단 가드(314), 제 2 도체(316) 및 하단 가드(318)를 커버하는 상단 가드 쉴드(602) 및 하단 가드 쉴드(604)가 제공될 수도 있다. 상단 가드 쉴드(602) 및 하단 가드 쉴드(604)는 컴포넌트 접속 영역(302)으로부터 도착하는 임의의 E-필드가 상단 가드 쉴드(602) 및 하단 가드 쉴드(604)를 제외한 임의의 것을 보는 것을 방지할 것이다. 이것은 더 나아가 E-필드가 PCB(300)의 재료에 의하여 흡수되는 것을 방지할 것이다. 상단 가드 쉴드(602) 및 하단 가드 쉴드(604)는 PCB(300)의 재료 내의 E-필드를 최소화하기 위하여 제 1 도체(310), 상단 가드(314), 제 2 도체(316) 및 하단 가드(318)에 가능한 한 근접하여야 한다. 상단 가드 쉴드(602) 및 하단 가드 쉴드(604)는 비아(606)를 통하여 연결될 수도 있다. 비록 상단 가드 쉴드(602) 및 하단 가드 쉴드(604)가 PCB(300)와 연계하여 도시되었지만, 당업자는 상단 가드 쉴드(602) 및 하단 가드 쉴드(604)가 위에서 논의된 PCB들(400 및 500)과도 함께 사용될 수도 있다는 것을 용이하게 인식할 것이다.
도 3 내지 도 6 으로부터의 PCB(300, 400, 및 500) 중 임의의 것 및/또는 컴포넌트 접속 영역(302)은 다층 PCB일 수도 있다. 예를 들어, 도 7 은 4 층 PCB 재료로 제작된 PCB(300)의 단면을 도시한다. 각각의 층(702, 704, 706, 및 708)은 도 7 에 도시된 바와 같이 도체로 제작된 가드(710, 712, 714, 314)로써 커버될 수도 있다. PCB(300)의 바닥 층은 하단 가드(318)로써 커버된다. 당업자에 의하여 용이하게 이해될 바와 같이, 그리고 도 7 에 도시된 바와 같이, 동일한 다층 PCB가 컴포넌트 접속 영역(302)으로서 사용될 수 있고 제 1 도체(310) 및 제 2 도체(316)가 다층 PCB의 상단 및 하단에 배치될 것이다. 이러한 실시예에서, PCB 재료에 진입하는 E-필드의 양은 PCB(500)의 각각의 층 상의 가드에 의하여 더욱 감소된다. 비아들이 이러한 실시예에서 사용될 수도 사용되지 않을 수도 있다.
이러한 실시예들 각각에서, PCB 재료를 통하여 흡수되는 E-필드의 양은 매우 최소량이다. 그러므로, 공기가 유전체로서 거의 사용되고, 얼마나 적은 E-필드가 PCB 재료로 흡수되는지에 대한 PCB 재료의 안정화 시간이 감소된다.
도 8 은 인쇄 회로 보드(PCB) 상에 낮은 유전 흡수를 가지는 PCB의 컴포넌트 접속 영역을 제공하기 위한 방법을 예시한다. 처음에, 단계 802 에서 시작하여, 개구부가 실질적으로 컴포넌트 접속 영역을 둘러싸게 PCB 내에 생성된다. 단계 804 에서, 컴포넌트 접속 영역을 개구부를 거쳐 PCB에 연결시키기 위한 적어도 하나의 저-누설 컴포넌트가 제공된다. 단계 806 에서, 제 1 도체가 컴포넌트 접속 영역의 상단 표면에 제공되고 제 2 도체가 컴포넌트 접속 영역의 하단 표면에 제공된다. 단계 808 에서, 적어도 실질적으로 개구부를 둘러싸는 PCB 상의 가드가 생성되며, 이 가드는 PCB의 상단 표면 상의 제 3 도체 및 PCB의 하단 표면 상의 제 4 도체로 구성된다.
이 방법은 또한 컴포넌트 접속 영역의 제 1 도체 및 제 2 도체를 연결하는 제 1 비아 및 PCB의 제 3 도체 및 제 4 도체를 연결하는 제 2 비아를 제공하는 단계(810)를 포함할 수도 있다. 또는 이 방법은 컴포넌트 접속의 제 1 도체 및 제 2 도체를 연결하기 위하여 컴포넌트 접속 영역의 외부 둘레의 전부를 둘러싸는 제 1 복수 개의 비아를 제공하고 PCB의 제 3 도체 및 제 4 도체를 연결하기 위하여 개구부 주위의 둘레의 전부를 둘러싸는 제 2 복수 개의 비아를 PCB 상에 제공하는 단계(812)를 포함할 수도 있다.
대안적으로는 또는 단계(810 및 812)와 공동으로, 단계(814)는 컴포넌트 접속 영역 및 제 2 가드 위에 상단 가드 쉴드를, 그리고 컴포넌트 접속 영역 및 제 2 상기 가드 아래에 하단 가드 쉴드를 제공한다.
위에서 PCB(300, 400 및 500)에 대해서 논의된 피쳐들, 예컨대 컴포넌트 전기적 접속 포인트를 포함하는 컴포넌트 접속 영역(302)이지만 이것으로 제한되지는 않는 피쳐들도 역시 방법에 포함될 수도 있다. 더 나아가, 두 개 이상의 저-누설 컴포넌트가 제공되어 구조적으로 컴포넌트 접속 영역(302)을 다양한 PCB(300, 400, 및 500)로 연결할 수도 있다.
도 9 는 개시된 기술의 또 다른 실시예를 도시한다. 도 3, 도 4, 및 도 5 에 도시된 PCB(300, 400, 및 500)에 대하여 위에서 논의된 것들과 유사한 컴포넌트들이 도 9 에서 사용되며 여기에서는 더 자세히 설명되지 않는다. 도 9 는 컴포넌트 접속 영역(302) 또는 아일랜드가 실질적으로 M-형상 구성을 가지는 PCB(900)를 도시한다. 이러한 구성에서, PCB(900)는 M-형 아일랜드(302)를 양측에서 둘러싸며, PCB(900)의 각 측면은 상단 가드(314) 및 하단 가드(318)(미도시)를 포함한다. 이러한 실시예에서, 6 개의 저-누설 컴포넌트(306, 308, 902, 904, 906, 및 908)가 아일랜드(302)를 개구부(304)를 거쳐 각각 솔더링 포인트(330)에서 연결된 핀(326, 328, 914, 916, 918, 및 920)을 통해 PCB(900)로 연결시키기 위하여 사용된다. 아일랜드(302)는 이전의 실시예에서 논의된 바와 같이 도체(310 및 316) 내에 커버된다. 도 9 에 도시되는 전체 아일랜드(302)는 도체(310 및 316) 내에 커버된다. 그러나, 아일랜드(302)는 오직 도체(310 및 316) 내에서 실질적으로 커버될 수도 있다. 5 개의 접속 홀(910)이 접속되어 컴포넌트를 아일랜드에 연결시킨다. 예를 들어, 그리고 도 9 에 도시된 바와 같이, 단일 접속 홀(910)이 아일랜드 상에 제공될 수도 있고, 4 개의 접속 홀(910)이 PCB(900) 상에 제공될 수도 있다. 비록 아일랜드가 실질적으로 M-형 구성을 가지는 것으로 도시되지만, 아일랜드(302)의 임의의 형상이 사용될 수도 있다는 것이 용이하게 이해될 것이다. 더 나아가, 도 9 에 도시된 바와 같이, 스템(322, 324, 및 912)이 이전에 실시예에서 논의된 바와 같이 아일랜드(302)를 PCB(900)에 연결시키기 위하여 사용될 수도 있다. 이러한 실시예는 위에서 도 6 을 참조하여 논의된 바와 같은 상단 가드(602) 및 상단 가드(604)를 더 포함할 수도 있다.
개시된 기술의 원리를 그것의 바람직한 실시예에서 설명하고 예시한 바 있으나, 개시된 기술이 이러한 원리로부터 벗어나지 않으면서 배치구성물 및 세부사항에서 변경될 수 있다는 것이 명백하다. 우리는 후속하는 특허청구범위의 사상 및 범위에 속하는 모든 변형예 및 변경예들에 대해 청구한다.

Claims (19)

  1. 디바이스,
    인쇄 회로 보드(printed circuit board; PCB);
    컴포넌트 접속 영역으로서, 상기 컴포넌트 접속 영역의 상단 표면을 적어도 실질적으로 커버하는 제 1 도체 및 상기 컴포넌트 접속 영역의 하단 표면을 적어도 실질적으로 커버하는 제 2 도체를 포함하는, 컴포넌트 접속 영역;
    상기 컴포넌트 접속 영역을 적어도 실질적으로 둘러싸는 개구부;
    상기 컴포넌트 접속 영역을 상기 개구부를 거쳐 상기 PCB로 연결하는 저-누설 컴포넌트(low-leakage components);
    상기 개구부를 상기 PCB의 상단 표면 상에서 적어도 실질적으로 둘러싸는 제 3 도체 및 상기 개구부를 상기 PCB의 하단 표면 상에서 적어도 실질적으로 둘러싸는 제 4 도체로 구성된 가드(guard);
    상기 컴포넌트 접속 영역의 제 1 도체 및 제 2 도체를 연결하는 제 1 비아; 및
    상기 PCB의 제 3 도체 및 제 4 도체를 연결하는 제 2 비아를 포함하는, 디바이스.
  2. 제 1 항에 있어서,
    상기 컴포넌트 접속 영역의 제 1 도체 및 제 2 도체를 연결하기 위하여 상기 컴포넌트 접속 영역의 외부 둘레의 전부를 둘러싸는 제 1 복수 개의 비아; 및
    상기 PCB의 제 3 도체 및 제 4 도체를 연결하기 위하여 상기 개구부 주위의 둘레의 전부를 둘러싸는 상기 PCB 상의 제 2 복수 개의 비아를 더 포함하는, 디바이스.
  3. 제 1 항에 있어서,
    상기 컴포넌트 접속 영역은 두 개 이상의 컴포넌트 전기적 접속 포인트를 포함하는, 디바이스.
  4. 제 1 항에 있어서,
    상기 컴포넌트 접속 영역 및 상기 가드 위의 상단 가드 쉴드; 및
    상기 컴포넌트 접속 영역 및 상기 가드 아래의 하단 가드 쉴드를 더 포함하는, 디바이스.
  5. 제 1 항에 있어서,
    상기 PCB는, 적어도 4 개의 층으로서, 각각의 층 사이에 있는 제 5 가드 도체의 층 및 상기 개구부와 접촉하는 상기 PCB의 측면을 커버하는 제 6 가드 도체가 있는, 적어도 4 개의 층으로 구성된 다층 PCB인, 디바이스.
  6. 제 5 항에 있어서,
    상기 컴포넌트 접속 영역도 역시 적어도 4 개의 층으로서, 각각의 층 사이에 있는 제 5 가드 도체의 층 및 상기 개구부와 접촉하는 상기 PCB의 측면을 커버하는 제 6 가드 도체가 있는, 적어도 4 개의 층의 다층 PCB인, 디바이스.
  7. 제 1 항에 있어서,
    상기 컴포넌트 접속 영역을 상기 PCB에 연결하는 복수 개의 스템(stems)을 더 포함하는, 디바이스.
  8. 인쇄 회로 보드(PCB) 상에 낮은 유전 흡수를 가지는 PCB의 컴포넌트 접속 영역을 제공하는 방법으로서,
    상기 컴포넌트 접속 영역을 완전히 둘러싸는 개구부를 상기 PCB 내에 생성하는 단계;
    상기 컴포넌트 접속 영역을 상기 개구부를 거쳐 상기 PCB로 연결하기 위하여 저-누설 컴포넌트를 제공하는 단계;
    제 1 도체를 상기 컴포넌트 접속 영역의 상단 표면 상에 그리고 제 2 도체를 상기 컴포넌트 접속 영역의 하단 표면 상에 제공하는 단계; 및
    상기 개구부를 적어도 실질적으로 둘러싸는 가드를 상기 PCB 상에 생성하는 단계로서, 상기 가드는 상기 PCB의 상단 표면 상의 제 3 도체 및 상기 PCB의 하단 표면 상의 제 4 도체로 구성되는, 단계를 포함하는, 방법.
  9. 제 8 항에 있어서,
    상기 컴포넌트 접속 영역의 제 1 도체 및 제 2 도체를 연결하는 제 1 비아를 제공하는 단계; 및
    상기 PCB의 제 3 도체 및 제 4 도체를 연결하는 제 2 비아를 제공하는 단계를 더 포함하는, 방법.
  10. 제 8 항에 있어서,
    상기 컴포넌트 접속 영역의 제 1 도체 및 제 2 도체를 연결하기 위하여 상기 컴포넌트 접속 영역의 외부 둘레의 전부를 둘러싸는 제 1 복수 개의 비아를 제공하는 단계; 및
    상기 PCB의 제 3 도체 및 제 4 도체를 연결하기 위하여 상기 개구부 주위의 둘레의 전부를 둘러싸는 제 2 복수 개의 비아를 상기 PCB 상에 제공하는 단계를 더 포함하는, 방법.
  11. 제 8 항에 있어서,
    상기 컴포넌트 접속 영역은 상기 제 1 도체 및 제 2 도체 내에서 적어도 실질적으로 커버되는, 방법.
  12. 제 8 항에 있어서,
    상기 컴포넌트 접속 영역은 컴포넌트 전기적 접속 포인트를 포함하는, 방법.
  13. 제 8 항에 있어서,
    상기 컴포넌트 접속 영역 및 제 2 가드 위에 상단 가드 쉴드를 제공하는 단계; 및
    상기 컴포넌트 접속 영역 및 상기 제 2 상기 가드 아래에 하단 가드 쉴드를 제공하는 단계를 더 포함하는, 방법.
  14. 제 8 항에 있어서,
    상기 컴포넌트 접속 영역을 상기 PCB로 연결하는 다른 저-누설 컴포넌트를 추가하는 단계를 더 제공하는, 방법.
  15. 제 8 항에 있어서,
    상기 PCB는, 적어도 4 개의 층으로서, 각각의 층 사이에 있는 제 5 가드 도체의 층 및 상기 개구부와 접촉하는 상기 PCB의 측면을 커버하는 제 6 가드 도체가 있는, 적어도 4 개의 층으로 구성된 다층 PCB인, 방법.
  16. 제 15 항에 있어서,
    상기 컴포넌트 접속 영역도 역시 적어도 4 개의 층으로서, 각각의 층 사이에 있는 제 5 가드 도체의 층 및 상기 개구부와 접촉하는 상기 PCB의 측면을 커버하는 제 6 가드 도체가 있는, 적어도 4 개의 층의 다층 PCB인, 방법.
  17. 디바이스로서,
    인쇄 회로 보드(PCB);
    컴포넌트 접속 영역으로서, 상기 컴포넌트 접속 영역의 상단 표면을 커버하는 제 1 도체 및 상기 컴포넌트 접속 영역의 하단 표면을 커버하는 제 2 도체를 포함하는, 컴포넌트 접속 영역;
    상기 컴포넌트 접속 영역을 적어도 실질적으로 둘러싸는 두 개의 개구부;
    상기 컴포넌트 접속 영역을 개구부를 거쳐 상기 PCB로 연결하는 저-누설 컴포넌트; 및
    상기 개구부를 실질적으로 둘러싸는 복수 개의 가드로서, 각각의 가드는 상기 PCB의 상단 표면 상의 제 3 도체 및 상기 PCB의 하단 표면 상의 제 4 도체로 구성되는, 복수 개의 가드를 포함하는, 디바이스.
  18. 제 17 항에 있어서,
    컴포넌트 전기적 접속 포인트가 상기 컴포넌트 접속 영역 상에 제공되고, 복수 개의 컴포넌트 전기적 접속 포인트들이 상기 PCB 상에 제공되는, 디바이스.
  19. 제 17 항에 있어서,
    상기 컴포넌트 접속 영역 및 상기 복수 개의 가드 위의 상단 가드 쉴드; 및
    상기 컴포넌트 접속 영역 및 상기 복수 개의 가드 아래의 하단 가드 쉴드를 더 포함하는, 디바이스.
KR20140041098A 2013-06-19 2014-04-07 가드된 인쇄 회로 보드 아일랜드 KR20140147669A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/921,550 US9326369B2 (en) 2013-06-19 2013-06-19 Guarded printed circuit board islands
US13/921,550 2013-06-19

Publications (1)

Publication Number Publication Date
KR20140147669A true KR20140147669A (ko) 2014-12-30

Family

ID=50942609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140041098A KR20140147669A (ko) 2013-06-19 2014-04-07 가드된 인쇄 회로 보드 아일랜드

Country Status (7)

Country Link
US (1) US9326369B2 (ko)
EP (1) EP2816877A1 (ko)
JP (1) JP2015005751A (ko)
KR (1) KR20140147669A (ko)
CN (1) CN104244571B (ko)
RU (1) RU2014124938A (ko)
TW (1) TWI608764B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9651585B2 (en) * 2013-12-18 2017-05-16 National Instruments Corporation Via layout techniques for improved low current measurements
KR101952870B1 (ko) 2017-01-23 2019-02-28 삼성전기주식회사 안테나 통합형 rf 모듈
US10396432B2 (en) 2017-01-23 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Antenna-integrated radio frequency module
CN110191577B (zh) * 2019-06-18 2024-07-16 苏州明浩电子有限公司 纸质防撕柔性线路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141995A (en) * 1981-02-26 1982-09-02 Sony Corp Circuit device using printed circuit board
JPS57211292A (en) * 1981-06-22 1982-12-25 Matsushita Electric Ind Co Ltd Method of producing circuit unit
US5476970A (en) * 1984-02-16 1995-12-19 Velsicol Chemical Corporation Method for preparing aryl ketones
JPH077165U (ja) * 1993-06-24 1995-01-31 株式会社村田製作所 回路基板
US5490325A (en) * 1994-09-30 1996-02-13 Keithley Instruments Guarded printed circuit board islands
JPH0955571A (ja) 1995-08-11 1997-02-25 Hewlett Packard Japan Ltd 高絶縁区画付き電子回路基板及び製造方法
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6706624B1 (en) * 2001-10-31 2004-03-16 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
US6977346B2 (en) * 2002-06-10 2005-12-20 Visteon Global Technologies, Inc. Vented circuit board for cooling power components
JP4674527B2 (ja) * 2005-10-31 2011-04-20 株式会社村田製作所 シールド構造
JP4501961B2 (ja) * 2007-05-21 2010-07-14 パナソニック電工株式会社 モジュール集合体

Also Published As

Publication number Publication date
US9326369B2 (en) 2016-04-26
JP2015005751A (ja) 2015-01-08
CN104244571A (zh) 2014-12-24
RU2014124938A (ru) 2015-12-27
CN104244571B (zh) 2019-01-22
TWI608764B (zh) 2017-12-11
TW201509241A (zh) 2015-03-01
US20140376201A1 (en) 2014-12-25
EP2816877A1 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
KR100998723B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US7672112B2 (en) Component-embedded substrate and component package using component-embedded substrate
US8319117B2 (en) Printed circuit board
JP5694251B2 (ja) Ｅｂｇ構造体および回路基板
KR20140147669A (ko) 가드된 인쇄 회로 보드 아일랜드
US20130265726A1 (en) Printed circuit board
US9549459B2 (en) Multilayer printed circuit board
KR20090060117A (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP5111282B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2011192715A (ja) プリント配線基板
TWI419631B (zh) 多層電路板以及靜電放電保護結構
KR101894306B1 (ko) 배선 기판
JP2013207149A (ja) トロイダルコイル
JP2004111967A (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
TW202031106A (zh) 多層印刷基板
JP2003297963A (ja) 多層回路基板および電子機器
US8125794B2 (en) Multilayer printed wiring board and electronic device using the same
JP2007335618A (ja) プリント回路基板
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
US20140216802A1 (en) Substrate structure and the process manufacturing the same
KR101173606B1 (ko) 반도체 패키지
JP5454991B2 (ja) ランド構造
TWI417994B (zh) 具有保護功能之半導體元件封裝結構
JP2017135128A (ja) 配線基板評価用テストクーポン
JP2007311739A (ja) Ｒｆ及び低電流相互接続用空間変換器

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination