KR20140131568A - 콘덴서의 등가회로 모델의 도출방법 - Google Patents

콘덴서의 등가회로 모델의 도출방법 Download PDF

Info

Publication number
KR20140131568A
KR20140131568A KR1020147027601A KR20147027601A KR20140131568A KR 20140131568 A KR20140131568 A KR 20140131568A KR 1020147027601 A KR1020147027601 A KR 1020147027601A KR 20147027601 A KR20147027601 A KR 20147027601A KR 20140131568 A KR20140131568 A KR 20140131568A
Authority
KR
South Korea
Prior art keywords
capacitor
value
circuit
voltage
characteristic
Prior art date
Application number
KR1020147027601A
Other languages
English (en)
Other versions
KR101643898B1 (ko
Inventor
세이지 히다카
아츠시 사쿠라기
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140131568A publication Critical patent/KR20140131568A/ko
Application granted granted Critical
Publication of KR101643898B1 publication Critical patent/KR101643898B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/255—Means for correcting the capacitance value
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Filters And Equalizers (AREA)

Abstract

콘덴서에 인가되는 직류 전압에 따른 특성을 포함한 등가회로 모델을 고정밀도이면서 간단히 도출하는 것이 가능한 콘덴서의 등가회로 모델의 도출방법을 제공한다. 본 발명에서는, 콘덴서(1)의 등가회로 모델을 구성하는 소정의 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 특성값은, 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 따라서 콘덴서(1)를 구성하는 유전체(2)의 재질에 기인하여 변화된다. 그러나, 이들 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 DC 바이어스 전압(v2) 무인가시의 특성값에 무차원 계수(15)를 적용 룰(16)에 따라서 곱함으로써, 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 특성값은 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가 전압에 따른 값으로 보정된다.

Description

콘덴서의 등가회로 모델의 도출방법{METHOD FOR DERIVING CAPACITOR EQUIVALENT CIRCUIT MODEL}
본 발명은 저항소자와 용량소자와 유도소자를 요소로 하여 구성되는 콘덴서의 등가회로 모델의 도출방법에 관한 것이다.
종래, 이 종류의 콘덴서의 등가회로 모델의 도출방법은, 전자회로 설계에서의 회로 시뮬레이터 시에 이용되고 있다. 회로 시뮬레이터에는 SPICE(Simulation Program with Integrated Circuit Empahsis) 등의 회로 시뮬레이터가 이용되고, 회로 시뮬레이터 중에는 전자부품 제조 메이커의 홈페이지 사이트에 있어서 이용할 수 있는 것도 있다. 이용자는 PC 등의 단말로부터 인터넷망을 통해서 전자부품 제조 메이커의 홈페이지 사이트에 액세스하여 회로 시뮬레이터를 이용한다.
종래, 콘덴서의 등가회로 모델의 도출방법으로는 예를 들면, 특허문헌 1에 개시된 것이 있다. 이 등가회로 모델의 도출방법에서는, 제1 스텝에 있어서 콘덴서의 주어진 주파수 특성을 입력하고, 제2 스텝에 있어서 주파수에 의존하지 않는 저항(R), 커패시턴스(C), 인덕턴스(L)를 이용한, 시간 영역에서의 시뮬레이션이 가능한 회로로서, RC회로, 및 RL회로와, RCL회로 중 어느 하나를 등가회로 모델로서 형성한다. 그리고, 제3 스텝에 있어서 제2 스텝에서 형성한 등가회로 모델의 정밀도를 판정하기 위한 평가 함수를 합성하고, 제4 스텝에 있어서 제3 스텝에서 합성한 평가 함수를 최소화함으로써 회로 상수를 결정한다.
이 문헌에서는 상기의 구성에 의해, 주파수 영역에서 임피던스가 표시된 콘덴서의, 시간 영역에서의 시뮬레이션이 가능한 등가회로 모델을 도출하고, 콘덴서의 주파수 영역 또는 시간 영역에서의 전기적 특성을 회로 시뮬레이션에 의해 예측한다.
일본국 공개특허공보 2002-259482호
콘덴서는 그 재질에 따라, 정전용량 등의 특성값이, 중첩 인가되는 DC(직류) 바이어스 전압에 의해 변화되고, 그 변화는 회로 시뮬레이션에 무시할 수 없는 것이 된다. 그러나, 상기 종래의 특허문헌 1에 개시된 콘덴서의 등가회로 모델의 도출방법에서는, DC 바이어스 전압이 중첩 인가되었을 때에 콘덴서에 생기는 이 특성 변화가, 도출되는 콘덴서의 등가회로 모델에 반영되지 않는다.
이렇기 때문에, 상기 종래 콘덴서의 등가회로 모델의 도출방법에서는 콘덴서에 중첩 인가되는 DC 바이어스 전압의 각 값마다, 등가회로 모델을 도출할 필요가 있다. 또한, DC 바이어스 전압의 각 값마다 도출되는 각 등가회로 모델은, DC 바이어스 전압이 인가되어 있지 않은 제로 바이어스 시에서의 등가회로 모델과의 연속성이나 관련성이 명확하지 않고, 콘덴서에 인가되는 그 정격 전압까지의 특성 변화를 연속적으로 전망하는 것은 어렵다.
본 발명은 이러한 과제를 해결하기 위해서 이루어진 것으로,
저항소자와 용량소자와 유도소자를 요소로 하여 구성되는 콘덴서의 등가회로 모델의 도출방법에 있어서,
콘덴서에 대한 직류 전압 인가에 의해 변화되는 상기 요소의 특성값의 변화율을, 콘덴서의 재질에 기인하는 콘덴서의 특성 변화율을 기초로 하여 무차원(蕪次元) 계수로서 나타내고, 콘덴서에 대한 직류 인가 전압에 따라서 특성값이 변화되는 상기 요소의 직류 전압 무인가시의 특성값에 무차원 계수를 곱하여, 상기 요소의 특성값을 콘덴서에 대한 직류 인가 전압에 따른 값으로 보정하는 것을 특징으로 한다.
본 구성에 따르면, 콘덴서에 대한 직류 인가 전압에 따라서 특성값이 변화되는, 콘덴서의 등가회로 모델을 구성하는 저항소자 또는 용량소자 또는 유도소자의 요소의 직류 전압 무인가시의 특성값에 무차원 계수를 곱함으로써, 콘덴서의 등가회로 모델을 구성하는 요소의 특성값은 콘덴서에 대한 직류 인가 전압에 따른 값으로 보정된다. 이렇기 때문에, 종래의 콘덴서의 등가회로 모델의 도출방법과 같은 콘덴서에 중첩 인가되는 직류 전압의 각 값마다 등가회로 모델을 도출할 필요없이, 콘덴서에 중첩 인가되는 직류 전압에 따른 특성을 포함한 등가회로 모델을 고정밀도이면서 간단히 도출할 수 있게 된다.
또 본 발명은, 등가회로 모델이 저항소자와 용량소자와 유도소자로 이루어지는 공진회로를 회로 요소로 하여 구성되는 것을 특징으로 한다.
콘덴서는 그 자기(自己) 공진 주파수나 자기 공진 주파수를 초과하는 부공진 주파수 부근에서 그 특성이 변화되는데, 본 구성에 따르면, 등가회로 모델이 저항소자와 용량소자와 유도소자로 이루어지는 공진회로를 회로 요소로서 포함하므로, 그 특성 변화를 정확하게 시뮬레이션할 수 있게 된다.
또 본 발명은, 등가회로 모델이 저항소자와 용량소자와 유도소자를 직렬로 접속하여 이루어지는 주공진회로와, 저항소자와 용량소자와 유도소자를 병렬로 접속하여 이루어지는 부공진회로와, 저항소자와 용량소자를 병렬로 접속하여 이루어지는 용량성회로와, 저항소자와 유도소자를 병렬로 접속하여 이루어지는 유도성회로 중 1개로부터 구성되는 것, 또는 이들 중 복수를 직렬로 접속하여 구성되는 것을 특징으로 한다.
본 구성에 따르면, 등가회로 모델에 의해 시뮬레이션되는 콘덴서의 특성은 콘덴서의 재질에 따라서, 등가회로 모델이 저항소자와 용량소자와 유도소자가 직렬로 접속된 주공진회로를 포함하여 구성됨으로써 자기 공진 주파수 부근의 주파수에서의 특성이 정확하게 보정된다. 또 콘덴서의 재질에 따라서, 등가회로 모델이 저항소자와 용량소자가 병렬로 접속된 용량성회로를 포함하여 구성됨으로써 자기 공진 주파수보다 저역측(抵域側)의 주파수에서의 특성, 저항소자와 용량소자와 유도소자가 병렬로 접속된 부공진회로를 포함하여 구성됨으로써 자기 공진 주파수를 초과하는 부공진 주파수 부근의 주파수에서의 특성, 저항소자와 유도소자가 병렬로 접속된 유도성회로를 포함하여 구성됨으로써 자기 공진 주파수보다 고역측(高域側)의 주파수에서의 특성이, 각각 정확하게 보정된다.
또 본 발명은, 등가회로 모델이 저항소자와 용량소자와 유도소자를 병렬로 접속하여 이루어지는 주공진회로와, 저항소자와 용량소자와 유도소자를 직렬로 접속하여 이루어지는 부공진회로와, 저항소자와 용량소자를 직렬로 접속하여 이루어지는 용량성회로와, 저항소자와 유도소자를 직렬로 접속하여 이루어지는 유도성회로 중 1개로부터 구성되는 것, 또는 이들 중 복수를 병렬로 접속하여 구성되는 것을 특징으로 한다.
본 구성에 따르면, 등가회로 모델에 의해 시뮬레이션되는 콘덴서의 특성은, 콘덴서의 재질에 따라서, 등가회로 모델이 저항소자와 용량소자와 유도소자가 병렬로 접속된 주공진회로를 포함하여 구성됨으로써 자기 공진 주파수 부근의 주파수에서의 특성이 정확하게 보정된다. 또, 콘덴서의 재질에 따라서, 등가회로 모델이 저항소자와 용량소자가 직렬로 접속된 용량성회로를 포함하여 구성됨으로써 자기 공진 주파수보다 저역측의 주파수에서의 특성, 저항소자와 용량소자와 유도소자가 직렬로 접속된 부공진회로를 포함하여 구성됨으로써 자기 공진 주파수를 초과하는 부공진 주파수 부근의 주파수에서의 특성, 저항소자와 유도소자가 직렬로 접속된 유도성회로를 포함하여 구성됨으로써 자기 공진 주파수보다 고역측의 주파수에서의 특성이, 각각 정확하게 보정된다.
또 본 발명은,
무차원 계수가, 콘덴서에 직류 전압을 인가하여 측정되는 콘덴서의 용량 변화율 및 유전손실 변화율의 한쪽 또는 쌍방을 기초로, 콘덴서에 대한 직류 전압 인가에 따라서 특성값이 변화되는 용량소자 또는 저항소자에 대해서 나타내고,
보정이, 콘덴서에 대한 직류 인가 전압에 따라서 용량값이 변화되는 용량소자의 직류 전압 무인가시의 용량값 또는 콘덴서에 대한 직류 인가 전압에 따라서 저항값이 변화되는 저항소자의 직류 전압 무인가시의 저항값에 무차원 계수를 곱하여 실시되는 것을 특징으로 한다.
본 구성에 따르면, 콘덴서에 대한 직류 전압 인가에 따라서 특성값이 변화되는 용량소자 또는 저항소자에 대해서 무차원 계수가 나타나고, 그 용량값 또는 저항값의 특성값은 콘덴서에 대한 직류 전압 무인가시의 특성값에 무차원 계수가 곱해짐으로써, 콘덴서에 중첩 인가되는 직류 전압에 따른 값으로 정확하게 보정된다.
또 본 발명은, 상기 요소의 특성값의 변화율이, 콘덴서에 인가되는 직류 전압의 근사(近似) 함수로서 표시되는 것을 특징으로 한다.
본 구성에 따르면, 콘덴서의 등가회로 모델을 구성하는 저항소자 또는 용량소자 또는 유도소자의 요소의 특성값은, 콘덴서에 인가되는 직류 전압의 근사 함수로서 그 변화율이 표시됨으로써, 측정에 의해 이산적(離散的)으로 얻어지는 값이 보완되고, 직류 전압 무인가시의 특성값으로부터 연속적으로 파악할 수 있게 된다. 이렇기 때문에, 콘덴서에 중첩 인가되는 직류 전압에 따라서 도출되는 각 등가회로 모델은, 직류 전압 무인가시에서의 등가회로 모델과의 연속성이나 관련성이 명확해져서, 콘덴서에 인가되는 그 정격 전압까지의 특성 변화를 연속적으로 전망할 수 있게 된다.
또 본 발명은, 근사 함수가 콘덴서의 정격 전압 이하에서 제로 이상의 직류 전압 범위에서 나타내면서, 함수값이 항상 양의 값을 취하고 콘덴서에 대한 직류 인가 전압이 제로일 때에는 1이 되는 것을 특징으로 한다.
본 구성에 따르면, 콘덴서의 등가회로 모델을 구성하는 요소의 특성값의 변화율은 콘덴서의 실사용에 입각한 근사 함수에 의해 표시되고, 실사용에 입각한 정확한 회로 시뮬레이터가 실시된다.
또 본 발명은, 콘덴서의 종류를 입력하는 제1 스텝과, 콘덴서에 인가하는 직류 전압의 값을 입력하는 제2 스텝과, 제1 스텝에서 입력된 종류의 콘덴서에 대해서 미리 준비된 무차원 계수를, 제1 스텝에서 입력된 종류의 콘덴서의 등가회로 모델을 구성하는 상기 요소의 직류 전압 무인가시에서의 특성값에 곱하여, 제2 스텝에서 입력된 직류 전압에 따른 값에 상기 요소의 특성값을 보정하는 제3 스텝을 포함하여, 상기 어느 하나의 콘덴서의 등가회로 모델의 도출방법을 기능시키는 컴퓨터 프로그램을 구성했다.
본 구성에 따르면, 시뮬레이터하는 콘덴서의 종류 및 콘덴서에 인가하는 직류 전압의 값이 컴퓨터 프로그램에 입력됨으로써 상기 어느 하나의 콘덴서의 등가회로 모델의 도출방법이 컴퓨터 프로그램에 의해 기능된다. 따라서, 입력된 종류의 콘덴서의 등가회로 모델을 구성하는 상기 요소의 특성값은, 컴퓨터 프로그램에 의해 직류 전압 무인가시에서의 특성값에, 입력된 종류의 콘덴서에 대해서 미리 준비된 무차원 계수가 곱해져서, 입력된 직류 전압에 따른 값으로 자동적으로 보정된다. 이렇기 때문에, 본 도출방법의 이용자는 시뮬레이터하는 콘덴서의 종류 및 콘덴서에 인가하는 직류 전압의 값을 컴퓨터 프로그램에 입력하는 것만으로, 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다. 이 결과, 회로 시뮬레이터에 관한 전문지식을 가지지 않는 일반 이용자여도, 콘덴서를 이용한 전자회로의 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다.
또 본 발명은, 상기 컴퓨터 프로그램을 포함하는 서버에 인터넷망을 통해서 액세스하고, 인터넷망에 접속된 단말로부터 상기 컴퓨터 프로그램을 사용하는 컴퓨터 프로그램의 사용 방법을 구성했다.
본 구성에 따르면, 이용자는 인터넷망에 접속된 단말로부터 상기 컴퓨터 프로그램을 포함하는 서버에 액세스함으로써, 상기 컴퓨터 프로그램을 용이하게 사용할 수 있다. 이렇기 때문에, 본 발명에 의한 콘덴서의 등가회로 모델의 도출방법을 다수의 이용자에게 제공할 수 있게 된다.
본 발명에 따르면, 상기한 바와 같이 콘덴서에 중첩 인가되는 직류 전압에 따른 특성을 포함한 등가회로 모델을 고정밀도이면서 간단히 도출할 수 있게 된다. 또한, 콘덴서에 중첩 인가되는 직류 전압에 따라서 도출되는 각 등가회로 모델은, 직류 전압 무인가시에서의 등가회로 모델과의 연속성이나 관련성이 명확해져서 콘덴서에 인가되는 그 정격 전압까지의 특성 변화를 연속적으로 전망할 수 있게 된다.
도 1은 본 발명의 일실시형태에 의한 콘덴서의 등가회로 모델의 도출방법이 적용되는 적층 세라믹 콘덴서의 사시도(斜視圖)이다.
도 2는 본 발명에 의한 콘덴서의 등가회로 모델의 도출방법을 개념적으로 설명하는 도면이다.
도 3은 본 발명의 일실시형태에 의한 콘덴서의 등가회로 모델의 구체적인 일례를 나타내는 회로도이다.
도 4는 도 1에 도시하는 적층 세라믹 콘덴서에 대한 DC 바이어스 전압의 인가에 의한, 콘덴서의 특성 변화를 측정하기 위한 측정회로도이다.
도 5(a)는 DC 바이어스 전압의 무인가시에서의 콘덴서의 복소 임피던스(Z)의 절대값(MagZ)과 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델을 사용하여 계산한 계산값을 측정값과 비교하여 나타내는 그래프, (b)는 (a)에 나타낸 측정값과 계산값의 비를, 절대값(MagZ)과 등가직렬저항(ESR)에 대해서 나타낸 그래프이다.
도 6(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 주공진회로에 의해서만 계산되는 계산값을 비교하여 나타내는 그래프, (b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 주공진회로에 의해서만 계산되는 계산값을 비교하여 나타내는 그래프이다.
도 7(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 용량성회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프, (b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 용량성회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
도 8(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제1 부공진회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프, (b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제1 부공진회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
도 9(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 유도성회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프, (b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 유도성회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
도 10(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제2 부공진회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프, (b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제2 부공진회로의 각 병렬회로에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
도 11(a)는 정격 전압의 DC 바이어스 전압을 인가했을 때의 콘덴서의 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타낸 등가회로 모델을 사용하여 계산한 계산값을 측정값과 비교하여 나타내는 그래프, (b)는 정격 전압의 DC 바이어스 전압을 인가했을 때의 콘덴서의 등가직렬저항(ESR)에 대해서, 도 3에 나타낸 등가회로 모델을 사용하여 계산한 계산값을 측정값과 비교하여 나타내는 그래프이다.
도 12(a)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압을 인가했을 때의 콘덴서의 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 측정값과, 본 실시형태의 도출방법을 사용하지 않고 계산한 계산값의 비를 나타내는 그래프, (b)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압을 인가했을 때의 콘덴서의 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 측정값과, 본 실시형태의 도출방법으로 계산한 계산값의 비를 나타내는 그래프이다.
도 13(a)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압을 인가했을 때의 콘덴서의 등가직렬저항(ESR)에 대해서, 측정값과, 본 실시형태의 도출방법을 사용하지 않고 계산한 계산값의 비를 나타내는 그래프, (b)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압을 인가했을 때의 콘덴서의 등가직렬저항(ESR)에 대해서, 측정값과, 본 실시형태의 도출방법으로 계산한 계산값의 비를 나타내는 그래프이다.
도 14(a)는 표 1에 표시되는 콘덴서의 용량 변화율(Kc)을, 콘덴서에 인가되는 DC 바이어스 전압의 근사 함수로서 나타낸 그래프, (b)는 표 1에 표시되는 콘덴서의 유전손실 변화율(Kd)을, 콘덴서에 인가되는 DC 바이어스 전압의 근사 함수로서 나타낸 그래프이다.
도 15는 표 1에 표시되는 용량 변화율(Kc) 및 유전손실 변화율(Kd)을 나타내는 근사 함수를 구성하는 기저함수 gn(x)의 설정예를 나타내는 그래프이다.
도 16은 도 3에 나타낸 임피던스 전개형(展開型) 등가회로 모델의 변형예에 의한 회로도이다.
도 17(a)는 본 발명의 일실시형태에 의한 콘덴서의 등가회로 모델의 다른 일례를 나타내는 어드미턴스(admittance) 전개형 등가회로 모델의 회로도, (b)는 (a)에 나타낸 어드미턴스 전개형 등가회로 모델의 변형예에 의한 회로도이다.
다음으로, 본 발명의 일실시형태에 의한 콘덴서의 등가회로 모델의 도출방법을 적층 세라믹 콘덴서에 적용한 경우에 대해서 설명한다.
적층 세라믹 콘덴서(1)는 도 1에 도시하듯이, 표면실장형의 칩·콘덴서이며, 세라믹층이 적층되어서 대략 직방체의 형상을 한 유전체(2)의 양 단부(端部)에, 한 쌍의 전극단자(3a, 3b)를 포함한다. 유전체(2)의 내부에는 콘덴서를 구성하는 복수의 내부전극이 서로 대향하고 있다. 한 쌍의 전극단자(3a, 3b)는 서로 대향하는 이들 각 내부전극에 접속되어 있다. 이러한 적층 세라믹 콘덴서(1)는 저항 성분과 용량 성분과 유도 성분을 포함하여 형성되어 있다.
본 실시형태의 등가회로 모델에서는, 적층 세라믹 콘덴서(1)는 도 2에 개념적으로 나타내듯이, 저항소자(R)와 용량소자(C)와 유도소자(L)를 요소로 하여 구성되고, 저항소자(R)와 용량소자(C)와 유도소자(L)를 직렬로 접속하여 이루어지는 주공진회로(11)와, 저항소자(R)와 용량소자(C)와 유도소자(L)를 병렬로 접속하여 이루어지는 부공진회로(12)와, 저항소자(R)와 용량소자(C)를 병렬로 접속하여 이루어지는 용량성회로(13)와, 저항소자(R)와 유도소자(L)를 병렬로 접속하여 이루어지는 유도성회로(14)가, 직렬로 접속되어서 구성된다.
이러한 적층 세라믹 콘덴서(1)의 전극단자(3a, 3b) 사이에는 교류 전압(v1)에 DC 바이어스 전압(v2)이 중첩되어 인가된다. 본 발명의 콘덴서의 등가회로 모델의 도출방법에 있어서는, 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 의해 변화되는 저항소자(R) 또는 용량소자(C) 또는 유도소자(L)의 요소의 특성값의 변화율을, 콘덴서(1)의 유전체(2)의 재질에 기인하는 콘덴서(1)의 특성 변화율을 기초로 하여 무차원 계수(15)로서 나타낸다. 그리고, 적용 룰(16)에 따라서, 주공진회로(11), 부공진회로(12), 용량성회로(13) 또는 유도성회로(14)를 구성하는 상기 요소의 특성값을, 콘덴서(1)에 인가되는 DC 바이어스 전압(v2)에 따른 값으로 보정한다.
본 실시형태에서는, 무차원 계수(15)는 콘덴서(1)에 DC 바이어스 전압(v2)을 인가하여 측정되는 콘덴서(1)의 용량 변화율(Kc) 및 유전손실 변화율(Kd)의 한쪽 또는 쌍방을 기초로, 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 따라서 특성값이 변화되는 용량소자(C) 또는 저항소자(R)에 대해서 나타낸다. 적용 룰(16)은 콘덴서(1)에 인가되는 DC 바이어스 전압(v2)에 따라서 특성값이 변화되는 상기 요소의 DC 바이어스 전압(v2)의 무인가시에서의 특성값에 무차원 계수(15)를 곱하는 룰이다. 특성값의 보정은 DC 바이어스 전압(v2)에 따라서 용량값이 변화되는 용량소자(C)의 직류 전압 무인가시에서의 용량값, 및 DC 바이어스 전압(v2)에 따라서 저항값이 변화되는 저항소자(R)의 직류 전압 무인가시에서의 저항값에, 적용 룰(16)에 따라서 무차원 계수(15)를 곱하여 실시된다. 적용 룰(16)에서의 이 무차원 계수(15)의 곱은, 용량 변화율(Kc) 및 유전손실 변화율(Kd)의 한쪽 또는 쌍방의 조합을, 후술하는 바와 같이 곱셈, 나눗셈함으로써 실시된다.
도 3은 콘덴서(1)의 등가회로 모델이 구체적인 일례를 나타내는 회로도이다. 이 예에서는 주공진회로(11A)와, 용량성회로(13A)와, 제1 부공진회로(12A)와, 유도성회로(14A)와, 제2 부공진회로(12B)가 직렬로 접속되어서, 등가회로 모델이 구성되어 있다.
주공진회로(11A)는 저항소자(R1)와 용량소자(C1)와 유도소자(L1)가 직렬로 접속되어서 이루어진다. 저항소자(R1)의 저항값은 2.46×100[mΩ], 용량소자(C1)의 용량값은 8.14×100[μF], 유도소자(L1)의 인덕턴스는 1.17×102[pH]이다. DC 바이어스 전압(v2)의 인가에 의한 주공진회로(11A)의 저항소자(R1) 및 유도소자(L1)의 특성 변화는 콘덴서(1)의 내부전극 및 전극단자(3a, 3b)의 금속재료나, 콘덴서(1)의 구조 등에 기인하여 일어나고, 유전체(2)의 재질에 기인해서는 일어나지 않는다. 한편, DC 바이어스 전압(v2)의 인가에 의한 용량소자(C1)의 특성 변화는 유전체(2)의 재질에 기인하여 일어난다. 따라서, 주공진회로(11A)에서는 DC 바이어스 전압(v2)의 인가 전압에 따라서 용량소자(C1)의 특성을 보정할 필요가 있다. 이 보정에서의 적용 룰(16)에는 용량소자(C1)의 용량값에 용량 변화율(Kc)을 곱셈하는 적용 룰 I을 채용한다. 이 경우, 무차원 계수(15)는 용량 변화율(Kc)로 설정되게 된다.
용량성회로(13A)는 저항소자(R2, R3, R4, R5, R6)와 용량소자(C2, C3, C4, C5, C6)의 5개의 각 병렬회로(13A1, 13A2, 13A3, 13A4, 13A5)가 직렬로 접속되어서 이루어진다. 저항소자(R2, R3, R4, R5, R6)의 저항값은 각각 5.81×103, 5.58×102, 6.43×101, 7.07×100, 1.74×100[mΩ]이며, 용량소자(C2, C3, C4, C5, C6)의 용량값은 각각 5.50×102, 7.16×102, 8.86×102, 1.40×103, 1.25×103[μF]이다. 용량성회로(13A)를 구성하는 이들 저항소자(R2~R5) 및 용량소자(C2~C5)는 모두, DC 바이어스 전압(v2)의 인가에 의해 유전체(2)의 재질에 기인하여 특성이 변화된다. 따라서, 용량성회로(13A)에서는 DC 바이어스 전압(v2)의 인가 전압에 따라서 저항소자(R2~R5) 및 용량소자(C2~C5)의 전(全) 요소의 특성을 보정할 필요가 있다.
용량소자(C2~C5)의 보정에서의 무차원 계수(15)의 적용 룰(16)에는, 용량소자(C2~C5)의 용량값에 용량 변화율(Kc)을 곱셈하고, 유전손실 변화율(Kd)로 나눗셈하는 적용 룰 II를 채용한다. 이 경우, 무차원 계수(15)는 용량 변화율(Kc)을 유전손실 변화율(Kd)로 나눗셈한 값으로 설정되게 된다. 또, 저항소자(R2~R5)의 보정에서의 무차원 계수(15)의 적용 룰(16)에는 저항소자(R2~R5)의 저항값에 유전손실 변화율(Kd)을 곱셈하고, 용량 변화율(Kc)로 나눗셈하는 적용 룰 III을 채용한다. 이 경우, 무차원 계수(15)는 유전손실 변화율(Kd)을 용량 변화율(Kc)로 나눗셈한 값으로 설정되게 된다.
제1 부공진회로(12A)는 저항소자(R7)와 용량소자(C7)와 유도소자(L2)의 병렬회로(12A1), 및 저항소자(R8)와 용량소자(C8)와 유도소자(L3)의 병렬회로(12A2)가 직렬로 접속되어서 이루어진다. 저항소자(R7, R8)의 저항값은 각각 1.63×100, 2.95×100[mΩ], 용량소자(C7, C8)의 용량값은 각각 9.36×101, 2.42×101[μF], 유도소자(L2, L3)의 인덕턴스는 각각 2.01×101, 4.60×101[pH]이다. 제1 부공진회로(12A)의 이들 각 요소 중, DC 바이어스 전압(v2)의 인가에 의해 유전체(2)의 재질에 기인하여 특성이 변화되는 요소는 용량소자(C7, C8)이다. 따라서, 제1 부공진회로(12A)에서는 DC 바이어스 전압(v2)의 인가 전압에 따라서 용량소자(C7, C8)의 특성을 보정할 필요가 있다. 이 보정에서의 무차원 계수(15)의 적용 룰(16)에는 용량소자(C7, C8)의 용량값에 용량 변화율(Kc)을 곱셈하는 적용 룰 IV를 채용한다. 이 경우, 무차원 계수(15)는 용량 변화율(Kc)로 설정되게 된다.
유도성회로(14A)는 저항소자(R9, R10, R11)와 유도소자(L4, L5, L6)의 3개의 각 병렬회로(14A1, 14A2, 14A3)가 직렬로 접속되어서 이루어진다. 저항소자(R9, R10, R11)의 저항값은 각각 1.50×101, 3.20×101, 9.73×101[mΩ]이며, 유도소자(L4, L5, L6)의 인덕턴스는 각각 3.66×102, 6.04×101, 2.32×101[pH]이다. 유도성회로(14A)를 구성하는 이들 저항소자(R9~R11)와 유도소자(L4~L6)의, DC 바이어스 전압(v2)의 인가에 의한 특성 변화는 유전체(2)의 재질에 기인해서는 일어나지 않는다. 따라서, 유도성회로(14A)에서는 DC 바이어스 전압(v2)의 인가 전압에 따라서 특성을 보정할 필요는 없다. 그러나, 콘덴서(1)의 구성 요소의 재질에 따라서는 유도성회로(14A)의 특성이 DC 바이어스 전압(v2)의 인가에 의해 변화되는 경우도 있다. 그 경우에는 적용 룰(16)로서, DC 바이어스 전압(v2)의 인가에 의한 유도성회로(14A)의 특성 변화를 보상(補償)하는 적절한 적용 룰을 채용한다.
제2 부공진회로(12B)는 저항소자(R12)와 용량소자(C9)와 유도소자(L7)의 병렬회로(12B1), 및 저항소자(R13)와 용량소자(C10)와 유도소자(L8)의 병렬회로(12B2)가 직렬로 접속되어서 이루어진다. 저항소자(R12, R13)의 저항값은 각각 4.77×103, 1.00×108[mΩ], 용량소자(C9, C10)의 용량값은 각각 1.01×10-5, 4.73×10-6[μF], 유도소자(L7, L8)의 인덕턴스는 각각 4.24×101, 5.25×101[pH]이다. 제2 부공진회로(12B)를 구성하는 이들 각 요소의, DC 바이어스 전압(v2)의 인가에 의한 특성 변화는 유전체(2)의 재질에 기인해서는 일어나지 않는다. 따라서, 제2 부공진회로(12B)에서도, DC 바이어스 전압(v2)의 인가 전압에 따라서 특성을 보정할 필요는 없다.
도 4는 적층 세라믹 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 의한 콘덴서(1)의 특성 변화를 측정하기 위한 측정회로도이다.
피측정 대상인 적층 세라믹 콘덴서(1)에는 제1 저항(Z01)과 교류 전압원(21)의 직렬회로가 병렬로 접속되어 있고, 교류 전압원(21)에 의해 0.01[Vrms]의 교류 전압(v1)이 인가된다. 또, 직류 전압원(22)에 의해 DC 바이어스 전압(v2)이 교류 전압(v1)에 중첩되어 콘덴서(1)에 인가된다. 저항(23), 코일(24) 및 콘덴서(25)는 RF 초크회로(choke circuit)를 구성하고 있고, 직류 전압원(22)의 측에 고주파가 미치지 못하도록 하고 있다. 또, 콘덴서(1)에는 제2 저항(Z02)이 병렬로 접속되어 있다. 측정은 제1 저항(Z01)의 일단(一端)인 port-1과 제2 저항(Z02)의 일단인 port-2의 사이에 네트워크 분석기를 접속하고, 측정 온도 25±3℃ 하에서, DC 바이어스 전압(v2)을 콘덴서(1)의 전극단자(3a, 3b) 사이에 60초간 인가하여 실시한다.
도 5(a)는 DC 바이어스 전압(v2)의 무인가시(v2=0[V])에서의 콘덴서(1)의 복소 임피던스(Z)의 절대값(MagZ)과 등가직렬저항(ESR)에 대해서, 도 3에 나타낸 등가회로 모델을 사용하여 계산한 계산값을, 도 4에 나타내는 측정회로에서 측정한 측정값과 비교하여 나타내는 그래프이다.
이 그래프의 가로축은 주파수[Hz], 세로축은 절대값(MagZ) 및 등가직렬저항(ESR)의 값[Ω]을 나타낸다. 여기서, 눈금에는 10의 거듭제곱 값이 표시되어 있어, 예를 들면 1E+2는 1×102(=100)을 나타내고, "E"는 밑인 10, +2는 지수를 나타낸다. 또, 1E-3은 마찬가지로 1×10-3(=0.001)을 나타낸다. 또, 절대값(MagZ)의 측정값은 실선의 특성선(31a), 계산값은 파선의 특성선(31b)으로 나타내고, 등가직렬저항(ESR)의 측정값은 실선의 특성선(32a), 계산값은 파선의 특성선(32b)으로 나타낸다.
이 그래프에 나타내듯이, 복소 임피던스(Z)의 절대값(MagZ) 및 등가직렬저항(ESR)의 계산값은, 모두 100[Hz]~8.5[GHz]의 전 대역에 걸쳐서 양호하게 측정값에 피팅(fit)하고 있는 것이 확인되었다.
도 5(b)는, 도 5(a)에 나타내는 상기의 측정값과 계산값의 비를, 절대값(MagZ)과 등가직렬저항(ESR)에 대해서 나타낸 그래프이다.
이 그래프의 가로축은 주파수[Hz], 세로축은 측정값과 계산값의 비(=측정값/계산값)를 나타낸다. 또, 절대값(MagZ)에 대한 비는 실선의 특성선(31c)으로 나타내고, 등가직렬저항(ESR)에 대한 비는 파선의 특성선(32c)으로 나타낸다.
이 그래프에 나타내듯이, 측정값과 계산값의 비는 복소 임피던스(Z)의 절대값(MagZ) 및 등가직렬저항(ESR)의 쌍방 모두, 100[Hz]~8.5[GHz]의 전 대역에 걸쳐서 1에 근사하고 있고, 계산값이 측정값에 양호하게 피팅하고 있는 것이 확인되었다.
도 6(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 주공진회로(11A)에 의해서만 계산되는 계산값을 비교하여 나타내는 그래프이다. 또, 도 6(b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 주공진회로(11A)에 의해서만 계산되는 계산값을 비교하여 나타내는 그래프이다.
이들 그래프의 가로축은 모두 주파수[Hz], 세로축은 절대값(MagZ) 및 등가직렬저항(ESR)의 각 값[Ω]을 나타낸다. 또, 등가회로 모델 전체에 의해 계산되는 계산값은, 절대값(MagZ)에 대해서는 실선의 특성선(31b), 등가직렬저항(ESR)에 대해서는 실선의 특성선(32b)에 의해 나타낸다. 이들은 도 5(a)에 나타내는 특성선(31b 및 32b)과 동일하게, 상기한 바와 같이 측정값에 피팅하고 있다. 주공진회로(11A)에 의해서만 계산되는 계산값은, 절대값(MagZ)에 대해서는 파선의 특성선(31d), 등가직렬저항(ESR)에 대해서는 파선의 특성선(32d)에 의해 나타낸다.
이들 각 그래프에 나타내듯이, 주공진회로(11A)만으로는 등가회로 모델 전체에 의해 계산되는 계산값 즉 측정값에 근사하지 않는 것이 이해된다. 특히, 등가직렬저항(ESR)에 대해서는 측정값과 크게 차이 나는 것이 이해된다.
도 7(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 용량성회로(13A)의 각 병렬회로(13A1~13A5)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다. 또, 도 7(b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 용량성회로(13A)의 각 병렬회로(13A1~13A5)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
이들 그래프도, 가로축은 모두 주파수[Hz], 세로축은 절대값(MagZ) 및 등가직렬저항(ESR)의 각 값[Ω]을 나타낸다. 또, 등가회로 모델 전체에 의해 측정값에 피팅하여 계산되는 계산값도, 절대값(MagZ)에 대해서는 실선의 특성선(31b), 등가직렬저항(ESR)에 대해서는 실선의 특성선(32b)에 의해 나타낸다. 용량성회로(13A)의 병렬회로(13A1, 13A2, 13A3, 13A4, 13A5)에 의해 계산되는 계산값은, 절대값(MagZ)에 대해서는 파선의 특성선(31e1, 31e2, 31e3, 31e4, 31e5), 등가직렬저항(ESR)에 대해서는 파선의 특성선(32e1, 32e2, 32e3, 32e4, 32e5)에 의해 나타낸다.
이 용량성회로(13A)의 병렬회로(13A1~13A5)에 의해, 콘덴서(1)의 자기 공진 주파수보다도 저역측의 용량성 영역의 주파수대에서의 ESR 특성이, 등가회로 모델 전체의 특성선(32b)에 피팅된다. 즉, 주공진회로(11A)만에 의한 계산에서는 도 6(b)에 나타내듯이, 저역측의 용량성 영역의 주파수대에서, 특성선(32d)은 특성선(32b)과 멀리 떨어져 있었지만, 용량성회로(13A)에 의해 도 7(b)의 특성선(32e1~32e5)에 나타내는 각 특성이 주공진회로(11A)에 의한 특성선(32d)의 특성에 추가됨으로써, 저역측의 용량성 영역의 주파수대에서의 ESR 특성이 측정값에 피팅된다. 한편, 용량성회로(13A)를 구성하는 병렬회로의 수가 더 늘어나면, 보다 넓은 대역의 특성이 순조롭게 피팅된다.
도 8(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제1 부공진회로(12A)의 각 병렬회로(12A1, 12A2)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다. 또, 도 8(b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제1 부공진회로(12A)의 각 병렬회로(12A1, 12A2)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
이들 그래프도, 가로축은 모두 주파수[Hz], 세로축은 절대값(MagZ) 및 등가직렬저항(ESR)의 각 값[Ω]을 나타낸다. 또, 등가회로 모델 전체에 의해 측정값에 피팅하여 계산되는 계산값도, 절대값(MagZ)에 대해서는 실선의 특성선(31b), 등가직렬저항(ESR)에 대해서는 실선의 특성선(32b)에 의해 나타낸다. 제1 부공진회로(12A)의 병렬회로(12A1, 12A2)에 의해 계산되는 계산값은, 절대값(MagZ)에 대해서는 파선의 특성선(31f1, 31f2), 등가직렬저항(ESR)에 대해서는 파선의 특성선(32f1, 32f2)에 의해 나타낸다.
이 제1 부공진회로(12A)의 병렬회로(12A1, 12A2)에 의해, 콘덴서(1)의 자기 공진 주파수를 초과하는 부공진 주파수 부근의 주파수에서의, 완만한 곡률에서 그래프 윗쪽으로 돌출하는 특성 변화가 측정값에 피팅된다. 즉, 주공진회로(11A)만에 의한 계산에서는, 도 6에 나타내듯이 자기 공진 주파수를 초과하는 부공진 주파수 부근의 주파수에서, 특성선(31d) 및 특성선(32d)은 특성선(31b 및 32b)의 완만한 곡률에서 그래프 윗쪽으로 돌출하는 특성 변화를 가지지 않는다. 그러나, 제1 부공진회로(12A)에 의해, 도 8(a)의 특성선(31f1, 31f2)으로 나타내는 특성 및 도 8(b)의 특성선(32f1, 32f2)으로 나타내는 특성이, 도 6(a)의 특성선(31d) 및 도 6(b)의 특성선(32d)으로 나타내는 특성에 추가됨으로써, 자기 공진 주파수를 초과하는 부공진 주파수 부근의, 완만한 곡률에서 그래프 윗쪽으로 돌출하는 특성이 측정값에 피팅된다.
도 9(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 유도성회로(14A)의 각 병렬회로(14A1~14A3)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다. 또, 도 9(b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 유도성회로(14A)의 각 병렬회로(14A1~14A3)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
이들 그래프도, 가로축은 모두 주파수[Hz], 세로축은 절대값(MagZ) 및 등가직렬저항(ESR)의 각 값[Ω]을 나타낸다. 또, 등가회로 모델 전체에 의해 측정값에 피팅하여 계산되는 계산값도, 절대값(MagZ)에 대해서는 실선의 특성선(31b), 등가직렬저항(ESR)에 대해서는 실선의 특성선(32b)에 의해 나타낸다. 유도성회로(14A)의 병렬회로(14A1, 14A2, 14A3)에 의해 계산되는 계산값은, 절대값(MagZ)에 대해서는 파선의 특성선(31g1, 31g2, 31g3), 등가직렬저항(ESR)에 대해서는 파선의 특성선(32g1, 32g2, 32g3)에 의해 나타낸다.
이 유도성회로(14A)의 병렬회로(14A1~14A3)에 의해, 콘덴서(1)의 자기 공진 주파수보다도 고역측의 유도성 영역의 주파수대에서의 절대값(MagZ) 특성 및 ESR 특성이, 등가회로 모델 전체의 특성선(31b) 및 특성선(32b)에 피팅된다. 즉, 주공진회로(11A)만으로는, 도 6에 나타내듯이 고역측의 유도성 영역의 주파수대에서, 특성선(31d) 및 특성선(32d)은 특성선(31b) 및 특성선(32b)과 멀리 떨어져 있었지만, 유도성회로(14A)에 의해 도 9(a)의 특성선(31g1~31g3)으로 나타내는 각 특성 및 도 9(b)의 특성선(32g1~32g3)으로 나타내는 각 특성이 주공진회로(11A)에 의한 특성선(31d) 및 특성선(32d)의 특성에 추가됨으로써, 고역측의 유도성 영역의 주파수대에서의 절대값(MagZ) 특성 및 ESR 특성이 측정값에 피팅된다. 한편, 유도성회로(14A)를 구성하는 병렬회로의 수가 더 늘어나면, 보다 넓은 대역의 특성이 순조롭게 피팅된다.
도 10(a)는 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제2 부공진회로(12B)의 각 병렬회로(12B1, 12B2)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다. 또, 도 10(b)는 등가직렬저항(ESR)에 대해서, 도 3에 나타내는 등가회로 모델 전체에 의해 계산되는 계산값과, 제2 부공진회로(12B)의 각 병렬회로(12B1, 12B2)에 의해 계산되는 계산값을 비교하여 나타내는 그래프이다.
이들 그래프도, 가로축은 모두 주파수[Hz], 세로축은 절대값(MagZ) 및 등가직렬저항(ESR)의 각 값[Ω]을 나타낸다. 또, 등가회로 모델 전체에 의해 측정값에 피팅하여 계산되는 계산값도, 절대값(MagZ)에 대해서는 실선의 특성선(31b), 등가직렬저항(ESR)에 대해서는 실선의 특성선(32b)에 의해 나타낸다. 제2 부공진회로(12B)의 병렬회로(12B1, 12B2)에 의해 계산되는 계산값은 절대값(MagZ)에 대해서는 파선의 특성선(31h1, 31h2), 등가직렬저항(ESR)에 대해서는 파선의 특성선(32h1, 32h2)에 의해 나타낸다.
이 제2 부공진회로(12B)의 병렬회로(12B1, 12B2)에 의해서도, 콘덴서(1)의 자기 공진 주파수보다도 고역측의 주파수대에서의 절대값(MagZ) 특성 및 ESR 특성의 피팅이 실시된다. 제2 부공진회로(12B)의 병렬회로(12B1)에 의한 특성선(32h1)은 고영역 주파수에서의 ESR 특성의 피팅에 기여하고, 병렬회로(12B2)에 의한 특성선(31h2)은 고역측의 주파수대에서의 절대값(MagZ) 특성의 미세 조정에 기여하고 있다.
도 3에 나타내는 본 실시형태의 일례에 의한 등가회로 모델은, 주공진회로(11A), 용량성회로(13A), 제1 부공진회로(12A), 유도성회로(14A) 및 제2 부공진회로(12B)가 상술한 각 특성을 발휘함으로써, 등가회로 전체로서 DC 바이어스 전압(v2)의 무인가시에서의 복소 임피던스(Z)의 절대값(MagZ) 및 등가직렬저항(ESR)의 계산값을, 도 5(a)에 나타내듯이 실측되는 측정값에 양호하게 피팅시킨다.
또, 도 4에 나타내는 측정회로를 이용하여, 0[V]에서 정격 전압의 6.3[V]까지의 각 DC 바이어스 전압(v2)을 콘덴서(1)의 전극단자(3a, 3b) 사이에 인가하고, 각 DC 바이어스 전압(v2)을 인가했을 때의 콘덴서(1)의 특성 변화를 측정했다. 측정은 전술한 바와 같이, port-1과 port-2 사이에 네트워크 분석기를 접속하고, 측정 주파수 1[kHz], 측정 온도 25±3℃ 하에서, DC 바이어스 전압(v2)을 60초간 인가하여 실시했다.
이 측정에서는 콘덴서(1)의 복소 임피던스(Z), 또는 복소 임피던스(Z)의 절대값(MagZ)과 등가직렬저항(ESR)의 측정값을, 각 DC 바이어스 전압(v2)에 대해서 얻었다. 그리고, 이 측정값으로부터 콘덴서(1)의 등가직렬용량(ESC)을 다음 (1)식을 통해, 유전손실(tanδ)을 다음 (2)식을 통해 계산했다. 여기서, Im(Z)는 복소 임피던스(Z)의 허부(虛部), Re(Z)은 복소 임피던스(Z)의 실부(實部)를 나타낸다.
Figure pct00001
Figure pct00002
이하의 표 1은 이 계산에서 의해 구한 콘덴서(1)의 등가직렬용량(C)[μF], 유전손실(tanδ)[%], 그리고 이들의 DC 바이어스 전압(v2) 무인가시의 특성값에 대한 용량 변화율(Kc)[-] 및 유전손실 변화율(Kd)[-]를 나타낸다. 용량 변화율(Kc) 및 유전손실 변화율(Kd)은 차원을 가지지 않는 무차원량이며, [-]는 이들이 무차원임을 나타내고 있다.
Figure pct00003
도 11(a)는 정격 전압의 6.3[V]의 DC 바이어스 전압(v2)을 인가했을 때의 콘덴서(1)의 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 3에 나타낸 등가회로 모델을 사용하여 계산한 계산값을 측정값과 비교하여 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 절대값(MagZ)의 값[Ω]을 나타낸다. 절대값(MagZ)의, DC 바이어스 전압(v2)이 0[V]인 측정값은 실선의 특성선(31a), DC 바이어스 전압(v2)이 6.3[V]인 측정값은 실선의 특성선(31i)으로 나타낸다. 또, 절대값(MagZ)의, DC 바이어스 전압(v2)이 6.3[V]인 계산값은 파선의 특성선(31j)으로 나타낸다.
도 11(b)는 동일하게 6.3[V]의 DC 바이어스 전압(v2)을 인가했을 때의 콘덴서(1)의 등가직렬저항(ESR)에 대해서, 도 3에 나타낸 등가회로 모델을 사용하여 계산한 계산값을 측정값과 비교하여 나타내는 그래프이다. 이 그래프의 가로축은 주파수[Hz], 세로축은 등가직렬저항(ESR)의 값[Ω]을 나타낸다. 등가직렬저항(ESR)의, DC 바이어스 전압(v2)이 0[V]인 측정값은 실선의 특성선(32a), DC 바이어스 전압(v2)이 6.3[V]인 측정값은 실선의 특성선(32i)으로 나타낸다. 또, 등가직렬저항(ESR)의, DC 바이어스 전압(v2)이 6.3[V]인 계산값은 파선의 특성선(32j)으로 나타낸다.
이 각 그래프에 나타내는 계산값은 도 2 및 도 3을 사용하여 설명한 적용 룰(16)에 따라서, 표 1에 표시되는 용량 변화율(Kc) 및 유전손실 변화율(Kd)로부터 구해지는 무차원 계수(15)를 적용하고, 본 실시형태의 도출방법을 이용하여 계산한 것이다. 이 각 그래프에 나타내듯이, 복소 임피던스(Z)의 절대값(MagZ) 및 등가직렬저항(ESR)의, DC 바이어스 전압(v2)이 6.3[V]인 특성선(31j 및 32j)으로 나타내는 각 계산값은 모두, 100[Hz]~8.5[GHz]의 전 대역에 걸쳐서 DC 바이어스 전압(v2)이 6.3[V]인 특성선(31i 및 32i)으로 나타내는 각 측정값에 양호하게 일치하고 있다.
또한, DC 바이어스 전압(v2)을 콘덴서(1)에 중첩 인가한 경우는 수MHz(=10+6Hz)의 주파수대에서 측정값의 특성선(31j 및 32j)에 노이즈와 같은 파형이 보인다. 그러나, 이들은 콘덴서(1)를 구성하는 유전체(2)의 압전 특성에 의한 구조 공진에 의한 것이므로, 본 실시형태의 등가회로 모델의 도출방법에 있어서는 무시했다.
도 12(a)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압(v2)을 인가했을 때의 콘덴서(1)의 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 4에 나타내는 측정회로를 이용하여 측정한 측정값과, 적용 룰(16)에 따른 무차원 계수(15)의 적용을 실시하지 않고 계산한 계산값의 비를 나타내는 그래프이다. 또, 도 12(b)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압(v2)을 인가했을 때의 콘덴서(1)의 복소 임피던스(Z)의 절대값(MagZ)에 대해서, 도 4에 나타내는 측정회로를 이용하여 측정한 측정값과, 적용 룰(16)에 따른 무차원 계수(15)의 적용을 실시하여 본 실시형태의 도출방법으로 계산한 계산값의 비를 나타내는 그래프이다.
이들 각 그래프의 가로축은 주파수[Hz], 세로축은 측정값과 계산값의 비(=측정값/계산값)를 나타낸다. 또, DC 바이어스 전압(v2)이 0[V]일 때의 비는 실선의 특성선(31k), DC 바이어스 전압(v2)이 3.15[V]일 때의 비는 장파선의 특성선(31m), DC 바이어스 전압(v2)이 6.3[V]일 때의 비는 단파선의 특성선(31n)으로 나타낸다.
측정값과 계산값의 비는, 도 12(a)에 나타내는 무차원 계수(15)의 적용을 실시하지 않고 계산한 계산값과의 비를 나타내는 그래프에서는 DC 바이어스 전압(v2)이 인가되었을 때의 특성선(31m ,31n)이 저역측에서 1에 근사되어 있지 않다. 그러나, 도 12(b)에 나타내는 무차원 계수(15)의 적용을 실시하여 계산한 계산값과의 비를 나타내는 그래프에서는 DC 바이어스 전압(v2)이 인가되었을 때의 특성선(31m ,31n)을 전 주파수대역에 걸쳐서 1에 근사할 수 있었다.
도 13(a)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압(v2)을 인가했을 때의 콘덴서(1)의 등가직렬저항(ESR)에 대해서, 도 4에 나타내는 측정회로를 이용하여 측정한 측정값과, 적용 룰(16)에 따른 무차원 계수(15)의 적용을 실시하지 않고 계산한 계산값의 비를 나타내는 그래프이다. 또, 도 13(b)는 0[V], 3.15[V], 6.3[V]의 3수준의 DC 바이어스 전압(v2)을 인가했을 때의 콘덴서(1)의 등가직렬저항(ESR)에 대해서, 도 4에 나타내는 측정회로를 이용하여 측정한 측정값과, 적용 룰(16)에 따른 무차원 계수(15)의 적용을 실시하여 본 실시형태의 도출방법으로 계산한 계산값의 비를 나타내는 그래프이다.
이들 각 그래프도, 가로축은 주파수[Hz], 세로축은 측정값과 계산값의 비(=측정값/계산값)를 나타낸다. 또, DC 바이어스 전압(v2)이 0[V]일 때의 비는 실선의 특성선(32k), DC 바이어스 전압(v2)이 3.15[V]일 때의 비는 장파선의 특성선(32m), DC 바이어스 전압(v2)이 6.3[V]일 때의 비는 단파선의 특성선(32n)으로 나타낸다.
측정값과 계산값의 비는, 도 13(a)에 나타내는 무차원 계수(15)의 적용을 실시하지 않고 계산한 계산값과의 비를 나타내는 그래프에서는 DC 바이어스 전압(v2)이 인가되었을 때의 특성선(32m ,32n)이 저역측에서 1에 근사되어 있지 않다. 그러나, 도 13(b)에 나타내는 무차원 계수(15)의 적용을 실시하여 계산한 계산값과의 비를 나타내는 그래프에서는 DC 바이어스 전압(v2)이 인가되었을 때의 특성선(32m ,32n)을 전 주파수대역에 걸쳐서 1에 근사할 수 있었다.
도 14(a)는 표 1에 표시되는 콘덴서(1)의 용량 변화율(Kc)을, 콘덴서(1)에 인가되는 DC 바이어스 전압(v2)의 근사 함수로서 나타낸 그래프이다. 또, 도 14(b)는 표 1에 표시되는 콘덴서(1)의 유전손실 변화율(Kd)을, 콘덴서(1)에 인가되는 DC 바이어스 전압(v2)의 근사 함수로서 나타낸 그래프이다.
이들 그래프의 가로축은 DC 바이어스 전압(DC bias voltage)(v2)[V], 세로축은 각각 용량 변화율(Kc)[%] 및 유전손실 변화율(Kd)[%]이다. 또, 용량 변화율(Kc)의 근사 함수는 특성선(41), 유전손실 변화율(Kd)의 근사 함수는 특성선(42)으로 나타낸다. 또, 사각 표시의 플롯(plot)은 표 1에 표시되는 용량 변화율(Kc) 및 유전손실 변화율(Kd)의 측정값이다.
용량 변화율(Kc) 및 유전손실 변화율(Kd)이 이렇게 근사 함수로서 표시됨으로써, 표 1과 같이 이산하여 측정되는 측정값간의, 연속한 임의의 DC 바이어스 전압(v2)에 대한 용량 변화율(Kc) 및 유전손실 변화율(Kd)을 보완할 수 있고, 연속한 임의의 DC 바이어스 전압(v2)에 대한 무차원 계수(15)를 구할 수 있다. 따라서, 이렇게 구한 무차원 계수(15)를 적용 룰(16)에 따라서 전술한 바와 같이 저항소자(R) 및 용량소자(C)의 특성값에 곱함으로써, 연속한 임의의 DC 바이어스 전압(v2)에 대한 등가회로 모델의 도출과, 도출한 이 등가회로 모델을 이용한 회로 특성의 계산이 가능해진다.
상기의 근사 함수는, 본 실시형태에서는 다음 (3)식에 일반형을 나타내는 함수로 설정했다. 이 함수의 설정시에는, (i) 콘덴서(1)의 정격 전압 6.3[V] 이하에서 제로 이상의 직류 전압 범위에서 나타내고, 정격 전압 이하에서의 이산 데이터를 보완할 수 있는 것, (ii) 함수값이 항상 양의 값을 취하여 제로 또는 음이 되지 않는 것, (iii) 콘덴서(1)에 대한 DC 바이어스 전압(v2)이 제로일 때에는 함수값이 1이 되는 것을 조건으로 했다.
Figure pct00004
상기의 (3)식에서의 변수 x는 DC 바이어스 전압(v2)을 나타내고, 함수 f(x)는 다음 (4)식으로 나타낸다.
Figure pct00005
상기의 (4)식에서의 다항식의 기저함수 gn(x)(=g1(x), g2(x), …gN(x))는 서로 일차 독립이면서, x=0으로 값이 제로가 되는 함수이다. 또, bn(=b1, b2, …bN)은 후술하는 전개 계수이다. 일반적으로는 기저함수로서 x의 거듭제곱(xn)을 설정하는 경우가 많은데, 수속(收束)의 속도나 함수의 동작을 한정하는 경우는 이것 이외를 선택해도 된다. x의 거듭제곱(xn)을 고른 경우는 데이터 수가 적을 때에 파형이 물결치는 현상을 보이는 경우가 있기 때문에, 여기서는 x의 거듭제곱(xn) 대신에 다음 (5)식으로 나타내는 함수를 기저함수로 설정했다.
Figure pct00006
상기의 (5)식에서의 n은 2 이상의 자연수(n≥2)이다. 또, c, Δx는 상수이며, c>0, Δx>0이고, 함수의 구배(勾配)(급준성(急峻性))에 따라서 조정하는 미정 계수이다. 한편, 여기에 나타내는 기저함수는 하나의 설정예로서, 실제로는 이에 한정되지 않는다.
예를 들면, c=2, Δx=3으로 한 경우, 기저함수 gn(x)는 다음 (6)식으로 나타내고, n=1~5로 했을 때, 도 15에 나타내는 그래프와 같이 표시된다.
Figure pct00007
이 그래프의 가로축은 DC 바이어스 전압(v2)을 나타내는 변수 x, 세로축은 기저함수 gn(x)의 값이다. 이 그래프에 나타내듯이, g1(x)는 직선, g2(x), g3(x), g4(x), g5(x)는 일정 값에 점점 가까워지는 곡선으로 표시된다. 용량 변화율(Kc) 및 유전손실 변화율(Kd)은 도 14에 나타내는 그래프와 같이 DC 바이어스 전압(v2)의 증가에 따라 일정 값에 점점 가까워지기 때문에, 이 기저함수 gn(x)에 의해 근사할 수 있다.
또, 도 14에 나타내는 용량 변화율(Kc) 및 유전손실 변화율(Kd)의 근사 함수(41 및 42)의 특성곡선은, (3)식의 일반형에서의 밑 a를 10으로 하여(a=10), 상기한 바와 같이 5차까지의 기저함수 gn(x)를 이용하여 전개한 것이다. 또, 전개 계수(bn)(n=1~5)은 최소 제곱법을 이용하여 도출했다. 다음의 표 2는 이 때의 용량 변화율(Kc) 및 유전손실 변화율(Kd) 각각의 전개 계수(bn)(n=1~5)를 나타낸다.
Figure pct00008
따라서, 용량 변화율(Kc) 및 유전손실 변화율(Kd)의 근사 함수(41 및 42)는, 이하의 (7)식 및 (8)식으로 나타내는 수식의 근사 함수 kc(x) 및 kd(x)로 나타낸다.
Figure pct00009
Figure pct00010
이러한 본 실시형태의 도 3에 나타내는 등가회로 모델에서는, 전술한 바와 같이 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 따라서, 콘덴서(1)의 등가회로 모델을 구성하는 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 특성값이 콘덴서(1)를 구성하는 유전체(2)의 재질에 기인하여 변화된다. 그러나, 본 실시형태의 등가회로 모델의 도출방법에 의하면, DC 바이어스 전압(v2)의 인가에 따라서 특성값이 변화되는 이들 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 DC 바이어스 전압(v2) 무인가시의 특성값에, 무차원 계수(15)를 적용 룰(16)에 따라서 전술한 바와 같이 곱함으로써, 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 특성값은 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가 전압에 따른 값으로 보정된다. 이렇기 때문에 종래의 콘덴서의 등가회로 모델의 도출방법과 같은, 콘덴서(1)에 중첩 인가되는 DC 바이어스 전압(v2)의 각 값마다 등가회로 모델을 도출할 필요없이, 콘덴서(1)에 중첩 인가되는 DC 바이어스 전압(v2)에 따른 특성을 포함한 등가회로 모델을 고정밀도이면서 간단히 도출할 수 있게 된다.
또, 본 실시형태에서는 등가회로 모델이, 도 2에 나타내듯이 저항소자(R)와 용량소자(C)와 유도소자(L)로 이루어지는 주공진회로(11) 및 부공진회로(12)를 회로 요소로 하여 구성된다. 콘덴서(1)는 그 자기 공진 주파수나 자기 공진 주파수를 초과하는 부공진 주파수 부근에서 그 특성이 도 5(a)에 나타내듯이 변화되지만, 본 구성에 따르면 등가회로 모델이 저항소자(R)와 용량소자(C)와 유도소자(L)로 이루어지는 주공진회로(11) 및 부공진회로(12)를 회로 요소로서 포함하므로, 그 특성 변화를 정확하게 시뮬레이션할 수 있게 된다.
또 본 실시형태에서는, 등가회로 모델은 도 2에 나타내듯이, 저항소자(R)와 용량소자(C)와 유도소자(L)를 직렬로 접속하여 이루어지는 주공진회로(11)와, 저항소자(R)와 용량소자(C)와 유도소자(L)를 병렬로 접속하여 이루어지는 부공진회로(12)와, 저항소자(R)와 용량소자(C)를 병렬로 접속하여 이루어지는 용량성회로(13)와, 저항소자(R)와 유도소자(L)를 병렬로 접속하여 이루어지는 유도성회로(14)를 직렬로 접속하여 구성된다.
본 구성에 따르면, 등가회로 모델에 의해 시뮬레이션되는 콘덴서(1)의 특성은, 콘덴서(1)의 유전체(2)의 재질에 따라서 등가회로 모델이 주공진회로(11)를 포함하여 구성됨으로써 도 6에 나타내듯이 자기 공진 주파수 부근의 주파수에서의 특성이 정확하게 보정된다. 또, 콘덴서(1)의 유전체(2)의 재질에 따라서 등가회로 모델이 용량성회로(13)를 포함하여 구성됨으로써 도 7에 나타내듯이 자기 공진 주파수보다 저역측의 주파수에서의 특성, 부공진회로(12)를 포함하여 구성됨으로써 도 8에 나타내듯이 자기 공진 주파수를 초과하는 부공진 주파수 부근의 주파수에서의 특성, 유도성회로(14)를 포함하여 구성됨으로써 도 9에 나타내듯이 자기 공진 주파수보다 고역측의 주파수에서의 특성이, 각각 정확하게 보정된다.
또 본 실시형태에서는, 무차원 계수(15)는 도 3을 이용하여 설명한 적용 룰(16)과 같이, 콘덴서(1)에 DC 바이어스 전압(v2)을 인가하여 측정되는 콘덴서(1)의 용량 변화율(Kc) 및 유전손실 변화율(Kd)의 한쪽 또는 쌍방을 기초로, 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 따라서 특성값이 변화되는 저항소자(R2~R6) 및 용량소자(C1, C7, C8)에 대해서 나타낸다. 그리고, 이들 요소의 특성값의 보정은 DC 바이어스 전압(v2)에 따라서 용량값이 변화되는 용량소자(C1, C7, C8)의 DC 바이어스 전압(v2)의 무인가시의 용량값, 및 DC 바이어스 전압(v2)에 따라서 저항값이 변화되는 저항소자(R2~R6)의 DC 바이어스 전압(v2)의 무인가시의 저항값에, 무차원 계수(15)를 곱하여 실시된다.
본 구성에 따르면, 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 따라서 특성값이 변화되는 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 용량값 및 저항값은, 콘덴서(1)에 대한 DC 바이어스 전압(v2) 무인가시의 특성값에 무차원 계수(15)기 곱해짐으로써, 콘덴서(1)에 중첩 인가되는 DC 바이어스 전압(v2)에 따른 값으로 정확하게 보정된다.
또, 본 실시형태에서는 용량소자(C1, C7, C8) 및 저항소자(R2~R6)의 특성값의 변화율인 용량 변화율(Kc) 및 유전손실 변화율(Kd)이, 콘덴서(1)에 인가되는 DC 바이어스 전압(v2)의 근사 함수로서, 예를 들면, (7)식 및 (8)식과 같이 나타낸다.
본 구성에 따르면, 콘덴서(1)의 등가회로 모델을 구성하는 용량소자(C1, C7, C8) 및 저항소자(R2~R6)의 특성값은, 그 변화율인 용량 변화율(Kc) 및 유전손실 변화율(Kd)이 도 14에 나타내는 바와 같은 근사 함수(41 및 42)로 표시됨으로써, 표 1에 표시되는 바와 같이 측정에 의해 이산적으로 얻어지는 값이 보완되어, DC 바이어스 전압(v2)의 무인가시의 특성값으로부터 연속적으로 파악할 수 있게 된다. 이렇기 때문에, 콘덴서(1)에 중첩 인가되는 DC 바이어스 전압(v2)에 따라서 도출되는 각 등가회로 모델은, DC 바이어스 전압(v2) 무인가시에서의 등가회로 모델과의 연속성이나 관련성이 명확해져서, 콘덴서(1)에 인가되는 그 정격 전압까지의 특성 변화를 연속적으로 전망할 수 있게 된다.
또, 본 실시형태에서는 (3)식 및 (4)식에 일반형이 표시되는 근사 함수가, 콘덴서(1)의 정격 전압 이하에서 제로 이상의 직류 전압 범위에서 나타내면서, 함수값이 항상 양의 값을 취하고, 콘덴서(1)에 대한 DC 바이어스 전압(v2)이 제로일 때에는 1이 된다. 본 구성에 따르면, 콘덴서(1)의 등가회로 모델을 구성하는 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 특성값의 변화율은 콘덴서(1)의 실사용에 입각한 근사 함수에 의해 표시되고, 실사용에 입각한 정확한 회로 시뮬레이터가 실시된다.
한편, 상기 실시형태의 설명에 있어서는 콘덴서(1)의 유전체(2)가 세라믹으로 형성될 경우에 대해서 설명했다. 그러나, 콘덴서(1)의 유전체(2)의 재질은 세라믹에 한정되는 것이 아니고, 다른 재질의 유전체로 이루어지는 콘덴서에도 마찬가지로 본 발명을 적용할 수 있다.
또, 상기 실시형태의 설명에 있어서는 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가에 따라서 저항소자(R2~R6) 및 용량소자(C1, C7, C8)의 특성값이 변화되는 경우에 대해서 설명했다. 그러나, 콘덴서(1)의 유전체(2)의 재질에 따라서는 등가회로 모델을 구성하는 그 밖의 저항소자(R)나 용량소자(C), 또 유도소자(L)의 특성값이 변화되는 경우도 있다. 그 경우에도, 상기 실시형태와 동일하게 하여, DC 바이어스 전압(v2) 무인가시의 그 특성값에 적용 룰(16)에 따라서 무차원 계수(15)를 곱함으로써, 각 요소의 특성은 콘덴서(1)에 중첩 인가되는 DC 바이어스 전압(v2)에 따른 값으로 정확하게 보정된다.
또 상기의 실시형태의 설명에 있어서는, 등가회로 모델이 도 2에 나타내듯이 주공진회로(11)와 부공진회로(12)와 용량성회로(13)와 유도성회로(14)가 직렬로 접속되어서 임피던스 전개형으로 구성될 경우에 대해서 설명했다. 그러나, 등가회로 모델은 콘덴서(1)의 유전체(2)의 재질에 따라서 이들 회로 중 1개로부터 구성되도록 해도 된다. 또, 이들의 회로 중 복수가 직렬로 접속되어서 구성되도록 해도 된다.
또, 도 16에 나타내는 등가회로 모델과 같이, 주공진회로(11)와 부공진회로(12)와 용량성회로(13)와 유도성회로(14)의 직렬회로에, 저항소자(R14)나 용량소자(C11) 등을 부유(浮遊) 성분으로서 병렬로 접속하여 추가하도록 해도 된다. 한편, 도 16에 있어서 도 2와 동일부분에는 동일부호를 첨부하고 그 설명은 생략한다. 또, 주공진회로(11)의 용량소자(C)에 저항소자(R15)를 절연 저항으로서 병렬로 접속하여 추가하도록 해도 된다. 이렇게 회로 소자를 추가함으로써 임피던스 전개형 등가회로 모델의 특성에 대한 조정 자유도가 향상된다.
또, 등가회로 모델은 도 17(a)에 나타내듯이 저항소자(R)와 용량소자(C)와 유도소자(L)를 병렬로 접속하여 이루어지는 주공진회로(51)와, 저항소자(R)와 용량소자(C)와 유도소자(L)를 직렬로 접속하여 이루어지는 부공진회로(52)와, 저항소자(R)와 용량소자(C)를 직렬로 접속하여 이루어지는 용량성회로(53)와, 저항소자(R)와 유도소자(L)를 직렬로 접속하여 이루어지는 유도성회로(54)를 전극단자(3a, 3b) 사이에 병렬로 접속하여, 어드미턴스 전개형으로 구성하도록 해도 된다. 또, 콘덴서(1)의 유전체(2)의 재질에 따라서 이들 회로 중 1개로부터 구성되도록 해도 된다. 또, 이들의 회로 중 복수가 직렬로 접속되어서 구성되도록 해도 된다.
본 구성에 의해서도, 상기 등가회로 모델에 의해 시뮬레이션되는 콘덴서(1)의 특성은 콘덴서(1)의 유전체(2)의 재질에 따라서 등가회로 모델이 주공진회로(51)를 포함하여 구성됨으로써 자기 공진 주파수 부근의 주파수에서의 특성이 정확하게 보정된다. 또, 콘덴서(1)의 유전체(2)의 재질에 따라서 등가회로 모델이 용량성회로(53)를 포함하여 구성됨으로써 자기 공진 주파수보다 저역측의 주파수에서의 특성, 부공진회로(52)를 포함하여 구성됨으로써 자기 공진 주파수를 초과하는 부공진 주파수 부근의 주파수에서의 특성, 유도성회로(54)를 포함하여 구성됨으로써 자기 공진 주파수보다 고역측의 주파수에서의 특성이, 각각 정확하게 보정된다.
그리고, 상기 실시형태와 같이 콘덴서(1)에 대한 DC 바이어스 전압(v2)에 따라서 특성값이 변화되는 저항소자(R) 또는 용량소자(C) 또는 유도소자(L)의 DC 바이어스 전압(v2) 무인가시의 특성값에 무차원 계수를 소정의 적용 룰에 따라서 곱함으로써, DC 바이어스 전압(v2)에 따라서 특성값이 변화되는 저항소자(R) 또는 용량소자(C) 또는 유도소자(L)의 특성값은 콘덴서(1)에 대한 DC 바이어스 전압(v2)의 인가 전압에 따른 값으로 보정된다.
또, 등가회로 모델은 도 17(b)에 나타내는 등가회로 모델과 같이 각 회로에 직렬로 저항소자(R16)나 유도소자(L9) 등을 부유 성분으로서 직렬로 접속하여 추가하도록 해도 된다. 또, 주공진회로(51)의 유도소자(L)에 저항소자(R17)를 절연 저항으로서 직렬로 접속하여 추가하도록 해도 된다. 이렇게 회로 소자를 추가함으로써, 어드미턴스 전개형 등가회로 모델의 특성에 대한 조정 자유도가 향상된다.
상술한 본 실시형태의 등가회로 모델의 도출방법은 다음 컴퓨터 프로그램을 이용함으로써 간단히 이용할 수 있다. 이 컴퓨터 프로그램은 전자회로 설계에 이용하는 콘덴서(1)의 종류를 입력하는 제1 스텝과, 콘덴서(1)에 인가하는 DC 바이어스 전압(v2)의 값을 입력하는 제2 스텝과, 제1 스텝에서 입력된 종류의 콘덴서(1)에 대해서 메모리에 미리 준비된 무차원 계수(15)를, 상술한 본 실시형태와 같이 제1 스텝에서 입력된 종류의 콘덴서(1)의 등가회로 모델을 구성하는 회로 요소의 DC 바이어스 전압(v2) 무인가시에서의 특성값에 곱하여, 제2 스텝에서 입력된 DC 바이어스 전압(v2)에 따른 값에 회로 요소의 특성값을 보정하는 제3 스텝을 포함하고, 상술한 본 실시형태의 등가회로 모델의 도출방법을 기능시킨다.
본 실시형태의 콘덴서의 등가회로 모델의 도출방법은, 상기한 바와 같이 시뮬레이터하는 콘덴서(1)의 종류 및 콘덴서(1)에 인가하는 DC 바이어스 전압(v2)의 값이 컴퓨터 프로그램에 간단히 입력됨으로써 컴퓨터 프로그램에 의해 기능된다. 따라서, 입력된 종류의 콘덴서(1)의 등가회로 모델을 구성하는 회로 요소의 특성값은, 컴퓨터 프로그램에 의해 DC 바이어스 전압(v2) 무인가시에서의 특성값에 입력된 종류의 콘덴서(1)에 대해서 미리 준비된 무차원 계수(15)가 곱해져서, 입력된 DC 바이어스 전압(v2)에 따른 값으로 자동적으로 보정된다. 이렇기 때문에, 본 도출방법의 이용자는 시뮬레이터하는 콘덴서(1)의 종류 및 콘덴서(1)에 인가하는 DC 바이어스 전압(v2)의 값을 컴퓨터 프로그램에 입력하는 것만으로 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다. 이 결과, 회로 시뮬레이터에 관한 전문지식을 가지지 않는 일반 이용자여도, 콘덴서(1)를 이용한 전자회로의 정확한 회로 시뮬레이션을 고정밀도이면서 간단히 실시할 수 있다.
또 상기의 컴퓨터 프로그램은, 상기 컴퓨터 프로그램을 포함하는 전자부품 제조 메이커 등의 서버에 인터넷망을 통해서 액세스함으로써, 인터넷망에 접속된 PC 등의 단말로부터 사용할 수 있다. 본 구성에 따르면, 이용자는 인터넷망에 접속된 단말로부터 상기 컴퓨터 프로그램을 포함하는 서버에 액세스함으로써 상기 컴퓨터 프로그램을 용이하게 사용할 수 있다. 이렇기 때문에, 본 실시형태에 의한 콘덴서의 등가회로 모델의 도출방법을 다수의 이용자에게 제공할 수 있게 된다.
1… 적층 세라믹 콘덴서
2… 유전체
3a, 3b… 전극단자
11, 11A… 주공진회로
12, 12A, 12B…부공진회로
13, 13A… 용량성회로
14, 14A… 유도성회로
15… 무차원 계수
16… 적용 룰
21… 교류 전압원
22… 직류 전압원
R, R1~R17… 저항소자
C, C1~C11… 용량소자
L, L1~L9… 유도소자

Claims (10)

  1. 저항소자와 용량소자와 유도소자를 요소로 하여 구성되는 콘덴서의 등가회로 모델의 도출방법에 있어서,
    상기 콘덴서에 대한 직류 전압 인가에 의해 변화되는 상기 요소의 특성값의 변화율을, 상기 콘덴서의 재질에 기인하는 상기 콘덴서의 특성 변화율을 기초로 하여 무차원(蕪次元) 계수로서 나타내고, 상기 콘덴서에 대한 직류 인가 전압에 따라서 특성값이 변화되는 상기 요소의 직류 전압 무인가시의 특성값에 상기 무차원 계수를 곱하여, 상기 요소의 특성값을 상기 콘덴서에 대한 직류 인가 전압에 따른 값으로 보정하는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  2. 제1항에 있어서,
    상기 등가회로 모델은, 저항소자와 용량소자와 유도소자로 이루어지는 공진회로를 회로 요소로 하여 구성되는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  3. 제1항에 있어서,
    상기 등가회로 모델은, 저항소자와 용량소자와 유도소자를 직렬로 접속하여 이루어지는 주공진회로와, 저항소자와 용량소자와 유도소자를 병렬로 접속하여 이루어지는 부공진회로와, 저항소자와 용량소자를 병렬로 접속하여 이루어지는 용량성회로와, 저항소자와 유도소자를 병렬로 접속하여 이루어지는 유도성회로 중 1개로부터 구성되는 것, 또는 이들 중 복수를 직렬로 접속하여 구성되는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  4. 제1항에 있어서,
    상기 등가회로 모델은, 저항소자와 용량소자와 유도소자를 병렬로 접속하여 이루어지는 주공진회로와, 저항소자와 용량소자와 유도소자를 직렬로 접속하여 이루어지는 부공진회로와, 저항소자와 용량소자를 직렬로 접속하여 이루어지는 용량성회로와, 저항소자와 유도소자를 직렬로 접속하여 이루어지는 유도성회로 중 1개로부터 구성되는 것, 또는 이들 중 복수를 병렬로 접속하여 구성되는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 무차원 계수는, 상기 콘덴서에 직류 전압을 인가하여 측정되는 상기 콘덴서의 용량 변화율 및 유전손실 변화율의 한쪽 또는 쌍방을 기초로, 상기 콘덴서에 대한 직류 전압 인가에 따라서 특성값이 변화되는 상기 용량소자 또는 상기 저항소자에 대해서 나타내고,
    상기 보정은, 상기 콘덴서에 대한 직류 인가 전압에 따라서 용량값이 변화되는 상기 용량소자의 직류 전압 무인가시의 용량값 또는 상기 콘덴서에 대한 직류 인가 전압에 따라서 저항값이 변화되는 상기 저항소자의 직류 전압 무인가시의 저항값에 상기 무차원 계수를 곱하여 실시되는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  6. 제5항에 있어서,
    상기 무차원 계수는, 상기 주공진회로 및 상기 부공진회로를 구성하는 상기 용량소자에 대해서는 상기 용량 변화율로 설정되고, 상기 용량성회로를 구성하는 상기 용량소자에 대해서는 상기 용량 변화율을 상기 유전손실 변화율로 나눗셈한 값으로 설정되고, 상기 용량성회로 또는 상기 유도성회로를 구성하는 상기 저항소자에 대해서는 상기 유전손실 변화율을 상기 용량 변화율로 나눗셈한 값으로 설정되는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 요소의 특성값의 변화율은, 상기 콘덴서에 인가되는 직류 전압의 근사(近似) 함수로서 표시되는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  8. 제7항에 있어서,
    상기 근사 함수는, 상기 콘덴서의 정격 전압 이하에서 제로 이상의 직류 전압 범위에서 나타내면서, 함수값이 항상 양의 값을 취하고 상기 콘덴서에 대한 직류 인가 전압이 제로일 때에는 1이 되는 것을 특징으로 하는 콘덴서의 등가회로 모델의 도출방법.
  9. 상기 콘덴서의 종류를 입력하는 제1 스텝과, 상기 콘덴서에 인가하는 직류 전압의 값을 입력하는 제2 스텝과, 상기 제1 스텝에서 입력된 종류의 상기 콘덴서에 대해서 미리 준비된 상기 무차원 계수를, 상기 제1 스텝에서 입력된 종류의 상기 콘덴서의 등가회로 모델을 구성하는 상기 요소의 직류 전압 무인가시에서의 특성값에 곱하여, 상기 제2 스텝에서 입력된 직류 전압에 따른 값에 상기 요소의 특성값을 보정하는 제3 스텝을 포함하여 제1항 내지 제8항 중 어느 한 항에 기재된 콘덴서의 등가회로 모델의 도출방법을 기능시키는 컴퓨터 프로그램.
  10. 상기 컴퓨터 프로그램을 포함하는 서버에 인터넷망을 통해서 액세스하고, 인터넷망에 접속된 단말로부터 상기 컴퓨터 프로그램을 사용하는 제9항에 기재된 컴퓨터 프로그램의 사용 방법.
KR1020147027601A 2012-04-04 2013-02-25 콘덴서의 등가회로 모델의 도출방법 KR101643898B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012085478 2012-04-04
JPJP-P-2012-085478 2012-04-04
PCT/JP2013/054823 WO2013150833A1 (ja) 2012-04-04 2013-02-25 コンデンサの等価回路モデルの導出方法

Publications (2)

Publication Number Publication Date
KR20140131568A true KR20140131568A (ko) 2014-11-13
KR101643898B1 KR101643898B1 (ko) 2016-07-29

Family

ID=49300333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147027601A KR101643898B1 (ko) 2012-04-04 2013-02-25 콘덴서의 등가회로 모델의 도출방법

Country Status (6)

Country Link
US (1) US9355210B2 (ko)
EP (1) EP2835749B1 (ko)
JP (1) JP5861774B2 (ko)
KR (1) KR101643898B1 (ko)
CN (1) CN104246777B (ko)
WO (1) WO2013150833A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616037B1 (ko) * 2013-05-14 2016-04-27 가부시키가이샤 무라타 세이사쿠쇼 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델
CN105181219B (zh) * 2015-08-11 2018-01-30 中国电子科技集团公司第四十一研究所 一种可工作于超高温环境下的压力参数提取装置
DE102016110742A1 (de) * 2016-06-10 2017-12-14 Epcos Ag Filterbauelement zur Filterung eines Störsignals
JP6238257B1 (ja) * 2016-06-28 2017-11-29 三菱電機株式会社 電力変換装置
JP6797656B2 (ja) * 2016-12-09 2020-12-09 矢崎総業株式会社 差電圧測定装置
CN107478911B (zh) * 2017-09-05 2020-08-11 国网河南省电力公司检修公司 一种基于谐波测量高压电容器容值的方法和系统
JP7276284B2 (ja) * 2020-08-27 2023-05-18 株式会社村田製作所 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法
CN114492270A (zh) * 2020-10-26 2022-05-13 丰宾电子（深圳）有限公司 一种电容用于5g电路应用等效模型的建模电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259482A (ja) 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd コンデンサの等価回路モデル導出方法、シミュレータ、及び記憶媒体
JP2012003409A (ja) * 2010-06-15 2012-01-05 Taiyo Yuden Co Ltd 積層チップコンデンサの等価回路モデル，その回路定数解析方法・プログラム・装置，及び回路シミュレータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022295A (ja) * 2001-07-06 2003-01-24 Mitsubishi Electric Corp 実効値インピーダンス模擬方法および装置並びに実効値インピーダンス模擬用プログラム
US7474999B2 (en) * 2002-12-23 2009-01-06 Cadence Design Systems, Inc. Method for accounting for process variation in the design of integrated circuits
CN100401306C (zh) * 2005-12-05 2008-07-09 华为技术有限公司 一种电容等效模型的建模装置和方法
EP2606573B1 (en) * 2010-08-18 2015-10-14 Wispry, Inc. Tuning methods for tunable matching networks
JP5510853B2 (ja) 2010-12-29 2014-06-04 株式会社村田製作所 等価回路モデル導出回路，等価回路モデル導出方法，プログラム及び記録媒体
JP2012150579A (ja) * 2011-01-17 2012-08-09 Taiyo Yuden Co Ltd コンデンサの回路シミュレーションモデル及びその構築方法，回路シミュレーション方法及び回路シミュレータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002259482A (ja) 2001-02-27 2002-09-13 Matsushita Electric Ind Co Ltd コンデンサの等価回路モデル導出方法、シミュレータ、及び記憶媒体
JP2012003409A (ja) * 2010-06-15 2012-01-05 Taiyo Yuden Co Ltd 積層チップコンデンサの等価回路モデル，その回路定数解析方法・プログラム・装置，及び回路シミュレータ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHN PRYMAK et al., "Capacitor EDA Models with Compensations for Frequency, Temperature, and DC Bias", Kemet electronics Corp., CARTS Conference, March 2010* *

Also Published As

Publication number Publication date
EP2835749A1 (en) 2015-02-11
EP2835749A4 (en) 2016-01-06
US20150012899A1 (en) 2015-01-08
US9355210B2 (en) 2016-05-31
EP2835749B1 (en) 2019-04-10
WO2013150833A1 (ja) 2013-10-10
JP5861774B2 (ja) 2016-02-16
CN104246777A (zh) 2014-12-24
CN104246777B (zh) 2017-06-27
KR101643898B1 (ko) 2016-07-29
JPWO2013150833A1 (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
KR101643898B1 (ko) 콘덴서의 등가회로 모델의 도출방법
KR101616037B1 (ko) 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델
US10521533B2 (en) Inductor simulation method and inductor nonlinear equivalent circuit model
US20140012559A1 (en) Equivalent circuit model, program, and recording medium
Lakshminarayanan et al. A substrate-dependent CAD model for ceramic multilayer capacitors
JP2004235279A (ja) インダクタ素子のシミュレーション方法及びその等価回路
Marioli et al. A new measurement method for capacitance transducers in a distance compensated telemetric sensor system
JP2009058371A (ja) Ｔ型伝送回路の等価回路抽出方法
CN105453088B (zh) 考虑到施加交流电压的电容器的静电电容值决定方法及程序
Pandiev Analysis and design of voltage‐controlled current sources for a grounded load
US7107555B2 (en) Method and apparatus for designing high-frequency circuit, and display method for use in designing high-frequency circuit
Prymak et al. Capacitor EDA models with compensations for frequency, temperature, and DC bias
WO2014024692A1 (ja) 電源平滑用ｌｃフィルタの等価回路モデルの導出方法
SHMELKOVA et al. PARAMETER OPTIMIZATION OF NOISE-REDUCTION FILTERS OF HI-PERFORMANCE POWER SUPPLIES
Prieto et al. New modeling strategy for high frequency magnetic components
CN115345104A (zh) 一种电容器spice等效模型建立方法及装置
Togashi et al. ESR controlled MLCCs and decoupling capacitor network design
Chukhraev et al. Parameter Optimization of Broadband Interference-Suppressing Filters of Hi-Performance Power Supplies
Marjanović et al. Characterization and SPICE Modeling of Passive Electronic Devices at High Frequencies
Kundert Modeling skin effect in inductors
Marjanović et al. High frequency characterization and modelling of ceramic capacitors
Ekman et al. On characterizing artifacts observed in PEEC based modeling
Pelcak Equivalent Circuit Model for Tantalum and Niobium Oxide Capacitors for Use in Simulation Software
Prymak et al. Using KEMET Spice to Create Customized EDA Models for Capacitors
JP2011145944A (ja) 電気回路を解くための数値計算方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20140930

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151111

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20160501

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160725

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160726

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20190711

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20200716

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240711

Start annual number: 9

End annual number: 9