KR20140116425A - 출력 신호를 발생시키는 구동 회로 및 방법 - Google Patents

출력 신호를 발생시키는 구동 회로 및 방법 Download PDF

Info

Publication number
KR20140116425A
KR20140116425A KR1020147020245A KR20147020245A KR20140116425A KR 20140116425 A KR20140116425 A KR 20140116425A KR 1020147020245 A KR1020147020245 A KR 1020147020245A KR 20147020245 A KR20147020245 A KR 20147020245A KR 20140116425 A KR20140116425 A KR 20140116425A
Authority
KR
South Korea
Prior art keywords
circuit
terminal
inductor
coupled
signal
Prior art date
Application number
KR1020147020245A
Other languages
English (en)
Other versions
KR101805246B1 (ko
Inventor
바실리 키리브
성 재 임
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20140116425A publication Critical patent/KR20140116425A/ko
Application granted granted Critical
Publication of KR101805246B1 publication Critical patent/KR101805246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

집적 회로의 구동 회로가 기술된다. 구동 회로는 집적 회로의 출력 신호를 수신하도록 결합된 신호 노드(122); 제 1 단자와 제 2 단자 사이에 인덕터(118)와 직렬로 결합된 저항기(116)를 갖는 인덕터 회로(106)로서, 제 1 단자는 신호 노드에 결합되는 것인, 인덕터 회로; 인덕터 회로의 제 2 단자에 결합된 정전 방전 보호 회로(130); 및 인덕터 회로의 제 2 단자에 결합된 출력 노드(104)를 포함한다. 출력 신호를 발생시키는 방법이 또한 기술된다.

Description

출력 신호를 발생시키는 구동 회로 및 방법{DRIVER CIRCUIT AND METHOD OF GENERATING AN OUTPUT SIGNAL}
본 발명은 일반적으로 집적 회로에 관한 것으로, 특히 출력 신호를 발생시키는 구동 회로 및 방법에 관한 것이다.
구동 회로는 신호를 송신하기 위해 집적 회로에 이용된다. 구동 회로는 보통 집적 회로의 출력 포트에서 출력 신호를 발생시키는데 이용된다. 출력 드라이버가 집적 회로의 외부에 있는 전송 라인과 같은 회로에 결합되기 때문에, 신호가 출력 포트로부터 제대로 전송되는 것을 가능하게 하기 위해 회로를 매칭시키는 것이 중요하다. 종래의 직렬 소스 터미네이션(series source termination; SST) 드라이버 구성에서, 3단자 구성, 즉 T-코일, 변압기는 드라이버 출력 및 출력 포트에 연결된 2개의 포트들, 및 정전 방전(electrostatic discharge; ESD) 보호 회로에 연결된 센터 탭 포트를 갖는다. 따라서, T-코일은 집적 회로의 최고의 반사 손실을 위해 설계되고, 패드에서 보는 트랜스임피던스가 최대 대역폭에서 50 옴에 근접하는 것을 가능하게 할 수 있다.
그러나, 반사 손실의 최적화가 반드시 상승 시간, 하강 시간, 초과량 시간 및 정착 시간과 같은 드라이버의 과도 특성을 최적화하는 것은 아니다. 더욱이, 3단자 변압기 구성은 미세 조정을 위해 수정될 필요가 있는 한 세트의 설계 파라미터를 발생시킨다. 이러한 파라미터들은 2개의 t-코일 인덕터들(L1 및 L2)의 인덕턴스, 이러한 인덕터들 간의 상호 결합(k), 이러한 인덕터들의 저항(R1 및 R2), 및 2개의 포트들 간의 브리지 커패시턴스를 포함한다. 포트 기생 커패시턴스와 이러한 모든 파라미터들을 함께 관리하는 것은 설계에 복잡성을 추가하고, TX 드라이버의 성능에 중요하지 않을 수 있다.
본 발명의 목적은 출력 신호를 발생시키는 구동 회로 및 방법을 제공하는 것이다.
집적 회로의 구동 회로가 기술된다. 구동 회로는 집적 회로의 출력 신호를 수신하도록 결합된 신호 노드; 제 1 단자와 제 2 단자 사이에 인덕터와 직렬로 결합된 저항기를 갖는 인덕터 회로로서, 제 1 단자는 신호 노드에 결합되는 것인, 인덕터 회로; 인덕터 회로의 제 2 단자에 결합된 정전 방전 보호 회로; 및 인덕터 회로의 제 2 단자에 결합된 출력 노드를 포함한다.
저항기의 제 1 단자는 신호 노드에 연결될 수 있고, 저항기의 제 2 단자는 인덕터의 제 1 단자에 연결될 수 있으며, 인덕터의 제 2 단자는 출력 노드에 연결될 수 있다. 신호 노드는 인버터 회로의 노드를 포함할 수 있다. 정전 방전 보호 회로는 출력 노드와 제 1 기준 전위 사이에 결합된 제 1 다이오드를 포함할 수 있다. 정전 방전 보호 회로는 출력 노드와 제 2 기준 전위 사이에 결합된 제 2 다이오드를 포함할 수 있다. 인덕터는 집적 회로의 복수의 금속층들에 형성될 수 있다. 인덕터는 복수의 금속층들에 형성된 외부 코일 및 복수의 금속층들에 형성된 내부 코일을 포함할 수 있다.
대안적인 실시예에 따라, 집적 회로의 구동 회로는 집적 회로의 출력 신호를 수신하도록 결합된 신호 노드; 신호 노드에 결합된 제 1 단자 및 출력 노드에 결합된 제 2 단자를 갖는 2단자 인덕터 회로; 및 출력 노드에 결합된 정전 방전 보호 회로를 포함한다.
2단자 인덕터 회로는 신호 노드와 연결된 저항기의 제 1 단자 및 인덕터의 제 1 단자에 연결된 저항기의 제 2 단자를 포함할 수 있다. 인덕터의 제 2 단자는 출력 노드에 연결될 수 있다. 정전 방전 보호 회로는 출력 노드와 제 1 기준 전위 사이에 결합된 제 1 다이오드, 및 출력 노드와 제 2 기준 전위 사이에 결합된 제 2 다이오드를 포함할 수 있다. 구동 회로는 집적 회로의 제 2 출력 신호를 수신하도록 결합된 제 2 신호 노드; 및 제 2 신호 노드에 결합된 제 3 단자 및 제 2 출력 노드에 결합된 제 4 단자를 갖는 제 2 2단자 인덕터 회로를 더 포함할 수 있다. 제 1 출력 신호 및 제 2 출력 신호는 차동 출력 신호를 포함할 수 있다.
출력 신호를 발생시키는 방법이 또한 기술된다. 이 방법은, 신호 노드에서, 집적 회로에 의해 출력된 신호를 수신하는 단계; 제 1 단자 및 제 2 단자, 및 제 1 단자와 제 2 단자 사이에 인덕터와 직렬로 결합된 저항기를 갖는 인덕터 회로에 신호를 결합하는 단계로서, 인덕터 회로의 제 1 단자는 신호 노드에 결합되는 것인, 신호 결합 단계; 및 인덕터 회로의 제 2 단자에 결합된 출력 노드에서 출력 신호를 발생시키는 단계를 포함한다.
방법은 정전 방전 보호 회로를 통해 출력 노드에서 과잉 충전을 방전시키는 단계를 더 포함할 수 있다. 신호를 수신하는 단계는, 출력 신호로서 출력될 신호를 수신하는 단계를 포함할 수 있다. 인덕터 회로에 신호를 결합하는 단계는 저항기의 제 1 단자에 신호를 결합하는 단계를 포함할 수 있다. 출력 신호를 발생시키는 단계는 출력 노드에 인덕터의 출력을 결합하는 단계를 포함할 수 있고, 여기서, 출력 신호는 차동 출력 신호일 수 있다.
본 발명에 따르면, 출력 신호를 발생시키는 구동 회로 및 방법을 제공하는 것이 가능하다.
도 1은 출력 드라이버의 블록도이다.
도 2는 차동 출력 드라이버의 블록도이다.
도 3은 금속층을 갖는 집적 회로의 횡단면도이다.
도 4는 집적 회로에 구현된 인덕터의 제 1 금속층의 평면도이다.
도 5는 집적 회로에 구현된 도 4의 인덕터의 제 2 금속층의 평면도이다.
도 6은 집적 회로에 구현된 도 4의 인덕터의 제 3 금속층의 평면도이다.
도 7은 집적 회로를 생성하는 시스템이다.
도 8은 출력 신호를 발생시키는 방법을 도시하는 흐름도이다.
도 9는 집적 회로에서의 인덕터를 구현하는 방법을 도시하는 흐름도이다.
도 1을 참조하면, 출력 드라이버(100)의 블록도가 도시된다. 특히, 구동 회로(102)는 출력 노드(104)를 구동하도록 구성되어, 인덕터 회로(106)를 통해, 출력 신호(S)를 발생시킨다. 구동 회로(102)는 출력 신호(S)로서 출력될 신호를 발생시키도록 도시된 바와 같이 구성된 일련의 트랜지스터들(108 내지 114)을 포함한다. 특히, 인버티드 데이터(d0 바) 신호가 구동 회로(102)의 p 채널 트랜지스터(108)의 게이트에 결합되고, 인버티드 클록(clk 바) 신호가 p 채널 트랜지스터(110)의 게이트에 결합된다. 클록 신호가 n 채널 트랜지스터(112)의 게이트에 결합되고, 이 인버티드 데이터 신호는 또한 n 채널 트랜지스터(114)의 게이트에 결합된다.
인덕터 회로(106)는 저항기(116) 및 인덕터(118)를 포함한다. 저항기(116)의 제 1 단자(120)는 트랜지스터들(110 및 112)의 드레인들에서 신호 노드(122)에 결합된다. 출력 신호(S)로서 발생될 신호는 신호 노드(122)에서 발생된다. 저항기(120)의 제 2 단자(124)는 인덕터(118)의 제 1 단자(126)에 결합된다. 인덕터(118)의 제 2 단자(128)는 출력 노드(104)에 결합된다. 정전 방전 회로(130)가 또한 출력 노드(104)에 결합된다. 정전 방전 회로(130)는 출력 노드(104)와 제 1 기준 전위(여기에서, vtt로서 설계됨) 사이에 결합된 제 1 다이오드(132)를 포함할 수 있다. 제 2 다이오드(134)는 출력 노드(104)와 제 2 기준 전위(여기에서, vss로서 설계됨) 사이에 결합된다. 대안적으로, ESD 보호는 하나의 기준 전위로 구현될 수 있고, 실리콘 제어 정류기(silicon controlled rectifier; SCR), 클램프, 또는 다른 소자와 같은 다른 디바이스에 기초하여 제조될 수 있다.
도 1의 회로는 전압 모드 SST 드라이버에 인덕티브 피킹 네트워크를 제공하여, 개선된 성능 및 작은 인덕터 풋프린트를 가능하게 한다. 도 1의 회로는 인덕터 설계, 레이아웃 최적화 및 튜닝/디버깅을 상당히 간소화한다. 도 1의 2포트 인덕터 회로를 이용함으로써, 설계 파라미터들의 수, 레이아웃 교부 추출 불확실성의 영향 및 인덕터 회로의 풋프린트가 감소된다. 도 1의 회로는 예를 들어 38ps에서 25ps로, 상승/하강 시간을 향상시켜, SST 드라이버가 최대 25-30Gbt/s까지 동작할 수 있도록 한다.
도 2의 실시예에 따라, 차동 출력 신호가 도시된 바와 같이 차동 출력 구동 회로(200)를 이용하여 발생될 수 있다. 즉, 출력 신호(P)를 발생시키기 위해 신호 노드(122)에서 차동 입력 신호의 입력을 수신하는 것에 더하여, 신호 노드(122)에 결합된 차동 입력 신호와 반대 극성을 갖는 차동 입력 신호가 구동 회로(202)의 입력(201)에 결합된다. 구동 회로(202)는 출력 노드(204)를 구동하도록 구성되어, 인덕터 회로(206)를 통해, 출력 신호(N)를 발생시킨다. 도 2의 실시예에 따라, 도 1의 회로는 차동 입력 신호(dp)를 수신하여 출력 신호(P)를 발생시키며, 도 1의 회로와 실질적으로 동일한 제 2 회로는 차동 입력 신호(dn)를 수신하여 출력 신호(N)를 발생시킨다.
특히, 구동 회로(202)는 도시된 바와 같이 일련의 트랜지스터들(208 내지 214)을 포함한다. 인버티드 데이터(dn 바) 신호가 구동 회로(202)의 p 채널 트랜지스터(208)의 게이트에 결합되고, 인버티드 클록(clk 바) 신호가 p 채널 트랜지스터(210)의 게이트에 결합되며, 클록 신호는 n 채널 트랜지스터(212)에 결합되고, 이 인버티드 데이터 신호는 n 채널 트랜지스터(214)에 결합된다. 인덕터 회로(206)는 저항기(216) 및 인덕터(218)를 포함한다. 저항기(216)의 제 1 단자(220)는 트랜지스터들(210 및 212)의 드레인들에서 노드(201)에 결합된다. 저항기(216)의 제 2 단자(224)는 인덕터(218)의 제 1 단자(226)에 결합된다. 제 2 단자(228)는 출력 단자(204)에 결합된다. 정전 방전 회로(230)는 출력 단자(204)와 제 1 기준 전위(vtt) 사이에 결합된 제 1 다이오드(232)를 포함한다. 제 2 다이오드(234)는 출력 노드(204)와 제 2 기준 전위(vss) 사이에 결합된다.
이제, 도 3을 참조하면, 집적 회로의 횡단면도가 도시된다. 도 3에 도시된 바와 같이, 상이한 신호 유형들을 위한 전도성 트레이스를 갖는 금속층들이 제공된다. 예로서, 접지 트레이스는 단일 검은색으로 표시되고, 신호 트레이스는 교차 사선으로 표시되며, 전원 전압 트레이스는 수직 선으로 표시된다. 금속층들은 유전체 물질에 의해 분리되며, 여기서 제 1 유전체층(302)이 제공되고, 그 위에 금속층(304)이 형성된다. 유전체층은 금속층들 각각을 분리시키는데 이용되며, 여기서, 유전체층(306)은 금속층(304) 위에 배치된다. 도 3의 실시예에 따라, 금속층(304)은 기준면을 포함하고, 이는 이 예에서 접지면이다.
그런 다음, 금속층(308)이 유전체층(306) 상에 도포된다. 보여지는 바와 같이, 금속층(308)은 전원 전압 신호는 물론 입력/출력 신호를 결합하기 위한 전도성 트레이스들 모두를 포함한다. 유전체층(310)이 전도성 트레이스들 위에 도포된 이후에, 다른 금속층(312)이 도포된다. 다른 유전체층(314)이 금속층(312)의 전도성 트레이스들 위에 도포되고, 다른 유전체층(314) 상에 금속층(316)의 전원 및 접지 신호를 라우팅하기 위한 더욱 많은 전도성 트레이스들이 제공된다. 그런 다음, 유전체층(318)이 금속층(316)의 전도성 트레이스들 상에 배치되고, 다른 접지 기준면이 금속층(320)에 의해 제공된다. 마지막으로, 전도성 트레이스들이 유전체층(322) 위에 제공되고, 여기서 금속층(324)의 전도성 트레이스들은 또한 전원 및 접지 신호를 라우팅한다. 보호층(326)은 유전체층일 수 있고, 금속층(324)의 전도성 트레이스들 위에 제공된다. 비아(327)와 같은 비아들은 상이한 금속층들의 트레이스들을 결합하기 위해 구현된 전도성 요소들이다. 예를 들어, 트랜지스터의 웰 영역과 같은 회로 요소들을 갖는 기판(328)이 금속 트레이스들의 층들 상에 제공된다. 도 4 내지 도 6을 참조하여 아래에서 더욱 상세히 기술되는 바와 같이, 인덕터는 복수의 금속층들에 구현될 수 있다.
이제, 도 4 내지 도 6을 참조하면, 집적 회로에 구현된 인덕터(118)와 같은 인덕터의 제 1 금속층 내지 제 3 금속층의 평면도가 도시된다. 인덕터의 루프들이 금속층들 사이에 비아들을 통해 결합되기 때문에, 이 3개의 도면들을 함께 기술할 필요가 있다. 인덕터의 제 1 단자(402) 및 제 2 단자(404)가 도시된 바와 같이 제 1 층(400) 상에 제공된다. 제 1 단자(402)는 제 1 단자(402)와 제 2 단자(404) 사이에 구현된 인덕터의 제 1 루프(406)의 제 1 끝(405)에 있다. 제 1 층(400) 상의 제 1 루프(406)는 4개 측면의 정사각형 구조물로 연장되고, 제 2 끝(408)은 제 1 끝(405) 근처에 위치된다. 정사각형 구조물의 루프가 도시되었지만, 루프(406)는 직사각형, 원형, 또는 임의의 다른 기하학적 모양과 같은 일부 다른 모양일 수 있다는 것을 이해해야 한다. 상이한 층들의 루프들은 상이한 크기를 가질 수 있지만, 각 층에서 주어진 코일의 루프는 아래에서 더욱 상세히 기술되는 바와 같이, 동일한 모양을 갖는 것이 바람직하다.
비아들(410 및 412)은 도 5의 제 2 금속층(500)으로 연잔되고, 루프(504)의 제 1 끝(502)에 전기적으로 연결된다. 루프(504)는 제 2 끝(506)으로 연장되고, 이는 또한 비아(508)에 전기적으로 연결된다. 도 6의 금속층(600)에서 볼 수 있는 바와 같이, 비아(508)는 루프(604)의 제 1 끝(602)에 결합되고, 제 1 끝(602)은 제 2 끝(610)으로 대략 720도 또는 대략 2번 완전히 감은 루프로 연장된다. 제 1 루프(605)는 루프(604)의 외부 루프로서, 코너(606)로 연장되고, 루프(604)의 제 2 부분은 제 2 끝(610)으로 연장된다. 루프들(406, 504 및 605)은 대략 동일한 크기이고, 수직적으로 정렬되어 있다는 것을 주목해야 한다. 또한, 루프(604)의 내부 루프인 제 2 루프(608) 및 루프(513)는 동일한 크기를 갖고, 이러한 루프들의 치수는 대략 동일하다. 예를 들어, 루프가 정사각형 모양을 가지면, 정사각형의 측면들은 대략 동일하고, 원형 루프의 경우에는 대략 동일한 직경을 갖는다. 또한, 금속층들(400, 500 및 600) 각각의 금속 트레이스들이 집적 회로에 형성되는 경우, 루프(504)는 일반적으로 루프(406) 위에서 루프(406)와 정렬될 것이고, 루프(605)는 일반적으로 루프(504) 위에서 루프(504)와 정렬될 것이다. 기준은 도시된 바와 같이 제 1 층, 제 2 층 및 제 3 층에 대하여 다른 층 위 또는 아래에 있는 층에 만들어질 수 있지만, 이러한 층들은 제 1 금속층에서부터 제 3 금속층으로 순차적인 순서로 배치되고, 제 1 층 또는 제 3 층 중 어느 하나의 층이 수직 적층한 3개의 금속층들의 상부층일 수 있다는 것을 이해해야 한다. 3개의 금속층들에서의 인덕터가 도시되었지만, 인덕터는 필요하다면 더욱 많은 층들에 형성될 수 있다.
루프(604)의 끝(610)에서의 비아(611)는 금속층(500)의 제 2 루프(513)로 연장된다. 루프(513)는 제 1 끝(512)에서부터 제 2 끝(514)으로 루프(504) 내에서 연장된다. 제 2 끝(514)에서의 비아(516)는 금속층(600)의 루프(613)의 제 1 끝(612)으로 연장된다. 루프(613)는 제 2 끝(614)으로 연장되고, 여기서, 비아(616)는 도 4 및 도 5에 도시된 비아들(518 및 520)로 연장된다. 즉, 금속 트레이스(522)는 금속층(500)의 비아들(616, 518 및 520)을 전기적으로 결합한다. 마지막으로, 비아들(518 및 520)에 결합된 금속 트레이스(414)는 단자(404)에 결합된다.
명백한 바와 같이, 도시된 실시예에서, 모든 루프들은 시계 방향으로 확장되고, 여기서, 외부 루프의 루프들(406, 504 및 605)은 제 1 층(400)에서 제 3 층(600)으로 확장된다. 루프들(406, 504 및 605)은 일반적으로 동일한 크기 및 모양이고, 수직적으로 정렬된다. 내부 루프의 루프들(608 및 513)은 제 3 층(600)에서 제 2 층(500)으로 연장되고, 일반적으로 동일한 크기 및 모양이며, 또한 수직적으로 정렬된다. 나머지 내부 루프(613)는 제 3 층(600)에서 내부 코일 내에 배치된다.
볼 수 있는 바와 같이, 루프들(406, 504 및 605)은 외부 코일을 형성하기 위해 연결되고, 루프들(608 및 513)은 내부 코일을 형성하기 위해 연결된다. 외부 코일, 내부 코일 및 제 3 층(600)의 나머지 내부 루프(613)는 단자(402)에서부터 단자(404)로 연장되는 단일 코일을 형성하기 위해 연결되고, 여기서, 제 3 층(600)의 나머지 내부 루프(613)를 제외한, 모든 루프들은 다른 층들에 있는 동일한 크기 및 모양의 다른 루프에 인접하다. 인덕터를 통한 전압이 단자(402)에서 단자(404)까지 변하기 때문에, 최소 전압 강하를 갖는 인덕터의 부분들은 서로 옆에 배치되어, 인덕터의 기생 커패시턴스를 줄인다.
이제, 도 7을 참조하면, 집적 회로를 생성하는 시스템이 도시된다. 시스템(700)은 컴퓨터 이용 설계(computer aided design; CAD) 장비(702)를 포함하며, 이것은 CAD 소프트웨어를 실행시키도록 구성된 임의의 컴퓨터일 수 있다. CAD 장비(702)는 마스터 핀리스트(704)와 같은 데이터를 수신하고, 통신 링크(706)에 의해 반도체 제조 장비(710)에 결합된다. 반도체 제조 장비(710)는 당해 기술에 잘 알려져 있는 바와 같이, 복수의 다이를 갖는 웨이퍼(712)를 생성한다.
마스터 핀리스트(704)를 수신하도록 또한 결합된 CAD 장비(720)는 본딩 다이어그램(722) 및 기판 아트워크(724)를 수신한다. CAD 장비(720)는 통신 링크(726)에 의해, 본딩 장비(730)에 결합된다. 통신 링크들(706 및 726)은 무선 통신 링크 또는 유선 통신 링크 중 임의의 것일 수 있다. 다른 도면들을 참조하여 더욱 상세하게 기술되는 바와 같이, 본딩 장비는 일반적으로 웨이퍼(712)의 다이로부터의 와이어 본드를 다이를 수용하는 기판에 제공한다. 다이/기판(732)은 패키징 장비(734)에 결합되고, 이러한 패키징 장비(734)는 집적 회로 패키지와 같은 완성된 컴포넌트(736)를 생성한다. 도 7의 시스템이 집적 회로 패키지를 생성하는데 요구되는 다양한 요소들을 제공하였지만, 도 7에 도시된 요소들은 조합될 수 있거나, 추가적인 요소들이 제공될 수 있다는 것을 이해해야 한다. 임의의 구성에서, 도 7의 시스템은 도 1의 회로, 특히 도 4 내지 도 6에 도시된 인덕터의 루프를 구현하기 위해 금속층들에 요구되는 트레이스들을 생성하는 것을 가능하게 한다.
이제, 도 8을 참조하면, 흐름도는 출력 신호를 발생시키는 방법을 도시한다. 블록(802)에서, 신호 노드에서 집적 회로에 의해 출력될 신호가 수신된다. 블록(804)에서, 신호는 인덕터 회로의 제 1 단자 및 제 2 단자 사이에 인덕터와 직렬로 결합된 저항기를 갖는 인덕터 회로에 결합되고, 여기서, 인덕터 회로의 제 1 단자는 신호 노드에 결합된다. 블록(806)에서, 출력 신호는 인덕터 회로의 제 2 단자에 결합된 출력 노드에서 생성된다. 블록(808)에서, 출력 노드에서의 과잉 충전은 정전 방전 회로를 통해 방전된다.
이제, 도 9를 참조하면, 흐름도는 집적 회로에서의 인덕터를 구현하는 방법을 도시한다. 블록(902)에서, 인덕터의 제 1 노드 및 제 2 노드가 집적 회로의 복수의 금속층들 중 제 1 금속층 상에 제공된다. 블록(904)에서, 제 1 크기의 제 1 복수의 루프들이 집적 회로의 복수의 금속층들에 제공된다. 블록(906)에서, 제 1 복수의 루프들의 각각의 루푸에 대해, 루프의 적어도 하나의 끝이 인접한 금속층에 있는 루프의 끝에 결합된다. 블록(908)에서, 제 2 크기의 제 2 복수의 루프들이 집적 회로의 복수의 금속층들에 제공된다. 블록(910)에서, 제 2 복수의 루프들의 각각의 루프에 대해, 루프의 적어도 하나의 끝이 인접한 금속층에 있는 루프의 끝에 결합된다. 블록(912)에서, 제 1 복수의 루프들의 루프의 끝이 제 2 복수의 루프들의 루프의 끝에 결합된다. 도 8 및 도 9의 방법은 상기 기술된 바와 같이 도 1 내지 도 7의 회로, 또는 다른 적합한 회로를 이용하여 구현될 수 있다.
그러므로, 새롭고 신규한 구동 회로 및 출력 신호를 발생시키는 방법이 기술되었다는 것이 이해될 수 있다. 개시된 본 발명을 통합하는 다수의 대안 및 등가물이 존재하는 것을 볼 수 있다는 것이 당업자에 의해 이해될 것이다. 그 결과, 본 발명은 상술한 실시예들에 의해서 한정되는 것이 아니라, 오직 이하의 청구 범위에 의해서만 한정된다.

Claims (15)

  1. 집적 회로의 구동 회로에 있어서, 상기 구동 회로는,
    상기 집적 회로의 출력 신호를 수신하도록 결합된 신호 노드;
    제 1 단자와 제 2 단자 사이에 인덕터와 직렬로 결합된 저항기를 갖는 인덕터 회로로서, 상기 제 1 단자는 상기 신호 노드에 결합되는 것인, 인덕터 회로;
    상기 인덕터 회로의 상기 제 2 단자에 결합된 정전 방전 보호 회로; 및
    상기 인덕터 회로의 상기 제 2 단자에 결합된 출력 노드
    를 포함하는 구동 회로.
  2. 제 1 항에 있어서, 상기 저항기의 제 1 단자는 상기 신호 노드에 연결되고, 상기 저항기의 제 2 단자는 상기 인덕터의 제 1 단자에 연결되며, 상기 인덕터의 제 2 단자는 상기 출력 노드에 연결되는 것인, 구동 회로.
  3. 제 1 항에 있어서, 상기 신호 노드는 인버터 회로의 노드를 포함하는 것인, 구동 회로.
  4. 제 1 항에 있어서, 상기 정전 방전 보호 회로는 상기 출력 노드와 제 1 기준 전위 사이에 결합된 제 1 다이오드를 포함하는 것인, 구동 회로.
  5. 제 4 항에 있어서, 상기 정전 방전 보호 회로는 상기 출력 노드와 제 2 기준 전위 사이에 결합된 제 2 다이오드를 포함하는 것인, 구동 회로.
  6. 제 1 항에 있어서, 상기 인덕터는 상기 집적 회로의 복수의 금속층들에 형성되는 것인, 구동 회로.
  7. 제 1 항에 있어서, 상기 인덕터는 복수의 금속층들에 형성된 외부 코일 및 상기 복수의 금속층들에 형성된 내부 코일을 포함하는 것인, 구동 회로.
  8. 제 1 항 내지 제 7 항 중 어느 한 항의 구동 회로를 포함하는 집적 회로.
  9. 제 8 항의 집적 회로를 포함하는 시스템.
  10. 집적 회로의 출력 신호를 발생시키는 방법에 있어서,
    신호 노드에서, 상기 집적 회로에 의해 출력된 신호를 수신하는 단계;
    제 1 단자 및 제 2 단자, 및 상기 제 1 단자와 상기 제 2 단자 사이에 인덕터와 직렬로 결합된 저항기를 갖는 인덕터 회로에 상기 신호를 결합하는 단계로서, 상기 인덕터 회로의 상기 제 1 단자는 상기 신호 노드에 결합되는 것인, 인덕터 회로에 상기 신호를 결합하는 단계; 및
    상기 인덕터 회로의 상기 제 2 단자에 결합된 출력 노드에서 출력 신호를 발생시키는 단계
    를 포함하는 집적 회로의 출력 신호를 발생시키는 방법.
  11. 제 10 항에 있어서, 정전 방전 보호 회로를 통해 상기 출력 노드에서 과잉 충전을 방전시키는 단계를 더 포함하는 집적 회로의 출력 신호를 발생시키는 방법.
  12. 제 10 항 또는 제 11 항에 있어서, 상기 신호를 수신하는 단계는, 상기 출력 신호로서 출력될 신호를 수신하는 단계를 포함하는 것인, 집적 회로의 출력 신호를 발생시키는 방법.
  13. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 인덕터 회로에 상기 신호를 결합하는 단계는, 상기 저항기의 제 1 단자에 상기 신호를 결합하는 단계를 포함하는 것인, 집적 회로의 출력 신호를 발생시키는 방법.
  14. 제 8 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 출력 신호를 발생시키는 단계는, 상기 출력 노드에 상기 인덕터의 출력을 결합하는 단계를 포함하는 것인, 집적 회로의 출력 신호를 발생시키는 방법.
  15. 제 8 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 출력 신호를 발생시키는 단계는, 차동 출력 신호의 출력 신호를 발생시키는 단계를 포함하는 것인, 집적 회로의 출력 신호를 발생시키는 방법.
KR1020147020245A 2012-01-10 2012-08-31 출력 신호를 발생시키는 구동 회로 및 방법 KR101805246B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/347,518 US8717723B2 (en) 2012-01-10 2012-01-10 Driver circuit and method of generating an output signal
US13/347,518 2012-01-10
PCT/US2012/053443 WO2013106091A1 (en) 2012-01-10 2012-08-31 Driver circuit and method of generating an output signal

Publications (2)

Publication Number Publication Date
KR20140116425A true KR20140116425A (ko) 2014-10-02
KR101805246B1 KR101805246B1 (ko) 2017-12-05

Family

ID=47010720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147020245A KR101805246B1 (ko) 2012-01-10 2012-08-31 출력 신호를 발생시키는 구동 회로 및 방법

Country Status (6)

Country Link
US (1) US8717723B2 (ko)
EP (1) EP2803139B1 (ko)
JP (1) JP5872710B2 (ko)
KR (1) KR101805246B1 (ko)
CN (1) CN104067518B (ko)
WO (1) WO2013106091A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896352B2 (en) 2011-10-21 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Drivers having T-coil structures
JP2016171163A (ja) * 2015-03-12 2016-09-23 ルネサスエレクトロニクス株式会社 半導体集積回路、通信モジュール、及びスマートメータ
US9356556B1 (en) 2015-08-06 2016-05-31 Xilinx, Inc. Circuits for and methods of implementing a dual-mode oscillator
US10325901B1 (en) 2017-01-05 2019-06-18 Xilinx, Inc. Circuit for increasing the impedance of an ESD path in an input/output circuit and method of implementing the same
US10497677B1 (en) 2017-02-09 2019-12-03 Xilinx, Inc. ESD protection in a stacked integrated circuit assembly
TW201843945A (zh) 2017-03-03 2018-12-16 日商索尼半導體解決方案公司 傳送裝置及通信系統
US10937782B2 (en) * 2017-09-14 2021-03-02 Nxp B.V. Electrostatic discharge protection structure
US11114429B2 (en) 2019-04-23 2021-09-07 Xilinx, Inc. Integrated circuit device with electrostatic discharge (ESD) protection
US11664800B1 (en) 2019-07-15 2023-05-30 Xilinx, Inc. Circuit for and method of implementing IO connections in an integrated circuit device
CN110995239A (zh) * 2019-10-25 2020-04-10 芯创智（北京）微电子有限公司 一种带阻抗匹配的驱动电路以及工作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990802A (en) 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers
EP0371663B1 (en) * 1988-11-22 1994-06-15 AT&T Corp. Integrated circuit output buffer having improved ESD protection
US5017902A (en) 1989-05-30 1991-05-21 General Electric Company Conductive film magnetic components
US5610433A (en) 1995-03-13 1997-03-11 National Semiconductor Corporation Multi-turn, multi-level IC inductor with crossovers
US5831331A (en) 1996-11-22 1998-11-03 Philips Electronics North America Corporation Self-shielding inductor for multi-layer semiconductor integrated circuits
EP0997945A4 (en) 1998-04-23 2007-08-01 Matsushita Electric Ind Co Ltd METHOD FOR DESIGNING A CIRCUIT FOR VOLTAGE SUPPLY AND SEMICONDUCTOR CHIP
JP2002246231A (ja) 2001-02-14 2002-08-30 Murata Mfg Co Ltd 積層型インダクタ
US7005939B2 (en) 2003-02-07 2006-02-28 Rambus Inc. Input/output circuit with on-chip inductor to reduce parasitic capacitance
US7262680B2 (en) 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits
JP2005333004A (ja) 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置
US7265433B2 (en) * 2005-01-13 2007-09-04 International Business Machines Corporation On-pad broadband matching network
KR100718384B1 (ko) * 2005-02-25 2007-05-14 주식회사 팬택앤큐리텔 Ｉｃ 칩 형태로 구현한 이동통신 단말기의 청취 보조 회로및 이를 내장한 이동통신 단말기
US7486167B2 (en) 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
US7761078B2 (en) 2006-07-28 2010-07-20 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
TWI336922B (en) 2007-01-12 2011-02-01 Via Tech Inc Spiral inductor with multi-trace structure
TWI337363B (en) 2007-03-16 2011-02-11 United Microelectronics Corp Three dimensional transformer
CN101056074B (zh) * 2007-05-18 2010-11-10 吉林大学 一种基于免疫粒子群算法的超声电机控制方法
TWI397930B (zh) 2007-11-06 2013-06-01 Via Tech Inc 螺旋電感元件
KR101036208B1 (ko) * 2008-12-24 2011-05-20 매그나칩 반도체 유한회사 정전기 방전 보호회로

Also Published As

Publication number Publication date
WO2013106091A1 (en) 2013-07-18
JP2015507879A (ja) 2015-03-12
US8717723B2 (en) 2014-05-06
US20130176647A1 (en) 2013-07-11
EP2803139B1 (en) 2017-08-23
EP2803139A1 (en) 2014-11-19
CN104067518A (zh) 2014-09-24
CN104067518B (zh) 2017-09-26
KR101805246B1 (ko) 2017-12-05
JP5872710B2 (ja) 2016-03-01

Similar Documents

Publication Publication Date Title
KR101805246B1 (ko) 출력 신호를 발생시키는 구동 회로 및 방법
CN104103627B (zh) 半导体器件以及互连基板
JP6177987B2 (ja) 異なる直径を有する２つのインダクタを含む集積回路において利得段を実施する回路および方法
TWI382517B (zh) 積體電路裝置
CN103579096B (zh) 半导体器件及其制造方法
US8049331B2 (en) Structure and method for forming a capacitively coupled chip-to-chip signaling interface
WO2013048501A1 (en) Interlayer communications for 3d integrated circuit stack
US9368271B2 (en) Three-dimension symmetrical vertical transformer
US10971458B2 (en) Compensation network for high speed integrated circuits
US9224702B2 (en) Three-dimension (3D) integrated circuit (IC) package
US7224180B2 (en) Methods and systems for rise-time improvements in differential signal outputs
US9330823B1 (en) Integrated circuit structure with inductor in silicon interposer
Kam et al. 40-Gb/s package design using wire-bonded plastic ball grid array
EP2966661A2 (en) Three-dimension symmetrical vertical transformer
TW201813046A (zh) R鏈結-用以改良傳訊之晶粒上電感器結構
US20230031204A1 (en) Resonant inductive-capacitive isolated data channel
CN113421872B (zh) 集成电路
US9111675B1 (en) Stacked inductor structure
TWI739956B (zh) 半導體裝置
Liu Quilt packaging: A novel high speed chip-to-chip communication paradigm for system-in-package
CN108389851A (zh) 半导体装置及其制造方法
KR20110089003A (ko) 반도체 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right