KR20140109802A

KR20140109802A - 적층 인덕터

Info

Publication number: KR20140109802A
Application number: KR1020140013668A
Authority: KR
Inventors: 게이스께 이와사끼; 노리미찌 오노자끼; 히로끼 하시모또
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2013-03-06
Filing date: 2014-02-06
Publication date: 2014-09-16
Also published as: US20140253276A1; JP2014175349A; CN104036917A

Abstract

본 발명의 목적은, 자기 포화에 의한 인덕턴스 값의 저하를 억제하는 것을 가능하게 하는 적층 인덕터를 제공하는 것이다. 적층 인덕터(10)는 자성체층(20a∼20e, 20g∼20k) 및 비자성체층(20f)으로 이루어지는 적층체(12)와, 적층체(12) 내에 배치되고, 병렬 접속되어 있는 복수의 인덕터 도체층(30a, 30b)을 구비하고 있다. 인덕터 도체층(30a, 30b)을 통과하는 전류의 방향과 직교하는 인덕터 도체층(30a, 30b)의 단면 형상은 전체적으로 타원 형상을 이루고 있다.

Description

적층 인덕터{LAMINATED INDUCTOR}

본 발명은 인덕터가 내부에 배치된 적층체로 이루어지는 적층 인덕터에 관한 것이다.

종래의 적층 인덕터로서는, 예를 들어 특허문헌 1에 기재된 전자 부품이 알려져 있다. 이하에, 특허문헌 1에 기재된 전자 부품에 대해 설명한다. 도 9는 특허문헌 1에 기재된 전자 부품(500)의 외관 사시도이다. 도 10은 특허문헌 1에 기재된 전자 부품(500)의 분해 사시도이다. 도 11은 도 9의 B-B 단면에 있어서의 단면도에 내부 전극(508a∼508e)에 의해 형성되는 자력선(H500)을 추가한 도면이다.

전자 부품(500)은 적층체(512), 외부 전극(514a, 514b), 내부 전극(508) 및 비아 도체(500Ba∼500Bd)를 구비하고, 도 9에 도시한 바와 같이, 직육면체 형상을 이루고 있다.

적층체(512)는 도 10에 도시한 바와 같이, 비자성체층(504a∼504e) 및 자성체층(505a∼505f)이 적층되어 구성되어 있다. 내부 전극(508a∼508e)은 자성체층(504a∼504e)의 주면 상에 설치되어 있다. 또한, 내부 전극(508a∼508e)의 양단부는 각각, 적층체(512)의 측면으로 인출되어 있다. 또한, 각 내부 전극(508a∼508e)은 비자성체층(504a∼504d)의 각각을 적층 방향으로 관통하는 비아 도체(500Ba∼500Bd)에 의해 접속되어 있다. 외부 전극(514a, 514b)은, 도 9에 도시한 바와 같이, 적층체(512)의 측면에 설치되고, 내부 전극(508a∼508e)과 접속되어 있다.

이상과 같이 구성된 전자 부품(500)의 내부 전극(508a∼508e)은 비아 도체(500Ba∼500Bd)에 의해 접속되어 있으므로, 내부 전극(508a∼508e)은 1개의 소위 스트레이트 전극으로서의 기능을 한다. 그리고, 전자 부품(500)은 인덕터로서 기능한다.

그런데, 전자 부품(500)의 단면 구조를 보면, 도 11에 도시한 바와 같이, 내부 전극(508a∼508e)의 단면은 각각, 직사각 형상을 이루고 있다. 이와 같이, 내부 전극(508a∼508e)의 단면이 직사각 형상을 이루고 있으면, 내부 전극(508a∼508e)에 전류가 흘렀을 때에, 도 11에 도시한 바와 같이, 내부 전극(508a∼508e)의 코너 부분에 자속이 집중된다. 이에 의해, 내부 전극(508a∼508e)의 코너 부분에서 자기 포화가 발생하고, 결과적으로, 전자 부품(500)의 인덕턴스 값이 저하된다고 하는 문제가 있었다.

[특허문헌]

특허문헌 1: 일본 특허 공개 제2009-170446호 공보

따라서, 본 발명의 목적은, 자기 포화에 의한 인덕턴스 값의 저하를 억제하는 것을 가능하게 하는 적층 인덕터를 제공하는 것이다.

본 발명에 따른 적층 인덕터는, 복수의 절연체층이 적층되어 이루어지는 적층체와, 상기 적층체 내에 배치되고, 병렬 접속되어 있는 복수의 인덕터 도체층을 구비하고, 상기 복수의 인덕터 도체층을 통과하는 전류의 방향과 직교하는 단면에 있어서, 상기 복수의 인덕터 도체층의 단면 형상은, 전체적으로 타원 형상을 이루고 있는 것을 특징으로 한다.

본 발명의 일 형태인 적층 인덕터에 의하면, 자기 포화에 의한 인덕턴스 값의 저하를 억제하는 것이 가능하다.

도 1은 일 실시예인 적층 인덕터의 외관 사시도이다.
도 2는 일 실시예인 적층 인덕터의 분해 사시도이다.
도 3은 도 1의 A-A 단면에 있어서의 단면도에 인덕터 도체층에 의해 형성되는 자력선을 추가한 도면이다.
도 4는 제조 도중에 있어서의 적층 인덕터 도체층의 단면도이다.
도 5는 제조 도중에 있어서의 적층 인덕터 도체층의 단면도이다.
도 6은 비교예에 따른 적층 코일의 단면도이다.
도 7은 제2 샘플의 단면도이다.
도 8은 제1 및 제2 샘플에 있어서, 제1 실험을 행하였을 때의 결과를 나타낸 그래프이다.
도 9는 특허문헌 1에 기재된 전자 부품의 외관 사시도이다.
도 10은 특허문헌 1에 기재된 전자 부품의 분해 사시도이다.
도 11은 도 9의 B-B 단면에 있어서의 단면도에 내부 전극에 의해 형성되는 자력선을 추가한 도면이다.

(적층 인덕터의 구성)

이하에서, 일 실시예인 적층 인덕터(10)에 대해 도면을 참조하면서 설명한다. 도 1은 일 실시예인 적층 인덕터(10)의 외관 사시도이다. 도 2는 일 실시예인 적층 인덕터(10)의 분해 사시도이다. 도 3은 도 1의 A-A 단면에 있어서의 단면도에 인덕터 도체층(30a, 30b)에 의해 형성되는 자력선(H)을 추가한 도면이다. 이하에서, 적층 인덕터(10)의 적층 방향을 z축 방향이라고 하고, z축 방향으로부터 평면에서 볼 때에, 적층 인덕터(10)의 긴 변을 따른 방향을 x축 방향이라고 정의한다. 또한, z축 방향으로부터 평면에서 볼 때에, 적층 인덕터(10)의 짧은 변을 따른 방향을 y축 방향이라고 정의한다. 또한, x축, y축 및 z축은 서로 직교하고 있다.

적층 인덕터(10)는 적층체(12), 인덕터 도체층(30a, 30b) 및 외부 전극(40a, 40b)에 의해 구성되고, 도 1에 도시한 바와 같이, 직육면체 형상을 이루고 있다.

적층체(12)는 도 2에 도시한 바와 같이, 절연체층(20a∼20k)이 z축 방향의 부방향측으로부터 정방향측을 향하여, 이 순서대로 배열되도록 적층됨으로써 구성되어 있다. 또한, 각 절연체층(20a∼20k)은 z축 방향으로부터 평면에서 볼 때에, 직사각 형상을 이루고 있다. 따라서, 절연체층(20a∼20k)이 적층됨으로써 구성된 적층체(12)는 도 1에 도시한 바와 같이, 직육면체이다. 또한, 절연체층(20a∼20e, 20g∼20k)은 자성체 재료에 의해 구성되어 있다. 절연체층(20a∼20e, 20g∼20k)의 재료로서는, 예를 들어 페라이트를 들 수 있다. 또한, 절연체층(20f)(소정의 절연체층)은 비자성체 재료에 의해 구성되어 있다. 절연체층(20f)의 재료는, 붕규산 글래스 및 세라믹스 필러 등이다. 또한, 절연체층(20a∼20e, 20g∼20k)의 두께는 70㎛이며, 절연체층(20f)의 두께는 25㎛이다. 이하에서, 각 절연체층(20a∼20k)의 z축 방향의 정방향측의 면을 상면이라고 칭하고, z축 방향의 부방향측의 면을 하면이라고 칭한다.

인덕터 도체층(30a, 30b)은, 적층체(12) 내에 위치하고 있고, 인덕터를 구성하고 있다. 구체적으로는, 인덕터 도체층(30a)은 도 2에 도시한 바와 같이, 절연체층(20e)의 상면, 즉 절연체층(20f)의 하면에 있어서의 y축 방향의 중앙에 배치되어 있다. 또한, 인덕터 도체층(30b)은 도 2에 도시한 바와 같이, 절연체층(20f)의 상면에 있어서의 y축 방향의 중앙에 배치되어 있다. 따라서, 절연체층(20f)(소정의 절연체층)은 인덕터 도체층(30a, 30b)의 층간에 위치한다. 또한, z축 방향으로부터 평면에서 볼 때에, 인덕터 도체층(30a)과 인덕터 도체층(30b)은 대략 일치하여 겹쳐 있다. 또한, 인덕터 도체층(30a, 30b)의 양단부는, 적층체(12)의 x축 방향의 정부 양측의 면에 노출되어 있고, 후술하는 외부 전극(40a, 40b)과 접속되어 있다. 즉, 인덕터 도체층(30a, 30b)은, 외부 전극(40a, 40b) 사이에서 병렬 접속되어 있다. 또한, 인덕터 도체층(30a, 30b)에 있어서의 전류가 흐르는 방향은, 모두 x축 방향이다.

또한, 인덕터 도체층(30a, 30b)은, 도 2에 도시한 바와 같이, x축 방향으로 직선 형상으로 연장되는 띠 형상의 도체층이다. 인덕터 도체층(30a, 30b)의 y축 방향의 선 폭은 대략 균일하다. 인덕터 도체층(30a)의 x축 방향과 직교하는 방향에 있어서의 단면 형상 Sa는, 도 3에 도시한 바와 같이, z축 방향의 부방향측으로 볼록한 반타원형이다. 또한, 인덕터 도체층(30b)의 x축 방향과 직교하는 방향에 있어서의 단면 형상 Sb는, 도 3에 도시한 바와 같이, z축 방향의 정방향측으로 볼록한 반타원형이다. 따라서, 단면 형상 Sa 및 단면 형상 Sb를 조합한 단면 형상은, 전체적으로 타원 형상을 이루고 있다. 또한, 전체적으로 타원 형상을 이루고 있다고 하는 것은, 본 실시예에 있어서, 단면 형상 Sa에 있어서의 z축 방향의 부방향측의 호[즉, 단면 형상 Sa에 있어서 절연체층(20f)에 접촉하고 있지 않은 부분] 및 단면 형상 Sb에 있어서의 z축 방향의 정방향측의 호[즉, 단면 형상 Sb에 있어서 절연체층(20f)에 접촉하고 있지 않은 부분]를 조합한 형상이, 타원 형상을 이루고 있다고 하는 의미이다. 인덕터 도체층(30)의 재료는, Au, Ag, Pd, Cu, Ni 등의 도전성 재료이다. 또한, 인덕터 도체층(30a, 30b)의 두께는, 70㎛이다. 따라서, 절연체층(20f)의 두께는, 인덕터 도체층(30a, 30b)의 두께보다도 얇다.

외부 전극(40a)은 도 1에 도시한 바와 같이, 적층체(12)의 x축 방향의 정방향측의 면을 덮도록 설치되어 있다. 또한, 외부 전극(40b)은 적층체(12)의 x축 방향의 부방향측의 면을 덮도록 설치되어 있다. 또한, 외부 전극(40a, 40b)의 재료는, Au, Ag, Pd, Cu, Ni 등의 도전성 재료이다. 또한, 전술한 바와 같이, 외부 전극(40a, 40b)은, 인덕터 도체층(30a, 30b)의 양단부와 접속되어 있다. 이에 의해, 인덕터 도체층(30a, 30b)은, 외부 전극(40a, 40b) 사이에 있어서 병렬 접속되어 있고, 1개의 인덕터를 구성하고 있다.

(적층 인덕터의 제조 방법)

이상과 같이 구성된 적층 인덕터(10)의 제조 방법에 대해 이하에 설명한다. 또한, 이하에서는, 1개의 적층 인덕터(10)에 대해 설명하지만, 실제로는, 미소성(unsintered)의 복수의 적층체(12)가 연결된 마더 적층체(mother laminate)를 제작하고, 마더 적층체를 커트한 후에 외부 전극(40a, 40b)을 형성하여, 복수의 적층 인덕터(10)를 얻는다. 도 4 및 도 5는 제조 도중에 있어서의 적층 인덕터(10)의 단면도이다. 또한, 세라믹 그린 시트의 적층 방향을 z축 방향이라고 하고, z축 방향으로부터 평면에서 볼 때에, 완성 후의 적층 인덕터(10)의 긴 변을 따른 방향을 x축 방향이라고 정의한다. 또한, z축 방향으로부터 평면에서 볼 때에, 완성 후의 적층 인덕터(10)의 짧은 변을 따른 방향을 y축 방향이라고 정의한다. 또한, x축, y축 및 z축은 서로 직교하고 있다.

우선, 절연체층(20a∼20e, 20g∼20k)으로 될 세라믹 그린 시트를 준비한다. 구체적으로는, 산화제2철(Fe₂0₃), 산화아연(ZnO) 및 산화니켈(NiO)을 소정의 비율로 칭량한 후, 각각의 재료를 원재료로서 볼 밀에 투입하고, 습식 조합을 행한다. 얻어진 혼합물을 건조하고 나서 분쇄하고, 얻어진 분말을 예비 소결한다. 얻어진 예비 소결 분말을 볼 밀에 의해 습식 분쇄한 후, 건조하고 나서 해소하여, 자성체 분말을 얻는다.

얻어진 자성체 분말에 대해 결합제(아세트산 비닐, 수용성 아크릴 등)와 가소제, 습윤제, 분산제를 첨가하여 볼 밀에 의해 혼합을 행하고, 그 후, 감압에 의해 탈포를 행한다. 얻어진 세라믹 슬러리를 닥터 블레이드법에 의해, 캐리어 시트 상에 시트 형상으로 형성하여 건조시키고, 절연체층(20a∼20e, 20g∼20k)으로 될 세라믹 그린 시트를 제작한다.

또한, 절연체층(20a∼20e, 20g∼20k)으로 될 세라믹 그린 시트의 준비와 병행하여, 절연체층(20f)으로 될 세라믹 그린 시트를 준비한다. 절연체층(20f)으로 될 세라믹 그린 시트의 제작 공정은, 원재료가 붕규산 글래스 및 세라믹 필러인 점을 제외하고, 절연체층(20a∼20e, 20g∼20k)으로 될 세라믹 그린 시트를 제작하는 공정과 기본적으로 동일하기 때문에, 여기서의 설명은 생략한다.

다음으로 절연체층(20e, 20f)으로 될 세라믹 그린 시트의 표면 상에, Au, Ag, Pd, Cu, Ni 등을 주성분으로 하는 도전성 페이스트를, 스크린 인쇄나 포토리소그래피법에 의해 도포하고, 건조시켜 인덕터 도체층(30a, 30b)을 형성한다.

이어서, 절연체층(20a∼20k)으로 될 세라믹 그린 시트를 이 순서대로 배열되도록 적층·압착하여, 미소성의 마더 적층체를 얻는다. 그 후, 미소성의 마더 적층체를 정수압 프레스 등에 의해 가압하여 본 압착을 행한다.

또한, 각 세라믹 그린 시트를 적층하면, 도 4에 도시한 바와 같이, 마더 적층체에 있어서의 인덕터 도체층(30a, 30b)이 형성되어 있는 영역의 z방향의 두께는, 인덕터 도체층(30a, 30b)이 형성되어 있지 않은 영역의 z축 방향의 두께보다도 인덕터 도체층(30a, 30b)의 두께의 분만큼 두꺼워진다. 또한, 인덕터 도체층(30a, 30b)은, 세라믹 그린 시트보다도 단단하다. 따라서, 이 상태에서 마더 적층체에 가압 처리가 실시되면, 도 5에 도시한 바와 같이, 마더 적층체에 있어서의 인덕터 도체층(30a, 30b)이 형성되어 있는 영역의 세라믹 그린 시트가 크게 찌부러진다. 단, 도 5에 도시한 바와 같이, 인덕터 도체층(30a, 30b)이 형성되어 있는 영역과 인덕터 도체층(30a, 30b)이 형성되어 있지 않은 영역과의 경계에 있어서의 마더 적층체의 z축 방향의 두께는, 연속적으로 변화한다. 그로 인해, 인덕터 도체층(30a, 30b)의 y축 방향의 양단부는, 인덕터 도체층(30a, 30b)의 y축 방향의 중앙보다도 크게 찌부러진다.

또한, 인덕터 도체층(30a, 30b)은, 인덕터 도체층(30a, 30b)보다도 얇은 절연체층(20f)으로 될 세라믹 그린 시트를 사이에 두고 대향하고 있다. 여기서, 절연체층(20f)이 가압 처리에 의해 찌부러지는 양은, 절연체층(20f)의 두께에 의해 정해지고, 절연체층(20f)의 두께는, 인덕터 도체층(30a, 30b)의 두께보다 얇다. 따라서, 절연체층(20f)이 찌부러지는 양은, 인덕터 도체층(30a, 30b)의 두께에 비해 얼마되지 않는다. 그렇게 하면, 가압 처리에 의해, 절연체층(20f)은 거의 찌부러지지 않으므로, 인덕터 도체층(30a)은 z축 방향의 부방향측으로 매립되고, 인덕터 도체층(30b)은 z축 방향의 정방향측으로 매립된다. 결과적으로, 인덕터 도체층(30a)의 단면 형상은, z축 방향의 부방향측으로 볼록한 반타원형의 단면 형상을 이루고, 인덕터 도체층(30b)의 단면 형상은, z축 방향의 정방향측으로 볼록한 반타원형의 단면 형상을 이룬다. 즉, 인덕터 도체층(30a, 30b)의 단면 형상이, 전체적으로 타원 형상을 이루게 된다.

이어서, 마더 적층체를 커트 날에 의해 소정 치수의 적층체(12)로 커트한다. 그 후, 미소성의 적층체(12)에, 탈 바인더 처리 및 소성을 실시한다. 탈 바인더 처리는, 예를 들어 저산소 분위기 중에 있어서 500℃에서 2시간의 조건으로 행한다. 소성은, 예를 들어 800℃∼900℃에서 2.5시간의 조건으로 행한다.

이어서, 외부 전극(40a, 40b)을 형성한다. 우선, Ag을 주성분으로 하는 도전성 재료로 이루어지는 전극 페이스트를 적층체(12)의 측면에 도포한다. 이어서, 도포한 전극 페이스트를 약 800℃의 온도에서 1시간의 조건으로 베이킹한다. 이에 의해, 외부 전극(40a, 40b)의 기초 전극이 형성된다.

마지막으로, 기초(base) 전극의 표면에 Ni/Sn 도금을 실시한다. 이에 의해, 외부 전극(40a, 40b)이 형성된다. 이상의 공정에 의해, 적층 인덕터(10)가 완성된다.

(효과)

적층 인덕터(10)에 의하면, 자기 포화에 의한 인덕턴스 값의 저하를 억제하는 것이 가능하다. 구체적으로는, 도 3에 도시한 바와 같이, 인덕터 도체층(30a, 30b)에 전기가 흘렀을 때에 발생하는 자력선(H)은, 인덕터 도체층(30a, 30b)의 주위를 따르도록 형성된다. 또한, 인덕터 도체층(30a, 30b)을 조합한 단면 형상은, 전체적으로 타원 형상을 이루고 있다. 즉, 인덕터 도체층(30a, 30b)을 조합한 단면 형상에는 코너가 없다. 따라서, 적층 인덕터(10)에서는, 코너 부분에 자속이 집중되는 일 없이, 자기 포화를 억제할 수 있다. 결과적으로, 적층 인덕터(10)에 의하면, 자기 포화에 의한 인덕턴스 값의 저하를 억제하는 것이 가능하다.

또한, 적층 인덕터(10)에서는, 상술한 바와 같이, 코너 부분에 자속이 집중되기 어려우므로, 자력선이, 인덕터 도체층(30a, 30b)의 주위를 원활하게 주회할 수 있다. 이에 의해, 적층 인덕터(10)에서는, 전류가 대량으로 유입되기 전의 인덕턴스 값, 소위 초기의 인덕턴스 값을 크게 할 수 있다.

또한, 적층 인덕터(10)에서는, 절연체층(20f)의 두께가, 인덕터 도체층(30a, 30b)의 두께보다도 얇다. 이에 의해, 적층 인덕터(10)에서는, 인덕턴스 값의 저하를 억제하고 있다. 구체적으로는, 가령, 절연체층(20f)의 두께가, 인덕터 도체층(30a, 30b)보다도 두꺼운 경우에는, 인덕터 도체층(30a)과 인덕터 도체층(30b)과의 거리가 커진다. 그렇게 하면, 도 6에 도시한 바와 같이, 적층체 내를 주회하는 자력선(H)이, 적층체(12)의 z축 방향의 정부 양측의 단부면 부근에 밀집해 버린다. 한편, 적층 인덕터(10)에서는, 절연체층(20f)의 두께가, 인덕터 도체층(30a, 30b)의 두께보다도 얇다. 이에 의해, 도 3에 도시한 바와 같이, 인덕터 도체층(30a, 30b) 각각에 발생한 자력선(H)이, 적층체(12)의 z축 방향의 정부 양측의 단부면 부근에 밀집하는 일이 없으므로, 결과적으로, 인덕턴스 값의 저하를 억제할 수 있다.

그런데, 절연체층(20f)의 두께가, 인덕터 도체층(30a, 30b)의 두께보다도 얇음으로써, 인덕터 도체층(30a, 30b)의 단면 형상이, 전체적으로 타원 형상을 이루기 쉬워진다. 구체적으로는, 적층 인덕터(10)의 제조 과정에 있어서, 인덕터 도체층(30a, 30b)은, 인덕터 도체층(30a, 30b)보다도 얇은 절연체층(20f)으로 될 세라믹 그린 시트를 사이에 두고 대향하고 있다. 여기서, 세라믹 그린 시트의 압착 공정에 있어서, 절연체층(20f)이 가압 처리에 의해 찌부러지는 양은, 절연체층(20f)의 두께에 의해 정해진다. 또한, 절연체층(20f)의 두께가 인덕터 도체층(30a, 30b)의 두께보다 얇다. 따라서, 절연체층(20f)이 찌부러지는 양은, 인덕터 도체층(30a, 30b)의 두께에 비해 얼마되지 않는다. 그렇게 하면, 가압 처리에 의해, 절연체층(20f)은 거의 찌부러지지 않으므로, 인덕터 도체층(30a)은 z축 방향의 부방향측으로 매립되고, 인덕터 도체층(30b)은 z축 방향의 정방향측으로 매립된다. 결과적으로, 인덕터 도체층(30a)의 단면 형상은, z축 방향의 부방향측으로 볼록한 반타원형의 단면 형상을 이루고, 인덕터 도체층(30b)의 단면 형상은, z축 방향의 정방향측으로 볼록한 반타원형의 단면 형상을 이룬다. 즉, 인덕터 도체층(30a, 30b)의 단면 형상이, 전체적으로 타원 형상을 이루게 된다. 이상으로부터, 절연체층(20f)의 두께가, 인덕터 도체층(30a, 30b)의 두께보다도 얇음으로써, 인덕터 도체층(30a, 30b)의 단면 형상이, 전체적으로 타원 형상을 이루기 쉬워진다.

또한, 적층 인덕터(10)에서는, 인덕터 도체층(30a, 30b)의 층간에 절연체층(20f)(소정의 절연체층)이 위치하고 있다. 또한, 절연체층(20f)은 비자성 재료이기 때문에, 자성 재료로 구성되어 있는 절연체층(20a∼20e, 20g∼20k)보다도 투자율이 낮다. 이에 의해, 인덕터 도체층(30a, 30b)에 전류가 흘렀을 때에 발생하는 자력선(H)은, 도 3에 도시한 바와 같이, 적층체(12)의 y축 방향으로 넓어지도록 형성되어 있다. 즉, 인덕터 도체층 사이에 비자성체층을 삽입함으로써, 폐자로(closed magnetic circuit)였던 자력선의 경로가 개자로(open magnetic circuit)로 되어 있다. 따라서, 적층 인덕터(10)에서는, 절연체층(20f)이 절연체층(20a∼20e, 20g∼20k)의 투자율인 경우와 비교하여, 자기 포화되기 어려워진다. 이에 의해, 적층 인덕터(10)에서는, 자기 포화에 의한 인덕턴스 값의 저하를 보다 효과적으로 억제하는 것이 가능하다.

이 외에, 적층 인덕터(10)에 의하면, 응력 집중에 의한 크랙의 발생을 억제할 수 있다. 구체적으로는, 인덕터 도체층(30a, 30b)을 조합한 단면 형상은, 전체적으로 타원 형상을 이루고 있다. 따라서, 인덕터 도체층(30a, 30b)의 단면 형상의 코너의 개수는, 전자 부품(500)의 내부 전극(508a∼508e)에 있어서의 직사각 형상을 이룬 단면 형상의 코너의 개수와 비교하여 적다. 따라서, 적층 인덕터(10)에서는, 전자 부품(500)과 비교하여, 응력이 집중되는 개소가 적다. 결과적으로, 적층 인덕터(10)에서는, 응력 집중에 의한 크랙의 발생을 억제할 수 있다.

또한, 적층 인덕터(10)의 인덕터 도체층(30a, 30b)은, 절연체층(20f, 20e) 상에 페이스트 상태의 도전성 재료가 도포되어 형성되어 있다. 이에 의해, 인덕터 도체층(30a, 30b)을 철사 형상의 선재로 형성한 경우와 비교하여, 소성 후에 있어서의 적층 인덕터(10)의 균열이나 크랙이 억제된다. 구체적으로는, 인덕터 도체층(30a, 30b)을 선재로 형성한 경우, 선재에는 바인더 등은 포함되어 있지 않다. 따라서, 인덕터 도체층(30a, 30b)을 선재로 형성한 경우에, 적층체(12)의 탈 바인더 처리 및 소성을 행하면, 인덕터 도체층(30a, 30b)이 수축하지 않고, 절연체층(20a∼20k)만이 수축한다. 그리고, 인덕터 도체층(30a, 30b)과 절연체층(20a∼20k)의 수축률의 차에 의한 응력이, 적층체(12) 내에서 발생한다. 이에 의해, 적층 인덕터(10)에 균열이나 크랙이 발생한다. 한편, 인덕터 도체층(30a, 30b)을 페이스트 상태의 도전성 재료를 도포함으로써 형성한 경우에는, 탈 바인더 처리 및 소성 전에 있어서, 인덕터 도체층(30a, 30b)은, 바인더 등을 포함하는 페이스트 상태이다. 따라서, 적층체(12)의 탈 바인더 처리 및 소성시에, 인덕터 도체층(30a, 30b)은, 절연체층(20a∼20k)과 함께 수축한다. 결과적으로, 인덕터 도체층(30a, 30b)과 절연체층(20a∼20k)과의 수축률의 차에 의한 응력의 발생이 억제된다. 따라서, 적층 인덕터(10)에서는, 인덕터 도체층(30a, 30b)이 페이스트 상태의 도전성 재료를 도포하는 것에 의해 형성되어 있음으로써, 소성 후에 있어서의 균열이나 크랙이 억제된다.

(실험)

본 발명의 발명자는, 적층 인덕터(10)가 발휘하는 효과를 명확한 것으로 하기 위해 시뮬레이션에 의한 실험을 행하였다. 보다 상세하게는, 적층 인덕터(10)를 제1 샘플로서 제작하였다. 또한, 도 7에 도시한 바와 같이, 적층 인덕터(10)에 있어서의 인덕터 도체층(30a, 30b)의 단면 형상을 직사각 형상으로 한 인덕터 도체층(30a', 30b')을 갖는 적층 인덕터(100)를 제2 샘플로서 제작하였다. 또한, 각 샘플의 크기는, 3.2㎜×2.5㎜×2.0㎜이다. 또한, 제1 샘플 및 제2 샘플에 있어서의 도체층의 폭은 전부 640㎛이다. 단, 제1 샘플의 도체층의 두께를 93㎛로 하고, 제2 샘플의 도체층의 두께를 73㎛로 함으로써, 제1 샘플 및 제2 샘플의 도체층의 단면적을 동등하게 하고 있다.

실험에서는, 제1 및 제2 샘플에 전류를 인가하고, 각 샘플의 인덕턴스 값의 주파수 특성을 측정하였다. 도 8은 제1 및 제2 샘플에 있어서, 제1 실험을 행하였을 때의 결과를 나타낸 그래프이다. 도 8에서는, 종축은, 인덕턴스 값(H)을 나타내고 있고, 횡축은, 주파수(㎐)를 나타내고 있다.

실험에서는, 도 8에 나타내는 바와 같이, 제1 샘플의 인덕턴스 값이, 제2 샘플의 인덕턴스 값보다도 높은 값을 나타내고 있는 것을 알 수 있다. 이것은, 인덕터 도체층(30a, 30b)을 조합한 단면 형상이 타원 형상을 이루고 있음으로써, 자기 포화가 억제되고, 결과적으로, 인덕턴스 값의 저하가 억제된 것을 나타낸다.

(다른 실시예)

또한, 본 발명에 따른 인덕터는 상기 실시예로 한정되는 것은 아니고, 그 요지의 범위 내에서 다양하게 변경할 수 있다. 즉, 절연체층의 재질, 형상이나 사이즈는 용도에 따라 적절히 선택하면 된다. 또한, 인덕터 도체층의 재질, 형상이나 사이즈에 대해서도, 그 요지의 범위 내에서 용도에 따라 적절히 선택하면 된다. 예를 들어, 인덕터 도체층의 층수는, 2층으로 한정되지 않고, 3층 또는 그 이상의 층수이어도 된다.

또한, 상기 실시예에 있어서 인덕터 도체층(30a, 30b)은, 직선 형상을 이루고 있지만, 예를 들어 사행한 미앤더 형상을 이루고 있어도 된다.

이상과 같이, 본 발명은 적층 인덕터에 유용하고, 특히, 자기 포화에 의한 인덕턴스 값의 저하를 억제할 수 있는 점에서 우수하다.

10 : 적층 인덕터
12 : 적층체
20a∼20k : 절연체층
20f : 소정의 절연체층
30a, 30b : 인덕터 도체층

Claims

복수의 절연체층이 적층되어 이루어지는 적층체와,
상기 적층체 내에 배치되고, 병렬 접속되어 있는 복수의 인덕터 도체층
을 구비하고,
상기 복수의 인덕터 도체층을 통과하는 전류의 방향과 직교하는 단면에 있어서, 상기 복수의 인덕터 도체층의 단면 형상은 전체적으로 타원 형상을 이루고 있는 것
을 특징으로 하는 적층 인덕터.
제1항에 있어서,
상기 복수의 인덕터 도체층의 층간에는 소정의 절연체층이 배치되고,
상기 소정의 절연체층의 투자율은 상기 복수의 절연체층에 포함되는 상기 소정의 절연체층 이외의 절연체층의 투자율보다도 낮은 것
을 특징으로 하는 적층 인덕터.
제1항 또는 제2항에 있어서,
상기 복수의 인덕터 도체층의 층간에는 소정의 절연체층이 포함되고,
상기 소정의 절연체층의 두께는 상기 인덕터 도체층의 두께보다도 얇은 것
을 특징으로 하는 적층 인덕터.