KR20140107602A - 에칭 방법 및 이에 사용되는 에칭액 - Google Patents

에칭 방법 및 이에 사용되는 에칭액 Download PDF

Info

Publication number
KR20140107602A
KR20140107602A KR1020147020728A KR20147020728A KR20140107602A KR 20140107602 A KR20140107602 A KR 20140107602A KR 1020147020728 A KR1020147020728 A KR 1020147020728A KR 20147020728 A KR20147020728 A KR 20147020728A KR 20140107602 A KR20140107602 A KR 20140107602A
Authority
KR
South Korea
Prior art keywords
group
nitrogen
etching
containing compound
compound
Prior art date
Application number
KR1020147020728A
Other languages
English (en)
Inventor
아츠시 미즈타니
히사미츠 토메바
카즈타카 타카하시
타다시 이나바
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20140107602A publication Critical patent/KR20140107602A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

불소 이온, 2개 이상의 질소 함유 구조단위를 갖는 질소 함유 화합물, 및 물을 함유하고, pH가 5 이하로 조정된 에칭액을 기판에 도포하는 공정; 및 상기 기판 중에 티탄 화합물을 에칭하는 공정을 갖는 에칭 방법.

Description

에칭 방법 및 이에 사용되는 에칭액{ETCHING METHOD AND ETCHING LIQUID USED THEREIN}
본 발명은 에칭 방법 및 이에 사용되는 에칭액에 관한 것이다.
전자 기기 및 광학 기기는 점점 고기능화되면서 소형화되고 있다. 이러한 상황에 있어서, 디바이스의 패키징에 관한 추가적인 소형화 및 고집적화가 진행되고, 그 설치 형태도 변화하고 있다. 구체적으로, LSI 및 IC 등의 칩을 접합하는 방법으로서, 와이어 접합법이 플립-칩법으로 광범위하게 변형되고 있다.
상기 플립-칩법에 있어서, 반도체칩의 외부 단자(접합 패드)와 배선 기판의 외부 단자는 범프 전극에 의해 전기적으로 접속되고, 상기 두 단자는 기계적으로 접합된다. 상기 방법은 반도체칩과 배선 기판의 설치뿐만 아니라, 반도체칩의 설치 또는 배선 기판의 설치에도 채용된다. 따라서, 플립-칩법은 종래의 와이어 접합법에서 요구되는 와이어 드로잉을 생략할 수 있다. 결과적으로, 설치 영역을 감소시킬 수 있고, 반도체 디바이스의 소형화를 실현시킬 수 있다.
범프 전극에는 일반적으로 땜납이 사용된다. 땜납은 도금법, 인쇄법, 또는 증착법에 의해 형성된다. 한편, 하부 범프 금속막(이하에, 간단히 "UBM막"이라 함)은 반도체칩의 외부 단자 상에 미리 형성된다. 결과적으로, 상기 범프 전극은 UBM막 상에 형성된다.
상기 UBM막은 도금법 또는 스퍼터링법에 의한 막 형성 후에 상기 형성된 막의 초과부를 에칭함으로써 형성해도 좋다. 또는, 막 형성 후에 범프를 형성한 후에 마스크로서 범프를 사용하여 에칭을 행해도 좋다. 일반적으로 상기 UBM막은 티탄의 단층 구조, 또는 티탄과 다른 금속으로 이루어지는 적층 구조를 갖는다. 따라서, 상기 에칭에 있어서의 티탄에 대한 박리성이 높은 불소계 약액이 자주 채용된다. 한편, 상기 에칭 공정에 있어서의 티탄 이외의 금속에 대한 부식의 방지가 요구된다. 상기 관점에서, 약액에 각종 첨가제를 첨가하는 것이 제안되고 있다(예를 들면, 특허문헌 1 및 2).
JP-A-2005-232559("JP-A"는 미심사 일본 특허 출원 공개를 의미함) WO2008/098593 팸플릿
본 발명은 상술한 UBM막으로 대표되는 기판의 티탄 화합물을 고속으로 정확하게 제거할 수 있으면서 상기 에칭액이 알루미늄 등의 부식을 억제 또는 방지할 수 있는 에칭액의 제공, 및 상기 에칭액을 사용한 에칭 방법의 제공을 목적으로 한다.
본 발명에 의하면, 이하의 수단이 제공된다:
[1] 불소 이온, 2개 이상의 질소 함유 구조단위를 갖는 질소 함유 화합물, 및 물을 포함하고, pH가 5 이하로 조정된 에칭액을 기판에 도포하는 공정; 및
상기 기판 중에 티탄 화합물을 에칭하는 공정을 갖는 것을 특징으로 하는 에칭 방법.
[2] 상기 [1]에 있어서, 상기 질소 함유 화합물의 분자량은 300~20,000인 것을 특징으로 하는 에칭 방법.
[3] 상기 [1] 또는 [2]에 있어서, 상기 질소 함유 구조단위는 하기 일반식(a-1)~(a-10)으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 에칭 방법.
Figure pct00001
[일반식 중, *는 결합 위치를 나타내고; Ra는 수소 원자, 알킬기, 알케닐기, 아릴기, 또는 헤테로아릴기를 나타내고; La는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lb는 단일 결합, 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lc는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; n은 0 이상의 정수를 나타내고; Ra, Rc, 및 La가 각각 1개를 초과하여 존재하는 경우, 복수의 Ra, 복수의 Rc, 및 복수의 La는 각각 서로 같거나 달라도 좋고; 복수의 Ra 및 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
[4] 상기 [1] 또는 [2]에 있어서, 상기 질소 함유 화합물은 하기 일반식(b)으로 나타내어지는 화합물인 것을 특징으로 하는 에칭 방법.
Rc 2N-[Ld-N(Rc)]m-Ld-NRc 2 (b)
[식 중, Ld는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; m은 1 이상의 정수를 나타내고; 복수의 Rc 및 복수의 Ld는 각각 서로 같거나 달라도 좋고; 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
[5] 상기 [1] 또는 [2]에 있어서, 상기 질소 함유 화합물은 폴리에틸렌이민, 폴리알릴아민, 폴리비닐아민, 폴리디알릴아민, 폴리메틸디알릴아민, 또는 폴리디메틸디알릴암모늄염인 것을 특징으로 하는 에칭 방법.
[6] 상기 [1] 내지 [5] 중 어느 하나에 있어서, 상기 질소 함유 화합물의 짝산의 pKa는 5 이상인 것을 특징으로 하는 에칭 방법.
[7] 상기 [1] 내지 [6] 중 어느 하나에 있어서, 상기 불소 이온의 공급원으로서 작용하는 기질은 HF, HPF6, HBF4, H2SiF6, 및 그 염으로 이루어지는 군으로부터 선택되는 하나인 것을 특징으로 하는 에칭 방법.
[8] 상기 [1] 내지 [7] 중 어느 하나에 있어서, 상기 불소 이온의 농도는 0.1질량%~10질량%의 범위내로 조정되고, 상기 질소 함유 화합물의 농도는 0.00001질량%~10질량%의 범위내로 조정되는 것을 특징으로 하는 에칭 방법.
[9] 기판에 도포되어 상기 기판에 함유되는 티탄 화합물을 에칭하기 위한 에칭액으로서:
불소 이온;
2개 이상의 질소 함유 구조단위를 갖는 질소 함유 화합물, 및
물을 갖고,
pH가 5 이하로 조정되는 것을 특징으로 하는 에칭액.
[10] 상기 [9]에 있어서, 상기 질소 함유 화합물의 분자량은 300~20,000인 것을 특징으로 하는 에칭액.
[11] 상기 [9] 또는 [10]에 있어서, 상기 질소 함유 구조단위는 하기 일반식(a-1)~(a-10)으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 에칭액.
Figure pct00002
[일반식 중, *는 결합 위치를 나타내고; Ra는 수소 원자, 알킬기, 알케닐기, 아릴기, 또는 헤테로아릴기를 나타내고; La는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lb는 단일 결합, 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lc는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; n은 0 이상의 정수를 나타내고; Ra, Rc, 및 La가 각각 1개를 초과하여 존재하는 경우, 복수의 Ra, 복수의 Rc, 및 복수의 La는 각각 서로 같거나 달라도 좋고; 복수의 Ra 및 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
[12] 상기 [9] 또는 [10]에 있어서, 상기 질소 함유 화합물은 하기 일반식(b)으로 나타내어지는 화합물인 것을 특징으로 하는 에칭액.
Rc 2N-[Ld-N(Rc)]m-Ld-NRc 2 (b)
[식 중, Ld는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; m은 1 이상의 정수를 나타내고; 복수의 Rc 및 복수의 Ld는 각각 서로 같거나 달라도 좋고; 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
[13] 상기 [9] 또는 [10]에 있어서, 상기 질소 함유 화합물은 폴리에틸렌이민, 폴리알릴아민, 폴리비닐아민, 폴리디알릴아민, 폴리메틸디알릴아민, 또는 폴리디메틸디알릴암모늄염인 것을 특징으로 하는 에칭액.
[14] 상기 [9] 내지 [13] 중 어느 하나에 있어서, 상기 질소 함유 화합물의 짝산의 pKa는 5 이상인 것을 특징으로 하는 에칭액.
(발명의 효과)
본 발명의 에칭액 및 상기 에칭액을 사용하는 에칭 방법은 상술한 UBM막으로 대표되는 기판의 티탄 화합물을 고속에서 정확하게 제거할 수 있고, 또한 알루미늄 등의 부식을 억제 또는 방지할 수 있다.
본 발명의 기타 및 추가 특징, 및 이점은 첨부 도면을 적절하게 참조하여 이하의 설명으로부터 보다 명백해질 것이다.
도 1은 플립-칩법에 있어서의 땜납 범프 주변의 가공의 예를 모식적으로 나타내는 단면도이다.
본 발명의 에칭액은 불소 이온, 특정 질소 함유 화합물, 및 물을 함유하고, 상기 에칭액의 pH는 5 이하로 조정되어 있다. 상기 에칭액에 의해, 티탄 화합물의 우수한 에칭성이 달성되면서, 알루미늄의 양호한 내부식성이 발현된다. 이러한 작용이 발휘되는 이유는 정확하게 알려져 있지 않지만, 상기 특정 질소 함유 화합물이 산성 환경하에서 양이온성 물질의 성질을 갖고, 알루미늄의 표면 상에 특유의 보호막이 형성되기 때문이라고 추정된다. 이하에, 본 발명을 그 바람직한 실시예에 의거하여 상세하게 설명한다.
[UBM의 에칭]
우선, 에칭액의 설명 전에 UBM막의 에칭 형태를 설명한다. 도 1은 본 발명의 바람직한 실시형태인 UBM의 에칭 실시형태를 모식적으로 나타내는 단면도이다(해칭은 생략함). 본 실시형태에 있어서, UBM막은 티탄으로 이루어진다. 본 발명에 있어서의 에칭의 대상은 티탄으로 제한되지 않지만, 티탄을 함유하는 물질이어도 좋다. 예를 들면, 이러한 물질은 티탄과 다른 원자로 이루어지는 합금 또는 복합 화합물이어도 좋다. 상기 티탄 화합물의 예로는 Ti, Ti-W, 및 Ti-Cu를 들 수 있다. 또한, 상기 UBM막은 도면에 나타낸 바와 같이 단층이어도 좋고, 또는 2개 이상의 층이 적층된 복층이어도 좋다. 한편, 보호되는 알루미늄에 대해서 일반적으로 금속 알루미늄이 대상이 되지만, 보호 대상은 알루미늄 합금 또는 알루미늄 복합 화합물이어도 좋다.
도 1(a)는 에칭 전의 상태를 나타낸다. 티탄층은 패시베이션막을 덮도록 패시베이션막 상에 확산되어 배치된다. 한편, 상기 티탄층 상에 에칭액을 도포함으로써, 노출된 티탄부를 제거하여 도 1(b)에 나타낸 상태로 만든다. 상기 공정에 의해, 면 방향으로 티탄을 통한 전기 접속이 끊어지고, 두께 방향으로 Ti-Cu-Ni-Sn/Ag(SnPb)의 순서대로 외부를 향해서 부분적으로 전도가 확보된 상태를 야기한다. 또한, 땜납막(Sn/Ag 또는 Sn/Pb)을 통해서 땜납 전기 접속을 행함으로써 반도체 등의 설치를 행할 수 있다. 상기 UBM막의 두께는 특별히 제한되지 않지만, 충분한 전도를 확보하고, 적합한 에칭 효과를 달성하는 관점으로부터 바람직하게는 1~10㎛, 보다 바람직하게는 1~5㎛이다.
이 때, 기판의 다른 부분에서는 회로 배선 등을 구성하는 알루미늄의 표면이 자주 노출된다. 상술한 바와 같이 에칭액으로 공정을 행하는 경우, 불가피하게 상기 알루미늄 표면에 에칭액이 도달하여 영향을 미치는 경우가 있다. 특히, 불소계 약액은 알루미늄에 심각한 손상을 발생시키고(후술하는 비교예 참조), 알루미늄의 부식 및 손상은 디바이스의 제조 품질에 있어서의 문제를 발생시킬 수 있다. 본 발명에 의하면, 알루미늄의 부식을 효과적으로 억제 또는 방지할 수 있다(후술하는 실시예 참조). 또한, 본 발명은 필요에 따라 상기 에칭액이 상기 땜납막(Sn/Ag 또는 Sn/Pb)에 대해서도 양호한 보호성을 발현하게 할 수 있다.
[에칭액]
본 발명의 에칭액은 불소 이온, 특정 질소 함유 화합물, 및 물을 함유한다. 이하에, 각 성분을 설명한다.
(불소 이온)
본 발명의 에칭액은 불소 이온을 함유한다. 즉, 상기 에칭액은 액중에서 불소 이온을 발생하는 성분을 함유한다. 상기 불소 이온의 공급원으로서 작용하는 기질은 특별히 제한되지 않는다. 여기서, 이것을 불산 화합물이라 하며, 계내에서 불소 이온(F-)을 발생하는 화합물을 의미하고, 그 예로는 불산(불화 수소산) 및 그 염을 들 수 있다. 구체적으로, 상기 불산 화합물의 예로는 불산, 알칼리 금속 플루오라이드(NaF, KF 등), 아민히드로플루오라이드(모노에틸아민히드로플루오라이트, 트리에틸아민트리히드로플루오라이드 등), 피리딘히드로플루오라이드, 암모늄플루오라이드, 제 4 급 알킬암모늄플루오라이드(테트라메틸암모늄플루오라이드, 테트라-n-부틸암모늄플루오라이드 등), H2SiF6, HBF4, 및 HPF6을 들 수 있고, 상기 불산 화합물은 불산, 알칼리 금속 플루오라이드, 암모늄플루오라이드, 제 4 급 알킬암모늄플루오라이드, HBF4, HPF6, 및 그 염으로부터 선택되는 것이 바람직하고, 특히 불산(HF), HBF4, HPF6, 및 그 염으로부터 선택되는 것이 보다 바람직하다.
상기 불소 이온은 에칭액의 총 질량에 대하여 바람직하게는 0.1질량% 이상, 보다 바람직하게는 0.3질량% 이상의 농도로 함유된다. 상기 농도가 상술한 하한값 이상으로 조절되는 경우, 높은 에칭 속도를 확보할 수 있다. 한편, 함유되는 불소 이온의 상한값은 바람직하게는 10질량% 이하, 보다 바람직하게는 5질량% 이하이다. 상기 농도가 상술한 상한값 이하로 조절되는 경우, 충분한 에칭 속도를 확보하면서 알루미늄의 부식 방지를 달성할 수 있다.
(특정 질소 함유 화합물)
본 발명에 있어서, 적어도 2개의 질소 함유 구조단위를 갖는 질소 함유 화합물이 사용된다. 이에 의해, 불소에 의한 에칭 효과를 완전하게 유지하면서 알루미늄에 대한 높은 부식 방지 효과를 발휘할 수 있다.
예를 들면, 상기 특정 질소 함유 화합물은 제 1 급, 제 2 급, 제 3 급, 또는 제 4 급 아민 관능기 또는 그 2종 이상을 함유하는 폴리아민이어도 좋다. 고분자 전해질은 친수성(질소 함유) 상단기와 소수성 말단기를 갖는 양이온성 계면활성제이어도 좋다. 상기 고분자 전해질은 바람직하게는 아민, 아미드, 이미드, 이민, 알킬아민, 및 아미노알콜로 이루어지는 군으로부터 선택되는 하나를 함유하는 하나 또는 복수의 반복단위를 함유한다. 상기 고분자 전해질은 상술한 반복단위만을 함유하는 폴리머 또는 코폴리머이어도 좋고, 또는 하나 또는 복수의 이들 반복단위를 다른(바람직하게는 비이온성) 반복단위, 예를 들면 에틸렌옥시드, 프로필렌옥시드, 스티렌, 및 그 혼합물과 조합하여 함유하는 코폴리머이어도 좋다. 상기 비이온성 반복단위는 양전하 고분자 전해질 중에 존재하고, 착화 반복단위 사이에 입체 관계를 도입할 수 있다. 상기 고분자 전해질 중에 존재하는 비이온성 반복단위수는 총 반복단위수에 대하여 99% 이하(예를 들면, 95%)이다. 상기 고분자 전해질 중에 존재하는 비이온성 반복단위수는 총 반복단위수에 대하여 바람직하게는 90% 이하(예를 들면, 85%)이다. 또한, 상기 고분자 전해질은, 예를 들면 알콜, 포스폰산, 포스포네이트, 술페이트, 술폰산, 술포네이트, 포스페이트, 카르복실산, 카르복실레이트, 및 그 혼합물을 포함하는 관능기를 함유하는 다른 반복기와 상술한 반복단위를 조합하여 함유하는 코폴리머이어도 좋다. 상기 고분자 전해질은 호모 폴리머, 랜덤 코폴리머, 교차 코폴리머, 주기 코폴리머, 블록 코폴리머(예를 들면, AB, ABA, ABC 등), 그래프트 코폴리머, 또는 콤 코폴리머이어도 좋다.
또한, 상기 질소 함유 구조단위는 바람직하게는 하기 일반식(a-1)~(a-10)으로부터 선택된다.
Figure pct00003
·Ra
Ra는 수소 원자, 알킬기, 알케닐기, 아릴기, 또는 헤테로아릴기를 나타낸다. 그 바람직한 예로는 이하의 치환기(T)의 예를 들 수 있다. 이들 중에, Ra는 바람직하게는 수소 원자 또는 메틸기이다.
·La
La는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타낸다. 이들 중에, 알킬렌기 및 카르보닐기가 바람직하고, 메틸렌기, 에틸렌기, 프로필렌기, 및 카르보닐기가 보다 바람직하고, 메틸렌기 및 에틸렌기가 더욱 바람직하고, 메틸렌기가 특히 바람직하다.
·Lb
Lb는 단일 결합, 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타낸다. 단일 결합 이외의 연결기로서 바람직한 예로는 상기 La의 예를 들 수 있다. 이들 중에, 단일 결합, 메틸렌기, 및 에틸렌기가 바람직하다.
·Lc
Lc는 알킬렌기, 카르보닐기, 아미노기(-NR-: R은 수소 또는 알킬기), 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타낸다. 이들 중에, 알킬렌기가 바람직하고, 탄소수 2~8개의 아미노기가 개재되어도 좋은 알킬기가 바람직하다.
·Rc
Rc는 수소 원자 또는 알킬기를 나타낸다. 상기 알킬기의 바람직한 예로는 이하의 치환기(T)의 예를 들 수 있다. 이들 중에, Rc는 보다 바람직하게는 수소 원자 또는 메틸기를 나타낸다.
·n
n은 0 이상의 정수를 나타낸다. n의 상한은 각 환상 구조의 치환가능 위치의 수이다. 예를 들면, 일반식(a-5) 및 (a-6) 중, 치환가능 위치의 수는 4개이고, 일반식(a-8) 및 (a-9) 중, 치환가능 위치의 수는 3개이다.
Ra, Rc, 및 La가 각각 1개를 초과하여 존재하는 경우, 복수의 Ra, 복수의 Rc, 및 복수의 La는 각각 서로 같거나 달라도 좋다. 복수의 Ra 및 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다. 모든 경우에 있어서의 환 형성을 명시하지는 않지만, 인접하는 치환기 또는 연결기는 본 발명의 효과를 손상시키지 않는 범위내에서 서로 결합하여 환을 형성해도 좋다.
또한, 상기 질소 함유 화합물은 바람직하게는 하기 일반식(b)으로 나타내어지는 수지이다.
Rc 2N-[Ld-N(Rc)]m-Ld-NRc 2 (b)
일반식(b) 중, Rc는 상술한 Rc와 동일한 의미를 갖는다. m은 1 이상의 정수를 나타내고, 바람직하게는 2~10의 정수이고, 보다 바람직하게는 3~6의 정수이다.
Ld는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타낸다. 이들 중에, 알킬렌기가 바람직하고, 보다 바람직하게는 메틸렌기, 에틸렌기, 프로필렌기이다.
복수의 Rc 및 복수의 Ld는 각각 서로 같거나 달라도 좋다. 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다.
상기 질소 함유 화합물은 바람직하게는 폴리에틸렌이민, 폴리알릴아민, 폴리비닐아민, 폴리디알릴아민, 폴리메틸디알릴아민, 또는 폴리디메틸디알릴암모늄염이다.
상기 질소 함유 화합물의 분자량은 바람직하게는 300~50,000, 보다 바람직하게는 300~20,000이다. 상기 분자량이 너무 큰 경우, 티탄의 에칭 성능이 현저하게 저하되기 때문에 바람직하지 않다.
본 발명에 있어서, 분자량이 1,000 미만인 저분자량 화합물의 경우, 분자량은 각종 분석에 의해 식별되는 구조로부터 산출되는 분자량으로서 정의된다. 분자량이 1,000 이상인 고분자량 화합물의 경우, 분자량은 이하의 측정법에 의해 얻어지는 분자량으로서 정의된다.
특별하게 언급하지 않는 한, 분자량 및 분산도는 GPC(겔 투과 크로마토그래피)법에 따른 측정에 의해 얻어지는 값으로서 정의된다. 분자량은 폴리스티렌 환산 중량 평균 분자량으로서 정의된다. GPC법에 사용되는 칼럼에 충전되는 겔은 바람직하게는 반복단위로서 방향족 화합물을 갖는 겔이고, 그 예로는 스티렌-디비닐벤젠 코폴리머를 포함하는 겔을 들 수 있다. 상기 칼럼은 바람직하게는 2~6개의 칼럼이 연결되는 형태로 사용한다. 사용되는 용제의 예로는 N-메틸피롤리돈, 아세토니트릴, 테트라히드로푸란, 포름아미드(첨가제로서 리튬브로마이드를 함유)를 들 수 있다. 측정은 바람직하게는 용제의 유속이 0.1~2㎖/분의 범위, 가장 바람직하게는 0.5~1.5㎖/분의 범위에서 행한다. 상기 범위내에서 측정을 행함으로써, 장치에 부하의 발생이 없으므로 측정을 더 효율적으로 행할 수 있다. 측정 온도는 특별히 언급하지 않는 한 40℃이다. 사용되는 칼럼 및 캐리어는 측정되는 고분자 화합물의 성질에 따라 적절히 선택할 수 있다.
특정 질소 함유 화합물에 있어서, 그 짝산의 pKa는 바람직하게는 5 이상, 보다 바람직하게는 6 이상이다. 그 상한은 특별히 제한되지 않지만, 실질적으로 14 이하이다.
여기서, 산해리 상수(pKa)는 수용액 중의 산해리 상수(pKa)를 나타내고, 예를 들면 Kagaku Binran(Chemical Handbook)(Ⅱ)(개정 4판, 1993년, The Chemical Society 편집, Maruzen Co., Ltd. 출판)에 기재된 것 중 어느 하나이다. 상기 산해리 상수의 값이 낮을수록 산 강도가 크다. 예를 들면, 수용액 중의 산해리 상수(pKa)는 무한 희석 수용액을 사용하여 25℃에서 산해리 상수를 측정함으로써 실측할 수 있다. 제 5 판 Jikken Kagaku Koza(The Chemical Society 편집, Maruzen Co., Ltd. 출판), Vol. 20-1, 65쪽에 기재된 바와 같이, 산해리 상수는 수용액의 전기 전도도의 pH 의존성으로부터 얻을 수 있다. 또한, 질소 함유 화합물이 폴리머인 경우, 산해리 상수는 상기 폴리머의 반복구조의 기초를 구성하는 질소 함유 모노머 화합물의 pKa에 의해 정의될 수도 있다. 이 경우, 2종 이상의 질소 함유 모노머가 공중합되는 경우, 산해리 상수는 상기 폴리머의 반복단위가 상기 폴리머에 가장 많이 함유되는 반복단위로부터 유래되는 질소 함유 모노머의 pKa로 나타내어질 수 있다.
상기 특정 질소 함유 화합물의 농도는 에칭액의 총 질량에 대하여 바람직하게는 0.00001질량%, 보다 바람직하게는 0.0001질량%이다. 상기 농도가 상술한 하한 이상으로 조절되는 경우, 알루미늄의 충분한 보호 성능을 실현시킬 수 있다. 한편, 함유되는 질소 함유 화합물의 상한은 바람직하게는 10질량% 이하, 보다 바람직하게는 5질량% 이하이다. 상기 농도가 상술한 상한 이하로 조절되는 경우, 불소 이온에 의한 에칭의 효과를 지나치게 방해하는 경우가 없이 양호한 에칭 속도를 확보할 수 있다.
이하에, 상기 특정 질소 함유 화합물의 구체예를 기재한다. 그러나, 본 발명은 이들로 제한되어 해석되는 것은 아니다.
Figure pct00004
A-1 폴리에틸렌이민
A-2 폴리비닐아민
A-3 폴리알릴아민
A-4 디메틸아민 에피히드린계 폴리머
A-5 폴리헥사디메트린
A-6 폴리디메틸디알릴암모늄염
A-7 폴리(4-비닐피리딘)
A-8 폴리오르니틴
A-9 폴리리신
A-10 폴리아르기닌
A-11 폴리히스티딘
A-12 폴리비닐이미다졸
A-13 폴리디알릴아민
A-14 폴리메틸디알릴아민
A-15 디에틸렌트리아민
A-16 트리에틸렌테트라민
A-17 테트라에틸렌펜타민
A-18 펜타에틸렌헥사민
본 명세서에 있어서, 화합물의 표기는 화합물 자체뿐만 아니라, 그 염 또는 이온 등을 나타내는데 사용된다. 또한, 화합물의 표기는 소망의 효과를 얻는데 필요한 범위로 소정 배위에 의해 수식된 유도체의 포함을 나타내는데도 사용된다.
또한, 본 명세서에 있어서 치환 또는 무치환을 명기하지 않는 치환기(연결기를 포함)는 임의의 치환기를 가져도 좋은 것을 의미한다. 이는 치환 또는 무치환을 명기하지 않는 화합물에 대해서도 적용된다. 바람직한 치환기의 예로는 이하의 치환기(T)를 들수있다.
치환기(T)로는 이하의 치환기를 들 수 있다.
상기 치환기로는 알킬기(바람직하게는 탄소수 1~20개의 알킬기, 예를 들면 메틸, 에틸, 이소프로필, t-부틸, 펜틸, 헵틸, 1-에틸펜틸, 벤질, 2-에톡시에틸, 및 1-카르복시메틸), 알케닐기(바람직하게는 탄소수 2~20개의 알케닐기, 예를 들면 비닐, 알릴, 및 올레일), 알키닐기(바람직하게는 탄소수 2~20개의 알키닐기, 예를 들면 에티닐, 부타디이닐, 및 페닐에티닐), 시클로알킬기(바람직하게는 탄소수 3~20개의 시클로알킬기, 예를 들면 시클로프로필, 시클로펜틸, 시클로헥실, 및 4-메틸시클로헥실), 아릴기(바람직하게는 탄소수 6~26개의 아릴기, 예를 들면 페닐, 1-나프틸, 4-메톡시페닐, 2-클로로페닐, 및 3-메틸페닐), 복소환기(바람직하게는 탄소수 2~20개의 복소환기, 및 바람직하게는 적어도 하나의 산소 원자, 질소 원자, 또는 황 원자를 갖는 5 또는 6원환의 탄소수 2~20개의 복소환기, 예를 들면 2-피리딜, 4-피리딜, 2-이미다졸릴, 2-벤즈이미다졸릴, 2-티아졸릴, 및 2-옥사졸릴), 알콕시기(바람직하게는 탄소수 1~20개의 알콕시기, 예를 들면 메톡시, 에톡시, 이소프로필옥시, 및 벤질옥시), 아릴옥시기(바람직하게는 탄소수 6~26개의 아릴옥시기, 예를 들면 페녹시, 1-나프틸옥시, 3-메틸페녹시, 및 4-메톡시페녹시), 알콕시카르보닐기(바람직하게는 탄소수 2~20개의 알콕시카르보닐기, 예를 들면 에톡시카르보닐 및 2-에틸헥실옥시카르보닐), 아미노기(바람직하게는 탄소수 0~20개의 아미노기, 알킬아미노기, 아릴아미노기, 예를 들면 아미노, N,N-디메틸아미노, N,N-디에틸아미노, N-에틸아미노, 및 아닐리노), 술파모일기(바람직하게는 탄소수 0~20개의 술파모일기, 예를 들면 N,N-디메틸술파모일 및 N-페닐술파모일), 아실옥시기(바람직하게는 탄소수 1~20개의 아실옥시기, 예를 들면 아세틸옥시 및 벤조일옥시), 카르바모일기(바람직하게는 탄소수 1~20개의 카르바모일기, 예를 들면 N,N-디메틸카르바모일 및 N-페닐카르바모일), 아실아미노기(바람직하게는 탄소수 1~20개의 아실아미노기, 예를 들면 아세틸아미노 및 벤조일아미노), 술폰아미드기(바람직하게는 탄소수 0~20개의 술폰아미드기, 예를 들면 메탄술폰아미드, 벤젠술폰아미드, N-메틸메탄술폰아미드, N-에틸벤젠술폰아미드), 히드록시기, 시아노기, 및 할로겐 원자(예를 들면, 불소 원자, 염소 원자, 브롬 원자, 및 요오드 원자)를 들 수 있다. 이들 중에, 알킬기, 알케닐기, 아릴기, 복소환기, 알콕시기, 아릴옥시기, 알콕시카르보닐기, 아미노기, 아실아미노기, 시아노기, 및 할로겐 원자가 보다 바람직하다. 알킬기, 알케닐기, 복소환기, 알콕시기, 알콕시카르보닐기, 아미노기, 아실아미노기, 및 시아노기가 특히 바람직하다.
화합물, 치환기, 연결기 등이 알킬기, 알킬렌기, 알케닐기, 알케닐렌기 등을 포함하는 경우, 이들은 직쇄상 또는 분기상이어도 좋고, 상술한 바와 같이 치환 또는 무치환이어도 좋다. 또한, 아릴기, 복소환기 등이 포함되는 경우, 이들은 단환 또는 축합환이어도 좋고, 마찬가지로 이들은 치환 또는 무치환이어도 좋다.
(물)
본 발명의 에칭액은 물을 함유하고, 매체로서 수성 매체를 함유하는 수계 액체 조성물이어도 좋다. 상기 수성 매체는 물 및 물에 가용성 용질이 용해된 수용액을 나타낸다. 상기 용질의 예로는 상술한 필수 성분 이외에 알콜 및 무기 화합물의 염을 들 수 있다. 그러나, 용질을 사용하는 경우, 그 양은 소망의 효과가 발휘되는 범위로 제한되는 것이 바람직하다. 또한, 상기 수계 액체 조성물은 주매체로서 수성 매체가 함유된 조성물을 나타낸다. 상기 매체에 대한 물의 함량은 바람직하게는 고형분을 제외한 매체의 절반 이상은 물이고, 보다 바람직하게는 55질량%~100질량%이고, 특히 바람직하게는 60질량%~100질량%이다.
본 발명의 특히 적합한 용도인 반도체 제조의 용도에 대한 적용의 관점에서, 기본적으로 깨끗한 물이 바람직한 것은 말할 필요도 없다. 구체적으로, 반도체에 영향을 미칠 수 있는 금속 함량; 본 발명에 함유되는 불소 이외의 할로겐 음이온(Cl-, Br- 등); 및 기타 불순물은 가능한 적은 것이 바람직하다. 이러한 물을 얻기 위한 방법으로서, 이온 교환법 등을 들 수 있다.
본 명세서에 있어서, 에칭 대상이 될 수 있는 용어 "기판"은 전형적으로 디바이스를 설치하기 위한 회로 기판이어도 좋다. 또한, 상기 기판은 발광 다이오드(LED)와 같은 광학 디바이스를 설치하기 위한 것이어도 좋다. 상기 기판은 플레이트 형상이거나 아니어도 좋고, 디바이스, LED 등을 설치하는 구조의 일부이어도 좋다. 반도체 디바이스, LED 등 중에 UBM막 구조를 형성하는 경우, 상기 디바이스의 기판 또는 제조 공정에서의 기판을 기판의 용어로서 인식할 수 있다. 제조에 있어서의 기판을 반도체 기판 제품이라 해도 좋다.
상기 기판의 상하는 특별히 정의하지 않아도 좋다. 본 명세서에 있어서, 도면에 의거하여 땜납(Sn/Ag 또는 Sn/Pb)측을 상부(최상부) 방향으로서 정의하고, 기판으로서 작용하는 패시베이션막측을 하부(바닥부) 방향으로서 정의한다.
(pH)
본 발명의 에칭액은 산성이고, 상기 에칭액은 pH가 5 이하로 조정되어 있다. 상기 조정은 상술한 필수 성분의 첨가량을 조정함으로써 행해도 좋다. 그러나, 임의의 성분과의 관계에 의해 조정을 행해도 좋고, 본 발명의 효과를 손상시키지 않는 한 기타 pH 조정제를 사용하여 상기 범위를 설정해도 좋다. 상기 에칭액의 pH는 5 이하이고, 바람직하게는 3 이하이다. pH가 상술한 상한 이하로 조절되는 경우, 충분한 에칭 속도를 얻을 수 있다. 상기 pH에 특별히 하한은 없지만, pH가 0 이상인 것이 실질적이다.
본 발명에 있어서, pH는 특별히 언급하지 않는 한 실온(25℃)에서 F-51(상품명, HORIBA, Ltd. 제작)을 사용한 측정에 의해 얻어지는 값이다. 또한, 상기 pH는 JIS Z8802 측정법에 따른 측정에 의해 얻어지는 값이어도 좋다. 측정 시간은 특별히 제한되지 않는다. 경시에 의해 pH가 변화하는 경향이 있는 경우, pH는 액체의 조제 직후(5분 이내)에 측정하여 얻어진 값으로서 정의된다. 이 때, 검량선을 사용하여 경시에 의한 변화를 추정함으로써 초기값을 구해도 좋다.
(기타 성분)
·pH 조정제
pH 조정제로서, 각종 유기산, 무기산, 유기 알칼리, 및 무기 알칼리를 적절하게 사용해도 좋다. 상기 유기산의 예로는 아세트산 등의 카르복실산, 및 메탄술폰산 등의 술폰산을 들 수 있다. 상기 무기산의 예로는 염산, 황산, 및 질산을 들 수 있다. 상기 유기 알칼리의 예로는 테트라알킬암모늄히드록시드 등의 테트라알킬암모늄히드록시드를 들 수 있다. 상기 무기 알칼리의 예로는 나트륨히드록시드, 칼륨히드록시드, NH4OH, 및 NH4F를 들 수 있다. 이들 이외의 pH 조정제도 적절하게 사용할 수 있다.
[키트]
본 발명의 에칭액은 분리된 용기에 2종 이상의 액체가 제공된 키트의 형태로 조제되어도 좋다. 예를 들면, 불소 이온을 함유하는 제 1 액체와, 상술한 특정 질소 함유 화합물을 함유하는 제 2 액체를 조합시켜 키트를 구성하고, 사용시에 두 액체를 혼합해도 좋다. 이 때, 혼합 후의 pH가 5 이하가 되도록 각 액체가 조정되어 있는 것이 바람직하다. 그러나, pH 조정제를 별도로 첨가해도 좋다. 혼합 후의 각 액체의 함량 등의 바람직한 범위는 상술한 에칭액 섹션에서 설명한 것과 동일하다.
[농축]
본 발명의 에칭액은 농축하여 보관해도 좋다. 이와 같이 하는 것은 보존 액체의 부피를 감소시킬 수 있어 보관 공간을 감소시킬 수 있기 때문에 바람직하다. 농축 방법은 특별히 제한되지 않지만, 조제의 최초 단계에서 액체를 고농도로 조제하는 방법을 들 수 있다. 농축 배율은 특별히 제한되지 않지만, 액체가 사용되는 농도의 2배~50배의 설정 형태를 들 수 있다. 농축액의 농도는 상술한 불소 이온의 농도에 대하여 바람직하게는 0.2~60질량%이다. 본 발명의 바람직한 실시형태에 대한 에칭액에 의하면, 상기 액체를 농축 후에 재차 희석하여 사용하는 경우에도 양호한 성능을 유지할 수 있다.
[에칭 방법]
본 발명에 사용되는 에칭 장치는 특별히 제한되지 않지만, 단일 웨이퍼형 또는 배치형을 사용해도 좋다. 상기 단일 웨이퍼형은 각각의 웨이퍼를 에칭하는 방법이다. 상기 단일 웨이퍼형의 일실시형태는 스핀코터를 사용하여 웨이퍼의 표면 전체에 걸쳐 에칭액을 확산시킴으로써 에칭하는 방법이다. 상기 배치형은 수매~수십매의 웨이퍼를 한 번에 에칭하는 방법이다. 상기 배치형의 일실시형태는 에칭액으로 채워진 탱크 중에 2매 이상의 웨이퍼를 침지시킴으로써 에칭하는 방법이다.
상기 에칭액의 액온, 에칭액의 스프레이 토출량, 및 스핀코터의 웨이퍼의 회전수는 에칭 대상으로서 웨이퍼의 선택을 통해 적절한 값을 선택함으로써 사용된다.
본 실시형태에 있어서의 에칭 조건은 특별히 제한되지 않지만, 스프레이형(단일 웨이퍼형) 에칭 또는 배치형(침지형) 에칭이어도 좋다. 스프레이형 에칭에 있어서, 반도체 기판을 소정 방향으로 반송 또는 회전시키고, 그 사이에 에칭액을 분사하여 상기 반도체 기판 상에 상기 에칭액을 제공한다. 필요에 따라서, 스핀코터를 사용하여 기판을 회전시키면서 상기 기판에 에칭액을 분사해도 좋다. 한편, 상기 배치형 에칭에 있어서, 반도체 기판을 에칭액으로 구성되는 액체 배스 중에 침지시켜 상기 반도체 기판 상에 에칭액을 제공한다. 이들 에칭 방법은 디바이스의 구조, 재료 등에 의해 선택적으로 적절하게 사용되는 것이 바람직하다.
환경 온도를 후술한다. 스프레이형의 경우, 에칭을 위한 분사 공간의 온도는 바람직하게는 10~100℃, 보다 바람직하게는 15~80℃의 범위로 설정한다. 한편, 에칭액의 온도는 바람직하게는 15~80℃, 보다 바람직하게는 20~70℃의 범위로 설정한다. 상기 온도를 상술한 하한 이상으로 설정하는 것은 상기 온도에 의해 금속층에 대한 충분한 에칭 속도를 확보할 수 있기 때문에 바람직하다. 상기 온도를 상술한 상한 이하로 설정하는 것은 상기 온도에 의해 에칭의 선택성을 확보할 수 있기 때문에 바람직하다. 에칭액의 공급 속도는 특별히 제한되지 않지만, 바람직하게는 0.05~5ℓ/분, 보다 바람직하게는 0.1~0.3ℓ/분의 범위로 설정한다. 상기 공급 속도를 상술한 하한 이상으로 설정하는 것은 상기 공급 속도에 의해 에칭의 면내 균일성을 확보할 수 있기 때문에 바람직하다. 상기 공급 속도를 상술한 상한 이하로 설정하는 것은 상기 공급 속도에 의해 연속 처리시에 안정된 선택성을 확보할 수 있기 때문에 바람직하다. 상기 반도체 기판을 회전시키는 경우, 상기 속도는 반도체 기판의 크기 등에 의존할지라도, 상기와 동일한 관점으로부터 50~1,000rpm의 속도로 반도체 기판을 회전시키는 것이 바람직하다.
상기 배치형의 경우, 액체 배스의 온도는 바람직하게는 15~80℃, 보다 바람직하게는 20~70℃로 설정한다. 상기 온도를 상술한 하한 이상으로 설정하는 것은 상기 온도에 의해 에칭 속도를 확보할 수 있기 때문에 바람직하다. 상기 온도를 상술한 상한 이하로 설정하는 것은 상기 온도에 의해 에칭의 선택성을 확보할 수 있기 때문에 바람직하다. 상기 반도체 기판의 침지 시간은 특별히 제한되지 않지만, 상기 침지 시간은 바람직하게는 0.5~30분, 보다 바람직하게는 1~10분으로 설정한다. 상기 침지 시간을 상술한 하한 이상으로 설정하는 것은 상기 침지 시간에 의해 에칭의 면내 균일성을 확보할 수 있기 때문에 바람직하다. 상기 침지 시간을 상술한 상한 이하로 설정하는 것은 상기 침지 시간에 의해 연속 처리시에 안정된 선택성을 확보할 수 있기 때문에 바람직하다.
이하에, 본 발명에 있어서의 바람직한 기판의 가공품을 제조하는 방법에 대한 공정 요건에 대해서 설명한다.
(1) 제조 방법은 티탄 화합물을 함유하는 UBM막을 갖는 기판을 준비하는 공정(본 명세서에 있어서, 표현 "준비"는 원재료를 사용한 제조 및 조제뿐만 아니라, 구입 등에 의한 입수도 포함하는 의미를 가짐)과 상기 기판 상에 상술한 특정 에칭액을 도포함으로써 상기 UBM막을 구성하는 티탄 화합물의 적어도 일부를 에칭하는 공정을 포함한다.
(2) 상기 기판을 준비하는 공정은 패시베이션막 상부측에 상기 UBM막을 형성하는 공정 및 상기 UBM막의 상부측에 땜납막을 형성하는 공정을 포함하고, 상기 에칭 공정에서 상기 땜납막이 배치되지 않은 부분의 티탄 화합물을 제거한다.
본 발명을 이하의 실시예에 의거하여 보다 상세하게 설명하지만, 본 발명은 이들로 제한되는 것은 아니다.
(실시예)
<실시예 1 및 비교예 1>
하기 표 1에 나타낸 성분 및 조성(질량%)을 갖는 에칭액(시험액)을 조제했다. 잔사는 물(이온 교환수)이었다.
200㎜의 실리콘 웨이퍼 상에 0.5㎛의 Ti막, 0.5㎛의 Al막, 및 0.5㎛의 SnAg막을 형성했다. 이것을 2㎝×2㎝의 조각으로 컷팅하여 시험 샘플로서 사용했다.
각각의 시험액 중에 상기 시험 샘플을 25℃에서 1분 동안 침지시키고, 침지 전후의 막 두께를 측정함으로써 상기 에칭 속도를 산출했다. 500rpm에서 교반하면서 100㎖의 약액으로 채워진 200㎖ 비커 중에서 침지를 행했다. 상기 처리는 7φ×20(㎜) 사이즈의 스터러를 교반함으로써 행했다. 침지 후, 2ℓ/분의 유수로 린싱 처리를 행했다. 이어서, 질소 블로우에 의해 상기 시험 샘플을 건조시켰다.
Al의 부식성은 침지 후의 색을 육안으로 관찰함으로써 평가했다.
A: 색 변화 없음.
B: 약간 백탁이 나타남.
C: 백탁이 나타남.
D: 색 불균일이 확인됨.
[막 두께 측정 방법]
4-단자법에 따른 막 두께 측정 방법을 채용했다. 측정 장치로서, Hitachi Kokusai Denki Engineering Co., Ltd. 제작의 VR-120S(상품명)를 사용했다.
Figure pct00005
Figure pct00006
표의 주석
Ti ER: Ti의 에칭 속도
Al ER: Al의 에칭 속도
SnAg ER: Sn0 .95Ag0 .05의 에칭 속도
TMAH: 테트라메틸암모늄히드록시드
Mw: 중량 평균 분자량
상기 나타낸 결과로부터, 본 발명의 에칭액은 티탄에 대해 충분한 에칭 속도를 유지하면서 알루미늄 또는 땜납 재료(SnAg)에 대한 양호한 보호 성능을 나타내는 것을 알았다.
(실시예 2)
이어서, 상기 나타낸 에칭액 101 중에 용질을 각각 10배, 20배, 30배, 및 40배로 농축한 농축액을 조제했다. 이들 액체를 실온에서 두 달 동안 보관했다. 그 후, 1배까지 희석하여 상술한 것과 같은 에칭 테스트를 행했다. 상기 테스트 결과로부터, 농축 보관 후에도 지나친 성능의 열화는 확인되지 않았고, 양호한 에칭 성능을 유지하는 것을 알았다.
본 실시형태와 관련하여 본 발명을 설명했지만, 본 발명은 특별히 언급하지 않는 한 설명의 상세 중 어느 것에 의해서도 제한되지 않고, 그 정신 및 수반되는 특허청구범위에 기재된 범위내에서 널리 해석된다.
본 출원은 2012년 1월 25일자로 일본에서 출원된 일본 특허 출원 제 2012-013310호에 근거하여 전체가 참조에 의해 본 명세서에 포함된다.

Claims (14)

  1. 불소 이온, 2개 이상의 질소 함유 구조단위를 갖는 질소 함유 화합물, 및 물을 포함하고, pH가 5 이하로 조정된 에칭액을 기판에 도포하는 공정; 및
    상기 기판 중에 티탄 화합물을 에칭하는 공정을 포함하는 것을 특징으로 하는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 질소 함유 화합물의 분자량은 300~20,000인 것을 특징으로 하는 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 질소 함유 구조단위는 하기 일반식(a-1)~(a-10)으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 에칭 방법.
    Figure pct00007

    [일반식 중, Ra는 수소 원자, 알킬기, 알케닐기, 아릴기, 또는 헤테로아릴기를 나타내고; La는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lb는 단일 결합, 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lc는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; n은 0 이상의 정수를 나타내고; Ra, Rc, 및 La가 각각 1개를 초과하여 존재하는 경우, 복수의 Ra, 복수의 Rc, 및 복수의 La는 각각 서로 같거나 달라도 좋고; 복수의 Ra 및 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 질소 함유 화합물은 하기 일반식(b)으로 나타내어지는 화합물인 것을 특징으로 하는 에칭 방법.
    Rc 2N-[Ld-N(Rc)]m-Ld-NRc 2 (b)
    [식 중, Ld는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; m은 1 이상의 정수를 나타내고; 복수의 Rc 및 복수의 Ld는 각각 서로 같거나 달라도 좋고; 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 질소 함유 화합물은 폴리에틸렌이민, 폴리알릴아민, 폴리비닐아민, 폴리디알릴아민, 폴리메틸디알릴아민, 또는 폴리디메틸디알릴암모늄염인 것을 특징으로 하는 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 질소 함유 화합물의 짝산의 pKa는 5 이상인 것을 특징으로 하는 에칭 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 불소 이온의 공급원으로서 작용하는 기질은 HF, HPF6, HBF4, H2SiF6, 및 그 염으로 이루어지는 군으로부터 선택되는 하나인 것을 특징으로 하는 에칭 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 불소 이온의 농도는 0.1질량%~10질량%의 범위내로 조정되고, 상기 질소 함유 화합물의 농도는 0.00001질량%~10질량%의 범위내로 조정되는 것을 특징으로 하는 에칭 방법.
  9. 기판에 도포되어 상기 기판에 함유되는 티탄 화합물을 에칭하기 위한 에칭액으로서:
    불소 이온;
    2개 이상의 질소 함유 구조단위를 갖는 질소 함유 화합물, 및
    물을 포함하고,
    pH가 5 이하로 조정되는 것을 특징으로 하는 에칭액.
  10. 제 9 항에 있어서,
    상기 질소 함유 화합물의 분자량은 300~20,000인 것을 특징으로 하는 에칭액.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 질소 함유 구조단위는 하기 일반식(a-1)~(a-10)으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 에칭액.
    Figure pct00008

    [일반식 중, Ra는 수소 원자, 알킬기, 알케닐기, 아릴기, 또는 헤테로아릴기를 나타내고; La는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lb는 단일 결합, 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Lc는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; n은 0 이상의 정수를 나타내고; Ra, Rc, 및 La가 각각 1개를 초과하여 존재하는 경우, 복수의 Ra, 복수의 Rc, 및 복수의 La는 각각 서로 같거나 달라도 좋고; 복수의 Ra 및 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 질소 함유 화합물은 하기 일반식(b)으로 나타내어지는 화합물인 것을 특징으로 하는 에칭액.
    Rc 2N-[Ld-N(Rc)]m-Ld-NRc 2 (b)
    [식 중, Ld는 알킬렌기, 카르보닐기, 아미노기, 아릴렌기, 헤테로아릴렌기, 또는 그 조합을 나타내고; Rc는 수소 원자 또는 알킬기를 나타내고; m은 1 이상의 정수를 나타내고; 복수의 Rc 및 복수의 Ld는 각각 서로 같거나 달라도 좋고; 복수의 Rc는 각각 서로 결합하여 환을 형성해도 좋다]
  13. 제 9 항 또는 제 10 항에 있어서,
    상기 질소 함유 화합물은 폴리에틸렌이민, 폴리알릴아민, 폴리비닐아민, 폴리디알릴아민, 폴리메틸디알릴아민, 또는 폴리디메틸디알릴암모늄염인 것을 특징으로 하는 에칭액.
  14. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 질소 함유 화합물의 짝산의 pKa는 5 이상인 것을 특징으로 하는 에칭액.
KR1020147020728A 2012-01-25 2013-01-22 에칭 방법 및 이에 사용되는 에칭액 KR20140107602A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012013310A JP5798939B2 (ja) 2012-01-25 2012-01-25 エッチング方法、およびこれに用いられるエッチング液
JPJP-P-2012-013310 2012-01-25
PCT/JP2013/051936 WO2013111907A1 (en) 2012-01-25 2013-01-22 Etching method and etching liquid used therein

Publications (1)

Publication Number Publication Date
KR20140107602A true KR20140107602A (ko) 2014-09-04

Family

ID=48873617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147020728A KR20140107602A (ko) 2012-01-25 2013-01-22 에칭 방법 및 이에 사용되는 에칭액

Country Status (4)

Country Link
US (1) US20140332713A1 (ko)
JP (1) JP5798939B2 (ko)
KR (1) KR20140107602A (ko)
WO (1) WO2013111907A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014118508A1 (de) 2014-08-19 2016-02-25 Hakrhim Machinery Co. Fahrhilfesystem vom Einzelverbindungstyp für Menschen mit Behinderung
KR20160094640A (ko) 2015-02-02 2016-08-10 동우 화인켐 주식회사 티타늄막 식각액 조성물
KR20170011593A (ko) 2015-07-23 2017-02-02 동우 화인켐 주식회사 비수계 식각액 조성물

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508663B2 (en) * 2013-07-24 2016-11-29 Invensense, Inc. Assembly and packaging of MEMS device
TWI682989B (zh) * 2014-04-30 2020-01-21 日商富士軟片股份有限公司 蝕刻液、使用其的蝕刻方法及半導體基板製品的製造方法以及金屬防蝕劑
JP2016213238A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164671A1 (de) * 2001-12-27 2003-07-10 Basf Ag Derivate von Polymeren für die Metallbehandlung
JP2008547202A (ja) * 2005-06-13 2008-12-25 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 金属ケイ化物の形成後の金属または金属合金の選択的な除去のための組成物および方法
JP5050850B2 (ja) * 2005-06-24 2012-10-17 三菱瓦斯化学株式会社 メタル材料用エッチング剤組成物およびそれを用いた半導体デバイスの製造方法
KR101825493B1 (ko) * 2010-04-20 2018-02-06 삼성디스플레이 주식회사 금속 배선용 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
CN102533273A (zh) * 2010-12-31 2012-07-04 第一毛织株式会社 用于半导体器件的清洁组合物及清洁半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014118508A1 (de) 2014-08-19 2016-02-25 Hakrhim Machinery Co. Fahrhilfesystem vom Einzelverbindungstyp für Menschen mit Behinderung
KR20160094640A (ko) 2015-02-02 2016-08-10 동우 화인켐 주식회사 티타늄막 식각액 조성물
KR20170011593A (ko) 2015-07-23 2017-02-02 동우 화인켐 주식회사 비수계 식각액 조성물

Also Published As

Publication number Publication date
US20140332713A1 (en) 2014-11-13
JP5798939B2 (ja) 2015-10-21
JP2013151726A (ja) 2013-08-08
WO2013111907A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
KR20140107602A (ko) 에칭 방법 및 이에 사용되는 에칭액
CN107034028B (zh) 用于除去有机硅树脂的组合物、使用其薄化基材和制造半导体封装体的方法及使用其的系统
JP6110814B2 (ja) エッチング液およびそのキット、これらを用いたエッチング方法、半導体基板製品の製造方法および半導体素子の製造方法
US10570522B2 (en) Etching solution for copper or copper alloy
WO2015142778A1 (en) Etching composition
JP5396514B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
JP6063206B2 (ja) エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
WO2014077320A1 (ja) 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法
KR20190010571A (ko) 반도체 기판으로부터 포토레지스트를 제거하기 위한 박리 조성물
EP3394234B1 (en) Composition for post chemical-mechanical-polishing cleaning
KR101945211B1 (ko) 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법
US20100273330A1 (en) Rinse formulation for use in the manufacture of an integrated circuit
KR102091543B1 (ko) 망상형 고분자 용해용 조성물
WO2014027566A1 (en) Method of preventing oxidation and method of producing a semiconductor product
US20140030896A1 (en) Etching method, and etching liquid to be used therein and method of producing a semiconductor substrate product using the same
JP7504081B2 (ja) エッチング組成物
KR20150071790A (ko) 질화 금속막 식각액 조성물
US20120172272A1 (en) Cleaning composition for semiconductor device and method of cleaning semiconductor device using the same
KR20130049506A (ko) 질화 티탄막 식각액 조성물 및 이를 이용한 질화 티탄막의 식각방법
JP2015018957A (ja) 半導体処理液、及びそれを用いた処理方法
KR102247235B1 (ko) 티타늄막 식각액 조성물
Peng et al. Development of aluminum compatible photoresist stripper for high density pillar bump technology

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment