KR20140103548A - 테이프 패키지 및 이를 구비한 평판 표시 장치 - Google Patents

테이프 패키지 및 이를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR20140103548A
KR20140103548A KR1020130017052A KR20130017052A KR20140103548A KR 20140103548 A KR20140103548 A KR 20140103548A KR 1020130017052 A KR1020130017052 A KR 1020130017052A KR 20130017052 A KR20130017052 A KR 20130017052A KR 20140103548 A KR20140103548 A KR 20140103548A
Authority
KR
South Korea
Prior art keywords
wiring pattern
solder resist
protective film
base film
tape package
Prior art date
Application number
KR1020130017052A
Other languages
English (en)
Other versions
KR101991892B1 (ko
Inventor
이희진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130017052A priority Critical patent/KR101991892B1/ko
Priority to US14/181,663 priority patent/US9093443B2/en
Publication of KR20140103548A publication Critical patent/KR20140103548A/ko
Application granted granted Critical
Publication of KR101991892B1 publication Critical patent/KR101991892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

테이프 패키지 및 이를 구비한 평판 표시 장치가 제공된다. 테이프 패키지는 베이스 필름과, 베이스 필름의 일면에 실장된 반도체 칩과, 베이스 필름의 일면에 형성되며 반도체 칩과 전기적으로 연결된 입력 배선 패턴 및 출력 배선 패턴을 포함하는 배선 패턴과, 배선 패턴의 단부를 제외한 나머지 부분을 덮는 솔더 레지스트와, 출력 배선 패턴의 단부를 향한 솔더 레지스트의 일측 가장자리 위에 제공되는 보호 필름을 포함한다.

Description

테이프 패키지 및 이를 구비한 평판 표시 장치 {TAPE PACKAGE AND FLAT PANEL DISPLAY WITH THE SAME}
본 기재는 테이프 패키지 및 이를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는 구부러짐(bending)에 의한 배선 패턴의 크랙 및 쇼트 발생을 억제할 수 있는 테이프 패키지 및 이를 구비한 평판 표시 장치에 관한 것이다.
평판 표시 장치는 구동 칩(drive IC) 부품인 테이프 패키지를 이용하여 표시 패널과 인쇄 회로 기판을 연결시키고 있다. 테이프 패키지에는 테이프 캐리어 패키지(tape carrier package, TCP)와 칩 온 필름(chip on film, COF) 패키지가 있다. 이 중 칩 온 필름 패키지는 윈도우가 없는 테이프 배선기판에 반도체 칩이 플립 칩 본딩(flip chip bonding) 방식으로 실장된 구조로 이루어진다.
통상의 칩 온 필름 패키지는 전극 범프가 형성된 반도체 칩과, 전극 범프를 매개로 반도체 칩이 본딩되는 테이프 배선기판을 포함한다. 테이프 배선기판은 베이스 필름과, 베이스 필름의 일면에 형성되는 배선 패턴과, 배선 패턴을 덮어 보호하는 솔더 레지스트를 포함한다. 배선 패턴의 일단은 전극 범프를 통해 반도체 칩과 전기적으로 연결되며, 반대측 일단은 솔더 레지스트 밖으로 노출된다.
배선 패턴 중 솔더 레지스트 밖으로 노출된 부위는 이방성 도전 필름(anisotropic conductive film, ACF)에 의해 표시 패널 또는 인쇄 회로 기판과 전기적으로 연결된다. 테이프 패키지는 표시 패널에 부착된 후 표시면 반대 방향으로 구부러져 인쇄 회로 기판이 표시 패널과 중첩되도록 한다.
이때 테이프 패키지는 표시 패널의 발광 방식에 따라 배선 패턴과 솔더 레지스트가 테이프 패키지의 바깥을 향하도록 구부러질 수 있다. 이 경우 배선 패턴과 솔더 레지스트는 크랙에 취약한 구조가 된다. 또한, 테이프 패키지의 외측으로 섀시(chassis)와 같은 구조물을 체결하는 과정에서 솔더 레지스트가 벗겨지면서 배선 패턴이 구조물과 접촉하여 쇼트되는 불량이 발생할 수 있다.
본 기재는 구부러짐에 의한 테이프 패키지의 취약성을 개선함과 아울러 구조물 체결에 의한 솔더 레지스트의 벗겨짐을 방지함으로써 배선 패턴의 크랙과 쇼트 발생을 억제할 수 있는 테이프 패키지 및 이를 구비한 평판 표시 장치를 제공하고자 한다.
본 기재의 일 실시예에 따른 테이프 패키지는 베이스 필름과, 베이스 필름의 일면에 실장된 반도체 칩과, 베이스 필름의 일면에 형성되며 반도체 칩과 전기적으로 연결된 입력 배선 패턴 및 출력 배선 패턴을 포함하는 배선 패턴과, 배선 패턴의 단부를 제외한 나머지 부분을 덮는 솔더 레지스트와, 출력 배선 패턴의 단부를 향한 솔더 레지스트의 일측 가장자리 위에 제공되는 보호 필름을 포함한다.
보호 필름은 솔더 레지스트의 일측 가장자리와 같은 길이를 가지며, 솔더 레지스트의 상부면과 측면 및 베이스 필름의 상부면에 걸쳐 위치할 수 있다. 베이스 필름은 배선 패턴 및 솔더 레지스트가 형성된 일면이 바깥을 향하도록 구부러지며, 보호 필름의 적어도 일부는 베이스 필름 중 구부러진 부분에 위치할 수 있다.
다른 한편으로, 보호 필름은 출력 배선 패턴의 단부를 향한 솔더 레지스트의 일측 가장자리 위에 제공되는 제1 보호 필름과, 배선 패턴 중 미세 피치 부위에 대응하여 솔더 레지스트 위에 제공되는 제2 보호 필름을 포함할 수 있다. 미세 피치 부위는 입력 배선 패턴과 출력 배선 패턴 각각에 구비되며, 제2 보호 필름은 미세 피치 부위마다 개별로 위치할 수 있다.
다른 한편으로, 보호 필름은 솔더 레지스트의 상부면 전체에 제공될 수 있다. 보호 필름은 배선 패턴의 길이 방향을 따라 솔더 레지스트보다 큰 폭으로 형성되어 입력 배선 패턴과 출력 배선 패턴의 일부를 덮을 수 있다.
보호 필름은 열 압착에 의해 솔더 레지스트 및 베이스 필름에 일체로 고정될 수 있다.
본 기재의 일 실시예에 따른 평판 표시 장치는 제1 기판과 제2 기판을 포함하는 표시 패널과, 표시 패널로 제어 신호를 보내기 위한 인쇄 회로 기판과, 일단이 제1 기판에 부착되고 타단이 인쇄 회로 기판에 부착되며 인쇄 회로 기판이 제2 기판과 마주하도록 제2 기판의 바깥면을 향해 구부러진 테이프 패키지를 포함한다. 테이프 패키지는 바깥을 향한 일면에 배선 패턴과 반도체 칩 및 솔더 레지스트를 구비한 베이스 필름과, 베이스 필름 중 구부러진 부분에서 솔더 레지스트의 일측 가장자리를 덮는 보호 필름을 포함한다.
배선 패턴은 인쇄 회로 기판과 전기적으로 연결되는 입력 배선 패턴 및 표시 패널과 전기적으로 연결되는 출력 배선 패턴을 포함하며, 보호 필름은 출력 배선 패턴의 단부를 향한 솔더 레지스트의 일측 가장자리 위에 제공될 수 있다.
다른 한편으로, 보호 필름은 출력 배선 패턴의 단부를 향한 솔더 레지스트의 일측 가장자리 위에 제공되는 제1 보호 필름과, 배선 패턴 중 미세 피치 부위에 대응하여 솔더 레지스트 위에 제공되는 제2 보호 필름을 포함할 수 있다. 미세 피치 부위는 입력 배선 패턴과 출력 배선 패턴 각각에 구비되며, 제2 보호 필름은 미세 피치 부위마다 개별로 위치할 수 있다.
다른 한편으로, 보호 필름은 솔더 레지스트의 바깥면 전체에 제공될 수 있다. 보호 필름은 배선 패턴의 길이 방향을 따라 솔더 레지스트보다 큰 폭으로 형성되어 입력 배선 패턴과 출력 배선 패턴의 일부를 덮을 수 있다.
보호 필름은 열 압착에 의해 솔더 레지스트 및 베이스 필름에 일체로 고정될 수 있다. 표시 패널은 복수의 유기 발광 다이오드를 구비한 유기 발광 표시 패널일 수 있다.
테이프 패키지에 보호 필름을 구비함으로써 구부러짐에 의한 솔더 레지스트와 출력 배선 패턴의 크랙 취약성을 개선할 수 있다. 또한, 표시 패널과 보호 구조물을 체결하는 과정에서 외부 접촉에 의해 솔더 레지스트의 가장자리가 벗겨지는 현상을 억제할 수 있으며, 배선 패턴이 보호 구조물과 접촉하여 쇼트되는 불량을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 테이프 패키지의 평면도이다.
도 2는 도 1의 A-A 선에 따른 테이프 패키지의 단면도이다.
도 3은 도 1에 도시한 테이프 패키지를 구비한 본 발명의 제2 실시예에 따른 평판 표시 장치의 단면도이다.
도 4는 도 3에 도시한 표시 패널의 내부를 나타낸 단면도이다.
도 5는 본 발명의 제3 실시예에 따른 테이프 패키지를 나타낸 평면도이다.
도 6은 도 5에 도시한 테이프 패키지를 구비한 본 발명의 제4 실시예에 따른 평판 표시 장치의 단면도이다.
도 7은 본 발명의 제5 실시예에 따른 테이프 패키지를 나타낸 단면도이다.
도 8은 도 7에 도시한 테이프 패키지를 구비한 본 발명의 제6 실시예에 따른 평판 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서 어떤 부분이 어떤 구성 요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 “상에” 또는 “위에” 있다고 할 때, 이는 다른 부분의 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, “~ 상에” 또는 “~ 위에”라 함은 대상 부분의 위 또는 아래에 위치하는 것을 의미하며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하지 않는다.
도 1은 본 발명의 제1 실시예에 따른 테이프 패키지의 평면도이고, 도 2는 도 1의 A-A 선에 따른 테이프 패키지의 단면도이다.
도 1과 도 2를 참고하면, 제1 실시예의 테이프 패키지(100)는 전극 범프(11)를 형성하는 반도체 칩(10)과, 전극 범프(11)를 매개로 반도체 칩(10)이 실장되는 테이프 배선기판(20)을 포함한다.
테이프 배선기판(20)은 베이스 필름(21)과, 베이스 필름(21)의 일면에 형성된 배선 패턴(22)과, 배선 패턴(22)의 단부를 제외한 나머지 부분을 덮어 보호하는 솔더 레지스트(25)를 포함한다. 배선 패턴(22)은 반도체 칩(10)을 사이에 두고 서로 반대측에 위치하는 입력 배선 패턴(23)과 출력 배선 패턴(24)을 포함한다. 그리고 출력 배선 패턴(24)의 단부를 향한 솔더 레지스트(25)의 일측 가장자리 위에 보호 필름(26)이 부착된다.
보다 구체적으로, 반도체 칩(10)은 활성면의 가장자리 부분에 전극 범프(11)를 형성하고, 전극 범프(11)를 매개로 베이스 필름(21)의 상부면에 플립 칩 방식으로 본딩된다. 반도체 칩(10)이 본딩된 부분은 언더필(underfill) 방식으로 충진된 수지층(12)에 의해 외부 환경으로부터 보호된다. 수지층(12)은 반도체 칩(10)과 베이스 필름(21) 사이의 열팽창 계수 차이로 인한 불량을 억제하는 기능도 한다.
베이스 필름(21)은 폴리이미드 등의 고분자 필름으로 형성되며, 베이스 필름(21)의 양쪽 가장자리를 따라 일정한 간격을 두고 스프로켓 홀(211)이 형성된다. 반도체 칩(10)은 스프로켓 홀들(211)이 배열된 방향과 수직하게 배치된다. 테이프 패키지(100)가 평판 표시 장치에 사용될 때에는 스프로켓 홀들(211)이 형성된 베이스 필름(21)의 가장자리 부분이 제거되어 패키지 영역(PA)만 사용된다.
입력 배선 패턴(23)은 반도체 칩(10)의 일측에 위치하고, 출력 배선 패턴(24)은 반도체 칩(10)의 다른 일측에 위치한다. 입력 배선 패턴(23)과 출력 배선 패턴(24)은 대체적으로 스프로켓 홀들(211)이 배치된 방향과 나란하게 형성된다. 배선 패턴(22)은 금 또는 주석 등으로 도금된 구리 배선으로 형성될 수 있다.
입력 배선 패턴(23)의 일단은 전극 범프(11)와 연결되고, 반대측 일단은 패키지 영역(PA)의 일측 가장자리를 따라 위치한다. 출력 배선 패턴(24)의 일단은 전극 범프(11)와 연결되고, 반대측 일단은 패키지 영역(PA)의 타측 가장자리를 따라 위치한다. 입력 배선 패턴(23)은 추후 인쇄 회로 기판의 패드 전극들과 연결되며, 출력 배선 패턴(24)은 추후 표시 패널의 패드 전극들과 연결된다.
솔더 레지스트(25)는 절연 보호막으로서 입력 배선 패턴(23)과 출력 배선 패턴(24)의 단부를 제외한 나머지 영역을 덮어 보호한다. 그리고 보호 필름(26)은 출력 배선 패턴(24)의 단부를 향한 솔더 레지스트(25)의 일측 가장자리 위에 부착된다. 보호 필름(26)은 고분자 필름으로서 베이스 필름(21)과 같거나 다른 소재로 형성될 수 있다.
보호 필름(26)은 배선 패턴(22)과 수직한 방향을 따라 솔더 레지스트(25)의 가장자리와 같은 길이로 형성될 수 있다. 또한, 보호 필름(26)은 배선 패턴(22)과 나란한 방향을 따라 솔더 레지스트(25)의 상부면과 측면 및 배선 패턴(22)이 형성된 베이스 필름(21)의 상부면에 걸치도록 소정의 폭(도 2 참조)으로 형성될 수 있다.
보호 필름(26)은 별도의 접착제를 이용하지 않고 열 압착 공정에 의해 테이프 배선기판(20)에 일체로 부착될 수 있다. 이 경우 테이프 배선기판(20)에 대한 보호 필름(26)의 접착력을 높일 수 있으며, 복잡한 공정 추가 없이 자동화 설비를 이용하여 보호 필름(26)이 포함된 테이프 패키지(100)를 용이하게 제작할 수 있다.
전술한 테이프 패키지(100)는 일단이 표시 패널에 부착되고, 반대측 일단이 인쇄 회로 기판에 부착된 후 구부러져 인쇄 회로 기판이 표시 패널의 표시면 반대측에 위치하도록 한다. 이때 테이프 패키지(100)는 솔더 레지스트(25)와 배선 패턴(22)이 형성된 상부면이 테이프 패키지(100)의 바깥을 향하도록 구부러질 수 있다.
도 3은 도 1에 도시한 테이프 패키지를 구비한 본 발명의 제2 실시예에 따른 평판 표시 장치의 단면도이다.
도 3을 참고하면, 제2 실시예의 평판 표시 장치(200)는 표시 패널(30)과, 표시 패널(30)로 제어 신호를 보내는 제어 회로가 형성된 인쇄 회로 기판(40)과, 표시 패널(30)과 인쇄 회로 기판(40)을 전기적 및 물리적으로 연결시키는 테이프 패키지(100)를 포함한다.
입력 배선 패턴(23)의 단부가 노출된 테이프 패키지(100)의 일단은 이방성 도전 필름(45)에 의해 인쇄 회로 기판(40)에 고정되고, 입력 배선 패턴(23)은 인쇄 회로 기판(40)의 패드 전극들(도시하지 않음)과 전기적으로 연결된다. 출력 배선 패턴(24)의 단부가 노출된 테이프 패키지(100)의 반대측 일단은 이방성 도전 필름(45)에 의해 표시 패널(30)에 고정되며, 출력 배선 패턴(24)은 표시 패널(30)의 패드 전극들(도시하지 않음)과 전기적으로 연결된다.
표시 패널(30)은 제1 기판(31)과 제2 기판(32)을 포함하며, 표시 패널(30)에서 빛이 방출되는 표시면은 제1 기판(31)의 바깥면(하부면)이 될 수 있다. 표시 패널(30)은 복수의 유기 발광 다이오드를 구비한 유기 발광 표시 패널일 수 있으며, 표시 패널(30)의 표시면 외측에는 사용자의 터치 동작을 감지하는 터치 스크린 패널(도시하지 않음)이 위치할 수 있다. 도 3에서 부호 48은 완충 부재를 나타낸다.
도 4는 도 3에 도시한 표시 패널의 내부를 나타낸 단면도이다. 표시 패널(30)은 후술하는 구조에 한정되지 않으며, 다른 구조의 유기 발광 표시 패널 또는 액정 표시 패널로도 이루어질 수 있다.
도 3과 도 4를 참고하면, 표시 패널(30)은 제1 기판(31)과, 제1 기판(31) 상에 형성된 복수의 유기 발광 다이오드(OLED)와, 실런트(sealant)에 의해 제1 기판(31)에 고정되어 복수의 유기 발광 다이오드(OLED)를 밀봉시키는 제2 기판(32)을 포함한다.
제1 기판(31)은 유리, 고분자 필름, 금속 등으로 제작될 수 있으며, 제1 기판(31) 상의 화소 영역마다 화소 회로와 유기 발광 다이오드(OLED)가 위치한다. 화소 회로는 적어도 2개의 박막 트랜지스터(스위칭 박막 트랜지스터 및 구동 박막 트랜지스터)와 적어도 하나의 캐패시터를 포함한다. 유기 발광 다이오드(OLED)는 화소 전극(331)과 유기 발광층(332) 및 공통 전극(333)을 포함한다.
도 4에서는 화소 회로 중 구동 박막 트랜지스터(34)만을 도시하였다. 구동 박막 트랜지스터(34)는 활성층(341)과 게이트 전극(342) 및 소스/드레인 전극(343, 344)을 포함한다. 스위칭 박막 트랜지스터는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용되고, 구동 박막 트랜지스터(34)는 선택된 화소의 유기 발광층(332)을 발광시키기 위한 구동 전원을 화소 전극(331)에 인가한다.
화소 전극(331)은 화소마다 개별로 위치하고, 구동 박막 트랜지스터(34)의 드레인 전극(344)과 연결된다. 반면 공통 전극(333)은 화소별 구분 없이 제1 기판(31) 전체에 형성되며, 전원(ELVSS)과 연결된다. 화소 전극(331)과 공통 전극(333) 중 어느 하나는 애노드이고, 다른 하나는 캐소드이다. 애노드로부터 주입된 정공과 캐소드로부터 주입된 전자가 유기 발광층(332)에서 결합하여 여기자(exciton)를 생성하며, 여기자가 에너지를 방출하면서 발광이 이루어진다.
화소 전극(331)은 투명 도전막으로 형성되고, 공통 전극(333)은 금속막으로 형성될 수 있다. 이 경우 유기 발광층(332)의 빛은 공통 전극(333)에서 반사되고, 화소 전극(331)과 제1 기판(31)을 투과하여 외부로 방출되므로 제1 기판(31)의 바깥면이 표시 패널(30)의 표시면이 된다. 제1 기판(31)은 표시 영역의 외측으로 제2 기판(32)과 중첩되지 않는 패드 영역을 포함하며, 패드 영역에 패드 전극들이 노출되어 테이프 패키지(100)와 연결된다.
제2 기판(32)은 유리 또는 고분자 필름 등으로 형성될 수 있으며, 봉지 기판으로서 수분과 산소를 포함하는 외부 환경으로부터 유기 발광 다이오드(OLED)를 밀봉시켜 수분과 산소에 의한 유기 발광 다이오드(OLED)의 열화를 억제한다.
제1 기판(31)의 바깥면이 표시 패널(30)이 표시면이 됨에 따라, 제1 기판(31)의 패드 영역에 고정된 테이프 패키지(100)는 제2 기판(32)의 바깥면(상부면)을 향해 구부러진다. 이로써 인쇄 회로 기판(40)은 제2 기판(32)과 중첩되어 표시 패널(30)의 표시면을 가리지 않도록 한다.
테이프 패키지(100)에서 반도체 칩(10)과 배선 패턴(22) 및 솔더 레지스트(25)는 테이프 패키지(100)의 바깥을 향해 위치한다. 그리고 테이프 패키지(100) 중 구부러진 부분(벤딩 부위)은 출력 배선 패턴(24) 및 이를 덮는 솔더 레지스트(25)의 일부가 된다. 보호 필름(26)은 테이프 패키지(100)의 벤딩 부위에 위치하며, 출력 배선 패턴(24)을 향한 솔더 레지스트(25)의 가장자리 부위와 출력 배선 패턴(24)의 일부를 덮어 보호한다.
이때 열 압착으로 테이프 배선기판(20)에 강하게 고정된 보호 필름(26)이 베이스 필름(21)에 대한 솔더 레지스트(25)의 가장자리 부위와 출력 배선 패턴(24)의 고정력을 높이는 작용을 하므로 솔더 레지스트(25)와 배선 패턴(22)의 크랙 발생을 억제한다. 즉 본 실시예의 테이프 패키지(100)는 보호 필름(26)을 구비함으로써 구부러짐에 의한 솔더 레지스트(25)와 출력 배선 패턴(24)의 크랙 취약성을 개선할 수 있다.
한편 테이프 패키지(100)의 외측으로 섀시(chassis)와 같은 도전성의 보호 구조물(46)이 위치할 수 있다. 보호 필름(26)이 없는 경우를 가정하면 표시 패널(30)과 보호 구조물(46)을 체결하는 과정에서 보호 구조물(46)과의 접촉에 의해 솔더 레지스트(25)의 가장자리가 벗겨질 수 있으며, 이 경우 배선 패턴(22)이 노출되어 도전성의 보호 구조물(46)과 접촉하여 쇼트 불량이 발생한다.
그러나 본 실시예의 테이프 패키지(100)에서는 보호 필름(26)이 솔더 레지스트(25)의 가장자리 부위를 보호하므로, 표시 패널(30)과 보호 구조물(46)을 체결하는 과정에서 외부 접촉에 의해 솔더 레지스트(25)의 가장자리가 벗겨지는 현상을 방지할 수 있다. 그 결과 배선 패턴(22)이 보호 구조물(46)과 접촉하여 쇼트되는 불량을 원천적으로 차단할 수 있다.
도 5는 본 발명의 제3 실시예에 따른 테이프 패키지를 나타낸 평면도이고, 도 6은 도 5에 도시한 테이프 패키지를 구비한 본 발명의 제4 실시예에 따른 평판 표시 장치의 단면도이다.
도 5와 도 6을 참고하면, 제3 실시예의 테이프 패키지(110)는 보호 필름(271, 272)이 복수개로 구비되는 것을 제외하고 전술한 제1 실시예의 테이프 패키지와 같은 구성으로 이루어진다. 제1 실시예와 같은 부재에 대해서는 같은 도면 부호를 사용하며, 아래에서는 제1 실시예와 다른 구성에 대해 주로 설명한다.
제3 실시예의 테이프 패키지(110)에서 보호 필름(271, 272)은 출력 배선 패턴(24)을 향한 솔더 레지스트(25)의 가장자리 부위를 덮는 제1 보호 필름(271)과, 배선 패턴(22) 중 미세 피치 부위에 대응하여 위치하는 적어도 하나의 제2 보호 필름(272)을 포함한다. 제2 보호 필름(272)은 제1 보호 필름(271)과 같은 고분자 소재로 형성되며, 제1 보호 필름(271)과 동시에 테이프 배선기판(20)에 고정된다.
입력 배선 패턴(23)과 출력 배선 패턴(24) 각각은 배선들 사이 간격이 좁아지는 미세 피치 부위를 포함하며, 제2 보호 필름(272)은 입력 배선 패턴(23)과 출력 배선 패턴(24)의 미세 피치 부위마다 하나씩 제공될 수 있다. 제2 보호 필름(272)은 미세 피치 부위에 대응하여 솔더 레지스트(25) 상부면에 열 압착으로 견고하게 고정될 수 있다.
배선 패턴(22)의 미세 피치 부위는 벤딩 부위와 함께 크랙에 취약한 부분이다. 제3 실시예의 테이프 패키지(110) 및 이를 구비한 제4 실시예의 평판 표시 장치(210)에서는 제2 보호 필름(272)을 이용하여 배선 패턴(22)의 미세 피치 부위를 덮어 보호함으로써 테이프 패키지(110)의 제조, 취급, 및 표시 패널과의 조립 과정에서 미세 피치 부위에 크랙이 발생하는 것을 예방할 수 있다.
도 7은 본 발명의 제5 실시예에 따른 테이프 패키지를 나타낸 단면도이고, 도 8은 도 7에 도시한 테이프 패키지를 구비한 본 발명의 제6 실시예에 따른 평판 표시 장치의 단면도이다.
도 7과 도 8을 참고하면, 제5 실시예의 테이프 패키지(120)는 보호 필름(28)이 반도체 칩(10)과 배선 패턴(22)의 단부를 제외한 테이프 배선기판(20) 전체에 형성되는 것을 제외하고 전술한 제1 실시예의 테이프 패키지와 같은 구성으로 이루어진다. 제1 실시예와 같은 부재에 대해서는 같은 도면 부호를 사용하며, 아래에서는 제1 실시예와 다른 구성에 대해 주로 설명한다.
제5 실시예의 테이프 패키지(120)에서 보호 필름(28)은 솔더 레지스트(25)의 상부면 전체에 열 압착으로 고정된다. 보호 필름(28)은 배선 패턴(22)의 길이 방향을 따라 솔더 레지스트(25)보다 큰 폭으로 형성되어 솔더 레지스트(25)의 상부면 및 측면과 더불어 입력 배선 패턴(23)의 일부와 출력 배선 패턴(24)의 일부를 덮어 보호한다.
보호 필름(28)이 솔더 레지스트(25) 전체를 커버하며 열 압착에 의해 테이프 배선기판(20)에 강하게 고정됨에 따라, 솔더 레지스트(25)와 배선 패턴(22)의 크랙을 방지할 수 있고, 솔더 레지스트(25)의 벗겨짐에 따른 배선 패턴(22)과 보호 구조물(46)의 쇼트 불량 또한 효과적으로 차단할 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
100, 110, 120: 테이프 패키지 200, 210, 22: 평판 표시 장치
10: 반도체 칩 20: 테이프 배선기판
21: 베이스 필름 22: 배선 패턴
25: 솔더 레지스트 26, 28: 보호 필름
271: 제1 보호 필름 272: 제2 보호 필름

Claims (16)

  1. 베이스 필름;
    상기 베이스 필름의 일면에 실장된 반도체 칩;
    상기 베이스 필름의 일면에 형성되며 상기 반도체 칩과 전기적으로 연결된 입력 배선 패턴 및 출력 배선 패턴을 포함하는 배선 패턴;
    상기 배선 패턴의 단부를 제외한 나머지 부분을 덮는 솔더 레지스트; 및
    상기 출력 배선 패턴의 단부를 향한 상기 솔더 레지스트의 일측 가장자리 위에 제공되는 보호 필름
    을 포함하는 테이프 패키지.
  2. 제1항에 있어서,
    상기 보호 필름은 상기 솔더 레지스트의 일측 가장자리와 같은 길이를 가지며, 상기 솔더 레지스트의 상부면과 측면 및 상기 베이스 필름의 상부면에 걸쳐 위치하는 테이프 패키지.
  3. 제2항에 있어서,
    상기 베이스 필름은 상기 배선 패턴 및 상기 솔더 레지스트가 형성된 일면이 바깥을 향하도록 구부러지며,
    상기 보호 필름의 적어도 일부는 상기 베이스 필름 중 구부러진 부분에 위치하는 테이프 패키지.
  4. 제1항에 있어서,
    상기 보호 필름은,
    상기 출력 배선 패턴의 단부를 향한 상기 솔더 레지스트의 일측 가장자리 위에 제공되는 제1 보호 필름; 및
    상기 배선 패턴 중 미세 피치 부위에 대응하여 상기 솔더 레지스트 위에 제공되는 제2 보호 필름
    을 포함하는 테이프 패키지.
  5. 제4항에 있어서,
    상기 미세 피치 부위는 상기 입력 배선 패턴과 상기 출력 배선 패턴 각각에 구비되며, 상기 제2 보호 필름은 상기 미세 피치 부위마다 개별로 위치하는 테이프 패키지.
  6. 제1항에 있어서,
    상기 보호 필름은 상기 솔더 레지스트의 상부면 전체에 제공되는 테이프 패키지.
  7. 제6항에 있어서,
    상기 보호 필름은 상기 배선 패턴의 길이 방향을 따라 상기 솔더 레지스트보다 큰 폭으로 형성되어 상기 입력 배선 패턴과 상기 출력 배선 패턴의 일부를 덮는 테이프 패키지.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 보호 필름은 열 압착에 의해 상기 솔더 레지스트 및 상기 베이스 필름에 일체로 고정되는 테이프 패키지.
  9. 제1 기판과 제2 기판을 포함하는 표시 패널;
    상기 표시 패널로 제어 신호를 보내기 위한 인쇄 회로 기판; 및
    일단이 상기 제1 기판에 부착되고 타단이 상기 인쇄 회로 기판에 부착되며, 상기 인쇄 회로 기판이 상기 제2 기판과 마주하도록 상기 제2 기판의 바깥면을 향해 구부러진 테이프 패키지
    를 포함하며,
    상기 테이프 패키지는 바깥을 향한 일면에 배선 패턴과 반도체 칩 및 솔더 레지스트를 구비한 베이스 필름과, 베이스 필름 중 구부러진 부분에서 솔더 레지스트의 일측 가장자리를 덮는 보호 필름을 포함하는 평판 표시 장치.
  10. 제9항에 있어서,
    상기 배선 패턴은 상기 인쇄 회로 기판과 전기적으로 연결되는 입력 배선 패턴 및 상기 표시 패널과 전기적으로 연결되는 출력 배선 패턴을 포함하며,
    상기 보호 필름은 상기 출력 배선 패턴의 단부를 향한 상기 솔더 레지스트의 일측 가장자리 위에 제공되는 평판 표시 장치.
  11. 제10항에 있어서,
    상기 보호 필름은,
    상기 출력 배선 패턴의 단부를 향한 상기 솔더 레지스트의 일측 가장자리 위에 제공되는 제1 보호 필름; 및
    상기 배선 패턴 중 미세 피치 부위에 대응하여 상기 솔더 레지스트 위에 제공되는 제2 보호 필름
    을 포함하는 평판 표시 장치.
  12. 제11항에 있어서,
    상기 미세 피치 부위는 상기 입력 배선 패턴과 상기 출력 배선 패턴 각각에 구비되며, 상기 제2 보호 필름은 상기 미세 피치 부위마다 개별로 위치하는 평판 표시 장치.
  13. 제10항에 있어서,
    상기 보호 필름은 상기 솔더 레지스트의 바깥면 전체에 제공되는 평판 표시 장치.
  14. 제13항에 있어서,
    상기 보호 필름은 상기 배선 패턴의 길이 방향을 따라 상기 솔더 레지스트보다 큰 폭으로 형성되어 상기 입력 배선 패턴과 상기 출력 배선 패턴의 일부를 덮는 평판 표시 장치.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서,
    상기 보호 필름은 열 압착에 의해 상기 솔더 레지스트 및 상기 베이스 필름에 일체로 고정되는 평판 표시 장치.
  16. 제9항에 있어서,
    상기 표시 패널은 복수의 유기 발광 다이오드를 구비한 유기 발광 표시 패널인 평판 표시 장치.
KR1020130017052A 2013-02-18 2013-02-18 테이프 패키지 및 이를 구비한 평판 표시 장치 KR101991892B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130017052A KR101991892B1 (ko) 2013-02-18 2013-02-18 테이프 패키지 및 이를 구비한 평판 표시 장치
US14/181,663 US9093443B2 (en) 2013-02-18 2014-02-15 Tape package and flat panel display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130017052A KR101991892B1 (ko) 2013-02-18 2013-02-18 테이프 패키지 및 이를 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20140103548A true KR20140103548A (ko) 2014-08-27
KR101991892B1 KR101991892B1 (ko) 2019-06-24

Family

ID=51351023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130017052A KR101991892B1 (ko) 2013-02-18 2013-02-18 테이프 패키지 및 이를 구비한 평판 표시 장치

Country Status (2)

Country Link
US (1) US9093443B2 (ko)
KR (1) KR101991892B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170114906A (ko) * 2016-04-05 2017-10-16 삼성전자주식회사 칩-온-필름 반도체 패키지 및 이를 포함하는 디스플레이 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431485B2 (ja) 2013-12-02 2018-11-28 東芝ホクト電子株式会社 発光装置
KR102381286B1 (ko) * 2017-05-18 2022-03-31 삼성디스플레이 주식회사 표시 장치
WO2020026959A1 (ja) * 2018-07-31 2020-02-06 株式会社村田製作所 樹脂基板、および樹脂基板の製造方法
CN111221181A (zh) * 2020-01-20 2020-06-02 深圳市华星光电半导体显示技术有限公司 背光源及其制备方法
KR20210105723A (ko) 2020-02-19 2021-08-27 삼성전자주식회사 칩-온-필름 패키지, 및 이를 포함하는 디스플레이 모듈 및 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002882A (ja) * 1998-06-16 2000-01-07 Toshiba Electronic Engineering Corp 液晶表示装置及びその製造方法
JP2007004027A (ja) * 2005-06-27 2007-01-11 Optrex Corp 画像表示装置
KR20070019358A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659826B1 (ko) 2005-12-20 2006-12-19 삼성에스디아이 주식회사 배터리 팩의 회로 기판
KR101107176B1 (ko) * 2010-02-08 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5355478B2 (ja) 2010-04-07 2013-11-27 株式会社フジクラ フレキシブルプリント基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002882A (ja) * 1998-06-16 2000-01-07 Toshiba Electronic Engineering Corp 液晶表示装置及びその製造方法
JP2007004027A (ja) * 2005-06-27 2007-01-11 Optrex Corp 画像表示装置
KR20070019358A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170114906A (ko) * 2016-04-05 2017-10-16 삼성전자주식회사 칩-온-필름 반도체 패키지 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR101991892B1 (ko) 2019-06-24
US20140233249A1 (en) 2014-08-21
US9093443B2 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
US10658436B2 (en) Organic light emitting display device to implement narrow bezel and thin thickness
KR102045244B1 (ko) 연성 표시소자
KR101991892B1 (ko) 테이프 패키지 및 이를 구비한 평판 표시 장치
KR101984245B1 (ko) 유기 발광 표시 장치
US9660007B2 (en) Display device and method of manufacturing display device
KR102615177B1 (ko) 평판표시장치
WO2016015421A1 (zh) 阵列基板、有机发光二极管显示面板和显示装置
KR100662992B1 (ko) 유기전계 발광표시장치의 구동집적회로 및 그 제조방법
KR20140120571A (ko) 유기발광 표시장치
KR102621590B1 (ko) 유기 발광 표시 장치
JP2018125250A (ja) 表示装置
KR102251827B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101527971B1 (ko) 유기전계발광 표시 장치
KR20180024819A (ko) 하부 기판과 상부 기판 사이에 위치하는 접착층을 포함하는 유기 발광 표시 장치
KR102088867B1 (ko) 유기전계발광표시장치 및 그 제조 방법
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
KR102193783B1 (ko) 유기 발광 표시장치
KR102411327B1 (ko) 표시 장치
KR20190055574A (ko) 유기발광 표시장치
US20190334113A1 (en) Oled display device
KR20170003873A (ko) 구조물 및 이의 제조 방법
KR100673761B1 (ko) 유기발광 표시장치 및 그 제조방법
US20230200115A1 (en) Display device
KR101956917B1 (ko) 터치 센싱장치 내장형 유기 발광 다이오드 표시장치
KR102637116B1 (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant