KR20140100237A - 차동 신호 처리 장치 - Google Patents

차동 신호 처리 장치 Download PDF

Info

Publication number
KR20140100237A
KR20140100237A KR1020130013308A KR20130013308A KR20140100237A KR 20140100237 A KR20140100237 A KR 20140100237A KR 1020130013308 A KR1020130013308 A KR 1020130013308A KR 20130013308 A KR20130013308 A KR 20130013308A KR 20140100237 A KR20140100237 A KR 20140100237A
Authority
KR
South Korea
Prior art keywords
pattern
differential signal
pattern line
waveform
connector
Prior art date
Application number
KR1020130013308A
Other languages
English (en)
Inventor
한용호
Original Assignee
도시바삼성스토리지테크놀러지코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바삼성스토리지테크놀러지코리아 주식회사 filed Critical 도시바삼성스토리지테크놀러지코리아 주식회사
Priority to KR1020130013308A priority Critical patent/KR20140100237A/ko
Publication of KR20140100237A publication Critical patent/KR20140100237A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

차동 전송 라인에서의 신호 품질을 유지할 수 있는 차동 신호 처리 장치가 개시된다. 차동 신호 처리 장치는 고속 인터페이스를 통해 차동 신호를 송수신하는 프로세서; 및 외부 기기와의 접속을 위한 커넥터를 포함할 수 있고, 상기 프로세서는, 일정 거리만큼 이격된 제1 패턴 라인과 제2 패턴 라인을 통해 차동 신호를 상기 커넥터와 송수신하고, 상기 제1 패턴 라인 또는 제2 패턴 라인은, 파형 패턴을 포함할 수 있다.

Description

차동 신호 처리 장치{APPARATUS FOR PROCESSING DIFFERENTIAL SIGNAL}
아래의 설명은 내부 소자들 간에 패턴 라인을 통하여 차동 신호를 전달하는 차동 신호 처리 장치에 관한 것이다.
PCB 설계 시, 각종 소자들은 회로 특성을 고려하여 PCB 상에 배치되어야 한다. 특히, 소자들을 서로 연결하는 패턴 라인은 되도록 가장 짧은 길이를 가지고 직선 형태로 설계가 이루어지는 것이 바람직하다. 패턴 라인이 특정 길이 이상으로 길어질 경우, 정재파가 발생하고, 전자파에 의한 방사가 나타날 수 있다.
서로 다른 길이를 가지는 패턴 라인들을 통해 차동 신호(differential signal)가 전달되는 경우, 신호 전달이 지연되어 전송 에러가 발생할 수 있다. 임의적으로, 어느 하나의 패턴 라인의 길이를 감소시키는 경우에는 차동 임피던스가 변화되어 신호의 무결성(integrity)에 영향을 미칠 수 있다.
최근의 고속 전송 시스템에서는 각각의 집적 회로 모듈(integrated circuit module)에 의해 각각의 고유의 기능이 제공되며, PCB 상의 패턴 라인을 통하여 고속 신호의 송수신이 이루어진다. 고속 전송 시스템의 신호 송수신 성능을 더욱 개선시키기 위해서는 PCB 상의 패턴 라인의 설계가 최적화되어야 한다.
본 발명은 소자들의 물리적 특성에 의해 패턴 라인의 설계가 제한적일지라도 동일한 길이의 패턴 라인들을 통해 차동 신호를 송수신할 수 있는 차동 신호 처리 장치를 제공하기 위한 것이다.
본 발명은 패턴 라인들을 이용한 차동 신호의 전달에 있어, 차동 신호의 전달 지연 및 차동 신호의 레벨 차이가 발생하는 것을 방지할 수 있는 차동 신호 처리 장치를 제공하기 위한 것이다.
일실시예에 따른 차동 신호 처리 장치는, 고속 인터페이스를 통해 차동 신호를 송수신하는 프로세서; 및 외부 기기와의 접속을 위한 커넥터를 포함할 수 있고, 상기 프로세서는 일정 거리만큼 이격된 제1 패턴 라인과 제2 패턴 라인을 통해 차동 신호를 상기 커넥터와 송수신하고, 상기 제1 패턴 라인 또는 제2 패턴 라인은 파형 패턴을 포함할 수 있다.
일실시예에 따른 차동 신호 처리 장치에서, 상기 제1 패턴 라인 또는 제2 패턴 라인은 상기 파형 패턴에 의해 서로 동일한 길이를 가지도록 배치될 수 있다.
일실시예에 따른 차동 신호 처리 장치에서, 상기 제1 패턴 라인 또는 제2 패턴 라인은 차동 신호의 전달 지연을 방지하도록 파형 패턴의 개수 또는 형태 중 적어도 어느 하나가 조절될 수 있다.
일실시예에 따른 차동 신호 처리 장치에서, 상기 파형 패턴은 규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 또는 정현파 중 어느 하나의 형태를 가질 수 있다.
다른 실시예에 따른 차동 신호 처리 장치는, 고속 인터페이스를 통해 차동 신호를 송수신하는 프로세서; 및 접속한 외부 기기에 상기 차동 신호를 전달하는 커넥터를 포함할 수 있고, 상기 차동 신호는 파형 패턴에 의해 서로 동일한 길이를 가지는 제1 패턴 라인 및 제2 패턴 라인을 통해 전달될 수 있다.
다른 실시예에 따른 차동 신호 처리 장치에서, 상기 제1 패턴 라인 및 제2 패턴 라인은 상기 파형 패턴에 의해 PCB 상에서 서로 동일한 길이를 가지도록 배치될 수 있다.
다른 실시예에 따른 차동 신호 처리 장치에서, 상기 제1 패턴 라인 또는 제2 패턴 라인은 차동 신호의 전달 지연을 방지하도록 파형 패턴의 개수 또는 형태 중 적어도 어느 하나가 조절될 수 있다.
다른 실시예에 따른 차동 신호 처리 장치에서, 상기 파형 패턴은 규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 또는 정현파 중 어느 하나의 형태를 가질 수 있다.
일실시예에 따르면, 동일한 길이의 패턴 라인들을 통해 차동 신호를 송수신 할 수 있어, 차동 신호의 전달 지연을 방지하고 신호의 무결성을 유지할 수 있다.
일실시예에 따르면, 동일한 길이의 패턴 라인들을 통해 차동 신호를 송수신함으로써, 고속 신호 전송 시스템에서 신호가 전달되는 전송 경로의 안정성을 유지할 수 있다.
도 1은 일실시예에 따른 차동 신호 처리 장치의 구성을 도시한 도면이다.
도 2는 다른 실시예에 따른 차동 신호 처리 장치의 구성을 도시한 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 아래의 특정한 구조적 내지 기능적 설명들은 단지 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 발명의 범위가 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 일실시예에 따른 차동 신호 처리 장치의 구성을 도시한 도면이다.
도 1을 참조하면, 차동 신호 처리 장치는 고속 인터페이스를 통해 차동 신호를 송수신하는 프로세서(110) 및 외부 기기와의 접속을 위한 커넥터 (connector)(120)를 포함할 수 있다. 예를 들어, 프로세서(110)는 고속 인터페이스 송수신 기능을 제공하는 집적 회로 모듈일 수 있고, 커넥터(120)는 외부 기기와의 접속을 위한 인터페이스 소켓(interface Socket) 또는 인터페이스 잭(interface Jack)일 수 있다. 커넥터(120)는 차동 신호 처리 장치에 접속한 외부 기기에 차동 신호를 전달할 수 있다.
프로세서(110)는 복수의 패턴 라인들을 통해 커넥터(120)와 연결될 수 있다. 차동 신호는 패턴 라인들을 통하여 프로세서(110)와 커넥터(120) 사이에서 송수신될 수 있다. 차동 신호의 송수신을 위해 패턴 라인들은 제1 패턴 라인(130)과 제2 패턴 라인(140)을 포함할 수 있다.
프로세서(110)는 일정 거리만큼 이격된 제1 패턴 라인(130)과 제2 패턴 라인(140)을 통해 차동 신호를 커넥터(120)와 송수신할 수 있다. 예를 들어, 제1 패턴 라인(130) 및 제2 패턴 라인(140)은 차동 신호를 전달하는 PCB 패턴일 수 있다.
제1 패턴 라인(130) 또는 제2 패턴 라인(140)은 파형 패턴(150)을 포함할 수 있다. 파형 패턴(150)은 규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 또는 정현파 중 어느 하나의 형태를 가질 수 있다. 또한, 파형 패턴(150)은 규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 및 정현파 중 적어도 두 개 이상의 조합으로 구성될 수도 있다. 파형 패턴(150)은 길이가 더 짧은 패턴 라인에 적용되어 패턴 라인들 간의 길이를 동일하게 매칭시키는데 이용될 수 있다.
제1 패턴 라인(130) 또는 제2 패턴 라인(140)은 차동 신호의 전달 지연을 방지하도록 파형 패턴(150)의 개수 또는 파형의 형태 중 적어도 어느 하나가 조절될 수 있다. 파형 패턴(150)의 개수 또는 파형 패턴의 깊이(160)는 프로세서(110)와 커넥터(120)의 배치 구조에 따라 다르게 결정될 수 있다. 파형 패턴(150)의 개수는 파형 패턴(150)에 포함된 단일 파형의 개수를 나타낼 수 있고, 파형 패턴의 깊이(160)는 단일 파형이 가지는 높이 또는 진폭을 나타낼 수 있다.
프로세서(110)와 커넥터(120)가 배치된 위치에 따라 제1 패턴 라인(130)과 제2 패턴 라인(140) 간의 길이 차이가 달라질 수 있고, 패턴 라인에 포함될 파형 패턴(150)의 개수 또는 파형 패턴의 깊이(160)는 제1 패턴 라인(130)과 제2 패턴 라인(140) 간의 길이 차이에 따라 조절될 수 있다.
제1 패턴 라인(130)과 제2 패턴 라인(140) 간의 길이 차이가 커질수록, 제1 패턴 라인(130)과 제2 패턴 라인(140)을 동일한 길이로 설계하기 위해 패턴 라인에 포함될 파형 패턴(150)의 개수 또는 파형 패턴의 깊이(160)는 증가될 수 있다. 또는, 제1 패턴 라인(130)과 제2 패턴 라인(140)을 동일한 길이로 설계하기 위해 파형 패턴(150)의 개수 및 파형 패턴의 깊이(160)가 모두 증가될 수 있다.
또한, 파형 패턴(150)의 개수 및 파형 패턴의 깊이(160)는 프로세서(110)와 커넥터(120)에 포함된 입출력 단자들의 위치에 따라 다르게 결정될 수 있다. 예를 들어, 각 집적 회로 모듈들에서 입출력 단자들의 위치는 서로 다를 수 있고, 입출력 단자들의 위치에 따라 제1 패턴 라인(130)과 제2 패턴 라인(140) 간의 길이 차이가 달라질 수 있다. 따라서, 제1 패턴 라인(130) 또는 제2 패턴 라인(140)에 포함될 파형 패턴(150)의 개수 또는 파형 패턴의 깊이(160)는 제1 패턴 라인(130)과 제2 패턴 라인(140) 간의 길이 차이에 따라 조절될 수 있다.
PCB 상에 커넥터(120)와 프로세서(110)가 배치되는 경우, 커넥터(120)와 프로세서(110)의 물리적인 특성에 의해 커넥터(120)와 프로세서(110) 사이에서 차동 신호를 전달하는 패턴 라인들의 길이가 서로 다를 수 있다. 예를 들어, 커넥터(120)와 프로세서(110)가 PCB 상에 배치된 위치 및 커넥터(120)와 프로세서(110)의 입출력 단자의 위치 등과 같은 물리적인 특성에 의해 패턴 라인들의 길이가 서로 다를 수 있다. 차동 신호를 전달하는 패턴 라인들의 길이가 서로 다른 경우, 차동 신호의 전달이 지연될 수 있고, 차동 스큐(skew)의 특성이 저하되어 전송 에러가 발생할 수 있다.
그러나, 차동 신호 처리 장치에 포함된 프로세서(110)와 커넥터(120)를 연결하는 제1 패턴 라인(130) 및 제2 패턴 라인(140)은 파형 패턴(150)에 의해 서로 동일한 길이를 가지도록 설계될 수 있다. 예를 들어, 제1 패턴 라인(130) 및 제2 패턴 라인(140)은 파형 패턴(150)에 의해 PCB 상에서 동일한 트레이스(trace) 길이를 가지도록 설계될 수 있다.
프로세서(110)와 커넥터(120)는 서로 동일한 길이를 가지는 제1 패턴 라인(130) 및 제2 패턴 라인(140)을 통해 차동 신호를 송수신할 수 있다. 이에 따라, 차동 신호 처리 장치는 차동 신호의 전달 지연을 방지하고, 차동 신호의 무결성을 유지할 수 있다. 구체적으로, 제1 패턴 라인(130)과 제2 패턴 라인(140)이 서로 동일한 길이로 설계됨에 따라, 제1 패턴 라인(130)과 제2 패턴 라인(140)을 통해 전달되는 신호들 간에 위상 차이 및 레벨 차이가 발생되는 것을 방지할 수 있다.
도 1에서는 커넥터(120)와 프로세서(110) 간에 서로 동일한 입출력 단자(TxN, TxP)를 연결하는 제1 패턴 라인(130) 및 제2 패턴 라인(140)이 도시되어 있다. 프로세서(110)와 커넥터(120)가 배치된 위치 및 프로세서(110)와 커넥터(120)에 포함된 입출력 단자의 위치를 고려할 때, 동일한 레이어 상에서 제1 패턴 라인(130)과 제2 패턴 라인(140)을 직선 형태로 구성하는 경우, 제1 패턴 라인(130)과 제2 패턴 라인(140)은 서로 다른 길이를 가질 수 밖에 없다. 그러나, 제1 패턴 라인(130)의 일부 또는 전부를 정현파 또는 삼각파 등의 파형 패턴(150)으로 구성함으로써, 제1 패턴 라인(130)과 제2 패턴 라인(140)의 길이를 동일하게 설계할 수 있다.
도 2는 다른 실시예에 따른 차동 신호 처리 장치의 구성을 도시한 도면이다.
도 2를 참조하면, 차동 신호 처리 장치는 고속 인터페이스를 통해 차동 신호를 송수신하는 프로세서(210) 및 외부 기기와의 접속을 위한 커넥터(220)를 포함할 수 있다.
프로세서(210)는 제1 패턴 라인(230)과 제2 패턴 라인(240)을 통해 커넥터(220)에 연결될 수 있다. 제1 패턴 라인(230) 및 제2 패턴 라인(240)을 통해 차동 신호가 프로세서(210)와 커넥터(220) 사이에서 송수신될 수 있다. 제1 패턴 라인(230)과 제2 패턴 라인(240)의 길이를 동일하게 설계하기 위해, 설계 시 제1 패턴 라인(230) 또는 제2 패턴 라인(240) 중 더 짧을 것으로 예상되는 패턴 라인에 파형 패턴(250)을 적용할 수 있다.
프로세서(210)와 커넥터(220)의 물리적인 특성에 따라 제1 패턴 라인(230)과 제2 패턴 라인(240) 간의 길이 차이는 달라질 수 있고, 패턴 라인에 포함될 파형 패턴(250)의 개수 또는 파형 패턴의 깊이(260)를 조절하여 길이 차이의 가변성을 보상할 수 있다.
도 2에서, 프로세서(210)는 서로 동일한 입출력 단자(TxN, TxP)를 연결하는 제1 패턴 라인(230) 및 제2 패턴 라인(240)을 통해 커넥터(220)에 연결되어 있다. 그리고, 제2 패턴 라인(240)에 파형 패턴(250)이 적용되어 있다.
도 1의 구성과 비교하여, 도 2에서는 커넥터(220)가 배치된 위치 및 프로세서(210)의 입출력 단자의 위치가 다름을 알 수 있다. 이에 따라, 프로세서(210)와 커넥터(220) 사이에서 차동 신호를 전달하기 위한 패턴 라인들의 설계는 달라질 것이며, 제1 패턴 라인(230)과 제2 패턴 라인(240)의 길이 차이 또한 도 1의 경우와는 다른 값을 가질 것이다.
도 2의 경우가 도 1에서보다 제1 패턴 라인(230)과 제2 패턴 라인(240) 간의 길이 차이가 더 큰 경우라고 가정하면, 설계자는 파형 패턴(250)의 개수 또는 파형 패턴의 깊이(260)를 도 1의 경우보다 증가시킴으로써, 제1 패턴 라인(230)과 제2 패턴 라인(240)의 길이를 동일하게 설계할 수 있다. 또한, 설계자는 파형 패턴(250)의 개수 및 파형 패턴의 깊이(260)를 모두 증가시키거나 또는 파형 패턴(250)의 형태를 변경함으로써, 제2 패턴 라인(240)의 길이를 조절할 수도 있다.
도2 에서는 제1 패턴 라인(230)과 제2 패턴 라인(240)의 길이를 동일하게 설계하기 위해 도 1에서보다 파형 패턴(250)의 개수 및 파형 패턴의 깊이(260) 모두가 증가되었음을 알 수 있다. 이를 통해, 제1 패턴 라인(230)과 제2 패턴 라인(240)은 프로세서(210)와 커넥터(220)의 배치 또는 입출력 단자의 위치에 관계 없이 동일한 길이를 가지도록 설계될 수 있고, 이에 따라 차동 신호의 전달 지연 및 위상 차이가 발생하는 것을 방지할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110: 프로세서
120: 커넥터
130: 제1 패턴 라인
140: 제2 패턴 라인
150: 파형 패턴
160: 파형 패턴의 깊이

Claims (17)

  1. 고속 인터페이스를 통해 차동 신호를 송수신하는 프로세서; 및
    외부 기기와의 접속을 위한 커넥터
    를 포함하고,
    상기 프로세서는, 일정 거리만큼 이격된 제1 패턴 라인과 제2 패턴 라인을 통해 차동 신호를 상기 커넥터와 송수신하고,
    상기 제1 패턴 라인 또는 제2 패턴 라인은, 파형 패턴을 포함하는 차동 신호 처리 장치.
  2. 제1항에 있어서,
    상기 제1 패턴 라인 또는 제2 패턴 라인은,
    상기 파형 패턴에 의해 서로 동일한 길이를 가지도록 배치되는 것을 특징으로 하는 차동 신호 처리 장치.
  3. 제1항에 있어서,
    상기 제1 패턴 라인 또는 제2 패턴 라인은,
    차동 신호의 전달 지연을 방지하도록 파형 패턴의 개수 또는 형태 중 적어도 어느 하나가 조절되는 것을 특징으로 하는 차동 신호 처리 장치.
  4. 제3항에 있어서,
    상기 파형 패턴의 개수는,
    상기 프로세서와 상기 커넥터의 배치 구조에 따라 다르게 결정되는 차동 신호 처리 장치.
  5. 제4항에 있어서,
    상기 파형 패턴의 개수는,
    상기 프로세서와 상기 커넥터에 포함된 입출력 단자들의 위치에 따라 다르게 결정되는 차동 신호 처리 장치.
  6. 제1항에 있어서,
    상기 파형 패턴의 깊이는,
    상기 프로세서와 상기 커넥터의 배치 구조에 따라 다르게 결정되는 차동 신호 처리 장치.
  7. 제1항에 있어서,
    상기 파형 패턴은,
    규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 또는 정현파 중 어느 하나의 형태를 가지는 차동 신호 처리 장치.
  8. 제1항에 있어서,
    상기 파형 패턴은,
    규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 및 정현파 중 적어도 두 개 이상의 조합으로 구성되는 차동 신호 처리 장치.
  9. 제1항에 있어서,
    상기 제1 패턴 라인 및 제2 패턴 라인은,
    차동 신호를 전달하는 PCB 패턴인 차동 신호 처리 장치.
  10. 고속 인터페이스를 통해 차동 신호를 송수신하는 프로세서; 및
    접속한 외부 기기에 상기 차동 신호를 전달하는 커넥터
    를 포함하고,
    상기 차동 신호는, 파형 패턴에 의해 서로 동일한 길이를 가지는 제1 패턴 라인 및 제2 패턴 라인을 통해 전달되는 차동 신호 처리 장치.
  11. 제10항에 있어서,
    상기 제1 패턴 라인 및 제2 패턴 라인은,
    상기 파형 패턴에 의해 PCB 상에서 서로 동일한 길이를 가지도록 배치되는 것을 특징으로 하는 차동 신호 처리 장치.
  12. 제10항에 있어서,
    상기 제1 패턴 라인 또는 제2 패턴 라인은,
    차동 신호의 전달 지연을 방지하도록 파형 패턴의 개수 또는 형태 중 적어도 어느 하나가 조절되는 것을 특징으로 하는 차동 신호 처리 장치.
  13. 제12항에 있어서,
    상기 파형 패턴의 개수는,
    상기 프로세서와 상기 커넥터의 배치 구조에 따라 다르게 결정되는 차동 신호 처리 장치.
  14. 제13항에 있어서,
    상기 파형 패턴의 개수는,
    상기 프로세서와 상기 커넥터에 포함된 입출력 단자들의 위치에 따라 다르게 결정되는 차동 신호 처리 장치.
  15. 제10항에 있어서,
    상기 파형 패턴의 깊이는,
    상기 프로세서와 상기 커넥터의 배치 구조에 따라 다르게 결정되는 차동 신호 처리 장치.
  16. 제10항에 있어서,
    상기 파형 패턴은,
    규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 또는 정현파 중 어느 하나의 형태를 가지는 차동 신호 처리 장치.
  17. 제10항에 있어서,
    상기 파형 패턴은,
    규칙적 또는 비규칙적인 주기를 나타내는 삼각파, 사각파, 톱니파 및 정현파 중 적어도 두 개 이상의 조합으로 구성되는 차동 신호 처리 장치.
KR1020130013308A 2013-02-06 2013-02-06 차동 신호 처리 장치 KR20140100237A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130013308A KR20140100237A (ko) 2013-02-06 2013-02-06 차동 신호 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013308A KR20140100237A (ko) 2013-02-06 2013-02-06 차동 신호 처리 장치

Publications (1)

Publication Number Publication Date
KR20140100237A true KR20140100237A (ko) 2014-08-14

Family

ID=51746195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013308A KR20140100237A (ko) 2013-02-06 2013-02-06 차동 신호 처리 장치

Country Status (1)

Country Link
KR (1) KR20140100237A (ko)

Similar Documents

Publication Publication Date Title
JP6075834B2 (ja) プリント回路板
JP5696301B2 (ja) アドレス線配線構造及びこれを有するプリント配線基板
US10325053B2 (en) Triangular routing for high speed differential pair length matching
US9257955B2 (en) Common mode noise reduction circuit
US9337893B2 (en) Crosstalk analysis methods using superposition
US7859309B2 (en) Clock tree distributing method
JP2013128190A (ja) 半導体装置、信号伝送システム及び信号伝送方法
US9628058B2 (en) Skew correction circuit, electronic device, and skew correction method
US9504159B2 (en) Circuit component bridge device
JP2016005155A (ja) プリント回路板及びプリント配線板
US11057987B2 (en) Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
KR102240292B1 (ko) 디스플레이 장치, 회로판 및 트레이스
KR20140100237A (ko) 차동 신호 처리 장치
JP2007295021A (ja) 受信装置及び受信方法
CN108763771B (zh) 一种PCIe链路性能优化方法和系统
US9337521B2 (en) Crosstalk reduction in signal lines by crosstalk introduction
TW201311064A (zh) 印刷電路板
Wu et al. Introduction to the segmented finite-difference time-domain method
US8988160B2 (en) Data transmission system and semiconductor circuit
US20140043097A1 (en) Electronic device and noise reducing method
CN110290634A (zh) 一种印刷电路板、印刷电路板模型的生成方法及电子设备
JP2020145398A (ja) 高速差動信号配線のためのループ状の放射低減フィルタ
US9046550B2 (en) Signal transmission lines with test pad
JP5653787B2 (ja) 接続構造及び接続方法
JP2013101471A (ja) メモリモジュール及びメモリシステム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination