KR102240292B1 - 디스플레이 장치, 회로판 및 트레이스 - Google Patents

디스플레이 장치, 회로판 및 트레이스 Download PDF

Info

Publication number
KR102240292B1
KR102240292B1 KR1020140174442A KR20140174442A KR102240292B1 KR 102240292 B1 KR102240292 B1 KR 102240292B1 KR 1020140174442 A KR1020140174442 A KR 1020140174442A KR 20140174442 A KR20140174442 A KR 20140174442A KR 102240292 B1 KR102240292 B1 KR 102240292B1
Authority
KR
South Korea
Prior art keywords
width
trace
receiver
terminal
transmitter
Prior art date
Application number
KR1020140174442A
Other languages
English (en)
Other versions
KR20150065617A (ko
Inventor
밍후이 한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20150065617A publication Critical patent/KR20150065617A/ko
Application granted granted Critical
Publication of KR102240292B1 publication Critical patent/KR102240292B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0246Termination of transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Structure Of Printed Boards (AREA)
  • Dc Digital Transmission (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Planar Illumination Modules (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 복수의 제1 부분; 및 상기 제1 부분에 교차하여 직렬 연결되고 상기 제1 부분의 폭과는 다른 폭을 가지는 복수의 제2 부분을 포함하며, 수신기의 입력으로 연결되는 트레이스, 회로판 및 디스플레이 장치에 대한 것이다.

Description

디스플레이 장치, 회로판 및 트레이스{DISPLAY DEVICE, CIRCUIT BOARD AND TRACE}
본 발명은 디스플레이 장치, 회로판 및 트레이스에 대한 것이다.
채널 손실은 전기적 신호를 수 Gbp의 데이터 전송 속도로 먼 거리로 전송할 때의 주요 제한 요소 중 하나이다. 현재 존재하는 해결책들은 유한 임펄스 반응 필터(FIR), 연속 시간 선형 이퀄라이저(CTLE) 및 결정 피드백 이퀄라이저(DFE) 등과 같은 송신기 내 이퀄라이제이션 방식 및 수신기 칩에 초점을 맞추고 있다. 그러나, 이러한 칩 수준의 해결책들은 과정 상에 사용되는 기술에 의존하게 되고, 상대적으로 높은 전력 소모를 가지고 있으며, 과정, 전압 및 온도(PVT) 코너에서 성능의 변동을 보이게 된다.
본 배경 기술 부분의 서술에 개시된 상기 정보는 단지 본 발명의 배경에 대한 이해를 높이기 위한 것이며, 따라서 해당 분야에서 통상의 지식을 가진자에게 이미 알려진 종래기술을 구성하지 않는 정보를 포함할 수 있다.
본 발명은 수신된 신호의 질을 증가시키기 위한 데이터 채널을 가지는 디스플레이 장치, 회로판 및 트레이스를 제공하고자 한다.
본 발명의 실시예에 따른 디스플레이 장치는 디스플레이; 상기 디스플레이에 연결된 송신기; 상기 송신기에 연결된 수신기; 및 상기 송신기와 수신기 사이에 연결된 트레이스를 포함하며, 상기 트레이스는 복수의 제1 부분; 및 상기 제1 부분에 교대로 직렬 연결된 복수의 제2 부분을 포함하고, 상기 제2 부분은 상기 제1 부분의 폭과는 다른 폭을 가진다.
상기 제1 부분 중의 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 일정할 수 있으며, 상기 제2 부분 중의 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 일정할 수 있다.
상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 작을 수 있으며, 상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 증가할 수 있고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 증가할 수 있다.
상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 클 수 있으며, 상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 감소할 수 있고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 감소할 수 있다.
상기 트레이스는 각각의 주기적 형상이 상기 제1 부분 중 하나의 부분 및 상기 제2 부분 중 인접한 하나의 부분을 포함하는 복수의 주기적 형상을 포함할 수 있으며, 각 주기적 형상의 길이가 서로 같을 수 있다.
본 발명의 또 다른 실시예에 따른 회로판은 송신기에 연결되는 제1 단말; 수신기에 연결되는 제2 단말; 및 상기 제1 단말과 상기 제2 단말 사이에서 연결되는 트레이스를 포함하며, 상기 트레이스는 복수의 제1 부분; 및 상기 제1 부분에 교차하여 직렬 연결되고 상기 제1 부분의 폭과는 다른 폭을 가지는 복수의 제2 부분을 포함할 수 있다.
상기 제1 부분 중 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 일정할 수 있으며, 상기 제2 부분 중 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 일정할 수 있다.
상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 작을 수 있으며, 상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 증가할 수 있고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 증가할 수 있다.
상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 클 수 있으며, 상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 감소할 수 있고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 감소할 수 있다.
상기 트레이스는 각각의 주기적 형상이 상기 제1 부분 중 하나의 부분 및 상기 제2 부분 중 인접한 하나의 부분을 포함하는 복수의 주기적 형상을 포함할 수 있으며, 각 주기적 형상의 길이가 서로 같을 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 트레이스는 복수의 제1 부분; 및 상기 제1 부분에 교차하여 직렬 연결되고 상기 제1 부분의 폭과는 다른 폭을 가지는 복수의 제2 부분을 포함하며, 수신기의 입력으로 연결된다.
상기 제1 부분 중 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 일정할 수 있으며, 상기 제2 부분 중 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 일정할 수 있다.
상기 제1 부분 및 제2 부분의 각각은 사각형 형태를 가질 수 있다.
상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 작을 수 있으며, 상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 증가할 수 있고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 증가할 수 있다.
상기 제1 부분 및 제2 부분의 각각은 사각형 형태 또는 적절한 어떠한 형태라도 가질 수 있다.
상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 클 수 있으며, 상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 감소할 수 있고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 감소할 수 있다.
상기 제1 부분 및 제2 부분의 각각은 사각형 형태 또는 적절한 어떠한 형태라도 가질 수 있다.
상기 트레이스는 각각의 주기적 형상이 상기 제1 부분 중 하나의 부분 및 상기 제2 부분 중 인접한 하나의 부분을 포함하는 복수의 주기적 형상을 더 포함할 수 있으며, 각 주기적 형상의 길이가 서로 같을 수 있다.
상기 제1 부분의 각각은 사각형 형태를 가지고, 상기 제2 부분의 각각은 사각형 형태를 가지며, 상기 제1 부분의 폭은 상기 제2 부분의 폭보다 작을 수 있다.
상기 주기적 형상 각각은 사각형 형태 또는 적절한 어떠한 형태라도 가질 수 있다.
이상과 같이 본 발명에 의하면 불균일 트레이스를 포함하는 채널을 통하여 디스플레이 장치, 회로판 및 트레이스에서 전송된 클록 신호의 질을 향상시킬 수 있다.
상기 기술한 본 발명의 실시예의 측면 및 기타 측면들은 이들의 예시적 실시예를 첨부 도면을 참조하여 상세히 설명함으로써 해당 분야의 통상의 기술을 가진 자에게 보다 명확하게 될 것이다.
도 1은 본 발명의 일부 실시예에 따른 디스플레이 장치의 작동의 관점에서 불균일 트레이스 구조의 응용의 예를 예시한다.
도 2는 본 발명의 일부 실시예에 따른 장치 간에 신호를 전송하기 위한 데이터 회선을 개략적으로 예시하는 구성도이다.
도 3(A) 및 도 3(B)는 본 발명의 일부 실시예에 따라, 도 2에 도시된 데이터 회선 내에 포함된 다양한 불균일 트레이스 구조를 예시하는 평면도이다.
도 4는 본 발명의 일부 실시예에 따른 상기 불균일 트레이스를 포함하는 채널을 통해 수신기에서 수신된 신호와, 불균일 트레이스를 포함하지 않는 채널을 통해 수신된 신호를 비교하는 그래프이다.
도 5는 본 발명의 일부 실시예에 따른 상기 불균일 트레이스를 포함하는 채널을 통해 수신기에서 수신된 유사 임의 데이터 시퀀스와, 불균일 트레이스를 포함하지 않는 채널을 통해 수신한 데이터 시퀀스를 비교하는 눈을 도시한 것이다.
도 6은 본 발명의 실시예에 따른 다양하게 변화되는 주기적 형상의 길이를 가지는 불균일 트레이스의 반사성 스펙트럼을 예시하는 그래프이다.
이하에서는, 첨부 도면들을 참조하여 본 발명의 예시적 실시예를 보다 상세히 설명할 것이며, 여기서 유사한 참조 번호는 본 명세서를 통해 유사한 요소를 나타낸다. 그러나, 본 발명은 다양한 다른 형태로 구현될 수 있으며, 본 명세서에서 예시된 실시예로만 한정되는 것으로 간주되어서는 안 된다. 이 보다는, 이들 실시예는 본 발명이 철저하고 완전하게 개시되고, 해당 분야에서 통상의 지식을 가진 자에게 본 발명의 측면과 특징을 완전히 전달할 수 있도록 예로써 제공된 것이다. 따라서, 해당 분야에서 통상의 지식을 가진 자가 본 발명의 측면과 특징을 완전히 이해하는데 있어 필요하지 않은 과정, 요소 및 기술들은 본 발명의 일부 실시예에 대하여서는 설명되지 않는다. 다르게 나타내어지지 않는 한, 유사한 참조 부호는 첨부된 도면과 기술된 설명 전체에 걸쳐 유사한 요소를 나타내며, 따라서, 이에 대한 설명은 반복되지 않을 것이다. 도면에서, 요소, 레이어, 및 영역의 상대적인 크기는 명확성을 위해 과장될 수 있다.
"제1", "제2", "제3"등의 용어들이 본 명세서에서 각종 요소, 구성 성분, 영역, 레이어 및/또는 부분들을 설명하기 위해 사용되었지만, 이러한 요소, 구성 성분, 영역, 레이어 및/또는 부분들이 이러한 용어들에 의해 한정되는 것이 아닌 것으로 이해되어야 할 것이다. 이러한 용어들은 한 요소, 구성 성분, 영역, 레이어 또는 부분을 또 다른 요소, 구성 성분, 영역, 레이어 또는 부분과 구분하기 위해 사용된 것이다. 따라서, 본 발명의 사상과 범위를 벗어나지 않는 한, 이하 기술된 제 1 요소, 구성 성분, 영역, 레이어 또는 부분은 제 1 요소, 구성 성분, 영역, 레이어 또는 부분으로 기술될 수 있다.
"아래", "밑", "아래", "하부", "하위", "위", "상부" 등과 같이 공간적으로 상대적인 용어들은 도면에서 예시된 한 요소 또는 특징이 다른 요소(들) 또는 특징(들)과 가지는 관계를 쉽게 설명하기 위해 사용될 수 있다. 이러한 공간적으로 상대적인 용어들은 사용 중이거나 작동 중인 장치의 도면에 묘사된 배치뿐만 아니라 다른 배치까지도 포함하는 것으로 이해되어야 한다. 예를 들어, 도면의 장치가 뒤집히는 경우, 다른 요소 또는 특징의 "아래 쪽" 또는 "및"에 있는 것으로 기술된 요소 또는 특징은 상기 다른 요소 또는 특징의 "위 쪽" 또는 "위" 에 위치하게 된다. 따라서, 예시적 용어 "아래" 와 "밑"은 위와 아래 방향을 모두 포함할 수 있다. 장치는 다른 방향으로 배치될 수 있으며(예를 들어, 90도 또는 다른 방향으로 회전) 본 명세서에서 사용된 상기 공간적으로 상대적인 설명용 용어들은 이에 따라 해석되어야 한다. 이에 추가하여, 어떠한 요소 또는 레이어가 두 요소 또는 레이어 "사이"에 있는 것으로 참조되는 경우에는, 이는 두 요소 또는 레이어 사이에 있는 유일한 요소 또는 레이어이거나, 중간에 개입하는 하나 이상의 요소 또는 레이어가 존재할 수 있다.
본 명세서에서 사용된 용어들은 특정한 실시예를 설명하기 위한 것뿐이며 본 발명을 제한하기 위해 의도된 것은 아니다. 본 명세서에서 사용되는 단수 형태의"하나","상기" 등의 용어는 문맥 상으로 명확히 그 외의 경우를 나타내는 것이 아닌 경우에는 복수의 형태까지 포함하도록 의도된 것이다. 또한, "포함한다" 및/또는 "포함하는"이라는 용어가 본 명세서에서 사용되었을 때는, 진술된 특징, 정수, 단계, 동작, 요소 및/또는 구성 요소가 존재하는 것을 규정하지만, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소, 구성 요소, 및/또는 이들의 군의 존재 또는 이들의 추가를 배제하는 것은 아닌 것으로 이해되어야 한다. 본 명세서에서 사용되는 용어 "및/또는"은 관련되어 열거된 항목들의 하나 이상 조합을 모두 포함한다. "하나 이상의"와 같은 표현이 요소들의 목록 앞에 있는 경우에는, 요소들의 전체 목록을 수식하는 것이며 목록의 개별적 요소를 수식하는 것은 아니다. 또한, 본 발명의 실시예를 설명하면서 "할 수 있다"와 같은 표현을 사용하는 것은 "하나 이상 본 발명의 실시예"를 나타낸다. 또한, "예시적"과 같은 표현은 예 또는 예시를 나타내기 위해 사용된 것이다.
요소 또는 레이어가 또 다른 요소 또는 레이어의 "위"에 있거나 이로 "연결된" 또는 "결합된" 것으로 참조되는 경우에는, 이러한 요소 또는 레이어는 상기 또 다른 요소 또는 레이어로 직접적 또는 간접적으로 "연결된" 또는 "결합된" 것이거나, 하나 이상의 중간에 개입된 요소 또는 레이어가 존재하는 것으로 이해되어야 할 것이다. 그러나, 요소 또는 레이어가 또 다른 요소 또는 레이어의 "위에 존재"하거나 이로 "직접 연결된" 또는 "직접 결합된" 것으로 참조되는 경우에는, 중간에 개입된 요소 또는 레이어가 존재하지 않는다.
본 명세서에서 사용된 모든 용어들(기술적 용어와 과학적 용어를 포함)은, 다르게 적용되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 것과 동일한 의미를 가진다. 통상적으로 사용되는 사전에서 정의된 것과 같은 용어들 또한 이와 관련된 기술 분야 및/또는 본 명세서에서의 문맥 상 일관된 의미를 가지는 것으로 이해되어야 할 것이며, 본 명세서에서 명시적으로 그렇게 정의되지 않는 한 이상적으로 또는 지나치게 형식적인 의미로 해석되어서는 안 된다.
본 특허 출원은 2013년 12월 5일에 출원되고, 그 전체 내용이 본 명세서에 참조로써 통합된, "개선된 전기적 신호 전송을 위한 격자 형태의 금속 구조(A Grating-Like Metal Structure for Improved Electrical Signaling)"를 제목으로 하는 미국 예비 출원 제 61/912,472호의 우선권을 주장하며 이의 혜택을 받고자 한다.
도 1은 본 발명의 일부 실시예에 따른 디스플레이 장치의 작동의 관점에서 불균일 트레이스 구조의 응용의 예를 예시한다.
도 1을 참조하면, 디스플레이 장치(100)는 타이밍 컨트롤러(110), 스캔 드라이버(120), 데이터 드라이버(130), 및 디스플레이 영역(140) 내의 복수의 픽셀(Px)을 포함한다. 상기 복수의 픽셀(Px) 각각은 스캔 라인 SL1 내지 SLn과 데이터 회선 DL1 내지 DLj이 교차하는 지점에서, 스캔 라인 SL1 내지 SLn과 데이터 회선 DL1 내지 DLj의 각각에 연결되며, 이 때, n은 양의 정수, j는 양의 정수이다. 스캔 신호가 SL1 내지 SLn 중 각각의 하나를 통해 스캔 드라이버(120)로부터 수신될 때, 상기 복수의 픽셀(Px) 각각은 각각의 데이터 회선 DL1 내지 DLj 중 하나를 통해 데이터 드라이버(130)로부터 데이터 신호를 수신한다.
상기 타이밍 컨트롤러(110)는 외부 소스(예를 들어, 타이밍 컨트롤러로부터의 외부 소스)로부터 이미지 신호(Image), 동기 신호(Sync), 및 클록 신호(CLK)를 수신한다. 상기 타이밍 컨트롤러(110)는 이미지 데이터(DATA), 데이터 드라이버 제어 신호(DCS), 및 스캔 드라이버 제어 신호(SCS)를 생성한다. 상기 동기신호(Sync)는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)를 포함할 수 있다.
상기 타이밍 컨트롤러(110)는 데이터 회선(150)(예를 들어, 데이터 회선, 데이터 경로, 데이터 버스, 등) 중 각각의 하나를 통해 상기 데이터 드라이버(130) 및 상기 스캔 드라이버(120)에 결합(예를 들어, 연결)된다. 상기 타이밍 컨트롤러(110)는 데이터 회선(150) 중 각각의 하나를 통해 이미지 데이터(Data) 및 데이터 드라이버 제어 신호(DCS)를 데이터 드라이버(130)로 송신하며, 스캔 드라이버 제어 신호(SCS)를 상기 스캔 드라이버(120)로 송신한다. 본 발명의 실시예에 따른 데이터 회선(150) 각각은 아래 도 2 내지 도 3(B)를 참조하여 설명하는 데이터 회선(250)의 구조와 동일하거나 실질적으로 동일한 구조를 가질 수 있다.
도 2는 본 발명의 실시예에 따른 장치 간에 신호를 전송하기 위한 데이터 회선(예를 들어, 도 1에 도시된 데이터 회선(150))의 예를 개략적으로 예시하는 구성도이다.
도 2를 참조하면, 회로 또는 회로판(200)은 송신기(210), 수신기(220), 및 상기 송신기(210)를 상기 수신기(220)로 결합하는(예를 들어, 연결하는) 데이터 회선(250)을 포함한다. 상기 회로판(200)는, 예를 들어, 프린트 기판(PCB) 또는 가요성 프린트 기판(FPCB)과 같이 적절한 어떠한 회로 구조도 포함할 수 있으나, 본 발명이 이로 한정되지는 않는다.
상기 데이터 회선(250)은 송신기(210)로부터 수신기(220)로 신호(예를 들어, 전기 신호)를 송신하기 위한 채널(252), 및 수신기(220)의 입력에 연결된 채널(252)의 부분에 인접한(또는 이에 위치한) 불균일 트레이스(254)(예를 들어, 격자형의 구조를 가지는 불균일 트레이스)를 포함한다. 이하 도 3(A) 및 도 3(B)를 참조하여 상세히 설명되는 바와 같이, 상기 불균일 트레이스(254)는 특정한 주파수(예를 들어, 미리 정해진 주파수)에서 채널(252)을 통해 수신기(220)의 입력으로 전파되는 신호의 반사를 향상(예를 들어, 선택적으로 향상)시킨다.
상기 불균일 트레이스(254)는 반사를 조절하고, 또한 수신기(220)의 입력의 DC 바이어스를 설정하기 위한 저항기(R2)와 함께 종료된다. 상기 저항기(R2)는 채널(252)의 임피던스와 동일하거나 실질적으로 동일한 임피던스 값을 가질 수 있으며, 상기 수신기(220)의 입력은 도 2에 도시된 바와 같이 종료되지 않고 남아 있을 수 있다. 그러나, 본 발명은 여기에 한정되지 않는다. 예를 들어, 상기 저항기(R2)의 임피던스는 적절한 임피던스이면 무방하며, 상기 수신기(220)의 입력은 또한 수신기 칩 내에서 종료될 수 있다. 예를 들어, 상기 저항기(R2)의 임피던스는 불균일 트레이스(254)의 바람직한 반사 성질을 기반으로 실험적으로 결정될 수 있다. 상기 수신기(220)의 입력 또한 수신기 칩 내에서 종료되는 경우, 상기 불균일 트레이스(254)의 반사 성질은 수신기 칩 내 저항기(R2)의 임피던스 값과 종료되는 입력의 임피던스 값의 서로 다른 다양한 조합을 사용하여 미세 조정될 수 있다.
도 3(A) 및 도 3(B)는 본 발명의 일부 실시예에 따라, 도 2에 도시된 데이터 회선(250) 내에 포함된 다양한 불균일 트레이스 구조(254)를 예시하는 평면도이다.
도 3(A) 및 도 3(B)에 도시된 바와 같이, 상기 불균일 트레이스(254)는 복수의 주기적 형상 r1 내지 r4를 포함한다. 주기적 형상의 개수는 반사되는 주파수의 크기를 결정할 수 있다. 예를 들어, 보다 많은 수의 주기적 형상을 사용하여 전송되는 신호의 공명 피크를 증가시킬 수 있다. 도 3(A) 및 도 3(B)이 r1 내지 r4의 주기적 형상을 도시하고 있지만, 본 발명이 이로 한정되는 것은 아니며, 주기적 형상의 수는 회로판(200) 내에 사용 가능한 물리적 공간의 크기뿐만 아니라, 반사된 주파수의 피크와 주파수의 길이 간의 원하는 비율의 깊이에 따라 변경될 수 있다.
도 3(A)를 참조하면, 일부 실시예에서, r1 내지 r4의 주기적 형상 각각은 길이(Λ)(예를 들어, 물리적 길이)와 길이(Λ)에 수직인 방향으로의 복수의 너비를 가진다. 따라서, 각 주기적 형상에 대해, 상기 불균일 트레이스(254)의 주기적 형상의 폭은 길이(Λ)를 따른 방향의 다른 부분에서 변화할 수 있다. 일부 실시예에서, 주기적 형상 r1 내지 r4 각각의 길이(Λ)는 서로 동일하거나 실질적으로 동일할 수 있으나, 본 발명 여기로 한정되지는 않는다.
일 실시예에 따르면, r1 내지 r4의 각 주기적 형상은 제1 부분(301a), 상기 제1 부분(301a)의 반대 편의 제2 부분(303a), 및 상기 제1 부분(301a)과 상기 제2 부분(303a)을 결합하는(예를 들어, 연결하거나 사이에 위치하는) 중간 부분(302a)을 포함한다.
제1 부분(301a)의 폭(W1)은 제2 부분(303a)의 폭(W2)과 다르다(예를 들어, 이보다 작다). 제1 부분(301a)의 폭(W1)은 상기 제1 부분(301a)의 제1 단부에서 제1 부분(301a)의 제2 단부까지 일정하거나 실질적으로 일정할 수 있으며, 상기 제2 부분(303a)의 폭(W2)은 상기 제2 부분(303a)의 제1 단부에서 제2 부분(303a)의 제2 단부까지 일정하거나 실질적으로 일정할 수 있다. 그러나, 본 발명은 여기에 한정되지 않는다.
일부 실시예에서, 복수의 제2 부분은 복수의 제1 부분과 교차하여 직렬 연결될 수 있다. 예를 들어, 상기 제2 주기적 형상 r2의 제1 부분(301a)은 상기 제1 주기적 형상 r1의 제2 부분(303a)으로 연결되며, 이어지는 각 주기적 형상의 제1 부분(301a)은 이전의 각 주기적 형상의 제2 부분(303a)으로 연결되어 상기 불균일 트레이스(254)를 형성한다.
일부 실시예에서, 상기 제1 부분(301a)은 네 개의 직각과 네 변을 포함하는 사각형 형태를 가질 수 있다. 서로 평행한 두 변은 제1 방향으로 확장될 수 있으며 폭(W1)과 동일한 높이를 가질 수 있다. 서로 평행한 두 변은 제2 방향으로 확장될 수 있으며 제1 길이(λ1)와 동일한 길이를 가질 수 있다. 상기 제1 길이(λ1)는 폭(W1)보다 클 수 있다. 상기 제1 방향은 폭(W1) 방향으로 확장될 수 있으며 상기 제2 방향은 길이(Λ) 방향으로 확장될 수 있다. 그러나, 본 발명은 여기에 한정되지 않으며, 예를 들어, 상기 사각형 형태는 직각을 가지지 않는 사각형 및/또는 네 변의 길이가 서로 동일한 사각형을 포함할 수 있다.
일부 실시예에서, 상기 제2 부분(303a)은 네 개의 직각과 네 변을 포함하는 사각형 형태를 가질 수 있다. 서로 평행한 두 변은 제1 방향으로 확장될 수 있으며 폭(W2)과 동일한 높이를 가질 수 있다. 서로 평행한 두 변은 제2 방향으로 확장될 수 있으며 제2 길이(λ1)와 동일한 길이를 가질 수 있다. 상기 제2 길이(λ2)는 폭(W2)보다 클 수 있다. 그러나, 본 발명은 여기에 한정되지 않으며, 예를 들어, 상기 사각형 형태는 직각을 가지지 않는 사각형 및/또는 네 변의 길이가 서로 동일한 사각형을 포함할 수 있다.
일 실시예에서, 상기 제1 길이(λ1)는 상기 제2 길이(λ2)와 동일하거나 실질적으로 동일할 수 있다. 그러나, 본 발명은 여기에 한정되지 않으며, 상기 제1 길이(λ1)는 상기 제2 길이(λ2) 보다 작을 수 있으며, 또는 상기 제1 길이(λ1)는 상기 제2 길이(λ2) 보다 클 수 있다.
상기 중간 부분(302a)은 하나 이상의 폭이 변화되는 위치를 포함한다. 즉, 본 발명의 일부 실시예에 따르면, 상기 중간 부분(302a)은 폭이 변화되는 하나 이상의 단계적 부분을 포함할 수 있으나, 도 3(B)을 참조하여 이하에서 더 설명되는 바와 같이, 본 발명은 이로 한정되지 않는다.
일부 실시예에서, 상기 중간 부분(302a)은 제1 부분(301a)의 폭(W1)과 제2 부분(303a)의 폭(W2)이 만나는 길이(Λ) 방향의 부분일 수 있다.
도 3(A)는 제1 부분(301a)의 폭(W1)이 제2 부분(303a)의 폭(W2) 보다 작은 것을 도시하고 있지만, 본 발명이 이로 한정되는 것은 아니며, 특정한 응용 분야에서 양의 반사 또는 음의 반사 중 어느 것이 바람직한지의 여부에 따라 제1 부분(301a)의 폭이 제2 부분(303a)의 폭 보다 클 수도 있다. 예를 들어, 상기 제2 부분(303a)의 폭(W2) 보다 상기 제1 부분(301a)의 폭(W1)이 더 큰 경우, 주기적 형상에서의 반사(예를 들어, 주기적 형상의 제1 단부에서의 반사)는 음의 반사일 수 있으며, 반면에 상기 제2 부분(303a)의 폭(W2) 보다 상기 제1 부분(301a)의 폭(W1)이 더 작은 경우, 주기적 형상에서의 반사(예를 들어, 주기적 형상의 제1 단부에서의 반사)는 양의 반사일 수 있다.
이하에서는, 본 발명의 또 다른 실시예에 따른 불균일 트레이스 구조(254)가 도 3(B)를 참조하여 설명될 것이다. 도 3B를 참조하면, 또 다른 실시예에 따르면, r1 내지 r4의 각각은 길이(Λ)(예를 들어, 물리적 길이)와 상기 길이(Λ)에 직교하는 방향으로의 복수의 폭을 가진다. 따라서, 각 주기적 형상에 대해, 상기 불균일 트레이스(254)의 주기적 형상의 폭은 길이(Λ) 방향을 따라 점진적으로(예를 들어, 연속적으로) 변화될 수 있다. 일부 실시예에서, 주기적 형상 r1 내지 r4 각각의 길이(Λ)는 서로 같거나 실질적으로 같을 수 있으나, 본 발명이 이로 한정되는 것은 아니다.
일 실시예에 따르면, 주기적 형상 r1 내지 r4 각각은 제1 부분(301b), 제1 부분(301b)의 반대 쪽의 제2 부분(303b), 및 상기 제1 부분(301b)과 상기 제2 부분(303b)을 결합(예를 들어, 연결하거나 그 사이에 존재하는)하는 중간 부분(302b)을 포함한다. 제1 부분(301b)의 폭(W3)은 제2 부분(303b)의 폭(W4)과 다르다(예를 들어, 그 보다 작다).
일부 실시예에서, 상기 복수의 제2 부분은 상기 복수의 제1 부분에 교차하여 직렬 연결될 수 있다. 예를 들어, 상기 제2 주기적 형상 r2의 제1 부분(301b)은 상기 제1 주기적 형상 r1의 제2 부분(303b)으로 연결되며, 이어지는 각 주기적 형상의 제1 부분(301b)은 각각의 이전 주기적 형상의 제2 부분(303b)에 연결되어 불균일 트레이스(254)를 형성한다.
일부 실시예에서, 상기 제1 부분(301b)은 상기 제1 부분(301b)의 제1 단부로부터 제1 부분(301b)의 제2 단부까지 증가하는 폭을 가질 수 있으며, 상기 제2 부분(303b)은 상기 제2 부분(303b)의 제1 단부로부터 제2 부분(303b)의 제2 단부까지 증가하는 폭을 가질 수 있다. 그러나, 본 발명은 여기에 한정되지 않으며, 예를 들어, 상기 제1 부분(301b)은 상기 제1 부분(301b)의 제1 단부로부터 제1 부분(301b)의 제2 단부까지 감소하는 폭을 가질 수 있으며, 상기 제2 부분(303b)은 상기 제2 부분(303b)의 제1 단부로부터 제2 부분(303b)의 제2 단부까지 감소하는 폭을 가질 수 있다.
일부 실시예에서, 상기 제1 부분(301b)은 사다리꼴의 형태일 수 있으며 상기 제2 부분(303b)은 사다리꼴의 형태일 수 있다. 그러나, 본 발명은 여기에 한정되지 않으며, 상기 제1 및 제2 부분(301b, 303b)은 적절한 어떠한 형태(예를 들어, 삼각형, 다이아몬드, 원, 등)도 취할 수 있다. 예를 들어, 상기 주기적 형상이 삼각형의 형태를 가지는 경우, 상기 제1 부분(301b)은 삼각형의 형태일 수 있으며 상기 제2 부분(303b)은 사다리꼴의 형태일 수 있다. 상기 주기적 형상이 원형의 형태를 가지는 경우, 상기 제1 부분(301b)은 반원일 수 있으며 상기 제2 부분(303b)은 반원일 수 있다.
일부 실시예에서, 상기 제1 부분(301b)은 폭(W3)을 가지는 길이 Λ 방향으로의 부분일 수 있다.
일부 실시예에서, 상기 제2 부분(303b)은 폭(W4)을 가지는 길이 Λ 방향으로의 부분일 수 있다.
일부 실시예에서, 상기 중간 부분(302b)은 폭이 변화되는 하나 이상의 위치를 포함할 수 있다. 즉, 본 발명의 일부 실시예에 따른 상기 중간 부분(302b)은 폭이 연속적으로 또는 점진적으로 변화되는 하나 이상의 부분을 포함할 수 있으나, 본 발명은 이에 한정되지는 않는다.
일부 실시예에서, 상기 중간 부분(302b)은 상기 제1 부분(301b)으로부터 상기 제2 부분(303b)으로 연장될 수 있다. 상기 중간 부분(302b)은 상기 제1 부분(301b)으로부터 상기 제2 부분(303b)까지 점진적으로(예를 들어, 연속적으로) 증가하는 제1 경사부를 포함할 수 있으며, 상기 제1 부분(301b)으로부터 상기 제2 부분(303b)까지 점진적으로(예를 들어, 연속적으로) 증가하는 제2 경사부를 포함할 수 있다. 상기 제1 경사부는 길이(Λ) 방향과 평행하게 (W3)과 폭(W4)의 중간 점들을 가로지르는 축 방향에 대한 상기 제2 경사부의 미러 이미지일 수 있으나, 본 발명이 이로 한정되는 것은 아니다.
도 3(B)는 제1 부분(301b)의 폭이 제2 부분(303b)의 폭 보다 작은 것을 도시하고 있지만, 본 발명이 이로 한정되는 것은 아니며, 특정한 응용 분야에서 양의 반사 또는 음의 반사 중 어느 것이 바람직한지의 여부에 따라 제1 부분(301b)의 폭이 제2 부분(303b)의 폭 보다 클 수도 있다. 예를 들어, 상기 제2 부분(303b)의 폭 보다 상기 제1 부분(301b)의 폭(W1)이 더 큰 경우, 주기적 형상에서의 반사(예를 들어, 주기적 형상의 제1 단부에서의 반사)는 음의 반사일 수 있으며, 반면에 상기 제2 부분(303b)의 폭 보다 상기 제1 부분(301b)의 폭(W1)이 더 작은 경우, 주기적 형상에서의 반사(예를 들어, 주기적 형상의 제1 단부에서의 반사)는 양의 반사일 수 있다.
도 3(A)에 도시된 바와 같이, r1 내지 r4의 각 주기적 형상의 폭은 r1 내지 r4의 각 주기적 형상의 길이(Λ) 방향을 따른 하나 이상의 부분에서 급격하게 변화할 수 있으며, 또는, 도 3(B)에 도시된 바와 같이, r1 내지 r4의 각 주기적 형상의 폭은 각 주기적 형상의 길이(Λ) 방향을 따른 여러 부분들에 걸쳐 점진적으로(예를 들어, 연속적으로) 변화될 수 있다. 또한, 도 3(A)는 서로 다른 폭(W1, W2)을 가지는 두 개의 직사각형 형상을 포함하는 r1 내지 r4의 각 주기적 형상을 도시하고 있으며, 도 3(B)는 폭(W3)으로부터 폭(W4)까지 폭이 점진적으로(예를 들어, 연속적으로) 증가하는 단일의 사다리꼴 형태를 포함하는 r1 내지 r4의 각 주기적 형상을 도시하고 있다. 그러나, 폭이 변화되는 방식과 주기적 형상의 형태 또는 형태들은, 폭이 각 주기적 형상 내의 길이(Λ) 방향을 따른 하나 이상의 부분에서 변화하여 각 주기적 형상에서 반사가 일어나게 되는 한, 이러한 방식에 한정되지 않는다. 예를 들어, 상기 주기적 형상의 형태(들)는 주기적 형상의 폭(들)이 길이(Λ)를 따른 방향으로 하나 이상의 부분에서 변화하게 되는 적절한 어떠한 형태(들)(예를 들어, 삼각형 형태, 별의 형태, 다이아몬드 형태, 원의 형태, 등)도 포함할 수 있다.
따라서, 상기 불균일 트레이스(254)는 복수의 주기적 형상을 포함하며, 이 때, 각 주기적 형상은 길이 및 길이 방향을 따른 다른 위치들에서의 복수의 폭을 포함한다.
이하에서 상세하게 설명되는 바와 같이, 신호가 채널(252)을 통해 전파될 때, 상기 산호는 불균일 트레이스(254)에 의해 특정 주파수에서 반사된다. 즉, 상기 불균일 트레이스(254)의 r1 내지 r4의 각 주기적 형상은 주기적 형상의 길이(Λ) 및 변화하는 폭에 따라 특정 주파수에서 신호를 반사한다. 따라서, 변화하는 폭을 가지는 주기적 형상을 그 길이(Λ)에 따라 조절함으로써, 다른 주파수에서의 반사를 줄이거나 최소화하면서 특정 주파수에서의 강한 반사가 향상되도록 각 주기적 형상에서의 반사가 결합된다.
따라서, 균일한 트레이스와는 달리, 변화되는 폭을 가지는 상기 복수의 주기적 형상을 가지는 상기 불균일 트레이스(254)는 다중 경로 반사 신호의 보강 간섭을 통해 특정 주파수에서 강한 반사를 일으킬 수 있도록 해준다. 예를 들어, 신호의 반사가 낮은 주파수에서 보다 클럭 속도에 가까운 주파수에서 더욱 향상되는 경우, 수신된 신호의 전반적 품질이 반사로부터 이득을 받을 수 있다.
r1 내지 r4의 각 주기적 형상으로부터의 개별적 반사가 서로 위상 관계를 이루는 경우, 다음 수학식 (1)으로 정의되는 주파수 -에서의 불균일 트레이스(254) 피크의 전체 반사가 일어난다.
(1)
Figure 112014118850316-pat00001
수학식 (1)에서, Λ는 각 주기적 형상의 물리적 길이이며, Veff는 각 주기적 형상에서의 유효 신호 전파 속도이며, 이 때, n은 0 이상의 정수이다(n>=0).
따라서, 도 4 및 도 5를 참조하여 보다 자세히 설명되듯이, 도 2, 3A 및 3B에 도시된 바와 같이 상기 불균일 트레이스(254)를 포함하는 상기 채널(252)은 송신기(210)에 의해 전송된 양 클록 신호와 임의의 데이터 시퀀스에 대해 불균일 트레이스를 가지지 않는 채널과 비교하여 수신기(220)에 의해 수신된 신호의 질을 향상시킨다.
도 4 및 도 5는 본 발명의 일부 실시예에 따른 상기 불균일 트레이스를 포함하는 회로판 상의 수신기에서 수신된 신호와 불균일 트레이스를 포함하지 않는 회로판 상에서 수신된 신호에 있어서의 향상을 비교하는 그래프이다.
도 4 및 도 5를 참조하면, 일부 실시예에서, 예를 들어, 5Gb/s에서 동작하는 분별 링크에 대해 80%가 넘는 향상이 성취된다. 회로판 상의 원래 채널은 600mm의 길이를 가지며, 상기 불균일 트레이스는 각각의 주기적 형상이 36mm의 길이를 가지는 4개의 주기적 형상을 포함한다.
도 4는 불균일 트레이스(점선)를 가지지 않는 회로판 상의 수신기에 의해 수신된 2.5 GHz 클록 신호와 본 발명의 일부 실시예에 따른 불균일 트레이스(실선)를 가지는 회로판 상의 수신기에 의해 수신된 2.5 GHz 클록 신호를 보여 준다. 도 4에 도시된 바와 같이, 불균일 트레이스(254)를 포함하는 회로판 상의 수신기에 의해 수신된 신호가 불균일 트레이스를 가지지 않는 회로판 상의 수신기에 의해 수신된 신호에 비해 향상된 이득(예를 들어, 더 큰 진폭)을 가짐을 알 수 있다.
도 5는 5Gbps의 모사적 임의 이진 시퀀스(PRBS)에 대해 불균일 트레이스(회색 영역)를 가지지 않는 회로판 상의 수신기에 의해 수신된 데이터 시퀀스와, 본 발명의 실시예에 따른 불균일 트레이스(흑색 영역)를 가지는 회로판 상의 수신기에 의해 수신된 데이터 시퀀스의 눈을 도시한다. 도 5에 도시된 바와 같이, 불균일 트레이스를 가지지 않는 수신기에 의해 수신된 신호에 대한 눈의 개구부가 가지는 높이(H2)에 비해, 불균일 트레이스(254)를 가지는 수신기에 의해 수신된 신호에 대한 눈의 개구부가 큰 높이(H1)를 가지는 것을 알 수 있다.
도 6을 참조하여 이하에서 더 설명되는 바와 같이, 신호의 반사는 특정한 주파수에서 주기적 형상의 길이(Λ)에 따라 향상될 수 있다.
도 6은 본 발명의 실시예에 따른 다양하게 변화되는 주기적 형상의 길이를 가지는 불균일 트레이스의 반사성 스펙트럼을 예시하는 그래프이다.
도 6는, 예를 들어, 약 4.0의 유전 상수와 약 0.02의 손실 탄젠트를 가지는 표준 FR4 등급의 물질상에 제조된 분별 마이크로스트립 트레이스의 반사성 스펙트럼을 보여 준다. 사례 1(점선)은 약 36mm의 주기적 형상의 길이(Λ)를 가지고 있으며, 사례 2(직선)는 약 18mm의 주기적 형상의 길이(Λ)를 가지고 있다. 각각의 불균일 트레이스는 4개의 주기적 형상을 가지며, 예를 들어, 도 3(A)에 도시된 것과 유사한 두 개의 직사각형 형태를 가진다. 상기 제1 부분은 상기 제2 부분 보다 작은 폭을 가지며, 약 100Ω의 분별 임피던스를 가진다. 상기 제2 부분은 상기 제1 부분 보다 큰 폭을 가지며, 100Ω 미만의 분별 임피던스를 가진다. 그러나, 상기 제1 및 제2 부분의 분별 임피던스는 여기에 한정되지 않으며, 상기 제1 및 제2 부분의 분별 임피던스는 적절한 어떠한 분별 임피던스로도 설정될 수 있다. 예를 들어, 상기 제1 및 제2 부분의 적절한 분별 임피던스는 엄격한 채널 시뮬레이션에 의해 결정될 수 있다.
도 6에 도시된 바와 같이, 일부 실시예에서, 변화되는 폭을 가지는 상기 불균일 트레이스(254)에 의한 신호의 반사는 주기적 형상의 길이(Λ)를 기반으로 특정한 주파수에서 향상될 수 있다. 예를 들어, 약 36mm의 주기적 형상의 길이 Λ를 가지는 사례 1에서는 2.5 GHz, 7.5 GHz, 12.5 GHz, 등의 주파수에서 가장 큰 반사가 일어나게 됨에 반해 다른 주파수에서는 작거나 최소한의 반사만이 일어나며, 반면에 약 18mm의 주기적 형상의 길이 Λ를 가지는 사례 2에서는 5 GHz, 15 GHz, 등의 주파수에서 최대 반사가 일어는데 반해 다른 주파수에서는 작거나 최소한의 반사만이 일어난다. 따라서, 주파수 선택적 반사 패턴은 변화되는 폭을 가지는 불균일 트레이스(254)의 주기적 형상의 길이(Λ)에 따라 향상될 수 있다.
따라서, 본 발명의 일부 실시예에서, 채널 손실은 회로판 상의 원래의 채널이 수신기 칩의 입력에 위치하거나 이에 인접한 불균일 트레이스(254)을 포함하도록 수정함으로써 송신기 칩이나 수신기 칩에 추가적인 회로를 추가하지 않고도 보상될 수 있다. 상기 불균일 트레이스(254)는 각각 길이와 길이 방향의 부분으로 변경되는 너비를 가지는 복수의 주기적 형상을 포함한다. 각 주기적 형상은 다른 주파수에는 작거나 최소한의 반사를 일으키면서 특정한 주파수에서 채널을 통해 전파되는 신호를 선택적으로 반사시키며, 이를 통해 총체적으로는 해당 주파수의 신호를 향상시킨다. 따라서, 수신기 칩에 의해 수신되는 신호의 질은 수신기 칩의 입력에서 선택된 주파수에 대한 반사를 강조함으로써 향상될 수 있다.
본 발명이 예시적 실시예와 관련하여 설명되기는 하였지만, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 사상과 범위를 벗어나지 않는 한, 다양한 변경과 수정이 기술된 실시예에 실시될 수 있다는 것을 인식할 수 있을 것이다. 또한, 다양한 분야에서 통상의 지식을 가진 자라면 본 명세서에서 기술된 본 발명이 다른 응용 분야에서 다른 작업과 적응 과정에서 해결책을 제시할 수 있을 것이라는 것을 인식할 수 있을 것이다. 본 출원인들의 의도는 본 명세서의 청구항을 통해 이러한 응용을 위한 본 발명의 사용, 및 본 발명의 사상과 범위를 벗어나지 않는 한, 본 명세서에서 개시의 목적으로 선택된 본 발명의 예시적 실시예에 가해질 수 있는 이러한 변화와 수정을 포함하는 것이다. 본 발명의 예시적 실시예는 모든 면에서 예시적인 것이며 제한적이지 않은 것으로 간주되어야 하며, 본 발명의 사상과 범위는 첨부된 청구항 및 이들의 균등 사항으로 나타내어 진다.
100: 디스플레이 장치 110: 타이밍 컨트롤러
120: 스캔 드라이버 130: 데이터 드라이버
140: 디스플레이 영역 150: 데이터 회선
200: 회로판 210: 송신기
220: 수신기 250: 데이터 회선
252: 채널 254: 트레이스
301a, 301b: 제1 부분 302a, 302b: 중간 부분
303a, 303b: 제2 부분

Claims (20)

  1. 삭제
  2. 삭제
  3. 디스플레이,
    상기 디스플레이에 연결된 송신기,
    상기 송신기에 연결된 수신기,
    제1 노드에서 상기 수신기에 연결되며 상기 송신기로부터의 신호를 상기 수신기에 전달하는 채널,
    상기 송신기와 수신기 사이의 상기 제1 노드에 연결된 트레이스
    를 포함하며,
    상기 트레이스는 제1 주파수의 상기 신호의 반사를 증폭하고,
    상기 트레이스는,
    복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하고,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 작으며,
    상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 증가하고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 증가하는
    디스플레이 장치.
  4. 디스플레이,
    상기 디스플레이에 연결된 송신기,
    상기 송신기에 연결된 수신기,
    제1 노드에서 수신기에 연결되며 상기 송신기로부터의 신호를 상기 수신기에 전달하는 채널,
    상기 송신기와 수신기 사이의 상기 제1 노드에 연결된 트레이스
    를 포함하며,
    상기 트레이스는 제1 주파수의 상기 신호의 반사를 증폭하고,
    상기 트레이스는,
    복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하고,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 크며,
    상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 감소하고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 감소하는
    디스플레이 장치.
  5. 디스플레이,
    상기 디스플레이에 연결된 송신기,
    상기 송신기에 연결된 수신기,
    제1 노드에서 수신기에 연결되며 상기 송신기로부터의 신호를 상기 수신기에 전달하는 채널,
    상기 송신기와 수신기 사이의 상기 제1 노드에 연결된 트레이스
    를 포함하며,
    상기 트레이스는 제1 주파수의 상기 신호의 반사를 증폭하고,
    상기 트레이스는,
    복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하고,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 트레이스는 복수의 주기적 형상을 포함하고,
    상기 각 주기적 형상은 상기 제1 부분 중 하나와 이에 인접한 상기 제2 부분 중 하나를 포함하며,
    상기 각 주기적 형상의 길이가 서로 같은
    디스플레이 장치.
  6. 삭제
  7. 삭제
  8. 송신기에 연결되는 제1 단말,
    수신기에 연결되는 제2 단말,
    제1 노드에서 상기 제2 단말에 연결되며 상기 제1 단말로부터의 신호를 상기 제2 단말에 전달하는 채널, 그리고
    상기 제1 단말과 상기 제2 단말 사이의 상기 제1 노드에서 연결되는 트레이스
    를 포함하며,
    상기 트레이스는 제1 주파수의 상기 신호의 반사를 증폭하고,
    상기 트레이스는,
    복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 작으며,
    상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 증가하고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 증가하는
    회로판.
  9. 송신기에 연결되는 제1 단말,
    수신기에 연결되는 제2 단말,
    제1 노드에서 상기 제2 단말에 연결되며 상기 제1 단말로부터의 신호를 상기 제2 단말에 전달하는 채널, 그리고
    상기 제1 단말과 상기 제2 단말 사이의 상기 제1 노드에서 연결되는 트레이스
    를 포함하며,
    상기 트레이스는 제1 주파수의 상기 신호의 반사를 증폭하고,
    상기 트레이스는,
    복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 크며,
    상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 감소하고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 감소하는
    회로판.
  10. 송신기에 연결되는 제1 단말,
    수신기에 연결되는 제2 단말,
    제1 노드에서 상기 제2 단말에 연결되며 상기 제1 단말로부터의 신호를 상기 제2 단말에 전달하는 채널, 그리고
    상기 제1 단말과 상기 제2 단말 사이의 상기 제1 노드에서 연결되는 트레이스
    를 포함하며,
    상기 트레이스는 제1 주파수의 상기 신호의 반사를 증폭하고,
    상기 트레이스는,
    복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 트레이스는 복수의 주기적 형상을 포함하고,
    상기 각 주기적 형상은 상기 제1 부분 중 하나와 이에 인접한 상기 제2 부분 중 하나를 포함하며,
    상기 각 주기적 형상의 길이가 서로 같은
    회로판.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 작으며,
    상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 증가하고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 증가하는
    트레이스.
  15. 제14 항에서,
    상기 제1 부분 및 제2 부분의 각각은 사다리꼴인 트레이스.
  16. 복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    상기 제1 부분 중의 제1 부분의 폭은 상기 제2 부분 중의 제2 부분의 폭보다 크며,
    상기 제1 부분의 폭은 상기 제1 부분의 제1 단부로부터 상기 제1 부분의 제2 단부까지 감소하고, 상기 제2 부분의 폭은 상기 제2 부분의 제1 단부로부터 상기 제2 부분의 제2 단부까지 감소하는
    트레이스.
  17. 제16 항에서,
    상기 제1 부분 및 제2 부분의 각각은 사다리꼴인 트레이스.
  18. 복수의 제1 부분, 그리고
    상기 제1 부분과 교대하며 상기 제1 부분에 직렬 연결된 복수의 제2 부분
    을 포함하며,
    상기 제2 부분의 폭은 상기 제1 부분의 폭과 다르고,
    트레이스는 복수의 주기적 형상을 포함하고,
    상기 각 주기적 형상은 상기 제1 부분 중 하나와 이에 인접한 상기 제2 부분 중 하나를 포함하며,
    상기 각 주기적 형상의 길이가 서로 같은
    트레이스.
  19. 제18 항에서,
    상기 제1 부분의 각각은 사각형 형태를 가지고, 상기 제2 부분의 각각은 사각형 형태를 가지며, 상기 제1 부분의 폭은 상기 제2 부분의 폭보다 작은 트레이스.
  20. 제18 항에서,
    상기 주기적 형상 각각은 사다리꼴인 트레이스.
KR1020140174442A 2013-12-05 2014-12-05 디스플레이 장치, 회로판 및 트레이스 KR102240292B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361912472P 2013-12-05 2013-12-05
US61/912,472 2013-12-05
US14/535,216 US9595217B2 (en) 2013-12-05 2014-11-06 Trace structure for improved electrical signaling
US14/535,216 2014-11-06

Publications (2)

Publication Number Publication Date
KR20150065617A KR20150065617A (ko) 2015-06-15
KR102240292B1 true KR102240292B1 (ko) 2021-04-14

Family

ID=52231801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140174442A KR102240292B1 (ko) 2013-12-05 2014-12-05 디스플레이 장치, 회로판 및 트레이스

Country Status (6)

Country Link
US (1) US9595217B2 (ko)
EP (1) EP2882266B1 (ko)
JP (1) JP6574566B2 (ko)
KR (1) KR102240292B1 (ko)
CN (1) CN104765583B (ko)
TW (1) TWI636443B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548857B1 (ko) * 2016-11-30 2023-06-29 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10667384B2 (en) * 2018-07-17 2020-05-26 Quanta Computer Inc. Low frequency reduced passive equalizer
CN112150954A (zh) * 2019-06-27 2020-12-29 奇景光电股份有限公司 电子装置
CN113645751B (zh) * 2021-07-26 2023-05-26 合肥联宝信息技术有限公司 一种信号线、抗干扰结构的确定方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5246899B1 (ja) * 2012-06-07 2013-07-24 国立大学法人 筑波大学 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1131115A (en) 1966-06-13 1968-10-23 Marconi Co Ltd Improvements in or relating to transmission line and wave guide impedance matching arrangements
US6459343B1 (en) 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
KR20020054900A (ko) 2000-12-28 2002-07-08 박종섭 메모리모듈용 인쇄회로기판
US6710744B2 (en) 2001-12-28 2004-03-23 Zarlink Semiconductor (U.S.) Inc. Integrated circuit fractal antenna in a hearing aid device
US6760208B1 (en) 2002-12-30 2004-07-06 Motorola, Inc. Distributive capacitor for high density applications
TWI254903B (en) * 2004-02-27 2006-05-11 Au Optronics Corp Terminal circuit of liquid crystal display and manufacturing method therefor
KR100691583B1 (ko) * 2004-12-31 2007-03-09 학교법인 포항공과대학교 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
JP2006250986A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置の駆動回路、電気光学装置、およびこれを備える電子機器
JP2007012661A (ja) 2005-06-28 2007-01-18 Seiko Epson Corp フレキシブルプリント基板、実装構造、液滴吐出ヘッド
KR101249833B1 (ko) 2006-09-06 2013-04-05 삼성전자주식회사 방사 emi 노이즈를 저감하는 pcb
US7564695B2 (en) 2007-07-09 2009-07-21 Canon Kabushiki Kaisha Circuit connection structure and printed circuit board
US7671450B2 (en) 2007-12-17 2010-03-02 Agere Systems Inc. Integrated circuit package for high-speed signals
US8193880B2 (en) * 2008-01-31 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transmitting radio frequency signal in semiconductor structure
KR101580897B1 (ko) 2008-10-07 2015-12-30 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 장치
CN101944315B (zh) * 2009-07-09 2014-04-02 奇景光电股份有限公司 源极驱动器以及应用该源极驱动器的显示器
TWI419620B (zh) 2010-05-20 2013-12-11 Hon Hai Prec Ind Co Ltd 印刷電路板
JP2012227793A (ja) * 2011-04-20 2012-11-15 Univ Of Electro-Communications 伝送線路共振器並びに伝送線路共振器を用いた帯域通過フィルタ、バランス型フィルタ、プッシュ−プッシュ発振器及び分波器
JP6216951B2 (ja) 2012-07-12 2017-10-25 学校法人慶應義塾 方向性結合式通信装置
KR102023939B1 (ko) 2012-12-26 2019-11-04 엘지디스플레이 주식회사 영상 표시장치 및 그 구동방법
KR102082936B1 (ko) * 2013-10-21 2020-04-14 엘지디스플레이 주식회사 터치 센싱 시스템과 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5246899B1 (ja) * 2012-06-07 2013-07-24 国立大学法人 筑波大学 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Also Published As

Publication number Publication date
TW201539410A (zh) 2015-10-16
EP2882266A1 (en) 2015-06-10
KR20150065617A (ko) 2015-06-15
CN104765583B (zh) 2019-09-17
TWI636443B (zh) 2018-09-21
US20150161929A1 (en) 2015-06-11
CN104765583A (zh) 2015-07-08
US9595217B2 (en) 2017-03-14
JP6574566B2 (ja) 2019-09-11
JP2015128289A (ja) 2015-07-09
EP2882266B1 (en) 2023-05-17

Similar Documents

Publication Publication Date Title
KR102240292B1 (ko) 디스플레이 장치, 회로판 및 트레이스
US9024196B2 (en) Different signal transmission line for printed circuit board
JP5610970B2 (ja) プリント回路板
KR102093159B1 (ko) 인쇄회로기판 및 이를 이용한 카메라 모듈용 인쇄회로기판
US8384489B2 (en) Serpentine micro-strip lines configured in an aggressor/victim type transmission line structure
US7859309B2 (en) Clock tree distributing method
US10249989B2 (en) Mitigation of connector stub resonance
US20100321060A1 (en) Semiconductor lsi and semiconductor device
KR102347433B1 (ko) 채널, 이를 포함하는 회로 보드 및 전자 디바이스
JP2004281960A (ja) 符号間干渉抑制抵抗を用いた超高速インタフェース
US10333193B2 (en) Printed circuit board and printed circuit board for camera module
US9763318B2 (en) Circuit, display substrate and display device
KR102382000B1 (ko) 송신 라인을 포함하는 클록 채널, 회로 보드 및 전자적 디바이스
US20140119422A1 (en) Multi-stage equalizer
TWI400834B (zh) 用在印刷電路板上之高速信號的設備與方法與電子系統
JP2013101471A (ja) メモリモジュール及びメモリシステム
JP2006100418A (ja) プリント回路板
Aryanfar et al. Asymmetrical differential signaling for notchy wireline channels
KR20140100237A (ko) 차동 신호 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant