KR102382000B1

KR102382000B1 - 송신 라인을 포함하는 클록 채널, 회로 보드 및 전자적 디바이스

Info

Publication number: KR102382000B1
Application number: KR1020150132698A
Authority: KR
Inventors: 밍후이 한
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-09-18
Filing date: 2015-09-18
Publication date: 2022-04-01
Also published as: US9461810B2; KR20160034231A; US20160087782A1

Abstract

송신기를 복수의 수신기들에 연결하기 위한 클록 채널로서, 이 클록 채널은 복수의 수신기들 중으로부터의 적어도 하나의 수신기의 입력부에 연결될 송신 라인을 포함하며, 송신 라인은 클록 주파수에 따라서 클록 채널을 통해서 전파되는 클록 신호를 반사시키는 반사 부분을 포함한다.

Description

송신 라인을 포함하는 클록 채널, 회로 보드 및 전자적 디바이스{CLOCK CHANNEL, CIRCUIT BOARD AND ELECTRONIC DEVICE INDLUCING TRANSMISSION LINE}

본 기재는 송신 라인을 포함하는 클록 채널, 회로 보드 및 전자적 디바이스에 관한 것이다.

포워딩된 클록킹 및 임베딩된 클록킹은 고속 직렬 링크들에서 사용되는 2 개의 클록킹 방법들의 예들이다. 포워딩된 클록킹에서, 일반적으로 수신기들로 클록 신호들을 전송하기 위한 전용 전기적 채널이 존재하며, 이 채널은 이어서 목표된 주파수로 체배된다. 임베딩된 클록킹에서, 데이터 신호들 및 클록 신호들 양자는 동일한 전기적 채널들을 통해서 수신기들로 송신되고 클록 신호들이 복구 회로를 사용하여서 수신기들에 의해서 추출되도록 데이트 스트림 내로 임베딩된다.

임베딩된 클록킹에 비해서, 포워딩된 클록킹은 보다 양호한 지터 성능(jitter performance)을 가질 수 있으며, 보다 높은 데이터 레이트들을 달성할 수 있다. 그러나, 클록 핀 할당들 및 라우팅의 오버헤드를 최소화하거나 저감시키기 위해서, 다중-드롭 채널이 전반적으로 포워딩된 클록킹에서 사용되어서 클록 신호들을 송신한다. 이로써, 다중-드롭 채널들에 대한 클록 신호들의 달성가능한 전달 레이트는 임베딩된 클록킹에서 사용되는 포인트-투-포인트 채널들의 것보다 낮을 수 있다.

이 배경 기술 부분에서 개시된 위의 정보는 오직 본 발명의 배경의 이해를 높이기 위해서만이며 따라서 선행 기술을 형성하지 않는 정보를 포함할 수도 있다.

본 발명의 하나 이상의 실시예들의 양태들을 통해 해결하고자 하는 과제는 수신된 클록 신호들의 품질을 증가시킬 수 있는 송신 라인을 포함하는 클록 채널, 클록 채널을 포함하는 회로 보드 및 클록 채널을 포함하는 전자적 디바이스를 제공하는 것이다.

본 발명의 예시적인 실시예의 양태에 따라서, 전자적 디바이스는 송신기;복수의 수신기들; 송신기를 복수의 수신기들에 연결하는 채널; 및 복수의 수신기들 중으로부터의 적어도 하나의 수신기의 입력부에 연결된 송신 라인을 포함하며, 송신 라인은 클록 주파수에 따라서 채널을 통해서 전파되는 클록 신호를 반사시키는 반사 부분을 포함한다.

송신 라인은, 트레이스(trace); 및 기준 플레인(reference plane)을 더 포함할 수 있으며, 반사 부분은 트레이스와 중첩하는 기준 플레인 내의 복수의 패턴 보이드들(pattern voids)을 포함할 수 있다.

송신 라인은, 트레이스; 및 기준 플레인을 더 포함할 수 있으며, 반사 부분은, 트레이스의 복수의 제 1 부분들; 및 트레이스의 복수의 제 2 부분들을 포함할 수 있으며, 제 2 부분들은 제 1 부분들과 직렬로 교번하여서 연결되며, 제 2 부분들은 제 1 부분들의 폭과는 상이한 폭을 갖는다.

반사 부분은 트레이스와 중첩하는 기준 플레인 내의 복수의 패턴 보이드들을 더 포함할 수 있다.

제 1 부분들은 제 2 부분들의 폭보다 작은 폭을 가지며, 복수의 패턴 보이드들은 제 1 부분들과 중첩할 수 있다.

반사 부분은 복수의 반복부들(periods)을 포함하며, 반복부들 각각은 제 1 부분들 중 하나, 제 2 부분들 중 인접하는 하나 및 제 1 부분들 중 하나와 중첩하는 패턴 보이드들 중 하나를 포함하며, 반복부들 각각의 길이는 서로 동일할 수 있다.

본 발명의 예시적인 실시예의 다른 양태에 따라서, 회로 보드는 송신기에 연결될 제 1 단자; 복수의 수신기들에 연결될 복수의 제 2 단자들; 송신기를 복수의 수신기들에 연결하는 채널; 및 복수의 제 2 단자들 중으로부터의 적어도 하나의 제 2 단자에 연결된 송신 라인을 포함하며, 송신 라인은 클록 주파수에 따라서 채널을 통해서 전파되는 클록 신호를 반사시키는 반사 부분을 포함한다.

송신 라인은, 트레이스; 및 기준 플레인을 더 포함할 수 있으며, 반사 부분은 트레이스와 중첩하는 기준 플레인 내의 복수의 패턴 보이드들을 포함할 수 있다.

반사 부분은 복수의 반복부들을 포함하며, 반복부들 각각은 제 1 부분들 중 하나, 제 2 부분들 중 인접하는 하나 및 제 1 부분들 중 하나와 중첩하는 패턴 보이드들 중 하나를 포함하며, 반복부들 각각의 길이는 서로 동일할 수 있다.

본 발명의 예시적인 실시예의 다른 양태에 따라서, 송신기를 복수의 수신기들에 연결하기 위한 클록 채널이 제공되며, 이 클록 채널은 복수의 수신기들 중으로부터의 적어도 하나의 수신기의 입력부에 연결될 송신 라인을 포함하며, 송신 라인은 클록 주파수에 따라서 클록 채널을 통해서 전파되는 클록 신호를 반사시키는 반사 부분을 포함한다.

복수의 제 1 부분들 중으로부터의 제 1 부분의 폭은 제 1 부분의 제 1 단부로부터 제 1 부분의 제 2 단부까지 일정하며, 복수의 제 2 부분들 중으로부터의 제 2 부분의 폭은 제 2 부분의 제 1 단부로부터 제 2 부분의 제 2 단부까지 일정하며, 복수의 제 1 부분들 중으로부터의 제 1 부분과 중첩하는, 복수의 패턴 보이드들 중으로부터의 패턴 보이드는 기준 플레인을 통해서 연장될 수 있다.

송신 라인의 제 1 단부는 적어도 하나의 수신기의 입력부에 연결되며, 송신 라인의 제 2 단부는 저항기로 종단될 수 있다.

본 발명의 하나 이상의 실시예들의 양태들에 따르면 수신된 클록 신호들의 품질을 증가시킬 수 있는 송신 라인을 포함하는 클록 채널, 클록 채널을 포함하는 회로 보드 및 클록 채널을 포함하는 전자적 디바이스가 제공된다.

도 1은 본 발명의 일부 실시예들에 따른, 전자적 디바이스의 맥락에서의 클록 레이트 개선 시스템의 예시적인 애플리케이션을 예시한다.
도 2는 본 발명의 일부 실시예들에 따른, 디바이스들 간에 클록 신호들을 송신하기 위한 클록 채널을 포함하는 클록 레이트 개선 시스템을 예시한 개략도이다.
도 3a는 본 발명의 일부 실시예들에 따른, 클록 주파수에서 클록 신호들을 반사하는 반사 부분들을 포함하는 송신 라인의 사시도를 예시하며, 도 3b는 도 3a에서 도시된 송신 라인의 평면도를 예시한다.
도 4a 및 도 4b는 본 발명의 일부 다른 실시예들에 따른 송신 라인들을 예시한다.
도 5a 및 도 5b는 본 발명의 일부 실시예들에 따른, 다양한 상이한 비일정한 트레이스(non-uniform trace) 구조체들을 예시하는 평면도들이다.
도 5c는 도 3b에 도시된 송신 라인의 라인 A-A'을 따라서 취해진 단면도를 예시하며, 도 5d는 도 3b에서 도시된 송신 라인의 라인 B-B'을 따라서 취해진 단면도를 예시한다.
도 6a는 도 3a 및 도 3b에 도시된 것과 동일하거나 실질적으로 동일한 구조체를 갖는 송신 라인의 반사 스펙트럼을 예시하는 그래프이다.
도 6b는 도 3a 및 도 3b에 도시된 송신 라인이 없는 클록 채널을 통해서 수신기들에 의해서 수신된 신호들을 예시하는 그래프이다.
도 6c는 도 3a 및 도 3b에 도시된 송신 라인을 포함하는 클록 채널을 통해서 수신기들에 의해서 수신된 신호들을 예시하는 그래프이다.
도 7은 본 발명의 일부 실시예들에 따른, 다중-드롭 채널에서 클록 레이트를 개선하기 위한 방법을 예시한다.

이후부터는, 예시적인 실시예들이 첨부 도면들을 참조하여서 보다 상세하게 기술될 것이며, 이 도면들에 걸쳐서 유사한 참조 부호는 유사한 요소들을 지칭하다. 그러나, 본 발명은 다양한 상이한 형태들로 실시될 수 있으며, 오직 본 명세서에서의 실시예들을 예시하는 것으로만 한정되는 것으로 해석되지 말아야 한다. 이보다는, 이러한 실시예들은 본 개시가 철저해지고 완전해지고 본 기술 분야의 당업자에게 본 발명의 양태들 및 특징들을 완벽하게 전달하도록 하는 예들로서 제공된다. 따라서 본 발명의 양태들 및 특징들의 완벽한 이해를 위해서 본 기술 분야의 당업자에게 필요하지 않은 프로세스들, 요소들 및 기법들은 기술되지 않을 수 있다. 달리 주목되지 않는다면, 유사한 참조 부호들은 첨부 도면들 및 기술된 설명에 걸쳐서 유사한 요소들을 말하며, 따라서 그들에 대한 설명은 반복되지 않을 것이다. 도면들에서, 요소들, 층들, 및 영역들의 상대적 크기들은 명료성을 위해서 과장될 수 있다.

용어들 "제 1," "제 2," "제 3," 등이 다양한 요소들, 컴포넌트들, 영역들, 층들 및/또는 섹션들을 기술하는데 본 명세서에서 사용될 수 있지만, 이러한 요소들, 컴포넌트들, 영역들, 층들 및/또는 섹션들은 이러한 용어들에 의해서 한정되지 말아야 한다는 것이 이해될 것이다. 이러한 용어들은 일 요소, 컴포넌트, 영역, 층 또는 섹션을 다른 요소, 컴포넌트, 영역, 층 또는 섹션으로부터 구별하는데 사용된다. 따라서, 이하에서 기술되는 제 1 요소, 컴포넌트, 영역, 층 또는 섹션은 본 발명의 사상 및 범위로부터 벗어나지 않고서 제 2 요소, 컴포넌트, 영역, 층 또는 섹션으로 칭해질 수도 있다.

공간적으로 상대적인 용어들, 예를 들어서 "의 바로 아래에", "아래에", "하부의", "의 밑에" "위에", "상부의" 등은 도면들에서 예시된 바와 같은 일 요소 또는 특징부의 다른 요소(들) 또는 특징부(들)에 대한 관계를 기술하는데 있어서 설명의 용이성을 위해서 본 명세서에서 사용될 수 있다. 이러한 공간적으로 상대적인 용어들은 도면들에서 도시된 배향 이외에, 사용 시에 또는 동작 시에 디바이스의 상이한 배향들을 포함하는 것으로 해석되어야 하는 것이 이해될 것이다. 예를 들어서, 도면들에서의 디바이스가 뒤집어 지면, 다른 요소들 또는 특징부들의 "바로 아래에", "아래에", 및 "밑에" 있는 것과 같이 도시된 요소들은 이 다른 요소들 또는 특징부들 위에 있는 것으로 배향될 것이다. 따라서, 예시적인 용어들 "아래에" 및 "밑에"는 위 및 아래의 양 배향을 포함할 수 있다. 디바이스는 이와 달이 배향되고(예를 들어, 90 도 회전되거나 또는 다른 배향들로 배향되고) 본 명세서에서 사용된 공간적으로 상대적인 기술자들(descriptors)은 이에 따라서 해석되어야 한다.

요소 또는 층이 다른 요소 또는 층 "상에 있거나", "에 접속되거나", 또는 "에 연결되는" 것으로서 말해질 때에, 그 요소 또는 층은 다른 요소 또는 층 상에 직접적으로 있거나 직접적으로 접속되거나 연결될 수 있거나, 또는 하나 이상의 중간에 개입하는 요소들 또는 층들이 존재할 수 있다는 것이 이해될 것이다. 또한, 요소 또는 층이 2 개의 요소들 또는 층들 "간에" 있는 것으로 말해질 때에, 이 요소 또는 층은 2 개의 요소들 또는 층들 간에 있는 유일한 요소 또는 층이 될 수 있거나, 또는 하나 이상의 중간의 개입하는 요소들 또는 층들이 또한 존재할 수도 있다는 것이 또한 이해될 것이다.

본 명세서에서 사용되는 용어는 오직 특정 실시예들을 기술하기 위한 것이며 본 발명을 한정하고자 한 것이 아니다. 본 명세서에서 사용된 바와 같이, 명사의 단수 형태들은, 문맥이 달리 명시적으로 표시하지 않은 이상, 역시 그 명사의 복수의 형태들도 포함하는 것으로 의도된다. 용어들 "포함한다(comprises)", "포함하는(comprising)", "포함한다(includes)" 및 "포함하는(including)"은 본 명세서에서 사용되는 때에, 진술된 특징부들,정수들, 단계들, 동작들, 요소들, 및/또는 컴포넌트들의 존재를 특정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않는다는 것이 또한 이해될 것이다. 본 명세서에서 사용되는 바와 같이, 용어 "및/또는"는 연관된 열거된 항목들 중 하나 이상의 것들의 임의의 그리고 모든 조합들을 포함한다. 요소들의 리스트 앞에 올 때에, "적어도 하나"와 같은 표현들은 리스트의 전체 요소들을 꾸미며 리스트의 개별 요소들을 꾸미지는 않는다.

본 명세서에서 사용되는 바와 같이, 용어 "실질적으로," "약," 및 이와 유사한 용어들은 근사화의 용어들로서 사용되며 정도의 용어들로서 사용되지 않으며, 본 기술 분야의 당업자에게 인식될 측정된 또는 계산된 값들에서의 고유한 편차들을 고려하도록 의도된다. 또한, 본 발명의 실시예들을 기술할 때에 "할 수 있다(may)"의 사용은 "본 발명의 하나 이상의 실시예들"을 말한다. 본 명세서에서 사용되는 바와 같이, 용어들 "사용한다", "사용하는", 및 "사용된"은 각기 용어들 "이용한다", "이용하는" 및 "이용된"과 동의어로서 고려될 수 있다. 또한, 용어 "예시적인"은 예 또는 예시사항을 말하도록 의도된다.

본 명세서에서 기술된 본 발명의 실시예들에 따른 전자적 또는 전기적 디바이스들 및 컴포넌트들 및/또는 임의의 다른 관련 디바이스들 또는 컴포넌트들은 임의의 적합한 하드웨어, 펌웨어(예를 들어, 애플리케이션-특정 집적 회로), 소프트웨어, 또는 소프트웨어, 펌웨어, 및 하드웨어의 조합을 이용하여서 구현될 수 있다. 예를 들어서, 이러한 디바이스들의 다양한 컴포넌트들은 단일 집적 회로(IC) 칩 상에 또는 개별 IC 칩들 상에 형성될 수 있다. 또한, 이러한 디바이스들의 다양한 컴포넌트들은 본 발명의 사상 또는 범위를 벗어나지 않은 한에서 플렉시블 인쇄 회로 막, 테이프 캐리어 패키지(TCP), 인쇄 회로 보드(PCB) 등 상에서 구현될 수 있다.

달리 규정되지 않는다면, 본 명세서에서 사용되는 모든 용어들(기술관련 용어 및 과학 용어들을 포함함)은 본 발명이 속하는 기술 분야의 당업자에 의해서 통상적으로 이해되는 바와 동일한 의미를 갖는다. 예를 들어서 사전에서 통상적으로 사용되는 것들과 같은 용어들은 관련 기술 및/또는 본 명세서의 문맥에서의 그들의 의미와 일관된 의미를 갖는 것으로서 해석되어야 하고, 이상적인 견지로 또는 매우 형식적인 견지로, 본 명세서에서 그렇게 규정되지 않은 이상, 해석되지 말아야 한다는 것이 또한 이해될 것이다.

수신기의 위상-록킹된 루프의 지터 영향을 줄이기 위해서, 포워딩된 클록 레이트는 가능한 한 데이터 레이트와 근접해야 한다. 일부 방법들은 각 수신기에서의 터미네이션 값(termination value) 및 인접하는 수신기들 간의 거리를 조절하지만, 이러한 방법들은 실제로 한정된 성공율을 갖는다.

또한, 포인트-대-포인트 채널들에 비해서, 다중-드롭 채널들에서의 반사들은 관리하기 보다 어려울 수 있다. 일부 수신기들은 반사들에 의해서보다 많이 영향을 받으며, 클록 주파수 및 그들의 상대적 위치들, 커패시턴스, 부하 등에 따라서 달성가능한 클록 레이트에 대한 병목지점이 될 수 있다. 따라서, 일부 수신기들에 의해서 수신된 클록 신호는 다른 수신기들에 의해서 수신된 것들보다 약할 수 있다.

본 발명의 일부 실시예들에서, 클록 레이트가 증가될 수 있도록, 반사들은 보다 약한 신호 품질을 갖는 수신기들의 입력부들에서 제어될 수 있다. 예를 들어서, 일부 실시예들에서, 송신 라인은 클록 주파수에 따라서 클록 채널을 통해서 전파되는 클록 신호를 반사하는 반사 부분을 포함할 수 있다. 일부 실시예들에서, 반사 부분은 클록 주파수에 따라서 클록 신호를 반사시키기 위해서 비일정한 트레이스 및 패턴 보이드들 또는 이들의 조합 중 임의의 하나를 포함할 수 있다 . 따라서, 일부 실시예들에서, 클록 레이트는 상대적으로 빈약한 신호 품질을 갖는 수신기들에 대한 클릭 신호를 국부적으로 개선하기 위해서 주파수-선택적 반사 부분을 사용함으로써 증가될 수 있다.

도 1은 본 발명의 일부 실시예들에 따른 전자적 디바이스의 맥락에서 클록 레이트 개선 시스템의 예시적인 애플리케이션을 예시한다.

클록 레이트 개선 시스템(10)은 이하에서 보다 상세하게 기술될 바와 같은, 송신기, 복수의 수신기들, 및 송신기를 복수의 수신기들에 연결하는 적어도 하나의 클록 채널을 포함한다. 클록 채널은 도 2 내지 도 4b를 참조하여서 보다 상세하게 기술될 바와 같은 적어도 하나의 송신 라인을 포함한다.

도 1을 참조하면, 전자적 디바이스(100)의 맥락에서의 클록 레이트 개선 시스템(10)은 예를 들어서, 디스플레이 디바이스, 모바일 디바이스, 터치 패드, 컴퓨터, 블레이드 서버, 데이터 저장 클러스터 등과 같은 임의의 적합한 전자적 디바이스일 수 있다.

전자적 디바이스(100)가 디스플레이 디바이스인 경우에, 디스플레이 디바이스는 타이밍 제어기(110), 스캔 드라이버(120), 데이터 드라이버(130), 및 디스플레이 구역(140) 내의 복수의 픽셀들 Px을 포함할 수 있다. 복수의 픽셀들 Px 각각은 n이 양의 정수인 스캔 라인들 SL1 내지 SLn 및 j가 양의 정수인 데이터 라인들 DL1 내지 DLj 중 각각의 것들에, 스캔 라인들 SL1 내지 SLn와 데이터 라인들 DL1 내지 DLj 의 교차 영역들에서, 연결될 수 있다. 픽셀들 Px 각각은 데이터 신호를 데이터 드라이버(130)로부터 데이터 라인들 DL1 내지 DLj 중 각각의 것을 통해서, 스캔 신호가 스캔 드라이버(120)로부터 스캔 라인들 SL1 내지 SLn 중 각각의 것을 통해서 수신되는 때에, 수신한다.

타이밍 제어기(110)는 이미지 신호 Image, 동기화 신호 Sync, 및 클록 신호 CLK를 외부 소스(예를 들어, 타이밍 제어기의 외부에 있음)를 수신한다. 타이밍 제어기(110)는 이미지 데이터 DATA, 데이터 드라이버 제어 신호 DCS, 및 스캔 드라이버 제어 신호 SCS를 생성한다. 동기화 신호 Sync 는 수직 동기화 신호 Vsync 및 수평 동기화 신호 Hsync를 포함할 수 있다. 타이밍 제어기(110)는 이미지 데이터 DAT 및 데이터 드라이버 제어 신호 DCS를 데이터 드라이버(130)에 송신하고, 및 스캔 드라이버 제어 신호 SCS를 스캔 드라이버(120)에 송신한다.

전자적 디바이스(100)가 디스플레이 디바이스인 경우에, 송신기의 예는 타이밍 제어기(110)를 포함할 수 있으며, 복수의 수신기들의 예는 데이터 신호들을 생성하도록 구성된 복수의 데이터 드라이버들(예를 들어, 데이터 드라이버 집적 회로들)을 포함하는 데이터 드라이버(130)를 포함할 수 있다. 복수의 데이터 드라이버들은 타이밍 제어기(110)에 클록 채널(예를 들어, 공통 클록 채널)을 통해서, 예를 들어서, 데이지 체인 방식으로 연결될 수 있다. 복수의 데이터 드라이버들 각각은 클록 신호들(예를 들어, 데이터 드라이버 제어 신호 DCS)을 클록 채널을 통해서 수신할 수 있다. 클록 신호들은 데이터 드라이버들에 의해서 이용되어서 타이밍 제어기로부터 전송된 이미지 데이터 DATA를 적절하게 수신할 수 있다. 이하에서 보다 상세하게 기술될 바와 같이, 송신 라인은 목표된 주파수(예를 들어, 클록 레이트)에서 또는 이에 따라서 자신을 통해서 전파되는 클록 신호를 개선하기 위해서 시프트 레지스터들 중 적어도 하나의 레지스터의 입력부 근처에(또는 입력부에) 연결될 수 있다.

도 2는 본 발명의 일부 실시예들에 따른, 디바이스들 간에 클록 신호들을 송신하기 위한 클록 채널을 포함하는 클록 레이트 개선 시스템(10)의 예의 추가 상세사항들을 예시하는 개략도이다.

도 2를 참조하면, 클록 레이트 개선 시스템(10)은 송신기(210), 복수의 수신기들(220 및 230), 및 송신기(210)를 복수의 수신기들(220 및 230)에 연결시키는 클록 채널(250)을 포함하는 회로 또는 회로 보드(200)를 포함한다. 회로 보드(200)는 임의의 적합한 회로 구조체, 예를 들어서, 인쇄 회로 보드(PCB), 플렉시블 인쇄 회로 보드(FPCB), 등을 포함할 수 있다.

클록 채널(250)은 클록 신호를 송신기(210)에서 수신기들(220 및 230)로 송신하는 채널(252), 및 수신기들(220 및 230) 중으로부터의 수신기(230)의 입력부 근처에(또는 입력부에) 연결된 송신 라인(254)을 포함한다. 클록 채널(250)은 다중-드롭 채널을 포함할 수 있으며, 수신기들(220 및 230)은 데이지-체인 방식으로 클록 채널(250)에 연결될 수 있다.

도 2에 도시된 예에서, 수신기들(220 및 230) 중으로부터의 수신기(230)는 수신기들(220 및 230) 중으로부터의, 상대적으로 빈약한 신호 품질을 갖는 수신기로서 도시되며, 따라서, 송신 라인(254)이 수신기(230)의 입력부 근처에(또는 입력부에) 연결되어서 수신기(230)의 신호 품질을 향상시킨다. 따라서, 도 2에서 도시된 예시적인 실시예가 빈약한 신호 품질을 갖는 수신기(230)의 입력부 근처에서(또는 입력부에서) 채널(252)에 연결된 하나의 송신 라인(254)을 도시하지만, 본 발명은 이로 한정되지 않는다. 예를 들어서, 송신 라인(254)은 수신기들(220 및 230) 중으로부터의 수신기(220)의 입력부 근처에(또는 입력부에) 연결될 수 있으며, 일부 실시예들에서, 다른 송신 라인(예를 들어, 제 2 송신 라인)이 수신기(220)의 입력부 근처에(또는 입력부에) 추가적으로 연결될 수 있다.

송신 라인(254)은 반사 제어를 위해서 그리고 수신기(230)의 입력부의 DC 바이어스를 설정하기 위해서 저항기 R로 종단될 수 있다. 즉, 송신 라인(254)의 제 1 단부는 수신기(230)의 입력부에(예를 들어, 입력부 근처에 또는 입력부에) 연결될 수 있으며 송신 라인(254)의 제 2 단부는 저항기 R에 의해서 종단될 수 있다. 저항기 R 은 채널(252)의 것과 동일한 또는 실질적으로 동일한 임피던스 값을 가질 수 있으며, 수신기들(220 및 230)의 입력부는 도 2에 도시된 바와 같이 종단되지 않게 남겨질 수 있다. 그러나, 본 발명은 이로 한정되지 않는다. 예를 들어서, 저항기 R의 임피던스는 임의의 적합한 임피던스일 수 있으며, 수신기들(220 및 230)의 입력부는 역시 수신기 칩들 내에서 종단될 수 있다. 예를 들어서, 저항기 R의 임피던스는 송신 라인(254)의 목표된 반사 특성에 기초하여서 실험적으로 결정될 수 있다. 수신기들(220 및 230)의 입력부들이 또한 수신기 칩들 내에서 종단되면, 송신 라인(254)의 반사 특성은 수신기 칩들 내의 종단된 입력부들의 임피던스 값 및 저항기 R의 임피던스 값의 다양한 상이한 조합들로 세밀-조절될 수 있다.

송신 라인(254)은 도 3a 내지 도 4b를 참조하여서 이하에서 기술되는 송신 라인들 중 임의의 것과 동일한 또는 실질적으로 동일한 구조체를 가질 수 있다. 이하에서 상세하게 더 기술될 바와 같이, 송신 라인(254)은 수신기(230)에 대한 목표된 주파수들로(예를 들어, 클록 레이트 또는 그 근처에서의 주파수들로) 채널(252)을 통해서 전파되는 신호의 반사를 개선시킨다(예를 들어, 선택적으로 개선시킨다).

도 3a는 본 발명의 일부 실시예들에 따른, 클록 주파수에서의 클록 신호들을 반사하기 위한 반사 부분들을 포함하는 송신 라인의 사시도를 예시한다.

도 3a를 참조하면, 송신 라인(300)은 적어도 하나의 비일정한 트레이스(310), 절연성 기판(예를 들어, 유전체 층)(320), 및 적어도 하나의 기준 플레인(reference plane)(예를 들어, 전력 또는 접지 플레인)(330)을 포함할 수 있다. 절연성 기판(320)은 임의의 적합한 절연성 또는 유전체 재료를 포함할 수 있다. 비일정한 트레이스(310) 및 기준 플레인(330)은 임의의 적합한 금속 또는 도전성 재료를 포함할 수 있다.

절연성 기판(320)은 기준 플레인(330) 상에 형성될 수 있으며, 비일정한 트레이스(310)는 기준 플레인(330)으로부터 절연성 기판(320)에 의해서 절연될 수 있다(예를 들어, 분리될 수 있다). 기준 플레인(330)은 비일정한 트레이스(310) 아래 및/또는 위에 위치하며 비일정한 트레이스(310)와 중첩하는 하나 이상의 패턴 보이드들(340a, 340b, 340c, 및 340d)을 포함할 수 있다. 설명의 편이성을 위해서, 하나 이상의 패터닝된 보이드들(340a, 340b, 340c, 및 340d)은, 달리 특정되지 않은 이상, 이후부터는 패터닝된 보이드들(340)로서 기술될 것이다. 반사 부분은 비일정한 트레이스(310) 및/또는 패턴 보이드들(340)을 포함할 수 있다.

도 3a에 도시된 바와 같이, 송신 라인(300)은, 예를 들어서, 마이크로스트립 송신 라인일 수 있으며 및 따라서, 기준 플레인(330)은 비일정한 트레이스(310) 아래에 있을 수 있다. 그러나, 본 발명은 이로 한정되지 않으며 송신 라인(300)은, 예를 들어서, 비일정한 트레이스(310)위의 기준 플레인 및 비일정한 트레이스(310) 아래의 기준 플레인을 포함하는 스트립라인 송신 라인일 수 있다. 스트립라인 송신 라인의 경우에, 패턴 보이드들(340)은 비일정한 트레이스(310)위 및/또는 아래에 있는 기준 플레인 내에 위치할 수 있다.

패턴 보이드들(340)을 포함하는 송신 라인(300)은 임의의 적합한 제조 프로세스를 사용하여서 형성될 수 있다. 예를 들어서, 패턴 보이드들(340)은 비일정한 트레이스(310)와 중첩하는 기준 플레인(330)의 부분을 적어도 부분적으로 에칭 제거함으로써 기준 플레인(330) 내에 형성될 수 있다. 절연성 기판(320)은 기준 플레인(330) 상에 형성될 수 있으며, 패턴 보이드들(340)은 절연성 기판(320)으로 충진될 수 있다. 비일정한 트레이스(310)는 절연성 기판(320) 상에 형성될 수 있다.

이하에서 보다 상세하게 기술될 바와 같이, 비일정한 트레이스(310) 및/또는 패턴 보이드들(340)을 포함하는 반사 부분은 클록 레이트에서의 또는 클록 레이트 근처에서의 주파수들에서 클록 신호들을 개선하기 위해서 채널(252)을 통해서 전파되는 클록 신호들의 반사를 제어하도록 이용될 수 있다.

도 3b는 도 3에 도시된 송신 라인(300)의 평면도를 예시한다.

도 3b를 참조하면, 기준 플레인(330)은 비일정한 트레이스(310)와 중첩하는 패턴 보이드들(340)을 포함할 수 있다. 비일정한 트레이스(310)는 제 1 방향으로 연장할 수 있으며, 패턴 보이드들(340)은 제 1 방향으로 배열되고 제 1 방향과 교차하는 제 2 방향으로 연장할 수 있다.

패턴 보이드들(340) 및 비일정한 트레이스(310)는 주기적으로 배열될 수 있다.예를 들어서, 4 개의 반복부(period)들이 본 명세서에서 도시되지만, 본 발명은 이로 한정되지 않는다. 각 반복부는 반복부 길이(period length)λ(예를 들어, 제 1 방향에 평행한 물리적 길이)를 포함할 수 있으며, 반복부들 각각의 반복부 길이 λ는 서로 동일할 수 있으며, 여기서 "동일하다"는 "실질적으로 동일하다"를 포함할 수 있으며, 여전히 본 발명의 사상 및 범위 내에서, 제조 프로세스 시에 결함들로 인해서 발생하는 편차들 또는 심지어 수행 시에 일부 변경을 낳는 의도적인 편차들을 포함할 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 하나 이상의 반복부들의 반복부 길이들 λ이 하나 이상의 다른 반복부들의 것과 상이할 수 있다.

본 발명의 일부 실시예들에 따라서, 각 반복부로부터의 개별 반사들이 서로 동일 위상에 있을 경우에, 반복부들의 총 반사(total reflection)는 이하의 등식(1)에 의해서 규정된 주파수 f에서 피크를 가질 수 있다:

등식(1):

등식(1)에서, λ는 각 반복부의 물리적 길이이며, V_eff는 각 반복부에서의 유효 신호 전파 속도이며, n은 0 이상의 정수이다(n>=0).

따라서, 본 발명의 일부 실시예들에 따른 송신 라인(300)은, 비일정한 트레이스(310) 및 패턴 보이드들(340)을 포함하는 반사 부분의 반복부들의 개수 및 반복부 길이 λ에 따라서, 클록 레이트 근처에서의 클록 신호의 반사를 개선시킬 수 있다(예를 들어, 선택적으로 개선시킬 수 있다). 그러나, 본 발명은 이로 한정되지 않으며, 도 4 및 도 4b에 도시된 바와 같이, 본 발명의 일부 다른 실시예들에 따른 송신 라인은, 비일정한 트레이스(310)를 갖되 패턴 보이드들(340)을 포함하지 않은 반사 부분 또는 비일정한 트레이스(310)를 갖지 않되 패턴 보이드들(340)을 포함하는 반사 부분의 반복부들의 개수 및 반복부 길이 λ에 따라서, 클록 레이트 근처에서의 클록 신호의 반사를 개선시킬 수 있다.

도 4 및 도 4b는 본 발명의 일부 다른 실시예들에 따른 송신 라인들을 예시한다.

도 4a를 참조하면, 송신 라인(400)은 도 3a 내지 도 3b에서 도시된 것과 동일한 또는 실질적으로 동일한 비일정한 트레이스(310)를 포함하는 반사 부분을 포함하되, 송신 라인(400)은 도 3a 내지 도 3b에서 도시된 송신 라인(300)의 것과는 달리, 기준 플레인 내에 패턴 보이드들(340)을 포함하지 않는다.

비일정한 트레이스(310)를 포함하는 반사 부분은 주기적으로 배열될 수 있다. 예를 들어서, 4 개의 반복부들이 본 명세서에서 도시되지만, 본 발명은 이로 한정되지 않는다. 각 반복부는 반복부 길이 λ(예를 들어, 제 1 방향에 평행한 물리적 길이)를 포함할 수 있으며 반복부들 각각의 반복부 길이 λ는 서로 동일할 수 있으며, 여기서 "동일하다"는 "실질적으로 동일하다"를 포함할 수 있으며, 여전히 본 발명의 사상 및 범위 내에서, 제조 프로세스 시에 결함들로 인해서 발생하는 편차들 또는 심지어 수행 시에 일부 변경을 낳는 의도적인 편차들을 포함할 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 하나 이상의 반복부들의 반복부 길이들 λ이 하나 이상의 다른 반복부들의 것과 상이할 수 있다. 각 반복부로부터의 개별 반사들이 서로 동일 위상에 있을 경우에, 반복부들의 총 반사는 위의 등식(1)에 의해서 규정된 주파수 f에서 피크를 가질 수 있다.

도 4b를 참조하면, 송신 라인(400')은 도 3a 내지 도 3b에서 도시된 것과 동일한 또는 실질적으로 동일한 기준 플레인내 패턴 보이드들(340)을 포함하는 반사 부분을 포함하되, 송신 라인(400')은 도 3a 내지 도 3b에서 도시된 송신 라인(300)의 비일정한 트레이스(310)의 것과는 달리, 일정한 또는 실질적으로 일정한 트레이스(410)를 포함한다.

패턴 보이드들(340)을 포함하는 반사 부분은 기준 플레인(330) 내에서 주기적으로 배열될 수 있으며, 일정한 트레이스(410)와 중첩한다. 예를 들어서, 4 개의 반복부들이 본 명세서에서 도시되지만, 본 발명은 이로 한정되지 않는다. 각 반복부는 반복부 길이 λ(예를 들어, 제 1 방향에 평행한 물리적 길이)를 포함할 수 있으며 반복부들 각각의 반복부 길이 λ는 서로 동일할 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 하나 이상의 반복부들의 반복부 길이들 λ이 하나 이상의 다른 반복부들의 것과 상이할 수 있다. 각 반복부로부터의 개별 반사들이 서로 동일 위상에 있을 경우에, 반복부들의 총 반사는 위의 등식(1)에 의해서 규정된 주파수 f에서 피크를 가질 수 있다.

도 3a, 도 3b, 및 도 4a에 도시된 바와 같은 비일정한 트레이스(310)를 포함하는 반사 부분의 구조체가 도 5a 및 도 5b를 참조하여서 이하에서 기술될 것이며, 도 3a, 도 3b, 및 도 4b에 도시된 바와 같은 패턴 보이드들(340)을 포함하는 반사 부분의 구조체가 도 5c 및 도 5d를 참조하여서 이하에서 기술될 것이다.

도 5a 및 도 5b는 본 발명의 일부 실시예들에 따른 다양한 상이한 비일정한 트레이스(310) 구조체들을 예시하는 평면도들이다.

도 5a 및 도 5b에 도시된 바와 같이, 반복부들(r1 내지 r4) 각각에 대해서, 비일정한 트레이스(310)는 반복부 길이 λ에 수직한 방향으로 복수의 폭들을 가질 수 있다. 달리 말하면, 각 반복부에 있어서, 비일정한 트레이스(310)의 반복부들의 폭은 길이 λ를 따라서 상이한 섹션들에서 변할 수 있다.

예를 들어서, 도 5a에 도시된 바와 같이, 일부 실시예들에 따라서, 반복부들(r1 내지 r4) 각각은 제 1 부분(501a), 제 1 부분(501a) 반대편에 있는 제 2 부분(503a), 및 제 1 부분(501a)과 제 2 부분(503a)을 연결하는(예를 들어서, 접속하거나 또는 간에 있는) 중간 부분(502a)을 포함한다.

제 1 부분(501a)의 폭 W1은 제 2 부분(503a)의 폭 W2과 상이하다(예를 들어, 보다 작다). 제 1 부분(501a)의 폭 W1은 제 1 부분(501a)의 제 1 단부로부터 제 1 부분(501a)의 제 2 단부까지 일정하거나 또는 실질적으로 일정할 수 있다. 제 2 부분(503a)의 폭 W2은 제 2 부분(503a)의 제 1 단부로부터 제 2 부분(503a)의 제 2 단부까지 일정하거나 또는 실질적으로 일정할 수 있다. 그러나, 본 발명은 이로 한정되지 않는다.

일부 실시예들에서, 복수의 제 2 부분들은 복수의 제 1 부분들과 직렬로 교번하여서 연결될 수 있다. 예를 들어서, 제 2 반복부 r2의 제 1 부분(501a)은 제 1 반복부 r1의 제 2 부분(503a)에 연결되고, 각 후속하는 반복부의 제 1 부분들(501a)은 각각의 이전의 반복부들의 제 2 부분들(503a)에 연결되어서 비일정한 트레이스(310)를 형성한다.

일부 실시예들에서, 제 1 부분(501a)은 4 개의 직각들 및 4 개의 변들을 포함하는 사각형 형상을 가질 수 있다. 서로 평행한 2 개의 변들은 제 2 방향으로 연장될 수 있으며 각각 폭 W1과 동일한 또는 실질적으로 동일한 높이를 가질 수 있다. 서로 평행한 다른 2 개의 변들은 제 1 방향으로 연장될 수 있으며 각각 제 1 길이 λ1과 동일한 또는 실질적으로 동일한 길이를 가질 수 있다. 제 1 길이 λ1는 폭 W1보다 클 수 있다. 그러나, 본 발명은 이로 한정되지 않는데, 예를 들어서, 사각형 형상은 직각들을 포함하지 않고/않거나 4 개의 변들 각각은 길이가 서로 동일하거나 실질적으로 동일할 수 있다.

일부 실시예들에서, 제 2 부분(503a)은 4 개의 직각들 및 4 개의 변들을 포함하는 사각형 형상을 가질 수 있다. 서로 평행한 2 개의 변들은 제 2 방향으로 연장될 수 있으며 각각 폭 W2과 동일한 또는 실질적으로 동일한 높이를 가질 수 있다. 서로 평행한 다른 2 개의 변들은 제 1 방향으로 연장될 수 있으며 각각 제 2 길이 λ2과 동일한 또는 실질적으로 동일한 길이를 가질 수 있다. 제 2 길이 λ2는 폭 W2보다 클 수 있다. 그러나, 본 발명은 이로 한정되지 않는데, 예를 들어서, 사각형 형상은 직각들을 포함하지 않고/않거나 4 개의 변들 각각은 길이가 서로 동일하거나 실질적으로 동일할 수 있다.

일부 실시예에서, 제 1 길이 λ1은 제 2 길이 λ2와 동일하거나 또는 실질적으로 동일할 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 제 1 길이 λ1은 제 2 길이 λ2보다 작거나, 또는 제 1 길이 λ1은 제 2 길이 λ2보다 클 수 있다.

중간 부분(502a)은 폭이 변하는 적어도 하나의 위치를 포함한다. 즉, 본 발명의 일부 실시예들에 따른 중간 부분(502a)은 폭이 변하는 하나 이상의 단차 부분들을 포함할 수 있지만, 도 5b를 참조하여서 이하에서 더 기술될 바와 같이, 본 발명은 이로 한정되지 않는다.

일부 실시예들에서, 중간 부분(502a)은 제 1 부분(501a)의 폭 W1과 제 2 부분(503a)의 폭 W2가 만나는 길이 λ를 따르는 섹션일 수 있다.

도 5a는 제 1 부분(501a)의 폭 W1이 제 2 부분(503a)의 폭 W2보다 작은 것을 도시하지만, 본 발명은 이로 한정되지 않으며, 제 1 부분(501a)의 폭이 제 2 부분(503a)의 폭보다 클 수 있으며, 이러한 바는 포지티브(positive) 반사 또는 네거티브(negative) 반사가 특정 애플리케이션에 대해서 목표되는지에 달려 있다. 예를 들어서, 제 1 부분(501a)이 제 2 부분(503a)보다 큰 폭을 갖는다면, 반복부에서의(예를 들어, 반복부의 제 1 단부에서의) 반사는 네거티브일 수 있는 반면에, 제 1 부분(501a)이 제 2 부분(503a)보다 작은 폭을 갖는다면, 반복부에서의(예를 들어, 반복부의 제 1 단부에서의) 반사는 포지티브일 수 있다.

도 5b에 도시된 바와 같이, 일부 실시예들에 따라서, 반복부들(r1 내지 r4) 각각에 대해서, 비일정한 트레이스(310)의 반복부들은 폭은 반복부 길이 λ를 따라서 점진적으로(예를 들어서, 연속적으로) 변할 수 있다. 일부 실시예들에서, 각 반복부(r1 내지 r4)의 반복부 길이 λ는 서로 동일하거나 또는 실질적으로 동일할 수 있지만, 본 발명은 이로 한정되지 않는다.

일부 실시예들에 따라서, 반복부들(r1 내지 r4) 각각은 제 1 부분(501b), 제 1 부분(501b) 반대편의 제 2 부분(503b), 및 제 1 부분(501b)과 제 2 부분(503b)을 연결하는(예를 들어, 접속하거나 이들 간에 있는) 중간 부분(502b)을 포함한다. 제 1 부분(501b)의 폭 W3은 제 2 부분(503b)의 폭 W4와는 상이할 수 있다(예를 들어, 보다 작을 수 있다).

일부 실시예들에서, 복수의 제 2 부분들은 복수의 제 1 부분들과 직렬로 교번적으로 연결될 수 있다. 예를 들어서, 제 2 반복부 r2의 제 1 부분(501b)은 제 1 반복부 r1의 제 2 부분(503b)에 연결되고, 각 후속하는 반복부의 제 1 부분들(501b)은 각각의 이전의 반복부들의 제 2 부분들(503b)에 연결되어서 비일정한 트레이스(310)를 형성한다.

일부 실시예들에서, 제 1 부분(501b)은 제 1 부분(501b)의 제 1 단부로부터 제 1 부분(501b)의 제 2 단부까지 증가하는 폭을 가질 수 있으며, 제 2 부분(503b)은 제 2 부분(503b)의 제 1 단부로부터 제 2 부분(503b)의 제 2 단부까지 증가하는 폭을 가질 수 있다. 그러나, 본 발명은 이로 한정되지 않는데, 예를 들어서, 제 1 부분(501b)은 제 1 부분(501b)의 제 1 단부로부터 제 1 부분(501b)의 제 2 단부까지 감소하는 폭을 가질 수 있으며, 제 2 부분(503b)은 제 2 부분(503b)의 제 1 단부로부터 제 2 부분(503b)의 제 2 단부까지 감소하는 폭을 가질 수 있다.

일부 실시예들에서, 제 1 부분(501b)은 사다리꼴 형상을 가질 수 있으며 제 2 부분(503b)도 사다리꼴 형상을 가질 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 제 1 및 제 2 부분들(501b 및 503b)은 임의의 적합한 형상(예를 들어, 삼각형, 다이아몬드, 원, 등)일 수 있다. 예를 들어서, 반복부가 삼각형 형상을 가지면, 제 1 부분(501b)도 삼각형 형상을 가지며 제 2 부분(503b)은 사다리꼴 형상을 가질 수 있다. 반복부가 원형 형상을 가지면, 제 1 부분(501b)은 반원 형상을 가지며 제 2 부분(503b)도 반원 형상일 수 있다.

일부 실시예들에서, 제 1 부분(501b)은 폭 W3을 갖는 반복부 길이 λ를 따르는 섹션일 수 있다.

일부 실시예들에서, 제 2 부분(503b)은 폭 W4을 갖는 반복부 길이 λ를 따르는 섹션일 수 있다.

일부 실시예들에서, 중간 부분(502b)은 폭이 변하는 적어도 하나의 위치를 포함한다. 즉, 본 발명의 일부 실시예들에 따른 중간 부분(502b)은 폭이 연속적으로 또는 점진적으로 변하는 하나 이상의 부분들을 포함할 수 있지만, 본 발명은 이로 한정되지 않는다.

일부 실시예들에서, 중간 부분(502b)은 제 1 부분(501b)으로부터 제 2 부분(503b)까지 연장할 수 있다. 중간 부분(502b)은 제 1 부분(501b)으로부터 제 2 부분(503b)으로 점진적으로(예를 들어, 연속적으로) 증가하는 제 1 기울기를 포함할 수 있으며, 제 1 부분(501b)으로부터 제 2 부분(503b)으로 점진적으로(예를 들어, 연속적으로) 감소하는 제 2 기울기를 포함할 수 있다. 제 1 기울기는 반복부 길이 λ 에 평행한 폭 W3 및 폭 W4의 중심 지점들과 교차하는 축을 따라서 제 2 기울기의 미러 이미지일 수 있다. 그러나 본 발명은 이에 한정되지 않는다.

도 5b는 제 1 부분(501b)의 폭이 제 2 부분(503b)의 폭보다 작은 것을 도시하지만, 본 발명은 이로 한정되지 않으며, 제 1 부분(501b)의 폭이 제 2 부분(503b)의 폭보다 클 수 있으며, 이러한 바는 포지티브 반사 또는 네거티브 반사가 특정 애플리케이션에 대해서 목표되는지에 달려 있다. 예를 들어서, 제 1 부분(501b)이 제 2 부분(503b)보다 큰 폭을 갖는다면, 반복부에서의(예를 들어, 반복부의 제 1 단부에서의) 반사는 네거티브일 수 있는 반면에, 제 1 부분(501b)이 제 2 부분(503b)보다 작은 폭을 갖는다면, 반복부에서의(예를 들어, 반복부의 제 1 단부에서의) 반사는 포지티브일 수 있다.

도 5a에 도시된 바와 같이, 각 반복부(r1 내지 r4)의 폭은 각 반복부(r1 내지 r4)의 길이 λ를 따르는 하나 이상의 섹션들에서 급격하게 변할 수 있거나, 도 5b에 도시된 바와 같이, 각 반복부(r1 내지 r4)의 폭은 각 반복부(r1 내지 r4)의 길이 λ를 따르는 다수의 섹션들에서 점진적으로(예를 들어, 연속적으로) 변할 수 있다. 또한, 도 5a는 반복부들(r1 내지 r4) 각각이 상이한 폭들 W1 및 W2을 갖는 2 개의 사각형 형상들을 포함하는 것을 도시하며, 도 5b는 반복부들(r1 내지 r4) 각각이 폭이 폭 W3 에서 폭 W4 로 점진적으로(예를 들어, 연속적으로) 증가하는 단일 사다리꼴 형상을 포함하는 것을 도시한다. 그러나, 각 반복부에서 반사가 존재하도록, 폭이 반복부들 각각 내에서 길이 λ를 따르는 적어도 하나의 섹션에서 변하는 한, 폭들이 변하는 방식 및 반복부들의 형상 또는 형상들은 이로 한정되지 않는다. 예를 들어서, 반복부들의 형상(들)은 반복부의 폭(들)이 길이 λ를 따르는 적어도 하나의 섹션에서 변하는 임의의 적합한 형상(들)(예를 들어, 삼각 형상, 별 형상, 다이아몬드 형상, 원 형상 등)을 포함할 수 있다.

도 5c는 도 3b에서 송신 라인의 라인 A-A' 을 따라서 취해진 단면도를 예시하며, 도 5d는 도 3b에서 송신 라인의 라인 B-B' 을 따라서 취해진 단면도를 예시한다.

설명의 용이성을 위해서, 도 3a, 도 3b, 도 4a, 도 4b, 도 5c, 및 도 5d은 예를 들어서, 마이크로스트립 송신 라인에서와 같이, 위의 도 3a에서 도시된 바와 같은트레이스 아래에만 기준 플레인을 포함하는 송신 라인의 맥락에서 도시 및 기술된다. 그러나, 본 발명은 이로 한정되지 않으며 상술한 바와 같이, 기준 플레인은 트레이스 위에도 포함될 수 있으며, 기준 플레인은 예를 들어서, 스트립라인 송신 라인의 경우에서와 같이 트레이스 아래에 포함될 수 있다. 송신 라인이 트레이스 위 및 아래의 기준 플레인들을 포함하는 경우에, 패턴 보이드들은 트레이스 위의 기준 플레인 상에 및/또는 트레이스 아래의 기준 플레인 상에 포함될 수 있다.

도 5c에 도시된 바와 같이, 트레이스(510)는 기준 플레인(330)으로부터 절연성 기판(320)에 의해서 분리될 수 있으며, 도 3a, 도 3b, 및 도 4b에 도시된 바와 같이, 패턴 보이드들(340a, 340b, 340c, 및 340d) 각각은 트레이스(510)와 중첩하고 트레이스(510)와 교차할 수 있다. 도 5c에 도시된 트레이스(510)는 상술한 바와 같은 비일정한 트레이스(310) 및 일정한 트레이스(410) 중 임의의 것과 동일하거나 실질적으로 동일할 수 있다.

도 3a 및 도 3b는 패턴 보이드들(340)이 보다 작은 폭들을 갖는 비일정한 트레이스(310)의 부분들(예를 들어, 도 5a 및 도 5b을 참조하여서 상술한 바와 같은 제 1 부분(501a 또는 501b)과 중첩하는 것을 도시하지만, 본 발명은 이로 한정되지 않는다. 예를 들어서, 패턴 보이드들(340)은 보다 큰 폭들을 갖는 비일정한 트레이스(310)의 부분들(예를 들어, 도 5a 및 도 5b을 참조하여서 상술한 바와 같은 제 2 부분(503a 또는 503b))과 중첩할 수 있으며, 이 경우에, 반복부들 각각의 대응하는 반사의 강도는 감소될 수 있다.

도 5d에 도시된 바와 같이, 패턴 보이드들(340)의 깊이 D는 트레이스(510)와 중첩하는 기준 플레인(330)의 부분의 두께와 동일할 수 있다. 달리 말하면, 패턴 보이드들(340)은 트레이스(510)와 중첩하는 기준 플레인(330)의 두께 방향으로 기준 플레인(330)을 통해서 전체적으로 연장될 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 예를 들어서, 일부 실시예들에서, 패턴 보이드들(340)의 깊이 D는 트레이스(510)와 중첩하는 기준 플레인(330)의 부분의 두께보다 작을 수 있거나/있고 패턴 보이드들(340)은 기준 플레인(330)의 두께 방향으로 기준 플레인(330)을 통해서 전체적으로 연장되지 않을 수도 있다.

본 발명의 일부 실시예들에 따른, 패턴 보이드들(340)의 형상(예를 들어, 평면도로 보았을 때의 형상)은 실질적으로 직사각형일 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 일부 실시예들에서, 패턴 보이드들(340)의 형상(예를 들어, 평면도로 보았을 때의 형상)은 예를 들어서, 정사각형들, 원들, 육각형들, 삼각형들, 사다리꼴들 등과 같은 임의의 적합한 형상일 수 있다. 또한, 일부 실시예들에서, 하나 이상의 패턴 보이드들(340)의 형상(예를 들어, 평면도로 보았을 때의 형상)은 하나 이상의 다른 패턴 보이드들(340)의 형상과 상이할 수 있다. 그러나, 형상과 무관하게, 패턴 보이드들(340)은 트레이스(510)를 중첩하게 주기적으로 배열될 수 있으며, 각 반복부는 상술한 바와 같은 반복부 길이 λ를 가질 수 있다.

도 6은 도 3a 및 도 3b에 도시된 바와 동일한 또는 실질적으로 동일한 구조체를 갖는 송신 라인의 반사 스펙트럼을 예시하는 그래프이다. 도 6b는 도 3a 및 도 3b에 도시된 송신 라인이 없는 클록 채널을 통해서 수신기들에 의해서 수신된 신호들을 예시하는 그래프이다.

도 6c는 도 3a 및 도 3b에 도시된 송신 라인을 포함하는 클록 채널을 통해서 수신기들에 의해서 수신된 신호들을 예시하는 그래프이다.

예시를 위해서, 도 6a 내지 도 6c는 설계 목적이 2 개의 수신기들, 제 1 수신기 및 제 2 수신기에 의해서 공유되는 800 밀리미터(mm) 길이의 차동 채널(differential channel)에 걸쳐서 3 기가헤르쯔(GHz) 클록 신호를 전송하는 것이라고 상정한다. 2 개의 수신기들 중으로부터의 제 2 수신기의 클록 신호 품질을 개선하기 위해서, 위의 도 3a 및 도 3b에 도시된 송신 라인(300)이 제 2 수신기(예를 들어, 위의 도 2에서 도시된 바와 같음)의 입력부에(또는 그 근처에) 연결된다. 송신 라인(300)은 4 개의 반복부들을 포함하며, 각 반복부는 30mm 길이(즉, λ = 30mm)을 갖는다. 패턴 보이드들(340)은 비일정한 트레이스(310)와, 보다 작은 폭을 갖는 비일정한 트레이스(310)의 부분들(예를 들어, 도 5a 및 도 5b를 참조하여서 상술한 바와 같은 제 1 부분들(501a 또는 501b))에서 중첩한다.

도 6a에 도시된 바와 같이, 비일정한 트레이스(310)의 4 개의 30mm 길이의 반복부들(즉, λ = 30mm) 및 비일정한 트레이스(310)와 중첩하는 패턴 보이드들(340)을 갖는 송신 라인(300)을 포함함으로써, 피크 반사가 3Ghz 클록 레이트에서 발생한다. 따라서, 제 2 수신기에 의해서 수신된 클록 신호의 품질은 개선될 수 있다.

예를 들어서, 도 6b에 도시된 바와 같이, 클록 채널이 송신 라인(300)을 포함하지 않을 때에는, 제 2 수신기에서의 신호 스윙(점선으로 표시된 바와 같음)은 약 248 밀리볼트(mv)와 동일하며, 제 1 수신기에서의 신호 스윙(실선으로 표시된 바와 같음)은 약 405 밀리볼트(mv)와 동일하다. 달리 말하면, 제 2 수신기에서의 신호 스윙은 제 1 수신기에서의 신호 스윙의 오직 약 60% 이다.

본 발명의 일부 실시예들에 따라서, 도 6c에 도시된 바와 같이, 클록 채널이 상술한 바와 같은 제 2 수신기의 입력부에서(또는 그 근처에서) 송신 라인(300)을 포함하는) 경우에, 제 1 수신기에서의 신호 스윙은 약 500 밀리볼트(mv)와 동일하며, 제 2 수신기에서의 신호 스윙은 약 472 밀리볼트(mv)와 동일하다. 따라서, 제 2 수신기에서의 신호 스윙은 약 90%만큼 개선 또는 증가되며, 및 심지어 제 1 수신기에서의 신호 스윙은 약 24%만큼 개선 또는 증가된다.

도 7은 본 발명의 일부 실시예들에 따른, 다중-드롭 채널에서 클록 레이트를 개선하기 위한 방법을 예시한다. 그러나, 본 발명은 도 7에 도시된 방법의 동작들의 시퀀스 또는 개수로 한정되지 않으며, 본 기술 분야의 당업자에게 인식되는 바와 같이 임의의 목표된 동작들의 시퀀스 또는 개수로 변경될 수 있다. 예를 들어서, 일부 실시예들에서, 순서는 변할 수 있거나, 방법은 보다 적은 또는 추가의 동작들을 포함할 수 있다.

도 7을 참조하면, 방법은 동작(710)에서 시작되며, 여기서 클록 신호가 송신기에 의해서 클록 채널로 전송된다. 동작(720)에서, 클록 신호는 클록 주파수에 따라서 반사 부분에 의해서 반사된다. 반사 부분은 상술한 바와 같은 기준 플레인 내의 패턴 보이드들(340) 및 비일정한 트레이스(310) 중 임의의 것 또는 이들의 임의의 조합을 포함할 수 있다. 동작(730)에서, 반사된 클록 주파수로 개선된 클록 신호가 클록 채널에 연결된 수신기에 의해서 수신된다.

따라서, 본 발명의 일부 실시예들에서, 클록 레이트는 상대적으로 빈약한 신호 품질을 갖는 수신기들에 대한 클록 신호를 국부적으로 개선하기 위해서 주파수-선택적 반사 부분을 사용함으로써 증가될 수 있다.

일부 실시예들에서, 반사 부분을 갖는 송신 라인은 빈약한 신호 품질을 갖는 수신기의 입력부에 연결될 수 있으며, 반사 부분은 수신기의 입력부에서 클록 주파수에 따라서 클록 신호들을 반사시킬 수 있다. .

일부 실시예들에서, 반사 부분은 클록 주파수에 따라서 클록 신호를 반사하기 위해서 비일정한 트레이스 및 패턴 보이드들 중 임의의 것 또는 이들의 조합을 포함할 수 있다.

본 발명이 예시적인 실시예들을 참조하여서 기술되었지만, 기술된 실시예들에 대한 다양한 수정들 및 변경들이 모두가 본 발명의 사상 및 범위 내에서 수행될 수 있다는 것을 본 기술 분야의 당업자는 인식할 것이다. 또한, 본 명세서에서 기술된 본 발명은 다른 애플리케이션들을 위한 다른 태스크들 및 구성들에 맞은 해법을 제시할 것도 역시 본 기술 분야의 당업자는 인식할 것이다. 본원의 청구항들에 의해서, 본 발명의 모든 이러한 사용들 및 모두가 본 발명의 사상 및 범위 내에서 개시 목적을 위해서 본 명세서에서 선택된 본 발명의 예시적인 실시예들에 대해서 행해질 수 있는 이러한 변경들 및 수정들을 커버하는 것이 본 출원자의 의도이다. 따라서, 본 발명의 예시적인 실시예들은 예시적이면서 비한정적으로 모든 측면에서 해석되어야 하며, 본 발명의 사상 및 범위는 첨부된 청구항들 및 그들의 균등사항들에 의해서 표시될 수 있다.

Claims

전자적 디바이스로서,
송신기;
복수의 수신기들;
상기 송신기를 상기 복수의 수신기들에 연결하는 채널; 및
상기 복수의 수신기들 중으로부터의 적어도 하나의 수신기의 입력부에 연결된 송신 라인을 포함하며,
상기 송신 라인은 상기 적어도 하나의 수신기의 상기 입력부와 전력 사이에 연결되어 있는 반사 부분을 포함하고,
상기 반사 부분은 소정의 주파수로 상기 채널을 통해서 전파되는 클록 신호의 반사를 증가시키며,
상기 송신 라인은,
트레이스(trace); 및
기준 플레인(reference plane)
을 더 포함하며,
상기 반사 부분은 상기 트레이스와 중첩하는 상기 기준 플레인 내의 복수의 패턴 보이드들(pattern voids)을 포함하는,
전자적 디바이스.
삭제
제1항에 있어서,
상기 트레이스는, 복수의 제 1 부분들 및 복수의 제 2 부분들을 포함하며,
상기 제 2 부분들은 상기 제 1 부분들과 직렬로 교번하여서 연결되며,
상기 제 2 부분들은 상기 제 1 부분들의 폭과는 상이한 폭을 갖는,
전자적 디바이스.
삭제
제3항에 있어서,
상기 제 1 부분들은 상기 제 2 부분들의 폭보다 작은 폭을 가지며,
상기 복수의 패턴 보이드들은 상기 제 1 부분들과 중첩하는,
전자적 디바이스.
제5항에 있어서,
상기 반사 부분은 복수의 반복부들(periods)을 포함하며,
상기 반복부들 각각은 상기 제 1 부분들 중 하나, 상기 제 2 부분들 중 인접하는 하나 및 상기 제 1 부분들 중 하나와 중첩하는 상기 패턴 보이드들 중 하나를 포함하며,
상기 반복부들 각각의 길이는 서로 동일한,
전자적 디바이스.
회로 보드로서,
송신기에 연결될 제 1 단자;
복수의 수신기들에 연결될 복수의 제 2 단자들;
상기 송신기를 상기 복수의 수신기들에 연결하는 채널; 및
상기 복수의 제 2 단자들 중으로부터의 적어도 하나의 제 2 단자에 연결된 송신 라인을 포함하며,
상기 송신 라인은 상기 적어도 하나의 제 2 단자와 전력 사이에 연결되어 있는 반사 부분을 포함하고,
상기 반사 부분은 소정의 주파수로 상기 채널을 통해서 전파되는 클록 신호의 반사를 증가시키며,
상기 송신 라인은,
트레이스; 및
기준 플레인
을 더 포함하며,
상기 반사 부분은 상기 트레이스와 중첩하는 상기 기준 플레인 내의 복수의 패턴 보이드들을 포함하는,
회로 보드.
삭제
제7항에 있어서,
상기 트레이스는 복수의 제 1 부분들 및 복수의 제 2 부분들을 포함하며,
제 2 부분들은 상기 제 1 부분들과 직렬로 교번하여서 연결되며,
상기 제 2 부분들은 상기 제 1 부분들의 폭과는 상이한 폭을 갖는,
회로 보드.
삭제
제9항에 있어서,
상기 제 1 부분들은 상기 제 2 부분들의 폭보다 작은 폭을 가지며,
상기 복수의 패턴 보이드들은 상기 제 1 부분들과 중첩하는,
회로 보드.
제11항에 있어서,
상기 반사 부분은 복수의 반복부들을 포함하며,
상기 반복부들 각각은 상기 제 1 부분들 중 하나, 상기 제 2 부분들 중 인접하는 하나 및 상기 제 1 부분들 중 하나와 중첩하는 상기 패턴 보이드들 중 하나를 포함하며,
상기 반복부들 각각의 길이는 서로 동일한,
회로 보드.
송신기를 복수의 수신기들에 연결하기 위한 클록 채널로서,
상기 복수의 수신기들 중으로부터의 적어도 하나의 수신기의 입력부에 연결될 송신 라인을 포함하며,
상기 송신 라인은 상기 적어도 하나의 수신기의 상기 입력부와 전력 사이에 연결되어 있는 반사 부분을 포함하고,
상기 반사 부분은 소정의 주파수로 상기 클록 채널을 통해서 전파되는 클록 신호의 반사를 증가시키며,
상기 송신 라인은,
트레이스; 및
기준 플레인
을 더 포함하며,
상기 반사 부분은 상기 트레이스와 중첩하는 상기 기준 플레인 내의 복수의 패턴 보이드들을 포함하는,
클록 채널.
삭제
제13항에 있어서,
상기 트레이스는 복수의 제 1 부분들 및 복수의 제 2 부분들을 포함하며,
상기 제 2 부분들은 상기 제 1 부분들과 직렬로 교번하여서 연결되며,
상기 제 2 부분들은 상기 제 1 부분들의 폭과는 상이한 폭을 갖는,
클록 채널.
삭제
제15항에 있어서,
상기 제 1 부분들은 상기 제 2 부분들의 폭보다 작은 폭을 가지며,
상기 복수의 패턴 보이드들은 상기 제 1 부분들과 중첩하는,
클록 채널.
제17항에 있어서,
상기 반사 부분은 복수의 반복부들을 포함하며,
상기 반복부들 각각은 상기 제 1 부분들 중 하나, 상기 제 2 부분들 중 인접하는 하나 및 상기 제 1 부분들 중 하나와 중첩하는 상기 패턴 보이드들 중 하나를 포함하며,
상기 반복부들 각각의 길이는 서로 동일한,
클록 채널.
제18항에 있어서,
상기 복수의 제 1 부분들 중으로부터의 제 1 부분의 폭은 상기 제 1 부분의 제 1 단부로부터 상기 제 1 부분의 제 2 단부까지 일정하며,
상기 복수의 제 2 부분들 중으로부터의 제 2 부분의 폭은 상기 제 2 부분의 제 1 단부로부터 상기 제 2 부분의 제 2 단부까지 일정하며,
상기 복수의 제 1 부분들 중으로부터의 상기 제 1 부분과 중첩하는, 상기 복수의 패턴 보이드들 중으로부터의 패턴 보이드는 상기 기준 플레인을 통해서 연장하는,
클록 채널.
제18항에 있어서,
상기 송신 라인의 제 1 단부는 상기 적어도 하나의 수신기의 입력부에 연결되며,
상기 송신 라인의 제 2 단부는 저항기로 종단되는,
클록 채널.