KR20140095267A - 신호 처리 장치 및 신호 처리 방법 - Google Patents

신호 처리 장치 및 신호 처리 방법 Download PDF

Info

Publication number
KR20140095267A
KR20140095267A KR20130008021A KR20130008021A KR20140095267A KR 20140095267 A KR20140095267 A KR 20140095267A KR 20130008021 A KR20130008021 A KR 20130008021A KR 20130008021 A KR20130008021 A KR 20130008021A KR 20140095267 A KR20140095267 A KR 20140095267A
Authority
KR
South Korea
Prior art keywords
common mode
mode signal
gain
phase
signal
Prior art date
Application number
KR20130008021A
Other languages
English (en)
Other versions
KR101881912B1 (ko
Inventor
김종팔
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130008021A priority Critical patent/KR101881912B1/ko
Priority to US13/968,027 priority patent/US9136808B2/en
Publication of KR20140095267A publication Critical patent/KR20140095267A/ko
Application granted granted Critical
Publication of KR101881912B1 publication Critical patent/KR101881912B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

신호 처리 장치 및 신호 처리 방법이 개시된다. 신호 처리 장치는 차동 증폭부에 입력되는 입력 신호들로부터 공통 모드 신호를 추출하는 공통 모드 신호 추출부; 상기 공통 모드 신호의 이득 및 위상을 조절하여 출력하는 공통 모드 신호 조절부; 및 상기 차동 증폭부의 출력 신호에 기초하여 상기 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 최적 세트 결정부를 포함할 수 있다.

Description

신호 처리 장치 및 신호 처리 방법{SIGNAL PROCESSING APPARATUS AND SIGNAL PROCESSING METHOD}
아래의 설명은 공통 모드 신호를 조절하여 신호 증폭기의 공통 모드 제거비를 개선시킬 수 있는 신호 처리 장치 및 신호 처리 방법에 관한 것이다.
차동 증폭기(Differential Amplifier)는 두 입력 신호들 간의 전압 차이를 증폭하는 회로이다. 차동 증폭기의 동작과 관련하여, 하나의 입력 단자에만 입력 신호를 인가하고, 나머지 입력 단자는 접지시킨 것을 단일 입력(Single-ended) 동작이라 하고, 반대의 극성을 가지는 두 입력 신호를 차동 증폭기에 인가하는 것을 차동 입력(Double-ended) 또는 차동 모드(Differential-mode) 동작이라 한다. 또한, 동일한 입력 신호를 차동 증폭기의 두 입력 단자에 인가하는 것을 공통 모드(Common-mode) 동작이라 한다.
공통 모드 동작에서, 이상적인 차동 증폭기의 출력 신호는 0 이 되나 실제 회로에서는 다양한 요소에 의해 출력 신호가 0 이 되지 않는다. 차동 증폭기의 중요한 특징은 공통 신호가 입력되는 경우에는 아주 작은 신호가 출력되는데 비해, 반대 극성의 신호가 입력되면 아주 큰 신호가 출력된다는 것이다. 공통 모드 제거비(CMRR, Common-Mode Rejection Ratio)는 공통 모드 이득에 대한 차동 모드 이득의 비율을 나타낸다. 공통 모드 제거비는 차동 증폭기의 성능을 나타내는 지표로 사용되며, 공통 모드 제거비가 높을수록 차동 증폭기의 성능이 더 우수하다는 것을 나타낸다.
일실시예에 따른 신호 처리 장치는, 차동 증폭부에 입력되는 입력 신호들로부터 공통 모드 신호를 추출하는 공통 모드 신호 추출부; 상기 공통 모드 신호의 이득 및 위상을 조절하여 출력하는 공통 모드 신호 조절부; 및 상기 차동 증폭부의 출력 신호에 기초하여 상기 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 최적 세트 결정부를 포함할 수 있다.
일실시예에 따른 신호 처리 장치에서, 상기 최적 세트 결정부는 상기 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 상기 공통 모드 신호에 적용될 이득 및 위상으로 결정할 수 있다.
일실시예에 따른 신호 처리 장치는, 제1 모드가 선택되는 경우, 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 동작을 수행하고, 제2 모드가 선택되는 경우에는 상기 제1 모드에서 결정된 이득 및 위상의 최적의 세트를 공통 모드 신호에 적용하여 출력하도록 제어하는 모드 제어부를 더 포함할 수 있다.
다른 실시예에 따른 신호 처리 장치는, 입력 신호들 간의 차이를 증폭하여 출력하는 차동 증폭부; 및 상기 차동 증폭부의 출력 신호에 기초하여 상기 차동 증폭부의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상을 제어하는 공통 모드 신호 제어부를 포함할 수 있다.
다른 실시예에 따른 신호 처리 장치에서, 상기 공통 모드 신호 제어부는 상기 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 상기 차동 증폭부의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상으로 결정할 수 있다.
일실시예에 따른 신호 처리 방법은, 차동 증폭부에 입력되는 입력 신호들로부터 공통 모드 신호를 추출하는 단계; 상기 공통 모드 신호의 이득 및 위상을 조절하여 출력하는 단계; 및 상기 차동 증폭부의 출력 신호에 기초하여 상기 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 단계를 포함할 수 있다.
일실시예에 따른 신호 처리 방법에서, 상기 결정하는 단계는 상기 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 상기 공통 모드 신호에 적용될 이득 및 위상으로 결정할 수 있다.
다른 실시예에 따른 신호 처리 방법은, 제1 모드 동안 차동 증폭부의 출력 신호에 기초하여 입력 신호들로부터 추출한 공통 모드 신호에 적용될 이득 및 위상을 결정하는 단계; 및 제2 모드 동안 상기 결정된 이득 및 상기 결정된 위상이 적용된 공통 모드 신호를 상기 차동 증폭부의 입력 단자에 출력하는 단계를 포함할 수 있다.
도 1은 일실시예에 따른 신호 처리 장치의 동작을 설명하기 위한 도면이다.
도 2는 일실시예에 따른 공통 모드 신호의 이득 및 위상의 최적의 세트를 계산하는 과정을 설명하기 위한 도면이다.
도 3은 일실시예에 따른 신호 처리 장치의 세부 구성을 도시한 도면이다.
도 4는 다른 실시예에 따른 신호 처리 장치의 세부 구성을 도시한 도면이다.
도 5는 일실시예에 따른 공통 모드 신호의 위상을 조절하는 회로의 일례를 도시한 도면이다.
도 6은 일실시예에 따른 신호 처리 방법의 동작을 설명하기 위한 흐름도이다.
도 7은 다른 실시예에 따른 신호 처리 방법의 동작을 설명하기 위한 흐름도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 아래의 특정한 구조적 내지 기능적 설명들은 단지 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로, 발명의 범위가 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다. 일실시예에 따른 신호 처리 방법은 신호 처리 장치에 의해 수행될 수 있으며, 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 일실시예에 따른 신호 처리 장치의 동작을 설명하기 위한 도면이다.
도 1은 일례로서, 신호 처리 장치(110)가 포함된 생체 신호 측정 시스템의 실제적인(Practical) 회로 모델을 나타내고 있다. 또한, 도 1은 회로 모델에 공통의 입력 신호(130)가 인가되는 공통 모드(Common-mode)에서의 동작을 나타내고 있다. 회로 모델은 인터페이스 임피던스(140, 145), 기생 커패시터(Parasitic Capacitor)(150, 155) 및 차동 증폭부(120)의 입력 임피던스(160, 165)를 포함할 수 있다.
기생 커패시터(150, 155)는 차동 증폭부(120)의 전체적인 입력 임피던스의 크기를 감소시킬 뿐만 아니라 그라운드(Ground)로 유입되는 원하지 않은 노이즈 전류를 발생시킬 수 있다. 또한, 기생 커패시터(150, 155)의 크기가 서로 동일하지 않는 경우, 전원 공급 라인에서 발생되는 공통 신호 성분이 측정 신호에 유입되어 노이즈가 발생될 수 있고, 이로 인해 차동 증폭부(120)의 공통 모드 제거비가 저하될 수 있다.
신호 처리 장치(110)는 차동 증폭부(120)에 입력되는 입력 신호들에서 공통 모드 신호(Common-mode Signal)를 추출할 수 있고, 추출된 공통 모드 신호의 이득(Gain) 또는 크기(Amplitude)를 조절하여 출력할 수 있다. 또한, 신호 처리 장치(110)는 추출된 공통 모드 신호의 위상(Phase)을 조절하여 출력할 수 있다.
신호 처리 장치(110)는 차동 증폭부(120)에 입력되는 공통 모드 신호를 조절하여 기생 커패시터(150, 155)에 의해 저하되는 공통 모드 제거비를 개선시킬 수 있다. 구체적으로, 신호 처리 장치(110)는 공통 모드에서, 차동 증폭부(120)의 출력 신호에 기초하여 공통 모드 신호의 이득 및 위상을 조절할 수 있다. 신호 처리 장치(110)는 단계적으로 공통 모드 신호의 이득 및 위상을 조절하여 차동 증폭부(120)의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상의 세트(Set)를 결정할 수 있다.
차동 증폭부(120)의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상의 세트가 결정되면, 신호 처리 장치(110)는 결정된 공통 모드 신호의 이득 및 위상에 기초하여 추출된 공통 모드 신호를 조절하고, 조절된 공통 모드 신호를 차동 증폭부(120)의 입력 단자에 피드백할 수 있다. 예를 들어, 회로 모델에 서로 다른 입력 신호가 입력되는 차동 모드(Differential-mode)에서, 신호 처리 장치(110)는 차동 증폭부(120)의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상에 따라 공통 모드 신호를 계속적으로 조절하여 차동 증폭부(120)의 입력 단자에 출력할 수 있다.
도 2는 일실시예에 따른 공통 모드 신호의 이득 및 위상의 최적의 세트를 계산하는 과정을 설명하기 위한 도면이다.
도 2에서는, 신호 처리 장치(210)가 차동 증폭부(220)의 공통 모드 제거비를 개선시키기 위해 공통 모드 신호의 이득뿐만 아니라 위상까지 제어하여야 하는 이유를 도 2의 회로 모델 및 계산식들에 기초하여 설명한다.
도 2를 참조하면, 공통 모드에서의 회로 모델은 인터페이스 임피던스 Z11(240), 인터페이스 임피던스 Z12(245), 기생 커패시터 Zp1(150), 기생 커패시터 Zp2(155) 및 차동 증폭부(220)의 입력 임피던스 Z2(260, 270)를 포함하고 있다. 또한, 도 2의 회로 모델은 도 1의 회로 모델에 비해 차동 증폭부(220)의 두 입력 단자에 피드백 커패시터 Zb(285, 295)를 추가로 포함하고 있다.
회로 모델에는 공통 입력 신호 Vs(230)이 인가되고, 기생 커패시터 Zp1(250)과 기생 커패시터 Zp2(255)는 서로 크기가 다르다고 가정한다. 또한, 노드 D(280)의 전압을 V1, 노드 E(290)의 전압을 V2라 하고, 신호 처리 장치(210)에서 이득 및 위상이 조절된 공통 모드 신호의 출력을 Vb라 가정한다.
신호 처리 장치(210)가 차동 증폭부(220)의 입력 신호로부터 추출한 공통 모드 신호 Vcm는 다음의 수학식 1과 같다고 하면,
Figure pat00001
신호 처리 장치(210)에서 이득 및 위상이 조절된 공통 모드 신호의 출력 Vb는 다음의 수학식 2로 나타낼 수 있다.
Figure pat00002
여기서, A는 공통 모드 신호 Vcm을 조절하기 위해 적용되는 이득 및 위상의 크기를 나타낸다.
이 때, 노드 D(280)에서의 회로 방정식은 다음의 수학식 3과 같으며,
Figure pat00003
노드 E(290)에서의 회로 방정식은 다음의 수학식 4와 같다.
Figure pat00004
수학식 1 내지 수학식 4에 기초하여 공통 모드에서 차동 증폭부(220)에 입력되는 차분 입력값 (v1 ― v2)을 계산하면 다음의 수학식 5와 같이 나타낼 수 있다.
Figure pat00005
공통 모드에서의 공통 입력 신호 Vs(230)에서 차분 입력값 (v1 ― v2)의 크기가 최소화되는 경우에 차동 증폭부(220)의 공통 모드 제거비가 가장 크게 개선될 수 있다. 이에 따라, 수학식 5의 분자가 0(zero)이 되도록 하는 공통 모드 신호에 적용되는 이득 및 위상의 크기 A를 계산하면 다음의 수학식 6과 같다.
Figure pat00006
수학식 6의 결과에 기초할 때, 차동 증폭부(220)의 공통 모드 제거비를 최대한으로 개선시키기 위해서는 공통 모드 신호의 이득뿐만 아니라 위상까지 조절해야 함을 알 수 있다. 수학식 6의 결과에 기초할 때, (RL^2+IM^2)^0.5 이 계산상으로 도출된 공통 모드 신호에 적용되어야 할 최적의 이득을 나타내고, arctan(IM/RL) 이 공통 모드 신호에 적용되어야 할 최적의 위상을 나타낸다.
도 3은 일실시예에 따른 신호 처리 장치의 세부 구성을 도시한 도면이다.
도 3을 참조하면, 신호 처리 장치(310)는 공통 모드 신호 추출부(320), 공통 모드 신호 조절부(330) 및 최적 세트 결정부(340)를 포함할 수 있다. 또한, 신호 처리 장치(310)는 추가적으로 모드 제어부(350)를 더 포함할 수도 있다.
공통 모드 신호 추출부(320)는 차동 증폭부에 입력되는 입력 신호들로부터 공통 모드 신호를 추출할 수 있다. 공통 모드 신호 추출부(320)는 차동 증폭부의 입력 단자들로부터 측정된 입력 신호를 이용하여 공통 모드 신호를 추출할 수 있다.
공통 모드 신호 조절부(330)는 공통 모드 신호의 이득 및 위상을 조절하여 출력할 수 있다. 구체적으로, 공통 모드 신호 조절부(330)는 이득 및 위상이 조절된 공통 모드 신호를 차동 증폭부의 입력 단자에 피드백할 수 있다.
공통 모드 신호 조절부(330)는 공통 모드 신호의 이득 및 위상을 단계적으로 가변시켜 차동 증폭부의 입력 단자에 피드백할 수 있고, 단계적으로 가변시키는 공통 모드 신호의 이득 및 위상에 관한 정보를 최적 세트 결정부(340)에 제공할 수 있다.
최적 세트 결정부(340)는 차동 증폭부의 출력 신호에 기초하여 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정할 수 있다. 구체적으로, 최적 세트 결정부(340)는 공통 모드 신호 조절부(330)의 피드백에 대응하는 차동 증폭부의 출력 신호의 크기를 측정 또는 모니터링하여, 상기 출력 신호의 크기를 최소로 하는 공통 모드 신호의 이득 및 위상을 식별할 수 있다.
최적 세트 결정부(340)는 최적 세트 결정부(340)는 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 공통 모드 신호에 적용될 이득 및 위상으로 결정할 수 있다.
예를 들어, 공통 모드 신호 조절부(330)는 이득 및 위상이 단계적으로 조절되는 공통 모드 신호를 차동 증폭부의 입력 단자에 출력할 수 있다. 이 때, 최적 세트 결정부(340)는 서로 다른 이득 및 위상의 세트가 적용된 공통 모드 신호에 대응하는 차동 증폭부의 출력 신호의 크기를 측정하고, 차동 증폭부의 출력 신호의 크기가 가장 작을 때의 공통 모드 신호의 이득 및 위상 세트를 식별할 수 있다.
모드 제어부(350)는 모드 선택에 따라 제1 모드에서는 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 동작을 수행하고, 제2 모드에서는 제1 모드에서 결정된 이득 및 위상의 최적의 세트를 공통 모드 신호에 적용하여 출력하도록 제어할 수 있다.
모드 제어부(350)는 제1 모드에서, 공통 모드 신호 조절부(330)가 단계적으로 공통 모드 신호의 이득 및 위상을 조절하도록 제어하고, 최적 세트 결정부(340)가 차동 증폭부의 출력 신호의 크기가 가장 작을 때의 공통 모드 신호의 이득 및 위상의 세트를 식별하도록 제어할 수 있다.
차동 증폭부의 입력 단자에 증폭의 대상이 되는 입력 신호들이 인가되는 제2 모드에서, 모드 제어부(350)는 모드 신호 조절부가 제1 모드에서 결정된 공통 모드 신호의 이득 및 위상의 세트에 기초하여 공통 모드 신호를 조절하고, 조절된 공통 모드 신호를 공통 차동 증폭부의 입력 단자에 출력하도록 제어할 수 있다. 공통 모드 신호 조절부(330)는 모드 제어부(350)의 제어에 따라 제2 모드 동안 제1 모드에서 결정된 이득 및 위상이 적용된 공통 모드 신호를 차동 증폭부의 입력 단자에 출력할 수 있다. 제2 모드 동안 최적 세트 결정부(340)는 제1 모드에서 결정된 공통 모드 신호의 이득 및 위상을 유지하고, 이를 공통 모드 신호 조절부(330)에 제공할 수 있다.
도 4는 다른 실시예에 따른 신호 처리 장치의 세부 구성을 도시한 도면이다.
도 4를 참조하면, 신호 처리 장치(410)는 차동 증폭부(420) 및 공통 모드 신호 제어부(430)를 포함할 수 있다.
차동 증폭부(420)는 입력 신호들 간의 차이를 증폭하여 출력할 수 있다. 예를 들어, 차동 증폭부(420)는 두 개의 입력 단자를 가질 수 있고, 두 개의 입력 단자에 입력되는 입력 신호들 간의 차이를 증폭하여 출력할 수 있다.
신호 처리 장치(410)의 동작과 관련하여, 공통 모드 신호에 적용될 이득 및 위상의 세트를 결정하는 제1 모드와 결정된 공통 모드 신호의 이득 및 위상의 세트에 기초하여 입력 신호들 간의 차이를 증폭하여 출력하는 제2 모드가 존재할 수 있다.
제1 모드에서, 공통 모드 신호 제어부(430)는 입력 신호들을 이용하여 공통 모드 신호를 추출할 수 있다. 공통 모드 신호 제어부(430)는 차동 증폭부(420)의 출력 신호에 기초하여 차동 증폭부(420)의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상을 제어할 수 있다. 공통 모드 신호 제어부(430)의 출력 신호는 차동 증폭부(420)의 입력 단자에 피드백될 수 있다.
공통 모드 신호 제어부(430)는 차동 증폭부(420)의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 차동 증폭부(420)의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상으로 결정할 수 있다.
예를 들어, 공통 모드 신호 제어부(430)는 단계적으로 공통 모드 신호의 이득 및 위상을 조절하고, 차동 증폭부(420)의 출력 신호의 크기가 가장 작을 때의 공통 모드 신호의 이득 및 위상의 세트를 식별하여 메모리 등에 저장할 수 있다. 공통 모드 신호 제어부(430)는 식별한 공통 모드 신호의 이득 및 위상의 세트를 차동 증폭부(420)의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상으로 결정할 수 있다.
제2 모드에서, 공통 모드 신호 제어부(430)는 제1 모드에서 결정된 공통 모드 신호의 이득 및 위상에 따라 공통 모드 신호를 조절하여 차동 증폭부(420)의 입력 단자에 피드백할 수 있다.
도 5는 일실시예에 따른 공통 모드 신호의 위상을 조절하는 회로의 일례를 도시한 도면이다.
(a)는 공통 모드 신호의 위상을 조절하기 위한 회로를 나타내고 있다. (a)에 도시된 회로는 공통 모드 신호의 위상을 앞서도록 조절하는 진상 회로(Phase lead circuit)이고, 가변 커패시터 C(510)와 저항 R(520)의 위치를 서로 바꾸어 공통 모드 신호의 위상을 뒤쳐지도록 조절하는 지상 회로(Phase lag circuit)를 구성할 수 있다.
(b)는 (a)의 가변 커패시터 C(510)의 회로 구성을 나타내고 있다. 가변 커패시터 C(510)은 금속-절연체-금속 커패시터(MIM capacitor, Metal-insulator-metal capacitor) 또는 금속-산화막 반도체 커패시터(MOS capacitor, Metal-oxide-semiconductor capacitor) 등에 의해 구성될 수 있다.
도 6은 일실시예에 따른 신호 처리 방법의 동작을 설명하기 위한 흐름도이다.
단계(610)에서, 신호 처리 장치는 차동 증폭부에 입력되는 입력 신호들로부터 공통 모드 신호를 추출할 수 있다. 신호 처리 장치는 차동 증폭부의 입력 단자들로부터 측정된 입력 신호를 이용하여 공통 모드 신호를 추출할 수 있다.
단계(620)에서, 신호 처리 장치는 공통 모드 신호의 이득 및 위상을 조절하여 출력할 수 있다. 구체적으로, 신호 처리 장치는 공통 모드 신호의 이득 및 위상을 단계적으로 가변시켜 차동 증폭부의 입력 단자에 피드백할 수 있다.
단계(630)에서, 신호 처리 장치는 차동 증폭부의 출력 신호에 기초하여 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정할 수 있다. 구체적으로, 신호 처리 장치는 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 공통 모드 신호에 적용될 이득 및 위상으로 결정할 수 있다.
공통 모드 신호에 적용될 이득 및 위상이 결정되면, 신호 처리 장치는 이득 및 위상이 조절된 공통 모드 신호를 차동 증폭부의 입력 단자에 피드백할 수 있다.
도 7은 다른 실시예에 따른 신호 처리 방법의 동작을 설명하기 위한 흐름도이다.
단계(710)에서, 신호 처리 장치는 제1 모드 동안 차동 증폭부의 출력 신호에 기초하여 차동 증폭부의 입력 신호들로부터 추출한 공통 모드 신호에 적용될 이득 및 위상을 결정할 수 있다.
신호 처리 장치는 제1 모드 동안, 차동 증폭부에 입력되는 입력 신호들을 이용하여 공통 모드 신호를 추출할 수 있다. 신호 처리 장치는 차동 증폭부의 출력 신호에 기초하여 차동 증폭부의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상을 제어할 수 있다. 구체적으로, 신호 처리 장치는 공통 모드 신호의 이득 및 위상을 단계적으로 가변시켜 차동 증폭부의 입력 단자에 피드백함으로써 공통 모드 신호에 적용될 이득 및 위상을 결정할 수 있다. 신호 처리 장치는 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 공통 모드 신호에 적용될 이득 및 위상으로 결정할 수 있다.
예를 들어, 신호 처리 장치는 단계적으로 공통 모드 신호의 이득 및 위상을 조절하고, 차동 증폭부의 출력 신호의 크기가 가장 작을 때의 공통 모드 신호의 이득 및 위상의 세트를 식별하여 저장할 수 있다. 신호 처리 장치는 식별한 공통 모드 신호의 이득 및 위상의 세트를 차동 증폭부의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상으로 결정할 수 있다.
단계(720)에서, 신호 처리 장치는 제2 모드 동안 제1 모드에서 결정된 이득 및 위상이 적용된 공통 모드 신호를 차동 증폭부의 입력 단자에 출력할 수 있다. 신호 처리 장치는 제1 모드에서 결정된 공통 모드 신호의 이득 및 위상에 따라 공통 모드 신호를 조절하고, 차동 증폭부의 입력 단자에 피드백할 수 있다. 이를 통해 신호 처리 장치는 입력 신호들 간의 차이를 증폭하는 차동 증폭부의 공통 모드 제거비를 개선시킬 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (17)

  1. 차동 증폭부에 입력되는 입력 신호들로부터 공통 모드 신호를 추출하는 공통 모드 신호 추출부;
    상기 공통 모드 신호의 이득 및 위상을 조절하여 출력하는 공통 모드 신호 조절부; 및
    상기 차동 증폭부의 출력 신호에 기초하여 상기 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 최적 세트 결정부
    를 포함하는 신호 처리 장치.
  2. 제1항에 있어서,
    상기 최적 세트 결정부는,
    상기 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 상기 공통 모드 신호에 적용될 이득 및 위상으로 결정하는 신호 처리 장치.
  3. 제1항에 있어서,
    상기 공통 모드 신호 조절부는,
    이득 및 위상이 조절된 공통 모드 신호를 상기 차동 증폭부의 입력 단자에 피드백하는 신호 처리 장치.
  4. 제1항에 있어서,
    상기 공통 모드 신호 조절부는,
    공통 모드 신호의 이득 및 위상을 단계적으로 가변시켜 상기 차동 증폭부의 입력 단자에 피드백하고,
    상기 최적 세트 결정부는,
    상기 피드백에 대응하는 상기 차동 증폭부의 출력 신호의 크기를 측정하여, 상기 출력 신호의 크기를 최소로 하는 공통 모드 신호의 이득 및 위상을 식별하는 신호 처리 장치.
  5. 제1항에 있어서,
    제1 모드가 선택되는 경우, 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 동작을 수행하고, 제2 모드가 선택되는 경우에는 상기 제1 모드에서 결정된 이득 및 위상의 최적의 세트를 공통 모드 신호에 적용하여 출력하도록 제어하는 모드 제어부
    를 더 포함하는 신호 처리 장치.
  6. 제5항에 있어서,
    상기 공통 모드 신호 조절부는,
    상기 제2 모드 동안 상기 제1 모드에서 결정된 이득 및 위상이 적용된 공통 모드 신호를 상기 차동 증폭부의 입력 단자에 출력하는 신호 처리 장치.
  7. 입력 신호들 간의 차이를 증폭하여 출력하는 차동 증폭부; 및
    상기 차동 증폭부의 출력 신호에 기초하여 상기 차동 증폭부의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상을 제어하는 공통 모드 신호 제어부
    를 포함하는 신호 처리 장치.
  8. 제7항에 있어서,
    상기 공통 모드 신호 제어부는,
    상기 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 상기 차동 증폭부의 입력 단자에 피드백될 공통 모드 신호의 이득 및 위상으로 결정하는 신호 처리 장치.
  9. 차동 증폭부에 입력되는 입력 신호들로부터 공통 모드 신호를 추출하는 단계;
    상기 공통 모드 신호의 이득 및 위상을 조절하여 출력하는 단계; 및
    상기 차동 증폭부의 출력 신호에 기초하여 상기 공통 모드 신호에 적용될 이득 및 위상의 최적의 세트를 결정하는 단계
    를 포함하는 신호 처리 방법.
  10. 제9항에 있어서,
    상기 결정하는 단계는,
    상기 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 상기 공통 모드 신호에 적용될 이득 및 위상으로 결정하는 신호 처리 방법.
  11. 제9항에 있어서,
    상기 출력하는 단계는,
    이득 및 위상이 조절된 공통 모드 신호를 상기 차동 증폭부의 입력 단자에 피드백하는 신호 처리 방법.
  12. 제9항에 있어서,
    상기 출력하는 단계는,
    공통 모드 신호의 이득 및 위상을 단계적으로 가변시켜 상기 차동 증폭부의 입력 단자에 피드백하고,
    상기 결정하는 단계는,
    상기 피드백에 대응하는 상기 차동 증폭부의 출력 신호의 크기를 측정하여, 상기 출력 신호의 크기를 최소로 하는 공통 모드 신호의 이득 및 위상을 식별하는 신호 처리 방법.
  13. 제9항에 있어서,
    상기 출력하는 단계는,
    공통 모드 신호에 적용될 이득 및 위상의 최적의 세트가 결정되는 경우, 상기 결정된 이득 및 위상이 적용된 공통 모드 신호를 상기 차동 증폭부의 입력 단자에 출력하는 신호 처리 방법.
  14. 제1 모드 동안 차동 증폭부의 출력 신호에 기초하여 입력 신호들로부터 추출한 공통 모드 신호에 적용될 이득 및 위상을 결정하는 단계; 및
    제2 모드 동안 상기 결정된 이득 및 상기 결정된 위상이 적용된 공통 모드 신호를 상기 차동 증폭부의 입력 단자에 출력하는 단계
    를 포함하는 신호 처리 방법.
  15. 제14항에 있어서,
    상기 결정하는 단계는,
    상기 차동 증폭부의 출력 신호의 크기를 최소화하는 공통 모드 신호의 이득 및 위상을 상기 공통 모드 신호에 적용될 이득 및 위상으로 결정하는 신호 처리 방법.
  16. 제14항에 있어서,
    상기 결정하는 단계는,
    공통 모드 신호의 이득 및 위상을 단계적으로 가변시켜 상기 차동 증폭부의 입력 단자에 피드백함으로써 공통 모드 신호에 적용될 이득 및 위상을 결정하는 신호 처리 방법.
  17. 제9항 내지 제16항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록된 컴퓨터에서 판독 가능한 기록 매체.
KR1020130008021A 2013-01-24 2013-01-24 신호 처리 장치 및 신호 처리 방법 KR101881912B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130008021A KR101881912B1 (ko) 2013-01-24 2013-01-24 신호 처리 장치 및 신호 처리 방법
US13/968,027 US9136808B2 (en) 2013-01-24 2013-08-15 Signal processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130008021A KR101881912B1 (ko) 2013-01-24 2013-01-24 신호 처리 장치 및 신호 처리 방법

Publications (2)

Publication Number Publication Date
KR20140095267A true KR20140095267A (ko) 2014-08-01
KR101881912B1 KR101881912B1 (ko) 2018-07-26

Family

ID=51207259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008021A KR101881912B1 (ko) 2013-01-24 2013-01-24 신호 처리 장치 및 신호 처리 방법

Country Status (2)

Country Link
US (1) US9136808B2 (ko)
KR (1) KR101881912B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104316865B (zh) * 2014-11-05 2017-11-21 中国电子科技集团公司第四十三研究所 一种磁隔离放大器隔离抑制比的测试方法
US10027295B2 (en) * 2016-03-30 2018-07-17 Texas Instruments Incorporated Common mode gain trimming for amplifier
US9912310B2 (en) 2016-07-18 2018-03-06 Hamilton Sundstrand Corporation Differential signal conditioner with common mode voltage error compensation
US11620946B1 (en) * 2022-03-03 2023-04-04 Apple Inc. Dual-mode sense circuit with enhanced dynamic range and accuracy

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021813A1 (en) * 1999-02-03 2001-09-13 Cardiac Pacemakers, Inc. Voltage sensing system with input impedance balancing for electrocardiogram (ECG) sensing applications
US20090251216A1 (en) * 2008-04-04 2009-10-08 Infineon Technologies Ag Common mode control circuitry for multi-stage operational amplifiers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142238A (en) 1991-07-18 1992-08-25 Silicon Systems, Inc. Switched-capacitor differential amplifier
US5300896A (en) 1992-10-16 1994-04-05 Suesserman Michael F Bootstrapped, AC-coupled differential amplifier
US7012463B2 (en) * 2003-12-23 2006-03-14 Analog Devices, Inc. Switched capacitor circuit with reduced common-mode variations
KR20050096296A (ko) 2004-03-30 2005-10-06 엘지이노텍 주식회사 차동 트랜스임피던스 전치증폭기
DE102005028747B4 (de) * 2005-06-21 2010-12-16 Infineon Technologies Ag Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung
JP4977102B2 (ja) * 2008-09-02 2012-07-18 株式会社東芝 差動増幅器
IT1392309B1 (it) * 2008-12-15 2012-02-24 St Microelectronics Srl Circuito integrato di amplificazione a guadagno programmabile e sistema comprendente detto circuito
US7994863B2 (en) * 2008-12-31 2011-08-09 Cirrus Logic, Inc. Electronic system having common mode voltage range enhancement
KR101094705B1 (ko) 2010-01-15 2011-12-20 (주)락싸 차동 증폭기 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021813A1 (en) * 1999-02-03 2001-09-13 Cardiac Pacemakers, Inc. Voltage sensing system with input impedance balancing for electrocardiogram (ECG) sensing applications
US20090251216A1 (en) * 2008-04-04 2009-10-08 Infineon Technologies Ag Common mode control circuitry for multi-stage operational amplifiers

Also Published As

Publication number Publication date
US20140203873A1 (en) 2014-07-24
KR101881912B1 (ko) 2018-07-26
US9136808B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
KR101881912B1 (ko) 신호 처리 장치 및 신호 처리 방법
US9778667B2 (en) Slow start for LDO regulators
CN203368406U (zh) 用于mems设备的前端电荷放大器及系统
EP2905974A1 (en) Devices and methods for headphone speaker impedance detection
JP5914842B2 (ja) 増幅装置
CN104950970A (zh) 稳压器
EP2802074B1 (en) Amplifier circuit and amplification method
CN107005207B (zh) 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器
CN102680910B (zh) 电源电流检测方法及电路
US8456236B2 (en) Multiple input variable gain amplifier
US10312872B2 (en) Managing a shoot-through condition in a component containing a push-pull output stage
JPH06224654A (ja) オーディオ増幅回路及び動作方法
JPH11163650A (ja) 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置
JP2015506157A (ja) 音声増幅器のための波形整形
JP6925695B2 (ja) 音声増幅器
US7394316B1 (en) High speed, high current gain voltage buffer and method
US7733174B2 (en) Feedback controlled power limiting for signal amplifiers
US20140144229A1 (en) Signal Processing Device and Amplifier
KR20230153016A (ko) 멤스 정전용량형 센서의 정전용량 감지 장치
KR101844300B1 (ko) 입력 신호에 응답하여 동적으로 제어 가능한 포락선 검파 장치 및 방법
CN112311332B (zh) 具有高电源抑制比的信号放大电路及其中的驱动电路
JP2015076708A (ja) 増幅回路
US9350278B1 (en) Circuit technique to integrate voice coil motor support elements
CN109189138B (zh) 一种降压调节电路
JP5859644B2 (ja) 高い電源ノイズ除去を備えた増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right