KR20140089283A - 집적회로용 메탈 라우팅 아키텍처 - Google Patents

집적회로용 메탈 라우팅 아키텍처 Download PDF

Info

Publication number
KR20140089283A
KR20140089283A KR1020130065638A KR20130065638A KR20140089283A KR 20140089283 A KR20140089283 A KR 20140089283A KR 1020130065638 A KR1020130065638 A KR 1020130065638A KR 20130065638 A KR20130065638 A KR 20130065638A KR 20140089283 A KR20140089283 A KR 20140089283A
Authority
KR
South Korea
Prior art keywords
metal
pad
ubm
filler
trace
Prior art date
Application number
KR1020130065638A
Other languages
English (en)
Other versions
KR101564138B1 (ko
Inventor
치타 추앙
야오-춘 추앙
치-후아 첸
첸-쳉 쿠오
첸-시엔 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140089283A publication Critical patent/KR20140089283A/ko
Application granted granted Critical
Publication of KR101564138B1 publication Critical patent/KR101564138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

디바이스는 기판, 기판 상의 메탈 패드, 및 메탈 패드로부터 전지적으로 접속해제되는 메탈 트레이스를 포함한다. 메탈 패드와 메탈 트레이스는 서로 평평하다. 패시베이션층은 메탈 패드의 에지 부분과 오버랩되는 부분을 포함한다. 메탈 필러는 메탈 패드 위에 놓여 있고, 메탈 패드에 전기적으로 접속된다. 메탈 트레이스는 메탈 필러에 의해 오버랩되는 부분을 갖는다.

Description

집적회로용 메탈 라우팅 아키텍처{Metal Routing Architecture for Integrated Circuits}
집적회로는 트랜지스터 및 커패시터 등의 수백만의 능동 디바이스들로 이루어진다. 이들 디바이스들은 초기에는 서로 절연되어 있고, 나중에는 기능 회로를 형성하기 위해 상호접속된다. 통상적인 상호접속 구조는 메탈 라인(와이어링) 등의 수평 상호접속 및 비아와 콘택트 등의 수직 상호접속을 포함한다.
상호접속 구조의 상부에 커넥터 구조가 형성된다. 커넥터 구조는 개별 칩의 표면 상에 형성되고 노출되는 메탈 범프 또는 본드 패드를 포함한다. 패키지 기판 또는 다른 다이(die)에 칩을 접속하기 위해 본드 패드 또는 메탈 범프를 통해 전기 접속이 이루어진다. 와이어 본딩(wire bonding) 또는 플립-칩 본딩(flip-chip bonding)을 통해 전기 접속이 이루어질 수 있다.
커넥터 구조의 한가지 타입은 개별 언더라잉 상호접속 구조(respective underlying interconnect structure)에 전기적으로 접속되는 알루미늄 패드를 포함한다. 알루미늄 패드의 에지 부분을 커버하는 폴리머층(polymer layer)과 패시베이션층(passivation layer)의 부분들로 패시베이션층과 폴리머층이 형성된다. 패시베이션층과 폴리머층 내의 개구로 연장되도록 UBM(Under-Bump Metallurgy)이 형성된다. UBM 상에 솔더 볼(solder ball)이 형성될 수 있다.
디바이스는 기판, 기판 상의 메탈 패드, 및 메탈 패드로부터 전지적으로 접속해제되는 메탈 트레이스를 포함한다. 메탈 패드와 메탈 트레이스는 서로 평평하다. 패시베이션층은 메탈 패드의 에지 부분과 오버랩되는 부분을 포함한다. 메탈 필러는 메탈 패드 위에 놓여 있고, 메탈 패드에 전기적으로 접속된다. 메탈 트레이스는 메탈 필러에 의해 오버랩되는 부분을 갖는다.
이제, 본 실시형태 및 그 장점에 대한 더 완전한 이해를 위해, 첨부 도면과 결합된 이하의 설명에 대한 참조가 이루어진다.
도 1a는 일부 예시적 실시형태에 의한 커넥터 구조를 포함하는 디바이스의 단면도이다.
도 1b는 일부 대체 실시형태에 의한 커넥터 구조를 포함하는 디바이스의 단면도이다.
도 2a는 도 1a에 도시된 구조의 상면도이다.
도 2b는 도 1b에 도시된 구조의 상면도이다.
도 3은 패키지 기판에 대한 도 1에 도시된 디바이스의 본딩을 나타낸다.
도 4는 대체 실시형태에 의한 솔더 볼을 포함하는 디바이스의 단면도이다.
본 발명의 실시형태의 제작 및 사용이 이하 상세히 논의된다. 그러나, 본 실시형태는 광범위한 특정 콘텍스트에서 실시될 수 있는 다수의 적용 가능한 독창적인 개념을 제공한다는 것이 인식되어야 한다. 논의되는 특정 실시형태는 예시이고, 본 발명의 범위를 한정하지 않는다.
다양한 예시적 실시형태에 의해 커넥터 구조를 포함하는 디바이스가 제공된다. 실시형태의 변형이 논의된다. 다양한 도면과 예시적 실시형태를 통해, 유사한 도면부호가 유사한 엘리먼트를 표기하는데 사용된다.
도 1a는 예시적 실시형태에 의한 패키지 콤포넌트(20)의 단면도이다. 일부 실시형태에서, 패키지 콤포넌트(20)는 디바이스 다이(device die)이다. 이들 실시형태에 의한 반도체 기판(30)은 SOI(silicon-on-insulator) 기판 또는 벌크 실리콘 기판(bulk silicon substrate)이 될 수 있다. 대안으로서, III족, IV족, 및 V족 원소를 포함하는 다른 반도체 물질들 반도체 기판(30)에 포함될 수도 있다. 집적회로(32)는 반도체 기판(30)의 표면(30A)에 형성된다. 집적회로(32)는 그 내부에 CMOS(Complementary Metal-Oxide-Semiconductor) 디바이스를 포함할 수 있다. 대체 실시형태에서, 패키지 콤포넌트(20)는 인터포저 다이(interposer die), 패키지 기판, 및/또는 그와 유사한 것이 될 수 있다. 패키지 콤포넌트(20)가 인터포저 다이인 실시형태에서, 패키지 콤포넌트(20)는 그 내부에 트랜지스터와 같은 능동 디바이스(active device)를 포함하지 않는다. 패키지 콤포넌트(20)는 일부 실시형태에서 저항과 커패시터 등의 수동 디바이스들을 포함하거나 수동 디바이스들을 포함하지 않을 수 있다.
패키지 콤포넌트(20)가 디바이스 다이인 실시형태에서, 패키지 콤포넌트(20)는 반도체 기판(30) 상의 ILD(Inter-Layer Dielectric)(33) 및 ILD(33) 상의 상호접속 구조(34)를 더 포함할 수 있다. 상호접속 구조(34)는 유전체층(38) 및 유전체층(38) 내에 형성되는 메탈 라인(metal line)(35)과 비아(36)를 포함한다. 일부 실시형태에서, 유전체층(38)은 로우-k 유전 물질로 형성된다. 로우-k 유전 물질의 유전 상수(k값)는 예컨대 약 2.8보다 낮거나 약 2.5보다 낮은 값이 될 수 있다. 메탈 라인(35)과 비아(36)는 구리, 구리 합금, 또는 다른 금속 함유 전도성 물질로 형성될 수 있다. 메탈 라인(35)과 비아(36)는 싱글 다마신 및/또는 듀얼 다마신 프로세스를 사용하여 형성될 수 있다.
메탈 패드(40)는 상호접속 구조(34) 상에 형성되고, 상호접속 구조(34) 내의 메탈 라인(35)과 비아(36)를 통해 회로(32)에 전기적으로 연결될 수 있다. 메탈 패드(metal pad)(40)는 알루미늄 패드 또는 알루미늄-구리 패드가 될 수 있다. 예컨대, 메탈 패드(40)는 약 1 퍼센트와 약 100 퍼센트 사이의 알루미늄[메탈 패드(40)가 알루미늄 패드인 경우] 및 약 1 퍼센트보다 적은 구리를 포함할 수 있다. 일부 실시형태에서, 메탈 패드(40) 아래에 놓여 있고, 메탈 패드(40)에 접촉하는 메탈 피처(metal feature)(36)는 메탈 라인이다. 대체 실시형태에서, 메탈 패드(40) 아래에 놓여 있고, 메탈 패드(40)에 접촉하는 메탈 피처(metal feature)(36)는 메탈 비아(metal via)이다.
메탈 패드(40)에 추가하여, 메탈 패드(40)와 동일 레벨에서 메탈 트레이스(metal trace)(140)도 형성된다. 메탈 패드(40)와 메탈 트레이스(140)는 동일 물질로 형성되고, 예컨대 메탈 패드(40)와 메탈 트레이스(140)를 형성하기 위해 알루미늄-구리층을 증착하고 이어서 알루미늄-구리층을 패터닝함으로써 동시에 형성될 수 있다. 메탈 패드(40)는 메탈 트레이스(140)로부터 전기적으로 접속해제된다. 따라서, 패키지 콤포넌트(20)의 동작 동안, 메탈 패드(40)는 메탈 트레이스(140)의 전압 레벨과 상이한 전압 레벨을 가질 수 있다.
메탈 패드(40)의 에지 부분을 커버하기 위해 패시베이션층(42)이 형성된다. 메탈 패드(40)의 중심 부분은 패시베이션층(42) 내의 개구를 통해 노출된다. 패시베이션층(42)은 무다공질 물질(non-porous material)로 형성될 수 있다. 일부 실시형태에서, 패시베이션층(42)은 실리콘 산화물층, 및 실리콘 산화물층 상의 실리콘 질화물층(미도시)을 포함하는 합성층이다. 대체 실시형태에서, 패시베이션층(42)은 USG(Un-doped Silicate Glass), 실리콘 옥시니트라이드(silicon oxynitride), 및/또는 이와 유사한 것을 포함한다. 하나의 패시베이션층(42)이 도시되어 있지만, 하나보다 많은 패시베이션층이 있을 수 있다.
폴리머층(46)은 패시베이션층(42) 상에 형성되어 패시베이션층(42)을 커버한다. 폴리머층(46)은 에폭시, 폴리이미드, BCB(benzocyclobutene), PBO(polybenzoxazole) 등의 폴리머를 포함할 수 있다. 메탈 패드(40)가 노출되는 개구를 형성하기 위해 폴리머층(46)이 패터닝된다.
UBM(Under-Bump Metallurgy)(48)는 메탈 패드(40) 상에 형성된다. UBM(48)은, 메탈 패드(40)와 접촉하기 위해 패시베이션층(42) 및 폴리머층(46) 내의 개구로 연장되는 제2 부분; 및 폴리머층(46) 상의 제1 부분을 포함한다. 일부 실시형태에서, UBM(48)은 구리 또는 구리 합금으로 형성되는 시드층(seed layer) 및 티타늄층을 포함한다.
일부 실시형태에 의하면, 메탈 필러(metal pillar)(50)는 UBM(48) 상에 형성되고, UBM(48)과 함께 마감된다(co-terminus). 예컨대, 메탈 필러(50)의 각 에지들은 UBM(48)의 대응 에지들에 대하여 정렬된다. 따라서, 메탈 필러(50)의 측면 치수는 또한 UBM(48)의 개별 측면 치수와 동일하다. UBM(48)은 메탈 필러(50)와 물리적으로 접촉할 수 있다. 일부 예시적 실시형태에서, 메탈 필러(50)는 리플로우 프로세스에서 용해되지 않는 비 리플로우 메탈(non-reflowable metal)로 형성된다. 예컨대, 메탈 필러(50)는 구리 또는 구리 합금으로 형성될 수 있다. 메탈 필러(50)의 상면(50A)은 폴리머층(46)의 상면(46A)보다 높다.
도시된 메탈 필러(50)에 추가하여, 니켈층, 팔라듐층, 금층(gold layer) 또는 이것들의 멀티층을 포함할 수 있는 메탈층(52) 등의 추가 메탈층들이 메탈 필러(50) 상에 존재할 수 있다. 이러한 실시형태들에서, 메탈층(52)은 메탈 필러(50)의 부분으로서 고려될 수도 있다. 메탈층(52) 상에 솔더 캡(solder cap)(54)이 형성될 수도 있고, 솔더 캡(54)은 Sn-Ag 합금, a Sn-Cu 합금, a Sn-Ag-Cu 합금 등으로 형성될 수 있고, 솔더 캡(54)은 무연(lead-free) 솔더 캡 또는 유연(lead-containing) 솔더 캡이 될 수 있다.
일부 예시적 실시형태에서, UBM(48), 메탈 필러(50), 및 메탈층(52)의 형성은, 블랭킷 UBM(blanket UBM)층[미도시, UBM(48)은 UBM층의 부분임]을 형성하기 위해 PVD(Physical Vapor Deposition)를 수행하는 단계, 및 블랭킷 UBM층 상의 마스크층(미도시)을 형성 및 패터닝하는 단계를 포함한다. 마스크층은 포토레지스트 또는 드라이 필름(dry film)이 될 수 있다. 이어서, 블랭킷 UBM층이 노출되는 개구를 통해 마스크층의 개구 내에, 메탈 필러(50), 메탈층(52), 및 솔더 캡(54)이 형성된다. 예시적 형성 프로세스는 플레이팅(plating)을 포함한다. 메탈 필러(50), 메탈층(52), 및 솔더 캡(54)의 형성 이후에, 마스크층이 제거된다. 패터닝된 마스크층에 의해 커버되는 UBM층의 부분이 제거되고, 제거되지 않은 메탈 필러(50), 메탈층(52), 및 솔더 캡(54)이 남는다. 솔더 캡(54)이 원형의 상면을 갖도록 리플로우가 수행될 수 있다.
UBM(48)과 메탈 필러(50)는 메탈 패드(40)의 적어도 일부에서 오버랩되고, 메탈 패드(40)의 전체에 대하여 오버랩될 수도 있다(도 2a 참조). 메탈 트레이스(metal trace)(140)는 UBM(48) 및 메탈 필러(50) 아래에 놓여 연장된다. 따라서, 각각의 메탈 트레이스(140)의 부분은 UBM(48)과 메탈 필러(50)에 의해 오버랩된다. 각각의 메탈 트레이스(140)는 대응 에지들(140A 및 140B)를 갖는다. 일부 실시형태에서, UBM(48)과 메탈 필러(50)는 하나 이상의 메탈 트레이스(140)의 양측 에지들(140A 및 140B)에 대하여 오버랩된다. 대체 실시형태에서, UBM(48)과 메탈 필러(50)는 하나의 메탈 트레이스(140)에 있어서 에지(140A)와 오버랩되고, 에지(140B)의 어떤 부분과도 오버랩되지 않는다.
도 2a는 도 1a에 도시된 구조의 상면을 나타내고, 도 1a에서의 단면도는 도 2a의 평면 교차선 1A-1A로부터 얻어진다. 도 2a는 메탈 트레이스(140)가 UBM(48)과 메탈 필러(50)에 의해 오버랩되는 부분(140')을 포함할 수 있다는 것을 나타낸다. 또한, 메탈 트레이스(140)는 UBM(48)과 메탈 필러(50)에 의해 오버랩되지 않는 부분(140'')을 더 포함할 수 있다. 도시된 상면도에서, UBM(48)과 메탈 필러(50)는 원형의 상면 형상을 갖는다. 대체 실시형태에서, UBM(48)과 메탈 필러(50)는 타원형, 직사각형, 육각형, 팔각형 등의 다른 상면 형상도 갖는다. 마찬가지로, 메탈 패드(40)는 팔각형의 상면 형상을 갖는 것으로 도시되어 있다. 대체 실시형태에서, 메탈 패드(40)는 원형, 타원형, 직사각형, 육각형 등의 다른 상면 형상을 가질 수도 있다.
또한, 일부 실시형태에서, 도 2a와 같이, 각각의 메탈 트레이스(140)는 대응 UBM(48)과 메탈 필러(50)에 의해 오버랩되지 않는 2개의 단부 부분(140'')을 포함한다. 대체 실시형태에서, 메탈 트레이스들(140) 중 각각의 하나가 140A로 표시된 도 2b에 도시된 바와 같이, 하나 이상의 메탈 트레이스(140)는 대응 UBM(48)과 메탈 필러(50)에 의해 커버되지 않는 단일 단부 부분(140'')을 가질 수 있다.
도 1b는 도 2b에 도시된 구조의 단면도를 나타내고, 이 단면도는 도 2b의 평면 교차선 2A-2A로부터 얻어진다. 도 1b에서의 구조는, 메탈 라인 또는 비아(36')가 메탈 트레이스들(140) 중 하나의 아래에 놓여서 접속되는 것을 제외하고 도 1a에서의 구조와 마찬가지이다. 또한, 메탈 라인/비아(36')는 UBM(48)과 메탈 필러(50)에 의해 오버랩된다.
도 2a 및 도 2b에서, 2개의 메탈 트레이스(140)가 각각의 UBM(48)과 메탈 필러(50) 아래에 놓여 연장되지만, 각각의 UBM(48)과 메탈 필러(50) 아래에 놓여 연장되는 메탈 트레이스(140)의 수는 1, 3, 4, 5, 또는 이것보다 큰 임의의 정수가 될 수 있는 것으로 인식된다.
도 3은 패키지 콤포넌트(60)의 메탈 트레이스(62)에 대한 메탈 필러(50)의 본딩(bonding)을 나타낸다. 일부 실시형태에서, BOT(Bump-On-Trace) 본딩 스킴(bonding scheme)을 통해 본딩이 수행된다. 패키지 콤포넌트(60)는 일부 실시형태에 의한 적층 기판 또는 빌드 업(build-up) 기판이 될 수 있는 패키지 기판이 될 수 있다. 예컨대, 패키지 콤포넌트960)는 복수의 유전체층 및 유전체층에 매립되어 있는 메탈 라인과 비아(미도시)를 포함할 수 있다. 대체 실시형태에서, 패키지 콤포넌트(60)는 디바이스 다이, 패키지, 인터포저 다이(interposer die) 등이 된다. BOT 본딩 스킴을 통해 본딩이 수행되는 실시형태에서, 메탈 트레이스(62)의 표면(62A) 및 측벽 표면(62B)에 솔더 영역(solder region)(54)이 본딩 및 접촉된다. 이들 실시형태에서, 메탈 트레이스(62)는 균일한 폭을 가질 수 있고, 솔더 영역(54)과 접속하는 메탈 트레이스(62)의 부분은 솔더 영역(54)과 접촉하지 않는 메탈 트레이스(62)의 부분과 동일한 폭을 가질 수 있다.
일부 실시형태에서, 패키지 콤포넌트(60)는 메탈 트레이스(62)에 커넥터(70)를 전기적으로 연결하는 메탈 라인(또는 메탈 패드)(66)과 비아(68)를 포함하고, 커넥터(70)와 메탈 트레이스(62)는 패키지 콤포넌트(60)의 대향 측에 있다. 커넥터(70)는, 메탈 필러와 솔더 캡을 포함하는 합성 메탈 커넥터, 메탈 필러, 또는 솔더 볼이 될 수 있다. 메탈 라인(66)과 비아(68)는 유기(organic) 유전체층들 또는 무기(non-organic) 유전체층들이 될 수 있는 복수의 유전체층들(72)을 통해 라우팅(routing)될 수 있다.
도 1 및 도 3에 도시된 실시형태에서, UBM(48) 상에 비 리플로우 메탈 필러(50)가 존재한다. 대체 실시형태에서, 도 4에 도시된 바와 같이, 솔더 볼(64)이 UBM(48) 상에 접촉하여 형성된다. 이들 실시형태는, 메탈 필러(50)를, 그리고 만일 있다면 위에 놓인 메탈층(52) 및 솔더 캡(54)(도 1a 및 도 1b)을 솔더 볼(64)이 대신하는 것을 제외하고, 도 1 및 도 3에 도시된 실시형태와 본질적으로 동일하다. 이들 실시형태에서, 메탈 트레이스(140)는 솔더 볼(64) 아래에 놓여 연장되고 솔더 볼(64)에 의해 오버랩된다. 또한, 솔더 볼(64)은 메탈 트레이스들(140)의 양측 또는 하나의 양측 에지(140A 및 140B) 또는 하나의 에지와 오버랩될 수 있다.
실시형태에서, 메탈 트레이스(140)가 아래에 놓인 UBM(48)과 위에 놓인 메탈 필러(50)(도 1a 및 도 1b) 또는 솔더 볼(64)(도 4)을 연장시키기는 것을 가능하게 함으로써, 메탈 트레이스가 아래 놓인 UBM, 메탈 필러, 및 솔더 볼을 라우팅시킬 수 없는 종래의 구조에 대하여 메탈 트레이스(140)의 라우팅 유연성(routing flexibility)이 증가된다. 향상된 라우팅 유연성으로 인해, 더 많은 메탈 트레이스가 칩 상에 배치될 수 있고, 그리고/또는 더 많은 UBM(48)과 메탈 필러(50)를 추가하기 위한 더 많은 칩 면적이 준비될 수 있다.
실시형태에 의하면, 디바이스는 기판, 기판 상의 메탈 패드, 및 메탈 패드로부터 전기적으로 접속해제되는 메탈 트레이스를 포함한다. 메탈 패드와 메탈 트레이스는 서로 평평하다. 패시베이션층은 메탈 패드의 에지 부분과 오버랩되는 부분을 포함한다. 메탈 필러는 메탈 패드 위에 놓여 있고, 메탈 패드에 전기적으로 접속된다. 메탈 트레이스는 메탈 필러에 의해 오버랩되는 부분을 갖는다.
다른 실시형태에 의하면, 디바이스는 기판, 기판 상의 메탈 패드, 및 메탈 패드로부터 접속해제되는 메탈 트레이스를 포함하고, 메탈 패드와 메탈 트레이스는 서로 평평하다. 패시베이션층은 메탈 패드의 에지 부분과 오버랩되는 부분을 포함한다. 메탈 트레이스는 UBM에 의해 오버랩되는 제1 부분과 UBM에 의해 오버랩되지 않는 제2 부분을 갖는다. UBM은, 메탈 패드 위에 놓여서 접촉하며 폴리머층을 관통하는 제1 부분 및 폴리머층 위에 놓인 제2 부분을 포함한다. 솔더 영역은 UBM 위에 놓여서 배치되어 UBM과 전기적으로 연결된다. 제2 메탈 트레이스는 제2 메탈 트레이스의 저면 및 측벽과 접촉하는 솔더 영역에 연결된다.
또 다른 실시형태에 의하면, 디바이스는 기판, 기판 상의 알루미늄 함유 패드, 및 알루미늄 함유 패드로부터 접속해제된 메탈 트레이스를 포함한다. 알루미늄 함유 패드와 메탈 트레이스는 서로 평평하다. 패시베이션층은 알루미늄 함유 패드의 에지 부분을 커버한다. 폴리머층은, 패시베이션층 상에 있고, 알루미늄 함유 패드의 에지 부분을 커버한다. UBM은, 알루미늄 함유 패드와 접촉하기 위해 패시베이션층과 폴리머층으로 연장되는 제1 부분 및 폴리머층과 오버랩되는 제2 부분을 포함한다. 메탈 필러는 UBM 상에 있고, 메탈 필러의 에지는 UBM의 개별 에지들에 대하여 정렬된다. 메탈 트레이스는 UBM의 부분 및 메탈 필러의 부분에 대하여 수직으로 정렬되는 부분을 포함한다.
본 발명과 그 장점을 상세히 설명했지만, 청구범위에 의해 규정되는 본 발명의 사상 및 범위로부터 벗어나지 않는 다양한 수정, 대체, 및 개조가 이루어질 수 있다는 것을 이해해야 한다. 또한, 본 출원의 범위는 명세서에 개시된 프로세스, 머신, 제조, 상황의 조합, 수단, 방법 및 스텝의 특정 실시형태에 한정되는 것을 의도하지 않는다. 통상의 기술자는, 여기에 개시된 대응 실시형태가 본 발명에 따라 사용될 수 있음에 따라 실질적으로 동일 기능을 수행하거나 실질적으로 동일 결과를 달성하는 기존의 또는 나중에 개발될 프로세스, 머신, 제조, 상황의 조합, 수단, 방법, 또는 스텝을 본 발명으로부터 용이하게 인식할 것이다. 따라서, 청구범위는 이러한 프로세스, 머신, 제조, 상황의 조합, 수단, 방법, 또는 스텝 등이 그 범위 내에 포함되는 것으로 의도된다. 또한, 각 청구항은 개별 실시형태를 구성하고, 여러 청구항 및 실시형태의 조합은 본 발명의 범위 내에 있다.

Claims (10)

  1. 기판;
    상기 기판 상의 메탈 패드(metal pad);
    상기 메탈 패드로부터 전기적으로 접속해제되어 있으며 상기 메탈 패드와 동일한 높이를 갖는 제1 메탈 트레이스(metal trace);
    상기 메탈 패드의 에지 부분과 오버랩되는 부분을 포함하는 패시베이션층(passivation layer); 및
    상기 메탈 패드 위에 놓여 있고 상기 메탈 패드에 전기적으로 접속되어 있는 메탈 필러(metal pillar)를 포함하고,
    상기 제1 메탈 트레이스는 상기 메탈 필러에 의해 오버랩되는 부분을 포함하는, 디바이스.
  2. 제1항에 있어서,
    상기 메탈 필러 위에 놓여있고 상기 메탈 필러와 접촉하는 솔더 캡(solder cap)을 더 포함하는, 디바이스.
  3. 제1항에 있어서,
    UBM(Under-Bump Metallurgy)를 더 포함하고,
    상기 UBM은,
    상기 패시베이션층의 상기 부분과 동일한 높이를 갖고 상기 메탈 패드의 상면과 접촉하는 제1 부분; 및
    상기 패시베이션층의 상기 부분과 오버랩되는 제2 부분을 포함하는,
    디바이스.
  4. 제1항에 있어서,
    상기 메탈 패드로부터 전기적으로 접속해제되어 있는 제2 메탈 트레이스를 더 포함하고,
    상기 제1 메탈 트레이스와 상기 제2 메탈 트레이스는 상기 메탈 패드의 반대측 상에 있고, 상기 제2 메탈 트레이스는 상기 메탈 필러에 의해 오버랩되는 제1 부분 및 상기 메탈 필러에 의해 오버랩되지 않는 제2 부분을 포함하는,
    디바이스.
  5. 제1항에 있어서,
    상기 패시베이션층 상에 있고 상기 메탈 필러의 부분 아래에 있는 폴리머층(polymer layer)을 더 포함하고,
    상기 메탈 필러는 상기 폴리머층 내의 개구(opening)를 통해 상기 메탈 패드에 전기적으로 연결되는,
    디바이스.
  6. 제1항에 있어서,
    상기 제1 메탈 트레이스는 서로 대향하는 제1 에지 및 제2 에지를 갖고, 상기 제1 및 제2 에지 각각은 상기 메탈 필러에 의해 오버랩되는 부분을 포함하는, 디바이스.
  7. 기판;
    상기 기판 상의 메탈 패드;
    상기 메탈 패드로부터 접속해제되어 있으며, 상기 메탈 패드와 동일한 높이를 갖는 제1 메탈 트레이스;
    상기 메탈 패드의 에지 부분과 오버랩되는 부분을 포함하는 폴리머층;
    UBM(Under-Bump Metallurgy);
    상기 UBM 위에 놓여있고 상기 UBM에 전기적으로 연결되는 솔더 영역(solder region); 및
    상기 솔더 영역에 연결되는 제2 메탈 트레이스로서, 상기 솔더 영역은 상기 제2 메탈 트레이스의 저면 및 측벽과 접촉하는, 상기 제2 메탈 트레이스를 포함하고,
    상기 UBM은,
    상기 메탈 패드 위에 놓여 있고, 상기 메탈 패드와 접촉하며, 상기 폴리머층을 관통하는 제1 부분; 및
    상기 폴리머층 위에 놓여 있는 제2 부분을 포함하고,
    상기 제1 메탈 트레이스는 상기 UBM에 의해 오버랩되는 제1 부분 및 상기 UBM에 의해 오버랩되지 않는 제2 부분을 포함하는 것인,
    디바이스.
  8. 제7항에 있어서,
    상기 UBM 위에 놓여있는 비 리플로우 메탈 필러(non-reflowable metal pillar)를 더 포함하고, 상기 비 리플로우 메탈 필러는 상기 UBM과 상기 솔더 영역 사이에 있으며 상기 UBM과 상기 솔더 영역과 접촉하는, 디바이스.
  9. 기판;
    상기 기판 상의 알루미늄 함유 패드(aluminum-containing pad);
    상기 알루미늄 함유 패드로부터 접속해제되어 있고 상기 알루미늄 함유 패드와 서로 동일한 높이를 갖는 제1 메탈 트레이스;
    상기 알루미늄 함유 패드의 에지 부분을 커버하는 패시베이션층;
    상기 패시베이션층 상에 있고 상기 알루미늄 함유 패드의 에지 부분을 커버하는 폴리머층;
    상기 알루미늄 함유 패드와 접촉하기 위해 상기 패시베이션층과 상기 폴리머층으로 연장되는 제1 부분 및 상기 폴리머층과 오버랩되는 제2 부분을 포함하는, UBM(Under-Bump Metallurgy); 및
    상기 UBM 상의 메탈 필러로서, 상기 메탈 필러의 에지는 상기 UBM의 개별 에지에 대하여 정렬되고, 상기 제1 메탈 트레이스는 상기 UBM의 부분 및 상기 메탈 필러의 부분에 대하여 수직으로 정렬되는, 상기 메탈 필러를 포함하는, 디바이스.
  10. 제9항에 있어서,
    상기 제1 메탈 트레이스는 서로 대향하는 제1 에지 및 제2 에지를 갖고, 상기 제1 에지는 상기 메탈 필러에 의해 오버랩되는 부분을 포함하고, 상기 제2 에지는 상기 메탈 필러에 의해 오버랩되지 않는, 디바이스.
KR1020130065638A 2013-01-04 2013-06-10 집적회로용 메탈 라우팅 아키텍처 KR101564138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/734,573 2013-01-04
US13/734,573 US9224688B2 (en) 2013-01-04 2013-01-04 Metal routing architecture for integrated circuits

Publications (2)

Publication Number Publication Date
KR20140089283A true KR20140089283A (ko) 2014-07-14
KR101564138B1 KR101564138B1 (ko) 2015-10-28

Family

ID=51040991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130065638A KR101564138B1 (ko) 2013-01-04 2013-06-10 집적회로용 메탈 라우팅 아키텍처

Country Status (4)

Country Link
US (2) US9224688B2 (ko)
KR (1) KR101564138B1 (ko)
CN (1) CN103915412B (ko)
TW (1) TWI540695B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016431A (ko) * 2014-08-05 2016-02-15 앰코 테크놀로지 코리아 주식회사 반도체 디바이스, 반도체 패키지, 반도체 디바이스 및 반도체 패키지의 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053989B2 (en) * 2011-09-08 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure in semiconductor device
US9224688B2 (en) * 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
US9704808B2 (en) 2015-03-20 2017-07-11 Mediatek Inc. Semiconductor device and wafer level package including such semiconductor device
KR102410018B1 (ko) * 2015-09-18 2022-06-16 삼성전자주식회사 반도체 패키지
US9711458B2 (en) * 2015-11-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
US10276382B2 (en) 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections
US9922845B1 (en) * 2016-11-03 2018-03-20 Micron Technology, Inc. Semiconductor package and fabrication method thereof
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
US10090271B1 (en) * 2017-06-28 2018-10-02 International Business Machines Corporation Metal pad modification
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
EP3495318A3 (en) 2017-12-08 2019-08-21 Infineon Technologies AG Semiconductor package with air cavity
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
JP7001530B2 (ja) * 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US11848270B2 (en) * 2018-08-14 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Chip structure and method for forming the same
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
US10796981B1 (en) 2019-04-04 2020-10-06 Infineon Technologies Ag Chip to lead interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
CN116387270A (zh) * 2019-06-11 2023-07-04 群创光电股份有限公司 电子装置
KR102704110B1 (ko) * 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
CN111081553A (zh) * 2019-12-06 2020-04-28 联合微电子中心有限责任公司 一种半隐埋微凸点结构及其制备方法
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
US5900643A (en) * 1997-05-19 1999-05-04 Harris Corporation Integrated circuit chip structure for improved packaging
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP3606769B2 (ja) * 1999-07-13 2005-01-05 新光電気工業株式会社 半導体装置
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6636313B2 (en) * 2002-01-12 2003-10-21 Taiwan Semiconductor Manufacturing Co. Ltd Method of measuring photoresist and bump misalignment
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
JP2004214594A (ja) * 2002-11-15 2004-07-29 Sharp Corp 半導体装置およびその製造方法
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US6927156B2 (en) * 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
TWI221335B (en) * 2003-07-23 2004-09-21 Advanced Semiconductor Eng IC chip with improved pillar bumps
US7098540B1 (en) * 2003-12-04 2006-08-29 National Semiconductor Corporation Electrical interconnect with minimal parasitic capacitance
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
TWI371809B (en) * 2007-06-04 2012-09-01 Advanced Semiconductor Eng Wafer structure and method for fabricating the same
JP2010535411A (ja) * 2007-07-30 2010-11-18 エヌエックスピー ビー ヴィ 応力緩衝半導体コンポーネント
US8115320B2 (en) * 2008-05-29 2012-02-14 United Microelectronics Corp. Bond pad structure located over active circuit structure
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
CN101882608B (zh) * 2009-05-08 2012-05-30 台湾积体电路制造股份有限公司 凸块垫结构及其制造方法
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8058108B2 (en) * 2010-03-10 2011-11-15 Ati Technologies Ulc Methods of forming semiconductor chip underfill anchors
US9048135B2 (en) * 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
US8642446B2 (en) * 2010-09-27 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective structure around semiconductor die for localized planarization of insulating layer
US8647974B2 (en) * 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
TWI493668B (zh) * 2011-05-23 2015-07-21 Via Tech Inc 接墊結構、線路載板及積體電路晶片
US8508043B2 (en) * 2011-11-16 2013-08-13 International Business Machines Corporation Metal pad structure for thickness enhancement of polymer used in electrical interconnection of semiconductor die to semiconductor chip package substrate with solder bump
US8922006B2 (en) * 2012-03-29 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bumps in integrated circuit devices
US9224688B2 (en) * 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016431A (ko) * 2014-08-05 2016-02-15 앰코 테크놀로지 코리아 주식회사 반도체 디바이스, 반도체 패키지, 반도체 디바이스 및 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
TW201428919A (zh) 2014-07-16
US20160079192A1 (en) 2016-03-17
US9224688B2 (en) 2015-12-29
TWI540695B (zh) 2016-07-01
CN103915412B (zh) 2016-12-28
US20140191390A1 (en) 2014-07-10
CN103915412A (zh) 2014-07-09
US9881885B2 (en) 2018-01-30
KR101564138B1 (ko) 2015-10-28

Similar Documents

Publication Publication Date Title
KR101564138B1 (ko) 집적회로용 메탈 라우팅 아키텍처
US10734347B2 (en) Dummy flip chip bumps for reducing stress
US9991218B2 (en) Connector structures of integrated circuits
US9570368B2 (en) Method of manufacturing semiconductor package including forming a recessed region in a substrate
KR101452583B1 (ko) 언더-범프 금속화층상의 크랙 스토퍼
US8581400B2 (en) Post-passivation interconnect structure
US9601372B2 (en) Method of forming metal pads with openings in integrated circuits including forming a polymer plug extending into a metal pad
US9673158B2 (en) Formation of connectors without UBM
US8659123B2 (en) Metal pad structures in dies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 5