KR20140082974A - 밀착성 수지층을 구비한 전자 디바이스의 제조 방법 - Google Patents

밀착성 수지층을 구비한 전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20140082974A
KR20140082974A KR1020147009664A KR20147009664A KR20140082974A KR 20140082974 A KR20140082974 A KR 20140082974A KR 1020147009664 A KR1020147009664 A KR 1020147009664A KR 20147009664 A KR20147009664 A KR 20147009664A KR 20140082974 A KR20140082974 A KR 20140082974A
Authority
KR
South Korea
Prior art keywords
substrate
resin layer
adhesive resin
layer
electronic device
Prior art date
Application number
KR1020147009664A
Other languages
English (en)
Inventor
겐이치 에바타
준이치 가쿠타
다이스케 우치다
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20140082974A publication Critical patent/KR20140082974A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/08—Glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 밀착성 수지층과 기판과 전자 디바이스용 부재를 이 순서로 갖는 밀착성 수지층을 구비한 전자 디바이스를 제조하는 방법이며, 제1 적층 공정, 제1 분리 공정, 제2 적층 공정 및 제2 분리 공정을 구비하는 제조 방법에 관한 것이다.

Description

밀착성 수지층을 구비한 전자 디바이스의 제조 방법{METHOD FOR MANUFACTURING ELECTRONIC DEVICE WITH ADHERENT RESIN LAYER}
본 발명은 밀착성 수지층을 구비한 전자 디바이스의 제조 방법에 관한 것이다.
최근 들어, 태양 전지(PV), 액정 패널(LCD), 유기 EL 패널(OLED) 등의 디바이스(전자 기기)의 박형화, 경량화가 진행되고 있고, 이들 디바이스에 사용하는 유리 기판의 박판화가 진행되고 있다. 박판화에 의해 유리 기판의 강도가 부족하면, 디바이스의 제조 공정에 있어서, 유리 기판의 핸들링성이 저하한다.
그래서, 종래부터, 최종 두께보다도 두꺼운 유리 기판 상에 디바이스용 부재(예를 들어, 박막 트랜지스터)를 형성한 후, 유리 기판을 화학 에칭 처리에 의해 박판화하는 방법이 널리 채용되고 있다. 그러나, 이 방법에서는, 예를 들어 1매의 유리 기판의 두께를 0.7㎜ 내지 0.2㎜나 0.1㎜로 박판화하는 경우, 원래의 유리 기판의 재료의 대부분을 에칭액으로 깎아 떨어뜨리게 되므로, 생산성이나 원재료의 사용 효율이라는 관점에서는 바람직하지 않다.
또한, 상기한 화학 에칭에 의한 유리 기판의 박판화 방법에 있어서는, 유리 기판 표면에 미세한 흠집이 존재하는 경우, 에칭 처리에 의해 흠집을 기점으로 하여 미세한 오목부(에치 피트)가 형성되고, 광학적인 결함으로 되는 경우가 있었다.
최근에는, 상기한 과제에 대응하기 위해서, 유리 기판과 보강판을 적층한 적층체를 준비하고, 적층체의 유리 기판 상에 표시 장치 등의 전자 디바이스용 부재를 형성한 후, 유리 기판으로부터 보강판을 분리하는 방법이 제안되어 있다(예를 들어, 특허문헌 1 참조). 보강판은, 지지판과, 상기 지지판 상에 고정된 수지층을 갖고, 수지층과 유리 기판이 박리 가능하게 밀착된다. 적층체의 수지층과 유리 기판의 계면이 박리되고, 유리 기판으로부터 분리된 보강판은, 새로운 유리 기판과 적층되고, 적층체로서 재이용하는 것이 가능하다.
국제 공개 제07/018028호
한편, 최근 들어, 유비쿼터스 디바이스 등이 주목받음에 따라서, 전자 디바이스 자체를 숙달시켜서 들어 나르기 쉽게 하거나, 또는, 디스플레이 등의 전자 디바이스를 원하는 위치에 부착하는 등의 전자 디바이스 자체의 부착성의 향상이 요구되고 있다.
이러한 요망에의 대응책의 하나로서, 부착 대상에 대하여 밀착성을 나타내는 수지층을 표면 상에 갖는 전자 디바이스를 제공하는 방법을 들 수 있다. 상기 전자 디바이스에 의하면, 밀착성 수지층을 개재하여, 전자 디바이스를 벽, 피부, 의류 등의 원하는 위치에 착탈 가능하게 부착할 수 있다.
한편, 상술한 특허문헌 1에서 얻어진, 표시 장치 등의 전자 디바이스용 부재가 형성된 유리 기판의 노출 표면 상에, 실리콘 수지 등의 밀착성 수지층을 형성하고자 하면, 이미 형성되어 있는 전자 디바이스용 부재에 밀착성 수지층의 재료가 부착되어 전자 디바이스의 성능을 저하시켜, 전자 디바이스의 생산성의 수율이 저하할 우려가 있다.
그래서, 본 발명자들은, 특허문헌 1의 발명을 참조하여, 유리 기판 상에 밀착성의 실리콘 수지층이 고정된 수지층을 구비한 유리 기판을 사용하여 전자 디바이스의 제조를 시도하였다. 구체적으로는, 도 5에 도시하는 바와 같이, 유리 기판(100)의 편면 상에 실리콘 수지층(102)을 경화·형성하고, 실리콘 수지층(102)이 고정된 수지층을 구비한 유리 기판(104)을 제작한 후(도 5의 (A)), 실리콘 수지층(102)의 표면과 지지판(106)의 표면을 적층면으로 하여 수지층을 구비한 유리 기판과 지지판을 밀착 적층하여 적층체(108)을 얻었다(도 5의 (B)). 그 후, 고온 조건 하에서 적층체 중인 유리 기판(100) 상에 전자 디바이스용 부재(110)를 형성한 후(도 5의 (C)), 지지판(106)과 실리콘 수지층(102)의 계면을 박리면으로 하여, 전자 디바이스용 부재(110)와 유리 기판(100)을 포함하는 전자 디바이스(112)에 실리콘 수지층(102)이 고정된 수지층을 구비한 전자 디바이스(114)를 적층체로부터 분리하였다(도 5의 (D)).
그러나, 얻어진 수지층을 구비한 전자 디바이스(114)는, 그 성능이 떨어지는 경우가 있었다. 예를 들어, OLED 패널의 제작을 행한 바, 상기 패널의 구동 영역 내에 있어서 표시 불균일이 발생하는 경우가 있었다.
본 발명자들은, 상기 원인에 대하여 검토를 행한 바, 적층체(108) 중의 수지층(102)의 두께 불균일(특히, 주연부에 볼록부)이 원인의 하나라는 것을 발견하였다.
도 6의 (A)에, 적층체(108)를 제작할 때에 사용되는, 수지층을 구비한 유리 기판(104)의 확대 측면도를 나타낸다. 도 6의 (A)에 도시하는 바와 같이, 수지층을 구비한 유리 기판(104) 중의 실리콘 수지층(102)은 두께 불균일을 갖는다. 특히, 이 두께 불균일은, 실리콘 수지층(102)의 외주연 근방에서 현저해서, 외주연 근방에는 볼록부(114)가 형성된다. 이러한 두께 불균일을 갖는 실리콘 수지층(102)을 지지판(106) 상에 적층하면, 유리 기판(100)의 중앙부가 오목하게 만곡되고, 유리 기판(100)의 평탄성이 손상된다(도 6의 (B) 참조). 결과적으로, 유리 기판(100) 상에 형성되는 전자 디바이스용 부재가 배치되는 위치가 어긋나는 경우가 있어, 전자 디바이스 자체의 생산성이 떨어질 우려가 있다.
또한, 도 6의 (B)에 도시하는 바와 같이, 이러한 수지층을 구비한 유리 기판(104)을 지지판(106) 상에 적층하면, 지지판(106)과 실리콘 수지층(102) 사이에 공극(116)이 형성되어버린다. 적층체는, 전자 디바이스용 부재의 제조 공정에 제공되고, 도전층 등의 기능층이 유리 기판(106)의 노출 표면 상에 형성된다. 그 때에는, 레지스트액 등 다양한 용액이 사용된다.
적층체 중에 공극(116)이 있으면, 다양한 용액이 모관 현상에 의해 인입되어버린다. 공극(116)에 들어간 재료는, 세정에 의해서도 제거하기 어려워, 건조 후에 이물로서 남기 쉽다. 이 이물은, 가열 처리 등에 의해 전자 디바이스용 부재를 오염시키는 오염원으로 되기 때문에, 전자 디바이스의 수율을 저하시키게 된다. 또한, 실리콘 수지층(102)의 대상물에 대한 밀착성을 저하시키는 원인이 될 수 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 생산성이 우수한, 대상에 대하여 착탈 가능한 밀착성을 나타내는 밀착성 수지층을 갖는 전자 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하기 위하여 예의 검토를 행한 결과, 본 발명을 완성하였다.
즉, 본 발명의 제1 형태는, 밀착성 수지층과 기판과 전자 디바이스용 부재를 이 순서로 갖는 밀착성 수지층을 구비한 전자 디바이스의 제조 방법이며,
박리 용이성을 나타내는 표면을 갖는 박리성 보조 기판을 준비하는 보조 기판 준비 공정과,
상기 박리성 보조 기판의 박리 용이성을 나타내는 표면 상에 경화성 수지 조성물을 도포하여 미경화의 경화성 수지 조성물층을 형성하는 경화성 수지 조성물층 형성 공정과,
상기 미경화의 경화성 수지 조성물층의 외형 치수보다 작은 외형 치수를 갖는 기판을, 상기 미경화의 경화성 수지 조성물층에 상기 기판과 접촉하지 않는 주연 영역이 남도록 상기 미경화의 경화성 수지 조성물층 상에 적층하여 경화 전 적층체를 얻는 제1 적층 공정과,
상기 경화 전 적층체 중의 상기 미경화의 경화성 수지 조성물을 경화시켜 밀착성 수지층을 갖는 경화 후 적층체를 얻는 경화 공정과,
상기 경화 후 적층체로부터, 상기 기판과 상기 기판의 표면에 접촉되어 있는 밀착성 수지층을 갖는 밀착성 수지층을 구비한 기판을 분리하여 얻는 제1 분리 공정과,
상기 밀착성 수지층을 구비한 기판 중의 밀착성 수지층이 지지판과 접촉하도록 상기 밀착성 수지층을 구비한 기판을 상기 지지판 상에 박리 가능하게 적층하여 적층체를 얻는 제2 적층 공정과,
상기 적층체 중의 상기 기판의 표면 상에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재를 구비한 적층체를 얻는 부재 형성 공정과,
상기 전자 디바이스용 부재를 구비한 적층체로부터 상기 지지판을 제거하여, 상기 밀착성 수지층과 상기 기판과 전자 디바이스용 부재를 이 순서로 갖는 밀착성 수지층을 구비한 전자 디바이스를 얻는 제2 분리 공정을 구비하는 밀착성 수지층을 구비한 전자 디바이스의 제조 방법이다.
제1 형태에 있어서, 상기 기판이 유리 기판인 것이 바람직하다.
제1 형태에 있어서, 상기 제1 적층 공정 후 상기 경화 공정 전에, 상기 미경화의 경화성 수지 조성물층의 탈포 처리를 하는 탈포 공정을 더 구비하는 것이 바람직하다.
제1 형태에 있어서, 상기 보조 기판 준비 공정이, 박리제를 사용하여 보조 기판의 표면을 처리하여, 박리 용이성을 나타내는 표면을 갖는 박리성 보조 기판을 얻는 공정인 것이 바람직하다.
상기 박리제가 메틸실릴기 또는 플루오로알킬기를 갖는 화합물을 포함하는 것이 바람직하다.
또는, 상기 박리제가 실리콘 오일 또는 불소계 화합물을 포함하는 것이 바람직하다.
제1 형태에 있어서, 상기 밀착성 수지층이 실리콘 수지를 포함하는 것이 바람직하다.
제1 형태에 있어서, 상기 밀착성 수지층이, 알케닐기를 갖는 오르가노알케닐폴리실록산과 규소 원자에 결합된 수소 원자를 갖는 오르가노히드로겐폴리실록산의 조합을 포함하는 부가 반응형 실리콘의 경화물인 것이 바람직하다.
상기 오르가노알케닐폴리실록산의 알케닐기에 대한 상기 오르가노히드로겐폴리실록산의 규소 원자에 결합된 수소 원자의 몰비가 0.5 내지 2인 것이 바람직하다.
제1 형태에 있어서, 상기 밀착성 수지층이 비경화성의 오르가노폴리실록산을 5질량％ 이하 함유하는 것이 바람직하다.
본 발명에 따르면, 생산성이 우수한, 대상에 대하여 착탈 가능한 밀착성을 나타내는 밀착성 수지층을 갖는 밀착성 수지층을 구비한 전자 디바이스의 제조 방법을 제공할 수 있다.
또한, 본 발명의 밀착성 수지층을 구비한 전자 디바이스의 제조 방법에서는, 얇은 유리 기판의 디바이스 형성면과 접촉하지 않고 유리 기판의 디바이스가 형성되어 있지 않은 면에 수지층을 형성할 수 있기 때문에, 전자 디바이스용 부재의 오염의 우려를 작게 할 수 있다.
도 1은 본 발명의 밀착성 수지층을 구비한 전자 디바이스의 제조 방법의 일 실시 형태의 제조 공정을 도시하는 플로우차트.
도 2는 본 발명에 따른 밀착성 수지층을 구비한 전자 디바이스의 제조 방법의 일 실시 형태를 공정순으로 도시하는 모식적 단면도.
도 3의 (A)는 적층 공정에서 얻어진 경화 전 적층체의 상면도이고, 도 3의 (B)는 기판의 적층 전의 상태를 도시하는 부분 단면도이고, 도 3의 (C)는 기판을 적층한 후의 상태를 도시하는 부분 단면도.
도 4는 본 발명의 밀착성 수지층을 구비한 전자 디바이스의 제조 방법의 다른 실시 형태의 제조 공정을 도시하는 플로우차트.
도 5는 종래기술에 기초한, 전자 디바이스의 제조 방법의 일 실시 형태를 공정순으로 도시하는 모식적 단면도.
도 6의 (A)는 종래기술에 기초한, 수지층을 구비한 유리 기판의 단부의 확대 측면도이고, 도 6의 (B)는 종래기술에 기초한, 적층체의 단부의 확대 측면도.
이하, 본 발명을 실시하기 위한 구체적인 내용에 대하여 도면을 참조하여 설명하지만, 본 발명은 이하의 실시 형태에 제한되지 않고, 본 발명의 범위를 일탈하지 않고, 이하의 실시 형태에 다양한 변형 및 치환을 가할 수 있다.
또한, 본 발명에 있어서, 밀착성 수지층과 기판의 층의 계면의 박리 강도가, 박리성 보조 기판의 층과 밀착성 수지층의 계면의 박리 강도보다 높은 것을, 이하, 밀착성 수지층은 기판에 고정되고, 밀착성 수지층은 박리성 보조 기판에 박리 가능하게 밀착되어 있다고도 한다.
본 발명자들은, 특허문헌 1의 발명의 문제점에 대하여 검토를 행한 바, 수지층의 경화 시에 있어서, 공기 계면에 있어서의 표면 장력의 영향을 받고, 수지층 표면에 요철이 생겨버리는 것을 발견하였다.
그래서, 적층체의 제조 공정순을 착안하여, 박리성을 나타내는 표면을 갖는 박리성 보조 기판을 사용하고, 박리성 보조 기판 상의 미경화의 경화성 수지 조성물층보다 외형 치수가 작은 기판을 소정의 위치에서 미경화의 경화성 수지 조성물층과 접촉시켜서 경화함으로써, 박리성 보조 기판으로부터 박리 후에도 그 표면의 밀착성이 손상되어 있지 않고, 평탄성도 우수한 밀착성 수지층을 갖는 밀착성 수지층을 구비한 전자 디바이스를 얻고 있다.
[제1 실시 형태]
도 1은, 본 발명의 밀착성 수지층을 구비한 전자 디바이스의 제조 방법의 일 실시 형태에 있어서의 제조 공정을 도시하는 플로우차트이다. 도 1에 도시하는 바와 같이, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법은, 보조 기판 준비 공정 S102, 경화성 수지 조성물층 형성 공정 S104, 제1 적층 공정 S106, 경화 공정 S108, 제1 분리 공정 S110, 제2 적층 공정 S112, 부재 형성 공정 S114 및 제2 분리 공정 S116을 구비한다.
또한, 도 2는, 본 발명의 밀착성 수지층을 구비한 전자 디바이스의 제조 방법에 있어서의 각 제조 공정을 순서대로 도시하는 모식적 단면도이다.
이하에, 도 2를 참조하면서, 각 공정에서 사용되는 재료 및 그 수순에 대하여 상세하게 설명한다. 우선, 보조 기판 준비 공정 S102에 대하여 상세하게 설명한다.
[보조 기판 준비 공정]
보조 기판 준비 공정 S102는, 박리 용이성을 나타내는 표면을 갖는 박리성 보조 기판을 준비하는 공정이다. 도 2의 (A)에 나타내는, 박리성 보조 기판(10)은, 후술하는 밀착성 수지층에 대하여 박리 용이성을 나타내는 표면(10a)을 갖는 지지판을 의미하고, 박리성 보조 기판(10)은 밀착성 수지층과 박리 가능하게 밀착할 수 있다. 또한, 도 2의 (A)에 있어서, 박리 용이성을 나타내는 표면(10a)은 박리성 보조 기판(10)의 한쪽 주면에만 형성되어 있지만, 다른 표면이 박리 용이성을 나타내도 된다.
이하에서는, 본 공정 S102에서 사용되는 박리성 보조 기판의 형태에 대하여 상세하게 설명한다.
(박리성 보조 기판)
박리성 보조 기판은, 후술하는 미경화의 경화성 수지 조성물층 및 기판을 지지하여 보강한다. 또한, 박리성 보조 기판은, 미경화의 경화성 수지 조성물층을 경화시켜서 얻어지는 밀착성 수지층의 표면의 평탄성을 높이기 위하여 사용되는 기판이며, 미경화 상태의 경화성 수지 조성물층과 접하여 그 층의 표면을 평탄하게 하고, 밀착성 수지층의 두께 불균일을 억제한다. 또한, 박리성 보조 기판의 표면이 갖는 박리 용이성이란, 후술하는 경화 후 적층체에 박리성 보조 기판을 박리하기 위한 외력을 가한 경우, 기판과 밀착성 수지층의 계면 및 수지층 내부에서 박리되지 않고, 박리성 보조 기판과 밀착성 수지층의 계면에서 박리되는 성질을 의미한다.
박리성 보조 기판의 박리 용이성을 나타내는 표면의 물 접촉각은, 박리성 보조 기판과 밀착성 수지층의 계면에서의 박리가 보다 진행되기 쉽다는 점에서, 90° 이상인 것이 바람직하고, 90 내지 120°인 것이 보다 바람직하고, 90 내지 110°인 것이 더욱 바람직하다.
박리성 보조 기판을 구성하는 재료는, 그 표면이 밀착성 수지층에 대하여 박리 용이성을 나타내면 특별히 제한되지 않는다. 예를 들어, 유리판, 플라스틱판(예를 들어, 실리콘 기판), SUS판 등의 금속판 또는 이들을 적층한 기판(상층에 실리콘 기판, 하층에 유리 기판을 갖는 적층 기판) 등이 사용된다.
박리성 보조 기판의 두께는 특별히 제한되지 않고, 적층되는 기판보다 두꺼워도 되고, 얇도 된다. 박리성 보조 기판의 두께는, 현행의 제조 장치를 사용할 수 있는 점 및, 취급성의 관점에서, 0.3 내지 3.0㎜인 것이 바람직하다.
박리성 보조 기판의 박리 용이성을 나타내는 표면의 표면 조도(Ra)는, 후술하는 경화 공정 S108에서 얻어지는 밀착성 수지층의 평탄성이 보다 우수하다는 점에서, 2.0㎚ 이하가 바람직하고, 1.0㎚ 이하가 보다 바람직하고, 0.5㎚ 이하가 더욱 바람직하다. 하한은 특별히 제한되지 않지만, 0㎚가 특히 바람직하다.
또한, 표면 조도의 측정(Ra)은, 원자간력 현미경(Pacific Nanotechnology사제, Nano Scope IIIa; Scan Rate 1.0㎐, Sample Lines256, Off-line Modify Flatten order-2, Planefit order-2 등)을 사용하여, JIS B 0601(2001)에 기초하여 행할 수 있다.
(적합 형태)
보조 기판 준비 공정의 적합 형태로서는, 박리제를 사용하여 보조 기판의 표면을 처리하고, 박리 용이성을 나타내는 표면을 갖는 박리성 보조 기판을 얻는 공정을 바람직하게 들 수 있다. 상기 공정을 실시함으로써, 보조 기판의 종류에 의하지 않고, 박리 용이성을 나타내는 표면을 갖는 박리성 보조 기판을 얻을 수 있다.
우선, 본 공정 형태에서 사용되는 보조 기판 및 박리제에 대하여 상세하게 설명하고, 그 후 상기 공정의 수순에 대하여 상세하게 설명한다.
(보조 기판)
보조 기판은, 후술하는 미경화의 경화성 수지 조성물층 및 기판을 지지하여 보강한다.
보조 기판의 종류는 특별히 제한되지 않고, 예를 들어 유리판, 플라스틱판, SUS판 등의 금속판 등이 사용된다. 보조 기판은, 경화 공정 S108이 열처리를 수반하는 경우, 기판과의 선팽창 계수의 차가 작은 재료로 형성되는 것이 바람직하고, 기판과 동일 재료로 형성되는 것이 보다 바람직하고, 기판이 유리 기판인 경우, 보조 기판은 유리판인 것이 바람직하다. 특히, 보조 기판은, 기판과 동일한 유리 재료를 포함하는 유리판인 것이 바람직하다.
보조 기판의 외형 치수는 특별히 제한되지 않지만, 통상, 적층되는 미경화의 경화성 수지 조성물층의 외형 치수와 동일 정도이거나, 미경화의 경화성 수지 조성물층의 외형 치수보다 크다.
(박리제)
박리제로서는 공지된 박리제를 사용할 수 있고, 예를 들어 실리콘계 화합물(예를 들어, 실리콘 오일 등), 실릴화제(예를 들어, 헥사메틸디실라잔 등), 불소계 화합물(예를 들어, 불소 수지 등) 등을 들 수 있다. 박리제는, 에멀전형·용제형·무용제형으로서 사용할 수 있다. 박리력, 안전성, 비용 등으로부터 하나의 적합예로서, 메틸실릴기(≡SiCH3, =Si(CH3)2, -Si(CH3)3 중 어느 하나) 또는 플루오로알킬기(-CmF2m +1)(m은 1 내지 6의 정수가 바람직함)를 포함하는 화합물을 들 수 있고, 다른 적합예로서, 실리콘계 화합물 또는 불소계 화합물을 들 수 있고, 특히 실리콘 오일이 바람직하다.
실리콘 오일의 종류는 특별히 한정되지 않지만, 메틸히드로겐 실리콘 오일, 디메틸 실리콘 오일, 메틸페닐 실리콘 오일 등의 스트레이트 실리콘 오일, 스트레이트 실리콘 오일의 측쇄 또는 말단에 알킬기, 히드로겐기, 에폭시기, 아미노기, 카르복실기, 폴리에테르기, 할로겐기 등을 도입한 변성 실리콘 오일이 예시된다.
스트레이트 실리콘 오일의 구체예로서는, 메틸히드로겐폴리실록산, 디메틸폴리실록산, 메틸페닐폴리실록산, 디페닐 폴리실록산 등을 들 수 있고, 열기의 순서대로 내열성이 증가하고, 가장 내열성이 높은 것은 디페닐 폴리실록산이다.
이들 실리콘 오일은, 일반적으로는, 유리 기판이나 프라이머 처리한 금속 기판 등 기판 표면의 발수 처리에 사용되고 있다.
실리콘 오일은, 보조 기판의 피처리 표면에 결합시키는 처리의 효율성의 관점에서, 25℃에서의 동점도가 5000㎟/s 이하가 바람직하고, 500㎟/s 이하가 보다 바람직하다. 동점도의 하한은 특별히 제한되지 않지만, 취급의 면이나 비용을 고려해서 0.5㎟/s 이상이 바람직하다.
상기 실리콘 오일 중, 밀착성 수지층과의 박리성이 양호하다는 점에서 스트레이트 실리콘 오일이 바람직하고, 특히 높은 박리성을 부여하는 점에서 디메틸폴리실록산이 바람직하다. 또한 박리성과 함께 특히 내열성을 필요로 하는 경우에는, 메틸페닐폴리실록산 또는 디페닐폴리실록산이 바람직하다.
불소계 화합물의 경우, 종류는 특별히 한정되지 않지만, 퍼플루오로알킬암모늄 염, 퍼플루오로알킬술폰산아미드, 퍼플루오로알킬술폰산염(예를 들어, 퍼플루오로알킬술폰산나트륨), 퍼플루오로알킬칼륨염, 퍼플루오로알킬카르복실산염, 퍼플루오로알킬에틸렌옥시드 부가물, 퍼플루오로알킬트리메틸암모늄염, 퍼플루오로알킬아미노술폰산염, 퍼플루오로알킬인산에스테르, 퍼플루오로알킬화합물, 퍼플루오로알킬베타인, 퍼플루오로알킬할로겐 화합물 등을 들 수 있다.
또한, 플루오로알킬기(-CmF2m+1)를 포함하는 화합물로서는, 예를 들어 상기 불소계 화합물의 예시 화합물 중의 플루오로알킬기를 갖는 화합물을 들 수 있다. m의 상한은 박리 성능 상에서는 특별히 제한되지 않지만, 취급상의 안전성이 보다 우수하다는 점에서, m은 1 내지 6의 정수가 바람직하다.
(공정의 수순)
보조 기판의 표면의 처리 방법은, 사용되는 박리제에 따라서 적절히 최적인 방법이 선택된다. 통상, 박리제를 보조 기판의 표면에 부여(예를 들어, 도포)함으로써 처리가 이루어진다. 또한, 상기 처리는, 적어도 후술하는 미경화의 경화성 수지 조성물층이 적층되는 표면에 대하여 이루어져 있으면 되고, 그 이외의 표면에 표면 처리를 실시해도 된다. 통상, 보조 기판은 제1 주면과 제2 주면을 갖는 판상체이며, 적어도 그 한쪽 주면에 대하여 상기 처리가 이루어지는 것이 바람직하다.
예를 들어, 실리콘 오일을 사용하는 경우에는, 실리콘 오일을 보조 기판 표면에 도포하는 방법을 들 수 있다. 그 중에서도, 실리콘 오일을 도포한 후, 실리콘 오일을 보조 기판의 피처리 표면에 결합시키는 처리를 행하는 것이 바람직하다. 실리콘 오일을 피처리 표면에 결합시키는 처리는, 실리콘 오일의 분자쇄를 절단하는 처리이며, 절단된 단편이 피처리 표면에 결합된다(이하, 이 처리를 실리콘 오일의 저분자화라고 함).
실리콘 오일의 도포 방법은, 일반적인 방법이면 된다. 예를 들어, 스프레이 코팅법, 다이 코팅법, 스핀 코팅법, 딥 코팅법, 롤 코팅법, 바 코팅법, 스크린 인쇄법, 그라비아 코팅법 등 중에서 실리콘 오일의 종류나 도포량 등에 따라 적절히 선정된다.
도포액으로서는, 헥산, 헵탄, 크실렌, 이소파라핀 등의 용제로 실리콘 오일을 5질량％ 이하로 희석한 용액을 사용하는 것이 바람직하다. 5질량％를 초과하면, 저분자화의 처리 시간이 너무 길다.
도포액에 포함되는 용매는, 필요에 따라, 가열 및 또는 감압 건조 등의 방법으로 제거된다. 저분자화 공정에 있어서의 가열에 의해 제거해도 된다.
실리콘 오일의 도포량은 0.1 내지 10㎍/㎠가 바람직하다. 0.1㎍/㎠ 이상이면 박리성이 보다 우수하다는 점에서 바람직하고, 10㎍/㎠ 이하이면 도포액의 도포성 및 저분자화 처리성이 보다 우수하다는 점에서 바람직하다.
실리콘 오일을 저분자화하는 방법에는, 일반적인 방법이 사용되고, 예를 들어 광분해나 열분해에 의해, 실리콘 오일의 실록산 결합을 절단하는 방법이 있다. 광분해에는, 저압 수은 램프나 크세논 아크 램프 등으로부터 조사되는 자외선이 이용되고, 대기 중에서의 자외선 조사에 의해 발생하는 오존이 병용되어도 된다. 열분해는, 배치 로, 컨베이어 로 등에서 행해져도 되고, 플라즈마나 아크 방전 등이 이용되어도 된다.
실리콘 오일의 실록산 결합 또는 실리콘 원자와 탄소 원자의 결합이 절단되면, 발생한 활성점이 피처리 표면의 수산기 등의 활성기와 반응한다. 그 결과, 피처리 표면에 있어서의 메틸기 등의 소수성의 관능기의 밀도가 높아지고, 친수성의 극성기의 밀도가 줄어들고, 결과적으로 피처리 표면에 박리 용이성이 부여된다.
또한, 표면 처리를 행하는 보강 기판의 표면은, 충분히 청정한 면인 것이 바람직하고, 세정 직후의 면인 것이 바람직하다. 세정 방법으로서는, 유리 표면이나 수지 표면의 세정에 사용되는 일반적인 방법이 사용된다.
표면 처리를 행하지 않는 표면은, 마스크 등의 보호 필름으로 미리 보호해 두는 것이 바람직하다.
또한, 헥사메틸디실라잔 등의 실릴화제를 사용하는 경우에는, 실릴화제의 증기를 보조 기판 표면과 접촉시키는 것이 바람직하다. 또한, 보조 기판을 가열시킨 상태에서, 실릴화제의 증기와 접촉시켜도 된다.
실릴화제의 증기 농도는 높은 쪽이, 즉 포화 농도에 가까운 쪽이 처리 시간을 단축할 수 있으므로 바람직하다.
실릴화제와 보조 기판의 접촉 시간은, 박리성 보조 기판의 기능을 손상시키지 않는 한에 있어서 단축할 수 있다.
상기 공정에서 얻어지는 박리성 보조 기판의 표면에는, 실리콘 오일이나 실릴화제 등에서 유래되는 발수성기(소수성기)가 도입되어 있다.
[경화성 수지 조성물층 형성 공정]
경화성 수지 조성물층 형성 공정 S104는, 상기 보조 기판 준비 공정 S102에서 얻어진 박리성 보조 기판의 박리 용이성을 나타내는 표면 상에, 경화성 수지 조성물을 도포하여, 미경화의 경화성 수지 조성물층을 형성하는 공정이다. 보다 구체적으로는, 도 2의 (B)에 도시하는 바와 같이, 본 공정 S104에 의해, 박리성 보조 기판(10)의 박리성을 나타내는 표면(10a) 상에 미경화의 경화성 수지 조성물층(12)이 형성된다.
미경화의 경화성 수지 조성물층은, 박리성 보조 기판의 박리성을 나타내는 표면과 간극을 두지 않고 접해 있다. 그로 인해, 후술하는 경화 공정 S108에 있어서, 상기 경화성 수지 조성물층을 경화시키면, 박리성 보조 기판의 평탄한 표면이 전사된 밀착성 수지층을 얻을 수 있다. 결과적으로, 후술하는 적층체 중에 있어서의 기판의 왜곡 등이 억제된다.
우선, 본 공정에서 사용되는 경화성 수지 조성물에 대하여 상세하게 설명하고, 그 후 상기 공정 S104의 수순에 대하여 상세하게 설명한다.
(경화성 수지 조성물)
본 공정 S104에서 사용되는 경화성 수지 조성물은, 후술하는 경화 공정 S108에서 밀착성 수지층을 형성할 수 있는 조성물이다.
경화성 수지 조성물 중에 포함되는 경화성 수지로서는, 그 경화막이 대상물에 대하여 박리 가능하게 밀착할 수 있는 밀착성을 갖고 있으면 되고, 공지된 경화성 수지(예를 들어, 열경화성 조성물, 광경화성 조성물 등)를 사용할 수 있다. 예를 들어, 경화성 아크릴 수지, 경화성 우레탄 수지, 경화성 실리콘 등을 들 수 있다. 몇 가지 종류의 경화성 수지를 혼합하여 사용할 수도 있다. 그 중에서도 경화성 실리콘이 바람직하다. 경화성 실리콘을 경화하여 얻어지는 실리콘 수지는, 내열성이나 박리성이 우수하기 때문이다. 또한, 경화성 실리콘을 사용하면, 후술하는 기판이 유리 기판인 경우, 유리 기판 표면의 실라놀기와의 축합 반응에 의해, 유리 기판에 고정하기 쉽기 때문이다.
경화성 수지 조성물로서는, 경화성 실리콘 수지 조성물(특히, 박리지용에 사용되는 경화성 실리콘 수지 조성물이 바람직함)이 바람직하다. 이 경화성 실리콘 수지 조성물을 사용하여 형성되는 밀착성 수지층은, 기판 표면에 밀착됨과 함께 그 자유 표면은 우수한 박리 용이성을 가지므로 바람직하다.
이러한 경화성 실리콘은, 그 경화 기구에 의해 축합 반응형 실리콘, 부가 반응형 실리콘, 자외선 경화형 실리콘 및 전자선 경화형 실리콘으로 분류되지만, 모두 사용할 수 있다. 이들 중에서도 부가 반응형 실리콘이 바람직하다. 이것은, 경화 반응의 용이성, 밀착성 수지층을 형성했을 때에 박리성의 정도가 양호하고, 내열성도 높기 때문이다.
부가 반응형 실리콘 수지 조성물은, 주제 및 가교제를 포함하고, 백금계 촉매 등의 촉매의 존재 하에서 경화되는 경화성의 조성물이다. 부가 반응형 실리콘 수지 조성물의 경화는, 가열 처리에 의해 촉진된다. 부가 반응형 실리콘 수지 조성물 중의 주제는, 규소 원자에 결합된 알케닐기(비닐기 등)를 갖는 오르가노폴리실록산(즉, 오르가노알케닐폴리실록산. 또한, 직쇄상이 바람직함)인 것이 바람직하고, 알케닐기 등이 가교점이 된다. 부가 반응형 실리콘 수지 조성물 중의 가교제는, 규소 원자에 결합된 수소 원자(히드로실릴기)를 갖는 오르가노폴리실록산(즉, 오르가노히드로겐폴리실록산. 또한, 직쇄상이 바람직함)인 것이 바람직하고, 히드로실릴기 등이 가교점이 된다.
부가 반응형 실리콘 수지 조성물은, 주제와 가교제의 가교점이 부가 반응을 함으로써 경화된다. 또한, 가교 구조에서 유래되는 내열성이 보다 우수하다는 점에서, 오르가노알케닐폴리실록산의 알케닐기에 대한, 오르가노히드로겐폴리실록산의 규소 원자에 결합된 수소 원자의 몰비가 0.5 내지 2인 것이 바람직하다.
또한, 박리지 등의 박리층을 형성하기 위하여 사용되는 경화성 실리콘 수지 조성물은 형태적으로 용제형, 에멀전형 및 무용제형이 있고, 어떠한 형도 사용 가능하다. 이들 중에서도 무용제형이 바람직하다. 이것은 생산성, 안전성, 환경 특성의 면이 우수하기 때문이다. 또한, 후술하는 밀착성 수지층을 형성할 때의 경화시, 즉, 가열 경화, 자외선 경화 또는 전자선 경화 시에 발포를 발생하는 용제를 포함하지 않기 때문에, 밀착성 수지층 중에 기포가 잔류하기 어렵기 때문이다.
또한, 박리지 등의 박리층을 형성하기 위하여 사용되는 경화성 실리콘 수지 조성물로서, 구체적으로는 시판되고 있는 상품명 또는 모델 번호로서 KNS-320A, KS-847(모두 신에쯔 실리콘사제), TPR6700(모멘티브·퍼포먼스·머티리얼즈·재팬 고도 가이샤 제조), 비닐 실리콘 「8500」(아라까와 가가꾸 고교사제)과 메틸히드로겐폴리실록산 「12031」(아라까와 가가꾸 고교사제)의 조합, 비닐 실리콘 「11364」(아라까와 가가꾸 고교사제)과 메틸히드로겐폴리실록산 「12031」(아라까와 가가꾸 고교사제)의 조합, 비닐 실리콘 「11365」(아라까와 가가꾸 고교사제)과 메틸히드로겐폴리실록산 「12031」(아라까와 가가꾸 고교사제)의 조합 등을 들 수 있다.
또한, KNS-320A, KS-847 및 TPR6700은, 미리 주제와 가교제를 함유하고 있는 부가 반응형의 경화성 실리콘 수지 조성물이다.
(공정의 수순)
박리성 보조 기판의 박리 용이성을 나타내는 표면 상에 경화성 수지 조성물을 도포하는 방법은 특별히 제한되지 않고, 공지된 방법을 채용할 수 있다. 예를 들어, 도포 방법으로서는, 스프레이 코팅법, 다이 코팅법, 스핀 코팅법, 딥 코팅법, 롤 코팅법, 바 코팅법, 스크린 인쇄법, 그라비아 코팅법 등을 들 수 있다. 이러한 방법 중에서, 경화성 수지 조성물의 종류에 따라 적절히 선택할 수 있다.
또한, 경화성 수지 조성물의 도포량은 특별히 제한되지 않지만, 밀착성 수지층의 적합한 두께가 얻어진다는 점에서, 1 내지 100g/㎡인 것이 바람직하고, 5 내지 20g/㎡인 것이 보다 바람직하다.
또한, 경화성 수지 조성물에 용매가 포함되어 있는 경우에는, 필요에 따라, 경화성 수지가 경화되지 않을 정도의 가열 처리를 행하여, 용매를 휘발시켜도 된다.
경화성 수지 조성물을 박리성 보조 기판 상에 도포하여 얻어지는 미경화의 경화성 수지 조성물층의 두께는 특별히 제한되지 않고, 후술하는 적합한 두께를 갖는 밀착성 수지층이 얻어지도록 적절히 조정된다.
형성되는 미경화의 경화성 수지 조성물층의 외형 치수는, 박리성 보조 기판의 외형 치수와 동일 정도이거나, 그것보다 작다.
[제1 적층 공정]
제1 적층 공정 S106은, 미경화의 경화성 수지 조성물층의 외형 치수보다도 작은 외형 치수를 갖는 기판을, 상기한 경화성 수지 조성물층 형성 공정 S104에서 얻어진 미경화의 경화성 수지 조성물층에 기판과 접촉하지 않는 주연 영역이 남도록, 미경화의 경화성 수지 조성물층 상에 적층하여, 경화 전 적층체(경화 처리가 실시되기 전의 적층체)를 얻는 공정이다. 바꾸어 말하면, 기판은, 기판의 외주에 미경화의 경화성 수지 조성물층이 노출되도록, 미경화의 경화성 수지 조성물층 상에 적층된다.
보다 구체적으로는, 도 2의 (C)에 도시하는 바와 같이, 본 공정 S106에 의해, 미경화의 경화성 수지 조성물층(12)의 외형 치수보다 작은 기판(14)을 미경화의 경화성 수지 조성물층(12)에 기판(14)과 접촉하지 않는 주연 영역(12a)이 생기도록, 미경화의 경화성 수지 조성물층(12) 상에 적층하여 경화 전 적층체(16)가 얻어진다. 또한, 도 3의 (A)는 경화 전 적층체(16)의 상면도이며, 상기 도면에 도시되는 바와 같이, 미경화의 경화성 수지 조성물층(12)의 주연 영역(12a)은 기판(14)과 접촉하고 있지 않다.
통상, 미경화의 경화성 수지 조성물층(12)의 노출 표면에는, 도포 방법에 의한 영향이나, 층 자체의 표면 장력의 영향에 의해, 주연부 부근에 볼록부가 발생하기 쉽다(도 3의 (B) 참조). 기판(14)을 적층할 때에 그러한 볼록부와 접촉하면, 기판(14)과 미경화의 경화성 수지 조성물층(12) 사이에 공극(36) 등이 발생하는 경우가 있고, 결과로서 기판(14)과 미경화의 경화성 수지 조성물층(12)이 접촉하지 않는 영역이 생기는 경우가 있다. 이러한 영역이 있으면, 경화 공정 S108에서 얻어지는 밀착성 수지층의 기판(14)에 대한 밀착성이 저하하는 경우가 있다. 또한, 밀착성 수지층의 두께 불균일이 생기는 경우도 있고, 밀착성 수지층을 구비한 기판의 밀착성 수지층의 노출 표면에 표면 요철이 생기는 원인이 될 수도 있다. 또한, 그 공극(36)에 이물이 인입하여 전자 디바이스용 부재를 오염시키는 오염원이 되고, 전자 디바이스의 수율을 저하시키는 원인이 될 수도 있다.
그래서, 미경화의 경화성 수지 조성물층(12)의 외형 치수보다 작은 외형 치수를 갖는 기판(14)을 사용함으로써, 상기 볼록부와 접촉시키지 않고, 기판(14)을 미경화의 경화성 수지 조성물층(12)과 접촉시킬 수 있다. 결과로서, 기판(14)과 미경화의 경화성 수지 조성물층(12)이 접촉하지 않는 영역의 발생이 보다 억제되고, 경화 공정 S108에서 얻어지는 밀착성 수지층의 기판(14)에 대한 밀착성이 보다 우수함과 함께, 밀착성 수지층의 두께 불균일의 발생도 보다 억제된다.
또한, 상기 방법에 의하면, 기판의 전자 디바이스용 부재가 형성되는 표면에 데미지를 끼치지 않고, 경화 전 적층체를 얻을 수 있다.
우선, 본 공정에서 사용되는 기판에 대하여 상세하게 설명하고, 그 후 상기 공정의 수순에 대하여 상세하게 설명한다.
(기판)
기판은, 제1 주면 및 제2 주면을 갖는 판상 기판이며, 그 제1 주면에 밀착성 수지층이 고정되고, 밀착성 수지층 측과는 반대측의 제2 주면에 전자 디바이스용 부재가 설치된다.
사용되는 기판의 종류는 특별히 제한되지 않고, 예를 들어 수지 기판(내열성의 관점에서 말하면, 폴리이미드 수지판, 폴리아미드 수지판, 폴리아미드이미드 수지판, 폴리에테르에테르케톤 수지판, 액정 폴리에스테르 수지판, 폴리카르보네이트 수지판, 폴리에테르술폰 수지판, 폴리에틸렌나프탈레이트 수지판, 폴리아릴레이트 수지판, 에틸렌-테트라플루오로에틸렌 공중합체 등의 불소 함유 수지판, 아크릴-실세스퀴옥산 공중합체 등의 규소 함유 수지판, 등), 실리카 등의 무기 미립자를 포함하는 수지판, 수지를 함침한 유리 섬유 기판, 유리 기판, 금속 기판 등을 들 수 있다. 그 중에서도, 밀착성 수지층(특히, 실란올 수지를 포함하는 밀착성 수지층)과의 접착성이 보다 우수하다는 점에서, 유리 기판을 사용하는 것이 바람직하다. 또한, 밀착성 수지층과의 접착성을 확보하기 위해서, 기판 표면에 플라즈마 처리나 자외선 처리나 실란 커플링제 등 프라이머 처리를 단독 또는 조합하여 실시해도 된다.
이하, 유리 기판의 형태에 대하여 상세하게 설명한다.
유리 기판의 종류는, 일반적인 것이어도 되고, 예를 들어 LCD, OLED와 같은 표시 장치용 유리 기판 등을 들 수 있다. 유리 기판은 내약품성, 내투습성이 우수하고, 또한, 열수축률이 낮다. 열수축률의 지표로서는, JIS R 3102(1995년 개정)에 규정되어 있는 선팽창 계수가 사용된다.
유리 기판의 선팽창 계수가 크면, 부재 형성 공정 S114는 가열 처리를 수반하는 경우가 많으므로, 여러 가지 문제가 발생하기 쉽다. 예를 들어, 유리 기판 상에 TFT를 형성하는 경우, 가열 하에서 TFT가 형성된 유리 기판을 냉각하면, 유리 기판의 열수축에 의해, TFT의 위치 어긋남이 과대해질 우려가 있다.
유리 기판은, 유리 원료를 용융하고, 용융 유리를 판상으로 성형하여 얻어진다. 이러한 성형 방법은, 일반적인 것이면 되고, 예를 들어 플로트법, 퓨전법, 슬롯 다운드로법, 푸르콜법, 러버스법 등이 사용된다. 또한, 특히 두께가 얇은 유리 기판은, 일단 판상으로 성형한 유리를 성형 가능 온도로 가열하고, 연신 등의 수단으로 잡아늘여서 얇게 하는 방법(리드로우법)으로 성형하여 얻어진다.
유리 기판의 유리는, 특별히 한정되지 않지만, 무알칼리 붕규산 유리, 붕규산 유리, 소다석회 유리, 고실리카 유리, 그 밖의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물환산에 의한 산화규소의 함유량이 40 내지 90질량％인 유리가 바람직하다.
유리 기판의 유리로서는, 전자 디바이스용 부재의 종류나 그 제조 공정에 적합한 유리가 채용된다. 예를 들어, 액정 패널용의 유리 기판은, 알칼리 금속 성분의 용출이 액정에 영향을 주기 쉽기 때문에, 알칼리 금속 성분을 실질적으로 포함하지 않는 유리(무알칼리 유리)로 이루어진다(단, 통상 알칼리 토금속 성분은 포함됨). 이와 같이, 유리 기판의 유리는, 적용되는 디바이스의 종류 및 그 제조 공정에 기초하여 적절히 선택된다.
유리 기판의 두께는, 특별히 한정되지 않지만, 유리 기판의 박형화 및/또는 경량화의 관점에서, 통상 0.8㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.3㎜ 이하이고, 더욱 바람직하게는 0.15㎜ 이하이다. 0.8㎜ 초과의 경우, 유리 기판의 박형화 및/또는 경량화의 요구를 만족시킬 수 없다. 0.3㎜ 이하의 경우, 유리 기판에 양호한 가요성을 부여하는 것이 가능하다. 0.15㎜ 이하의 경우, 유리 기판을 롤 형상으로 권취하는 것이 가능하다. 또한, 유리 기판의 두께는, 유리 기판의 제조가 용이한 것, 유리 기판의 취급이 용이한 것 등의 이유로, 0.03㎜ 이상인 것이 바람직하다.
또한, 유리 기판은 2층 이상을 포함하고 있어도 되고, 이 경우, 각각의 층을 형성하는 재료는 동종 재료이어도 되고, 이종 재료이어도 된다. 또한, 이 경우, 「유리 기판의 두께」는 모든 층의 합계의 두께를 의미하는 것으로 한다.
또한, 유리 기판의 한쪽 표면에는, 다른 기판이 적층되어 있어도 된다. 예를 들어, 유리 기판의 강도를 보강하기 위해서, 수지 기판 등이 적층되어 있어도 된다.
(공정의 수순)
기판을 미경화의 경화성 수지 조성물층 상에 적층하는 방법은 특별히 제한되지 않고, 공지된 방법을 채용할 수 있다.
예를 들어, 상압 환경 하에서 미경화의 경화성 수지 조성물층의 표면 상에 기판을 겹치는 방법을 들 수 있다. 또한, 필요에 따라, 미경화의 경화성 수지 조성물층의 표면 상에 기판을 겹친 후, 롤이나 프레스를 사용하여 미경화의 경화성 수지 조성물층에 기판을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 미경화의 경화성 수지 조성물층과 기판의 층 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.
진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입의 억제나 양호한 밀착의 확보가 행해지므로 보다 바람직하다. 진공 하에서 압착함으로써, 미소한 기포가 잔존한 경우에도, 가열에 의해 기포가 성장하는 경우가 없어, 기판의 왜곡 결함으로 이어지기 어렵다는 이점도 있다.
기판을 적층할 때에는, 미경화의 경화성 수지 조성물층에 접촉하는 기판의 표면을 충분히 세정하고, 클린도가 높은 환경에서 적층하는 것이 바람직하다. 클린도가 높을수록, 기판의 평탄성은 양호해지므로 바람직하다.
또한, 기판과 후술하는 밀착성 수지층의 접착성을 보다 강화하기 위해서, 기판의 밀착성 수지층과의 접촉면에 미리 플라즈마 처리나 실란 커플링제 처리 등의 밀착성을 강화하는 처리를 실시해도 된다.
상기 공정에 의해 얻어진 경화 전 적층체에는, 박리성 보조 기판의 층과 미경화의 경화성 수지 조성물층과 기판의 층이 이 순서로 포함된다.
상기 형태에 있어서, 미경화의 경화성 수지 조성물층의 외형 치수는 기판의 외형 치수보다 크지만, 기판과 접촉하는 미경화의 경화성 수지 조성물층의 영역의 면적 A와 미경화의 경화성 수지 조성물층의 전체 면적 B의 비(면적 A/전체 면적 B)는, 0.98 이하인 것이 바람직하고, 0.95 이하인 것이 보다 바람직하다. 상기 범위 내이면, 후술하는 적층체 중의 기판의 평탄성이 보다 높아지고, 전자 디바이스의 생산성이 보다 향상된다. 하한은 특별히 제한되지 않지만, 생산성 등의 점에서, 0.75 이상인 것이 바람직하고, 0.80 이상인 것이 보다 바람직하다.
또한, 기판의 외주연으로부터 미경화의 경화성 수지 조성물층의 외주연까지의 길이는, 10㎜ 이상이 바람직하고, 15㎜ 이상이 보다 바람직하다. 상기 범위 내이면, 밀착성 수지층의 두께 불균일의 발생이 보다 억제된다. 상한은 특별히 제한되지 않지만, 생산성 등의 점에서, 100㎜ 이하가 바람직하다.
[경화 공정]
경화 공정 S108은, 상기 제1 적층 공정 S106에서 얻어진 경화 전 적층체에 대하여 경화 처리를 실시하고, 경화 전 적층체 중의 미경화의 경화성 수지 조성물을 경화시켜, 밀착성 수지층을 갖는 경화 후 적층체(경화 처리가 실시된 적층체)를 얻는 공정이다. 보다 구체적으로는, 도 2의 (D)에 도시하는 바와 같이, 상기 공정 S108을 실시함으로써, 미경화의 경화성 수지 조성물층(12)이 경화하여 밀착성 수지층(18)이 얻어지고, 박리성 보조 기판(10)의 층과 밀착성 수지층(18)과 기판(14)의 층을 이 순서로 갖는 경화 후 적층체(20)가 얻어진다.
이하에, 본 공정에서 실시되는 공정의 수순에 대하여 상세하게 설명하고, 그 후 얻어진 적층체의 구성에 대하여 상세하게 설명한다.
(공정의 수순)
본 공정에서 실시되는 경화 처리는, 사용되는 경화성 수지의 종류에 따라 적절히 최적인 방법이 선택되지만, 통상, 가열 처리 또는 노광 처리가 행해진다.
경화성 수지 조성물 중에 포함되는 경화성 수지가 열경화성인 경우에는, 미경화의 경화성 수지 조성물층에 대하여 가열 처리를 실시함으로써, 상기 층을 경화시킬 수 있다. 가열 처리의 조건은 사용되는 열경화성 수지의 종류에 따라 적절히 최적인 조건이 선택되지만, 경화성 수지의 경화 속도 및 형성되는 밀착성 수지층의 내열성 등의 점에서, 150 내지 300℃(바람직하게는 180 내지 250℃)에서 10 내지 120분간(바람직하게는 30 내지 60분간) 가열 처리를 행하는 것이 바람직하다.
경화성 수지 조성물 중에 포함되는 경화성 수지가 광경화성 수지인 경우에는, 미경화의 경화성 수지 조성물층에 대하여 노광 처리를 실시함으로써, 상기 층을 경화시킬 수 있다. 노광 처리 시에 조사되는 광의 종류는, 광경화성 수지의 종류에 따라 적절히 선택되지만, 예를 들어 자외광, 가시광, 적외광 등을 들 수 있다. 또한, 노광 처리 시의 조사 시간은, 경화성 수지의 경화 속도 및 형성되는 밀착성 수지층의 내광성 등의 점에서, 0.1 내지 10분간(바람직하게는 0.5 내지 5분간)이 바람직하다.
(밀착성 수지층)
이어서, 경화 후 적층체 중의 밀착성 수지층에 대하여 상세하게 설명한다.
밀착성 수지층의 두께는, 특별히 한정되지 않지만, 1 내지 100㎛인 것이 바람직하고, 5 내지 30㎛인 것이 보다 바람직하고, 7 내지 20㎛인 것이 더욱 바람직하다. 밀착성 수지층의 두께가 이러한 범위이면, 밀착성 수지층과 후술하는 지지판의 밀착이 충분해지기 때문이다. 또한, 밀착성 수지층과 지지판 사이에 기포나 이물이 개재되는 경우가 있어도, 기판의 왜곡 결함의 발생을 억제할 수 있기 때문이다. 또한, 밀착성 수지층의 두께가 너무 두꺼우면, 형성하는 데 시간 및 재료를 필요로 하기 때문에 경제적이지 않다.
또한, 밀착성 수지층은 2층 이상을 포함하고 있어도 된다. 이 경우 「밀착성 수지층의 두께」는 모든 층의 합계의 두께를 의미하는 것으로 한다.
또한, 밀착성 수지층이 2층 이상을 포함하는 경우에는, 각각의 층을 형성하는 수지의 종류가 상이할 수도 있다.
밀착성 수지층은, 유리 전이점이 실온(25℃ 정도)보다 낮거나, 또는 유리 전이점을 갖지 않는 재료를 포함하는 것이 바람직하다. 보다 용이하게 지지판과 박리할 수 있고, 동시에 지지판과의 밀착도 충분해지기 때문이다.
또한, 밀착성 수지층은, 디바이스의 제조 공정에 있어서 가열 처리되는 경우가 많으므로, 내열성을 갖고 있는 것이 바람직하다.
또한, 밀착성 수지층의 탄성률이 너무 높으면 지지판과의 밀착성이 낮아지는 경향이 있다. 한편, 밀착성 수지층의 탄성률이 너무 낮으면 지지판과의 박리성이 낮아진다.
밀착성 수지층을 형성하는 수지의 종류는 특별히 한정되지 않고, 상술한 경화성 수지 조성물에 포함되는 수지의 종류에 따라 상이하다. 예를 들어, 아크릴 수지, 폴리올레핀 수지, 폴리우레탄 수지 또는 실리콘 수지를 들 수 있다. 그 중에서도, 상술한 바와 같이, 실리콘 수지가 바람직하다.
또한, 밀착성 수지층은, 필요에 따라, 비경화성의 오르가노폴리실록산을 포함하고 있어도 되고, 그 함유량은 구체적으로는 5질량％ 이하(0 내지 5질량％)가 바람직하고, 보다 바람직하게는 0.01 내지 1질량％를 들 수 있다. 비경화성의 오르가노폴리실록산이 밀착성 수지층 중에 포함되면, 후술하는 제1 분리 공정 S110에 있어서의 박리성 보조 기판과 밀착성 수지층의 계면에서의 박리가 보다 효율적으로 진행된다.
비경화성의 오르가노폴리실록산을 밀착성 수지층에 함유시키는 방법은 특별히 제한되지 않고, 상술한 경화성 수지 조성물 중에 첨가하는 방법을 들 수 있다.
또한, 비경화성의 오르가노폴리실록산으로서는, Si-H 결합을 포함하지 않는 실리콘 오일, 구체적으로는 폴리디메틸실록산계 또는 폴리메틸페닐실록산계의 실리콘 오일 등을 들 수 있다.
(경화 후 적층체)
상기 경화 공정 S108에 의해 얻어지는 경화 후 적층체는, 박리성 보조 기판의 층과 밀착성 수지층과 기판의 층을 이 순서로 갖는다.
얻어진 경화 후 적층체 중, 밀착성 수지층은, 기판 상에 고정되어 있고, 또한, 박리성 보조 기판에 박리 가능하게 밀착되어 있다. 밀착성 수지층은, 후술하는 제1 분리 공정 S110에 있어서, 박리성 보조 기판과 밀착성 수지층을 구비한 기판을 분리하는 조작이 행해질 때까지, 기판의 위치 어긋남을 방지한다.
박리성 보조 기판의 밀착성 수지층과 접하는 표면은, 밀착성 수지층의 표면에 박리 가능하게 밀착하고 있다. 본 발명에서는, 이 박리성 보조 기판의 용이하게 박리할 수 있는 성질을 박리 용이성이라고 한다.
본 발명에 있어서, 상기 고정과 (박리 가능한) 밀착은 박리 강도(즉, 박리에 필요로 하는 응력)에 차이가 있고, 고정은 밀착에 대하여 박리 강도가 큰 것을 의미한다. 구체적으로는, 경화 후 적층체 중의 밀착성 수지층과 기판의 층의 계면의 박리 강도가, 박리성 보조 기판의 층과 밀착성 수지층의 계면의 박리 강도보다 높아진다.
또한, 박리 가능한 밀착이란, 박리 가능한 동시에, 고정되어 있는 면의 박리를 발생시키지 않고 박리 가능한 것도 의미한다.
구체적으로는, 경화 후 적층체에 있어서, 기판과 박리성 보조 기판을 분리하는 조작을 행한 경우, 밀착된 면에서 박리되고, 고정된 면에서는 박리되지 않는 것을 의미한다. 따라서, 경화 후 적층체를 기판과 박리성 보조 기판으로 분리하는 조작을 행하면, 경화 후 적층체는 밀착성 수지층을 구비한 기판과 박리성 보조 기판의 2개로 분리된다.
상술한 바와 같이, 미경화의 경화성 수지 조성물을 기판 표면에 접촉시킨 상태에서 반응 경화하기 때문에, 형성된 밀착성 수지층은 기판 표면에 강하게 접착된다. 한편, 미경화의 경화성 수지 조성물은 박리성 보조 기판과도 접촉한 상태에서 반응 경화하지만, 박리성 보조 기판 표면의 박리 용이성(비부착성) 때문에, 형성된 밀착성 수지층은 박리성 보조 기판에 대하여 고체 분자 간에 있어서의 반데발스 힘에 기인하는 결합력 등의 약한 결합력으로 밀착된다.
[제1 분리 공정]
제1 분리 공정 S110은, 상기 경화 공정 S108에서 얻어진 경화 후 적층체로부터, 기판과 기판의 표면에 접촉되어 있는 밀착성 수지층을 갖는 밀착성 수지층을 구비한 기판을 분리하여 얻는 공정이다. 즉, 본 공정에서는, 경화 후 적층체로부터, 박리성 보조 기판과, 기판과 접촉하고 있지 않은 밀착성 수지층의 주연 영역이 제거되고, 기판과 기판의 표면에 접촉되어 있는 밀착성 수지층을 갖는 밀착성 수지층을 구비한 기판이 얻어진다.
보다 구체적으로는, 도 2의 (E)에 도시하는 바와 같이, 상기 공정 S110에 의해, 박리성 보조 기판(10)과 밀착성 수지층(18)의 계면을 박리면으로서, 경화 후 적층체(20)로부터 박리성 보조 기판(10) 및 기판과 접촉하지 않는 밀착성 수지층(18)의 주연 영역(18a)이 제거되고, 기판(14) 상에 고정된 밀착성 수지층(18)을 갖는 밀착성 수지층을 구비한 기판(22)이 얻어진다.
본 공정 S110을 실시함으로써, 후술하는 제2 적층 공정 S112에서 지지판 상에 적층되는 밀착성 수지층을 구비한 기판이 얻어진다. 얻어진 밀착성 수지층을 구비한 기판의 밀착성 수지층의 표면(노출 표면)은 평탄성이 우수하다. 그로 인해, 후술하는 제2 적층 공정 S112에 있어서, 밀착성 수지층을 구비한 기판 중의 밀착성 수지층과 지지판 사이를 간극 없이 적층할 수 있다. 결과적으로, 적층체 중에 있어서의 기판의 평탄성도 우수하여, 전자 디바이스의 생산성 향상에 기여한다.
또한, 밀착성 수지층을 구비한 기판 중의 기판과 밀착성 수지층의 각각의 외주연의 전체 둘레는 정렬되어 있다. 바꾸어 말하면, 기판과 밀착성 수지층은 동일한 외형 치수를 갖고 있다.
경화 후 적층체로부터, 밀착성 수지층을 구비한 기판을 얻는 방법은 특별히 제한되지 않는다.
예를 들어, 기판의 외주연 부근의 박리성 보조 기판과 밀착성 수지층의 계면에 예리한 칼날 형상의 것을 삽입하고, 박리의 계기를 부여한 후에, 물과 압축 공기의 혼합 유체를 분사하거나 하여 박리할 수 있다. 바람직하게는, 경화 후 적층체 중의 박리성 보조 기판이 상측, 기판이 하측이 되도록 정반 상에 설치하고, 기판측을 정반 상에 진공 흡착하고, 이 상태에서 우선 칼날을 기판의 외주연 부근의 박리성 보조 기판과 밀착성 수지층의 계면에 침입시킨다. 그리고, 그 후에 박리성 보조 기판측을 복수의 진공 흡착 패드로 흡착하고, 칼날을 삽입한 개소 부근으로부터 순서대로 진공 흡착 패드를 상승시킨다. 그렇게 하면 박리성 보조 기판과 밀착성 수지층의 계면에 공기층이 형성되고, 그 공기층이 계면의 전체면으로 확산되어, 박리성 보조 기판을 용이하게 박리할 수 있다. 또한, 상기 방법이면, 박리성 보조 기판 상의 기판과 접촉하고 있지 않은 밀착성 수지층의 주연 영역을 별도로 제거하지 않고, 밀착성 수지층을 구비한 기판을 얻을 수 있다.
상술한 제조 방법으로 얻어지는 밀착성 수지층을 구비한 기판 중의 밀착성 수지층은, 그 노출 표면이 대상물에 대하여 착탈 가능한 밀착성을 갖고 있다. 이것은 박리성 보조 기판과의 박리 시에, 밀착성 수지층의 응집 박리 등이 억제되고, 밀착성 수지층의 박리면이 충분한 밀착성을 가진 상태를 유지할 수 있기 때문이다.
또한, 경화 후 적층체 중의 밀착성 수지층의 기판과 접촉하지 않는 주연 영역의 제거를 행하면, 밀착성 수지층의 조각이 기판 등에 정전 흡착되어버려, 후술하는 지지판 등을 적층할 때에 그 조각이 지지판과 밀착성 수지층의 중간에 개입될 우려가 있다.
따라서, 상기 주연 영역의 제거를 행하지 않고, 밀착성 수지층을 구비한 기판을 경화 후 적층체로부터 분리하는 것이 바람직하다.
또한, 상기 주연 영역의 제거를 행하지 않고, 밀착성 수지층을 구비한 기판을 경화 후 적층체로부터 분리하는 경우, 밀착성 수지층을 구비한 기판의 밀착성 수지층의 둘레 단부 부근에 버 형상의 수지를 포함하는 조각이 부착되는 경우가 있다. 이 경우, 밀착성 수지층에 흠집 등의 데미지를 끼치지 않는 범위에서 조각을 제거하는 것이 바람직하다. 보다 구체적으로는, 상기 제1 분리 공정 S110과, 후술하는 제2 적층 공정 S112 사이에, 밀착성 수지층을 구비한 기판 중의 기판과 밀착성 수지층 각각의 외주연의 전체 둘레를 정렬시키는 공정을 마련하는 것이 바람직하다.
상기 공정의 방법은 특별히 제한되지 않지만, 예를 들어 제전 효과가 있는 고압수에 의한 제거가 바람직하고, 제거 후 밀착성 수지층에 부착된 물은 공기 분사 등으로 제거하는 것이 바람직하다.
또한, 경화 후 적층체로부터 밀착성 수지층을 구비한 기판을 제거할 때에 있어서는, 이오나이저에 의한 분사나 습도를 제어함으로써, 밀착성 수지층의 조각이 밀착성 수지층을 구비한 기판에 정전 흡착되는 것을 보다 억제할 수 있다.
[제2 적층 공정]
제2 적층 공정 S112는, 상기 제1 분리 공정 S110에서 얻어진 밀착성 수지층을 구비한 기판의 밀착성 수지층이 지지판과 접하도록, 밀착성 수지층을 구비한 기판을 지지판 상에 박리 가능하게 적층하는 공정이다. 보다 구체적으로는, 도 2의 (F)에 도시하는 바와 같이, 본 공정 S112에 의해, 밀착성 수지층을 구비한 기판(22)의 밀착성 수지층(18) 표면 상에 지지판(24)을 적층하고, 적층체(26)가 얻어진다. 또한, 박리 가능이란, 후술하는 전자 디바이스용 부재를 구비한 적층체에 지지판을 박리하기 위한 외력을 가한 경우, 기판과 밀착성 수지층의 계면 및 밀착성 수지층 내부에서 박리되지 않고, 지지판과 밀착성 수지층의 계면에서 박리되는 성질을 의미한다.
도 2의 (F)에 도시하는 바와 같이, 적층체(26)는 기판(14)의 층과 지지판(24)의 층과 그들 사이에 밀착성 수지층(18)이 존재하는 적층체이다. 밀착성 수지층(18)은 그 한쪽 면이 기판(14)의 층에 고정됨과 함께, 그 다른쪽 면이 지지판(24)에 접하고, 지지판(24)과 밀착성 수지층(18)의 계면은 박리 가능하게 밀착되어 있다. 바꾸어 말하면, 적층체(26) 중의 밀착성 수지층(18)과 기판(14)의 층의 계면의 박리 강도가, 지지판(24)의 층과 밀착성 수지층(18)의 계면의 박리 강도보다 높다.
지지판(24)은 액정 패널 등의 전자 디바이스용 부재를 제조하는 부재 형성 공정 S114에 있어서, 밀착성 수지층을 구비한 기판(22)을 보강한다.
이 적층체(26)는, 후술하는 부재 형성 공정 S114까지 사용된다. 즉, 이 적층체(26)는, 그 기판(14)의 제2 주면(14b) 표면 상에 액정 표시 장치 등의 전자 디바이스용 부재(28)가 형성될 때까지 사용된다(도 2의 (G) 참조). 그 후, 지지판(24)의 층은, 밀착성 수지층(18)의 계면에서 박리되고, 지지판(24)의 층은 전자 디바이스를 구성하는 부분으로는 되지 않는다. 분리된 지지판(24)은 새로운 밀착성 수지층을 구비한 기판과 적층되고, 적층체로서 재이용할 수 있다.
이하에서, 본 공정에서 사용되는 지지판에 대하여 상세하게 설명하고, 그 후 상기 공정 S112의 수순에 대하여 상세하게 설명한다.
(지지판)
지지판은, 밀착성 수지층을 구비한 기판을 지지하여 보강하고, 후술하는 부재 형성 공정 S114(전자 디바이스용 부재를 제조하는 공정)에 있어서 전자 디바이스용 부재의 제조 시에 기판의 변형, 흠집 발생, 파손 등을 방지하는 기판이다.
지지판으로서는, 예를 들어 유리판, 플라스틱판, SUS판 등의 금속판 등이 사용된다. 지지판은, 부재 형성 공정 S114가 열처리를 수반하는 경우, 기판과의 선팽창 계수의 차가 작은 재료로 형성되는 것이 바람직하고, 기판과 동일 재료로 형성되는 것이 보다 바람직하고, 기판이 유리 기판인 경우, 지지판은 유리판인 것이 바람직하다. 특히, 지지판은, 기판과 동일한 유리 재료를 포함하는 유리판인 것이 바람직하다.
지지판의 두께는, 기판보다 두꺼워도 되고, 얇아도 된다. 바람직하게는, 기판의 두께, 밀착성 수지층의 두께 및 후술하는 적층체의 두께에 기초하여, 지지판의 두께가 선택된다. 예를 들어, 현행의 부재 형성 공정이, 두께 0.5㎜의 기판에 부재를 형성하기 위한 처리(예를 들어 가열, 세정, 성막, 노광, 현상, 검사 등)를 하도록 설계된 것이고, 기판의 두께와 밀착성 수지층의 두께의 합이 0.1㎜인 경우, 지지판의 두께를 0.4㎜로 한다. 지지판의 두께는, 통상의 경우, 0.2 내지 5.0㎜인 것이 바람직하다.
지지판이 유리판인 경우, 유리판의 두께는, 취급하기 쉽고, 깨지기 어렵다는 등의 이유로부터, 0.08㎜ 이상인 것이 바람직하다. 또한, 유리판의 두께는, 전자 디바이스용 부재 형성 후에 박리할 때에, 깨지지 않고 적절하게 휘는 강성이 요망되는 이유로부터, 1.0㎜ 이하인 것이 바람직하다.
기판과 지지판의 25 내지 300℃에 있어서의 평균 선팽창 계수(이하, 간단히 「평균 선팽창 계수」라고 함)의 차는, 바람직하게는 500×10-7/℃ 이하이고, 보다 바람직하게는 300×10-7/℃ 이하이고, 더욱 바람직하게는 200×10-7/℃ 이하이다. 차가 너무 크면, 부재 형성 공정 S114에 있어서의 가열 냉각 시에, 적층체가 격렬하게 휠 우려가 있다. 기판의 재료와 지지판의 재료가 동일한 경우, 이러한 문제가 발생하는 것을 억제할 수 있다.
(공정의 수순)
본 공정 S112에서는, 상술한 밀착성 수지층을 구비한 기판과 지지판을 준비하고, 상기 밀착성 수지층을 구비한 기판의 밀착성 수지층 표면과 지지판 표면을 적층면으로서 양자를 밀착 적층한다. 밀착성 수지층의 적층면이 박리 용이성을 갖고 있으며, 통상의 서로 겹침과 가압에 의해, 용이하게 박리 가능하게 밀착시킬 수 있다.
구체적으로는, 예를 들어 상압 환경 하에서 밀착성 수지층의 박리 용이성의 표면과 지지판을 겹친 후, 롤이나 프레스를 사용하여 밀착성 수지층과 지지판을 압착시키는 방법을 들 수 있다. 롤이나 프레스로 압착함으로써 밀착성 수지층과 지지판이 보다 밀착하므로 바람직하다. 또한, 롤 또는 프레스에 의한 압착에 의해, 밀착성 수지층과 지지판 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.
진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입의 억제나 양호한 밀착의 확보가 행해지므로 보다 바람직하다. 진공 하에서 압착함으로써, 미소한 기포가 잔존한 경우에도, 가열에 의해 기포가 성장하는 일이 없어, 기판의 왜곡 결함으로 이어지기 어렵다는 이점도 있다.
밀착성 수지층을 지지판의 박리 가능하게 밀착시킬 때는, 밀착성 수지층 및 지지판의 서로 접촉하는 측의 면을 충분히 세정하여, 클린도가 높은 환경에서 적층하는 것이 바람직하다.
[부재 형성 공정]
부재 형성 공정 S114는, 상기 제2 적층 공정 S112에 있어서 얻어진 적층체 중의 기판의 표면 상에 전자 디바이스용 부재를 형성하는 공정이다.
보다 구체적으로는, 도 2의 (G)에 도시하는 바와 같이, 본 공정 S114에 있어서, 기판(14)의 제2 주면(14b) 상에 전자 디바이스용 부재(28)를 형성하고, 전자 디바이스용 부재를 구비한 적층체(30)를 얻는다.
우선, 본 공정에서 사용되는 전자 디바이스용 부재에 대하여 상세하게 설명하고, 그 후속 공정의 수순에 대하여 상세하게 설명한다.
(전자 디바이스용 부재(기능성 소자))
전자 디바이스용 부재는, 적층체 중의 기판 상에 형성되어 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재로서는, 표시 장치용 패널, 태양 전지, 박막 2차 전지, 센서 또는, 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품 등에 사용되는 부재를 들 수 있다. 표시 장치용 패널로서는, 유기 EL 패널, 전자 페이퍼, 플라즈마 디스플레이 패널, 필드에미션 패널 등이 포함된다.
예를 들어, 태양 전지용 부재로서는, 실리콘형에서는, 정극의 산화주석 등 투명 전극, p층/i층/n층으로 표현되는 실리콘층 및 부극의 금속 등을 들 수 있고, 그 밖에, 화합물형, 색소 증감형, 양자 도트형 등에 대응하는 각종 부재 등을 들 수 있다.
또한, 박막 2차 전지용 부재로서는, 리튬 이온형에서는, 정극 및 부극의 금속 또는 금속 산화물 등의 투명 전극, 전해질층의 리튬 화합물, 집전층의 금속, 밀봉층으로서의 수지 등을 들 수 있고, 그 밖에, 니켈 수소형, 중합체형, 세라믹스 전해질형 등에 대응하는 각종 부재 등을 들 수 있다.
또한, 센서용 부재로서는, OLED나 무기 LED를 발광 소자에, 광 다이오드를 수광 소자로 해서 회로를 형성한 생체용 센서, 등 각종 센서에 사용되는 각종 부재 등을 들 수 있다.
또한, 전자 부품용 부재로서는, CCD나 CMOS에서는, 도전부의 금속, 절연부의 산화규소나 질화규소 등을 들 수 있고, 그 밖에 압력 센서·가속도 센서 등 각종 센서나 리지드 프린트 기판, 플렉시블 프린트 기판, 리지드 플렉시블 프린트 기판 등에 대응하는 각종 부재 등을 들 수 있다.
(공정의 수순)
상술한 전자 디바이스용 부재를 구비한 적층체의 제조 방법은 특별히 한정되지 않고, 전자 디바이스용 부재의 구성 부재의 종류에 따라 종래 공지된 방법으로, 적층체 기판의 표면 상에, 전자 디바이스용 부재를 형성한다.
또한, 전자 디바이스용 부재는, 기판의 표면 상에 최종적으로 형성되는 부재의 전부(이하, 「전체 부재」라고 함)가 아니고, 전체 부재의 일부(이하, 「부분 부재」라고 함)이어도 된다. 그 후의 공정에서, 전체 부재가 구비된 기판(후술하는 전자 디바이스에 상당)으로 할 수도 있다.
예를 들어, OLED를 제조하는 경우를 예로 들면, 적층체 기판의 밀착성 수지층 측과는 반대측의 표면 상(기판의 제2 주면에 해당)에 유기 EL 구조체를 형성하기 위해서, 투명 전극을 형성하고, 또한 투명 전극을 형성한 면 상에 홀 주입층·홀 수송층·발광층·전자 수송층 등을 증착하고, 이면 전극을 형성하고, 밀봉판을 사용하여 밀봉하는, 등의 각종 층 형성이나 처리가 행해진다. 이들 층 형성이나 처리로서, 구체적으로는, 예를 들어 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 들 수 있다.
또한, LCD를 제조하는 경우를 예로 들면, 적층체 기판의 밀착성 수지층 측과는 반대측의 표면 상(기판의 제2 주면에 해당)에 TFT 디바이스를 형성하고, 컬러 필터가 형성된 기판을 TFT 디바이스와 컬러 필터가 대향하도록 시일을 개재하여 접합할 수 있다. 나아가서는, 적층체 기판의 밀착성 수지층 측과는 반대측의 표면 상(기판의 제2 주면에 해당)에 TFT 디바이스를 형성하고, 다른 적층체 기판의 밀착성 수지층 측과는 반대측의 표면 상(기판의 제2 주면에 해당)에 컬러 필터를 형성하고, 양쪽 적층체를 TFT 디바이스와 컬러 필터가 대향하도록 시일을 개재하여 접합할 수 있다(얻어진 적층체를, 적층체 X라고 칭함).
또한, 전자 페이퍼를 제조하는 경우를 예로 들면, 적층체 기판의 밀착성 수지층 측과는 반대측의 표면 상(기판의 제2 주면에 해당)에 TFT 디바이스를 형성하고, 전자 페이퍼 소자가 형성된 기판을 시일을 개재하여 접합할 수 있다.
또한, 생체용 센서를 제조하는 경우를 예로 들면, 적층체 기판의 밀착성 수지층 측과는 반대측의 표면 상(기판의 제2 주면에 해당)에 OLED 등의 발광 소자 및 광 다이오드 등의 수광 소자를 포함하는 회로를 형성하고, 커버 유리를 접합할 수 있다.
[제2 분리 공정]
제2 분리 공정 S116은, 상기 부재 형성 공정 S114에서 얻어진 전자 디바이스용 부재를 구비한 적층체로부터, 지지판을 제거하고, 밀착성 수지층과 기판과 전자 디바이스용 부재를 갖는 밀착성 수지층을 구비한 전자 디바이스를 얻는 공정이다. 보다 구체적으로는, 도 2의 (H)에 도시하는 바와 같이, 상기 공정 S116에 있어서, 전자 디바이스용 부재를 구비한 적층체(30)로부터, 지지판(24)을 분리·제거하고, 기판(14)과 전자 디바이스용 부재(28)를 포함하는 전자 디바이스(32) 및 밀착성 수지층(18)을 포함하는 밀착성 수지층을 구비한 전자 디바이스(34)를 얻는다.
박리 시의 기판 상의 전자 디바이스용 부재가 필요한 전체 구성 부재의 형성의 일부인 경우에는, 분리 후, 나머지의 구성 부재를 기판 상에 형성할 수도 있다.
이하, 본 공정 S116의 수순에 대하여 상세하게 설명한다.
지지판과 밀착성 수지층의 박리성 표면을 박리하는 방법은, 특별히 한정되지 않는다. 예를 들어, 상술한 제1 분리 공정에서 설명한 수순을 실시할 수 있다.
구체적으로는, 예를 들어 지지판과 밀착성 수지층의 계면에 예리한 칼날 형상의 것을 삽입하고, 박리의 계기를 부여한 후에, 물과 압축 공기의 혼합 유체를 분사하거나 하여 박리할 수 있다.
또한, 전자 디바이스용 부재를 구비한 적층체로부터 지지판을 제거할 때에 있어서는, 이오나이저에 의한 분사나 습도를 제어함으로써, 전자 디바이스에 영향을 미칠 가능성이 있는 정전기를 억제할 수 있다. 또는, 전자 디바이스에 정전기를 소모시키는 회로를 내장하거나, 희생 회로를 내장하여 단자부로부터 적층체 밖으로 도통을 취하거나 해도 된다.
상술한 제조 방법으로 얻어지는 밀착성 수지층을 구비한 전자 디바이스 중의 밀착성 수지층은, 그 노출 표면이 대상물에 대하여 착탈 가능한 밀착성을 갖고 있다. 이것은 박리성 보조 기판과의 박리 시에, 밀착성 수지층의 응집 박리 등이 억제되고, 밀착성 수지층의 박리면이 충분한 밀착성을 가진 상태를 유지할 수 있기 때문이다.
또한, 밀착성 수지층을 구비한 전자 디바이스는 여러 가지 용도로 사용할 수 있고, 예를 들어 생체용 센서, 벽걸이 표시 장치(벽걸이 디스플레이) 등을 들 수 있다. 나아가서는, 편광판 등의 광학 필름, 마이크로렌즈 어레이, 액티브 셔터 패널, 터치 패널 등 다른 디바이스(제2 디바이스)를 밀착성 수지층을 구비한 전자 디바이스에 접합한 복합화나, 재박리성을 이용한 제2 디바이스의 재부착 및, 본 디바이스의 재이용도 가능하다. 예를 들어, 상술한 적층체 X로부터 지지판을 제거하여 얻어지는, 양면에 밀착성 수지층이 배치된 TFT 디바이스와 컬러 필터를 갖는 전자 디바이스에 있어서는, 컬러 필터측의 밀착성 수지층에 상술한 제2 디바이스를 접합하고, TFT 기판측의 밀착성 수지층을 벽면에 부착할 수 있다. 나아가서는, 투명 산화물 TFT 기판을 사용한 시쓰루 양면 디스플레이에 있어서는, TFT 기판, 컬러 필터 기판 모두 벽면에 부착할 수 있다.
표시 장치는, 주로 LCD, OLED 또는 전자 페이퍼이며, LCD로서는, TN형, STN형, FE형, TFT형, MIM형, IPS형, VA형 등을 포함한다. 기본적으로 패시브 구동형, 액티브 구동형의 어느 표시 장치의 경우에도 적용할 수 있다. 전자 페이퍼로서는, 마이크로 캡슐 전기 영동형, 콜레스테릭 액정형, 중합체 네트워크 액정형, 전자분류형, 일렉트로웨팅형 등 어느 표시 장치의 경우에도 적용할 수 있다.
[제2 실시 형태]
도 4는, 본 발명의 밀착성 수지층을 구비한 전자 디바이스의 제조 방법의 다른 실시 형태에 있어서의 제조 공정을 도시하는 플로우차트이다. 도 4에 도시하는 바와 같이, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법은, 보조 기판 준비 공정 S102, 경화성 수지 조성물층 형성 공정 S104, 제1 적층 공정 S106, 탈포 공정 S118, 경화 공정 S108, 제1 분리 공정 S110, 제2 적층 공정 S112, 부재 형성 공정 S114 및 제2 분리 공정 S116을 구비한다.
도 4에 도시하는 각 공정은, 탈포 공정 S118을 구비하는 점을 제외하고, 도 1에 도시하는 공정과 마찬가지의 수순이며, 동일한 공정에는 동일한 참조 부호를 붙이고, 그 설명을 생략하고, 주로 탈포 공정 S118에 대하여 설명한다.
[탈포 공정]
탈포 공정 S118은, 상기 적층 공정 S106 후 경화 공정 S108 전에, 미경화의 경화성 수지 조성물층의 탈포 처리를 하는 공정이다. 상기 공정 S118을 마련함으로써, 미경화의 경화성 수지 조성물층으로부터 기포나 역휘발 성분이 제거되고, 얻어지는 밀착성 수지층과 기판의 밀착성이 보다 강화된다.
탈포 공정의 처리 방법은 사용되는 미경화의 경화성 수지 조성물층의 재료에 의해 적절히 최적인 방법이 선택되지만, 예를 들어 진공 펌프를 사용한 감압 탈포나, 원심력을 사용한 원심 분리 탈포, 초음파 탈포 장치를 사용한 초음파 탈포 등을 들 수 있다. 생산성 등의 점에서, 감압 하에서 탈포 처리를 행하는 감압 탈포가 바람직하고, 그 조건으로서는 1000㎩ 이하(바람직하게는 100㎩ 이하)로 1 내지 30분 정도 탈포 처리를 실시하는 것이 바람직하다.
실시예
이하에, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들의 예에 의하여 한정되는 것은 아니다.
이하의 실시예 1 및 5 내지 9, 비교예 1 내지 2에서는, 기판으로서, 무알칼리 붕규산 유리를 포함하는 유리판(세로 720㎜, 가로 600㎜, 판 두께 0.3㎜, 선팽창 계수 38×10-7/℃, 아사히 글래스사제 상품명 「AN100」)을 사용하였다. 또한, 보조 기판으로서는, 마찬가지로 무알칼리 붕규산 유리를 포함하는 유리판(세로 760㎜, 가로 640㎜, 판 두께 0.7㎜, 선팽창 계수 38×10-7/℃, 아사히 글래스사제 상품명 「AN100」)을 사용하고, 지지판으로서는, 마찬가지로 무알칼리 붕규산 유리를 포함하는 유리판(세로 720㎜, 가로 600㎜, 판 두께 0.4㎜, 선팽창 계수 38×10-7/℃, 아사히 글래스사제 상품명 「AN100」)을 사용하였다.
(실시예 1)
보조 기판을 순수 세정, UV 세정하고, 표면을 청정화하였다. 그 후, 보조 기판의 편면인 제2 주면에 마스크를 실시한 후에, 반대측의 제1 주면에 실리콘 오일 함유량이 1질량％인 헵탄 용액을 스프레이 코팅하여 건조하였다. 실리콘 오일에는, 디메틸폴리실록산(도레이·다우코닝사제, SH200, 동점도 190 내지 210㎟/s)을 사용하였다. 계속해서, 실리콘 오일의 저분자화를 위해, 350℃에서의 가열 처리를 5분간 행하고, 박리성 보조 기판을 얻었다.
그 후, 접촉각계(크로스사제, DROP SHAPE ANALYSIS SYSTEM DSA 10Mk2)를 사용하여, 박리성 보조 기판의 제1 주면의 물 접촉각을 측정한 바, 100°이었다.
또한, 원자간력 현미경(Pacific Nanotechnology사제, Nano Scope IIIa; Scan Rate 1.0㎐, Sample Lines256, Off-line Modify Flatten order-2, Planefit order-2)을 사용하여, 박리성 보조 기판의 제1 주면의 표면 조도 Ra를 측정한 바, 0.5㎚이었다. 표면 조도 Ra는, 측정 범위 10㎛ 사방의 측정값으로부터 산출하였다.
이어서, 박리성 보조 기판의 제1 주면 상에, 양쪽 말단에 비닐기를 갖는 직쇄상 오르가노알케닐폴리실록산(비닐 실리콘, 아라까와 가가꾸 고교사제, 8500)과, 분자 내에 히드로실릴기를 갖는 메틸히드로겐폴리실록산(아라까와 가가꾸 고교사제, 12031)과, 백금계 촉매(아라까와 가가꾸 고교사제, CAT12070)의 혼합액을, 세로 750㎜, 가로 630㎜의 크기로 직사각형으로 스크린 인쇄기로 도포 시공하고, 미경화의 경화성 실리콘을 포함하는 층을 박리성 보조 기판 상에 형성하였다(도포 시공량 35g/㎡). 여기서, 직쇄상 오르가노알케닐폴리실록산과, 메틸히드로겐폴리실록산의 혼합비는, 비닐기와 히드로실릴기의 몰비가 1:1이 되도록 조절하였다. 또한, 백금계 촉매는, 직쇄상 오르가노알케닐폴리실록산과, 메틸히드로겐폴리실록산의 합계 100질량부에 대하여 5질량부로 하였다.
이어서, 판 두께 0.3㎜의 기판의 실리콘 수지와 접촉시키는 측의 면(제1 주면)을 순수 세정하고, 그 후 UV 세정하여 청정화하였다. 그 후, 기판의 제1 주면과, 미경화의 경화성 실리콘을 포함하는 층을, 실온 하에서 진공 프레스에 의해 접합, 30㎩로 5분간 정치하고, 미경화의 경화성 실리콘을 포함하는 층의 탈포 처리를 행하고, 경화 전 적층체 A0을 얻었다. 또한, 기판의 외주연으로부터 미경화의 경화성 수지 조성물층의 외주연까지의 길이는 약 15㎜이었다. 또한, 미경화의 경화성 수지 조성물층의 기판과 접촉하는 영역의 면적 A와 미경화의 경화성 수지 조성물층의 전체 면적 B과의 비(면적 A/전체 면적 B)는 0.91이었다.
이어서, 경화 전 적층체 A0을 250℃에서 30분간 대기 중에서 가열 경화하고, 두께 10㎛의 경화한 실리콘 수지층을 포함하는 경화 후 적층체 A1을 얻었다.
계속해서, 경화 후 적층체 A1에 있어서의 기판의 실리콘 수지와의 접촉면과 반대 면(제2 주면)을 정반에 진공 흡착시킨 후에, 기판의 4군데의 코너부 중 1군데의 코너부에 있어서의 박리성 보조 기판과 실리콘 수지층의 계면에, 두께 0.1㎜의 스테인리스제 칼날을 삽입하고, 박리성 보조 기판과 실리콘 수지층의 계면에 박리의 계기를 부여하였다. 그리고, 박리성 보조 기판 표면을 24개의 진공 흡착 패드로 흡착한 후에, 칼날을 삽입한 코너부에 가까운 흡착 패드부터 순서대로 상승시켰다. 여기서 칼날의 삽입은, 이오나이저(기엔스사제)로부터 제전성 유체를 당해 계면에 분사하면서 행하였다. 이어서, 형성한 공극을 향하여, 이오나이저로부터는 계속해서 제전성 유체를 분사하면서 진공 흡착 패드를 끌어올렸다. 그 결과, 정반 상에 제1 주면에 실리콘 수지층이 형성된 유리 기판 A3(밀착성 수지층을 구비한 기판)만을 남기고, 박리성 보조 기판을 박리할 수 있었다. 이때, 박리성 보조 기판의 실리콘 수지층과 밀착되어 있던 면(제1 주면) 상에, 실리콘 수지의 부착은 육안상 보이지 않았다. 또한, 상기 결과로부터, 실리콘 수지층과 기판의 층의 계면의 박리 강도가, 박리성 보조 기판의 층과 밀착성 수지층의 계면의 박리 강도보다 큰 것이 확인되었다.
이어서, 유리 기판 A3의 주변부에 부착된 버 형상의 실리콘 수지를 고압물에 의해 제거하고, 공기 분사에 의해 물을 제거하였다. 이어서, 유리 기판 A3의 실리콘 수지층 상에 실리콘 수지와 접촉시키는 측의 면(제1 주면)을 순수 세정하고, 그 후 UV 세정하여 청정화한 지지판을 실온 하에서 진공 프레스에 의해 접합하고, 유리 적층체 A2를 얻었다. 이어서, 유리 적층체 A2를 상기 경화 후 적층체 A1과 마찬가지로 지지판을 박리하였다. 이때, 지지판의 실리콘 수지층과 밀착되어 있던 면(제1 주면) 상에 실리콘 수지의 부착은 육안상 보이지 않았다.
이어서, 유리 기판 A3의 제1 주면에 형성된 실리콘 수지층을 두께 2㎜의 유리판 상에 흡착시킨 후, 4군데의 코너부 중 1군데의 코너부를 계기로 박리할 수 있었다. 이때, 두께 2㎜의 유리판의 표면에 실리콘 수지의 부착은 육안상 보이지 않았다. 또한, 이미 1회 흡착 및 박리를 한 바 두께 2㎜의 유리판의 표면에 실리콘 수지의 부착은 육안상 보이지 않았다.
상기 결과로부터, 밀착성 수지층은, 대상물과의 박리 시에 층의 파괴 등을 발생시키지 않는, 착탈 가능한 밀착성을 나타내는 것이 확인되었다.
(실시예 2)
보조 기판, 지지판 및 기판으로서 소다석회 유리를 포함하는 유리판을 사용하는 것 이외는 실시예 1과 마찬가지의 방법에 의해, 유리 적층체 B2를 얻었다. 또한, 사용한 보조 기판, 지지판 및 기판의 크기는, 실시예 1에서 사용한 보조 기판, 지지판 및 기판의 크기와 동일하였다.
이어서, 실시예 1과 마찬가지의 방법에 의해, 유리 적층체 B2로부터 지지판을 박리하고, 제1 주면에 실리콘 수지층이 형성된 소다석회 유리 기판 B3을 얻었다. 이때, 지지판의 실리콘 수지층과 밀착되어 있던 면(제1 주면) 상에 실리콘 수지의 부착은 육안상 보이지 않았다.
이어서, 실시예 1과 마찬가지의 방법에 의해, 소다석회 유리 기판 B3을 두께 2㎜의 유리판 상에 흡착시키고, 박리할 수 있었다. 이때, 두께 2㎜의 유리판의 표면에 실리콘 수지의 부착은 육안상 보이지 않았다.
상기 결과로부터, 밀착성 수지층은, 대상물과의 박리 시에 층의 파괴 등을 발생시키지 않는, 착탈 가능한 밀착성을 나타내는 것이 확인되었다.
(실시예 3)
보조 기판, 지지판 및 기판으로서 화학 강화된 유리판을 사용하는 것 이외는 실시예 1과 마찬가지의 방법에 의해, 유리 적층체 C2를 얻었다. 또한, 사용한 보조 기판, 지지판 및 기판의 크기는, 실시예 1에서 사용한 보조 기판, 지지판 및 기판의 크기와 동일하였다.
이어서, 실시예 1과 마찬가지의 방법에 의해, 유리 적층체 C2로부터 지지판을 박리하고, 제1 주면에 실리콘 수지층이 형성된 화학 강화된 유리 기판 C3을 얻었다. 이때, 지지판의 실리콘 수지층과 밀착되어 있던 면(제1 주면) 상에 실리콘 수지의 부착은 육안상 보이지 않았다.
이어서, 실시예 1과 마찬가지의 방법에 의해, 유리 기판 C3을 두께 2㎜의 유리판 상에 흡착시키고, 박리할 수 있었다. 이때, 두께 2㎜의 유리판의 표면에 실리콘 수지의 부착은 육안상 보이지 않았다.
(실시예 4)
기판으로서 폴리이미드 수지판(도레이·듀퐁사제, 캡톤(200)HV)을 사용하는 것 이외는 실시예 1과 마찬가지의 방법에 의해, 지지판의 층과 밀착성 수지층과 폴리이미드 수지판의 조를 갖는 적층체 D2를 얻었다. 또한, 기판의 두께는 0.05㎜로 하고, 지지판의 두께는 0.7㎜으로 하였다.
이어서, 실시예 1과 마찬가지의 방법에 의해, 적층체 D2로부터 지지판을 박리하고, 제1 주면에 실리콘 수지층이 형성된 폴리이미드 수지 기판 D3을 얻었다. 이때, 지지판의 실리콘 수지층과 밀착되어 있던 면(제1 주면) 상에 실리콘 수지의 부착은 육안상 보이지 않았다.
이어서, 실시예 1과 마찬가지의 방법에 의해, 폴리이미드 수지 기판 D3을 두께 2㎜의 유리판 상에 흡착시키고, 박리할 수 있었다. 이때, 두께 2㎜의 유리판의 표면에 실리콘 수지의 부착은 육안상 보이지 않았다.
(실시예 5)
본 예에서는, 실시예 1에서 얻은 유리 적층체 A2를 사용하여 OLED를 제작하였다.
보다 구체적으로는, 유리 적층체 A2에 있어서의 기판의 제2 주면 상에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 게이트 전극을 설치한 기판의 제2 주면 측에, 또한 질화 실리콘, 진성 아몰퍼스 실리콘, n형 아몰퍼스 실리콘의 순으로 성막하고, 계속해서 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해, 게이트 절연막, 반도체 소자부 및 소스/드레인 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 기판의 제2 주면 측에, 또한 질화 실리콘을 성막하여 패시베이션층을 형성한 후에, 스퍼터링법에 의해 산화인듐 주석을 성막하고, 포토리소그래피법을 사용한 에칭에 의해, 화소 전극을 형성하였다.
계속해서, 기판의 제2 주면 측에, 또한 증착법에 의해, 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀 알루미늄 착체(Alq3)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq3을 이 순서로 성막하였다. 이어서, 기판의 제2 주면 측에 스퍼터링법에 의해 알루미늄을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 대향 전극을 형성하였다. 이어서, 대향 전극을 형성한 기판의 제2 주면 상에, 자외선 경화형 접착층을 개재하여, 별도로 준비한 유리판을 1매 더 접합하여 밀봉하였다. 상기 수순에 의해 얻어진, 기판 상에 유기 EL 구조체를 갖는 적층체 A2는, 지지판이 구비된 표시 장치용 패널(패널 A2)(전자 디바이스용 부재를 구비한 적층체)에 해당한다.
계속해서, 패널 A2의 밀봉 체측을 정반에 진공 흡착시킨 후에, 패널 A2의 코너부의 지지판과 실리콘 수지층의 계면에, 두께 0.1㎜의 스테인리스제 칼날을 삽입하고, 지지판을 분리하여, 제1 주면에 실리콘 수지층이 형성된 OLED 패널(밀착성 수지층을 구비한 전자 디바이스에 해당. 이하 패널 A라고 함)을 얻었다. 제작한 패널 A에 IC 드라이버를 접속하고 구동시킨 바, 구동 영역 내에 있어서 표시 불균일은 확인되지 않았다.
이어서, 패널 A의 제1 주면의 실리콘 수지층을 두께 2㎜의 유리판 상에 흡착시킨 후, 4군데의 코너부 중 1군데의 코너부를 계기로 패널 A의 손상 없이 박리할 수 있었다. 또한, 이미 1회 흡착 및 박리를 패널의 손상 없이 할 수 있었다.
상기 결과로부터, 밀착성 수지층은, 대상물과의 박리 시에 층의 파괴 등을 발생시키지 않는, 착탈 가능한 밀착성을 나타내는 것이 확인되었다.
(실시예 6)
본 예에서는, 실시예 1에서 얻은 유리 적층체 A2를 사용하여 전자 페이퍼를 제작하였다.
유리 적층체 A2에 있어서의 기판의 제2 주면 상에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 게이트 전극을 설치한 기판의 제2 주면 측에, 또한 질화 실리콘, 진성 아몰퍼스 실리콘, n형 아몰퍼스 실리콘의 순으로 성막하고, 계속해서 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해, 게이트 절연막, 반도체 소자부 및 소스/드레인 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 기판의 제2 주면 측에, 또한 질화 실리콘을 성막하여 패시베이션층을 형성한 후에, 스퍼터링법에 의해 산화인듐 주석을 성막하고, 포토리소그래피법을 사용한 에칭에 의해, 화소 전극을 형성하였다.
이어서, 별도 준비한 유리판의 표면(제1 주면)에, 스퍼터링법에 의해 산화인듐 주석을 성막하고, 포토리소그래피법을 사용한 에칭에 의해, 대향 전극을 형성하였다. 이어서, 유리판의 제1 주면 상에, 또한 마이크로 캡슐을 분산시킨 접착성 수지액을 인쇄에 의해 도포하였다. 또한, 마이크로 캡슐은, 평균 직경 50마이크로미터인 아라비아 검·젤라틴의 복합막으로 이루어지는 벽막 중에, 산화티타늄을 포함하는 백색의 입자와 카본 블랙으로 이루어지는 흑색의 입자가, 실리콘 오일 분산된 상태에서 봉입된 것을 사용하였다. 백색의 입자인 산화티타늄은 양전하를 띠고 있고, 한편, 흑색의 입자인 카본 블랙은 음전하를 띠고 있는 것을 사용하였다.
이어서, 상기 수순에 의해 화소 전극이 설치된 유리 적층체 A2의 제2 주면측의 표면과, 상기 접착성 수지액을 도포한 유리판의 제1 주면측의 표면을 접합하였다. 상기 수순에 의해, 지지판이 구비된 전자 페이퍼 패널(전자 디바이스용 부재를 구비한 적층체)을 얻었다.
계속해서, 실시예 5와 마찬가지의 방법에 의해 지지판을 박리하고, 제1 주면에 실리콘 수지층이 형성된 전자 페이퍼 패널(밀착성 수지층을 구비한 전자 디바이스에 해당. 이하 패널 B이라고 함)을 얻었다.
제작한 패널 B에 IC 드라이버를 접속하고 구동시킨 바, 구동 영역 내에 있어서 표시 불균일은 확인되지 않았다.
이어서, 실시예 5와 마찬가지의 방법에 의해, 패널 B의 제1 주면의 실리콘 수지층을 두께 2㎜의 유리판 상에 흡착시킨 후, 패널의 손상 없이 박리할 수 있었다.
(실시예 7)
본 예에서는, 실시예 1에서 얻은 유리 적층체 A2를 사용하여 혈액 순환 센서를 제작하였다.
우선, 유리 적층체 A2에 있어서의 기판의 제2 주면 상에, 스퍼터링법에 의해 산화인듐 주석을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 투명 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 게이트 전극을 설치한 기판의 제2 주면 측에, 또한 p형 아몰퍼스 실리콘층, i형 아몰퍼스 실리콘층, n형 아몰퍼스 실리콘층의 순으로 성막하고, 스퍼터링법에 의해 몰리브덴을 성막한 후에 포토리소그래피법을 사용한 에칭을 실시하고, 광전 변환층으로부터 상부 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 기판의 제2 주면 측에, 또한 질화 실리콘을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 절연층을 형성하고, 수광 소자로서의 광 다이오드 어레이를 형성하였다.
계속해서, 증착법에 의해, 기판의 제2 주면 측에, 또한 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀 알루미늄 착체(Alq3)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디 카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq3을 이 순서로 성막하였다. 이어서, 스퍼터링법에 의해 알루미늄을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 대향 전극을 형성하고, 발광 소자로서의 유기 EL 어레이를 형성하였다. 이어서, 자외선 경화형 접착층을 개재하여, 별도로 준비한 유리판을 1매 더 접합하여 밀봉하였다. 상기 수순에 의해 얻어진, 기판 상에 혈액 순환 센서 소자를 갖는 적층체는, 지지판이 구비된 혈액 순환 센서 소자(전자 디바이스용 부재를 구비한 적층체)에 해당한다.
계속해서, 실시예 5와 마찬가지의 방법에 의해 지지판을 박리하고, 제1 주면에 실리콘 수지층이 형성된 복수의 혈액 순환 센서 소자 집적체를 얻었다. 각각의 혈액 순환 센서 소자를 집적체로부터 분할하고, 지지용 밴드를 부착하고, 혈액 순환 센서를 얻었다.
제작한 혈액 순환 센서에 IC 드라이버를 접속하고 구동시킨 바, 구동 영역 내에 있어서 구동 불균일은 확인되지 않았다.
이어서, 혈액 순환 센서 소자의 제1 주면의 실리콘 수지층을 인체의 손 등 위에 밀착하도록, 혈액 순환 센서를 장착하고, 센서의 손상 없이 탈착할 수 있었다.
(실시예 8)
본 예에서는, 실시예 1에서 얻은 유리 적층체 A2를 사용하여 터치 패널이 구비된 LCD를 제작하였다.
유리 적층체 A2를 2매 준비하고, 우선, 한쪽 유리 적층체 A2에 있어서의 기판의 제2 주면 상에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 게이트 전극을 설치한 기판의 제2 주면 측에, 또한 질화 실리콘, 진성 아몰퍼스 실리콘, n형 아몰퍼스 실리콘의 순으로 성막하고, 계속해서 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해, 게이트 절연막, 반도체 소자부 및 소스/드레인 전극을 형성하였다. 이어서, 플라즈마 CVD법에 의해, 기판의 제2 주면 측에, 또한 질화 실리콘을 성막하여 패시베이션층을 형성한 후에, 스퍼터링법에 의해 산화인듐 주석을 성막하고, 포토리소그래피법을 사용한 에칭에 의해, 화소 전극을 형성하였다. 이어서, 화소 전극을 형성한 기판의 제2 주면 상에, 롤 코팅법에 의해 폴리이미드 수지액을 도포하고, 열경화에 의해 배향층을 형성하고, 러빙을 행하였다. 얻어진 유리 적층체 A2를, 유리 적층체 A2-1이라고 칭한다.
이어서, 다른 한쪽의 유리 적층체 A2에 있어서의 기판의 제2 주면 상에, 스퍼터링법에 의해 크롬을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 차광층을 형성하였다. 이어서, 차광층을 형성한 기판의 제2 주면 측에, 또한 다이 코팅법에 의해 컬러 레지스트를 도포하고, 포토리소그래피법 및 열경화에 의해 컬러 필터층을 형성하였다. 이어서, 기판의 제2 주면 측에, 또한 스퍼터링법에 의해 산화인듐 주석을 성막하고, 대향 전극을 형성하였다. 이어서, 대향 전극을 설치한 기판의 제2 주면 상에, 다이 코팅법에 의해 자외선 경화 수지액을 도포하고, 포토리소그래피법 및 열경화에 의해 기둥 형상 스페이서를 형성하였다. 이어서, 기둥 형상 스페이서를 형성한 기판의 제2 주면 상에, 롤 코팅법에 의해 폴리이미드 수지액을 도포하고, 열경화에 의해 배향층을 형성하고, 러빙을 행하였다. 이어서, 기판의 제2 주면 측에, 디스펜서법에 의해 시일용 수지액을 프레임 형상으로 묘화하고, 프레임 내에 디스펜서법에 의해 액정을 적하한 후에, 상술한 유리 적층체 A2-1을 사용하여, 2매의 유리 적층체 A2의 기판의 제2 주면측끼리를 접합하고, 자외선 경화 및 열경화에 의해 LCD 패널을 갖는 적층체를 얻었다. 여기서의 LCD 패널을 갖는 적층체를 이하, 패널이 구비된 적층체 C2라고 한다.
이어서, 실시예 1과 마찬가지로 패널이 구비된 적층체 C2로부터 양면의 지지판을 박리하고, TFT 어레이 기판, 컬러 필터 기판 각각 제1 주면에 실리콘 수지층을 형성한 LCD 패널 C(이하 패널 C)을 얻었다.
제작한 패널 C에 IC 드라이버를 접속하고 구동시킨 바, 구동 영역 내에 있어서 표시 불균일은 확인되지 않았다.
이어서, 패널 C의 컬러 필터 기판의 제1 주면의 실리콘 수지층에 터치 패널을 부착하였다. 또한, 실시예 1과 마찬가지의 방법으로 패널 C의 TFT 어레이 기판의 제1 주면의 실리콘 수지층을 두께 2㎜의 유리판 상에 흡착시킨 후, 패널의 손상 없이 박리할 수 있었다. 또한 패널 C의 컬러 필터 기판의 제1 주면의 실리콘 수지층에 부착한 터치 패널을, 터치 패널과 패널 모두 손상 없이 박리할 수 있었다.
(실시예 9)
본 예에서는, 실시예 1에서 얻은 유리 적층체 A2를 사용하여 시쓰루 OLED를 제작하였다.
우선, 유리 적층체 A2에 있어서의 기판의 제2 주면 상에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성하였다. 이어서, 스퍼터링법에 의해, 기판의 제2 주면 측에 또한 산화 알루미늄을 성막하여 게이트 절연막을 형성하고, 계속해서 스퍼터링법에 의해 산화인듐 갈륨 아연을 성막하여 포토리소그래피법을 사용한 에칭에 의해 산화물 반도체층을 형성하였다. 이어서, 스퍼터링법에 의해, 기판의 제2 주면 측에 또한 산화 알루미늄을 성막하여 채널 보호층을 형성하고, 계속해서 스퍼터링법에 의해 몰리브덴을 성막하여 포토리소그래피법을 사용한 에칭에 의해 소스 전극 및 드레인 전극을 형성하였다. 이어서, 기판의 제2 주면 측에 또한 스퍼터링법에 의해 산화 알루미늄막을 성막하여 패시베이션층을 형성하고, 계속해서 스퍼터링법에 의해 산화인듐 주석을 성막하여 포토리소그래피법을 사용한 에칭에 의해, 화소 전극을 형성하였다.
계속해서, 증착법에 의해, 기판의 제2 주면 측에 또한 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀 알루미늄 착체(Alq3)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq3을 이 순서로 성막하였다. 이어서, 스퍼터링법에 의해 알루미늄을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 대향 전극을 형성하였다.
이어서, 밀봉체가 되는 기판의 제2 주면에 시일층을 형성한 적층체 A2를 1매 더 준비하고, 상술한 시쓰루 유기 EL 구조체를 형성한 면과 접합하여 밀봉하고, 패널이 구비된 적층체 D2를 얻었다.
이어서, 실시예 1과 마찬가지로 패널이 구비된 적층체 D2로부터 양면의 지지판을 박리하고, 시쓰루 OLED 패널(이하 패널 D)을 얻었다.
제작한 패널 D에 IC 드라이버를 접속하고 구동시킨 바, 구동 영역 내에 있어서 표시 불균일은 확인되지 않았다.
이어서, 패널 D의 TFT 어레이 기판의 제1 주면에 형성한 실리콘 수지층을 실시예 1과 마찬가지의 방법으로, 두께 2㎜의 유리판 상에 흡착시킨 후, 패널의 손상 없이 박리할 수 있었다. 또한, 패널 D의 밀봉 기판의 제1 주면에 형성한 실리콘 수지층을 실시예 1과 마찬가지의 방법으로, 두께 2㎜의 유리판 상에 흡착시킨 후, 패널의 손상 없이 박리할 수 있었다.
(비교예 1)
실시예 1과 마찬가지로, 기판의 제1 주면을 순수 세정, UV 세정하고, 청정화하였다.
이어서, 실시예 1에 있어서의, 말단에 비닐기를 갖는 직쇄상 오르가노알케닐폴리실록산과, 분자 내에 히드로실릴기를 갖는 메틸히드로겐폴리실록산과, 백금계 촉매와의 혼합액 99.5질량부와 실리콘 오일(도레이·다우코닝사제, SH200) 0.5질량부의 혼합물을 기판의 제1 주면 상에 스크린 인쇄에 의해 도포하였다. 이어서, 이것을 250℃에서 30분간 대기 중에서 가열 경화하고, 두께 10㎛의 경화한 실리콘 수지층을 형성하였다.
계속해서, 지지판의 제1 주면을 순수 세정, UV 세정하고, 청정화한 후에, 기판의 제1 주면 상에 형성한 실리콘 수지층과 실온하 진공 프레스에 의해 밀착시켜서, 적층체 P1을 얻었다.
그리고, 적층체 P1의 기판 상에, 실시예 5와 마찬가지의 수순에 의해 OLED를 제작한 후에 지지판을 박리하고, 기판의 제1 주면에 실리콘 수지층이 형성된 유기 EL 패널(이하 패널 P라고 함)을 얻었다.
제작한 패널 P에 IC 드라이버를 접속하고 구동시킨 바, 구동 영역 내에 있어서 표시 불균일이 확인되고, 불량부는 적층체 P1의 단부 근방에 상당하는 부분에 존재하고 있었다.
(비교예 2)
비교예 1과 마찬가지의 방법으로, 적층체 P1을 얻었다.
그리고, 적층체 P1의 기판 상에, 실시예 6과 마찬가지의 수순에 의해 전자 페이퍼 패널을 제작한 후에 지지판을 박리하고, 기판의 제1 주면에 실리콘 수지층이 형성된 전자 페이퍼 패널(이하 패널 Q라고 함)을 얻었다.
제작한 패널 Q에 IC 드라이버를 접속하고 구동시킨 바, 구동 영역 내에 있어서 표시 불균일이 확인되고, 불량부는 적층체 P1의 단부 근방에 상당하는 부분에 존재하고 있었다.
(비교예 3)
세로 760㎜, 가로 640㎜, 판 두께 0.3㎜의 유리 기판으로 변경하는 것 이외는 실시예 1과 마찬가지의 방법으로, 유리 기판과 지지판의 수지층면을, 실온 하에서 진공 프레스한 바, 유리 기판의 단부(주연부)와 중앙부에 있어서 지지판의 수지층면의 공극이 해소되지 않고, 또한 압력 10㎩의 환경 하 350℃에서 10분간 가열 처리를 행한 바, 유리 기판의 파손에 이르렀다.
상기 실시예 5 내지 9에 나타내는 바와 같이, 본 발명의 전자 디바이스의 제조 방법에 의하면, 제조 수율이 높고 성능이 우수한 전자 디바이스를 제조할 수 있다.
한편, 보조 기판 준비 공정이 없는 특허문헌 1에 기재된 종래의 방법에 있어서는, 상기 비교예 1 및 2에 나타내는 바와 같이, 얻어진 전자 디바이스의 성능 저하가 일어나는 경우가 있었다. 비교예 1 및 2에 있어서는, 표시 불균일이 전자 디바이스의 단부(주연부) 부근에 보였다. 이것은, 상술한 바와 같이, 경화 처리에 의해 얻어진 밀착성 수지층(특히, 밀착성 수지층의 외주연 근방)에 두께 불균일에 의해 지지판과 밀착성 수지층 사이에 공극이 발생하고, 그 공극에 이물이 인입하여 전자 디바이스의 성능 저하를 초래했다고 생각된다.
또한, 미경화의 경화성 수지 조성물층의 외형 치수와 동일한 외형 치수를 갖는 기판을 사용한 비교예 3에 있어서는, 단부(주연부)와 중앙부에 있어서 공극이 발생하였다.
본 출원은, 2011년 10월 12일 출원인 일본 특허 출원 2011-225255에 기초하는 것이고, 그 내용은 여기에 참조로서 도입된다.
10 : 박리성 보조 기판
12 : 미경화의 경화성 수지 조성물층
12a : 미경화의 경화성 수지 조성물층의 주연 영역
14 : 기판
16 : 경화 전 적층체
18 : 밀착성 수지층
18a : 밀착성 수지층의 주연 영역
20 : 경화 후 적층체
22 : 밀착성 수지층을 구비한 기판
24 : 지지판
26 : 적층체
28 : 전자 디바이스용 부재
30 : 전자 디바이스용 부재를 구비한 적층체
32 : 전자 디바이스
34 : 밀착 수지층을 구비한 전자 디바이스
36, 118 : 공극
100 : 유리 기판
102 : 실리콘 수지층
104 : 수지층을 구비한 기판
106 : 지지판
108 : 적층체
110 : 전자 디바이스용 부재
112 : 전자 디바이스
114 : 수지층을 구비한 전자 디바이스
116 : 볼록부

Claims (10)

  1. 밀착성 수지층과 기판과 전자 디바이스용 부재를 이 순서로 갖는 밀착성 수지층을 구비한 전자 디바이스의 제조 방법이며,
    박리 용이성을 나타내는 표면을 갖는 박리성 보조 기판을 준비하는 보조 기판 준비 공정과,
    상기 박리성 보조 기판의 박리 용이성을 나타내는 표면 상에 경화성 수지 조성물을 도포하여 미경화의 경화성 수지 조성물층을 형성하는 경화성 수지 조성물층 형성 공정과,
    상기 미경화의 경화성 수지 조성물층의 외형 치수보다 작은 외형 치수를 갖는 기판을, 상기 미경화의 경화성 수지 조성물층에 상기 기판과 접촉하지 않는 주연 영역이 남도록 상기 미경화의 경화성 수지 조성물층 상에 적층하여 경화 전 적층체를 얻는 제1 적층 공정과,
    상기 경화 전 적층체 중의 상기 미경화의 경화성 수지 조성물을 경화시켜 밀착성 수지층을 갖는 경화 후 적층체를 얻는 경화 공정과,
    상기 경화 후 적층체로부터, 상기 기판과 상기 기판의 표면에 접촉되어 있는 밀착성 수지층을 갖는 밀착성 수지층을 구비한 기판을 분리하여 얻는 제1 분리 공정과,
    상기 밀착성 수지층을 구비한 기판 중의 밀착성 수지층이 지지판과 접촉하도록 상기 밀착성 수지층을 구비한 기판을 상기 지지판 상에 박리 가능하게 적층하여 적층체를 얻는 제2 적층 공정과,
    상기 적층체 중의 상기 기판의 표면 상에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재를 구비한 적층체를 얻는 부재 형성 공정과,
    상기 전자 디바이스용 부재를 구비한 적층체로부터 상기 지지판을 제거하여 상기 밀착성 수지층과 상기 기판과 상기 전자 디바이스용 부재를 이 순서로 갖는 밀착성 수지층을 구비한 전자 디바이스를 얻는 제2 분리 공정
    을 구비하는 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  2. 제1항에 있어서,
    상기 기판이 유리 기판인, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 적층 공정 후 상기 경화 공정 전에, 상기 미경화의 경화성 수지 조성물층의 탈포 처리를 행하는 탈포 공정을 더 구비하는, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 보조 기판 준비 공정이, 박리제를 사용하여 보조 기판의 표면을 처리하여, 박리 용이성을 나타내는 표면을 갖는 박리성 보조 기판을 얻는 공정인, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  5. 제4항에 있어서,
    상기 박리제가 메틸실릴기 또는 플루오로알킬기를 갖는 화합물을 포함하는, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  6. 제4항에 있어서,
    상기 박리제가 실리콘 오일 또는 불소계 화합물을 포함하는, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 밀착성 수지층이 실리콘 수지를 포함하는, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 밀착성 수지층이, 알케닐기를 갖는 오르가노알케닐폴리실록산과 규소 원자에 결합된 수소 원자를 갖는 오르가노히드로겐폴리실록산의 조합을 포함하는 부가 반응형 실리콘의 경화물인, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  9. 제8항에 있어서,
    상기 오르가노알케닐폴리실록산의 알케닐기에 대한 상기 오르가노히드로겐폴리실록산의 규소 원자에 결합된 수소 원자의 몰비가 0.5 내지 2인, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 밀착성 수지층이 비경화성의 오르가노폴리실록산을 5질량％ 이하 함유하는, 밀착성 수지층을 구비한 전자 디바이스의 제조 방법.
KR1020147009664A 2011-10-12 2012-10-09 밀착성 수지층을 구비한 전자 디바이스의 제조 방법 KR20140082974A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-225255 2011-10-12
JP2011225255 2011-10-12
PCT/JP2012/076139 WO2013054792A1 (ja) 2011-10-12 2012-10-09 密着性樹脂層付き電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
KR20140082974A true KR20140082974A (ko) 2014-07-03

Family

ID=48081847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147009664A KR20140082974A (ko) 2011-10-12 2012-10-09 밀착성 수지층을 구비한 전자 디바이스의 제조 방법

Country Status (5)

Country Link
JP (1) JPWO2013054792A1 (ko)
KR (1) KR20140082974A (ko)
CN (1) CN103875309A (ko)
TW (1) TW201330123A (ko)
WO (1) WO2013054792A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150095670A (ko) * 2012-12-13 2015-08-21 아사히 가라스 가부시키가이샤 전자 디바이스의 제조 방법 및 유리 적층체의 제조 방법
DE112014005485T5 (de) 2013-12-02 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und deren Herstellungsverfahren
JP2015223810A (ja) * 2014-05-29 2015-12-14 旭硝子株式会社 樹脂層付き支持基板およびガラス積層体
JP2016035832A (ja) * 2014-08-01 2016-03-17 旭硝子株式会社 電子デバイスの製造方法、ガラス積層体の製造方法
CN107234803B (zh) * 2016-03-28 2019-08-30 努比亚技术有限公司 一种粘贴保护膜时的处理系统和方法
CN109270680A (zh) * 2018-10-30 2019-01-25 Gr8科技有限公司 一种电润湿显示组件的制造方法
JP7115511B2 (ja) * 2019-06-06 2022-08-09 Ａｇｃ株式会社 積層基板、電子デバイスの製造方法、および積層基板の製造方法
TWI782586B (zh) * 2021-06-22 2022-11-01 瑞儀光電股份有限公司 光學膜片、使用此光學膜片之背光模組及顯示裝置、及光學膜片之製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
AU2003275614A1 (en) * 2002-10-30 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101095293B1 (ko) * 2003-11-28 2011-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 제조 방법
KR101285442B1 (ko) * 2005-08-09 2013-07-12 아사히 가라스 가부시키가이샤 박판 유리 적층체 및 박판 유리 적층체를 이용한 표시장치의 제조 방법
JP2009186916A (ja) * 2008-02-08 2009-08-20 Asahi Glass Co Ltd 表示装置用パネルの製造方法

Also Published As

Publication number Publication date
JPWO2013054792A1 (ja) 2015-03-30
TW201330123A (zh) 2013-07-16
WO2013054792A1 (ja) 2013-04-18
CN103875309A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
JP5796449B2 (ja) 電子デバイスの製造方法、樹脂層付きキャリア基板の製造方法
JP5790392B2 (ja) 電子デバイスの製造方法
KR20140082974A (ko) 밀착성 수지층을 구비한 전자 디바이스의 제조 방법
WO2014092015A1 (ja) 電子デバイスの製造方法およびガラス積層体の製造方法
JP5024087B2 (ja) ガラス積層体、支持体付き表示装置用パネル、およびそれらの製造方法
JP5924344B2 (ja) 積層体、積層体の製造方法、および、電子デバイス用部材付きガラス基板の製造方法
JP6252490B2 (ja) ガラス積層体およびその製造方法、並びに、シリコーン樹脂層付き支持基材
KR20120098640A (ko) 유리 적층체 및 그의 제조 방법, 및 표시 패널의 제조 방법 및 그 제조 방법에 의해 얻어지는 표시 패널
JP6610563B2 (ja) ガラス積層体、電子デバイスの製造方法、ガラス積層体の製造方法、ガラス板梱包体
WO2010110087A1 (ja) 電子デバイスの製造方法
JP6927203B2 (ja) ガラス積層体およびその製造方法
WO2012060199A1 (ja) 積層体、支持板付き表示装置用パネル、表示装置用パネル、および表示装置
JP6194893B2 (ja) ガラス積層体およびその製造方法、並びに、シリコーン樹脂層付き支持基材
TWI656967B (zh) 玻璃積層體及其製造方法、電子裝置之製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid