KR20140077613A

KR20140077613A - Organic Light Emitting Diode Display

Info

Publication number: KR20140077613A
Application number: KR1020120146617A
Authority: KR
Inventors: 김상수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-14
Filing date: 2012-12-14
Publication date: 2014-06-24
Also published as: KR101974610B1

Abstract

The present invention relates to an organic light emitting diode display device. The organic light emitting diode display device according to the present invention includes a gate wire, a data wire, and a driving current wire which define a pixel region on a substrate; a thin film transistor which is formed in the pixel region; an organic light emitting diode which is formed in the pixel region and is connected to the thin film transistor; a bank which defines the light emission region of an organic light emitting diode; and a data pad and a driving current pad which are extended to the data wire and the driving current wire exposed to the outside of the bank and expose a part of an insulation layer arranged on the lower side thereof.

Description

[0001] The present invention relates to an organic light emitting diode (OLED) display,

본 발명은 유기발광 다이오드 표시장치에 관한 것이다. 특히, 본 발명은 대면적 유기발광 다이오드 표시 장치 및 제조 공정을 단순화하는 과정에서 발생할 수 있는 불량을 해소하기 위해 고안된 대면적 유기발광 다이오드 표시장치에 관한 것이다.The present invention relates to an organic light emitting diode display. In particular, the present invention relates to a large area organic light emitting diode display device and a large area organic light emitting diode display device designed to solve defects that may occur during the process of simplifying the manufacturing process.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광장치(Electro-Luminescence device, EL) 등이 있다.2. Description of the Related Art Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have been developed. Such flat panel display devices include a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an electro-luminescence device (EL) .

도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display Device: OLED)의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 표시장치의 구조를 나타내는 단면도이다.FIG. 1 is a plan view showing the structure of an organic light emitting diode display device (OLED) using a thin film transistor which is an active device according to the related art. FIG. 2 is a cross-sectional view taken along a cutting line I-I 'in FIG. 1, illustrating a structure of a conventional OLED display device.

도 1 및 2를 참조하면, 유기발광 다이오드 표시장치는 박막 트랜지스터(ST, DT) 및 박막 트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막 트랜지스터 기판, 박막 트랜지스터 기판 위에 실(FS)재를 사이에 두고 합착하는 배리어 필름(BF)을 포함한다. 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.1 and 2, the organic light emitting diode display device includes a thin film transistor (TFT) substrate having a thin film transistor (ST) and a thin film transistor (DT) and an organic light emitting diode (OLED) And a barrier film (BF) which is bonded together with a sealant (FS) interposed therebetween. The thin film transistor substrate includes a switching TFT ST, a driving TFT DT connected to the switching TFT ST, and an organic light emitting diode OLED connected to the driving TFT DT.

유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.On the glass substrate SUB, the switching TFT ST is formed at a position where the gate line GL and the data line DL cross each other. The switching TFT ST functions to select a pixel. The switching TFT ST includes a gate electrode SG, a semiconductor layer SA, a source electrode SS and a drain electrode SD which branch off from the gate line GL. The driving TFT DT serves to drive the anode electrode ANO of the pixel selected by the switching TFT ST. The driving TFT DT includes a gate electrode DG connected to the drain electrode SD of the switching TFT ST, a source electrode DS connected to the semiconductor layer DA, the driving current transfer wiring VDD, (DD). The drain electrode DD of the driving TFT DT is connected to the anode electrode ANO of the organic light emitting diode.

도 2에서는 일례로, 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였다. 이 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.In FIG. 2, a thin film transistor having a top gate structure is shown as an example. In this case, the semiconductor layer DA of the switching TFT ST and the semiconductor layer DA of the driving TFT DT are formed first on the substrate SUB, and the gate electrodes G1 and G2 are formed on the gate insulating film GI, SG, and DG are formed overlapping the center portions of the semiconductor layers SA and DA. Source electrodes SS and DS and drain electrodes SD and DD are connected to both sides of the semiconductor layers SA and DA through a contact hole. The source electrodes SS and DS and the drain electrodes SD and DD are formed on the insulating film IN covering the gate electrodes SG and DG.

또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 게이트 패드(GP)와 데이터 패드(DP)는 서로 다른 층에 형성되기 때문에 단차로 인해 불량이 발생할 수 있다. 이러한 단차 불량을 해소하기 위해 게이트 패드(GP)를 덮는 절연막(IN)을 패턴하여 게이트 패드(GP)를 노출하고, 절연막(IN) 위에 데이터 패드(DP)와 동일한 물질로 게이트 패드(GP)에 연결되는 게이트 중간 패드(GPI)를 더 형성하는 것이 바람직하다.A gate pad GP formed at one end of each gate line GL and a data pad DP formed at one end of each data line DL are formed in the outer periphery of the display region where the pixel region is disposed, A driving current pad VDP formed at one end of the current transfer wiring VDD is disposed. Since the gate pad GP and the data pad DP are formed on different layers, defects may occur due to the step difference. The gate pad GP is exposed by patterning the insulating film IN covering the gate pad GP and the gate pad GP is formed on the insulating film IN with the same material as the data pad DP It is preferable to further form a gate intermediate pad GPI to be connected.

스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고 게이트 중간 패드(GPI), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)을 패턴하여 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀이 형성된다. 한편, 게이트 중간 패드(GPI) 및 데이터 패드(GP) 부분은 완전히 노출되도록 평탄화 막(PL)을 패턴한다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.The protective film PAS is entirely coated on the substrate SUB on which the switching TFT ST and the driving TFT DT are formed. Contact holes are formed to expose the gate intermediate pad GPI, the data pad DP, the driving current pad VDP, and the drain electrode DD of the driving TFT DT. Then, a flattening film PL is applied onto the display area of the substrate SUB. The planarizing film PL is patterned to form a contact hole exposing the drain electrode DD of the driving TFT DT. On the other hand, the gate intermediate pad GPI and the data pad GP portions are patterned to completely expose the planarizing film PL. The planarization layer PL serves to uniformize the roughness of the substrate surface in order to apply the organic material constituting the organic light emitting diode in a smooth planar state.

평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 중간 패드(GPI), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에는 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BANK)가 형성된다.An anode electrode ANO is formed on the planarizing film PL in contact with the drain electrode DD of the driving TFT DT through the contact hole. The gate pad PUS is formed on the gate intermediate pad GPI, the data pad DP, and the driving current pad VDP exposed through the contact holes formed in the passivation layer PAS in the outer peripheral portion of the display region where the planarization film PL is not formed. A pad terminal GPT, a data pad terminal DPT, and a driving current pad terminal VDPT, respectively. A bank (BANK) is formed on the substrate (SUB) except for the pixel region in the display region.

상기와 같은 구조를 갖는 박막 트랜지스터 기판 위, 전체 표면에 실재(FS)를 도포하고, 실재(FS)를 매개로 하여 배리어 필름(BF)을 합착한다. 즉, 박막 트랜지스터 기판과 배리어 필름(BF)은 그 사이에 개재된 실재(FS)를 이용하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 배리어 필름(BF) 외부에 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.(FS) is applied on the entire surface of the thin film transistor substrate having the above-described structure, and the barrier film (BF) is adhered via the substance FS. In other words, it is preferable that the thin film transistor substrate and the barrier film (BF) are completely sealed and cemented by using the substance (FS) sandwiched therebetween. The gate pad GP and the gate pad terminal GPT and the data pad DP and the data pad terminal DPT are exposed to the outside of the barrier film BF and are connected to an external device through various connecting means.

이와 같이 유기발광 다이오드 표시장치는 단일 기판(SUB) 위에 박막 트랜지스터(ST, DT), 유기발광 다이오드(OLED) 및 실재(FS)를 이용한 배리어 필름(BF)까지 모든 구성 요소를 적층한 구조로 완성된다. 즉, 액정 표시 장치와 같은 다른 평판형 표시장치와 달리 하나의 기판 위에 필수 구성 요소들이 적층되어 완성된다. 따라서, 생산 수율 및 생산 비용을 절감하기 위해서는 구성 요소들을 형성하기 위한 공정을 단순화하여 마스크 공정 수를 줄이기 위한 노력이 필요하다.Thus, the organic light emitting diode display device is completed with a structure in which all the components are stacked on a single substrate SUB, including a thin film transistor ST, a light emitting diode (OLED), and a barrier film BF using a reality FS do. That is, unlike other flat panel display devices such as a liquid crystal display device, essential components are stacked on one substrate and completed. Therefore, in order to reduce the production yield and the production cost, it is necessary to simplify the process for forming the components, thereby reducing the number of mask processes.

특히, 이와 같이 하나의 기판 위에서 여러 구성 요소들을 적층 형성하는 구조에서는 마스크 공정 하나를 줄이는 것만으로도 상당한 생산성 향상을 얻을 수 있기 때문에, 마스크 공정 수를 줄이기 위한 제조 기술 개발에 힘쓰고 있다.Particularly, in the structure in which a plurality of components are stacked on one substrate, a significant productivity improvement can be obtained by reducing only one mask process. Therefore, efforts are being made to develop a manufacturing technique for reducing the number of mask processes.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로써 마스크 공정 수를 절감하여 제작한 유기발광 다이오드 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 마스크 공정 수를 절감함에 따라 발생하는 불량을 방지할 수 있는 구조를 갖는 유기발광 다이오드 표시장치를 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an organic light emitting diode display device which is manufactured by reducing the number of mask processes as a solution to the problems of the prior art. It is another object of the present invention to provide an organic light emitting diode display device having a structure capable of preventing defects caused by reduction in the number of mask processes.

상기 목적을 달성하기 위하여, 본 발명에 의한 유기발광 다이오드 표시장치는, 기판 위에서 화소 영역을 정의하는 게이트 배선, 데이터 배선 및 구동 전류 배선; 상기 화소 영역 내에 형성된 박막 트랜지스터; 상기 화소 영역 내에 형성되고, 상기 박막 트랜지스터에 연결된 유기발광 다이오드; 상기 유기발광 다이오드의 발광 영역을 정의하도록 형성된 뱅크; 그리고 상기 뱅크 외부로 노출된 상기 데이터 배선 및 상기 구동 전류 배선에 연장되며, 하부에 배치된 절연막 일부를 노출하는 데이터 패드 및 구동 전류 패드를 포함한다.According to an aspect of the present invention, there is provided an organic light emitting diode display device including: a gate line, a data line, and a drive current line for defining a pixel region on a substrate; A thin film transistor formed in the pixel region; An organic light emitting diode formed in the pixel region and connected to the thin film transistor; A bank formed to define a light emitting region of the organic light emitting diode; And a data pad and a driving current pad extending to the data wiring and the driving current wiring exposed to the outside of the bank and exposing a part of the insulating film disposed below.

상기 뱅크 외부로 노출된 상기 데이터 패드 및 상기 구동 전류 패드는 메쉬 구조로 패턴되어 상기 절연막의 일부를 노출하는 것을 특징으로 한다.And the data pad and the driving current pad exposed to the outside of the bank are patterned with a mesh structure to expose a part of the insulating film.

상기 데이터 배선 및 상기 구동 전류 배선 중 상기 뱅크 외부로 노출된 일부는 메쉬 구조로 패턴되어, 하부에 배치된 상기 절연막 일부를 노출하는 것을 특징으로 한다.A portion of the data line and the driving current line exposed outside the bank is patterned with a mesh structure to expose a part of the insulating film disposed below.

상기 박막 트랜지스터, 상기 데이터 배선 및 상기 구동 전류 배선 위 도포된 평탄화 막을 더 포함하고, 상기 데이터 배선 및 상기 구동 전류 배선 중 상기 평탄화 막 외부로 노출된 일부는 메쉬 구조로 패턴되어, 하부에 배치된 상기 절연막 일부를 노출하는 것을 특징으로 한다.And a planarizing film formed on the thin film transistor, the data line, and the driving current line, wherein a part of the data line and the driving current line exposed to the outside of the planarizing film is patterned in a mesh structure, And exposing a part of the insulating film.

상기 박막 트랜지스터는, 상기 게이트 배선과 상기 데이터 배선에 연결된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터의 드레인 전극과 상기 구동 전류 배선사이에 연결된 구동 박막 트랜지스터를 더 포함하고, 상기 구동 박막 트랜지스터의 드레인 전극은 상기 유기발광 다이오드에 연결된 것을 특징으로 한다.The thin film transistor includes: a switching thin film transistor connected to the gate wiring and the data wiring; And a driving thin film transistor connected between the drain electrode of the switching thin film transistor and the driving current wiring, wherein a drain electrode of the driving thin film transistor is connected to the organic light emitting diode.

상기 유기발광 다이오드는, 상기 구동 박막 트랜지스터의 상기 드레인 전극에 연결된 제1 전극; 상기 제1 전극 위에 도포된 유기발광층; 그리고 상기 유기발광층 위에 형성된 캐소드 전극을 포함하는 것을 특징으로 한다.Wherein the organic light emitting diode comprises: a first electrode connected to the drain electrode of the driving thin film transistor; An organic light emitting layer coated on the first electrode; And a cathode electrode formed on the organic light emitting layer.

상기 데이터 패드 위에 형성된 데이터 패드 단자를 더 포함하는 것을 특징으로 한다.And a data pad terminal formed on the data pad.

본 발명에 의한 유기발광 다이오드 표시장치는, 보호막을 삭제하였다. 따라서, 보호막을 패턴하여 패드나 전극부를 노출하는 콘택홀 형성을 위한 마스크 공정을 줄일 수 있다. 또한, 보호막을 삭제함으로써 노출된 금속층을 메쉬(mesh) 구조를 갖도록 패턴함으로써, 이후 도포되는 유기층 사이의 접촉 불량을 방지할 수 있다. 본 발명에 의한 유기발광 다이오드 표시장치는 마스크 수를 줄이는 공정에서 발생할 수 있는 불량을 방지하는 구조를 갖는다.In the organic light emitting diode display device according to the present invention, a protective film is removed. Therefore, the mask process for forming the contact hole exposing the pads and the electrode portions can be reduced by patterning the protective film. Further, by deleting the protective film, the exposed metal layer is patterned so as to have a mesh structure, whereby it is possible to prevent contact failure between organic layers to be subsequently applied. The organic light emitting diode display device according to the present invention has a structure for preventing defects that may occur in the process of reducing the number of masks.

도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 3은 본 발명에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명의 제1 실시 예에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 5는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명의 제2 실시 예에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 6a는 보호막을 삭제한 방법에 의한 유기발광 다이오드 표시장치의 패드 부 구조를 나타내는 확대 단면도.
도 6b는 본 발명의 제2 실시 예에 의한 유기발광 다이오드 표시장치의 패드부 구조를 나타내는 확대 단면도.1 is a plan view showing a structure of an organic light emitting diode display device using a thin film transistor which is an active device according to the related art.
FIG. 2 is a cross-sectional view taken along a cutting line I-I 'in FIG. 1, showing a structure of a conventional organic light emitting diode display device. FIG.
3 is a plan view showing the structure of an organic light emitting diode display device using a thin film transistor which is an active element according to the present invention.
FIG. 4 is a cross-sectional view cut along a cutting line II-II 'in FIG. 3, showing a structure of an organic light emitting diode display device according to a first embodiment of the present invention.
FIG. 5 is a cross-sectional view cut along a cutting line II-II 'in FIG. 3, showing a structure of an organic light emitting diode display device according to a second embodiment of the present invention.
6A is an enlarged cross-sectional view showing a pad structure of an organic light emitting diode display device by a method in which a protective film is removed.
FIG. 6B is an enlarged cross-sectional view illustrating a pad structure of an organic light emitting diode display device according to a second embodiment of the present invention; FIG.

이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지된 내용 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

이하, 도 3 및 4를 참조하여 본 발명의 제1 실시 에에 대하여 설명한다. 도 3은 본 발명에 의한 능동소자인 박막 트랜지스터를 이용한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다. 본 발명의 주요 특징이 보호막을 삭제하는 구조를 갖는다. 따라서, 평면도에서는 본 발명의 특징이 확연하게 드러나지 않을 수 있다. 그러므로 도 3은 종래 기술에 의한 도 1과 거의 동일하다. 도 4는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명의 제1 실시 예에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.Hereinafter, the first embodiment of the present invention will be described with reference to Figs. 3 and 4. Fig. 3 is a plan view showing a structure of an organic light emitting diode display device using a thin film transistor which is an active element according to the present invention. The main feature of the present invention is that it has a structure to remove the protective film. Therefore, the features of the present invention may not be evident in the plan view. Therefore, Fig. 3 is almost the same as Fig. 1 according to the prior art. FIG. 4 is a cross-sectional view cut along a cutting line II-II 'in FIG. 3, illustrating a structure of an organic light emitting diode display device according to a first embodiment of the present invention.

도 3 및 4를 참조하면, 본 발명의 제1 실시 예에 의한 유기발광 다이오드 표시장치는, 박막 트랜지스터(ST, DT) 및 박막 트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막 트랜지스터 기판, 박막 트랜지스터 기판 위에 실(FS)재를 사이에 두고 합착하는 배리어 필름(BF)을 포함한다. 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.3 and 4, the organic light emitting diode display according to the first embodiment of the present invention includes an organic light emitting diode OLED driven by a thin film transistor ST and a thin film transistor DT, , And a barrier film (BF) for bonding the thin film transistor substrate to the thin film transistor substrate with a sealant (FS) interposed therebetween. The thin film transistor substrate includes a switching TFT ST, a driving TFT DT connected to the switching TFT ST, and an organic light emitting diode OLED connected to the driving TFT DT.

도 4에서는 일례로, 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였다. 이 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.In FIG. 4, a thin film transistor having a top gate structure is shown as an example. In this case, the semiconductor layer DA of the switching TFT ST and the semiconductor layer DA of the driving TFT DT are formed first on the substrate SUB, and the gate electrodes G1 and G2 are formed on the gate insulating film GI, SG, and DG are formed overlapping the center portions of the semiconductor layers SA and DA. Source electrodes SS and DS and drain electrodes SD and DD are connected to both sides of the semiconductor layers SA and DA through a contact hole. The source electrodes SS and DS and the drain electrodes SD and DD are formed on the insulating film IN covering the gate electrodes SG and DG.

본 발명의 제1 실시 예에서는, 마스크 공정 수를 줄이기 위해, 스위칭 TFT(ST)와 구동 TFT(DT), 그리고 게이트 중간 패드(GPI)와 데이터 패드(DP)가 완성된 기판(SUB) 위에 보호막을 도포하지 않는다. 따라서, 게이트 중간 패드(GPI), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들을 형성하기 위한 마스크 공정이 필요 없다. 그 결과, 제조 시간을 단축하고, 제조 비용을 절감함으로써 생산성을 향상할 수 있다.In the first embodiment of the present invention, in order to reduce the number of mask processes, on the substrate SUB on which the switching TFT ST, the driving TFT DT, the gate intermediate pad GPI and the data pad DP are completed, . Hence, there is no need for a mask process for forming contact holes exposing the gate intermediate pad GPI, the data pad DP, the driving current pad VDP, and the drain electrode DD of the driving TFT DT. As a result, the productivity can be improved by shortening the manufacturing time and reducing the manufacturing cost.

그리고 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)을 패턴하여 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀이 형성된다. 한편, 게이트 중간 패드(GPI) 및 데이터 패드(GP) 부분은 완전히 노출되도록 평탄화 막(PL)을 패턴한다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.Then, a flattening film PL is applied onto the display area of the substrate SUB. The planarizing film PL is patterned to form a contact hole exposing the drain electrode DD of the driving TFT DT. On the other hand, the gate intermediate pad GPI and the data pad GP portions are patterned to completely expose the planarizing film PL. The planarization layer PL serves to uniformize the roughness of the substrate surface in order to apply the organic material constituting the organic light emitting diode in a smooth planar state.

평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서는 노출된 게이트 중간 패드(GPI), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에는 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)들을 애노드 전극(ANO) 물질로 덮는 것이 바람직하다.An anode electrode ANO is formed on the planarizing film PL in contact with the drain electrode DD of the driving TFT DT through the contact hole. A gate pad terminal GPT and a data pad terminal DPT are formed on the exposed gate intermediate pad GPI, the data pad DP and the driving current pad VDP in the outer peripheral portion of the display region where the planarization film PL is not formed. ) And the driving current pad terminals (VDPT) with the anode electrode (ANO) material.

이후에, 뱅크(BANK) 물질을 도포하고 패드부를 노출하도록 패턴하는데, 뱅크(BANK) 물질이 노출된 게이트 중간 패드(GPI), 데이터 패드(DP) 그리고 구동 전류 패드(VDP)와 직접 접촉하게 된다. 특히, 패드 부분하고만 접촉하는 것이 아니고, 패드에서 연장된 배선들하고도 접촉하게 된다.The BANK material is then in direct contact with the exposed gate intermediate pad GPI, the data pad DP, and the drive current pad VDP, in order to apply the BANK material and expose the pad portion . In particular, not only the pad portion but also the wirings extending from the pad are brought into contact with each other.

뱅크(BANK) 물질로 사용하는 폴리이미드(polyimide)는 몰리브덴-티타늄(MoTi) 또는 구리(Cu)를 포함하는 데이터 금속 물질과의 접촉성이 좋지 않다. 따라서, 나중에 패턴하여 제거되더라도, 패드 부분에 도포된 뱅크(BANK) 물질은 데이터 금속 물질 사이에서 도포 불량, 들뜸 및/또는 얼룩이 발생할 수 있고, 이 도포 불량, 들뜸 및/또는 얼룩은 표시 영역에까지 영향을 줄 수 있다. 즉, 뱅크(BANK)와 평탄화 막(PL) 사이에는 접촉 문제가 없지만, 패드 영역에서 발생한 도포 불량, 들뜸 및/또는 얼룩 현상이 표시 영역으로 전파되어 뱅크(BANK)와 평탄화 막(PL) 사이에도 유기박막 접착 불량 및 표시 품질 불량이 발생할 수 있다.The polyimide used as the bank material has poor contact with data metal materials including molybdenum-titanium (MoTi) or copper (Cu). Therefore, even if the pattern is removed later, the bank material applied to the pad portion may cause poor coating, lifting and / or staining between the data metal materials, and this poor coating, lifting and / . That is, there is no contact problem between the bank BANK and the planarizing film PL, but there is no contact problem between the bank BANK and the planarizing film PL, and the coating failure, lifting and / Poor adhesion of the organic thin film and poor display quality may occur.

이러한 문제를 해결하기 위해, 본 발명의 제1 실시 예에서는, 비 표시 영역에 배치된 데이터 금속 물질로 형성된 배선 및 패드들을 애노드 전극(ANO) 물질로 덮는다. 제1 실시 예에서의 애노드 전극(ANO) 물질은, 하부층은 Indium Tin Oxide와 같은 투명 도전층(ITO)이고 상부층은 은 98%를 포함하는 은 합금층(Ag)이 적층된 구조를 갖는다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BANK)가 형성된다.In order to solve this problem, in the first embodiment of the present invention, the wiring and pads formed of the data metal material disposed in the non-display area are covered with the anode electrode (ANO) material. The anode electrode (ANO) material in the first embodiment has a structure in which the lower layer is a transparent conductive layer (ITO) such as Indium Tin Oxide and the upper layer is a layered silver alloy layer (Ag) containing 98% silver. A bank (BANK) is formed on the substrate (SUB) except for the pixel region in the display region.

뱅크(BANK)가 형성된 기판 위에 유기발광층(OLE)을 도포한다. 그리고 유기발광층(OLE) 위에 캐소드 전극(CAT)을 도포한다. 유기발광층(OLE)이 적, 녹, 청 중 어느 한 색상을 발현하는 물질일 경우에는 유기발광층(OLE)은 뱅크(BANK)에 의해 정의된 발광 영역 내에 형성하는 것이 바람직하다. 또한, 유기발광층(OLE)이 백색광을 발현하는 물질인 경우에는 기판(SUB) 전체 면에 도포할 수도 있다. 이 경우, 캐소드 전극(CAT)도 뱅크(BANK)가 형성된 영역 전체에 걸쳐 도포하는 것이 바람직하다. 이로써, 구동 박막 트랜지스터(DT)에 연결된, 애노드 전극(ANO), 유기발광층(OLE) 및 캐소드 전극(CAT)이 적층된 유기발광 다이오드(OLED)가 완성된다.An organic light emitting layer (OLE) is coated on a substrate on which a bank (BANK) is formed. Then, a cathode electrode (CAT) is coated on the organic light emitting layer (OLE). When the organic light emitting layer (OLE) is a material that emits red, green or blue light, the organic light emitting layer (OLE) is preferably formed in the light emitting region defined by the bank (BANK). When the organic light emitting layer (OLE) is a substance that emits white light, it may be applied to the entire surface of the substrate (SUB). In this case, it is preferable that the cathode electrode CAT is also applied over the entire region where the bank BANK is formed. This completes the organic light emitting diode OLED in which the anode electrode ANO, the organic light emitting layer OLE and the cathode electrode CAT are laminated, which is connected to the driving thin film transistor DT.

상기와 같은 구조를 갖는 박막 트랜지스터 기판 위의, 전체 표면에 실재(FS)를 도포하고, 실재(FS)를 매개로 하여 배리어 필름(BF)을 합착한다. 즉, 박막 트랜지스터 기판과 배리어 필름(BF)은 그 사이에 개재된 실재(FS)를 이용하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 배리어 필름(BF) 외부에 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.(FS) is applied to the entire surface of the thin film transistor substrate having the above-described structure, and the barrier film (BF) is adhered via the substance FS. In other words, it is preferable that the thin film transistor substrate and the barrier film (BF) are completely sealed and cemented by using the substance (FS) sandwiched therebetween. The gate pad GP and the gate pad terminal GPT and the data pad DP and the data pad terminal DPT are exposed to the outside of the barrier film BF and are connected to an external device through various connecting means.

특히, 제1 실시 예에서는 보호막을 구비하지 않음으로 하여, 보호막을 패턴하기 위한 마스크 고정이 삭제된다. 또한, 보호막이 삭제됨으로 하여 발생할 수 있는 데이터 금속 물질 위에 도포되는 유기막과의 낮은 접촉력으로 인해 발생할 수 있는 코팅 얼룩을 방지할 수 있다. 이를 위해, 데이터 금속 물질을 애노드 전극 물질로 덮는다.
Particularly, in the first embodiment, the mask fixing for patterning the protective film is eliminated without providing a protective film. In addition, it is possible to prevent coating unevenness that may occur due to a low contact force with the organic film applied on the data metal material, which may be caused by the removal of the protective film. To this end, the data metal material is covered with the anode electrode material.

하지만, 제1 실시 예의 경우와 같이 애노드 전극(ANO)에 은 합금층(Ag)을 포함하는 경우, 노출된 은 합금층(Ag)의 부식으로 인해 다른 문제가 발생할 수 있다. 예를 들어, 도 4를 참조하면, 상층에 노출된 은 합금층(Ag)에서 부식이 발생하고, 이 부식은 표시 영역으로 연장된 배선을 따라 전파되어 불량을 야기할 수 있다.However, when the anode electrode ANO includes the silver alloy layer (Ag) as in the case of the first embodiment, other problems may occur due to corrosion of the exposed silver alloy layer (Ag). For example, referring to FIG. 4, corrosion occurs in the silver alloy layer (Ag) exposed in the upper layer, and this corrosion may propagate along the wiring extended to the display area, resulting in defects.

이하, 도 5를 참조하여 본 발명의 제2 실시 예를 설명한다. 도 5는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명의 제2 실시 예에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.Hereinafter, a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view cut along a perforated line II-II 'in FIG. 3, illustrating a structure of an organic light emitting diode display device according to a second embodiment of the present invention.

본 발명의 제2 실시 예에 의한 유기발광 다이오드 표시장치는 거의 모든 구성 요소들이 제1 실시 예의 것과 동일하다. 따라서, 동일한 부분에 대한 내용은 중복된 것으로 여기서 따로 설명하지 않는다.The organic light emitting diode display according to the second embodiment of the present invention has substantially the same components as those of the first embodiment. Therefore, the same parts are duplicated and are not separately described here.

차이가 있다면, 보호막이 삭제됨으로 하여 노출된 데이터 금속층의 구조에 있다. 제2 실시 예에서는 데이터 금속층을 패턴할 때, 특히 뱅크(BANK)와 접촉하는 부분이 메쉬 구조를 갖도록 패턴하는 것을 특징으로 한다. 따라서, 데이터 금속층 하부에 배치된 절연막(IN)이 일부 노출되도록 한다. 그 결과, 데이터 금속층 위에 뱅크(BANK)를 도포할 때 뱅크(BANK) 물질은 메쉬 구조에 의해 데이터 금속층 사이로 노출된 절연막(IN)과 접촉한다. 따라서, 뱅크(BANK) 물질과 데이터 금속층 사이에서의 접촉력이 증가하여 도포 불량, 들뜸 및/또는 얼룩이 발생하지 않는다.If there is a difference, the protective film is erased and is in the structure of the exposed data metal layer. In the second embodiment, the data metal layer is patterned such that a portion in contact with the bank (BANK) has a mesh structure. Thus, the insulating film IN disposed under the data metal layer is partially exposed. As a result, when the bank (BANK) is applied on the data metal layer, the bank (BANK) material contacts the insulating film (IN) exposed between the data metal layers by the mesh structure. Therefore, the contact force between the bank material and the data metal layer increases, so that defective coating, lifting and / or smudging does not occur.

제2 실시 예에서는, 게이트 중간 단자(GPI) 및 데이터 패드(DP) 위에 애노드 전극(ANO) 물질로 게이트 패드 단자 및 데이터 패드 단자를 형성하지 않는다. 도면으로 도시하지 않았지만, 패드 단자들이 필요한 경우, 캐소드 전극(CAT) 물질을 이용하여 게이트 중간 단자(GPI) 및 데이터 패드(DP) 위에 게이트 패드 단자와 데이터 패드 단자를 더 형성할 수 있다.In the second embodiment, the gate pad terminal and the data pad terminal are not formed by the anode electrode (ANO) material on the gate intermediate terminal GPI and the data pad DP. Although not shown in the drawing, when pad terminals are required, a gate pad terminal and a data pad terminal can be further formed on the gate intermediate terminal GPI and the data pad DP using a cathode electrode (CAT) material.

이하, 도 6a 및 6b를 더 참조하여, 본 발명의 제2 실시 예에 의한 메쉬 구조의 특징에 대하여 비교 설명한다. 도 6a는 보호막을 삭제한 방법에 의한 유기발광 다이오드 표시장치의 패드 부 구조를 나타내는 확대 단면도이다. 도 6b는 본 발명의 제2 실시 예에 의한 유기발광 다이오드 표시장치의 패드부 구조를 나타내는 확대 단면도이다.Hereinafter, the characteristics of the mesh structure according to the second embodiment of the present invention will be described with reference to FIGS. 6A and 6B. 6A is an enlarged cross-sectional view showing a structure of a pad portion of an organic light emitting diode display device by a method in which a protective film is removed. 6B is an enlarged cross-sectional view illustrating a pad structure of an organic light emitting diode display according to a second embodiment of the present invention.

도 6a를 참조하면, 보호막이 삭제되어 절연막(IN) 위에 형성되는 데이터 금속 물질인 몰리브덴-티타늄(MoTi) 또는 구리(Cu)를 포함하는 게이트 중간 패드(GPI)와 데이터 패드(DP)가 노출된 구조를 갖는다. 이 상태에서 평탄화 막(PI) 및/또는 뱅크(BANK)를 도포하면, 데이터 금속 물질과의 계면 접착력이 떨어지기 때문에 도포 불량, 들뜸 및/또는 얼룩이 발생할 수 있다.6A, a gate intermediate pad GPI including molybdenum-titanium (MoTi) or copper (Cu), which is a data metal material formed on a dielectric layer IN with a protective layer removed, and a data pad DP are exposed Structure. If the planarizing film (PI) and / or the bank (BANK) is coated in this state, the interfacial adhesion with the data metal material is deteriorated, and coating failure, lifting and / or smearing may occur.

예를 들어, 평탄화 막(PI)을 패턴한 후, 뱅크(BANK) 물질인 폴리이미드(PI)를 기판(SUB) 전체에 도포한다. 그러면, 노출된 데이터 패드(DP)가 폴리이미드(PI)와 접촉하는데, 이 사이에서의 접촉력이 좋지 않기 때문에 도포 불량, 들뜸 및/또는 얼룩이 발생할 수 있다. 이러한 불량은 뱅크(BANK)와 평탄화 막(PL)이 접촉하는 표시 영역 부분에까지 연장되어 영향을 줄 수 있다. 따라서, 점선에 표시한 부분처럼 뱅크(BANK)를 패턴한 후에도, 뱅크(BANK)와 평탄화 막(PL) 사이의 도포 불량, 들뜸 및/또는 얼룩이 유지되고, 이는 표시 장치 전체의 불량을 야기할 수 있다.For example, after the planarization film PI is patterned, polyimide (PI), which is a bank material, is applied to the entire substrate SUB. Then, the exposed data pad DP is in contact with the polyimide (PI), and the contact force between the exposed data pad and the polyimide (PI) is not good, so that poor coating, lifting and / or smearing may occur. Such defects may extend to a portion of the display region where the bank BANK and the flattening film PL are in contact with each other and may affect the display region portion. Therefore, even after the bank BANK is patterned like the portion indicated by the dotted line, the coating failure, lifting and / or unevenness between the bank BANK and the planarizing film PL is maintained, have.

이를 방지하기 위해 본 발명의 제2 실시 예에서는 데이터 금속 물질을 도포하고 패턴하여, 소스 전극(SS, DS), 드레인 전극(SD, DD), 데이터 배선(DL), 데이터 패드(DP), 구동 전류 배선(VDD), 구동 전류 패드(VDP) 및 게이트 중간 패드(GPI)를 패턴할 때, 패드 영역에 배치되는 부분이 메쉬 구조를 갖도록 다수개의 오픈 홀들을 형성한다.In order to prevent this, in the second embodiment of the present invention, a data metal material is applied and patterned to form source electrodes SS, DS, drain electrodes SD, DD, data lines DL, data pads DP, When patterning the current wiring VDD, the driving current pad VDP and the gate intermediate pad GPI, a plurality of open holes are formed so that a portion disposed in the pad region has a mesh structure.

예를 들어, 도 6b에서 도시한 바와 같이, 데이터 배선(DL) 및 데이터 패드(DP)를 패턴할 때, 비 표시 영역에 배치되는 데이터 배선(DL)과 데이터 패드(DP)가 메쉬 형상을 갖도록 패턴한다. 그러면, 이 부분에서는 데이터 배선(DL)과 데이터 패드(DP)의 하부에 도포된 절연막(IN)의 일부가 노출된다. 따라서, 이후에 평탄화 막(PI)를 도포할 때, 노출된 절연막(IN)과 평탄화 막(PI)이 접촉함으로 하여, 패드 부에서 평탄화 막(PI)의 접촉력이 우수한 상태를 유지할 수 있다.For example, as shown in FIG. 6B, when the data line DL and the data pad DP are patterned, the data line DL and the data pad DP arranged in the non-display region have a mesh shape Pattern. Then, at this portion, a part of the insulating film IN applied to the lower portion of the data line DL and the data pad DP is exposed. Therefore, when the planarizing film PI is subsequently applied, the exposed insulating film IN and the planarizing film PI are brought into contact with each other, so that the state of excellent contact force of the planarizing film PI in the pad portion can be maintained.

또한, 평탄화 막(PI) 패턴 후에, 뱅크(BANK) 물질인 폴리이미드(PI)를 도포할 때에도, 데이터 배선(DL) 및 데이터 패드(DP)의 메쉬 구조를 통해 노출된 절연막(IN)과 폴리이미드(PI)가 접촉함으로써, 패드 부에서 폴리이미드(PI)의 접촉력이 우수한 상태를 유지할 수 있다. 따라서, 비 표시 영역에서 폴리이미드(PI)와 데이터 금속 사이에서의 도포 불량, 들뜸 및/또는 얼룩이 발생하지 않는다. 이후, 뱅크(BANK)를 패턴하더라도, 표시 영역 내에 있는 뱅크(BANK)와 평탄화 막(PI) 사이에서 어떠한 표시 품질 불량도 발생하지 않는다.When the polyimide PI which is a bank material is applied after the planarization film (PI) pattern, the insulating film IN exposed through the mesh structure of the data line DL and the data pad DP, By the contact of the mid (PI), it is possible to maintain a state in which the contact force of the polyimide (PI) is excellent in the pad portion. Therefore, coating failure, lifting and / or smudging do not occur between the polyimide (PI) and the data metal in the non-display area. Thereafter, even if the bank BANK is patterned, no display quality defect occurs between the bank BANK and the planarizing film PI in the display area.

도 5 및 도 6b에서 데이터 패드(DP)의 단면이 끊어진 형상으로 표현하였는데, 이 부분이 오픈 홀이 형성된 부분으로 메쉬 형상으로 패턴된 부분을 나타낸다. 도 5에서는 패드 부분에만 메쉬 구조를 형성하였지만, 뱅크(BANK) 및 평탄화 막(PI)과 접촉하는 배선 부분에도 메쉬 구조를 갖도록 오픈 홀들을 형성하는 것이 더 바람직하다.
In FIGS. 5 and 6B, the data pad DP is shown as having a cut-away cross section, and this portion represents a portion where the open hole is formed and which is patterned in a mesh shape. Although the mesh structure is formed only in the pad portion in Fig. 5, it is more preferable to form the open holes so as to have the mesh structure also in the wiring portion contacting the bank (BANK) and the planarizing film (PI).

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the present invention should not be limited to the details described in the detailed description, but should be defined by the claims.

ST: 스위칭 TFT DT: 구동 TFT
SG: 스위칭 TFT 게이트 전극 DG: 구동 TFT 게이트 전극
SS: 스위칭 TFT 소스 전극 DS: 구동 TFT 소스 전극
SD: 스위칭 TFT 드레인 전극 DD: 구동 TFT 드레인 전극
SA: 스위칭 TFT 반도체 층 DA: 구동 TFT 반도체 층
GL: 게이트 배선 DL: 데이터 배선
VDD: 구동 전류 배선 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 VDP: 구동 전류 패드
VDPT: 구동 전류 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 VPH: 구동 전류 패드 콘택홀
GI: 게이트 절연막 IN: 절연막
PAS: 보호막 PL: 평탄화 막
OL: 유기막 OLED: 유기발광 다이오드
FS: 실 BF: 배리어 필름
BANK: 뱅크ST: switching TFT DT: driving TFT
SG: switching TFT gate electrode DG: driving TFT gate electrode
SS: switching TFT source electrode DS: driving TFT source electrode
SD: switching TFT drain electrode DD: driving TFT drain electrode
SA: switching TFT semiconductor layer DA: driving TFT semiconductor layer
GL: gate wiring DL: data wiring
VDD: Drive current wiring GP: Gate pad
DP: Data pad GPT: Gate pad terminal
DPT: Data pad terminal VDP: Drive current pad
VDPT: driving current pad terminal GPH: gate pad contact hole
DPH: Data pad contact hole VPH: Drive current pad contact hole
GI: Gate insulating film IN: Insulating film
PAS: protective film PL: planarization film
OL: organic film OLED: organic light emitting diode
FS: yarn BF: barrier film
BANK: Bank

Claims

A gate wiring, a data wiring, and a drive current wiring defining a pixel region on a substrate;
A thin film transistor formed in the pixel region;
An organic light emitting diode formed in the pixel region and connected to the thin film transistor;
A bank formed to define a light emitting region of the organic light emitting diode; And
And a data pad and a driving current pad extending to the data line and the driving current line exposed to the outside of the bank and exposing a part of the insulating film disposed at a lower portion of the organic light emitting diode display.

The method according to claim 1,
Wherein the data pad and the driving current pad exposed to the outside of the bank are patterned in a mesh structure to expose a part of the insulating film.

The method according to claim 1,
Wherein a part of the data line and the driving current line exposed to the outside of the bank is patterned in a mesh structure to expose a part of the insulating film disposed at a lower portion thereof.

The method of claim 3,
Further comprising a flattening film coated on the thin film transistor, the data wiring, and the driving current wiring,
Wherein part of the data line and the driving current line exposed to the outside of the planarizing film is patterned in a mesh structure to expose a part of the insulating film disposed at a lower portion thereof.

The method according to claim 1,
The thin-
A switching thin film transistor connected to the gate wiring and the data wiring;
And a driving thin film transistor connected between the drain electrode of the switching thin film transistor and the driving current wiring,
And the drain electrode of the driving thin film transistor is connected to the organic light emitting diode.

6. The method of claim 5,
The organic light emitting diode includes:
A first electrode connected to the drain electrode of the driving thin film transistor;
An organic light emitting layer coated on the first electrode; And
And a cathode electrode formed on the organic light emitting layer.

The method according to claim 1,
And a data pad terminal formed on the data pad.