KR20140069062A - 기판 상에 증착된 활성 유기층의 구조화 공정 - Google Patents

기판 상에 증착된 활성 유기층의 구조화 공정 Download PDF

Info

Publication number
KR20140069062A
KR20140069062A KR1020147008328A KR20147008328A KR20140069062A KR 20140069062 A KR20140069062 A KR 20140069062A KR 1020147008328 A KR1020147008328 A KR 1020147008328A KR 20147008328 A KR20147008328 A KR 20147008328A KR 20140069062 A KR20140069062 A KR 20140069062A
Authority
KR
South Korea
Prior art keywords
layer
structuring
sacrificial layer
pattern
organic layer
Prior art date
Application number
KR1020147008328A
Other languages
English (en)
Inventor
마리 이츠-맨
시무 샤허룩
Original Assignee
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Publication of KR20140069062A publication Critical patent/KR20140069062A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른, 기판(2) 상에 증착된 활성 유기층(1)을 구조화시키는 방법은,
- 하나 이상의 레지스트로 이루어진 희생층(4)을 포토리소그래피에 의해 기판(2) 상에 증착시키는 단계,
- 하나 이상의 패턴(5)을 희생층(4)의 내부에 생성하는 단계,
- 활성 유기층(1)을 희생층(4) 상에 및 상기 패턴(5) 중에 증착시키는 단계,
- 유기 중합체로 이루어지는 보호층(3)을 활성층(1) 상에 및 상기 레지스트 희생층(4)의 패턴 중에 증착시키는 단계,
- 상기 희생층을, 이 층을 형성하는 수지 상에 용매를 방출시켜 제거하는 단계, 및
- 보호층(3)을 형성하는 중합체를 용매 중에서 용해시켜 보호층(3)을 제거하는 단계를 포함한다.

Description

기판 상에 증착된 활성 유기층의 구조화 공정{PROCESS OF STRUCTURING AN ACTIVE ORGANIC LAYER DEPOSITED ON A SUBSTRATE}
본 발명은 소위 유기 전자 부품, 및 더욱 특별하게는 전자 부품 등의 형성 시에 활성 유기층의 국재성(局在性)으로 인한 문제에 관한 것이다. 본 발명은 더욱 구체적으로 유기 다이오드의 제작 시에 기판 상에 증착된 활성 유기층을 구조화시키는 방법 및 상기 활성층을 화학적으로 에칭시키는 단계에 관한 것이다.
마이크로전자기술, 즉 마이크로미터 스케일의 전자 부품 분야에서, 처음에는 규소 또는 비화갈륨(GaAs)과 같은 무기 물질로부터 특히 전자 부품의 소위 활성층을 형성하도록 전자 부품이 개발되었는데, 이것들은 상기 무기층의 스택으로 형성되었다.
이러한 무기 전자 부품은 제작 비용이 고가이고, 강성이고, 이에 따라 깨지기 쉽고, 소정의 용도에서 사용하는 것은 불가능하다는 단점을 갖는다.
그리하여, 현재 전자 부품의 활성층은 예를 들어 대규모로 제조하는 것이 용이하고, 우수한 기계적 및/또는 열적 거동을 지니며, 가요성 구조를 가지며, 재활용이 용이한 이점을 갖는, 예를 들어 중합체와 같은 유기 물질로 더욱 자주 제조되고 있다. 또한, 중합체가 용매에 용해되고, 이것들이 특히 스핀 코팅, 잉크젯 증착 또는 실크-스크리닝 증착과 같은 저비용 및 용이 이행성의 증착 방법으로 하나의 층에 증착되는 것이 유리하다.
이러한 이유 때문에, 소위 OLED 또는 유기 발광 다이오드(Organic Light-Emitting Diodes)계 또는 소위 OTFT 또는 유기 박막 트랜지스터(Organic Thin-Film Transistors)계 디스플레이가 지금 통상적으로 활용되고 있다. 이러한 전자 부품은 통상적으로 유기층 및/또는 무기층의 스택으로 형성되는데, 여기서 소위 활성층이 유기 물질로 구성된다.
그러나, 특히 유기 다이오드의 형성 시에, 유기 활성층의 매우 균질한 증착을 필요로 하는 유기층 및/또는 무기층의 스택에서는 다수의 문제를 유발하며, 유기 다이오드에서의 층들의 스택에는 다음과 같은 것이 있다: 유리, 플라스틱, 규소 등으로 이루어진 기판; 인듐-주석 산화물(indium-tin oxide) 또는 ITO, 금속, 전도성 중합체 등으로 이루어진 소위 국부 전도층; 예를 들어 폴리(3,4-에틸렌디옥시티오펜) 폴리(스티렌설포네이트) 또는 PEDOT:PSS로 이루어진 소위 인젝터(injector) 층; 벌크 이종접합이라 불리우는 n- 및 p-유형 반도체 혼합물로 이루어진 활성층; 및 예를 들어 금속 또는 전도성 중합체로 이루어진 국부 전도층.
사실상, 유기 다이오드의 제조 시에, 활성 유기층의 증착이 결정적인 단계이다. 상기와 같은 유기층은 매우 균질해야만 하며, 다이오드의 두 개의 전도층 간에 누전을 유발할 수 있는 어떠한 결함도 없어야 한다. 활성 유기층은 통상적으로 스핀 코팅 방법에 의해 증착되어 필름-형성 증착물을 제공한다. 그러나, 스핀 코팅으로 활성 유기층이 구조화될 수는 없다. 상기 활성층을 구조화시키기 위하여, 기판의 증착 후에, 직접 에칭이라고도 불리우는 감법 에칭 및 리프트-오프를 비롯한 여러 기술이 사용된다.
예를 들어 도 1에 도시된 감법 에칭은 단계 1a에서 기판(2) 상에 활성층(1)을 증착시킨 후, 단계 1b 동안에 예를 들어 잉크젯 또는 실크-스크리닝과 같은 임의 적절한 수단에 의해 활성층(1) 상에 중합체(3)를 국부적으로 증착시키는 단계를 포함하며, 상기 중합체(3)는 예를 들어 상표명 CYTOP®로 시판되는 플루오로중합체이다. 이어서, 단계 1c에서 중합체로 피복되지 않은 활성층(1)의 일부를 자일렌, 클로로벤젠, 테트랄린, 톨루엔 등과 같은 용매의 도포에 의해 화학적으로 에칭시키며, 그 후 중합체를 예를 들어 퍼플루오로트리부틸아민(FC43)과 같은, 활성층(1)을 에칭하지 않는 용매를 사용하여 스트립핑(stripping), 즉 용해시킨다.
상기와 같은 감법 에칭은 특히 문헌 WO 2011/004198에 기술되어 있다.
감법 에칭 후의 활성층의 표면의 광학 현미경 사진인 도 2에서 볼 수 있는 바와 같이, 감법 에칭은 활성층을 열화시키는 단점을 갖는다. 사실상, 에칭 용매의 화학 작용으로 패턴 가장자리 상에서 활성층이 과에칭 된다.
도 3을 참고하자면, 리프트-오프라고 불리우는 두 번째 구조화 기술은 단계 1a에서 소위 희생 레지스트층(4)을 기판(2) 상에 증착시키는 단계 및 이어서 예를 들어 단계 1b에서 화학 에칭에 의해 상기 희생층(4)에서 패턴(5)을 생성하도록 상기 희생층(4)을 구조화시키는 단계를 포함한다. 단계 1c에서, 희생층(4) 상에서 및 패턴(5) 저부에서 활성 유기층(1)을 증착시키고, 그 후 최종 단계 1d에서 희생층(4)을 용매 욕에 용해시켜 기판(2) 상에 활성층(1)의 패턴만을 남긴다.
이러한 유형의 소위 "리프트-오프" 구조화 방법은 특히 문헌 US 2005/0048414 및 US 2011/0012097에 기술되어 있다.
리프트-오프 기술 또한 활성층(1)을 열화시키는 단점을 갖는다. 사실상, 활성층(1)은 희생층의 용해 동안에 아세톤 욕의 작용에 의해 손상 받는데, 아세톤 욕은 약 20분 동안 지속된다. 도 4a 및 도 4b 각각에 도시된 바와 같이, 상기와 같은 아세톤 욕은 활성층(1)을 약화시키고, 불량하게 형성된 패턴 가장자리 및 피팅(pitting)을 초래한다.
본 발명의 목적 중의 하나는, 기판 상에 증착된 유기 활성층을 구조화시키고 이행(implement)이 용이하고 비용이 절감되는 방법을 제공하고, 결함이 없는 활성 패턴을 제공함으로써 상기 단점을 극복하는 데 있다.
본 목적을 위해, 그리고 본 발명에 따라, 하기 단계를 포함하는, 기판 상에 증착된 활성 유기층을 구조화시키는 방법이 제공된다:
- 하나 이상의 레지스트(resist)로 이루어진 희생층을 포토리소그래피(photolithography)에 의해 기판 상에 증착시키는 단계,
- 희생 레지스트층에서의 하나의 패턴을 제외하고는, 소정의 패턴을 형성하는 희생층의 내부에 하나 이상의 개구를 생성하는 단계,
- 희생 레지스트층 상에 활성 유기층을 증착시키는 단계,
- 유기 중합체로 이루어지는 보호층을 활성층 상에 및 상기 희생 레지스트층의 패턴 중에 증착시키는 단계,
- 상기 수지 상에 용매를 방출시켜 희생 레지스트층을 제거하는 단계, 및
- 유기 중합체 보호층을, 용매 중에서의 상기 중합체의 용해에 의해 제거하는 단계.
종래 기술 방법과 다르게, 희생 레지스트층의 패턴에 증착된 중합체 보호층이 상기 패턴에 증착된 활성층을 덮어서 용매의 방출에 의해 레지스트를 제거할 때에 상기 층이 보호된다는 것을 이해하여야 한다. 또한, 용매 방출의 기계적인 효과로 인해 부품의 여러 층들과 접촉하는 용매의 지속 기간을 감소시킬 수 있고, 활성층 상의 입자의 재증착을 피할 수 있는데, 용매가 약 20분 동안 상기 층들과 접촉하고 있는 종래 기술 방법과 다르게 접촉 기간은 1분보다 짧다.
레지스트 상에 패턴을 형성하는 단계는 적어도 하기 단계들을 포함한다:
- 희생 레지스트층을 100 내지 130℃ 범위의 온도에서 1 내지 5분 동안 어닐링시키는 단계,
- 어닐링된 희생 레지스트층을 하나 이상의 패턴을 포함하는 마스크를 통해 광에 노출시키는 단계, 및
- 상기 희생 레지스트층 상에 현상제를 살포하여 패턴을 현상시키는 단계.
상기 레지스트는, 자외선에 의해 노출 부위의 중합을 유발시키는 소위 네가티브 수지 및/또는 자외선에 의해 수지의 거대분자의 화학 변환을 유발시키는 소위 포지티브 수지 및/또는 소위 전환 어닐링 단계에서 극성을 변화시키는 성질을 갖는 소위 가역성 수지로 구성된다.
또한, 희생 레지스트층의 제거 단계는 예를 들어 아세톤으로 구성되는 용매를 5 내지 60초 범위의 기간 동안 상기 희생 레지스트층에 방출시키는 단계를 포함한다.
활성 유기층의 증착 단계는 스핀 코팅에 의해 유기 p- 및 n-유형 반도체 분자 또는 중합체의 혼합물을 증착시키는 단계를 포함한다.
상기 유기 p- 및 n-유형 반도체 분자 또는 중합체의 혼합물은 예를 들어 o-디클로로벤젠 중의 폴리(3-헥실-티오펜)(P3HT) 및 1-(3-메톡시-카르보닐)프로필-1-페닐-(6,6)C-61(PCBM)의 혼합물 또는 폴리(3-옥틸티오펜-2,5-디일)(P3OT) 및 (6,6)-페닐 C71 부티르산 에스테르(PC71BM)의 혼합물로 이루어진다.
희생 레지스트층의 패턴에 유기 중합체 보호층을 증착시키는 단계는 적어도 하기 단계를 포함한다:
- 실크-스크리닝에 의해 하나 이상의 열가교결합성 퍼플루오르화 지방족 중합체를 상기 활성층 상에 및 희생 레지스트층에 형성된 패턴 중에 증착시키는 단계, 및
- 40 내지 80℃ 범위의 온도에서 2 내지 10분 동안 어닐링시키는 단계.
본 발명에 따른 기판 상에 증착된 활성 유기층의 구조화 공정은, 기판 상에 증착된 유기 활성층을 구조화시키고 이행(implement)이 용이하고 비용이 절감되는 방법을 제공하며, 결함이 없는 활성 패턴을 제공할 수 있는 효과가 있다.
상기 및 기타 특징 및 이점은, 본 발명에 따라 기판 상에 증착된 활성층의 구조화 방법의 대안적 실행에 대한 하기 비제한적인 설명에서 수반되는 도면과 결부하여 상세하게 논의될 것이다.
도 1은 종래 기술의 감법 에칭에 의해 전자 부품의 활성층을 구조화시키는 방법에서 여러 단계들에 대해 간략하게 도시한 단면도이다.
도 2는 종래 기술의 감법 에칭에 의해 활성층을 구조화시켜 얻은 전자 부품의 활성층의 표면 결함에 대한 광학 현미경 사진이다.
도 3은 종래 기술의 리프트-오프 방법에 의해 전자 부품의 활성층을 구조화시키는 방법에서 여러 단계들에 대해 간략하게 도시한 단면도이다.
도 4a 및 도 4b는 종래 기술의 리프트-오프 방법에 의해 활성층을 구조화시켜 얻은 전자 부품의 활성층의 표면 결함에 대한 광학 현미경 사진이다.
도 5는 본 발명에 따라 전자 부품의 활성층을 구조화시키는 방법에서 여러 단계들에 대해 간략하게 도시한 단면도이다.
도 6a 및 도 6b는 본 발명에 따른 활성층의 구조화 방법에 따라 얻은 전자 부품의 활성층의 무결함 표면에 대한 광학 현미경 사진이다.
분명하게 하기 위하여, 하기 설명에서, 동일한 소자는 상이한 여러 도면들에서도 동일한 참조 번호로 표시하였다. 또한, 여러 단면도들이 반듯이 일정한 비율로 도시될 필요는 없다.
본 특정 양태에서, 소위 OLED 유기 다이오드를 형성하기 위해서 기판 상에 활성층을 에칭하는 것을 기술할 것이다. 그러나, 본 발명에 따른 방법은 이들 모두가 본 발명의 구조로부터 벗어나지 않는다면 OTFT-유형 트랜지스터와 같은 임의 유형의 유기 전자 부품을 형성하는데 사용될 수 있음이 자명하다.
도 5를 참조하자면, 기판 상에 증착된 활성 유기층을 구조화시키는 본 발명에 따른 방법은, 희생 레지스트층(4)을 기판(2) 상에 포토리소그래피적으로 증착시키는 제1 단계 1a를 포함한다.
레지스트(4)는 예를 들어 롬 앤드 하스 일렉트로닉 머트리얼스 엘엘씨(Rohm and Haas Electronic Materials LLC)에 의해 레퍼런스(reference) Microposit® S1818®로 판매되는 소위 포지티드 수지이다.
기판(2)은 예를 들어 소위 ITO 인듐-주석 산화물로 피복된 유리로 구성된다.
그러나, 기판(2)은 예를 들어 폴리에틸렌 나프탈레이트(PEN) 또는 폴리에틸렌 테레프탈레이트(PET)의 플라스틱 물질로 이루어질 수 있으며, 이것의 상부 표면에 10 나노미터 내지 500 나노미터의 범위의 두께를 갖는 금(Au), 은(Ag), 팔라듐(Pd), 알루미늄(Al) 등과 같은 금속 박층 또는 50 내지 2,000 나노미터 범위의 두께를 갖는 폴리(3,4-에틸렌디옥시티오펜) 폴리(스티렌설포네이트)(PEDOT:PSS라 불리움)의 층과 같은 전도성 중합체 박층 또는 예를 들어 50 나노미터와 500 나노미터 사이의 인듐-주석 산화물(ITO) 또는 산화아연갈륨(GZO)과 같은 무기 전도체 박층을 갖는다.
또한, 본 양태에 사용된 레지스터 S1818®은, UV 자외선에 의해 수지의 거대분자의 화학 변환을 유발하여 현상제 중에서 노출된 부위의 용해도를 증가시키는 소위 포지티브 수지이다. 그러므로, 상기 레지스트는 에이제트 일렉트로닉 머트리얼스 게엠베하(AZ electronic materials GmbH)에 의해 상품화된 수지 AZ® 9260 또는 롬 앤드 하스 일렉트로닉 머트리얼스에 의해 레퍼런스 Microposit® SJR 5740®으로 상품화된 수지와 같은 임의 포지티브 수지로 구성될 수 있다.
희생층(4)은 또한 자외선에 의해 노출된 부위의 중합화를 유발하여 상기 부위에 현상용 용매에 대한 특정 저항성을 제공하지만, 상기 용매 중에서 조사되지 않은 부위는 선택적으로 소멸시키는 소위 네가티브 수지로 이루어질 수 있다. 이러한 네가티브 수지는 예를 들어 마이크로켐 코포레이션(MicroChem Corp)에 의해 레퍼런스 SU-8로 상품화되어 있다.
마지막으로, 희생층(4)은 소위 전환 어닐링 단계 동안에 극성을 변화시키는 성질을 갖는 소위 가역성 수지로 구성될 수 있다. 이러한 가역성 수지는 예를 들어 에이제트 일렉트로닉 머트리얼스 게엠베하에 의해 상품화된 레퍼런스 AZ® 5214로 상품화되어 있거나 또는 레퍼런스 T109XR®로 상품화된 수지이다.
단계 1b에서, "다이오드 픽셀"이라고도 불리우는 하나 이상의 패턴(5)이 생성된다. 이러한 목적을 위해, 희생 레지스트층(4)을 100 내지 130℃ 범위의 온도에서 1 내지 5분 동안 및 바람직하게는 115℃의 온도에서 3분 동안 어닐링시킨다. 이어서, 적어도 상기 패턴을 포함하는, 도 5에 도시되지 않은 마스크를 통해 자외선(UV)을 레지스트에 조사시킨다; 즉 레지스트를 자외선에 노출시킨다. 마지막으로, 현상제를 약 45초 동안 희생 레지스트층(4)에 적용함으로써 패턴(5)을 현상시키는데, 상기 현상제는 예를 들어 롬 앤드 하스 일렉트로닉 머트리얼스에 의해 레퍼런스 Microposit® MF 319®로 상품화되어 있다.
희생 레지스트층(4)에서의 패턴(5)의 생성 단계 후에, 본 발명에 따른 방법은 활성 유기층(1)을 희생층(4) 상에 및 상기 패턴(5) 중에 증착시키는 단계 1c를 포함한다.
활성 유기층(1)의 증착 단계는 유기 p- 및 n-유형 반도체 분자 또는 중합체의 혼합물을 10 내지 300 나노미터 범위의 두께로 증착시키는 단계를 포함한다.
상기 유기 p- 및 n-유형 반도체 분자 또는 중합체의 혼합물은 예를 들어 o-디클로로벤젠 중의 폴리(3-헥실-티오펜)(P3HT) 및 1-(3-메톡시-카르보닐)프로필-1-페닐-(6,6)C-61(PCBM)의 혼합물로 형성된다. 이것은 또한 폴리(3-옥틸티오펜-2,5-디일)(P3OT) 및 (6,6)-페닐 C71 부티르산 에스테르(PC71BM)의 혼합물로 이루어질 수 있다. 이것은 추가적으로 당업자들에게 널리 공지된 임의 적절한 혼합물로 이루어질 수 있다.
활성 유기층(1)은 스핀 코팅에 의해, 예를 들어 스프레딩(spreading)에 의한 증착, 실크-스크리닝 증착 또는 프린팅 증착과 같은 적절한 균질 증착을 제공하는 임의 다른 방법에 의해 증착될 수 있다.
이에 따라, 단계 1d에서 활성층(1) 상에 및 희생 수지층(4)의 패턴(5) 중에 유기 중합체로 이루어진 소위 보호층(3)을 증착시킨다.
보호층(3)을 증착시키는 이러한 단계는 레퍼런스 Cytop®로 상품화된 퍼플루오르화 중합체와 같은 하나 이상의 열가교결합성 퍼플루오로화 지방족 중합체를 100 내지 5,000 나노미터 범위의 두께로 실크-스크리닝하여 증착시키는 단계를 포함한다. 이렇게 얻어진 어셈블리를 40 내지 80℃ 범위의 온도에서 2 내지 10분 동안 및 60℃의 온도에서 6분 동안 어닐링시킨다.
단계 1e에서, 용매를 상기 수지에 방출시켜 희생 레지스트층(4)을 제거한다. 이러한 제거 단계는 예를 들어 아세톤과 같은 용매를 임의 적절한 수단에 의해 희생층(4) 상에 5 내지 60초 범위의 기간 동안, 바람직하게는 10 내지 30초 범위의 기간 동안 분사시키는 단계를 포함한다. 이러한 희생층(4)의 제거 단계에서는 초기에 패턴(5)에 증착된 활성층(1) 및 보호층(3)을 제외하고는 활성층(1) 및 보호층(3)을 동시에 제거한다.
희생층(4)의 패턴(5)에 증착된 보호층(3)이 상기 패턴(5)에 증착된 활성층(1)을 덮고, 용매의 방출에 의해 희생층의 제거 시에 상기 층을 보호하여 상기 활성층의 어떠한 표면 변경을 피할 수 있다는 것을 알 수 있다. 또한, 용매 방출의 기계적인 효과로 부품의 여러 층들과 용매의 접촉 기간을 20초 정도로 감소시킬 수 있으며, 따라서 활성층(1)의 열화 위험성을 감소시킬 수 있다. 활성층 상의 입자의 재증착이 또한 더 이상 필요하지 않다.
마지막 단계 1f에서, 퍼플루오로트리부틸아민(FC43)과 같은 용매에서 형성되는 상기 중합체의 용해에 의해 보호층(3)이 제거된다. 보호층(3)의 제거 시에 용매는 단지 활성층(1)의 측벽과 접촉할 뿐이어서 활성층(1)의 상부 표면이 변경되는 것을 피할 수 있다는 것에 주목하여야 한다.
따라서, 본 발명에 따른 활성층의 구조화 방법에 따라 얻은 전자 부품의 활성층(1)의 표면, 및 더욱 구체적으로 활성층(1)의 상부 표면과 측벽 사이의 가장자리에 대한 광학 현미경 사진인 도 6a 및 도 6b에서 볼 수 있는 바와 같이, 이렇게 수득된 상기 활성층(1)의 상부 표면 및 상기 활성층(1)의 가장자리에서는 어떠한 결함도 없다.

Claims (11)

  1. 기판(2) 상에 증착된 활성 유기층(1)을 구조화시키는 방법으로서,
    - 하나 이상의 레지스트로 이루어진 희생층(4)을 포토리소그래피에 의해 기판(2) 상에 증착시키는 단계,
    - 소정의 패턴(5)을 형성하는 희생층(4)의 내부에 하나 이상의 개구를 생성하는 단계,
    - 활성 유기층(1)을 희생층(4) 상에 및 상기 패턴(5) 중에 증착시키는 단계,
    - 유기 중합체로 이루어진 보호층(3)을 상기 활성 유기층(1) 상에 및 상기 희생층(4)의 패턴 중에 증착시키는 단계,
    - 희생층(4)을, 이 층을 형성하는 수지에 용매를 방출시켜서 제거하는 단계, 및
    - 보호층(3)을 형성하는 중합체를 용매에 의해 용해시켜서 보호층(3)을 제거하는 단계를 포함하는,
    활성 유기층(1)의 구조화 방법.
  2. 제1항에 있어서, 희생층(4)에 패턴(5)을 형성하는 단계가, 적어도
    - 희생층(4)을 100 내지 130℃ 범위의 온도에서 1 내지 5분 동안 어닐링시키는 단계,
    - 이렇게 어닐링된 희생층(4)을 적어도 상기 패턴을 포함하는 마스크를 통해 광에 노출시키는 단계, 및
    - 상기 희생층(4) 상에 현상제를 살포하여 패턴(5)을 현상시키는 단계를 포함하는,
    활성 유기층의 구조화 방법.
  3. 제1항 또는 제2항에 있어서, 희생층(4)을 형성하는 레지스트가, 자외선에 의해 노출된 부위의 중합을 유발시키는 소위 네가티브 수지로 이루어지는, 활성 유기층의 구조화 방법.
  4. 제1항 또는 제2항에 있어서, 희생층(4)을 형성하는 레지스트가, 자외선에 의해 수지의 거대분자의 화학 변환을 유발시키는 소위 포지티브 수지로 이루어지는, 활성 유기층의 구조화 방법.
  5. 제1항 또는 제2항에 있어서, 희생층(4)을 형성하는 레지스트가, 소위 전환 어닐링 단계에서 극성을 변화시키는 성질을 갖는 소위 가역성 수지로 이루어지는, 활성 유기층의 구조화 방법.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서, 희생층(4)의 제거 단계가, 5 내지 60초 범위의 기간 동안 상기 희생층(4) 상에 용매를 방출시키는 단계를 포함하는, 활성 유기층의 구조화 방법.
  7. 제6항에 있어서, 용매가 아세톤인, 활성 유기층의 구조화 방법.
  8. 제1항 내지 제7항 중의 어느 한 항에 있어서, 활성 유기층(1)의 증착 단계가, 스핀 코팅에 의해 유기 p- 및 n-유형 반도체 분자 또는 중합체의 혼합물을 증착시키는 단계를 포함하는, 활성 유기층의 구조화 방법.
  9. 제8항에 있어서, 유기 p- 및 n-유형 반도체 분자 또는 중합체의 혼합물이 o-디클로로벤젠 중의 폴리(3-헥실-티오펜)(P3HT) 및 1-(3-메톡시-카르보닐)프로필-1-페닐-(6,6)C-61(PCBM)의 혼합물인, 활성 유기층의 구조화 방법.
  10. 제8항에 있어서, 상유기 p- 및 n-유형 반도체 분자 또는 중합체의 혼합물이 폴리(3-옥틸티오펜-2,5-디일)(P3OT) 및 (6,6)-페닐 C71 부티르산 에스테르(PC71BM)의 혼합물인, 활성 유기층의 구조화 방법.
  11. 제1항 내지 제10항 중의 어느 한 항에 있어서, 유기 중합체 보호층(3)을 상기 활성 유기층(1) 상에 및 희생층(4)의 패턴(4) 중에 증착시키는 단계가,
    - 실크-스크리닝에 의해 하나 이상의 열가교결합성 퍼플루오르화 지방족 중합체를 상기 활성 유기층(1) 상에 및 희생층(4)에 형성된 패턴(5) 중에 증착시키는 단계,
    - 40 내지 80℃ 범위의 온도에서 2 내지 10분 동안 어닐링시키는 단계를 포함하는,
    활성 유기층의 구조화 방법.
KR1020147008328A 2011-09-30 2012-07-12 기판 상에 증착된 활성 유기층의 구조화 공정 KR20140069062A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1158776 2011-09-30
FR1158776A FR2980913B1 (fr) 2011-09-30 2011-09-30 Procede de structuration d'une couche active organique deposee sur un substrat
PCT/FR2012/051649 WO2013045775A1 (fr) 2011-09-30 2012-07-12 Procede de structuration d'une couche active organique deposee sur un substrat

Publications (1)

Publication Number Publication Date
KR20140069062A true KR20140069062A (ko) 2014-06-09

Family

ID=46614534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147008328A KR20140069062A (ko) 2011-09-30 2012-07-12 기판 상에 증착된 활성 유기층의 구조화 공정

Country Status (6)

Country Link
US (1) US9553266B2 (ko)
EP (1) EP2761683B1 (ko)
JP (1) JP5996655B2 (ko)
KR (1) KR20140069062A (ko)
FR (1) FR2980913B1 (ko)
WO (1) WO2013045775A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021009A (ko) 2013-08-19 2015-02-27 주식회사 엘지화학 유기물 마스크를 포함하는 적층체 및 이를 이용한 유기 발광 소자의 제조방법
DE102013110037B4 (de) * 2013-09-12 2018-05-09 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelementes
KR101689153B1 (ko) * 2015-01-28 2016-12-23 한국산업기술대학교 산학협력단 집속이온빔 적용 재전사가 가능한 나노 패턴 쉐도우 마스크 제조 방법 및 나노 패턴 쉐도우 마스크를 재사용하는 패턴 전사 방법
KR102421576B1 (ko) * 2017-03-10 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11171318B2 (en) * 2020-02-10 2021-11-09 Int Tech Co., Ltd. Method for manufacturing electroluminescent device with sacrificial layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570027A (en) * 1978-11-20 1980-05-27 Matsushita Electric Ind Co Ltd Manufacture of semicondcutor device
US4253888A (en) 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
JPS60130183A (ja) * 1983-12-19 1985-07-11 Agency Of Ind Science & Technol ジヨセフソン集積回路作製用レジストステンシルマスク
KR0161201B1 (ko) * 1995-10-23 1998-12-01 양승택 T형 게이트와 자기정렬 ldd 구조를 갖는 전계효과 트랜지스터의 제조방법
US6013538A (en) * 1997-11-24 2000-01-11 The Trustees Of Princeton University Method of fabricating and patterning OLEDs
GB0224121D0 (en) * 2002-10-16 2002-11-27 Microemissive Displays Ltd Method of patterning a functional material on to a substrate
EP1510861A1 (en) 2003-08-26 2005-03-02 Sony International (Europe) GmbH Method for patterning organic materials or combinations of organic and inorganic materials
KR101381405B1 (ko) * 2005-05-09 2014-04-02 나노 이프린트 리미티드 전자 소자
GB0523437D0 (en) * 2005-11-17 2005-12-28 Imp College Innovations Ltd A method of patterning a thin film
US20070275502A1 (en) * 2006-05-26 2007-11-29 Stephen George Air cavity wafer level packaging assembly and method
JP2008166479A (ja) * 2006-12-28 2008-07-17 Kobe Steel Ltd 配線基板、および、配線の形成方法
JP2009224542A (ja) 2008-03-17 2009-10-01 Sony Corp 半導体装置および表示装置
US8846301B2 (en) * 2008-05-23 2014-09-30 Cornell University Orthogonal processing of organic materials used in electronic and electrical devices
GB0912034D0 (en) * 2009-07-10 2009-08-19 Cambridge Entpr Ltd Patterning

Also Published As

Publication number Publication date
EP2761683A1 (fr) 2014-08-06
WO2013045775A1 (fr) 2013-04-04
FR2980913B1 (fr) 2014-04-18
US9553266B2 (en) 2017-01-24
FR2980913A1 (fr) 2013-04-05
JP2014535158A (ja) 2014-12-25
JP5996655B2 (ja) 2016-09-21
EP2761683B1 (fr) 2015-09-16
US20140235013A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
Rogers et al. Organic smart pixels and complementary inverter circuits formed on plastic substrates by casting and rubber stamping
Zakhidov et al. Orthogonal processing: A new strategy for organic electronics
KR101467507B1 (ko) 유기 박막 트랜지스터들
JP5565732B2 (ja) 有機薄膜トランジスタ
CA2395004C (en) Solution processing
WO2001047044A2 (en) Forming interconnects
KR20140069062A (ko) 기판 상에 증착된 활성 유기층의 구조화 공정
US10707079B2 (en) Orthogonal patterning method
US20100264408A1 (en) Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same
KR102629662B1 (ko) 제 1 전극/활성층/제 2 전극 적층체의 제조 방법
US20090155964A1 (en) Methods for fabricating an electronic device
KR20020086870A (ko) 용액 처리 디바이스
JP2009076791A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5891625B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
GB2455746A (en) Solution processing techniques for OTFTs and OLEDs
JP5737506B2 (ja) 有機半導体素子の製造方法
CN110392938B (zh) 极性弹性体微结构及其制造方法
US20110237053A1 (en) Method and Apparatus for the Formation of an Electronic Device
US20220190268A1 (en) Optoelectronic device comprising an active organic layer with improved performance and method for producing said device
JP2008205144A (ja) パターン形成方法および半導体装置の製造方法
US20140225080A1 (en) Thin film transistor panel and method of manufacturing the same, and electronic device including the thin film transistor panel
Schmoltner et al. Photolithographic processing and its influence on the performance of organic field-effect transistors

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application