KR20140063305A - 표시장치 및 표시장치의 제조방법 - Google Patents

표시장치 및 표시장치의 제조방법 Download PDF

Info

Publication number
KR20140063305A
KR20140063305A KR1020120130515A KR20120130515A KR20140063305A KR 20140063305 A KR20140063305 A KR 20140063305A KR 1020120130515 A KR1020120130515 A KR 1020120130515A KR 20120130515 A KR20120130515 A KR 20120130515A KR 20140063305 A KR20140063305 A KR 20140063305A
Authority
KR
South Korea
Prior art keywords
region
substrate
blocking
electrode
layer
Prior art date
Application number
KR1020120130515A
Other languages
English (en)
Other versions
KR102000209B1 (ko
Inventor
박선
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120130515A priority Critical patent/KR102000209B1/ko
Priority to US13/797,601 priority patent/US9491870B2/en
Publication of KR20140063305A publication Critical patent/KR20140063305A/ko
Application granted granted Critical
Publication of KR102000209B1 publication Critical patent/KR102000209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예는 패드 영역의 내부식성을 향상시킬 수 있는 표시 장치 및 그 제조방법을 제공한다.

Description

표시장치 및 표시장치의 제조방법{Display apparatus and method for manufacturing the same}
본 발명은 표시장치 및 표시장치의 제조방법에 관한 것으로, 더 상세하게는 전기적 특성을 향상하는 표시장치 및 표시장치의 제조방법에 관한 것이다.
근래에 표시장치는 휴대가 가능한 박형의 평판 표시장치로 대체되는 추세이다. 이러한 표시장치는 전기적 신호를 발생하는 구동 회로부와, 구동 회로부에서 발생한 신호를 전달하는 패드부를 구비한다.
패드부는 복수의 배선들을 구비하고 있으며 표시장치의 가장자리에 배치되어 외부의 수분으로 인하여 손상되기 쉽고, 또한 수분 침투의 경로로 작용하여 표시장치의 표시 영역까지 수분이 침투할 수 있다. 이를 통하여, 표시장치의 전기적 특성을 향상시키는데 한계가 있다.
본 발명의 주된 목적은 내부식성이 향상된 표시장치 및 표시장치의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시장치는, 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판과, 상기 제1 기판에 대향 배치되며 적어도 상기 표시 영역을 봉지하는 제2 기판을 포함하며,
상기 패드 영역은 구동 회로부와 접속되는 접속 영역; 상기 접속 영역과 이격된 노출 영역; 및 상기 접속 영역과 상기 노출 영역 사이에 형성된 복수의 차단 영역;를 포함할 수 있다.
상기 복수의 차단 영역 중 적어도 하나에는 부식 방지층이 형성될 수 있다.
상기 차단 영역은 상기 노출 영역에 인접한 제1 차단 영역과, 상기 접속 영역에 인접한 제2 차단 영역을 포함할 수 있다.
상기 제1 차단 영역에는 부식 방지층이 형성될 수 있다.
본 발명의 다른 실시예에 따른 표시장치는, 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판과, 상기 제1 기판에 대향 배치되며 적어도 상기 표시 영역을 봉지하는 제2 기판을 포함하며,
상기 패드 영역은 구동 회로부와 접속되는 접속 영역; 상기 접속영역과 이격된 노출 영역; 및 상기 접속 영역과 상기 노출 영역 사이에 형성된 단수의 차단 영역;을 포함하며, 상기 차단 영역의 내부에는 부식 방지층이 형성될 수 있다.
상기 구동 회로부는 상기 접속 영역과 연결되고, 상기 제2 기판을 향하도록 굴곡되는 FPC를 포함할 수 있다.
상기 노출 영역의 상면은 상기 FPC에 의하여 덮이지 않도록 상기 FPC와 이격될 수 있다.
상기 FPC와 연결되고, 상기 제2 기판을 향하도록 배치된 PCB를 더 포함할 수 있다.
상기 PCB는 상기 제1 기판의 측면의 연장선을 넘지 않도록 배치될 수 있다.
상기 접속 영역은 상기 노출 영역에 비하여 상기 제1 기판의 가장자리로부터 멀리 떨어지도록 형성될 수 있다.
상기 표시 영역은 제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되며 유기 발광층을 구비하는 중간층을 포함할 수 있다.
상기 표시 영역은 상기 제1 전극과 전기적으로 연결되고, 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 더 포함할 수 있다.
상기 접속 영역은 복층으로 형성되고, 상기 복층 중 적어도 하나의 층은 상기 게이트 전극과 동일한 재질로 형성되며, 상기 복층 중 적어도 또 다른 하나의 층은 상기 소스 전극 및 드레인 전극과 동일한 재질로 형성될 수 있다.
본 발명의 다른 실시예에 따른 표시장치의 제조방법은, 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판, 상기 제1 기판과 대향하며 적어도 상기 표시 영역을 봉지하는 제2 기판을 준비하는 단계; 상기 패드 영역의 접속 영역과 노출 영역 사이에 복수의 차단 영역을 형성하는 단계; 및 상기 접속 영역에 구동 회로부를 접속시키는 단계;를 포함할 수 있다.
상기 복수의 차단 영역을 형성하는 단계에서 레이저 빔을 이용할 수 있다.
상기 복수의 차단 영역을 형성하는 단계는, 제1 차단 영역 및 제2 차단 영역을 동시에 또는 순차적으로 형성할 수 있다.
상기 복수의 차단 영역 중 적어도 하나에 부식 방지층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시장치의 제조방법은, 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판, 상기 제1 기판과 대향하며 적어도 상기 표시 영역을 봉지하는 제2 기판을 준비하는 단계; 상기 패드 영역의 접속 영역과 노출 영역 사이에 단수의 차단 영역을 형성하는 단계; 상기 차단 영역에 부식 방지층을 형성하는 단계; 및 상기 접속 영역에 구동 회로부를 접속시키는 단계;를 포함할 수 있다.
상기 차단 영역을 형성하는 단계에서 레이저 빔을 이용할 수 있다.
상기 접속 영역에 구동 회로부를 접속시키는 단계는, 상기 접속 영역에 일단이 연결되고 상기 제2 기판을 향하도록 굴곡되는 FPC를 배치할 수 있다.
상기 접속 영역에 구동 회로부를 접속시키는 단계는, 상기 FPC와 연결되고, 상기 제2 기판을 향하도록 PCB를 배치할 수 있다.
상기 PCB는 상기 제1 기판의 측면의 연장선을 넘지 않도록 배치할 수 있다.
본 발명의 일 실시예에 따르면, 표시장치의 내부식성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 구성을 도시한 개략적인 단면도이다.
도 2a 및 도 2b는 도 1의 표시장치의 구성을 도시한 개략적인 평면도이다.
도 3(a) 및 도 3(b)는 도 1의 A의 확대 도시한 것으로서, 도 3(a)는 패드 영역의 일 실시예를 나타낸 것이며, 도 3(b)는 패드 영역의 다른 실시예를 나타낸 것이다.
도 4a는 도 3a의 패드 영역을 포함하는 표시장치의 일 실시예를 개략적으로 도시한 단면도이며, 도 4b는 도 3b의 패드 영역을 포함하는 표시장치의 일실시예를 나타낸 단면도이다.
도 5a 내지 도 5i는 도 4a 및 4b의 표시장치의 제조 공정들 중 공통된 공정을 개략적으로 나타내는 단면도이다.
도 6a 내지 도 6d는 도 4a의 표시장치의 제조 공정들 중 패드 영역의 제조 공정을 순차적으로 도시한 개략적인 단면도이다.
도 7a 내지 도 7d는 도 4b의 표시장치의 제조 공정들 중 패드 영역의 제조 공정을 순차적으로 도시한 개략적인 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명은 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 구성을 도시한 개략적인 단면도이며, 도 2a 및 도 2b는 도 1의 표시장치의 구성을 도시한 개략적인 평면도이다.
도 1, 도 2a 및 도 2b를 참조하면, 표시장치(1)는 제1 기판(10), 제1 기판(10)과 실링을 통해 합착되는 제2 기판(70), 및 구동 회로부(80)를 포함할 수 있다.
제1 기판(10)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 제1 기판(10)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성될 수도 있다. 이 때, 제1 기판(10)을 형성하는 플라스틱 재질은 다양한 유기물들 중 선택된 하나 이상일 수 있다.
제1 기판(10)은 화상이 구현되는 표시 영역(DA)과, 표시 영역(DA)의 외곽에 위치한 비표시 영역(NDA)과, 비표시 영역(NDA)의 적어도 일측에 위치한 패드 영역(PA)을 포함한다. 표시 영역(DA)은 발광영역, 트랜지스터영역 등 다양한 구성을 포함할 수 있다. 이에 대한 구체적인 내용은 후술한다.
제2 기판(70)은 제1 기판(10)에 대향 배치되며, 적어도 표시 영역(DA)을 봉지한다. 제2 기판(70)을 통해, 표시 영역(DA)에 구비된 발광영역 및 트랜지스터영역 등을 외부 수분, 공기 등으로부터 차단할 수 있다. 제2 기판(70)은 유리 기판, 플라스틱 기판 또는 스테인리스 스틸(Stainless Using Steel: SUS)기판일 수 있다.
패드 영역(PA)은 구동 회로부(80)에서 발생한 전기적 신호를 표시 영역(DA)으로 전달한다. 구동 회로부(80)는 FPC(Flexible Printed Circuit: 81)와 PCB(Printed Circuit Board: 83)를 포함한다. FPC(81)는 패드 영역(PA)과 PCB(83) 사이에 배치되어, 패드 영역(PA)과 PCB(83)를 전기적으로 연결한다. PCB(83)는 다양한 회로 패턴을 가지며, 전원 공급을 하거나 표시장치(1)의 구동을 위한 다양한 신호를 생성할 수 있다. PCB(83)에서 생성된 전기적 신호는 FPC(81)를 통하여 패드 영역(PA)에 전달되고, 이러한 신호는 표시 영역(DA)에 전달되어 표시 영역(DA)을 구동한다.
FPC(81)는 도 1에 도시된 것과 같이 패드 영역(PA)과 PCB(83) 사이에 굴곡되어 배치된다. 즉, 도 2a에 도시한 것과 같이 제1 기판(10), FPC(81) 및 PCB(83)의 순서대로 연결한 후, 도 2b와 같이 FPC(81)를 접어서 PCB(83)를 제2 기판(70)을 향하도록 배치한다. 도 1에서는 PCB(83)와 제2 기판(70)이 접합층과 같은 별도의 부재에 의하여 접합된 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않으며, PCB(83)와 제2 기판(70) 사이에 별도의 부재가 배치되지 않을 수도 있다.
FPC(81)가 제1 기판(10)의 측면과 이격되는 방향으로 굴곡되어, 제1 기판(10)의 측면은 FPC(81)로 덮이지 않고 외부로 노출될 수 있다. 한편, FPC(81)는 제1 기판(10)의 측면의 연장선(10a)을 벗어나지 않도록 배치될 수 있다. FPC(81)와 연결되는 PCB(83)도 제1 기판(10)의 측면의 연장선(10a)을 벗어나지 않도록 배치될 수 있다. 즉, FPC(81) 및 PCB(83)가 제1 기판(10)의 가장자리를 벗어나지 않도록 형성 및 배치됨으로써, 표시장치(1)의 표시 영역(DA)의 크기를 유지하면서 표시장치(1)의 폭을 최소화할 수 있다.
도 3(a) 및 도 3(b)는 도 1의 A의 확대 도시한 것으로서, 도 3(a)는 패드 영역의 일 실시예를 나타낸 것이며, 도 3(b)는 패드 영역의 다른 실시예를 나타낸 것이다.
패드 영역(PA)은 일 예로서, 도 3(a)와 같이 접속 영역(121), 노출 영역(123) 및 복수의 차단 영역(122a, 122b)을 포함할 수 있다.
접속 영역(121)은 FPC(81)와 접하는 영역으로서, PCB(83: 도 1 참조)에서 생성된 신호가 FPC(81)를 통하여 표시 영역(DA)으로 전달된다. 노출 영역(123)은 그 측면이 외부에 노출된다. 또한, FPC(81)가 굴곡되어 노출 영역(123)의 상면이 외부로 노출된다. 이와 같이 외부에 노출된 노출 영역(123)은 수분에 의하여 부식이 발생하거나, 부식이 전이되는 경로가 될 수 있다.
차단 영역(122a, 122b)은 노출 영역(123)과 접속 영역(121)의 연결을 차단하는 영역으로서, 노출 영역(123)과 접속 영역(121)을 이격시킨다. 차단 영역(122a, 122b)은 개구 형태로 형성될 수 있다. 차단 영역(122a, 122b)은 복수 개, 예를 들어 제1 차단 영역(122a)과 제2 차단 영역(122b)을 포함할 수 있다. 제1 차단 영역(122a)은 노출 영역(123)에 인접하며, 제2 차단 영역(122b)은 접속 영역(121)에 인접할 수 있다.
노출 영역(123)에 침투한 수분 또는 이러한 수분으로 인해 발생한 부식은 제1 차단 영역(122a)에 의해 1차적으로 차단되며, 제2 차단 영역(122b)에 의해 2차적으로 차단될 수 있다. 또한, FPC(81)를 접속 영역(121)에 접속시키는 과정에서 제1 차단 영역(122a)과 제2 차단 영역(122b) 사이에 기포가 발생하더라도, 제2 차단 영역(122b)을 통해 기포에 의한 부식이 전파되는 것을 방지할 수 있다.
제1 차단 영역(122a), 제2 차단 영역(122b)의 각 폭은 30~200um일 수 있다. 차단 영역(122a, 122b)의 폭이 30um 미만일 경우, 노출 영역(123)을 통해 침투하는 수분이 접속 영역(121)으로 이동될 수 있으며, 차단 영역(122a, 122b)의 폭이 200um 초과일 경우, 표시장치(1)의 폭이 커질 수 있다.
노출 영역(123)은 FPC(81)에 의하여 덮이지 않고, FPC(81)와 이격된다. 노출 영역(123)의 폭은 400um 이상일 수 있다. 노출 영역(123)의 폭이 400um 미만일 경우, 표시장치(1)의 제조 과정에서 제1 기판(10)의 절단시, 패드 영역(PA)의 접속 영역(121)이 파손될 수 있다.
패드 영역(PA)은 다른 예로서, 도 3(b)와 같이 접속 영역(421), 노출 영역(423), 단일의 차단 영역(422) 및 부식 방지층(424)을 포함할 수 있다.
차단 영역(422)은 노출 영역(423)과 접속 영역(421)의 연결을 차단하는 영역으로서, 노출 영역(423)과 접속 영역(421)을 이격시킨다. 차단 영역(422)은 개구 형태로 형성될 수 있다. 차단 영역(422)은 FPC(81)에 의해 상부가 덮여지지 않도록 FPC(81)의 굴곡 영역보다 기판의 가장자리에 인접 배치될 수 있다.
부식 방지층(424)의 적어도 일부는 차단 영역(422) 내에 형성된다. 부식 방지층(424)이 차단 영역(422)에 형성됨으로써, 노출 영역(423)의 측면을 따라 침투하는 수분이 접속 영역(421)으로 전달되는 것을 보다 확실하게 차단할 수 있다. 또한, 차단 영역(422)을 통해 수분이 침투하는 것을 방지할 수 있다. 부식 방지층(424)의 재질로는 실리콘 등이 사용될 수 있다. 그러나, 부식 방지층(424)의 재질은 이에 한정되지 않는다.
한편, 부식 방지층(124)은 도 3(a)의 복수의 차단 영역(122a, 122b) 중 적어도 하나에 형성될 수 있다. 예를 들어, 제1 차단 영역(122a)에는 부식 방지층(124)이 형성될 수 있다. 부식 방지층(124)이 제1 차단 영역(122a)에 형성됨으로써, 노출 영역(423)의 측면을 따라 침투하는 수분이 접속 영역(121)으로 전달되는 것을 보다 확실하게 차단할 수 있다.
도 4a는 도 3a의 패드 영역을 포함하는 표시장치의 일 실시예를 개략적으로 도시한 단면도이며, 도 4b는 도 3b의 패드 영역을 포함하는 표시장치의 일실시예를 나타낸 단면도이다.
도 4a 및 도 4b를 참조하면, 표시장치(1)의 표시 영역(DA)에는 트랜지스터영역(2), 발광영역(4)을 포함할 수 있다. 표시 영역(DA)에는 저장영역(3)을 더 포함할 수 있다. 또한, 패드 영역(PA)에는 접속 영역(121, 421), 노출 영역(123, 423) 및 차단 영역(122a, 122b, 422)을 포함할 수 있다.
트랜지스터영역(2)에는 구동소자로서 박막트랜지스터(TFT)가 구비될 수 있다. 박막트랜지스터(TFT)는 활성층(21), 게이트 전극(20) 및 소스/드레인 전극(29/27)으로 구성된다. 게이트 전극(20)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo를 함유할 수 있고, Al:Nd, Mo:W 합금 등과 같은 합금을 포함할 수 있으나, 이에 한정되지 않고 인접한 층과의 밀착성, 평탄성, 전기 저항 및 가공성을 고려하여 다양한 재질로 형성할 수 있다. 게이트 전극(20)과 활성층(21) 사이에는 이들 간의 절연을 위한 게이트 절연막인 제1 절연층(12)이 개재되어 있다. 게이트 전극(20)의 상부로는 층간 절연막인 제2 절연층(14)이 형성된다. 제1 절연층(12) 및 제2 절연층(14)은 활성층(21)이 소스 영역 및 드레인 영역을 노출하도록 형성되고, 이러한 활성층(21)의 노출된 소스 영역 및 드레인 영역과 접하도록 소스 전극(29) 및 드레인 전극(27)이 형성된다. 소스 전극(29) 및 드레인 전극(27)은 다양한 도전 물질을 이용하여 형성할 수 있으며, 단층 구조 또는 복층 구조일 수 있다.
저장영역(3)에는 커패시터(Cst)가 구비될 수 있다. 커패시터(Cst)는 커패시터 하부전극(31) 및 커패시터 상부전극(33)으로 이루어지며, 이들 사이에 제1절연층(12)이 개재된다. 여기서, 커패시터 하부전극(31)은 박막트랜지스터(TFT)의 활성층(21)과 동일한 재질로 형성될 수 있다. 커패시터 하부전극(31)은 반도체 물질로 이루어지며, 불순물이 도핑되어 있어 전기 전도성이 향상된다. 한편, 커패시터 상부전극(33)은 박막트랜지스터(TFT)의 게이트 전극(20), 및 유기발광소자(OLED)의 제1 전극(43)과 동일한 재질로 형성될 수 있다.
발광영역(4)에는 발광소자, 예를 들어 유기발광소자(OLED)가 구비될 수 있다. 유기발광소자(OLED)는 박막트랜지스터(TFT)의 소스 전극(29) 및 드레인 전극(27) 중 하나와 접속된 제1 전극(43), 제1 전극(43)과 마주보도록 형성된 제2 전극(45) 및 그 사이에 개재된 중간층(44)으로 구성된다. 제1 전극(43)은 박막트랜지스터(TFT)의 게이트 전극(20)과 동일한 재질로 형성될 수 있다.
패드 영역(PA)의 접속 영역(121, 421)은 패드전극(50)을 포함한다. 여기서, 도시되지 않았지만, 패드전극(50)은 박막트랜지스터 또는 발광소자와 배선(미도시)을 통해 전기적으로 연결될 수 있다. 패드전극(50)은 FPC(81)와 전기적으로 연결된다. 따라서, 패드전극(50)은 FPC(81)를 통해 인가받은 전류를 배선(미도시)을 통해 표시 영역(DA)에 위치한 박막 트랜지스터(TFT) 또는 유기발광소자(OLED)로 전류를 전달하게 된다. 패드전극(50)은 제1 절연층(12) 상부에 형성된 제1 패드전극(51)과, 층간 절연막인 제2 절연층(14) 상에 형성되며 적어도 일부가 제1 패드전극(51)과 전기적으로 연결된 제2 패드전극(53)을 포함한다. 제1 패드전극(51)은 게이트 전극(20)과 동일한 재질로 형성될 수 있으며, 제2 패드전극(53)은 소스 전극(29) 및 드레인 전극(27)과 동일한 재질로 형성될 수 있다.
제2 패드전극(53)은 외부의 구동 회로부(80)와 전기적으로 연결되기 위하여 개구를 통해 외부로 노출될 수 있다. 제1 패드전극(51)은 제2 패드전극(53)과 전기적으로 연결되고 타 구성과 절연되기 위하여 제2 절연층(14)으로 덮일 수 있다. 즉, 제1 패드전극(51)의 상면에는 층간 절연막인 제2 절연층(14)으로 덮여 있어, 제1 패드전극(51)의 상면은 외부로 노출되지 않는다. 제2 패드전극(53)의 상면은 구동 회로부(80)와 도전성 부재(90), 예를 들어 도전볼(91)을 포함하는 이방성 도전성 필름(Anisotropic Conductive Film: ACF)을 통해 전기적으로 연결될 수 있다.
노출 영역(123, 423)과 접속 영역(121, 421)에 형성된 제1 패드전극(51) 및 제2 절연층(14)은 차단 영역(122a, 122b, 422)에 의해 그 연결이 차단된다. 다시 말해, 차단 영역(122a, 122b, 422)은 접속 영역(121, 421)의 제1 패드전극(51) 및 제2 절연층(14)이 노출 영역(123, 423)의 제1 패드전극(51) 및 제2 절연층(14)에 연결되는 것을 차단한다.
차단 영역(122a, 122b)은 도 4a와 같이 복수 개일 수 있다. 복수 개의 차단 영역(122a, 122b)은, 차단 영역(122a, 122b)의 개수만큼 노출 영역(123)과 접속 영역(121)의 연결을 차단할 수 있다. 또한, 패드 영역(PA)에 복수의 차단 영역(122a, 122b)을 형성함으로써, 복수의 차단 영역(122a, 122b) 중 어느 하나(122a)에 틈이 발생하더라도, 다른 차단 영역(122b)에 의해 수분 침투나 부식의 전이를 방지할 수 있다.
또한, 복수의 차단 영역(122a, 122b) 중 적어도 하나에는 부식 방지층(124)이 형성될 수 있다. 예를 들어, 노출 영역(123)에 인접한 제1 차단 영역(122a)에 부식 방지층(124)이 형성될 수 있다. 부식 방지층(124)이 제1 차단 영역(122a)에 형성됨으로써, 제1 차단 영역(122a)을 통해 수분이 침투하는 것을 방지하면서도, 노출 영역(123)에 침투한 수분이 접속 영역(121) 방향으로 전달되는 것을 방지할 수 있다. 또한, 부식 방지층(124)은 FPC(81)와 제2 절연층(14) 사이로 수분이 침투하는 것을 방지하기 위하여 FPC(81)까지 연장 형성될 수 있다.
한편, 차단 영역(422)은 도 4b와 같이 단수 개일 수 있다. 이 경우, 차단 영역(422) 내부로 수분이 침투하는 것을 방지하기 위하여, 차단 영역(422) 내부에 부식 방지층(424)이 형성될 수 있다. 부식 방지층(424)이 차단 영역(422)에 형성됨으로써, 노출 영역(423)의 측면을 따라 침투하는 수분이 접속 영역(421)으로 전달되는 것을 보다 확실하게 차단할 수 있다. 또한, 차단 영역(422)을 통해 수분이 침투하거나, 부식이 전달되는 것을 방지할 수 있다. 부식 방지층(424)의 재질로는 실리콘 등이 사용될 수 있다. 그러나, 부식 방지층(424)의 재질은 이에 한정되지 않는다. 이 때, 차단 영역(422)은 FPC(81)에 의해 상부가 덮여지지 않도록 FPC(81)의 굴곡 영역보다 기판의 가장자리에 인접 배치될 수 있다.
도 5a 내지 도 5i는 도 4a 및 4b의 표시장치의 제조 공정들 중 공통된 공정을 개략적으로 나타내는 단면도이다. 이하에서는 도 4a 및 도 4b에 도시된 표시장치(1)의 제조공정들 중 공통된 공정을 개략적으로 설명한다.
먼저, 도 5a에 도시된 바와 같이, 제1 기판(10) 상부에 보조층(11)을 형성한다. 상세히, 제1 기판(10)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 제1 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재질로 형성될 수도 있다.
한편, 제1 기판(10) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 배리어층, 블록킹층, 및/또는 버퍼층과 같은 보조층(11)이 구비될 수 있다. 보조층(11)은 SiO2 및/또는 SiNx 등을 사용하여, PECVD(plasma enhanced chemical vapor deposition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착방법에 의해 형성될 수 있다.
다음으로 도 5b에 도시된 바와 같이, 보조층(11) 상부에 박막트랜지스터(TFT)의 활성층(21)과 커패시터 하부전극(31)을 형성한다. 상세히, 보조층(11) 상부에 비정질 실리콘층(미도시)을 먼저 증착한 후 이를 결정화함으로써 다결정 실리콘층(미도시)을 형성한다. 비정질 실리콘은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 그리고, 이와 같이 다결정 실리콘층은 제1 마스크(미도시)를 사용한 마스크 공정에 의해, 박막트랜지스터(TFT)의 활성층(21) 및 커패시터 하부전극(31)으로 패터닝된다.
본 실시예에서는, 활성층(21)과 커패시터 하부전극(31)이 분리 형성되었으나, 활성층(21)과 커패시터 하부전극(31)을 일체로 형성할 수도 있다.
다음으로, 도 5c에 도시된 바와 같이, 활성층(21)과 커패시터 하부전극(31)이 형성된 제1 기판(10)의 전면에 제1 절연층(12) 및 제1 도전층(13)을 순차로 형성한다.
제1 절연층(12)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, PCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 제1 절연층(12)은, 박막트랜지스터(TFT)의 활성층(21)과 게이트 전극(20) 사이에 개재되어 박막트랜지스터(TFT)의 게이트 절연막 역할을 하며, 커패시터 상부전극(33)과 커패시터 하부전극(31) 사이에 개재되어 커패시터(Cst)의 유전체층 역할을 하게 된다.
제1 도전층(13)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo를 함유할 수 있고, Al:Nd, Mo:W 합금 등과 같은 합금을 포함할 수 있으나, 이에 한정되지 않고 인접한 층과의 밀착성, 평탄성, 전기 저항 및 가공성을 고려하여 다양한 재질로 형성할 수 있다. 추후 상기 제1 도전층(13)은 제1 전극(43), 게이트 전극(20), 커패시터 상부전극(33), 및 제1 패드전극(51)으로 패터닝될 수 있다.
다음으로, 도 5d에 도시된 바와 같이, 제1 기판(10) 상에 게이트 전극(20), 제1 전극(43), 커패시터 상부전극(33) 및 제1 패드전극(51)을 각각 형성한다.
상세히, 제1 기판(10) 전면에 형성된 제1 도전층(13)은 제2 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝된다.
이 때, 트랜지스터영역(2)에는 활성층(21) 상부에 게이트 전극(20)이 형성된다. 게이트 전극(20)은 제1 도전층(13)의 일부로 형성된다. 여기서, 게이트 전극(20)은 활성층(21)의 중앙에 대응하도록 형성될 수 있다.
저장영역(3)에는 커패시터 상부전극(33)이 커패시터 하부전극(31) 상부에 형성되고, 발광영역(4)에는 제1 전극(43)이 형성된다. 그리고, 패드 영역(PA)에는 추후 패드전극(50)을 형성하기 위한 제1 패드전극(51)이 형성된다.
다음으로, 도 5e에 도시된 바와 같이, 게이트 전극(20)이 형성된 제1 기판(10)의 전면에 제2 절연층(14)을 증착한다.
상기 제2 절연층(14)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 제2 절연층(14)은 충분한 두께로 형성되어, 예컨대 전술한 제1 절연층(12)보다 두껍게 형성되어, 박막트랜지스터(TFT)의 게이트전극(20)과 소스/드레인전극(29/27) 사이의 층간 절연막 역할을 수행한다. 한편, 제2 절연층(14)은 상기와 같은 유기 절연 물질뿐만 아니라, 전술한 제1 절연층(12)과 같은 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기절연 물질을 교번하여 형성할 수도 있다.
다음으로, 도 5f에 도시된 바와 같이, 제2 절연층(14)을 패터닝하여 커패시터 상부전극(33) 및 제1 전극(43)을 노출하는 개구들(H3, H4, H5)과 활성층(21)의 소스 영역 및 드레인 영역을 노출하는 컨택홀들(H1, H2) 및 제1 패드전극(51)을 노출하는 개구부(H6, H7)를 형성한다.
상세히, 상기 제2 절연층(14)은 제3 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 컨택홀들(H1, H2), 개구들(H3, H4, H5, H6, H7)을 형성한다. 여기서, 컨택홀들(H1, H2)은 활성층(21)의 일부를 각각 노출시키고, 제3 개구(H3) 및 제 4개구(H4)는 제1 전극(43)의 적어도 일부를 노출시킨다. 상기 제5 개구(H5)는 커패시터 상부전극(33)의 적어도 일부를 노출시킨다. 그리고, 제6 개구(H6) 및 제7 개구(H7)는 제1 패드전극(51)의 적어도 일부를 노출시킨다.
다음으로, 도 5g에 도시된 바와 같이, 층간 절연막(14)을 덮도록 제1 기판(10) 전면에 제2 도전층(17)을 증착한다.
상기 제2 도전층(17)은 전술한 제1 도전층(13)과 동일한 도전 물질 가운데 선택할 수 있으며, 이에 한정되지 않고 다양한 도전 물질들로 형성될 수 있다. 또한, 상기 도전 물질은 전술한 컨택홀들(H1, H2), 개구들(H3, H4, H5, H6, H7) 사이를 충진할 수 있을 정도로 충분한 두께로 증착된다.
다음으로, 도 5h에 도시된 바와 같이, 제2 도전층(도 5g의 17 참조)을 패터닝하여, 소스/드레인전극(29/27) 및 제2 패드전극(53)을 각각 형성한다.
상세히, 상기 제2 도전층(도 5g의 17 참조)을 제4 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝하여 소스/드레인전극(29/27) 및 제2 패드전극(53)을 형성한다.
여기서, 소스/드레인전극(29/27) 중 하나의 전극(본 실시예의 경우 드레인전극(27))은 제1 전극(43)의 가장자리 영역의 제3 개구(H3)를 통하여 제1 전극(43)과 접속하도록 형성된다.
한편, 소스/드레인전극(29/27)을 형성함과 동시에 제2 패드전극(53)을 형성한다. 그러나 본 발명은 이에 한정되지 않고, 소스/드레인전극(29/27)을 형성한 후 추가 식각에 의해 제2 패드전극(53)을 각각 형성할 수도 있다.
다음으로, 도 5i에 도시된 바와 같이, 제1 기판(10) 상에 화소정의막(pixel define layer: PDL)(16)을 형성한다.
상세히, 제1 전극(43), 소스/드레인전극(29/27), 커패시터 상부전극(33), 및 패드전극(50)이 형성된 제1 기판(10) 전면에 제3 절연층(16)을 증착한다. 이때 상기 제3 절연층(16)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다. 한편, 상기 제3 절연층(16)은 상기와 같은 유기 절연 물질뿐만 아니라, SiO2, SiNx, Al2O3, CuOx, Tb4O7, Y2O3, Nb2O5, Pr2O3 등에서 선택된 무기 절연 물질로 형성될 수 있음은 물론이다. 또한 상기 제3 절연층(16)은 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다.
제3 절연층(16)은 제5마스크(미도시)를 사용한 마스크 공정에 의해 패터닝하여 제1 전극(43)의 중앙부가 노출되도록 제8 개구(H8)를 형성함으로써, 픽셀을 정의하게 된다. 또한, 제3 절연층(16)은 제5마스크를 사용하는 마스크 공정에 의해 제2 패드전극(53)이 노출되도록 제9 개구(H9)가 형성될 수 있다. 패드 영역(PA)의 구체적인 제조방법에 대해서는 도 6a 내지 6d 및 도 7a 내지 도 7d에 대한 설명에서 후술하기로 한다.
이후 도 4a 및 도 4b에 도시된 바와 같이, 제1 전극(43)을 노출하는 제8 개구(H8)에 발광층을 포함하는 중간층(44) 및 제2 전극(45)을 형성한다.
중간층(44)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
상기 유기 발광층은 저분자 또는 고분자 유기물로 구비될 수 있다.
유기 발광층이 저분자 유기물로 형성되는 경우, 중간층(44)은 유기 발광층을 중심으로 제1 전극(43)의 방향으로 정공 수송층 및 정공 주입층 등이 적층되고, 제2 전극(45) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록 시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
한편, 유기 발광층이 고분자 유기물로 형성되는 경우에는, 중간층(44)은 유기 발광층을 중심으로 제1 전극(43) 방향으로 정공 수송층만이 포함될 수 있다. 정공 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 제1 전극(43) 상부에 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(Poly-henylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
상기 제2 전극(45)은 제1 기판(10) 전면에 증착되어 공통 전극으로 형성될 수 있다. 본 실시예에 따른 표시장치(1)의 경우, 제1 전극(43)은 애노드 전극으로 사용되고, 제2 전극(45)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
표시장치(1)가 제1 기판(10)의 방향으로 화상이 구현되는 배면 발광형(bottom emission type)의 경우, 제1 전극(43)은 투명전극이 되고 제2 전극(45)은 반사 전극이 된다. 이때 반사 전극은 일함수가 적은 금속, 예를 들자면, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, 또는 이들의 화합물을 얇게 증착하여 형성할 수 있다.
도 6a 내지 도 6d는 도 4a의 표시장치의 제조 공정들 중 패드 영역의 제조 공정을 순차적으로 도시한 개략적인 단면도이다.
구체적으로 도 6a 내지 도 6d는 도 4a의 표시장치(1)의 패드 영역(PA)을 형성하는 방법의 일부를 도시한 도면들이다.
도 6a를 참조하면, 제1 기판(10)상에 패드 전극을 포함하는 패드 영역(PA)이 형성되어 있다.
도 6b를 참조하면, 패드 영역(PA)에 접속 영역(121)와 노출 영역(123)가 이격되도록 복수의 차단 영역(122a, 122b)을 형성한다. 구체적인 예로서, 레이저 빔을 이용한 절단 공정을 통하여 패드 영역(PA)에 복수의 차단 영역(122a, 122b)을 형성할 수 있다. 레이저 빔은 제2 절연층(14)을 향해 조사되어, 제2 절연층(14) 및 제1 패드전극(51)을 단절시킨다. 제1 차단 영역(122a), 제2 차단 영역(122b)은 복수의 레이저 빔을 이용하여 동시에 형성될 수 있으나, 이에 한정되지 않으며, 하나의 레이저 빔을 이용하여 순차적으로 형성될 수도 있다.
도 6c를 참조하면, 복수의 차단 영역(122a, 122b) 중 적어도 하나에 부식 방지층(124)이 형성될 수 있다. 예를 들어 노출 영역(123)에 인접한 제1 차단 영역(122a)에 부식 방지층(124)이 형성될 수 있다. 한편, 이러한 부식 방지층(124)을 형성하는 과정에서 접속 영역(121)에 FPC(81)를 접속시키기 위한 도전성 부재(90), 예를 들어 도전볼(91)을 포함하는 이방성 도전 필름이 형성될 수 있다. 이 때, 제2 차단 영역(122b)에는 도전성 부재(90)가 삽입 배치될 수 있으나, 반드시 이에 한정되지 않으며, 도전성 부재(90) 대신에 부식 방지층(124)이 형성될 수도 있다.
도 6d를 참조하면, 접속 영역(121)에 FPC(81)를 연결하고, FPC(81)에 PCB(83: 도 1 참조)를 연결한다. 또한 FPC(81)를 상부, 즉 제1 기판(10)과 멀어지는 방향으로 굴곡시켜, 제1 기판(10)의 측면이 노출되고 FPC(81) 및 PCB(83)가 제1 기판(10)의 측면의 연장선(10a)을 넘어가지 않도록 한다.
도 7a 내지 도 7d는 4b의 표시장치의 제조 공정들 중 패드 영역의 제조 공정을 순차적으로 도시한 개략적인 단면도이다.
구체적으로 도 7a 내지 도 7d는 도 4b의 표시장치(1)의 패드 영역(PA)을 형성하는 방법의 일부를 도시한 도면들이다.
도 7a를 참조하면, 제1 기판(10)상에 패드 영역(PA)이 형성되어 있다.
도 7b를 참조하면, 패드 영역(PA)에 접속 영역(421)와 노출 영역(423)가 이격되도록 단수의 차단 영역(422)을 형성한다. 구체적인 예로서, 레이저 빔을 이용한 절단 공정을 통하여 패드 영역(PA)에 단수의 차단 영역(422)을 형성할 수 있다. 레이저 빔은 제2 절연층(14)을 향해 조사되어, 제2 절연층(14) 및 제1 패드전극(51)이 단절시킴으로써, 차단 영역(422)을 형성할 수 있다.
도 7c를 참조하면, 차단 영역(422)을 통하여 수분이 침투하는 것을 방지하기 위하여, 차단 영역(422) 내부에 부식 방지층(424)이 형성될 수 있다. 한편, 이러한 부식 방지층(424)을 형성하는 과정에서 접속 영역(421)에 FPC(81)를 접속시키기 위한 도전성 부재(90), 예를 들어 도전볼(91)을 포함하는 이방성 도전 필름이 형성될 수 있다.
도 7d를 참조하면, 접속 영역(421)에 FPC(81)를 연결하고, FPC(81)에 PCB(83)를 연결한다. 또한 FPC(81)를 상부, 즉 제1 기판(10)과 멀어지는 방향으로 굴곡하여 제1 기판(10)의 측면이 노출되고 FPC(81) 및 PCB(83)가 제1 기판(10)의 측면의 연장선(10a)을 넘어가지 않도록 한다.
한편, 전술한 실시예에서는 유기 발광 표시장치를 예로 설명하였으나, 본 발명에 따른 표시장치는 이에 한정되지 않고 액정 표시장치를 비롯한 다양한 표시 소자를 사용할 수 있음은 물론이다. 또한, 본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 TFT와 하나의 커패시터만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 마스크 공정을 늘리지 않는 한, 복수 개의 TFT와 복수 개의 커패시터가 포함될 수 있음은 물론이다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도면 상의 표시 장치(1)의 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
1: 표시장치 2: 트랜지스터영역
3: 저장영역 4: 발광영역
10: 제1 기판 11: 보조층
12: 제1절연층 13: 제1도전층
14: 제2절연층 16: 제3절연층
17: 제2도전층 20: 게이트 전극
21: 활성층 27: 드레인 전극
29: 소스 전극 31: 커패시터 하부전극
33: 커패시터 상부전극 43: 제1 전극
44: 중간층 45: 제2 전극
50: 패드 전극 51: 제1 패드전극
53: 제2 패드전극 70: 제2기판
80: 구동 회로부 81: FPC
83: PCB 90: 도전성 부재
91: 도전볼 121, 421: 접속 영역
122a, 122b, 422: 차단 영역 123, 423: 노출 영역
124, 424: 부식 방지층 DA: 표시 영역
NDA: 비표시 영역 PA : 패드 영역

Claims (22)

  1. 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판과, 상기 제1 기판에 대향 배치되며 적어도 상기 표시 영역을 봉지하는 제2 기판을 포함하는 표시장치로서,
    상기 패드 영역은
    구동 회로부와 접속되는 접속 영역;
    상기 접속 영역과 이격된 노출 영역; 및
    상기 접속 영역과 상기 노출 영역 사이에 형성된 복수의 차단 영역;를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 복수의 차단 영역 중 적어도 하나에는 부식 방지층이 형성된 표시장치.
  3. 제 1 항에 있어서,
    상기 차단 영역은,
    상기 노출 영역에 인접한 제1 차단 영역과, 상기 접속 영역에 인접한 제2 차단 영역을 포함하는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 차단 영역에는 부식 방지층이 형성된 표시장치.
  5. 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판과, 상기 제1 기판에 대향 배치되며 적어도 상기 표시 영역을 봉지하는 제2 기판을 포함하는 표시장치로서,
    상기 패드 영역은
    구동 회로부와 접속되는 접속 영역;
    상기 접속영역과 이격된 노출 영역; 및
    상기 접속 영역과 상기 노출 영역 사이에 형성된 단수의 차단 영역;을 포함하며,
    상기 차단 영역의 내부에는 부식 방지층이 형성된 표시장치.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 구동 회로부는,
    상기 접속 영역과 연결되고, 상기 제2 기판을 향하도록 굴곡되는 FPC를 포함하는 표시장치.
  7. 제 6 항에 있어서,
    상기 노출 영역의 상면은 상기 FPC에 의하여 덮이지 않도록 상기 FPC와 이격된 표시장치.
  8. 제 1 항 또는 제 5 항에 있어서,
    상기 FPC와 연결되고, 상기 제2 기판을 향하도록 배치된 PCB를 더 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 PCB는 상기 제1 기판의 측면의 연장선을 넘지 않도록 배치되는 표시장치.
  10. 제 1 항 또는 제 5 항에 있어서,
    상기 접속 영역은 상기 노출 영역에 비하여 상기 제1 기판의 가장자리로부터 멀리 떨어지도록 형성된 표시장치.
  11. 제 1 항 또는 제 5 항에 있어서,
    상기 표시 영역은
    제1 전극, 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치되며 유기 발광층을 구비하는 중간층을 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 표시 영역은,
    상기 제1 전극과 전기적으로 연결되고, 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터를 더 포함하는 표시장치.
  13. 제 12 항에 있어서,
    상기 접속 영역은 복층으로 형성되고,
    상기 복층 중 적어도 하나의 층은 상기 게이트 전극과 동일한 재질로 형성되며,
    상기 복층 중 적어도 또 다른 하나의 층은 상기 소스 전극 및 드레인 전극과 동일한 재질로 형성된 표시장치.
  14. 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판, 상기 제1 기판과 대향하며 적어도 상기 표시 영역을 봉지하는 제2 기판을 준비하는 단계;
    상기 패드 영역의 접속 영역과 노출 영역 사이에 복수의 차단 영역을 형성하는 단계; 및
    상기 접속 영역에 구동 회로부를 접속시키는 단계;를 포함하는 표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 복수의 차단 영역을 형성하는 단계에서 레이저 빔을 이용한 표시장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 복수의 차단 영역을 형성하는 단계는, 제1 차단 영역 및 제2 차단 영역을 동시에 또는 순차적으로 형성하는 표시장치의 제조방법.
  17. 제 14 항에 있어서,
    상기 복수의 차단 영역 중 적어도 하나에 부식 방지층을 형성하는 단계를 더 포함하는 표시장치의 제조방법
  18. 표시 영역, 비표시 영역 및 패드 영역을 구비하는 제1 기판, 상기 제1 기판과 대향하며 적어도 상기 표시 영역을 봉지하는 제2 기판을 준비하는 단계;
    상기 패드 영역의 접속 영역과 노출 영역 사이에 단수의 차단 영역을 형성하는 단계;
    상기 차단 영역에 부식 방지층을 형성하는 단계; 및
    상기 접속 영역에 구동 회로부를 접속시키는 단계;를 포함하는 표시장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 차단 영역을 형성하는 단계에서 레이저 빔을 이용한 표시장치의 제조방법.
  20. 제 14 항 또는 제 18 항에 있어서,
    상기 접속 영역에 구동 회로부를 접속시키는 단계는,
    상기 접속 영역에 일단이 연결되고 상기 제2 기판을 향하도록 굴곡되는 FPC를 배치하는 표시장치의 제조방법.
  21. 제 20 항에 있어서,
    상기 접속 영역에 구동 회로부를 접속시키는 단계는,
    상기 FPC와 연결되고, 상기 제2 기판을 향하도록 PCB를 배치하는 표시장치의 제조방법.
  22. 제 21 항에 있어서,
    상기 PCB는 상기 제1 기판의 측면의 연장선을 넘지 않도록 배치하는 표시장치의 제조방법.
KR1020120130515A 2012-11-16 2012-11-16 표시장치 및 표시장치의 제조방법 KR102000209B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120130515A KR102000209B1 (ko) 2012-11-16 2012-11-16 표시장치 및 표시장치의 제조방법
US13/797,601 US9491870B2 (en) 2012-11-16 2013-03-12 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120130515A KR102000209B1 (ko) 2012-11-16 2012-11-16 표시장치 및 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20140063305A true KR20140063305A (ko) 2014-05-27
KR102000209B1 KR102000209B1 (ko) 2019-07-16

Family

ID=50727751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120130515A KR102000209B1 (ko) 2012-11-16 2012-11-16 표시장치 및 표시장치의 제조방법

Country Status (2)

Country Link
US (1) US9491870B2 (ko)
KR (1) KR102000209B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043615A (ko) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 패드 전극 구조물, 이를 포함하는 평판 표시 장치 및 평판 표시 장치의 제조방법
CN107644889A (zh) * 2016-07-21 2018-01-30 乐金显示有限公司 显示面板和包括该显示面板的显示装置
US10600858B2 (en) 2018-04-10 2020-03-24 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20200037898A (ko) * 2018-10-01 2020-04-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11489035B2 (en) 2019-10-24 2022-11-01 Samsung Display Co., Ltd. Display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096800B1 (ko) * 2013-11-26 2020-04-06 엘지디스플레이 주식회사 유기발광표시장치의 제조방법
US20180053811A1 (en) 2016-08-22 2018-02-22 Emagin Corporation Arrangement of color sub-pixels for full color oled and method of manufacturing same
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
US11437451B2 (en) * 2016-09-22 2022-09-06 Emagin Corporation Large area display and method for making same
CN107066051B (zh) * 2017-05-27 2020-12-04 捷开通讯(深圳)有限公司 一种移动电子设备及其显示屏
US11398523B2 (en) * 2019-01-23 2022-07-26 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
KR20210109090A (ko) * 2020-02-26 2021-09-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2021217600A1 (zh) 2020-04-30 2021-11-04 京东方科技集团股份有限公司 镜面显示面板及其制作方法、显示装置
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035739A (ko) * 2001-10-22 2003-05-09 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100685422B1 (ko) * 2004-11-19 2007-02-22 삼성에스디아이 주식회사 표시장치 및 그 제조방법
KR20070036996A (ko) * 2005-09-30 2007-04-04 삼성에스디아이 주식회사 평판 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036154B2 (ja) * 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
JP4142029B2 (ja) 2004-05-07 2008-08-27 セイコーエプソン株式会社 電気光学装置および電子機器
KR101066484B1 (ko) 2004-08-20 2011-09-21 엘지디스플레이 주식회사 액정표시소자의 제조방법
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100918053B1 (ko) * 2007-12-27 2009-09-22 삼성모바일디스플레이주식회사 유기발광 표시장치
KR20120075147A (ko) 2010-12-28 2012-07-06 엘지디스플레이 주식회사 엘이디 패키지 및 이를 구비한 엘이디패키지 어레이

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035739A (ko) * 2001-10-22 2003-05-09 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100685422B1 (ko) * 2004-11-19 2007-02-22 삼성에스디아이 주식회사 표시장치 및 그 제조방법
KR20070036996A (ko) * 2005-09-30 2007-04-04 삼성에스디아이 주식회사 평판 표시 장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043615A (ko) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 패드 전극 구조물, 이를 포함하는 평판 표시 장치 및 평판 표시 장치의 제조방법
CN107644889A (zh) * 2016-07-21 2018-01-30 乐金显示有限公司 显示面板和包括该显示面板的显示装置
KR20180011396A (ko) * 2016-07-21 2018-02-01 엘지디스플레이 주식회사 표시장치
US10224503B2 (en) 2016-07-21 2019-03-05 Lg Display Co., Ltd. Display device
US10446789B2 (en) 2016-07-21 2019-10-15 Lg Display Co., Ltd. Display device
CN107644889B (zh) * 2016-07-21 2020-12-25 乐金显示有限公司 显示面板和包括该显示面板的显示装置
US10600858B2 (en) 2018-04-10 2020-03-24 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20200037898A (ko) * 2018-10-01 2020-04-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11552157B2 (en) 2018-10-01 2023-01-10 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US11950471B2 (en) 2018-10-01 2024-04-02 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US11489035B2 (en) 2019-10-24 2022-11-01 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20140140019A1 (en) 2014-05-22
KR102000209B1 (ko) 2019-07-16
US9491870B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
KR102000209B1 (ko) 표시장치 및 표시장치의 제조방법
US8698189B2 (en) Organic light-emitting display device and method of manufacturing the same
US9184222B2 (en) Method of manufacturing an organic light-emitting display device
US9219244B2 (en) Organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus
KR101889918B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101922177B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US8754414B2 (en) Organic light-emitting display device and method of manufacturing the same
TWI590437B (zh) 有機發光顯示裝置及其製造方法
US8933451B2 (en) Organinc light emitting display device and method of manufacturing the same
KR101193197B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101873448B1 (ko) 유기발광표시장치 및 이의 제조방법
US8445915B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101780250B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101884738B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US20140027726A1 (en) Organic light-emitting display device and method of manufacturing the same
KR102116493B1 (ko) 유기발광표시장치 및 이의 제조방법
JP2012124153A (ja) 有機発光ディスプレイ装置及びその製造方法
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant