KR20140057214A - 에피택셜 증착에 의한 실리콘 웨이퍼들 - Google Patents

에피택셜 증착에 의한 실리콘 웨이퍼들 Download PDF

Info

Publication number
KR20140057214A
KR20140057214A KR1020137034871A KR20137034871A KR20140057214A KR 20140057214 A KR20140057214 A KR 20140057214A KR 1020137034871 A KR1020137034871 A KR 1020137034871A KR 20137034871 A KR20137034871 A KR 20137034871A KR 20140057214 A KR20140057214 A KR 20140057214A
Authority
KR
South Korea
Prior art keywords
gas
substrates
substrate carrier
silicon
substrate
Prior art date
Application number
KR1020137034871A
Other languages
English (en)
Inventor
비스웨스와렌 시바라마크리쉬난
티루넬벨리 에스. 라비
안드르제이 카스주바
? 빈 트롱
진 알. 바투스
Original Assignee
크리스탈솔라,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리스탈솔라,인코포레이티드 filed Critical 크리스탈솔라,인코포레이티드
Publication of KR20140057214A publication Critical patent/KR20140057214A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

교차-유동 증착을 이용한 실리콘 전구체 소진 모드에서의 에피택셜 증착에 의해 얇은 단결정 실리콘 웨이퍼들을 증착하는 시스템이 개시되며, 이는 낮은 총 열용량, 높은 방사율 및 작은 부피를 갖는 기판 캐리어; 신속한 가열, 효율적인 열 생산, 및 가열에 대한 공간 제어를 갖는 램프 모듈; 및 교차-유동 처리를 위해 설계된 매니폴드를 포함한다. 또한, 기판 캐리어는 상기 캐리어의 에지들로부터 열 손실을 제어하는 열 반사기들, 및/또는 매니폴드들로부터 캐리어를 열적으로 격리시켜 매니폴드들의 독립적인 온도 제어를 허용하는 열 초크들을 포함할 수 있다. 캐리어 및 기판들은 기판들의 양면에서의 증착을 위해 구성될 수 있다 - 상기 기판들은 양면에 이형층들을 갖고, 상기 캐리어들은 기판의 양 표면들에 걸쳐 동일한 공정 가스 흐름을 갖도록 구성된다. 다수 소형-뱃치 반응기들을 포함한 증착 시스템에 의해 큰 부피가 다루어질 수 있다.

Description

에피택셜 증착에 의한 실리콘 웨이퍼들{SILICON WAFERS BY EPITAXIAL DEPOSITION}
본 출원은 2011년 5월 27일 출원된 미국 가출원 제 61/491,152호의 이익을 주장하며, 이는 그 전문이 본 명세서에 인용참조된다.
본 발명은 일반적으로 실리콘 웨이퍼들의 제작에 관한 것으로, 특히 에피택셜 증착(epitaxial deposition)에 의한 실리콘 웨이퍼들의 제작에 관한 것이다.
결정질 실리콘은 상업적인 생산 환경들에서 대략 23 %까지의 높은 태양 전지 효율성(η)을 제공하며, 동시에 CIGS, CdTe 등과 같은 박막 태양 전지들과 비교하여 (a) 가용성, (b) 환경 친화성, 및 (c) 입증된 긴 수명 및 연계된 기술 성숙도(technology maturity)의 이점들을 갖는다. 하지만, 결정질 실리콘은 통상적으로 경쟁적인 박막 패널들보다 더 높은 광전지 모듈 비용을 갖는다(모듈은 실제로 전력을 발생시키고 다수의 태양 전지들을 유지하는 프레임을 포함하는 유닛이며, 상기 태양 전지들은 함께 직렬로 전기 연결된 후에 인버터에 연결된다). 이 비용의 대부분은 실리콘 웨이퍼들(통상적으로, ~180 ㎛ 두께)을 제조하는 비용에서 비롯되며, 이는 폴리실리콘 생산, 잉곳(ingot) 형성, 및 웨이퍼링(wafering)[잉곳의 와이어 절단(wire sawing) 및 절단된 웨이퍼들의 마무리]의 비용을 포함한다.
최근 몇 년간, 박막 공정들(비정질 실리콘, CIGS 및 CdTe)은 활기를 띠어왔는데, 그 이유는 더 적은 소모품(consumables) 및 큰 포맷(large-format)의 통합 처리로 인하여 결정질 실리콘보다 비용이 잠재적으로 낮았기 때문이다. 하지만, 일반적인 박막 광전지(PV) 모듈들은 전형적으로 결정질 실리콘 모듈들보다 실질적으로 더 낮은 효율성을 갖는다. 전형적인 단결정 모듈은 15 내지 16 %(일부 모듈은 20 %까지임)의 효율성을 갖는 반면, 박막 모듈의 최대치는 현재 11 %이다. 또한, 대부분의 박막 공정들의 비용적 이점들은 확실히 입증되지 않았었다. 결과로서, 결정질 실리콘(단결정질 및 다결정질 모두)이 2010년 대략 14 GW로, 현재 PV 시장의 80 % 이상의 점유율을 차지하고 있다(PV 모듈들의 양은, 통상적으로 이들의 총 전력 출력에 의해 와트 단위로 측정됨).
$2.50/Wp[Wp는 와트 피크(Watt peak)이며, 달성가능한 최대 전력을 칭함] 미만인 PV 모듈들에 대한 총 설치 비용이 오늘날 주목되는데, 이는 이 비용이 세계 여러 곳에서 적당한 인센티브(incentive)들을 갖는 그리드-패리티(grid-parity)를 나타내기 때문이다(그리드 패리티는 PV 모듈로부터의 와트당 비용과 전기 배급망에 걸쳐 이용가능한 와트당 비용이 동일한 것을 칭하며, 이때 전형적인 배급망은 석탄, 오일 및 가스 발전소들과 같은 다수의 전력원들에 의해 공급함).
특히, 제조자들은 통상적인 결정질 실리콘(단결정질 및 다결정질 모두) 기술들의 제조 비용들을 효과적으로 감소시켜왔다 - 실리콘 PV 모듈들의 가격이 2006년에 $4/Wp 이상에서 2010년에는 거의 $1.80/Wp로 하락했다. 현재, PV 웨이퍼들, 전지들 및 모듈들의 가장 비용 효율적인 통합 제조자들은 $1.10/Wp에 가까운 PV 모듈에 대한 매출 원가(cost of goods sold)(재료, 노동 및 간접비를 포함한 PV 모듈 구성 비용)를 갖는다. 지난 4년에 걸친 이러한 비용 감소는 부분적으로 다음의 기술 개선들로 인하여 이루어졌다.
첫째로, 더 낮은 절단 손실(kerf loss)들을 갖는 개선된 웨이퍼 절단 공정들 및 태양 전지 두께의 감소로 인해, 실리콘 사용이 와트당 10 gms에서 와트당 거의 6.5 gms로 감소되었다.
둘째로, 미세 라인 프린팅(fine line printing), 개선된 전면 반사 및 패시베이션(passivation) 제어, 더 높은 품질(더 긴 수명)의 재료들 등에 의해, 전지 효율성이 개선되었다. 평균적인 실리콘 전지 효율성은 대략 14 %에서 17 %까지 증가하였고, 많은 제조자가 단결정질 실리콘 PV 전지들에 대하여 18 %의 전지 효율성을 보고하였다.
셋째로, 제조가 더 충분히 통합되었다 - 더 큰 비용 효율성을 위하여 실리콘 PV 모듈 제조 공정의 다양한 부분들(폴리실리콘, 웨이퍼, 전지 및 모듈)을 결부시키는 경향이 있었고, 이제는 시스템통합 사업자(system integrator)들 및 시스템 설비자(system installer)들에 대한 세계적인 접근이 존재한다. 예를 들어, 2010년에 통합된 제조가 대략 $1.10의 PV 모듈들에 대한 COGS를 가져오는 원가 구조를 유도하였다.
단결정 실리콘 PV 모듈 제조가 추가적인 비용 감소를 지속할 수 있다면, 가까운 장래에도 단결정 실리콘 PV 모듈들이 계속해서 PV에서의 리더일 수 있고, 그리드 패리티에 도달함에 따라 박막 PV 기술들과 효과적으로 경쟁할 것이 분명하다. 하지만, 추가적인 비용 감소의 원천이 당장은 명백하지 않다.
PV 전지 및 모듈 비용들은 대규모 생산 장비의 배치와 함께 점근적 레벨에 접근하고 있고, 단결정 실리콘 전지의 효율성이 거의 19 %에 도달하였으며, 전지 효율성의 추가적인 증가는 단지 증가된 비용에서만 달성될 수 있다.
하지만, 이제는 실리콘 및 웨이퍼링 비용들이 모듈 원가 구조의 가장 큰 부분을 나타내므로, 이들의 상당한 감소로부터 추가적인 비용 감소가 발생할 수 있다. 실리콘 및 웨이퍼링 비용들은 (a) 폴리실리콘 생산 비용들의 추가적인 감소에 의해, (b) 결정 성장 공정들의 개선에 의해, 및/또는 (c) 낮은 절단 손실 및 높은 수율로 웨이퍼들을 더 얇게 절단함으로써 감소될 것이다. 이와 유사하게, 연속적인 초크랄스키(Czochralski) 결정 성장 공정은 증분 비용(incremental cost)의 개선을 제공할 수는 있지만, 근본적인 비용(radical cost)을 감소시킬 가능성이 희박하다. 하지만, 와이어 절단 기술이 기본적인 기계적 한계들에 도달하기 시작함에 따라, 180 ㎛ 미만으로의 웨이퍼들의 절단이 더 낮은 수율 및 불균형하게 더 높은 절단 손실들에 시달렸다. 이에 따라, 실리콘 사용의 감소는 폴리실리콘, 잉곳팅(ingoting), 및 웨이퍼링 단계들을 모두 건너뛸 수 있는(bypass) 새로운 기술들을 필요로 한다.
이 단계들을 건너뛰기 위한 또 다른 인센티브는, 현재 폴리실리콘이 주로 폴리실리콘 단계 자체와 연계된 자본 비용으로 인해 실리콘 PV 모듈 생산 능력의 확장을 막아서는(gate) 단계라는 점이다. 실제로, 폴리실리콘, 잉곳팅 및 웨이퍼링에 대한 -제조를 위한 1회 셋업 비용(one-time set-up cost)들인- 자본 비용들은 실리콘 PV 디바이스들의 생산에 대한 총 자본 비용들에서 지배적이다. 폴리실리콘, 잉곳팅 및 웨이퍼링은 가장 큰 자본 비용을 가질 뿐만 아니라(태양 전지 모듈들의 생산을 위해 셋업하기 위한 총 $3/Wp 중 대략 $2/Wp을 차지함), 이들은 땅, 가스들, 물 등에 있어서 가장 많은 기반 구조도 필요로 한다.
앞선 설명으로부터, 결정질 실리콘 PV 산업이 비용을 줄이고 박막 PV와 경쟁력을 유지하는 데 큰 진보를 이루었다는 것은 분명하다. 하지만, 보조지원 없이 거의 $0.08/kWh로의 그리드 패리티(대략 $2/Wp에 해당함)에 도달하기 위해서는, 총 COGS가 결정질 실리콘 PV 웨이퍼들에 대해 대략 $0.80/Wp로 감소되어야 하며, 이는 $2/Wp의 결정질 실리콘 PV 모듈들에 대한 시스템 설치 비용들에 도달하도록 요구되는 것이다. 이러한 감소는 종래의 실리콘 PV 기술 - 종래의 실리콘 반도체 산업에서 비롯된 혁신들 및 대량 생산으로 인한 비용 감소로부터 이미 이익을 얻은 기술에서는 어렵다. 따라서, 자본 비용들의 부수적인 감소와 함께, 폴리실리콘, 잉곳팅 및 웨이퍼링과 연계된 현재의 비용이 많이 드는 공정들을 대체할 수 있는 보다 저가의 새로운 공정들이 필요하다는 것이 분명하다.
PV 모듈 생산을 위한 결정질 실리콘 기판들의 에피택셜 증착이 공급 사슬의 과감한 간소화를 허용한다 - 즉, 폴리실리콘, 잉곳팅 및 웨이퍼링의 필요성을 제거한다. 하지만, 단일 결정 실리콘 웨이퍼들을 제조하는 통상적인 공정들보다 적지는 않더라도 비슷한 비용으로 에피택셜 증착 공정을 이용하는 것이 과제이다.
실리콘 박막들의 에피택셜 증착은 집적 회로들과 같은 반도체 디바이스들의 제작에 있어서 일반적인 공정 단계이다. 집적 회로들에 대한 고 수율을 가능하게 하기 위해, 이 에피택셜 증착 단계는 증착되는 실리콘이 매우 엄격한 두께 균일성을 갖는 매우 높은 품질일 것을 요구한다. 이는 보다 낮은 증착 속도들에서만 달성될 수 있으며, 따라서 대부분의 반도체 에피택셜 반응기들이 분(min)당 0.1 내지 1 ㎛의 매우 균일한 저결함 증착 속도들에 대해 최적화된다. 오늘날, 거의 모든 진보된 고성능 CMOS(complementary metal oxide semiconductor) 디바이스들은 이러한 에피택셜 층들을 바탕으로 형성된다.
반도체 산업에서 사용되는 가장 통상적인 에피택셜 뱃치 반응기들은 TCS(trichlorosilane) 및 수소와 같은 반응물들을 웨이퍼들의 중심에 공급하는 확산에 의존하고, 이는 가스 흐름이 전형적으로 웨이퍼 스택의 주변부를 따르기 때문에 본질적으로 웨이퍼 에지 상에서 TCS의 농도를 더 높게 한다. 이에 따라, 웨이퍼 내에서와 웨이퍼 간(wafer-to-wafer)의 막 두께 균일성을 유지하기 위해, 이러한 반응기들은 더 낮은 온도들에서의 반응-속도 제한 방식으로 작동되어야 하며, 이때 증착 속도들이 훨씬 더 낮다. 또한, 막 품질 및 균일성이 매우 중요하고 디바이스 가치가 높은 공정 비용을 수용할 수 있는 얇은 에피택셜 막들의 증착을 위해, 고온 에피택셜 성장이 전형적으로 단일 웨이퍼 반응기 내에서 이용된다. 이 고온 공정에서, TCS의 화학 기상 증착(CVD)은 질량 수송 제한 방식(mass transport limited regime) 하에서 행해지며, 이때 성장은 경계층에 걸친 반응 표면으로의 TCS의 질량 수송에 의존한다. 하지만, 단일 웨이퍼들의 고온 처리는 최첨단 프로세서들과 같은 매우 값비싼 디바이스들을 제외하여도 엄두도 못 낼 정도로 높은 비용이 든다.
반응물들의 확산에 의존하는 반응기들의 한계들을 회피하기 위해, 일부 반도체 에피택셜 반응기들은 경계층에 걸쳐 전구체 종류(precursor species)를 일정하게 이용할 수 있는 안정적인 경계층을 형성함으로써, 웨이퍼의 표면에 걸쳐 일정한 성장률을 갖도록 설계된다. 이는 전형적으로 다음의 기술들을 이용하여 달성된다.
첫째로, 웨이퍼가 회전되며, 이는 가스 속도 및 경계층들이 웨이퍼 표면에 걸쳐 일정할 것을 보장한다. 하지만, 웨이퍼들을 회전시켜야 한다는 것은 반응기의 타입을 단일 웨이퍼 반응기들 또는 소형 뱃치 반응기(small batch reactor)들 중 어느 하나로 제한한다.
둘째로, TCS가 전구체의 소진을 초래하지 않으면서 반응물 표면 부근에서 이용가능하도록 TCS의 충분한 공급이 제공된다. 이는 증착 챔버에 TCS가 가득 차도록 다수의 전구체 가스 주입 지점들을 가짐으로써 달성될 수 있다. 그 결과, 이 반응기들 내에서 TCS 이용은 전형적으로 단지 5 % 정도이다.
셋째로, 웨이퍼들의 온도가 전형적으로 1050 ℃ 미만이고, 이에 따라 성장률이 분당 1 ㎛ 미만이다. 이 반응기들 내에서는 더 높은 성장률이 달성될 수 있지만, 증착 온도들에서의 웨이퍼 회전에 대한 요건으로 인한 설계 제약들이 일반적으로 작동 온도를 1,000 내지 1,050 ℃의 범위 내에 유지한다. 반도체들에 대해, 저결함 밀도에 있어서 에피택셜 품질 및 두께 균일성이 주요하기 때문에 이 낮은 증착 속도가 허용가능하다.
넷째로, 기판들이 증착 온도까지 가열되어야 하고, 그 후 증착이 완료된 후에는 냉각되어야 한다 - 이는 전형적으로 한 시간이 걸리며, 증착 챔버 내에서 행해지는 경우 스루풋(throughput) 계산들을 위한 증착 시간에 더해진다. 이 증착 시스템들은 전형적으로 정격이 거의 200 kW인 유도 가열 시스템들을 이용한다는 것에 유의한다.
[http://kops.ub.uni-konstanz.de/handle/urn:nbn:de:bsz:352-opus-11305에서 이용가능한 Sandra Bau의 High-temperature CVD silicon films for crystalline silicon thin-film solar cells, Ph.D. dissertation, University of Konstanz 2003(18 페이지, 도 3.4 참조)로부터의] 도 1은 중요한 변수들 - 기판 온도 및 TCS 대 H2 비 - 의 함수로서 TCS로부터의 실리콘의 성장률에 대한 플롯을 나타낸다. 상업적인 에피택셜 반응기들이 설계되었던 반도체 적용들의 경우, 성장률은 높은 수준의 정확성으로 제어되어야 하고, 이는 온도 및 TCS 대 H2 비의 변동이 증착 속도에 있어서 상당한 변화를 야기하지 않는 조건들 하에서의 공정 작동을 필요로 한다. 따라서, 상업적인 반도체 에피택시에 대한 작동 구역은 도 1에 나타낸 바와 같이 곡선의 평탄한 부분 상에 있다.
8 웨이퍼 뱃치 용량을 갖는 상업적인 반도체 에피택셜 반응기에서의 생산을 가정하여, 다음의 가정들은 125 mm 기판 상의 180 ㎛ 결정질 실리콘 웨이퍼의 에피택셜 증착 비용을 추산하는 데 사용된다. 1 ㎛/분의 증착 속도(도 1 참조)에서, 60 분의 가열 및 냉각 시간을 포함하면, 총 생산 시간은 240 분이다. 8 웨이퍼 뱃치로 작동하는 단일 시스템의 스루풋은 다음과 같다:
8×60/240 = 2 웨이퍼/시간.
반응기에 대해 7 년 주기에 걸쳐 90 % 가동 시간, 90 % 사용률 및 $1.2M ASP(application specific product)를 가정한 웨이퍼당 감가 상각비(depreciation cost)는 다음과 같이 주어진다:
$1.2M/(2×0.9×0.9×24×350×7) = $12.60/웨이퍼.
5 %의 사용률에서의 웨이퍼당 소비된 TCS는 웨이퍼당 650 grams이다. TCS의 상업적인 가격이 kg당 $3라고 가정하면, 웨이퍼당 TCS의 비용은 웨이퍼당 $2이다. 웨이퍼 8 개의 뱃치를 생성하는 데 사용되는 총 전력은 200 kW로 추산되고, 4￠/kWh인 웨이퍼당 전력의 비용에서 이는 웨이퍼당 $1의 전력 비용을 제공한다. 다른 가스들 및 소모품들이 웨이퍼당 대략 $1인 것으로 추산된다. 그 결과, 에피택셜 증착의 총 비용은 $16.6/웨이퍼인 것으로 추산된다.
PV 모듈들에 대한 결정질 실리콘 웨이퍼들을 생산하는 데 에피택셜 증착을 이용하는 것은 공급 사슬의 과감한 간소화를 허용하므로 관심의 대상이 되지만, 에피택셜 증착의 비용은 실리콘 웨이퍼들을 제조하는 통상적인 공정들보다 적지는 않더라도 비슷해야 한다. 앞서 설명된 바와 같이, PV 적용들을 위한 실리콘 웨이퍼들의 비용은 $0.80/웨이퍼에 가까워야 한다. 하지만, 상업적인 반도체 에피택셜 반응기들을 사용하면, 이보다 실질적으로 더 많은 비용 - 거의 $16.6/웨이퍼로 추산된다. 분명히, 웨이퍼당 비용을 거의 25 배 이상만큼 낮추게 할 에피택셜 증착 반응기가 필요하다.
본 발명은 개선된 에피택셜 증착에 의한 실리콘 웨이퍼를 제공하려는 것이다.
본 명세서에서 설명되는 바와 같은 본 발명은 실리콘 웨이퍼들의 직접-에피택셜 증착을 수반하는 방법에 기초하여 단결정 실리콘 광전지들의 제조 비용을 감소시키는 변형 기술이다. 단결정질 실리콘 웨이퍼들은 (a) 폴리실리콘 생산, (b) 결정 성장, 및 (c) 잉곳들의 웨이퍼링 단계들을 건너뛰는 기술을 이용하여 기체 상(gas phase)으로부터 직접적으로 생산된다. 이는 고효율의 PV 모듈들에 대해 제조 비용이 그리드 패리티에 접근할 가능성과 함께 실리콘 사용량 및 생산 비용의 실질적인 감소를 가능하게 한다. 단독으로 또는 조합하여 엄격한 비용 및 기술 타겟들 및 대량 생산으로의 확장성을 가능하게 하는 공정 및 장비 기술들에서의 중요한 혁신들은: 가스 흐름의 방향을 따르는 기판들 상으로의 실리콘 증착 속도의 감소를 보상하기 위한 교차-유동 증착(cross-flow deposition)을 이용한 실리콘 전구체 소진 모드(depletion mode)에서의 에피택셜 증착; 다수의 소형-뱃치 반응기들을 포함하는 증착 시스템; 낮은 총 열용량, 높은 방사율 및 작은 부피를 갖는 기판 캐리어(substrate carrier); 신속한 가열, 효율적인 열 생산, 및 가열에 대한 공간 제어를 갖는 램프 모듈; 및 교차-유동 처리를 위해 설계된 매니폴드(manifold)를 포함한다. 또한, 기판 캐리어는 상기 캐리어의 에지들로부터 열 손실을 제어하는 열 반사기들, 및/또는 매니폴드들로부터 캐리어를 열적으로 격리시켜 매니폴드들의 독립적인 온도 제어를 허용하는 열 초크(heat choke)들을 포함할 수 있다. 캐리어 및 기판들은 기판들의 양면에서의 증착을 위해 구성될 수 있다 - 상기 기판들은 양면에 이형층(release layer)들을 갖고, 상기 캐리어들은 기판의 양 표면들에 걸쳐 동일한 공정 가스 흐름을 갖도록 구성된다. 또한, 증착 시스템은 기판 캐리어가 여전히 400 내지 600 ℃인 동안 반응기로부터 기판 캐리어들을 제거하도록 구성될 수 있으며, 이에 따라 반응기를 통한 공정 사이클 시간이 감소된다. 또한, 기판 캐리어는 반응기의 반응 챔버 내의 가스 매니폴드와 맞물려 기판 캐리어 내에 공정 가스들을 포함하도록 구성될 수 있으며, 이에 따라 반응기의 반응 챔버에 대한 세정 빈도를 낮출 수 있고 반응기의 가용성을 높일 수 있다.
본 발명의 이러한 실시형태 및 특징, 및 다른 실시형태 및 특징은 첨부된 도면들과 함께 본 발명의 특정 실시예들의 다음 설명을 검토함으로써 당업자에게 분명해질 것이다:
도 1은 수평 기압 에피택셜 반응기에 대해 계산된 증착 가스 내 Cl/H 비의 함수로서 에피택셜 실리콘의 증착 속도의 플롯;
도 2는 본 발명의 실시예들에 따른 에피택셜 실리콘 기판 성장에 대한 공정 흐름도;
도 3은 본 발명의 실시예들에 따른 고 스루풋 처리를 위해 구성된 소형-뱃치 에피택셜 반응기들의 시스템의 사시도;
도 4는 본 발명의 실시예들에 따른 에피택셜 반응기의 사시도;
도 5a는 반응 챔버가 기판 캐리어를 포함하는 본 발명의 실시예들에 따른 도 의 X-X를 따른 부분 단면도;
도 5b는 반응 챔버가 기판 캐리어를 포함하는 본 발명의 실시예들에 따른 개방된 게이트 밸브(gate valve)를 갖는 도 4의 에피택셜 반응기의 X-X를 따른 부분 단면도;
도 5c는 개방된 게이트 밸브를 통해 기판 캐리어의 단부를 나타내는 본 발명의 실시예들에 따른 도 4의 에피택셜 반응기의 단면도(end view);
도 6은 본 발명의 실시예들에 따른 기판 캐리어의 사시도;
도 7은 본 발명에 따른 도 4의 에피택셜 반응기의 제 1 실시예의 Y-Y를 따른 단순화된 단면도;
도 8은 본 발명에 따른 도 4의 에피택셜 반응기의 제 2 실시예의 Y-Y를 따른 단순화된 단면도;
도 9a는 에피택셜 반응기의 가열 램프들 및 반사기 구조의 사시도;
도 9b는 본 발명의 실시예들에 따른 도 9a의 한쪽 모서리의 상세도;
도 10은 본 발명의 실시예들에 따른 도 4의 에피택셜 반응기를 통한 X-X 및 Y-Y를 따른 수평 단면도 및 수직 단면도, 및 대응하는 계산된 온도 프로파일들을 나타낸 도면;
도 11a 및 도 11b는 본 발명의 실시예들에 따른 교차-유동을 이용하여 평균한 두께 및 실리콘 전구체 소진 모드에서의 증착을 나타낸 도면;
도 12a, 도 12b, 도 12c, 도 12d, 도 12e 및 도 12f는 본 발명에 따른 기판 캐리어의 제 1 실시예의 단면도들, 평면도들 및 상세도들;
도 13a, 도 13b 및 도 13c는 본 발명에 따른 기판 캐리어의 제 2 실시예의 상세한 사시도들;
도 14a 및 도 14b는 본 발명에 따른 기판 캐리어의 제 3 실시예의 상세한 사시도들;
도 15a, 도 15b 및 도 15c는 본 발명에 따른 기판 캐리어의 제 4 실시예의 상세한 사시도 및 단면도들;
도 16은 본 발명의 실시예들에 따른 가스 매니폴드의 사시도;
도 17은 본 발명에 따른 Y"-Y" 단면의 평면과 평행한 평면으로 절단된 도 16의 가스 매니폴드의 제 1 실시예의 사시도;
도 18a는 본 발명에 따른 Y"-Y" 단면의 평면과 평행한 평면으로 절단된 도 16의 가스 매니폴드의 제 2 실시예의 사시도;
도 18b는 본 발명에 따른 도 4의 X"-X" 단면의 평면과 평행한 평면으로 절단된 도 18a의 가스 매니폴드의 사시도;
도 19a는 본 발명에 따른 Y"-Y" 단면의 평면과 평행한 평면으로 절단된 도 16의 가스 매니폴드의 제 3 실시예의 사시도;
도 19b는 본 발명에 따른 도 19a의 가스 매니폴드의 X"-X"를 따른 단면도;
도 20은 본 발명의 실시예들에 따른 가스 매니폴드와 기판 캐리어 사이의 계면의 상세한 단면도; 및
도 21은 본 발명의 실시예들에 따른 기판에 걸친 이형층 상에 성장된 웨이퍼의 단면도이다.
이제, 본 발명의 실시예들이 도면들을 참조하여 상세히 설명될 것이며, 이는 당업자들이 본 발명을 시행할 수 있도록 본 발명의 설명을 위한 예시들로서 제공된다. 특히, 아래의 도면들 및 예시들은 본 발명의 범위를 단일 실시예로 제한하려는 것이 아니며, 설명되거나 도시된 요소들의 일부 또는 모두를 상호교환하는 방식으로 다른 실시예들이 가능하다. 또한, 본 발명의 소정 요소들이 부분적으로 또는 전체적으로 알려진 구성요소들을 사용하여 구현될 수 있는 경우, 이러한 알려진 구성요소들에 있어서 본 발명을 이해하는데 필요한 부분들만이 설명될 것이며, 이러한 알려진 부품들의 다른 부분들에 대한 상세한 설명들은 본 발명을 모호하게 하지 않도록 생략될 것이다. 본 명세서에서, 단일 구성요소를 나타낸 일 실시예가 제한적인 것으로 간주되어서는 안 되고; 오히려, 본 발명은 본 명세서에서 분명하게 달리 언급되지 않는다면 복수의 동일한 구성요소들을 포함하는 다른 실시형태들을 포괄하는 것으로 의도되며, 그 반대의 경우도 가능하다. 또한, 출원인은 본 명세서 또는 청구항들 내의 여하한의 용어가 분명히 설명되지 않는다면 통상적이지 않거나 특별한 의미로 여겨질 것을 의도하지 않는다. 또한, 본 발명은 예시의 방식으로 본 명세서에 언급되는 알려진 구성요소들에 대한 현재 알려진 균등물 및 미래에 알려질 균등물을 포괄한다.
본 발명은 에피택시를 이용한 실리콘 웨이퍼들의 생산을 위한 변형 기술 - 즉, 에피택셜 증착의 비용이 PV용 실리콘 웨이퍼 생산에 대해 현재의 통상적인 공정들보다 적지는 않더라도 비슷한 경우, 기체 상으로부터의 단결정 실리콘의 CVD 증착을 나타낼 수 있다. 에피택셜 증착을 이용하면, 종래의 실리콘 PV 기술로부터 가장 비용이 많이 드는 3 개의 단계들 - 즉, 폴리실리콘 생산, 잉곳들의 성장, 및 잉곳들의 기계가공 및 웨이퍼링이 제거된다. 가장 비용이 많이 드는 3 개의 단계들을 대체한 본 발명의 공정은 실리콘 PV의 근본적인 원가 동인(cost driver) - 과도한 재료 사용 및 재료 생산의 복잡함, 및 폴리실리콘, 잉곳팅 및 웨이퍼링과 연계된 전공정(front end)에서의 높은 자본 비용을 다룬다. 실리콘을 직접 증착하는 접근법은 단결정질 실리콘 PV와 연계된 높은 효율성을 유지하면서 비용이 많이 드는 종래의 실리콘 웨이퍼 생산 기술들에 대한 대안예를 제공한다.
실리콘 웨이퍼의 에피택셜 증착을 위한 공정 흐름도가 도 2에 제공된다. 상기 공정은: 실리콘 기판을 제공하는 단계(210); 실리콘 기판 상에 이형층을 형성하는 단계(220); 이형층의 최상부에 에피택셜 실리콘 웨이퍼를 성장시키는 단계(230); 실리콘 기판으로부터 웨이퍼를 분리하는 단계(240); 및 기판을 세정하여 여하한의 잔여 이형층을 제거한 후, 기판을 재사용하는 단계(250)를 포함한다. 기판(211)에 걸친 이형층(221) 상에 성장된 웨이퍼(231)의 단면이 도 21에 도시된다. 분리 공정들로 이어지는 에피택셜 기술들은 문헌에서 아주 얇은(~ 5 내지 50 ㎛) 결정질 태양 전지들을 얻기 위한 방법으로서 설명되었다. 예를 들어, Brendel 외 "15.4%-efficient and 25 ㎛-thin crystalline Si solar cell from layer transfer using porous silicon" Phys. Stat. Sol. (a)197, No.2, 497-501(2003)을 참조한다. 이 방법들은 Si 사용의 급격한 감소(종래의 폴리실리콘, 잉곳팅 및 웨이퍼링 공정에 의해 구성되어 현재 상업적으로 이용가능한 얇은 Si 웨이퍼들을 이용하는 것에 비해 대략 80 %만큼)를 허용하는 한편, 적절한 광 포획(light trapping) 및 표면 패시베이션을 갖는 높은 전지 효율성을 유지한다. 하지만, 이 공정들은 비용에 있어서 종래의 웨이퍼 생산에 비해 경쟁력이 없다. 실리콘 사용의 감소로부터 이득을 얻을 수 있도록 충분히 낮은 비용으로 에피택셜 증착 공정을 제공하는 것이 과제이다. 본 발명은 이러한 저비용 에피택셜 증착 툴 및 공정, 및 공급 사슬의 과감한 간소화를 제공할 수 있다.
광전지 적용들을 위한 에피택셜 증착 실리콘 웨이퍼들의 요건들
PV 디바이스들용 실리콘 웨이퍼들의 생산을 위한 에피택셜 반응기에 대한 기술적 사양을 제공하기 위해서는, 실리콘 웨이퍼들의 특정한 물리적 요건들을 이해하는 것이 유용하며, 이는 반도체 디바이스 제조를 위해 제작되는 웨이퍼들과는 상이하다.
첫째로, 결함 밀도를 고려한다 - 이는 결함들이 소수 캐리어(minority carrier) 수명의 감소를 유도하거나 웨이퍼의 강도를 감소시키지 않는 한 주요한 고려사항은 아니다. ㎠당 1×105의 결함 밀도가 허용가능한데, 이는 이 결함 밀도가 여전히 전지 및 모듈로의 처리를 허용하기에 충분한 기계적 강도 및 허용가능한 소수 캐리어 수명(10 ㎲ 이상)을 유도하기 때문이다. 반도체 적용들에서는, 결함 밀도 요건이 주로 리소그래피에 의해 정의되는 작은 최소 피처들로 인해 ㎠당 1 미만이어야 한다. 결함 밀도 요건은, 결함 밀도가 성장률에 따라 증가하고 분당 대략 1 미크론 이상의 성장률이 사양 이상의 결함 밀도를 갖기 때문에 성장률을 제한한다. 태양 전지 적용들에 대한 이 요건의 완화는, 분당 4 ㎛를 넘는 에피택셜 층들에 대한 성장률이 사용될 수 있다는 것을 의미한다. 보다 높은 이 성장률은 본 발명의 에피택셜 반응기의 실시예들에서 달성가능하다.
둘째로, 두께 균일성을 고려한다 - 반도체 에피택시에서는 웨이퍼 전체에 걸친 두께 균일성에 대한 요건이 2 % 미만인 반면[리소그래피 내의 엄격한 필드 심도(depth-of-field) 제한들에 의함], 태양 전지에 대해서는 대략 +/-10 %의 두께 변동이 허용가능하다. 이 완화된 두께 균일성 요건은, 실리콘 전구체 가스 소진 모드에서 작동될 수 있는 본 발명의 에피택셜 반응기의 일부 실시예들에서 달성가능하다 - TCS 이용은 반응기가 소진 모드에서 작동되는 경우 50 %를 초과하는 것으로 나타났다.
또한, 실리콘 웨이퍼들의 제조 비용을 감소시키기 위해, 높은 산출량의 실리콘 웨이퍼 제작 시스템들이 요구된다. 에피택셜 증착 시스템에서 웨이퍼들의 스루풋을 증가시키기 위한 접근법들은 모두가 동시에 가열되고 실리콘으로 증착되는 웨이퍼들의 매우 많은 뱃치들을 수반하였다. 이 접근법의 주 문제는, 이러한 챔버들의 부피가 크고 긴 가열 및 냉각 시간을 필요로 한다는 것이다. 따라서, 예를 들어 시간당 200 개의 웨이퍼들을 얻기 위해서는, 가열 및 냉각 시간을 고려하도록 뱃치 크기가 600 개의 웨이퍼들 이상이어야 한다. 이는 디자인을 매우 복잡하게 하고, 지금까지 이러한 디자인들은 실용적이지 않다고 증명되었다. 또한, 도 1에 나타낸 바와 같이, 이 큰 뱃치 반응기들은 디자인에 의해 TCS 소진이 거의 없고 이에 따라 TCS 이용이 낮은 방식으로 실행하도록 강제된다(TCS 소진은, 매우 많은 뱃치 반응기에 대해 소진 모드에서의 작동이 실행 불가능하도록 웨이퍼 캐리어를 통하는 전구체 가스들의 경로 길이가 증가함에 따라, 보상하기가 점점 더 어려워진다).
본 발명의 에피택셜 반응기는 반도체 산업에서의 에피택셜 실리콘의 요건들과 비교하여 더 완화된 결함 밀도 및 두께 균일성 요건들을 이용한다. 본 발명의 에피택셜 반응기의 일 실시예는 다음의 요건들: (1) 시간당 대략 200 개 이상의 웨이퍼 스루풋; (2) 반도체 디바이스 적용에 대한 분당 1 ㎛에 비해, 분당 3.5 ㎛ 이상의 실리콘 증착 속도; (3) (반도체 디바이스 적용에 대한 +/-1 %에 비해) 대략 +/-10 %보다 나은 두께 균일성; (4) 효율적인 전력 이용 - 균등한 스루풋의 종래의 지멘스(Simens) 반응기와 비슷한 전력 이용 -이는 실리콘의 파쇄, 융해, 등에 대한 큰 에너지 예산(budget)을 포함하는 종래의 공정에 대한 에너지 요건의 거의 50 %임- ; 및 (5) (반도체 디바이스 적용에 대한 5 %에 비해) 거의 50 %의 효율적인 TCS 이용을 갖는다. 앞선 요건들을 가능하게 하는 중요한 혁신들은 아래에서 설명된다.
높은 스루풋의 소형- 뱃치 반응기
본 발명의 실시예들에서, 스루풋은 시스템에 대한 다수의 소형-뱃치 반응기들을 갖는 소형-뱃치 개념을 이용하여 증가된다. 다수의 소형-뱃치 반응기들은, 기판들의 표면에 걸친 가스 흐름 및 기판 온도의 제어가 작은 반응기에서 더 쉽게 달성되기 때문에, 큰 단일 반응기보다 나은 이점들을 갖는다. 또한, 다수의 소형-뱃치 반응기들은 유지보수가 관련되면 더 바람직한데, 이는 예정된 유지보수와 예정되지 않은 유지보수 모두를 처리하면서 지속적인 높은 스루풋을 유지하기가 더 쉽기 때문이다. 도 3은 다수의 소형-뱃치 반응기들(310)에 기초한 실리콘 웨이퍼 에피택셜 증착 시스템(300)의 일 예시를 나타낸다. 다수의 기판들이 로딩 스테이션(loading station: 320)에서 기판 캐리어들로 로딩된 후, 기판들 및 캐리어가 400 ℃까지 가열되는 예열 챔버(330)로 전달된다. 캐리어는 터널(340)을 통하여 이송 디바이스에 의해 이송되어 소형-반응기들(310) 중 하나로 삽입된다(대안적으로, 기판들이 로딩된 캐리어는 실온에서 곧바로 반응기로 배치되고, 전적으로 반응기 내에서 증착 온도까지 가열될 수 있다). 그 후, 캐리어는 대략 1,150 ℃로 가열되고, 실리콘 웨이퍼들은 기판들 상에 에피택셜 증착된다. 실리콘 증착 공정이 완료된 후, 기판 캐리어는 400 내지 600 ℃로 냉각되며, 그 후 캐리어는 소형-반응기(310)로부터 제거되고 터널(340)(이에 대한 측면, 평면 및 이송 로봇들은 도시되지 않음)을 통해 이송되며 시스템(300)으로부터 제거되기 전에 실온으로 냉각하는 냉각 챔버(350)에 배치된다. 그 사이에 미처리 기판들을 갖는 캐리어가 에피택셜 반응기로 로딩되어, 지속적인 작동을 보장한다. 기판 캐리어가 여전히 400 내지 600 ℃인 동안에 소형-반응기로부터 기판 캐리어들을 제거하는 것은 반응기를 통한 공정 사이클 시간을 감소시킨다. 터널은 질소 가스로 채워질 수 있으며(산소 1 % 미만), 또는 바람직하지 않은 가스들이 반응기 외부에 있도록 기판 캐리어들이 삽입되고 제거될 때 반응기 내에서 질소의 과압(over-pressure)이 사용될 수 있다. 또한, 증착된 실리콘의 산화를 최소화하는 것이 바람직한 경우에 질소 분위기(nitrogen ambient)가 터널에서 사용될 수 있다. 고온 기판 캐리어의 이동은 낮은 열전도율, 낮은 총 열용량, 및 적은 무게의 캐리어 아암들을 갖는 로봇에 의해 구현될 수 있다는 것을 유의한다; 이 캐리어 암은 기판 캐리어의 열로부터 로봇을 보호하고, 더 중요하게는 기판 캐리어의 너무 빠른 냉각을 회피한다.
도 3은 8 개의 소형-뱃치 반응기들을 갖는 시스템의 특정 예시이다. 하지만, 이 시스템들은 어느 곳이든 주로 이송 디바이스에 의해 제한되는 4 내지 10 개의 소형-뱃치 반응기들을 가질 수 있다. 또한, 다른 이송 디바이스들이 시스템마다 상이한 및/또는 폭넓은 범위의 소형-뱃치 반응기들을 수용할 수 있다.
소형-뱃치 접근법은, 실리콘 기판들의 표면에 걸친 웨이퍼 캐리어를 통한 전구체 가스들의 경로 길이를, 증착 두께 균일성 요건들이 충족될 수 있도록 제어되기에 충분히 짧게 유지함으로써 소진 모드 증착의 사용을 허용한다는 것에 유의한다. 예를 들어, 도 7 및 도 8은 아래에서 단지 2 개의 기판 폭들의 실리콘 기판들에 걸친 전구체 가스들의 경로 길이를 나타내며, 이에 대해 높은 TCS 이용(> 50 %)으로의 충분히 균일한 증착 두께가 실험적으로 확인되었다 - 도 11a 및 도 11b 참조.
도 3을 참조하여 앞서 설명된 소형-뱃치 반응기 시스템에 덧붙여, 당업자라면 본 발명의 범위에 포함되는 시스템의 많은 변형예들이 존재한다는 것을 이해할 것이다. 예를 들어, 시스템은 터널 없이 구성될 수 있으며, 긴 선형 이동을 하는 로봇에 의해 서비스되도록 정렬된 많은 반응기를 포함할 수 있다. 또한, 반응기들은 관통 처리(pass-through processing)를 위해 구성될 수 있다 - 기판 홀더들이 반응기의 한 측에서 게이트 밸브를 통해 로딩되고, 반대 측에서 게이트 밸브를 통해 제거된다. 후자의 구성은 적어도 2 개의 로봇 - 즉, 로딩용 및 언로딩용을 필요로 할 것이다. 또한, 더 낮은 시스템 스루풋이 허용될 수 있는 경우, 반응기들은 단일 로봇 주위에 무리화(clustered)될 수 있다 - 이는 증착된 층들의 산화가 최소화되어야 하는 경우 환경이 쉽게 제어될 수 있는 로봇에 대한 더 작은 챔버의 이점을 갖는다.
에피택셜 반응기
도 4는 반응기들(310) 중 하나에 대한 공정 챔버(400)를 나타낸다. 공정 챔버(400)는 스테인리스 강 또는 다른 적절한 재료로 만들어진 용기(vessel: 401), 기판 캐리어를 삽입하고 제거하는 게이트 밸브(402), 기판 캐리어의 신속한 공간 제어가능한 가열을 제공하는 램프 모듈(403)들, 및 가스, 냉각제 등을 제공하고 제거하는 다양한 개구부(404)들을 포함한다. 당업자라면 명백히 알 수 있는 바와 같이, 전기 연결기, 기계적 조정 디바이스 등과 같은 많은 세부적인 부분들은 본 발명의 특징들을 분명하게 하기 위해 도시되지 않는다.
도 5a는 처리 위치에 기판 캐리어가 있는 공정 챔버(400)의 내부를 나타낸 X-X를 따른 단면도이다. 가스 매니폴드(405)들, 열 초크(505)들 및 가스 분배 채널(504)들이 기판 캐리어의 위쪽과 아래쪽에 도시된다. 기판 캐리어는, 서스셉터(susceptor: 501) 상에 기판(502)들의 한 층만이 도시되도록 단면도로 나타낸다 - 도 7 및 도 8에서 알 수 있는 바와 같이, 기판 캐리어 내에는 기판들의 다층들이 포함된다. 도 5b 및 도 5c는 기판 캐리어(500)가 삽입되고 제거되는 게이트 밸브(402)를 갖는 공정 챔버(400)의 2 개의 부분 단면도를 나타낸다.
앞서 나타낸 바와 같이, 기판 캐리어는 - 로드로크(loadlock: 402)를 통해 - 기판들의 로딩 및 언로딩을 용이하게 하도록 반응기로부터 제거가능하다. 기판 캐리어 제거의 더 세부적인 내용들은 2010년 10월 21일 공개된 Sivaramakrishnan 외의 미국 특허 출원 공개공보 US 2010/0263587호에서 제공되며, 이는 본 명세서에서 그 전문이 인용참조된다.
아래에서 설명되는 바와 같이, 반응기 구성요소들의 온도들은 기판 캐리어 내에서만, 또한 주로 기판 표면들 상에서만 실리콘 증착이 발생하도록 신중하게 제어된다. 또한, 기판 캐리어는 반응기의 반응 챔버 내의 가스 매니폴드와 맞물려 기판 캐리어 내에 공정 가스들을 포함하도록 구성될 수 있으며, 이에 따라 반응기의 반응 챔버에 대한 세정 빈도를 낮출 수 있고 반응기의 가용성을 높일 수 있다[공정 가스들을 반응기의 윈도우들(721)로부터 떨어진 채로 유지하고, 윈도우 표면 상의 실리콘 증착을 회피함, 도 7 및 도 8 참조]. 그 결과, 제거가능한 기판 캐리어만이 증착된 실리콘을 제거하도록 잦은 세정을 필요로 할 것이며, 이 세정은 반응기 외부에서 쉽게 행해질 수 있다. 공정 가스들이 채널들을 통해 이동함에 따라 예열되기 때문에, 가스 분배 채널(504)들은 그 표면들 상에 일부 실리콘이 증착될 수도 있으며, 따라서 가스 분배 채널들도 세정을 필요로 할 수 있다는 것을 유의한다. 가스 분배 채널들은 제거가능한 기판 캐리어 내로 통합되어 세정을 용이하게 한다. 또한, 열 초크(505)들은 일부 소량의 실리콘 증착이 존재할 수 있는 전이 구역 내에 있으며, 마찬가지로 세정의 용이함을 위해 제거가능한 기판 캐리어에 포함된다.
기판 캐리어에 필요한 세정 빈도는 다른 인자들 중에서도 증착되는 실리콘의 두께에 의존하며, 공정 수율을 모니터링함으로써 쉽게 결정될 수 있다 - 미립자 발생이 최대 수율에 영향을 줄 것이며, 그 결과 세정 빈도를 조정할 것으로 예상된다. 기판 캐리어는 HF/HNO3와 같은 표준 실리콘 에칭을 이용하여 세정된다.
에피택셜 반응기: 기판 캐리어
본 발명의 실시예들에서, 바람직하게는 낮은 총 열용량 및 높은 방사율(흑체 타입)을 특징으로 하는 기판 캐리어에 의해 스루풋이 증가될 수 있다 - 이 특성들은 캐리어가 신속하게 가열 및 냉각되게 하고(낮은 열용량), 또한 캐리어 내의 기판들이 신속하게 균일한 온도에 도달하게 한다(높은 방사율). 또한, 매우 작은 기판 캐리어 부피는 반응기 내로 주입되는 모든 반응 가스들의 최대 사용을 허용한다. 이는 (1) 기판 캐리어 부피의 대부분이 기판들 및 서스셉터 하드웨어에 의해 소비되고, (2) 처리 가스들에 노출되는 기판 캐리어 내부의 표면적 대부분이 기판들로 덮여, 기판이 아닌 표면들 상에 실리콘을 증착하는 데 최소 TCS가 사용되도록 하기 때문이다. 또한, 기판 캐리어는 직접 가열되지 않는 캐리어의 표면들을 통한 열류를 감소시키도록 구성될 수 있다.
도 6은 이 개념들에 기초한 기판 캐리어(500)의 일 예시의 사시도이다. 도 7 및 도 8은 도 4의 반응기(400)의 Y-Y를 따른 단면들을 나타낸다. 또한, 도 7 및 도 8의 단면들은 도 6의 Y'-Y'를 따른 기판 캐리어(500)의 단면들도 나타낸다는 것을 유의한다. 또한, 도 5의 단면도도 기판 캐리어의 부분들을 나타낸다. 기판 캐리어(500)는 기판(502)들을 유지하는 서스셉터(501)들, 기판 캐리어의 단부들을 통한 열류를 감소시키는 열 반사기(503)들, 위쪽과 아래쪽의 가스 분배 채널(504)들, 및 매니폴드(405)들로부터 기판 캐리어(500)를 열적으로 격리시키는 위쪽과 아래쪽의 열 초크(505)들을 포함한다. 기판 캐리어(500)의 외부 상의 서스셉터(501)들의 큰 영역들은 윈도우(721)를 통하여, 및 도 7에 나타낸 실시예에서는 투명 구조체 층(731)도 통하여 램프 모듈(403)들에 의해 직접 가열된다는 것을 유의한다.
열 반사기(503)들은 사이에 가스가 있는 일련의 평행한 플레이트들을 포함한다. 도 6 및 도 10을 참조한다 - 도 10은 열 반사기의 단면을 나타낸다. 기판들에 가장 가까운 플레이트들은 일반적으로 탄화규소 또는 탄화규소가 코팅된 그라파이트로 만들어지며, 기판들로부터 가장 멀리 있는 플레이트들은 일반적으로 석영으로 만들어진다. 기판 처리 동안, 플레이트들 사이의 가스 - 일반적으로 수소 - 는 정체 상태(stagnant)이다. 이렇게 구성된 열 반사기들은 열류에 높은 임피던스를 제공하고, 기판 캐리어의 증착 영역 내에 안정적인 온도를 유지하도록 돕는다. 또한, 기판 캐리어가 냉각되고 있는 경우, 질소 가스가 플레이트들 사이의 공간들을 통해 흘러서 냉각 시간을 감소시킬 수 있다.
열 초크(505)들은 탄화규소가 코팅된 그라파이트 또는 석영으로 만들어질 수 있다. 열 초크들은 효율적인 열 제거를 위해 냉각 재킷과 함께 구성될 수 있다. 냉각 재킷(1090)은 도 10에 단면으로 도시된다 - 냉각 재킷은 열을 추출하기 위해 냉각제가 흐르는 반응 챔버 벽의 일부분이다. 또한, 열 초크의 핀과 같은(fin-like) 표면에 걸친 가스 흐름이 필요에 따라 처리하는 동안, 및 기판 캐리어의 냉각 동안 열을 추출하는 데 사용될 수 있다.
에피택셜 반응기의 실리콘 증착 구역은 도 7 및 도 8을 참조하여 더 상세히 설명된다. 공정 가스들 - 상기 가스들의 제 1 흐름 방향이 화살표(701)로 도시됨 - 은 외부 서스셉터(509)들 및 단부 캡(506)들(도 6 및 도 10 참조)로 둘러싸인 기판 캐리어의 내부 공간으로 지향된다. 공정 가스들은 상부 가스 매니폴드(405)를 통해, 기판(502)들의 표면들 위의 내부 공간들을 통해, 그리고 하부 가스 매니폴드를 통해 밖으로 흐른다. 내부 공간들에 노출되는 기판(502)들의 표면들은 이형층들을 갖고, 이는 아래에서 더 상세히 설명되는 바와 같이 다공성 실리콘으로 만들어질 수 있다. 실리콘의 에피택셜 증착은 기판(502)들의 이형층들 상에서 이루어진다. 내부 서스셉터(507/508)가 내부 공간들을 분리한다. 서스셉터들(509, 507/508)의 내표면들은 기판(502)들로 덮인다. 램프 모듈(403)들과 같은 열원들에 의해 열 복사(702)가 공급된다. 열 복사(702)는 윈도우(721)들을 통해 전도되어, 서스셉터들(509, 507/508) 및 서스셉터들 상에 장착된 기판(502)들을 가열한다. 외부 서스셉터(509)들은 가열된 후, 내부 서스셉터(507/508)를 가열하는 열 복사를 생성한다. 기판들 및 기판 캐리어를 냉각하기 위해, 에피택셜 증착이 완료된 후 기판 캐리어 내의 채널들을 통해 불활성 가스들이 흐른다. 또한, 이 냉각 공정은 반응기로부터 제거되기 전의 기판 캐리어로부터 여하한의 잔여 공정 가스들을 퍼징(purge)한다. 통상적으로, 실온 및 대기압 또는 약간의 과압을 갖는 질소 가스가 냉각제 및 퍼지 가스로서 사용된다. 또한, 반응기 내의 기판 캐리어의 외표면들에 걸쳐 냉각 가스들이 흐를 수도 있고, 앞서 설명된 바와 같이 냉각제는 기판 캐리어의 냉각 속도를 증가시키도록 열 반사기들을 통해, 및 열 초크들에 걸쳐 흐를 수도 있다.
공정 가스들이 표준 증착 유속으로 흐르는 내부 채널들은, 바람직하게는 가스 흐름이 층류(laminar)이고 미립자들이 축적되지 않는 "데드(dead)" 공간들이 존재하지 않도록 구성된다. 또한, 이 채널들의 폭 - 마주하는 기판 표면들 간의 간격 - 은 특정 증착 속도 요건이 제공되는 적절한 층류 방식을 보장하도록 선택될 것이다. 소진 모드에서의 증착 속도는 웨이퍼들의 표면에 존재하는 경계층의 두께, 유속, 및 TCS/H2 비의 함수이다. 일반적으로, 채널 폭들은 기판 캐리어를 컴팩트(compact)하게 유지하고 경계층들을 작게 유지하도록 최소화되며, 이 최소 채널 폭은 층류를 유지하도록 바람직한 증착 속도가 증가함에 따라 증가한다. 예를 들어, 8 내지 12 mm의 채널 폭이 분당 10 내지 20 gms의 TCS 유속으로의 대략 4 미크론/분의 증착 속도에 대해 적절하다. 또한, 6 내지 20 mm의 채널 폭 및 분당 2 내지 90 gms의 유속이 사용될 수 있지만, 증착 속도는 이 범위들에 걸쳐 상당히 다양할 것이다.
공정 가스들에 대한 흐름 방향을 나타내는 도 7 및 도 8의 화살표(701)를 참조하면, 흐름 방향은 처리 동안 역방향일 수 있다는 것을 유의하여야 한다 - 이 경우, 흐름 방향은 도면에 나타낸 바와 같이 아래를 향하는 대신에 위를 향할 것이다. 에피택셜 증착 시 구현되는 경우, 이는 교차-유동 처리로서 언급된다. 교차-유동 처리는 다양한 방식으로 구현될 수 있으며, 예를 들어 본 명세서에서 그 전문이 인용참조되는 2010년 10월 21일 공개된 Sivaramakrishnan 외의 미국 특허 출원 공개공보 US 2010/0263587호를 참조한다. 또한, 교차-유동 처리는 분리 층의 어닐링과 같은 다른 공정 단계들 동안, 및 냉각 동안 사용될 수도 있다.
또한, 기판 캐리어의 외표면들에 외부 서스셉터(509)들의 외표면들에 부착되는 구조체 층(731)이 추가될 수 있다. 도 7을 참조한다. 구조체 층(731)은 기판 캐리어에 추가 지지를 제공하며, 열 복사가 흡수되는 경우 상기 복사를 외부 서스셉터(509)들로 쉽게 전달하는 재료로 만들어진다. 예를 들어, 구조체 층(731)들은 석영으로 만들어질 수 있고, 외부 서스셉터(509)들은 탄화규소로 만들어질 수 있다. 또한, 내부 서스셉터(507/508)도 탄화규소로 만들어질 수 있다.
또한, 양면 기판(802)들 - 즉, 양면에 이형층들이 준비되고, 에피택셜 반응기 내에서 양면에 에피택셜 실리콘이 동시에 증착되는 기판들 - 이 동시 에피택셜 실리콘 증착을 위해 2 개의 상이한 채널들로의 기판들의 두 면의 노출을 허용하는 특수한 서스셉터 플레이트(508)에 배치될 수 있다. 도 8을 참조한다. 양면 기판들의 사용은 훨씬 더 가벼운 기판 캐리어 및 이에 따른 훨씬 더 빠른 가열 및 냉각 공정들을 허용하고, 이에 따라 더 높은 스루풋을 허용할 수 있다. 이형층들은 아래에서 더 상세히 설명되는 바와 같이 다공성 실리콘일 수 있다.
도 7 및 도 8에 나타낸 기판 캐리어들은 본 발명의 특정 실시예들의 예시들이다. 본 발명에 따른 기판 캐리어들의 또 다른 실시예들은: 1 이상의 내부 서스셉터를 포함할 수 있으며; 및/또는 단면 및/또는 양면 에피택셜 증착을 위한 기판들을 유지하도록 구성될 수 있다. 추가 내부 서스셉터들이 다른 서스셉터들에 평행하게 도입되어, 기판들의 표면들에 걸쳐 공정 가스들이 흐르는 추가 채널들을 형성할 수 있다. 이 추가 서스셉터들은 단일 내부 서스셉터를 갖는 기판 캐리어의 경우에 대해 앞서 설명된 바와 같이 열 복사에 의해 가열된다. 또한, 경계층의 두께에 영향을 주기 위해, 공정 가스 흐름 방향에 대해 약간의 각도를 갖도록 기판들을 기울일 수 있다. 명확하게는, 가스가 흐르고 있는 채널이 좁은 경우, 흐름은 증가하고 경계층 두께는 감소된다; 따라서, 흐름 방향에 대해 소정 각도로 기판을 기울이는 것은, 기울어진 기판을 따라 채널에서 가장 많이 부딪치는 단부를 향해 가스가 흐름에 따라 가스 속도를 증가시키고 경계층 두께를 감소시킬 것이다. 기판들을 기울이는 기판 홀더들은 본 명세서에서 그 전문이 인용참조되는 2010년 10월 21일 공개된 Sivaramakrishnan 외의 미국 특허 출원 공개공보 US 2010/0263587호에서 설명된다.
24 개의 125 mm 제곱의 실리콘 기판들을 운반하도록 설계된 도 6 내지 도 8, 및 도 12에 나타낸 바와 같은 기판 캐리어는 실질적으로 SiC 및 SiC-코팅 그라파이트로부터 제작될 수 있으며, (실리콘 기판들 없이) 대략 42 킬로그램보다는 크지 않은 총 질량을 가질 수 있다. 또한, 양면 기판들이 사용되는 경우, 이는 하나의 내부 서스셉터를 갖는 캐리어에 대해 25 내지 30 %이고 2 개의 내부 서스셉터들을 갖는 캐리어에 대해 50 %일 수 있는 상당한 무게 감소를 유도할 것이다. 이러한 기판 캐리어는 듀얼 램프 모듈(403)들을 이용하여 대략 15 분 내에 500에서 1,150 ℃까지 가열될 수 있다; 500 ℃로의 냉각 시간은 유사한 기간이다. 앞서 설명된 바와 같이, 증착 시스템은 기판 캐리어가 여전히 400 내지 600 ℃인 동안 반응기로부터 기판 캐리어들을 제거하게 하도록 구성될 수 있으며, 이에 따라 반응기를 통한 공정 사이클 시간이 감소한다. 화학적 불활성(inertness) 및 순도, 및 높은 열 방사율을 위해 탄화규소가 사용된다는 것을 유의한다. 그 위에 실리콘이 증착될 수 있는 구성요소들은 탄화규소로 만들어지는 것이 바람직한데, 이는 (1) 실리콘이 잘 부착되고; (2) 습식 및 건식 에칭 모두에 대한 우수한 선택성으로 인해 탄화규소로부터 실리콘이 쉽게 제거되며; (3) 탄화규소에서 통상적인 불순물의 확산성이 낮고; (4) 우수한 열적 특성들이 탄화규소가 열 확산기에 대한 우수한 선택을 하게 하기 때문이다.
에피택셜 반응기: 열원
본 발명의 실시예들에서, 반응기에서 기판들을 가열하는 열원에 의해 저비용에서 스루풋이 증가될 수 있으며: 이는 (1) 신속한 가열을 가능하게 하는 낮은 열용량 및 전기 에너지의 열로의 효율적인 전환; (2) 외부 서스셉터들의 표면들에 걸쳐 전달되는 열의 공간 제어; 및 (3) 발생된 열의 대부분이 기판 캐리어로 지향될 것을 보장하는 효율적인 반사기를 갖는다. 이러한 열원이 도 9a 및 도 9b에 도시된다. 열원(900)은 서스셉터 램프(711)들, 매니폴드 램프(712)들, 및 수직 램프(902)들을 포함하며, 모두 반사기(901) 내에 하우징된다. 램프들은 기판들의 균일한 가열을 가능하게 하고, 필요에 따라 기판 캐리어 및 매니폴드의 상이한 구성요소들의 온도를 제어하도록 그룹으로 또는 개별적으로 제어된다. 가열 램프들은 1,200 ℃로의 기판들의 신속하고 균일한 가열을 가능하게 하도록 구성되고, 램프들에 대한 파워는 심지어 반응 가스들이 흐르고 있는 동안에도 일정한 기판 온도를 가능하게 하도록 실시간으로 조정된다. 적절한 램프의 일 예시는 텅스텐 할로겐 램프이다.
도 7 및 도 8에 나타낸 바와 같이, 각각의 에피택셜 반응기에 대해 2 개의 열원(900)이 존재한다. 반응기의 일 특정 실시예에서, 램프들의 각 세트는 정격이 110 kW이며, 이는 36 개의 실리콘 기판들(125 mm×125 mm)을 1,150 ℃로 가열하고 기판 캐리어를 통해 가스가 흐르고 있는 경우 처리하는 동안 이 온도를 유지하기에 적절하다.
도 10은 가스 흐름 방향(플롯 1001) 및 가스 흐름 방향에 수직인 방향(플롯 1002)을 따르는 가스 매니폴드들 및 기판 캐리어의 외표면에 대해 측정된 정규화 복사조도(normalized irradiance) 프로파일들을 나타낸다. 복사조도는 온도에 비례하지만, 열 손실들을 고려하지 않음을 유의한다. 복사조도는 밀리미터 단위로 측정된 서스셉터 전체에 걸친 위치의 함수로서 watt/㎟ 단위로 측정된다(IR 스펙트럼에서 측정됨). Y-Y 및 Z-Z 단면들의 일부를 나타낸 에피택셜 반응기의 중심부의 단면도들이 각각 복사조도 플롯들의 상단 및 하단에 제공된다. 예시의 편리함을 위해, (기판 캐리어의 맞은편에 있는) 제 2 램프 모듈은 이 단면들에 도시되지 않는다는 것을 유의한다. 플롯들(1001 및 1002)은 화살표로 나타낸 바와 같이, 각각 상단 및 하단의 예시들에 대응한다. 예시들에 대한 수평 스케일 및 복사조도 플롯들에 대한 가로축이 대응한다 - 예를 들어, 플롯 1001의 측면 피크는 가스 매니폴드(405)들의 위치에 공간적으로 대응한다.
복사조도 플롯(1001)은 가스 매니폴드(405)들, 열 초크(505)들, 가스 분배 채널(504)들, 및 서스셉터들과 기판들에서 온도가 어떻게 제어되는지를 나타낸다. 가스는 매니폴드(405)들에서 전용 램프(712)들에 의해 가열된다 - 가스는 안전하게 전구체 가스의 해리(dissociation) 또는 전구체 가스로부터의 증착이 발생하는 온도 이하로 가열된다. 온도는 가스 매니폴드(405)들로부터의 기판 캐리어의 열적 격리를 약간 제공하는 열 초크(505)들에서 떨어지는 것으로 보인다. 열 초크들에 의해 제공된 열적 격리는 도 10에 나타낸 바와 같이 기판 캐리어의 내부 및 가스 매니폴드들의 독립적인 온도 제어를 어느 정도 허용한다. 그 후, 온도는 열 초크로부터 기판들을 유지하는 서스셉터들까지 가스 분배 채널(504)들을 따라 증가하는 것으로 보인다. (몇몇 실시예들에서, 공정 가스가 흐르는 채널들의 표면들은 - 핀들과 같은 - 특징부들로 덮여서, 채널들의 벽들로부터 공정 가스로의 열 전달을 향상시킨다. 이러한 특징부들은, 바람직하게는 기판 전체에 걸쳐 균일한 가스 흐름을 유지하면서 공정 가스로의 열 전달을 개선하도록 제작된다.) 기판들 및 서스셉터들은 일정한 증착 온도에서 유지된다. 가스 분배 채널들, 서스셉터들 및 기판들의 온도는 램프들의 열(row)(711)에 의해 제어된다. 온도 프로파일에서의 대칭은 두 가지 이유로: 즉, (1) 기판들의 균일한 온도를 보장하고, (2) 앞서 설명된 바와 같이 교차-유동 처리를 허용하기 위해 필요하다는 것을 유의한다.
반응기를 통하는 한 방향으로의 가스 흐름을 고려하고, 도 10의 플롯 1001 및 Y-Y 단면을 참조하면, 가스는 우선 가스 매니폴드들 중 하나에서 예열된 후, 이상적으로 가스는 가스 분배 채널들의 제 1 세트를 따라 흐름에 따라 증착 온도를 향해 가열되어, 기판들을 가로질러 흐르기 직전에 증착 온도에 도달한다. 기판들을 가로질러 흐른 후, 소진된 가스는 제 2 가스 매니폴드를 통해 배기되기 전 가스 분배 채널들의 제 2 세트를 따라 흐른다. 교차-유동 처리 동안에는, 가스 흐름 방향은 역방향이 되고, 배기 매니폴드는 가스 공급 매니폴드가 된다.
복사조도 플롯(1002)은 열 반사기(503)들, 단부 캡(506)들, 및 서스셉터들과 기판들에서 온도가 어떻게 제어되는지를 나타낸다. 기판들 및 서스셉터들은 일정한 증착 온도에서 유지되며, 단부 캡들은 거의 동일한 온도로 유지된다. 온도는 열 반사기들을 통해 떨어지는 것으로 보인다. 단부 캡들, 서스셉터들 및 기판들의 온도는 기판 캐리어의 전체 길이를 따라 이어진 램프 모듈들 내의 램프들의 열(711)들에 의해 제어된다. 램프(902)들은 단부 캡들 및 열 반사기들의 가열을 위해 위치된다 - 램프(902)들에 의해 제공된 추가 열은 기판들 및 서스셉터들의 전체 폭에 걸친 온도가 동일할 것을 보장하고, 단부 캡들에 인접한 기판들 및 서스셉터들의 에지들에서 온도가 떨어지는 것을 회피하기 위한 것이다. 온도 프로파일에서의 대칭은 기판들의 균일한 온도를 보장하기 위해 필요하다는 것을 유의한다.
앞선 예시들은 서스셉터에 걸친 온도가 기판들이 유지되는 구역에서 매우 균일한 상황들을 설명하지만, 기판들에 걸쳐 온도가 의도적으로(purposefully) 변화되는 실시예들도 고려된다는 것을 유의한다. 기판들에 걸친 온도의 비-균일성은 TCS 소진의 보상을 돕는 데 사용될 것이다. 램프 모듈들 내의 램프들은 이러한 비-균일한 온도 프로파일을 수용하도록 프로그램될 수 있고, 이때 개별적인 램프들 또는 램프들의 그룹들에 공급되는 파워는 독립적으로 제어된다.
에피택셜 반응기: 소진 모드 증착
본 발명의 실시예들에서, 에피택셜 실리콘 증착의 비용은 저비용 공정들에 필요한 높은 TCS 사용률을 달성하도록 TCS 소진 모드에서 반응기를 작동시킴으로써 감소될 수 있다. 예를 들어, 기판들의 표면을 가로질러 TCS 전구체 가스가 흐름에 따라, TCS는 하류로 갈수록 소모되어 가스가 기판 캐리어를 나갈 때는 TCS가 거의 존재하지 않는다. 본 발명에 따른 프로토타입 반응기 디자인에서의 실험들이 60 %까지의 TCS 사용률을 보였다. 도 1에서 알 수 있는 바와 같이, 증착 속도는 TCS가 소진됨에 따라 심하게 감소한다. 그 결과, 기판들 상에 증착되는 실리콘의 두께도 가스 흐름 방향에 따라 심하게 감소한다. 따라서, 감소된 두께를 보상하기 위해 가스 흐름 방향은 역방향이 되어, 낮은 증착 속도를 가졌던 구역이 이제 높은 증착 속도를 갖고, 높은 증착 속도의 구역은 낮은 증착 속도를 갖게 된다. 좌측에서 우측으로, 그 후 우측에서 좌측으로 공정 가스 흐름의 방향을 따르는 기판들 상의 실리콘 증착 속도를 각각 나타내는 도 11a의 곡선 1101 및 1102를 참조한다. 곡선 1103은 2 개의 증착들에 대한 평균 증착 속도를 나타내며, 이는 중심에 약간의 피크가 존재하지만 비교적 균일한 막 두께가 달성될 수 있다는 것을 나타낸다. 반대로, 도 11b의 곡선 1104는 중심에서 약간의 하락을 나타낸다. 도 11a 및 도 11b는, 유속을 변화시킴으로써 충분히 균일한 막 두께가 달성될 수 있다는 것을 나타낸다; 도 11a에 대한 낮은 유속은 60 내지 100 slm(standard liters per minute) 정도이고, 도 11b에 대한 높은 유속은 150 내지 300 slm 정도이다. 교차-유동은 도 7 및 도 8을 참조하여 앞서 설명된 바와 같이 다양한 방식으로 구현될 수 있으며, 또한 이는 본 명세서에서 그 전문이 인용참조되는 2010년 10월 21일 공개된 Sivaramakrishnan 외의 미국 특허 출원 공개공보 US 2010/0263587호를 참조한다.
교차-유동의 개념은 단순하지만, 실제로는 소진 프로파일이 매우 비선형 - 도 1의 두드러진 특징임 - 일 수 있기 때문에, 기판들 상에 증착되는 실리콘의 균일한 두께를 달성하기 위해 교차-유동을 사용하기가 어렵다. 하지만, 두께 프로파일이 거의 선형이게 하는 TCS/H2 비, 온도 및 유속의 조정 및 그 후 흐름 방향의 리버싱(reversing)이 두께 변동들을 평균하도록 성공적으로 구현되었다. 이 기술을 이용하면, 반대 방향으로의 흐름들 사이의 대략의 평균화가 TCS 사용률을 높게 유지하면서 +/-10 % 미만의 요구되는 두께 변동을 달성한다.
에피택셜 반응기: 기판 캐리어의 추가 특징부들
본 발명에 따른 기판 캐리어들의 다양한 실시예들의 더 세부적인 부분들이 도 12a 내지 도 12f, 도 13a 내지 도 13c, 도 14a 및 도 14b, 및 도 15a 내지 도 15c에 도시된다.
도 12a는 도 6에 나타낸 바와 같은 기판 캐리어를 통한 Y'-Y'를 따른 단면을 나타낸다. 도 12b 내지 도 12d는 기판 캐리어를 상세히 나타내며, 도 12e 및 도 12f는 기판 로딩의 공정 시의 서스셉터(도 12e) 및 그 자리에 기판이 있는 서스셉터(도 12f)의 평면도들을 나타낸다. 도 12a 내지 도 12c, 도 12e 및 도 12f를 참조하면, 캐리어는 외측 서스셉터(1201)들 및 중심 서스셉터(1203)들을 갖는 것으로 도시되며, 이때 서스셉터들은 나타낸 바와 같이 연결 부품(1204)들에 의해 함께 결합된다. 외측 서스셉터(1201)들은 각각 하나의 기판을 지지하며, 중심 서스셉터(1203)들은 각 면에 하나씩 2 개의 기판을 지지한다; 하지만, 중심 서스셉터들은 양면 증착을 위해 구성될 수도 있다[도 8의 중심 서스셉터(508)의 단면 참조]. 기판들은 서스셉터들의 홈(1208)들 및 서스셉터들 저부의 슬롯(1205)들로 미끄러져 들어가고, 고정 클램프(1202)들에 의해 제 위치에 유지된다. 열 초크(505)들 및 가스 분배 채널(504)들이 캐리어의 위쪽과 아래쪽에 도시된다. 기판 캐리어를 통하는 가스 흐름의 일 예시가 화살표로 도시된다.
고정 클램프(1202)가 도 12d에 상세히 도시된다; 고정 클램프는 웨이퍼의 전체 최상부 에지에 걸쳐 동일한 단면을 갖는다. 또한, 웨이퍼의 저부 에지를 붙잡는 서스셉터들(1201 및 1203)의 저부의 슬롯(1205)들은 뒤집힌 것 외에는 도 12d에 나타낸 바와 동일한 단면 프로파일을 갖는다 - 슬롯들의 형상은 아래에 설명되는 클램프의 형상과 동일한 목적을 제공하고, 웨이퍼 표면들에 걸친 가스 흐름 방향의 리버싱을 수용한다. 또한, 기판의 수직 에지들을 붙잡는 홈(1208)들은 기판이 안과 밖으로 미끄러지기 쉽게 하도록 더 큰 공차를 갖는 것 외에는 도 12d에 나타낸 바와 동일한 단면 프로파일을 갖는다 - 홈(1208)들의 형상은 아래에 설명되는 클램프의 형상과 동일한 목적을 제공한다. 고정 클램프의 구성은 기판과 서스셉터 사이에 에피택셜 증착되는 실리콘(1207)의 브리징(bridging) 없이 기판의 표면에 걸쳐 더 두꺼운 실리콘 증착을 허용한다. 예를 들어, 클램프의 치수들이 다음과 같은 경우, 브리징 없이 200 미크론 웨이퍼들이 증착될 수 있다: A = 1.5 mm; B = 1.6 mm; 및 C = 0.5 mm. 기판의 에지에서의 실리콘의 비-균일한 증착은 기판으로부터의 웨이퍼의 분리에 앞서 트리밍 또는 스크라이빙 기술들을 이용하여 제거될 수 있다는 것을 유의한다 - 웨이퍼들은 에지들 주위에서 1 또는 2 mm의 손실을 허용하도록 의도적으로 오버사이즈 기판들 상에 증착된다.
도 13a 내지 도 13c는 서스셉터 플레이트의 대안적인 실시예의 사시도이다. 서스셉터 플레이트(1301) 및 제거가능한 슬라이드(1302)가 기판(1310)을 제 자리에 유지한다. 기판(1310)의 모서리들은 도 13c에 나타낸 바와 같이 기계가공된 슬롯(1311)들을 갖는다. 도 13b는 제거가능한 슬라이드(1302)에 부착된 웨지(1303)를 상세히 나타내며, 상기 웨지는 슬롯(1311) 내로 피팅되어 웨이퍼를 제 자리에 유지한다. 또한, 도 13a에서 알 수 있는 바와 같이 기판의 다른 모서리들에 유사한 웨지들이 존재한다. 도 13a 내지 도 13c에 나타낸 예시에서, 서스셉터는 양면 증착에 적절한 중심 서스셉터이다[도 8의 중심 서스셉터(508)의 단면 참조]; 하지만, 기판들을 유지하는 이 동일한 접근법이 외측 서스셉터들 및 단면 증착을 위해 구성된 중심 서스셉터들에 사용될 수도 있다[도 7의 중심 서스셉터(507)의 단면 참조].
도 14a 및 도 14b는 서스셉터 플레이트의 또 다른 실시예를 나타낸다. 서스셉터 플레이트(1401) 및 제거가능한 슬라이드(1402)가 기판(1410)을 제 자리에 유지한다. 기판(1410)의 에지들은 도 14b에 상세히 나타낸 바와 같이 그들 안에 기계가공된 홈(1411)들을 갖는다. 제거가능한 슬라이드(1402) 상의 돌출부(1403)들이 홈(1411)들과 결합하여 기판(1410)을 제 자리에 유지한다. 또한, 돌출부들은 서스셉터 플레이트(1401)의 저부 안쪽 에지 상에도 위치되고, 이들은 도 14a에 나타낸 바와 같이 기판의 저부 에지 내의 홈(1411)들과 결합한다는 것을 유의한다. 도 14a 및 도 14b에 나타낸 예시에서, 서스셉터는 외측 서스셉터이다; 하지만, 기판들을 유지하는 이 동일한 접근법이 단면 증착 및 양면 증착 모두를 위한 중심 서스셉터들에 사용될 수도 있다.
도 15a 내지 도 15c는 외측 서스셉터 플레이트의 또 다른 실시예를 상세히 나타낸다. 상기 구성은, 기판 에지 내의 홈들과 결합하도록 구성된 4 개의 돌출부들 대신에 기판(1510)을 붙잡는 4 개의 클램프(1503)들이 - 기판의 최상부 에지에 2 개 및 저부 에지에 2 개 - 존재한다는 것 외에는, 도 14a 및 도 14b에 나타낸 서스셉터 플레이트에 대한 것과 동일하다. 이 실시예에서는, 기판(1510)이 기판 에지 내에 기계가공되는 어떠한 홈도 가질 필요가 없다. 도 15a는 기판(1510)을 제 자리에 유지하는 서스셉터 플레이트(1501) 및 제거가능한 슬라이드(1502)를 나타낸다. 도 15b는 기판(1510)의 최상부 에지가 붙잡히는 방식을 나타내는 클램프(1503)의 상세한 단면을 나타낸다. 클램프(1503)의 표면들의 각도 및 치수들은 클램프(1503)들의 위치에서 기판과 서스셉터/슬라이드 사이에 실리콘의 브리징 없이 기판의 표면에 걸쳐 더 두꺼운 실리콘 증착을 허용하도록 조정된다. 또한, 전체 기판 주변부 주위를 따라 이어진 후퇴부(1506)가 기판(1510)의 에지 아래에 존재한다. 도 15c는 기판(1510)의 수평 에지 아래에 있는 서스셉터(1501)의 일부분인 후퇴부(1506)를 나타낸 Z"-Z" 평면에서의 단면도이다. 후퇴부는 도 15b에 나타낸 바와 같이 클램프들이 위치되는 곳을 제외한 기판의 최상부 및 저부 에지들을 따라 구성된다. 클램프들의 위치에서, 후퇴부는 도 15b에 나타낸 바와 같이 구성된다. 후퇴부는 증착 동안 기판과 서스셉터/슬라이드 사이에서 실리콘의 브리징을 감소시키도록 구성된다. 예를 들어, 기판의 에지 아래에서의 약 1 mm의 후퇴부가 기판 상에 5 개의 200 미크론 두께의 웨이퍼들을 증착하는 경우 브리징을 회피하기에 충분하였다(이 5 개의 증착들 후, 서스셉터는 실리콘 형성을 제거하도록 세정된다). 또한, 후퇴부는 기판의 에지 주위에 약간의 실리콘 증착을 허용한다는 것을 유의한다. 또한, 기판의 에지에서의 실리콘의 비-균일한 증착은 기판으로부터의 웨이퍼의 분리에 앞서 트리밍 또는 스크라이빙 기술들을 이용하여 제거될 수 있다는 것을 유의한다 - 웨이퍼들은 에지들 주위에서 1 또는 2 mm의 손실을 허용하도록 의도적으로 오버사이즈 기판들 상에 증착된다.
또한, 기판의 주변부 주위의 후퇴부(1506)는 도 13 및 도 14의 서스셉터들/슬라이드들의 단면 증착 구성으로 통합될 수 있다.
도 12e, 도 12f, 도 13a 및 도 14a에 나타낸 서스셉터 플레이트들은 단일 기판들을 지지하도록 구성되고, 다수의 이 서스셉터 플레이트들이 함께 연결되어 도 12a에 나타낸 바와 같이 다수 기판들을 지지하는 서스셉터 플레이트를 형성한다; 하지만, 서스셉터 플레이트들이 다수 기판들을 지지하도록 구성될 수 있다 - 예를 들어, 서스셉터 플레이트가 수평의 일렬로 3 개의 기판들을 유지하도록 구성되어, 서스셉터 플레이트(501)가 하나가 다른 하나 위에 연결된 2 개의 이러한 "반쪽(half)" 플레이트들로 이루어지게 될 수 있다. 또한, 서스셉터 플레이트(501)는 6 개의 기판들을 모두 유지하도록 구성된 단일 플레이트일 수 있다. 도 5a를 참조한다.
기판들을 로딩하는 공정은 다음의 일반적인 단계들을 따른다. 기판들이 서스셉터 플레이트들로 로딩되고, 상기 기판의 저부 에지는 슬롯 또는 다른 나머지 특징부들에 의해 붙잡힌다. 그 후, 유지 클램프 또는 슬라이드가 기판의 최상부 에지에 걸쳐 제 자리로 미끄러져 들어간다. 그 후, 로딩된 서스셉터 플레이트들은 기판 캐리어 내에 조립되고, 이는 개별 서스셉터들 사이에 연결 부품들을 삽입하는 것을 포함할 수 있다. 그 후, 기판 캐리어는 상부 가스 분배 채널들 및 열 초크들을 추가함으로써 완전히 조립된다. 예를 들어, 도 12의 단면도를 참조한다.
에피택셜 반응기: 가스 매니폴드
교차-유동 처리가 효율적으로 구현될 수 있도록 반응 가스들에 대한 주입기로서, 그러나 배기구로서도 작용할 수 있는 가스 매니폴드가 바람직하다. 매니폴드(405)의 일 실시예가 도 16에 사시도로 도시된다. 매니폴드(1600)는 몸체(1601), 가스 유입관(1602), 가스 배기관(1603)들, 아래에서 더 상세히 설명되는 바와 같이 유입 및 배기 가스들의 분리를 위한 분리 플레이트(1604), 가스 배기 개구부(1605)들, 가스 유입 슬릿(1606), 및 기판 캐리어에 대한 가스 매니폴드의 밀폐 및 정렬을 위한 정렬 리지(alignment ridge: 1620)들을 갖는다.
도 17은 Y"-Y" 단면의 평면에 평행한 평면 -이는 도 4의 Y-Y 단면의 평면에도 평행함- 으로 절단된 도 16의 매니폴드의 제 1 실시예를 나타낸다. 매니폴드는 1 이상의 개구부(1731)들 - 2 개 또는 3 개일 수 있음 - 이 형성된 사각형 단면의 긴 파이프 몸체(1701)를 갖는다. 개구부(1731)들은 매니폴드에 공정 가스들을 제공하는 외부 가스 공급기 라인들에 연결된다. 원형 단면의 파이프(1715)가 파이프(1701)의 내부에 용접된다. 개구부(1731)들이 파이프(1715)를 통해서도 연장된다. 파이프(1701)의 길이를 따라 2 열로 형성된 복수의 균등하게 이격된 작은 개구부(1708)들을 갖는 가스 확산기 플레이트(1707)가 유출부로부터 파이프(1715)의 유입부를 분리하고, 파이프(1701)의 길이를 따라 균일하게 배치된 복수의 개구부(1709)들을 통해 매니폴드의 길이를 따라 매니폴드로부터 기판 캐리어(500)의 내부로 균일한 공정 가스가 전달될 것을 보장한다; 하지만, 확산기 플레이트의 기능이 보전된다면 개구부(1708)들의 배치가 달라질 수 있다. 매니폴드를 통한 공정 가스의 흐름은 화살표 1710 및 1711에 의해 도시된다. 공정 가스들 및 배기 가스들의 완전한 분리를 보장하기 위해 파이프(1701) 내로 플레이트(1704)가 통합된다. 플레이트(1704)는 많은 수의 개구부(1705)들을 포함하고, 이 개구부를 통해 기판 캐리어가 배기된다; 이 특정 예시에서 개구부(1705)들은 매니폴드의 길이를 따라 열들에서 균일하게 이격되지만, 효율적인 가스 배기가 달성된다면 개구부(1705)들의 다른 배치들이 사용될 수 있다. 배기 가스들의 흐름은 화살표 1712 및 1713에 의해 도시된다. 배기 가스들은 챔버(1714)를 통해 매니폴드의 길이를 따라 흐르고, 진공 펌프에 부착된 배기 가스 라인을 통하는 어느 한 단부(예를 들어, 1603)에서 제거된다. 매니폴드는 공정 가스 공급 모드 또는 배기 모드 중 어느 하나에서만 사용되고, 동시에 두 모드에서 사용되지는 않는다는 것을 유의한다. 도 17에 나타낸 매니폴드의 구성은 배기 및 공정 가스들을 혼합하지 않으면서 가스 흐름 방향의 매우 신속한 변환(switch)을 허용하고, (효율적인 공정 가스 예열에 적절한) 더 높은 임피던스의 가스 유입 및 더 낮은 임피던스의 가스 배기를 제공한다. 또한, 아래에서 더 상세히 설명되는 바와 같이, 기판 캐리어는 반응기의 반응 챔버 내의 가스 매니폴드와 맞물려 기판 캐리어 내에 공정 가스들을 포함하도록 구성될 수 있으며, 이에 따라 반응기의 반응 챔버에 대한 세정 빈도를 낮출 수 있고 반응기의 가용성을 높일 수 있다.
또한, 매니폴드는 요구되는 가스 예열을 개선하기 위해 매니폴드를 통하는 가스의 경로 길이를 증가시키도록 구성될 수 있다. 예를 들어, 도 18a 및 도 18b는 매니폴드를 통하는 공정 가스 경로 길이가 더 긴 매니폴드 디자인의 사시도들이다. 매니폴드는 도 16의 Y"-Y" 및 X"-X" 단면들의 평면들에 평행한 평면들로 절단되었다; 도 18b는 완전한 매니폴드의 길이의 절반만을 나타낸다. 매니폴드는 1 이상의 개구부(1831)들 - 2 개 또는 3 개일 수 있음 - 이 형성된 사각형 단면의 긴 파이프 몸체(1801)를 갖는다. 개구부(1831)들은 매니폴드에 공정 가스들을 제공하는 외부 가스 공급기 라인들에 연결된다. 일련의 관 부분들(1816 및 1817) 및 관(1818)이 파이프(1801)의 내부에 부착된다. 개구부(1831)들이 관 부분(1816)을 통해서도 연장된다. 가스가 개구부(1831)들을 통해 매니폴드에 들어간 후, 배플(baffle: 1817)을 우회하도록 매니폴드의 단부까지 흘러야 하고, 그 후 개구부(1819)를 통해 파이프(1818)로 진행하도록 매니폴드의 길이를 따라 되돌아간다. 파이프(1818)에서, 파이프(1818)의 길이를 따라 2 열로 형성된 복수의 균등하게 이격된 작은 개구부(1808)들을 갖는 가스 확산기 플레이트(1807)가 존재하여, 유출부로부터 파이프(1818)의 유입부를 분리한다. 확산기 플레이트는 복수의 개구부(1809)들을 통해 매니폴드의 길이를 따라 매니폴드로부터 기판 캐리어(500)의 내부로 균일한 공정 가스가 전달될 것을 보장한다. 공정 가스들 및 배기 가스들의 완전한 분리를 보장하기 위해 파이프(1801) 내로 플레이트(1804)가 통합된다. 플레이트(1804)는, 일반적으로 도 17에 대해 앞서 설명된 바와 같이 많은 수의 개구부(1805)들을 포함하고, 이 개구부를 통해 기판 캐리어가 배기된다. 배기 가스들은 챔버(1814)를 통해 매니폴드의 길이를 따라 개구부(1832)들을 통해 배기되는 매니폴드의 어느 한 단부로 흐르고, 이는 배기 라인(예를 들어, 1603)에 의해 진공 펌프에 연결된다.
도 19a 및 도 19b는 도 18a 및 도 18b에 나타낸 매니폴드의 실시예에 대한 변형을 나타낸다. 도 19a 및 도 19b는 매니폴드를 통하는 공정 가스 경로 길이가 더 긴 매니폴드 디자인의 사시도들이다. 도 19a는 도 16의 Y"-Y" 단면의 평면에 평행한 평면에서 절단된 매니폴드를 나타낸다; 도 19b는 도 16의 X"-X" 평면에서의 단면이고, 매니폴드를 통한 유입 가스 흐름을 나타낸다. 매니폴드는 사각형 단면의 긴 파이프 몸체(1901)를 갖는다. 가스 유입관(1902)들 - 2 개 또는 3 개일 수 있음 - 이 매니폴드에 공정 가스들을 제공한다. 측벽(1916)들 및 저부 플레이트(1921)를 갖는 직사각형 단면 상자가 파이프(1901)의 내부에 부착된다. 상자 내에 배플(1917), 개구부(1919)들을 갖는 플레이트(1918), 및 매니폴드의 길이를 따라 2 열로 형성된 복수의 균등하게 이격된 작은 개구부(1908)들을 갖는 가스 확산기 플레이트(1907)가 포함된다. 가스가 유입관(1902)을 통해 매니폴드에 들어간 후, 배플(1917)을 우회하도록 매니폴드의 단부들까지 흘러야 하고, 그 후 개구부(1919)들을 통과하도록 매니폴드의 길이를 따라 되돌아간다. 그 후, 가스는 복수의 개구부(1908)들을 통해 확산기 플레이트(1907)를 통과하여야 하고, 그 후 플레이트(1921) 내의 복수의 개구부(1909)들을 통해 가스 유입 슬릿(1906)으로 진행하며, 이는 매니폴드의 길이를 따라 매니폴드로부터 기판 캐리어(500)의 내부로 가스를 전달한다. 공정 가스들 및 배기 가스들의 완전한 분리를 보장하기 위해 파이프(1901) 내로 플레이트(1904)가 통합된다. 플레이트(1904)는, 일반적으로 도 17에 대해 앞서 설명된 바와 같이 많은 수의 개구부(1905)들을 포함하고, 이 개구부를 통해 기판 캐리어가 배기된다. 배기 가스들은 챔버(1914)를 통해 매니폴드의 길이를 따라 매니폴드의 어느 한 단부로 흐르고, 이로부터 배기 라인(예를 들어, 1603)에 의해 진공 펌프로 가스들이 배기된다.
매니폴드의 구성요소들은, 예를 들어 석영 또는 SiC로부터 제작될 수 있다.
도 20은 기판 캐리어와 가스 매니폴드의 맞물림을 상세히 나타낸 Y-Y의 평면에 평행한 평면에서의 단면도이다. 도 20은 매니폴드의 다음 부분들: 즉, 매니폴드 몸체의 저부(2001), 배기 개구부(2005)들을 갖는 분리 플레이트(2004), 가스 유입 슬릿(2006), 배기 챔버(2014), 및 정렬 리지(2020)들을 나타낸다. 도 20은 기판 캐리어의 다음 부분들: 즉, 열 초크의 상부(2010), 가스 유입 디바이더(2011)(이는 가스 흐름을 기판 캐리어를 통하는 2 개의 유동 경로들로 분리함 - 도 12a 참조), 및 정렬 리지(2020)들과 결합하도록 설계되는 수용 채널(2012)들을 나타낸다. 정렬 리지들 및 수용 채널들은 기판 캐리어와 매니폴드 간의 완전한 시일을 형성한다는 것을 유의한다 - 이는 도 16의 정렬 리지(1620)들의 관점으로부터 명백하다. 정렬 리지들 및 매칭하는 수용 채널들의 사다리꼴 단면은 두 부분들이 결속할 때 오정렬에 대한 약간의 공차로 매니폴드 및 기판 캐리어의 결합을 가능하게 한다 - 사다리꼴의 경사진 에지들은 두 부분들을 올바른 정렬로 유도한다. 매니폴드 및 기판 캐리어는 화살표로 나타낸 방향들로 부분들을 함께 이동시킴으로써 맞물린다는 것을 유의한다 - 어느 한 부분 또는 두 부분 모두가 이동될 수 있다; 해체는 상기 부분들의 반대 방향으로의 이동을 수반한다. 기판 캐리어 및 매니폴드의 맞물림에 대한 더 세부적인 내용은 본 명세서에서 그 전문이 인용참조되는 2010년 10월 21일 공개된 Sivaramakrishnan 외의 미국 특허 출원 공개공보 US 2010/0263587호에서 제공된다. 또한, 사다리꼴 단면 리지들 및 채널들은 석영(매니폴드) 및 탄화규소(열 초크)일 수 있는 결합 부분들의 재료들의 열 팽창 차이들을 수용한다. 리지들 및 채널들은 도 20에서 매우 유사한 치수들을 갖는 것으로 도시된다; 하지만, 더 전형적으로는 상기 부분들의 정렬 공차 내에서 정렬을 허용한다면, 상기 부분들의 맞물림을 용이하게 하도록 리지들보다 채널들이 1.5 내지 2 배 더 큰 폭을 가질 수 있다. 또한, 리지들 및 채널들은 사다리꼴 단면을 갖는 것으로 제한되지 않는다 - 경사진 에지들을 갖는다면, 다른 단면들을 갖는 리지들 및 채널들이 사용될 수 있다. 또한, 리지들은 기판 캐리어 상에 있을 수 있고, 채널들은 매니폴드 상에 있을 수 있다. 또한, 시일 및 정렬을 제공하기 위해 필요에 따라 여하한 수의 매칭 리지들 및 채널들이 사용될 수 있다.
완전히 조립된 기판 캐리어를 에피택셜 반응기로 로딩하기 위해, 다음의 일반적인 단계들을 따를 수 있다. 기판 캐리어는 로봇에 의해 에피택셜 반응기로 이송된다. 가스 매니폴드들 중 하나 또는 둘 모두가 위/아래로 이동되어, 기판 캐리어를 제 자리로 이동시킬 공간을 제공한다. 기판 캐리어는 반응기 내의 가스 매니폴드들 사이에서 제 자리로 이동된다. 기판 캐리어 및 가스 매니폴드들은 앞서 설명된 정렬 리지들 및 채널들의 도움으로 결합되고 밀폐된다 - 예를 들어, 기판 캐리어가 하부 가스 매니폴드 상으로 내려진 후, 상부 가스 매니폴드가 기판 캐리어의 최상부 상의 위치로 내려질 수 있다. 반응기로부터 기판 캐리어를 제거하기 위해서는, 상기 공정이 역으로 실행된다.
재검토된 비용 모델
본 발명을 이용하여 달성될 것으로 예상되는 실리콘 웨이퍼들의 제조 비용의 감소는 가까운 미래에 단결정 실리콘 태양 전지들의 비용 경쟁력을 허용할 것이다. 본 발명의 실리콘 에피택셜 반응기의 일 실시예가 실리콘 태양 전지 제작에 대한 본 발명의 상업적 이점들을 증명하는 데 사용된다. 비용 모델이 사용되며, 이는 각각 36 개의 125×125 제곱밀리미터 기판들의 용량을 갖는 10 개의 소형-뱃치 반응기들이 구비된 시스템을 가정한다. 상기 시스템은 기판 온도 및 교차-유동 증착을 제어하도록 열 램프들을 이용하여 TCS 소진 모드에서 작동한다. 분당 3.5 미크론의 속도에서 180 미크론 두께의 웨이퍼들의 성장이 가정된다. 낮은 열용량의 기판 캐리어 디자인이 실온으로부터의 가열 및 대략 500 ℃로의 냉각을 허용한다(25 분)(서스셉터는 온도가 500 내지 600 ℃에 도달하는 경우, 증착 챔버로부터 냉각 챔버로 제거된다).
앞선 가정들을 이용하면, 분당 3.5 ㎛의 속도에서 180 ㎛ 두께의 실리콘의 동시 증착에 걸리는 시간은 51.4분이며, 실온으로부터 대략 1,150 ℃까지 기판들의 뱃치를 가열하고, 그 후 반응기로부터 제거하기 전 증착 온도로부터 500 내지 600 ℃까지 냉각하는 데 걸리는 부가 시간은 대략 25 분이므로, 부가 시간을 포함한 증착의 총 시간은 다음과 같이 주어진다:
51.5 + 25 = 76.5 분.
이는 36 개의 기판들을 갖는 10 개의 소형-뱃치 시스템에 대한 스루풋을 다음과 같이 제공한다:
36×10×60/76.5 = 282 웨이퍼/시간.
그 후, 7 년 주기에 걸쳐 90 % 가동 시간, 90 % 사용률로 감가 상각된 $300만의 증착 시스템에 대한 ASP 감가 상각비를 가정하면 다음과 같다:
3.0×106/(282×0.9×0.9×24×350×7) = $0.22/웨이퍼.
50 % TCS 사용률 및 $3/kg의 TCS를 가정하여 소비된 TCS의 비용은 웨이퍼당 $0.20이다. 다른 가스들 - 주로 수소 - 의 비용은 웨이퍼당 거의 $0.10이다. 또한, 램프들, 서스셉션들 및 기판들과 같은 다른 소모품들의 비용은 웨이퍼당 $0.10인 것으로 추산된다.
10 개의 소형-뱃치 반응기들 각각에 대한 2 개의 램프 유닛들 각각이 정격 110 kW인 평균 전력을 갖는다고 가정하면, 기판들을 가열하는 데 소비된 전력 비용은 다음과 같이 주어진다:
총 램프 on 시간 = 51 분(증착) + 15 분(가열) = 66 분
36 개의 웨이퍼들에 대해 소비된 총 에너지 = 110×2×66/60 = 242 kWh
4￠/kWh에서의 비용/웨이퍼 = 242×0.04/36 = $0.26/웨이퍼.
또한, 재사용가능한 단결정 실리콘 기판과 연계된 비용들은 웨이퍼당 대략 $0.05의 다공성 실리콘 분리 층의 성장에 대한 비용, 및 100 개의 증착 수명을 가정한 웨이퍼당 $0.18의 실리콘 기판 재사용 및 재활용 비용을 포함한다.
180 ㎛ 두께의 에피택셜 실리콘 웨이퍼의 총 비용은 앞서 계산된 비용들의 합산이다:
$0.22 + $0.20 + $0.10 + $0.10 + $0.26 + $0.05 + $0.18 = $1.11/웨이퍼.
(17 % 효율성에 대해) 2.65 W의 태양 전지 출력을 가정하면, Wp당 비용은 대략 $0.40이고, 이는 배경기술(Background Section) 마지막에 설명된 바와 같이 "웨이퍼당 $0.70에 가까운 에피택셜 증착의 총 비용"의 목표를 충족시킨다.
증착 속도 및 TCS 사용률을 포함한 본 명세서의 가정들 대부분이 프로토타입 반응기에서 검증되었다. 앞선 비용의 숫자들은 해당 100 MW의 적당한 스케일로의 대량 생산을 가정하여 계산되었다.
또한, 본 발명은 50 ㎛ 이하의 매우 얇은 웨이퍼들을 포함하여 다양한 두께의 웨이퍼들이 생산되게 한다. 본 발명의 에피택셜 반응기를 이용한 얇은 실리콘 웨이퍼들의 증착은 180 ㎛ 웨이퍼들에 대해 앞서 설명된 바와 같이 그 이상으로 상업적 이점들을 갖는데, 이는 웨이퍼들이 더 얇아짐에 따라 더 커진 절단 손실로 인하여 종래 웨이퍼 생산의 효율성이 떨어지기 때문이다.
모든 웨이퍼 두께들에 대한 상업적 이점들에 추가하여, 많은 차별화된 기술적 이점들이 지속적인 비용 이득을 허용할 것이다. 이들은: (1) 더 높은 모듈 패킹 밀도를 위한 완전히 정사각형인 웨이퍼들; (2) 초크랄스키 웨이퍼들에서와 같이 용존 산소가 없는 고품질의 단결정질 웨이퍼들; p 또는 n-타입 도핑될 수 있는 웨이퍼들; 및 (4) 높은 효율성(더 높은 Voc 및 더 낮은 재결합 손실들)을 위한 내부 B-도핑 BSF(back side field)를 포함한다.
이형층의 세부사항
본 발명의 에피택셜 반응기 및 증착 방법들이 설명되었으면, 본 발명에 따른 실리콘 웨이퍼 제작의 공정 단계들의 또 다른 실시형태들이 도 2를 참조하여 제공된다. 공정 단계 210에서는, (100) 결정면 표면을 갖는 실리콘 기판이 바람직한데, 이는 이 결정 방위가 불산 용액 내의 양극 산화에 의한 이형층의 형성과 가장 적합(compatible)하기 때문이다. 단계 220의 바람직한 실시예들에서, 이형층은 불산 전해질 내의 양극 산화에 의해 형성되고, 양극 산화는 상이한 다공률들의 서브층을 갖는 이형층을 형성하도록 제어된다. 예를 들어, 실리콘 기판의 표면 상의 낮은 다공률의 층 아래에 높은 다공률의 층이 형성된다 - 높은 다공률의 층은 웨이퍼를 떼어내기 쉽게 하며, 낮은 다공률의 층은 에피택셜 성장을 위한 우수한 템플릿을 제공한다. 다수 기판들에 대한 고 스루풋 처리 방법들을 포함한 이형층 형성의 더 세부적인 내용은 본 명세서에서 그 전문이 인용참조되는 2009년 9월 10일 공개된 Ravi 외의 미국 특허 출원 공개공보 US 2009/0227063호에서 제공된다. 기판으로부터 실리콘 웨이퍼를 분리하는 방법들은 인접한 층들에 대한 이형층의 높은 다공률의 서브층의 기계적 취약성(fragility)에 따른다. 단계 240에 대한 적절한 방법들의 몇몇 예시들이 본 명세서에서 그 전문이 인용참조되는 2009년 9월 10일 공개된 Ravi 외의 미국 특허 출원 공개공보 US 2009/0227063호에 제공된다. 기판으로부터의 웨이퍼의 분리 후, 분리 층의 잔여물은 당업자에게 잘 알려져 있는 기술들을 이용하여 화학적 및/또는 기계적 처리에 의해 제거될 수 있다. 앞서 설명된 바와 같이, 기판 표면의 양극 산화, 양극 산화된 표면의 최상부 상의 에피택셜 증착, 및 기판으로부터의 웨이퍼들의 분리는 기판들의 양면에서 동시에 수행될 수 있다는 것을 유의하며, 이는 스루풋의 추가 개선 및 감소된 제조 비용들을 제공할 수 있다.
기판들은 단계 250에 나타낸 바와 같이 재사용가능하다 - 증착된 웨이퍼를 떼어낸 후, 이형층의 잔여물이 제거되고 공정 흐름이 단계 210에서 다시 시작된다. 기판이 재사용될 수 있는 횟수는 초기 기판 두께를 포함하여 다양한 인자들에 의존한다. 예를 들어, 다공성 실리콘 이형층이 사용되는 경우, 725 미크론 두께의 기판은 400 내지 500 미크론의 이용가능한 최소 두께에 도달하기 전에 50 번 이상 재사용될 수 있다.
본 발명에 따른 에피택셜 실리콘 웨이퍼들의 몇몇 특징들
본 발명의 실리콘 에피택셜 반응기 및 증착 방법들은 2×2 어레이의 125×125 밀리미터제곱 웨이퍼들에 걸쳐 ±4 내지 5 %로 측정된 두께 균일성으로 5 내지 250 미크론의 두께들의 실리콘 웨이퍼들을 증착하는 데 사용되었으며, ±10 내지 15 %보다 우수한 두께 균일성으로 1 내지 300 미크론의 두께의 웨이퍼들이 제작될 수 있는 것으로 기대된다. 이 결과들은 앞서 설명된 바와 같은 기판 온도 제어, 교차-유동 등과 조합된 TCS 소진 모드에서의 작동 성과를 강조한다. 또한, 본 발명을 이용하여 두께가 500 내지 600 미크론까지인 웨이퍼들이 구성될 수 있는 것으로 기대된다. 분명히, 두께가 거의 50 미크론 이하인 웨이퍼들은 핸들(handle) 또는 다른 지지체를 필요로 할 것이다 - 예를 들어, 에피택셜 실리콘 웨이퍼들에 대한 핸들의 설명을 위해 본 명세서에서 그 전문이 인용참조되는 2009년 9월 10일 공개된 Ravi 외의 미국 특허 출원 공개공보 US 2009/0227063호를 참조한다. 두께 균일성이 증착 비용보다 우선되는 경우, 본 발명의 에피택셜 반응기를 이용하여 ±1 내지 2 %의 두께 균일성이 달성될 수 있는 것으로 기대된다는 데 유의한다.
본 발명의 실리콘 에피택셜 반응기 및 증착 방법들은, 분당 3.5 내지 10 미크론의 증착 속도를 제공하여 기판 온도가 1,000 내지 1,250 ℃ 범위 내에 있는 경우 TCS 전구체로부터 실리콘 웨이퍼들을 증착하는 데 사용되었다. 또한, 950 내지 1,300 ℃ 범위 내에서의 증착이 단결정 실리콘 웨이퍼를 제공할 것으로 기대된다.
본 발명의 실리콘 에피택셜 반응기 및 증착 방법들은 60 %의 TCS 사용률로 실리콘 웨이퍼들을 증착하는 데 사용되었으며, 웨이퍼 캐리어 내의 기판이 아닌 표면 영역의 추가 감소로 70 %의 TCS 사용률이 달성될 수 있는 것으로 기대된다. 또한, 5 내지 10 %를 초과하는 TCS 사용률이 반도체 산업에서 사용되는 증착 공정들보다 개선된 것을 나타내며, 현재 40 % 이상의 TCS 사용률은 상기 공정이 태양광 시장에서 비용 경쟁력을 갖게 되는 지점을 나타낸다. 도 1에 나타낸 바와 같이, 본 발명의 반응기는 낮은 Cl/H 비 - 심지어는 Cl/H 비에 대한 성장률의 곡선에서 무릎(knee)만큼 낮은 비로 작동할 수 있다. (Cl/H 비가 감소함에 따라, 기판들 상에 실리콘을 증착하는 데 소비되는 전구체 가스의 비율이 증가하며, 공정은 전구체 소비의 관점에서 더 효율적이고 더 적은 비용이 들게 된다. 이에 따라, 소비되는 전구체의 비용을 감소시키기 위해 낮은 Cl/H 비로 반응기를 작동시키려는 요구가 존재한다.) 본 발명의 에피택셜 반응기는 낮은 TCS 대 수소 비로 작동할 수 있는데, 이는 반응기 디자인이 증착 조건들로 하여금 전구체 가스 흐름 방향을 따라 기판을 가로질러 실리콘의 성장률이 상당히 변할 수 있는 소진 모드에서의 증착을 보상하도록 조정가능하게(tailored) 하기 때문이다.
본 발명의 추가 실시예들
본 발명은 TCS 전구체 가스로부터의 에피택셜 실리콘 웨이퍼들의 제작을 위한 툴들 및 방법들에 관하여 설명되었지만, 디클로로실란, 실란, 사염화규소 등을 포함한 다른 전구체 가스들이 사용될 수 있다.
본 발명은 태양광 적용들에 대한 정사각형 실리콘 기판들의 제작을 위한 툴들 및 방법들에 관하여 설명되었지만, 본 발명의 원리들 및 개념들은 폭넓은 치수들을 갖는 직사각형 실리콘 기판들, [플랫(flat)을 갖거나 갖지 않는] 둥근 실리콘 기판들 등의 제작에도 적용가능하다. 실제로, 원하는 형상의 템플릿 실리콘 기판을 제공함으로써 여하한 형상의 웨이퍼가 간단히 형성될 수 있다. 대안적으로, 큰 실리콘 기판이 사용될 수 있으며, 예를 들어 레이저 스크라이빙 툴을 이용하여 상이한 형상들이 정의될 수 있다. 그 후, 형상들은 본 명세서에서 그 전문이 인용참조되는 2009년 9월 10일 공개된 Ravi 외의 미국 특허 출원 공개공보 US 2009/0227063호에 설명된 바와 같은 적절한 리프트-오프(lift-off) 기술을 이용하여 제거된다.
본 발명은 단결정질 및 다결정질 실리콘 태양 전지들의 제작을 위한 툴들 및 방법들에 관하여 설명되었지만, 본 발명의 원리들 및 개념들은 고 분해능 리소그래피를 필요로 하지 않는 반도체 디바이스들, 미세유체 디바이스들과 같은 소정 MEMS(micro electro-mechanical systems) 디바이스들 등을 포함한 폭넓은 사용예들을 위한 결정질 실리콘 웨이퍼들의 제작에도 적용가능하다. 또한, 본 발명은 더 낮은 TCS 전환을 대가로 더 균일한 두께 - 대략 ±1 %의 에피택셜 실리콘을 제공하도록 구성될 수 있으며, 반도체 산업에서의 실리콘 기판들 - 450 mm 웨이퍼들의 다음 세대에 에피택셜 실리콘을 증착할 수 있을 것이다. 하지만, 이를 달성하기 위해 균일성 레벨은 증착 동안 기판들을 회전시키거나 흐름 방향에 대해 기판들을 약간 기울이는 것을 포함한 추가적인 공정 변화들을 필요로 할 수 있으며, 이는 본 명세서에서 그 전문이 인용참조되는 2010년 10월 21일 공개된 Sivaramakrishnan 외의 미국 특허 출원 공개공보 US 2010/0263587호에서 설명된 바와 같다.
본 발명은 단결정질 및 다결정질 실리콘 태양 전지들의 제작을 위한 툴들 및 방법들에 관하여 설명되었지만, 본 발명의 원리들 및 개념들은 GaAs, GaN, Ge, Si-Ge, InGaAs, SiC 등을 포함한 폭넓은 범위의 결정질 재료들의 에피택셜 증착에도 적용가능하다. 이러한 폭넓은 범위의 재료들의 증착은 실리콘 기판들의 표면 상의 다공성 실리콘 분리 층에 의해 가능해지며, 이는 수정되지 않은 결정질 실리콘 표면보다 큰 격자 불일치(lattice mismatch)를 수용한다. 대안적으로, 게르마늄과 같은 다른 기판들이 사용될 수 있으며, 이 위에 양극 산화를 이용하여 적절한 다공성 분리 층이 형성될 수 있는 것으로 기대된다 - 분리 층은 에피택셜 막의 증착을 허용하여야 한다.
본 발명은 특히 소정 실시예들에 관하여 설명되었지만, 당업자라면 본 발명의 기술사상 및 범위로부터 벗어나지 않고 형태 및 세부내용의 변형예 및 수정예가 구성될 수 있다는 것을 쉽게 이해하여야 한다.

Claims (21)

  1. 에피택셜 반응기(epitaxial reactor)에서 실리콘 기판들 상에 실리콘 웨이퍼들을 에피택셜 증착하는 방법에 있어서:
    서스셉터(susceptor)들 내에 로딩된 복수의 제 1 실리콘 기판들을 제공하는 단계 -상기 서스셉터들은 기판 캐리어(substrate carrier) 내에 조립되고, 상기 기판 캐리어는 상기 기판들의 마주하는 표면들을 전구체 가스(precursor gas)에 노출시키기 위해 가스 유동 채널의 양측에서 마주하고 평행한 증착 표면들을 갖는 상기 실리콘 기판들을 유지하도록 구성됨- ;
    상기 실리콘 기판들의 표면들에 걸쳐 실리콘 전구체 가스를 유동시키는 단계 -상기 유동은 상기 기판 표면들에 평행하고, 상기 유동은 상기 기판 캐리어의 양쪽 단부의 제 1 및 제 2 가스 매니폴드(manifold)들 사이에서 선형임- ; 및
    상기 채널을 통해 전구체 가스를 유동시키는 동안, 상기 기판 표면들 상에서 전구체 가스 해리(dissociation)를 가능하게 하도록 상기 기판 캐리어를 가열하는 단계
    를 포함하고, 상기 기판 캐리어는 상기 가스 유동에 수직인 방향으로 상기 유동 채널의 크기(extent)를 정의하는 2 개의 평행한 단부 캡(end cap)들을 갖는 에피택셜 증착 방법.
  2. 제 1 항에 있어서,
    상기 실리콘 기판들은 그 위로 전구체 가스가 유동하는 상기 표면들 상에 이형층(release layer)을 포함하는 에피택셜 증착 방법.
  3. 제 1 항에 있어서,
    상기 기판 캐리어는 상기 기판들 주변에 있고 상기 가스 유동 채널을 통한 가스 유동의 방향에 평행하게 진행하는 열 반사기들을 포함하는 에피택셜 증착 방법.
  4. 제 1 항에 있어서,
    상기 기판 캐리어의 단부 캡들을 개별적으로 가열하는 단계를 더 포함하는 에피택셜 증착 방법.
  5. 제 4 항에 있어서,
    상기 가열은 상기 기판 캐리어의 어느 한 측에 위치되며 상기 단부 캡들에 인접하고 상기 단부 캡들과 정렬된 선형 열 램프들로부터 이루어지는 에피택셜 증착 방법.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 가스 매니폴드들을 가열하는 단계를 더 포함하는 에피택셜 증착 방법.
  7. 제 6 항에 있어서,
    상기 가열은 상기 기판 캐리어의 어느 한 측에 위치되며 상기 제 1 및 제 2 가스 매니폴드들에 인접하고 상기 제 1 및 제 2 가스 매니폴드들과 정렬된 선형 열 램프들로부터 이루어지는 에피택셜 증착 방법.
  8. 제 1 항에 있어서,
    상기 가스 매니폴드들은 가스 배기구들로부터 가스 유입구들을 격리시키는 분리 플레이트를 포함하는 에피택셜 증착 방법.
  9. 제 1 항에 있어서,
    상기 가스 매니폴드들의 가스 유입구들은 상기 가스 유동 채널로 전달되는 상기 전구체 가스의 균일성(uniformity)을 보장하는 가스 확산기 플레이트(gas diffuser plate)를 포함하는 에피택셜 증착 방법.
  10. 제 1 항에 있어서,
    상기 가스 매니폴드들은 상기 매니폴드들을 통하는 전구체 가스의 경로 길이를 증가시키는 배플(baffle)들을 포함하는 에피택셜 증착 방법.
  11. 제 1 항에 있어서,
    상기 기판 캐리어는 상기 가스 매니폴드들과의 계면들에 열 초크(thermal choke)들을 포함하고, 상기 열 초크들은 상기 가스 매니폴드들과 상기 기판 캐리어 사이에 소정 열적 격리를 제공하는 에피택셜 증착 방법.
  12. 제 1 항에 있어서,
    상기 기판 캐리어는 복수의 제 2 실리콘 기판들을 유지하도록 구성된 내부 서스셉터를 포함하고, 상기 내부 서스셉터는 상기 가스 유동 채널을 2 개의 평행한 가스 유동 채널들로 나누며, 상기 복수의 제 2 기판들의 표면들은 상기 복수의 제 1 기판들의 표면들과 평행한 에피택셜 증착 방법.
  13. 제 12 항에 있어서,
    상기 기판 캐리어는 상기 가스 유동을 상기 2 개의 가스 유동 채널들로 분할하는 상기 서스셉터들과 상기 제 1 및 제 2 가스 매니폴드들 사이에 제 1 및 제 2 가스 분배 채널(gas distribution channel)들을 포함하는 에피택셜 증착 방법.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 가스 분배 채널들을 가열하는 단계를 더 포함하는 에피택셜 증착 방법.
  15. 제 14 항에 있어서,
    상기 가열은 상기 기판 캐리어의 어느 한 측에 위치되며 상기 제 1 및 제 2 가스 분배 채널들에 인접하고 상기 제 1 및 제 2 가스 분배 채널들과 정렬된 선형 열 램프들로부터 이루어지는 에피택셜 증착 방법.
  16. 제 14 항에 있어서,
    상기 제 1 및 제 2 가스 분배 채널들은 상기 채널들을 통해 흐르는 상기 가스에 대한 열 전달을 향상시키는 특징부들이 장착된 채널들을 포함하는 에피택셜 증착 방법.
  17. 제 12 항에 있어서,
    상기 내부 서스셉터는 상기 내부 서스셉터의 양면에 실리콘 기판들을 유지하고, 상기 복수의 제 2 기판들 각각은 상기 2 개의 평행한 가스 유동 채널들 중 하나에만 노출되는 에피택셜 증착 방법.
  18. 제 12 항에 있어서,
    상기 복수의 제 2 실리콘 기판들 각각은 상기 평행한 유동 채널들 중 제 1 채널에 노출되는 제 1 증착 표면, 및 상기 평행한 유동 채널들 중 제 2 채널에 노출되는 제 2 증착 표면을 갖는 에피택셜 증착 방법.
  19. 제 1 항에 있어서,
    상기 기판 캐리어로 상기 제 1 및 제 2 매니폴드들을 밀폐(seal)시키는 단계를 더 포함하며, 상기 제 1 및 제 2 매니폴드들은 연속적인 밀폐 리지(sealing ridge)들을 갖고, 상기 기판 캐리어는 대응하는 연속적인 수용 채널들을 가지며, 상기 밀폐 리지들 및 수용 채널들은 상기 매니폴드들과 상기 기판 캐리어가 결속할 때 상기 매니폴드들과 상기 기판 캐리어 사이에 정렬 공차(alignment tolerance)를 제공하기 위해 경사진 측면들을 갖는 에피택셜 증착 방법.
  20. 제 1 항에 있어서,
    상기 서스셉터들 내로 상기 기판들을 로딩하는 단계를 더 포함하고, 상기 로딩하는 단계는 상기 서스셉터들 내의 제 1 슬롯들로 상기 기판들의 저부 에지들을 배치하는 단계 및 상기 기판들의 최상부 에지들에 걸쳐 제 2 슬롯을 배치하는 단계를 포함하며, 상기 최상부 및 저부 에지들은 상기 가스 유동 채널을 통한 가스 유동 방향에 수직으로 상기 기판 캐리어 내에 정렬되고, 상기 가스 유동 채널을 통한 가스 유동으로부터 상기 최상부 및 저부 에지들을 보호하기 위해 상기 기판의 최상부 및 저부 에지들에 걸쳐 상기 제 1 및 제 2 슬롯들의 부분들이 캔틸레버(cantilever) 연결되는 에피택셜 증착 방법.
  21. 제 1 항에 있어서,
    상기 서스셉터들은 상기 기판들과 상기 서스셉터들 사이에서 증착된 실리콘의 브리징(bridging)을 감소시키기 위해 상기 기판들의 에지들 아래에 후퇴부(recess)들을 갖도록 구성되는 에피택셜 증착 방법.
KR1020137034871A 2011-05-27 2012-05-29 에피택셜 증착에 의한 실리콘 웨이퍼들 KR20140057214A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161491152P 2011-05-27 2011-05-27
US61/491,152 2011-05-27
PCT/US2012/039900 WO2012166748A1 (en) 2011-05-27 2012-05-29 Silicon wafers by epitaxial deposition

Publications (1)

Publication Number Publication Date
KR20140057214A true KR20140057214A (ko) 2014-05-12

Family

ID=47259816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137034871A KR20140057214A (ko) 2011-05-27 2012-05-29 에피택셜 증착에 의한 실리콘 웨이퍼들

Country Status (5)

Country Link
US (3) US9255346B2 (ko)
JP (1) JP6097742B2 (ko)
KR (1) KR20140057214A (ko)
CN (2) CN103748791B (ko)
WO (1) WO2012166748A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190055349A (ko) 2017-11-15 2019-05-23 이준희 바른 변기 생활

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673081B2 (en) 2009-02-25 2014-03-18 Crystal Solar, Inc. High throughput multi-wafer epitaxial reactor
US8298629B2 (en) 2009-02-25 2012-10-30 Crystal Solar Incorporated High throughput multi-wafer epitaxial reactor
US10429712B2 (en) 2012-04-20 2019-10-01 View, Inc. Angled bus bar
WO2012166748A1 (en) 2011-05-27 2012-12-06 Crystal Solar, Inc. Silicon wafers by epitaxial deposition
US9257284B2 (en) 2012-01-13 2016-02-09 Crystal Solar, Incorporated Silicon heterojunction solar cells
EP3011387A4 (en) 2013-06-18 2016-11-30 View Inc ELECTROCHROMIC DEVICES IN NON-RECTANGULAR FORMS
MY188961A (en) * 2013-07-01 2022-01-14 Solexel Inc High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
US11414759B2 (en) * 2013-11-29 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for supplying process gas into wafer process apparatus
KR102215965B1 (ko) * 2014-04-11 2021-02-18 주성엔지니어링(주) 가스 분사 장치 및 이를 포함하는 기판 처리 장치
US20150295101A1 (en) * 2014-04-11 2015-10-15 Nth Tech Corporation Methods for enhancing exciton decoupling with a static electric field and devices thereof
WO2015192105A1 (en) * 2014-06-12 2015-12-17 Crystal Solar, Inc. Cvd epitaxial reactor chamber with resistive heating, three channel substrate carrier and gas preheat structure
US9982364B2 (en) 2015-04-07 2018-05-29 Applied Materials, Inc. Process gas preheating systems and methods for double-sided multi-substrate batch processing
US10961621B2 (en) 2015-06-04 2021-03-30 Svagos Technik, Inc. CVD reactor chamber with resistive heating and substrate holder
WO2017040868A1 (en) * 2015-09-01 2017-03-09 Crystal Solar, Inc. Cvd reactor chamber with resistive heating
DE102016101003A1 (de) 2016-01-21 2017-07-27 Aixtron Se CVD-Vorrichtung mit einem als Baugruppe aus dem Reaktorgehäuse entnehmbaren Prozesskammergehäuse
US11111600B1 (en) * 2016-12-02 2021-09-07 Svagos Technik, Inc. Process chamber with resistive heating
US10947640B1 (en) * 2016-12-02 2021-03-16 Svagos Technik, Inc. CVD reactor chamber with resistive heating for silicon carbide deposition
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
CN110468390B (zh) * 2019-08-02 2021-06-29 北方夜视技术股份有限公司 超大长径比微通道板通道内壁制备功能膜层的方法
CN112553685A (zh) * 2019-09-25 2021-03-26 丁欣 单晶硅片材的制造方法
CN112206695B (zh) * 2020-09-16 2021-11-19 复旦大学 一种多层次结构微通道混合器及其流体混合方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576679A (en) * 1967-02-01 1971-04-27 Gulf Energy & Environ Systems Electrode assembly
US3576167A (en) 1969-02-27 1971-04-27 A F Kearney & Co Apparatus for piggyback rail transportation
DE1913676A1 (de) 1969-03-18 1970-09-24 Siemens Ag Verfahren zum Abscheiden von Schichten aus halbleitendem bzw. isolierendem Material aus einem stroemenden Reaktionsgas auf erhitzte Halbleiterkristalle bzw. zum Dotieren solcher Kristalle aus einem stroemenden dotierenden Gas
NL7812388A (nl) * 1978-12-21 1980-06-24 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
JPS6194320A (ja) * 1984-10-16 1986-05-13 Matsushita Electric Ind Co Ltd 薄膜形成装置
US5607511A (en) * 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5232868A (en) * 1988-10-04 1993-08-03 Agency Of Industrial Science And Technology Method for forming a thin semiconductor film
US5201996A (en) * 1990-04-30 1993-04-13 Bell Communications Research, Inc. Patterning method for epitaxial lift-off processing
JPH04137524A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 炭化珪素半導体基板の製造方法
JP3395180B2 (ja) 1990-11-16 2003-04-07 株式会社島津製作所 基板処理装置
KR100243784B1 (ko) * 1990-12-05 2000-02-01 조셉 제이. 스위니 웨이퍼의 전방부 모서리와후방부에서의 증착을 방지하는 cvd웨이퍼 처리용 수동 실드
US5304248A (en) * 1990-12-05 1994-04-19 Applied Materials, Inc. Passive shield for CVD wafer processing which provides frontside edge exclusion and prevents backside depositions
JPH04225517A (ja) * 1990-12-27 1992-08-14 Matsushita Electric Ind Co Ltd 半導体製造装置
JP2732393B2 (ja) * 1992-09-28 1998-03-30 信越半導体株式会社 シリンダー型シリコンエピタキシャル層成長装置
US5444217A (en) 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JPH07278820A (ja) * 1994-04-13 1995-10-24 Anelva Corp 基板加熱ホルダー支持機構
US5493987A (en) 1994-05-16 1996-02-27 Ag Associates, Inc. Chemical vapor deposition reactor and method
JP3824675B2 (ja) 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
JP3596710B2 (ja) * 1996-09-10 2004-12-02 信越半導体株式会社 気相成長装置用サセプタ
JP2001506803A (ja) 1996-11-27 2001-05-22 エムコア・コーポレイション 化学蒸着装置
US6189482B1 (en) * 1997-02-12 2001-02-20 Applied Materials, Inc. High temperature, high flow rate chemical vapor deposition apparatus and related methods
JPH10233370A (ja) 1997-02-20 1998-09-02 Kokusai Electric Co Ltd 半導体基板の熱処理装置
JPH11147787A (ja) * 1997-11-14 1999-06-02 Super Silicon Kenkyusho:Kk エピタキシャル成長炉
US6262393B1 (en) 1997-11-14 2001-07-17 Super Silicon Crystal Research Institute Corp. Epitaxial growth furnace
US6129048A (en) 1998-06-30 2000-10-10 Memc Electronic Materials, Inc. Susceptor for barrel reactor
JP2000173927A (ja) * 1998-12-02 2000-06-23 Sony Corp 平行平板型ｃｖｄ成膜装置及び成膜方法
US6368404B1 (en) 1999-04-23 2002-04-09 Emcore Corporation Induction heated chemical vapor deposition reactor
JP4089113B2 (ja) 1999-12-28 2008-05-28 株式会社Ｉｈｉ 薄膜作成装置
JP4778655B2 (ja) * 2000-02-04 2011-09-21 アイクストロン、アーゲー １つまたは多くの被膜を基板に沈積する方法および装置
US6399510B1 (en) 2000-09-12 2002-06-04 Applied Materials, Inc. Bi-directional processing chamber and method for bi-directional processing of semiconductor substrates
JP2002212737A (ja) * 2001-01-17 2002-07-31 Sharp Corp 気相成長装置および気相成長方法
US20020102859A1 (en) 2001-01-31 2002-08-01 Yoo Woo Sik Method for ultra thin film formation
JP2006019461A (ja) * 2004-07-01 2006-01-19 Hitachi Cable Ltd 気相エピタキシャル成長装置及びエピタキシャルウェハ
CN101370963B (zh) * 2006-01-19 2012-03-28 Asm美国公司 高温原子层沉积进气歧管
JP2007278820A (ja) 2006-04-06 2007-10-25 Murata Mfg Co Ltd 電界プローブ及び電界測定システム
JP2008055843A (ja) 2006-09-01 2008-03-13 Fujifilm Corp 感熱記録材料
JP4770706B2 (ja) * 2006-11-13 2011-09-14 ソニー株式会社 薄膜半導体の製造方法
JP2008277666A (ja) * 2007-05-02 2008-11-13 Tokyo Electron Ltd バルブ開閉動作確認方法、ガス処理装置および記憶媒体
JP5140321B2 (ja) * 2007-05-31 2013-02-06 株式会社アルバック シャワーヘッド
US20090211707A1 (en) * 2008-02-22 2009-08-27 Hermes Systems Inc. Apparatus for gas distribution and its applications
EP2269230A4 (en) 2008-03-08 2016-03-30 Crystal Solar Inc INTEGRATED METHOD AND SYSTEM FOR THE PRODUCTION OF MONOLITHIC PANELS OF CRYSTALLINE SOLAR CELLS
TW200939503A (en) 2008-03-11 2009-09-16 Contrel Technology Co Ltd Substrate cartridge having array of electrode
JP2009253115A (ja) * 2008-04-08 2009-10-29 Sumco Corp ウェーハステージ
US8859042B2 (en) 2008-05-30 2014-10-14 Alta Devices, Inc. Methods for heating with lamps
JP2010087394A (ja) 2008-10-02 2010-04-15 Seiko Epson Corp 有機エレクトロルミネッセンス装置
US8845809B2 (en) 2008-10-09 2014-09-30 Silevo, Inc. Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
US8652259B2 (en) 2008-10-09 2014-02-18 Silevo, Inc. Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
US20100108130A1 (en) 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
US20100108134A1 (en) 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin two sided single crystal solar cell and manufacturing process thereof
US8298629B2 (en) 2009-02-25 2012-10-30 Crystal Solar Incorporated High throughput multi-wafer epitaxial reactor
US8673081B2 (en) * 2009-02-25 2014-03-18 Crystal Solar, Inc. High throughput multi-wafer epitaxial reactor
EP2419306B1 (en) 2009-04-14 2016-03-30 Solexel, Inc. High efficiency epitaxial chemical vapor deposition (cvd) reactor
US20110005682A1 (en) * 2009-07-08 2011-01-13 Stephen Edward Savas Apparatus for Plasma Processing
US20110056532A1 (en) 2009-09-09 2011-03-10 Crystal Solar, Inc. Method for manufacturing thin crystalline solar cells pre-assembled on a panel
TW201210058A (en) 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
US9870937B2 (en) 2010-06-09 2018-01-16 Ob Realty, Llc High productivity deposition reactor comprising a gas flow chamber having a tapered gas flow space
WO2012166748A1 (en) 2011-05-27 2012-12-06 Crystal Solar, Inc. Silicon wafers by epitaxial deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190055349A (ko) 2017-11-15 2019-05-23 이준희 바른 변기 생활

Also Published As

Publication number Publication date
US11041253B2 (en) 2021-06-22
CN107022789B (zh) 2021-03-12
US20130032084A1 (en) 2013-02-07
JP2014525135A (ja) 2014-09-25
WO2012166748A1 (en) 2012-12-06
US20190003076A1 (en) 2019-01-03
US9982363B2 (en) 2018-05-29
CN107022789A (zh) 2017-08-08
CN103748791B (zh) 2016-11-23
CN103748791A (zh) 2014-04-23
JP6097742B2 (ja) 2017-03-15
US9255346B2 (en) 2016-02-09
US20160222544A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
US11041253B2 (en) Silicon wafers by epitaxial deposition
US9870937B2 (en) High productivity deposition reactor comprising a gas flow chamber having a tapered gas flow space
US9920451B2 (en) High throughput multi-wafer epitaxial reactor
EP2331725B1 (en) Epitaxial reactor for silicon deposition
KR101655261B1 (ko) 고수율 다중-웨이퍼 에피택셜 반응기
US8652259B2 (en) Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
EP2419306B1 (en) High efficiency epitaxial chemical vapor deposition (cvd) reactor
US20120192789A1 (en) Deposition systems and processes
KR20110101227A (ko) 태양 전지 적용을 위한 실리콘 표면의 건식 세정
US20140318442A1 (en) High throughput epitaxial deposition system for single crystal solar devices
US20170037514A1 (en) Cvd reactor chamber with resistive heating and substrate holder
KR101320330B1 (ko) 인라인 기판처리시스템 및 로드락챔버
WO2012071302A2 (en) Interchangeable pumping rings to control path of process gas flow
KR101232597B1 (ko) 기판처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application