CN107022789A - 在外延反应器中的硅衬底上外延沉积硅晶片的方法 - Google Patents

在外延反应器中的硅衬底上外延沉积硅晶片的方法 Download PDF

Info

Publication number
CN107022789A
CN107022789A CN201610926004.1A CN201610926004A CN107022789A CN 107022789 A CN107022789 A CN 107022789A CN 201610926004 A CN201610926004 A CN 201610926004A CN 107022789 A CN107022789 A CN 107022789A
Authority
CN
China
Prior art keywords
substrate
gas
silicon
manifold
substrate carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610926004.1A
Other languages
English (en)
Other versions
CN107022789B (zh
Inventor
V·斯瓦拉马克瑞希楠
T·S·拉维
A·卡祖巴
Q·V·特鲁翁
J·R·瓦特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stella technologies, Inc.
Original Assignee
Jing Yang Ltd Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jing Yang Ltd Co filed Critical Jing Yang Ltd Co
Publication of CN107022789A publication Critical patent/CN107022789A/zh
Application granted granted Critical
Publication of CN107022789B publication Critical patent/CN107022789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一种通过硅前体消耗模式中的外延沉积与交叉流沉积来沉积薄的单晶硅晶片的系统，其可包括：具有低总热量、高发射率和小体积的衬底载体；具有快速升温、高效产热、和加热空间控制的灯模块；以及为交叉流处理而设计的歧管。此外，衬底载体可包括热反射器，以控制从载体边缘的热损失和/或控制热阻挡件，以使载体与歧管热绝缘，使歧管可进行的独立的温度控制。载体和衬底可配置成在衬底的两侧进行沉积，衬底在两侧上具有剥离层以及载体配置成在衬底在两侧上具有均等的工艺气流。通过一种包括多个微型批量处理反应器的沉积系统可处理高容量。

Description

在外延反应器中的硅衬底上外延沉积硅晶片的方法
本发明专利申请是国际申请号为PCT/US2012/039900，国际申请日为2012年5月29日，进入中国国家阶段的申请号为201280037177.8，名称为“通过外延沉积的硅晶片”的发明专利申请的分案申请。
相关申请的相互参照
本申请要求于2011年5月27日提出的申请号为61/491,152的美国临时专利申请的权益，其整体引入本文作为参考。
技术领域
本发明大体涉及硅晶片的制造，更具体地说，涉及通过外延沉积的硅晶片的制造。
背景技术
晶体硅在商业生产环境中提供具有高达约23％的太阳能电池效率η，同时在与薄膜太阳能电池(诸如CIGS,CdTe等等)相比下具有在(a)可用性、(b)环境友好性、以及(c)显示出使用寿命长和相关技术成熟性方面的优点。然而，晶体硅传统上比竞争的薄膜电池板具有较高的光伏模块成本(该模块是实际生成电力并包括保持若干太阳能电池的框架的单元，所述太阳能电池以串联方式电连接在一起，然后与变换器连接)。该成本的很大一部分来自于硅晶片的制造成本(目前厚度为～180微米)，其中包括多晶硅生产、结晶块成型和切片(线锯切割结晶块并精加工所切割的晶片)的成本。
薄膜工艺(非晶硅，CIGS和CdTe)近年来引起搔动，因为其成本因耗材较少和大幅面、综合加工而潜在地低于晶体硅。然而，大体而言，薄膜光伏(PV)模块具有的效率通常比晶体硅模块的低得多。典型的单晶模块具有15-16％的效率(而某些模块可高达20％)，而薄膜模块的最佳情况在目前是11％。此外，大多数薄膜工艺的成本优势没有被确实地证实。因此，晶体硅(包括单晶硅和多晶硅)赢得超过80％份额的现有光伏市场，在2010年约为14GW。(PV模块的数量通常由它们的总功率输出来计，即以瓦数计)。
低于$2.50/Wp(Wp为峰值瓦数，指的是可达到的最大功率)的PV模块总安装成本在今天是具有吸引力的，因为它在世界上许多地方代表了电网平价与适度诱因。(电网平价是指来自PV模块的每瓦成本与在电力配电网上所得的相同，其中典型的电网通过多种电源来馈给，诸如煤、石油和天然气发电站。)
制造商特别有效地降低传统晶体硅(包括单晶硅和多晶硅)技术的制造成本-硅PV模块的价格业已从2006年的超过4美元/Wp下降到2010年的约1.80美元/Wp。PV硅晶片，电池和模块的最经济高效的综合制造商具有的用于PV模块的售货成本(制造PV模块的成本，包括材料、人工和间接费用)接近1.10美元/Wp。在过去四年中的成本的降低部分是归因于以下的技术改进。
第一，由于太阳能电池厚度的减小和通过较低的锯口损耗而改善了晶片切割过程，硅的用量已经从每瓦10gm减少到每瓦约6.5gm。
第二，业已通过细线印刷、改进的前侧反射和钝化控制、较高质量(使用寿命更长)的材料等等来提高了电池效率。平均的硅电池效率业已从约14％提高到17％，且许多制造商业已发表他们的单晶硅PV电池的电池效率为18％。
第三，制造业得到更充分的整合：出现的趋势为结合硅PV模块制造过程(多晶硅、硅晶片、电池和组件)的各个部分以得到更大的成本效益，而且现在容许在世界各地接触系统集成商和安装商。例如，2010年的整合式制造导致的成本结构为PV模块给出了约1.10美元的售货成本。
很显然，在可预见的将来，单晶硅PV模块可以继续作为PV中的主要商品，并随着电网平价的达成而将可与薄膜PV技术有效地竞争，只要单晶硅PV模块生产可继续进行进一步的成本降低。然而，进一步降低成本的来源并不会立即显现出来。
PV电池和模块的成本通过使用大规模的生产设备而趋向渐近水平以及单晶硅电池效率业已达到接近19％，而电池效率的进一步提升可能仅以增加成本的方式来实现。
然而，进一步的成本降低可能来自硅成本和切片成本的显著下降，因为它们现在是模块成本结构的最大部分。硅和切片成本可通过以下各项来降低：(a)进一步降低多晶硅生产成本，(b)改进晶体生长过程和/或(c)通过高产量和低切口损耗法将硅晶片切得更薄。同样地，连续的柴氏长晶法可以提供递增的成本改进，但成本的大幅削减是不可能的。然而，将硅晶片切成小于180微米一直被较低产量和不成比例的切口损耗所困扰，因为线锯技术开始达到根本的机械极限。因此，减少硅的用量要求寻找新的技术，其可完全绕过多晶硅、结晶块和切片步骤。
绕过这些步骤的另一动机是，多晶硅是目前阻碍扩充硅PV模块产能的步骤，主要是归因于仅与多晶硅步骤相关的资金成本。事实上，多晶硅、结晶块和切片的资金成本(制造的一次性设置成本)支配了生产硅PV装置的总资金成本。多晶硅、结晶块和切片不仅具有最高的资本成本(约占用于设立生产太阳能电池模块的总共3美元/Wp中的2美元/Wp)，它们也在土地、气体、水等等方面也需要最多的基础建设。
由上述可见，晶体硅PV产业在降低成本和保持与薄膜PV的竞争力方面业已有了长足的进步。但是，为了达到约为0.08美元/kWh(相当于约2美元/Wp)的未受补贴的电网平价，晶体硅PV晶片的总售货成本需要降低至约0.80美元/Wp，这就是使晶体硅PV模块的系统安装成本达到2美元/Wp所必需的。对于传统的硅PV技术(一种已经受益于由源自传统的硅半导体行业的大量生产和创新而导致的成本降低的技术)而言，该种降低很困难。因此，显而易见的是，本领域需要更便宜的新工艺，其可替代目前的与多晶硅、结晶块和切片相关的昂贵工艺，并伴随着附带的降低的资本成本。
用于PV模块生产的晶体硅衬底的外延沉积使得可大大地简化供应链，即省去对多晶硅、结晶块和切片的需要。然而，难题是要以与制造单晶硅晶片的传统工艺相同(如果不能更低的话)的成本来使用外延沉积过程。
硅薄膜的外延沉积是在诸如集成电路的半导体器件的制造中常见的工艺步骤。为了达到高产率的集成电路，该外延沉积步骤要求所沉积的硅要非常高质量且具有非常严格的厚度均匀性。这只能以较低的沉积速率来实现，因此，大多数半导体外延反应器是为高度均匀的、0.1至1微米/每分钟的低缺陷沉积速率而优化。目前，几乎所有先进的高性能CMOS(互补金属氧化物半导体)器件都是构建在这种外延层上。
在半导体工业中使用的大多数传统的外延批量处理反应器依赖扩散来将反应物(诸如三氯硅烷(TCS)和氢)供给到晶片的中心，其自然地导致在晶片边缘上的TCS的浓度较高，因为气流典型地会沿着晶片堆的周边流动。因此，为了保持在晶片内和晶片到晶片的薄膜厚度均匀性，所述反应器必须在较低温度下以反应速度有限的状态运行，其中的沉积速率会低得多。此外，对于沉积薄的外延膜而言，其中的薄膜质量和均一性是非常重要的，而且设备的价值可以适应高工艺成本，高温外延生长通常是在单一晶片反应器中使用的。在该种高温过程中，TCS的化学气相沉积(CVD)是在传质有限的状态下完成，其中的生长率取决于TCS跨越边界层的对反应表面的质量传递。然而，单晶片的高温处理成本抑制了除了非常高价值的器件(诸如尖端处理器)之外的所有器件。
为了绕过依赖反应物扩散的反应器的限制，某些半导体外延反应器设计成通过形成稳定的在整个层上具有恒定可用性的前体物质的边界层来使得在整个晶片的表面上具有恒定的生长速率。这通常可利用以下技术来实现。
第一，转动晶片，这确保气体速度和边界层在整个晶片表面上为恒定。然而，必须要转动晶片这一情况会使反应器类型限于单晶片反应器或小型批量处理反应器。
第二，提供充足供应的TCS，以致于TCS可存在于反应物表面附，近而不会产生前体消耗。这可通过以多个前体气体注入点使沉积室充满TCS来实现。因此，在该些反应器中的TCS利用率通常只有5％左右。
第三，晶片的温度通常低于1050℃，从而使生长率低于1微米/每分钟。虽然在该些反应器中可实现较高的生长速率，但归因于要在沉积温度下转动晶片的要求的设计约束，通常会将工作温度保持在1000～1050℃的范围内。对于半导体而言，该低沉积率是可以接受的，因为厚度均匀性和外延质量在低缺陷密度方面而言是最重要的。
第四，衬底必须加热到沉积温度，然后在沉积完成后要冷却下来，这通常需要一个小时，假若冷却是在沉积室中完成的，则要加入沉积时间以用于计算生产量。请注意，该些沉积系统通常使用感应加热系统，额定功率为大约200kW。
图1(来自Sandra Bau的博士学位论文,用于晶体硅薄膜太阳能电池的高温CVD硅薄膜(High-temperature CVD silicon films for crystalline silicon thin-filmsolar cells),康斯坦茨大学，2003(参见第18页,图3.4),可得自http://kops.ub.uni-konstanz.de/handle/urn:nbn:de:bsz:352-opus-11305)显示了来自TCS的硅随着关键变量(衬底温度以及TCS与H2的比率)而变的生长速率的曲线图。在半导体应用的情况下，业已有人为之设计了商用外延反应器，生长速率必须以高准确度来控制，其要求工艺的操作要在温度以及TCS与H2的比率的波动不会导致沉积速率有明显改变的状况下进行。因此，用于商用半导体外延的工作区域位于如图1所示的曲线的平坦部分上。
以下的假设用来估计在125毫米衬底上的180微米的晶体硅晶片的外延沉积的成本，其中假定在具有8晶片批量的商用半导体外延反应器中进行生产。在1微米/每分钟的沉积速率下(参见图1)，并包括60分钟的加热和冷却时间，则总生产时间为240分钟。以8晶片批量下操作的单一系统的生产率为
8x60/240＝2片/每小时。
每片晶片在7年期间的折旧成本以及假设90％的正常运行时间，90％的利用率和用于反应器的120万美元的ASP(特定应用产品)可由以下方程给出
$1.2M/(2x0.9x0.9x24x350x7)＝12.60美元/每晶片。
TCS/每晶片的消耗在5％的利用率下为650克/每晶片。假设TCS的商业价格为3美元/每公斤，TCS/每晶片的成本则为2美元/每晶片。用于生产8片的批次的总功率估计为200kW，并具有每片晶片4美分/kWh功率的成本，这给出了1美元/每晶片的功率成本。其它气体和消耗品估计约为1美元/每晶片。因此，外延沉积的总费用估计为16.6美元/每晶片。
虽然外延沉积的成本必须与用于制造硅晶片的传统工艺相同(如果不能更低的话)，利用外延沉积来制造用于PV模块的晶体硅晶片具有吸引力，因为其可大大地简化供应链。如上所述，用于PV应用的硅晶片成本需要接近0.80美元/每晶片。但是，使用商用半导体外延反应器的预计花费会比其大得多-大约为16.6美元/每晶片。显然，本领域需要一种外延沉积反应器，其可将每晶片的成本降低，大约降低25倍。
发明内容
本文所述的本发明为一种基于硅晶片的直接外延沉积方法以降低单晶硅光伏的制造成本的转换技术。单晶体硅晶片通过利用如下技术而直接地从气相生成，该技术绕过(a)多晶硅生产、(b)晶体生长、以及(c)切割结晶块的步骤。这使得可大量减少硅的用量和生产成本以及使高效率PV模块的制造成本有可能接近电网平价。在工艺与装备技术上的关键创新方案单独地或组合地允许严格的成本和技术指标以及将可量测性带入量产，所述新方案包括：硅前体消耗模式下的外延沉积，以交叉流沉积来补偿衬底上的沿着气流方向的硅沉积速率的下降；包括多个微型批量处理反应器的沉积系统；具有低总热量、高发射率和小体积的衬底载体；具有快速升温、高效产热和加热空间控制的灯模块；以及为交叉流工艺而设计的歧管。此外，衬底载体可包括热反射器，以控制从载体边缘的热损失和/或热阻挡件，以使载体与歧管热绝缘，使歧管可进行独立的温度控制。载体和衬底可配置成在衬底的两侧进行沉积，衬底在两侧上具有剥离层以及载体配置成在衬底在两侧表面上具有均等的工艺气流。此外，沉积系统可配置成在衬底载体仍然是在400至600℃时允许将衬底载体从反应器移除，从而通过反应器降低加工周期时间。此外，衬底载体可配置成与反应器的反应室中的气体歧管耦合以容纳衬底载体之内的工艺气体，从而允许对反应器的反应室进行低频清洁和高反应器可用性。
附图说明
对于本领域的普通技术人员而言，一旦结合以下的本发明的特定实施例的叙述连同附图，本发明的这些和其它方面以及特征将变得明显，其中：
图1是为水平大气压外延反应器而计算的作为沉积气体中的Cl/H比率的函数的外延硅沉积速率的曲线图；
图2是根据本发明的实施例的用于外延硅衬底生长的工艺流程；
图3是根据本发明的实施例的为高产量处理而配置的小型批量处理外延反应器的系统的立体图；
图4是根据本发明的实施例的外延反应器的立体图；
图5A是根据本发明的实施例的沿图4的外延反应器的X-X所观察的局部剖视图，反应室包含衬底载体；
图5B示出了根据本发明的实施例的沿图4的外延反应器的X-X所观察的局部剖视图，其具有开式闸阀，反应室包含衬底载体；
图5C示出了根据本发明的实施例的图4的外延反应器的端视图，其中该视图通过示出衬底载体的端部的开式闸阀来观察；
图6是根据本发明的实施例的衬底载体的立体图；
图7是根据本发明的沿图4的外延反应器的第一实施例的Y-Y所得的简化的截面图；
图8是根据本发明的沿图4的外延反应器的第二实施例的Y-Y所得的简化的截面图；
图9A是根据本发明的实施例的外延反应器的加热灯和反射器结构的立体图，而图9B为其中一个角落的详细视图；
图10示出了根据本发明的实施例的沿着图4的外延反应器的X-X和Y-Y的水平和垂直截面图以及相应的计算出的温度曲线图；
图11A和B是根据本发明的实施例的在硅前体消耗模中的沉积和使用交叉流来取得平均厚度的视图；
图12A、B、C、D、E和F分别是根据本发明的衬底载体的第一实施例和其细节的截面图和平面图；
图13A、B和C提供根据本发明的衬底载体的第二实施例的详细立体图；
图14A和B提供根据本发明的衬底载体的第三实施例的详细立体图；
图15A、B和C提供根据本发明的衬底载体的第四实施例的详细立体图和截面图；
图16是根据本发明的实施例的气体歧管的立体图；
图17是根据本发明的将图16的气体歧管的第一实施例以与截面Y"-Y"的平面平行的平面来切割的立体图；
图18A是根据本发明的将图16的气体歧管的第二实施例以与截面Y"-Y"的平面平行的平面来切割的立体图；
图18B是根据本发明的将图18A的气体歧管以与图4的截面X"-X"的平面平行的平面来切割的立体图；
图19A是根据本发明的将图16的气体歧管的第三实施例以与截面Y"-Y"的平面平行的平面来切割的立体图；
图19B是根据本发明的沿着图19A的气体歧管的X"-X"的截面图；
图20是根据本发明的实施例的在气体歧管和衬底载体之间的界面的详细截面图；以及
图21是根据本发明的实施例的在衬底上的剥离层上生长的晶片的截面图。
具体实施方式
现在将参照附图详细地叙述本发明的实施例，其提供作为本发明的说明性范例，以使本领域技术人员能够实施本发明。值得注意的是，附图和下面的实施例并不意味着要将本发明的范围限于单一实施例，而是意味着通过互换所叙述或所示的组件的某些部分或所有部分，其它实施例是可能的。此外，在本发明的某些组件可以部分或完全地采用公知部件来实现时，只有所述公知部件的该些为理解本发明所必需的部分才会被叙述，而且所述公知部件的其它部分的详细叙述将会被省略，以致于不会混淆本发明。在本说明书中，示出单一部件的实施例不应被认为具有限制性，相反，除非本文明确地说明，本发明意味着要涵盖包括多个相同部件的其它实施例，反之亦然。此外，除非明确地提出，申请人不打算要使在说明书或权利要求中的术语被认为具有罕见的或特殊的含义。另外，本发明通过图示的方式来包括本文所提及的公知部件的现有和未来的公知等效物。
本发明可提供一种使用外延沉积(用气相生成的单晶硅的CVD沉积)的用于生产硅的转换技术，其提供的外延沉积成本可相等于(如果不低于)目前的用于PV的硅晶片生产的常规方法。使用外延沉积，可将三个最成本密集型的步骤从常规的硅PV技术中去除，即多晶硅生产、结晶块的生成和结晶块的加工和切片。本发明的方法替换了三个最成本密集的步骤，解决了硅PV的基本成本因素，即过度的材料用量和材料生产的复杂性，以及与多晶硅、结晶块和切片相关联的前端的高资金成本。直接沉积硅的方法提供了作为成本密集的常规硅晶片生产技术的替代方案，同时保持与单晶硅PV相关的高效率。
图2提供了用于硅晶片的外延沉积的工艺流程图。该方法包括：提供硅衬底(210)；在硅衬底上形成剥离层(220)；在剥离层的顶部上生长外延硅晶片(230)；使硅晶片与硅衬底分离(240)；以及在清洁衬底以去除任何残留的剥离层之后重复使用所述衬底(250)。在衬底211的剥离层221上生长晶片231上的截面图于图21示出。分离工序之前的外延工艺业已在文献中被描述为一种得到超薄(约5-50微米)晶体太阳能电池的方法。例如，可参见Brendel等人的“由使用多孔硅的层化传递得到的15.4％效率以及25μm厚度的晶体硅太阳能电池(15.4％-efficient and 25μm-thin crystalline Si solar cell from layertransfer using porous silicon)”Phys.Stat.Sol.(a)197,No.2,497–501(2003)。这些方法使Si的用量显著地减少(比用传统的多晶硅、结晶块和切片过程制成的市售的薄Si晶片大约少80％)，同时保持高电池效率和具有适当的光陷阱和表面钝化。然而，这些工艺在成本上不能与传统的晶片生产竞争。难题在于要以足够低的成本提供一种外延沉积方法，以便能够得益于硅用量的减少。本发明可以提供这样一种低成本的外延沉积工具和方法，并使供应链可大大地简化。
用于光伏应用的外延沉积硅晶片的要求
为了给用于PV器件的硅晶片的生产的外延反应器提供技术规范，有利的是去理解硅晶片的特定物理要求，其不同于为半导体组件生产而制造的晶片。
首先考虑缺陷密度：这不是主要的考虑因素，只要缺陷不导致少数载流子寿命的降低或晶片强度的降低。1×105/cm2是可接受的缺陷密度，因为它仍可致可接受的少数载流子寿命(大于10μs)，而且机械强度足以使之加工到电池和模块内。在半导体应用中，缺陷密度的要求是小于1/cm2，主要是由于小的最小特征由光刻限定。缺陷密度的要求限制了生长速度，因为缺陷密度随着生长速度而增大，而生长速度大于约1微米/每分钟会使缺陷密度高于规范。太阳能应用对此要求的放松意味着可使用大于4μm每分钟的外延层生长速率。该较高的生长速率可以在本发明的外延反应器的实施例中实现。
第二要考虑厚度均匀性：在半导体外延法中，对整个晶片的厚度均匀性的要求是低于2％(受光刻中的严格的景深限制所驱使)，而对太阳能而言，约+/-10％的厚度变化是可以接受的。这种放宽的厚度均匀性的要求可以在本发明的外延反应器的若干实施例中实现，该反应器以硅前体气体消耗模式工作-在反应器以消耗模式操作时，业已显示出超过50％的TCS利用率。
此外，为了减少硅晶片的制造成本，就需要高产量的硅晶片制造系统。提高外延沉积系统中的晶片生产量的方法包括在同一时间加热极大批量的晶片和沉积硅。此种方法的主要问题是，容室的体积较大以及需要较长的加热和冷却时间。因此，为了实现例如200晶片/每小时，考虑到加热和冷却时间，批量大小需要超过600晶片。这使得设计非常复杂，而且迄今都未能证明该些设计可行。此外，如图1所示，该些大型批量处理反应器因设计而被迫在TCS消耗极低从而TCS利用率较低的状态下运行。(TCS消耗变得越来越难以随着通过晶片载体的前体气体的路径长度的增大来补偿，以致于要以消耗模式进行极大批量的反应器操作是不切实际的。)
与半导体工业中的外延硅的要求相比，本发明的外延反应器利用了较宽松的缺陷密度和厚度均匀性的要求。本发明的外延反应器的实施例有以下要求：(1)生产量要大于约200晶片/每小时；(2)相比于半导体器件应用的1μm/每分钟，硅沉积速率要大于3.5μm/每分钟；(3)厚度均匀性要好于约+/-10％(相比于半导体器件应用的+/-1％)；(4)高效的功率利用率：功率利用率可与同等生产量的传统西门子反应器相比，其只约为常规方法的能量要求的50％，其中也包括了大量的用于硅的压碎、熔化等等的能量预算；以及(5)有效的约为50％的TCS利用率(相比于半导体器件应用的5％)。以下会叙述使上述要求能够达成的关键的新方案。
高生产量小批量反应器
在本发明的实施例中，使用小批量概念，即用多个小型批量处理反应器来提高系统的生产量。多个小型批量处理反应器比单一大型反应器有优势，因为在小型反应器中更容易实现对衬底温度和在衬底的表面上的气流的控制。此外，就维护而言，多个小型批量处理反应器较可取，因为其在处理计划和非计划维护时更容易保持连续的高生产量。图3示出了基于多个小批量反应器310的硅晶片外延沉积系统300的实施例。多个衬底在装载站320被装载入衬底载体内，然后转移到预热室330，在预热室中衬底和载体被加热到400℃。该载体由传送装置传送通过隧道340并插入其中一个小型反应器310中。(可选择地，装载衬底的载体可在室温下直接放置到反应器中以及在反应器内整体加热至沉积温度。)载体然后加热到约1150℃，而硅晶片则外延沉积在衬底上。在硅沉积过程完成后，衬底载体冷却到约400至600℃，然后将载体从小型反应器310移除，通过隧道340(其侧面、顶部和运输自动机械在图中未示出)传送到和放置在冷却室350内，以便在从系统300移除之前冷却到室温。在此期间，将具有未处理的衬底的载体装载入外延反应器中，从而确保连续的操作。在衬底载体仍在400至600℃时将衬底载体从小型反应器去除，从而通过反应器降低加工周期时间。该隧道可以充填氮气(小于1％氧)或者可在插入和移除衬底载体时使用过压氮，以便将不想要的气体排斥在反应器之外。此外，如果需要使沉积硅的氧化最小化，可在隧道中使用氮气环境。要注意，热衬底载体的运动可以通过具有承载臂的自动机械来实现，所述承载臂具有低导热率、低总热容量和低重量；该承载臂既使自动机械不受衬底载体的热的影响，更重要的是又使衬底载体不会过快地冷却。
图3为具有8个小型批量处理反应器的系统的特定实施例。然而，所述系统可具有介于4至10之间任一数目的小型批量处理反应器，而这主要受限于传输设备。此外，其它运输设备可供具有不同的和/或各式各样的小型批量处理反应器的系统使用。
要注意，小批量方法允许使用消耗模式的沉积，这是通过将流过晶片载体的跨越整个硅衬底的前体气体的路径长度保持得短到足以被控制，使得可达到要求的沉积厚度均匀性。例如，以下的图7和8显示的跨越硅衬底的前体气体的路径长度只有两个衬底宽度，为此，它们的充分均匀的沉积厚度与高TCS利用率(>50％)业已通过实验来确认，可参见图11A和11B。
除了上述参照图3的小型批量处理反应器系统之外，本领域技术人员将会理解，该系统的许多变型皆落在本发明的范围之内。例如，该系统可配置成不带有隧道以及包括待由具有长而线性的行程的自动机械供给的许多对齐的反应器。此外，该反应器可配置成用于直通处理，即衬底保持器通过在反应器的一侧上的闸阀来装载以及通过在相对侧上的闸阀来移除。后一配置将需要至少两个自动机械：一个用于装载和一个用于卸载。此外，当可接受较低的系统生产量时，该反应器可簇集在单一自动机械周围，这样就具有使自动机械的容室可以较小的优点，当沉积层的氧化需要最小化时，就可轻易地控制所述自动机械之内的环境。
外延反应器
图4示出用于其中一个反应器310的处理室400。处理室400包括由不锈钢或其它合适材料制成的容器401，用于插入和移除衬底载体的闸阀402，用于提供衬底载体的迅速且在空间上可控的加热的灯模块403以及用于提供和移除气体、冷却液等等的各种孔404。正如本领域的技术人员将会明白的那样，许多细节，诸如电气连接器，机械调节装置等等并没有示出，为的是清楚显示本发明的特征。
图5A是沿着X-X所得的剖视图，其示出处理室400的内部与在加工位置的衬底载体。气体歧管405，热阻挡件505和气体分布信道504显示在衬底载体的顶部和底部。在剖视图中示出了衬底载体，使得只有一层衬底502显示在衬托器501上，根据图7和8会很明显，衬底载体内可包含多层衬底。图5B和图5C显示了处理室400的两个局部剖视图，所述处理室具有闸阀402，通过该闸阀可插入和移除衬底载体500。
如上所示，衬底载体可从反应器移除，以便于装卸衬底-通过闸阀402。衬底载体的移除的进一步详情在Sivaramakrishnan等人的在2010年10月21日公布的美国专利申请公开号US 2010/0263587中提供，其整体并入本文作为参考。
正如下述，反应器部件的温度受严格的控制，以使硅沉积仅发生在衬底载体内，并主要发生在衬底的表面上。此外，衬底载体可配置成与反应器的反应室中的气体歧管耦合，以容纳衬底载体内的工艺气体，从而允许对反应器反应室的低频率的清洁和高反应器可用性。(保持工艺气体远离反应器的窗口721，并避免在窗口表面上的硅沉积，可参见图7和8)。因此，只有可移除的衬底载体需要经常清洗以除去沉积的硅，并且这种清洗可很容易地在反应器外进行。要注意，气体分布通道504的表面上也可能沉积有若干硅，因为工艺气体在移动通过通道时被预热，因此，气体分布通道也需要清洁。气体分布通道整合入可移除的衬底载体中，以便易于清洗。此外，热阻挡件505位于过渡区域，其中可能有少量的硅沉积，所以也可包含于可移除的衬底载体中，以便于清洁。
衬底载体所需的清洁频率取决于沉积硅的厚度(除其它因素以外)，并且可通过监测过程的产量而轻易地确定：可以预期颗粒的产生将对产量有最大的影响，并继而会推动清洁频率。衬底载体可用标准的硅腐蚀剂来清洁，如用HF/HNO3。
外延反应器：衬底载体
在本发明的实施例中，可通过优选具有低总热容量和高发射率(黑体型)特征的衬底载体来增加生产量，该些特性允许载体迅速地加热和冷却(低热容量)以及也可使载体内的衬底可迅速地达到均匀温度(高发射率)。此外，非常小的衬底载体容积可使注入反应器中的所有反应气体的使用率最大化。这是因为：(1)大多数的衬底载体容积被衬底和衬托器硬件所占用，以及(2)衬底载体内的暴露于工艺气体中的大部分的表面面积被衬底覆盖，使得最少的TCS被用于在非衬底表面上沉积硅。此外，衬底载体可配置成减少流经不被直接加热的载体表面的热流。
图6示出基于该些概念的衬底载体500的实施例的立体图。图7和8示出沿着图4的反应器400的Y-Y的截面图。要注意，图7和8的截面图还示出了沿着图6的Y-Y的衬底载体500的截面图。此外，图5的剖视图也示出了部分的衬底载体。衬底载体500包括用于保持衬底502的衬托器501，用于减少流经衬底载体的端部的热流的热反射器50，在顶部和底部的气体分布通道504，以及在顶部和底部的用于使衬底载体500与歧管405热绝缘的热阻挡件505。要注意，在衬底载体500的外部的衬托器501的大部分面积由灯模块403通过窗口721直接加热，而在图7所示的实施例中，还通过透明结构层731直接加热。
热反射器503包括一系列平行板，在平行板之间有气体。参见图6和10，后者示出热反射器的截面。最靠近衬底的板通常由碳化硅或碳化硅涂敷的石墨制成，而离衬底最远的板则远通常由石英制成。在衬底加工期间，在所述板之间的气体(通常为氢气)是停滞的。热反射器这样配置，以提供对热流的高阻抗以及有助于在衬底载体的沉积区域之内维持稳定的温度。此外，当衬底载体冷却时，氮气可流经所述板之间的空间，以减小冷却时间。
热阻挡件505可以由涂覆有碳化硅的石墨或石英制成。热阻挡件可连同冷却套一起配置，以有效地去除热量。冷却套1090在图10的截面图中示出：冷却套是的反应室壁的一部分，冷却剂流过冷却套以吸取热量。此外，在热阻挡件的鳍状表面的气流可用于吸取在加工期间的热量，而当需要时，可在衬底载体的冷却期间吸热。
现参照图7和8更详细地叙述外延反应器的硅沉积区域。工艺气体(其第一流动方向由箭头701表示)被引向衬底载体的由外部衬托器509和端盖506(参见图6和10)的封闭内部容积。工艺气体流经上气体歧管405，通过内部容积流经衬底502的表面以及通过下气体歧管流出。衬底502的暴露于内部容积的表面具有剥离层，其可用多孔硅制成，正如下文中的更详细的叙述。硅的外延沉积是在衬底502的剥离层上进行。内部衬托器507/508分隔内部容积。衬托器509、507/508的内表面被衬底502覆盖。热辐射702由热源提供，诸如灯模块403。热辐射702通过窗口721传递以加热衬托器509、507/508和固定在衬托器上的衬底502。外部衬托器509被加热，从而产生热辐射以加热内部衬托器507/508。为了在外延沉积完成后冷却衬底和衬底载体，可使惰性气体流经衬底载体的通道。该冷却过程也使得在从反应器移除之前可从衬底载体清除任何剩余的工艺气体。在室温和大气压力下的氮气、或者轻微过压的氮气，通常用作冷却剂和吹扫气体。此外，冷却气体也可在反应器中在衬底载体的外表面上流动，而且，如上所述，冷却气体也可在热阻挡件流动以及流过热反射器，以提高衬底载体的冷却速度。
使工艺气体以标准沉积流速所流经的内部通道最好这样配置，以使气流是层流，并且没有可供微粒积聚的“死”空间。此外，该些通道的宽度、即对置的衬底表面之间的间距将被精选以在特定的沉积速率要求下确保合适的层流状态。消耗模式的沉积速率是流速、TCS/H2比率以及存在于晶片的表面上的边界层的厚度的函数。通常，通道宽度被最小化，以保持所述衬底载体的紧凑和使边界层保持为小，而且该最小通道宽度会随着要求的沉积速率而增大，以维持层流。例如，在8和12毫米之间的通道宽度适合于约4微米/每分钟的沉积速率与10-20gm每分钟的TCS流速。此外，也可使用6至20毫米之间的通道宽度以及2-90gm每分钟的流速，虽然沉积速率可在这些范围上发生相当大的变化。
参照图7和8中的箭头701，它表示工艺气体的流动方向，应当指出的是，流动方向可在加工期间逆转，在该种情况下，流动方向是向上而不是如附图所示的向下。当在外延沉积中实现时，其会被称为交叉流处理。交叉流处理可以各种方式来实现，例如可参见Sivaramakrishnan等人的在2010年10月21日公布的美国专利申请公开号US 2010/0263587，其整体并入本文作为参考。此外，交叉流处理也可在其它工艺步骤期间使用，例如在分离层的退火期间以及也可在冷却期间使用。
另外，结构层731可添加到衬底载体的外表面上，与外部衬托器509的外表面连接。参见图7，结构层731为衬底载体提供额外的支承，并且由可将热辐射轻易地传送到外部衬托器509的材料制造，辐射在外部衬托器处被吸收。例如，结构层731可用石英制造以及外部衬托器509可用碳化硅制造。内部衬托器507/508也可用碳化硅制成。
此外，双面衬底802，即在其两侧都制备剥离层以使外延硅可在反应器内于其两侧上同时沉积的衬底，可放置在特殊的衬托器板508上，它允许两侧暴露于两个不同的通道以便进行同时的外延硅沉积。参见图8，使用双面衬底可允许更轻的晶片载体，从而允许更快速的加热和冷却过程，继而是较高的生产量。如下文的更详细的叙述，剥离层可以是多孔硅。
在图7和8中所示的衬底载体是本发明的特定实施例的范例。根据本发明的衬底载体的另外一些实施例可以：包括一个以上的内部衬托器和/或配置成保持衬底以用于单面和/或双面外延沉积。可引入额外的与其它衬托器平行的内部衬托器，从而形成额外的通道，通过所述通道可使工艺气体在衬底的表面上流动。该些额外的衬托器通过热辐射加热，正如上述的具有单个内部衬托器的衬底载体的情况。此外，使衬底倾斜，从而使衬底与工艺气体的流动方向成一小角度，也可用来影响边界层的厚度。具体而言，在气体流经的通道变窄时，流速会提高且边界层的厚度会减小，因此，倾斜衬底而使其与流动方向成一定角度会增加气体速度以及减少边界层的厚度，因为沿着倾斜的衬底向端部流动的气流对通道产生最大的冲击。用于倾斜衬底的衬底保持器在Sivaramakrishnan等人的在2010年10月21日公布的美国专利申请公开号US 2010/0263587中作出叙述，其整体并入本文作为参考。
如图6-8和12所示的设计成携带24个125毫米的正方形硅衬底的衬底载体可基本上由碳化硅和具有碳化硅涂层的石墨来制造，并且具有不超过约42公斤(在没有硅衬底的情况下)的总质量。此外，如果使用双面衬底，就会导致重量大大地降低：对于具有一个内部衬托器的载体而言也许为25-30％，而对于具有两个内部衬托器的载体而言则为50％。可使用双灯模块403于约15分钟内将所述衬底载体从500加热到1,150℃；到500℃的冷却时间具有相同的持续时间。如上所述，沉积系统可配置成在衬底载体仍然是在400至600℃时允许衬底载体从反应器移除，从而通过反应器降低加工周期时间。要注意，使用碳化硅是归因于其化学惰性和纯度以及高的热发射率。上面可能有硅沉积的部件最好由碳化硅制成，因为：(1)硅附着力良好，(2)硅容易从碳化硅去除，这归因于其对湿式和干式蚀刻具有优异的选择性，(3)碳化硅中的常见杂质具有低扩散性，以及(4)良好的热性能使碳化硅可作为热扩散器的良好选择。
外延反应器：热源
在本发明的实施例中，可通过用于加热反应器中的衬底的热源以低成本来增加生产量，所述热源具有下列特征：(1)低热容量，允许快速升温和电能到热能的高效转化(2)可对外部衬托器的表面上的热传递进行空间控制，以及(3)高效的反射器，以确保大部分的产生的热量可引导到衬底载体。这样的热源在图9A和9B中示出。热源900包括衬托器灯711、歧管灯712和垂直灯902，它们全部容纳在反射器901之内。可单独地或成组地控制灯，以对衬底和要求的地方均匀加热，从而控制衬底载体和歧管的不同部件的温度。加热灯配置成可使衬底迅速均匀地加热至1200℃，而灯的电源则被实时调整，以便即使在反应气体流动时也可使衬底温度恒定。合适的灯的范例为卤素灯。
如图7和8所示，有用于每个外延反应器的两个热源900。在反应器的特定实施例中，每个组灯的额定功率为110千瓦，其适合于将36个125毫米x 125毫米的硅衬底加热至1150℃，并在气体流经衬底载体的加工期间维持该温度。
图10示出沿着气流方向(曲线1001)和垂直于气流方向(曲线1002)在衬底载体和气体歧管的外表面上测量的归一化辐照曲线图。要注意，辐照度与温度成正比，但无需估计热损失。辐照度按瓦特/每平方毫米(在红外光谱中测量)来计量，并作为横跨衬托器的位置(按毫米计量)的函数。外延反应器的中心部分的示出截面Y-Y和Z-Z的截面图分别设置在辐照曲线图的上面和下面。要注意，为了便于说明，第二灯模块(在衬底载体的相对侧)，未在截面图中示出。在曲线1001和1002分别对应于上图和下图的如箭头所指示的。绘图的水平刻度与辐照曲线的横轴相对应-例如，曲线1001的侧峰在空间上相应于气体歧管405的位置。
辐照曲线1001示出如何在气体歧管405、热阻挡件505、气体分布通道504和衬托器和衬底之处控制温度。气体通过专用灯712在歧管405内加热：气体要小心地加热到低于会使前体气体或来自前体气体的沉积物分解的温度。可看到该温度会在热阻挡件505中下降，所述热阻挡件为气体歧管405与衬底载体之间提供若干热绝缘。由热阻挡件提供的热绝缘允许气体歧管和所述衬底载体的内部进行一定程度的独立温度控制，正如图10所示。然后可看到温度会沿着气体分布通道504从热阻挡件到保持衬底的衬托器一直增大。(在一些实施例中，工艺气体流经的通道的表面有功能部件覆盖，诸如鳍状件，以增强从通道的壁到工艺气体的热传递。所述功能部件优选地设计成可改善对工艺气体的热传递，同时保持整个衬底上有均匀的气流。)衬托器和衬底保持在恒定的沉积温度。气体分布通道、衬托器和衬底的温度由成排的灯711控制。要注意，温度曲线的对称性是必要的，原因有二：(1)确保衬底的温度均匀，以及(2)允许交叉流处理，正如上述那样。
鉴于气流单向地通过反应器，并参照图10所示的曲线1001和截面Y-Y，气体首先在气体歧管中预热，然后理想的是气体在沿着第一组气体分布通道流动时朝着沉积温度加热，并且恰在它流经衬底时达到沉积温度。在流过衬底之后，所消耗的气体然后在通过第二气体歧管排出之前会沿着第二组气体分布通道流动。在交叉流处理期间，气体的流动方向逆转，排气歧管变成供气歧管等等
辐照曲线1002示出如何在热反射器503、端盖506以及衬托器和衬底之处控制温度。衬底和衬托器都保持在恒定的沉积温度，而端盖则保持在大致相同的温度。可看到该温度会通过热反射器下降。端盖、衬托器和衬底的温度由沿着衬底载体的整个长度延伸的灯模块的成排的灯711控制。灯902定位成用于端盖和热反射器的加热，由灯902提供的额外热量确保在衬底和衬托器的整个宽度上的温度相同，并且避免衬底和衬托器的与端盖邻接的边缘的温度下降。要注意，温度曲线的对称性是必要的，以确保衬底的温度均匀。
要注意，虽然在上述对实施例的叙述的情况中，在保持衬底的区域之处的跨越衬托器的温度相当均匀，但也可设想出跨越衬托器的温度是变化的实施例。横跨衬底的温度的非均匀性将可用来协助TCS消耗的补偿。灯模块的灯可以被编程，以适应这样的非均匀的温度曲线，其中可独立地控制单个灯或灯组的供电。
外延反应器：消耗模式沉积
在本发明的实施例中，可通过以TCS消耗模式操作反应器来降低外延硅沉积的成本，从而达到低成本工艺的所需的高TCS利用率。例如，在TCS前体气体流经衬底的表面时，TCS被消耗，以致于在气体离开衬底载体时的进一步的下游之处存在很少的TCS。根据本发明的原型反应器设计的实验业已显示出高达60％的TCS利用率。如图1所示，沉积速率随着TCS的消耗而大大地降低。因此，在衬底沉积的硅的厚度也会在沿着气体流动的方向上急剧地减小。因此，为了补偿减小的厚度，气流的方向逆转，使得具有低沉积速率的区域现在会具有高沉积速率，反之亦然。参见图11A中的曲线1101和1102，其分别示出了衬底上的沿着工艺气体流的方向(从左至右，然后从右至左)的硅沉积速率。曲线1103示出了该两种沉积的平均沉积速率，这表明可实现相对均匀的薄膜厚度，虽然在中心会有小的峰值。相反，图11B的曲线1104示出中心略有下降。图11A和11B表明，通过改变流率，可实现足够均匀的薄膜厚度；图11A的较低流速大约为60至100标准升/每分钟(slm)，而图11B的较高流速大约为150～300slm。交叉流可以各种方式来实现，正如上文的参照图7和8所述的那样，也可参见Sivaramakrishnan等人的在2010年10月21日公布的美国专利申请公开号US 2010/0263587，其整体并入本文作为参考。
虽然交叉流的概念简单，但在实践中很难使用交叉流来使衬底上沉积的硅的厚度均匀，因为消耗曲线会是高度非线性的(图1的显著特征)。然而，调整TCS/H2比、温度和流速以使厚度曲线大致为线性以及然后逆转流动方向，业已成功地实施以平均化厚度变化。使用这种技术，在反向流之间的粗略平均化可实现所需的小于+/-10％的厚度变化，同时可保持高的TCS利用率。
外延反应器：衬底载体的另外的特征
根据本发明的衬底载体的各种实施例的进一步细节在图12A-12F，13A-13C，14A和14B以及15A-15C中示出。
图12A示出了如图6所示的沿着Y-Y的贯穿衬底载体的截面图。图12B-12D示出衬底载体的细节。图12E及12F示出在衬底装载衬托器(图12E)的过程和衬底在适当位置(图12F)的平面图。参照图12A-12C，12E和12F，可见载体具有外部衬托器1201和中心衬托器1203，如图所示，其中所述衬托器由连接件1204连接在一起。每一个外部衬托器1201承载一个衬底，而中心衬托器1203承载两个衬底(每侧一个)；不过，该中心衬托器也可配置成用于双面沉积(参见图8的中心衬托器508的横截面)。衬底滑入衬托器中的凹槽1208和滑入位于所述衬托器的底部的槽1205内，并通过固定夹具1202保持在位。图中示出热阻挡件505和气体分布通道504在载体的顶部和底部。通过衬底载体的气流的例子由箭头示出。
图12D示出固定夹具1202的细节；固定夹具具有横跨晶片的整个上边缘的相同横截面。此外，在衬托器1201和1203的底部的槽1205锁定该晶片的底部边缘，并具有如图12D所示的同一横截面形状，除了被反转之外：如下所述，槽的形状和夹具的形状的作用相同，并且适应横过整个晶片表面的气流方向的逆转。此外，锁定衬底垂直边缘的凹槽1208具有如图12D所示的相同的横截面轮廓，除了具有更大的容差，以便于衬底的滑入和滑出：如下所述，凹槽1208的形状和夹具的形状的作用相同。固定夹具的结构使得衬底的表面上可沉积较厚的硅而不会在衬底和衬托器之间出现桥接的外延沉积硅1207。例如，在夹具的尺寸如下时可沉积200微米的晶片而不会发生桥接：A＝1.5毫米；B＝1.6毫米和C＝0.5毫米。要注意，在衬底边缘的非均匀沉积硅可在从衬底分离前使用切边或划线技术来去除：晶片可故意地在过大的衬底上沉积，以允许边缘周围的1或2毫米的损耗。
图13A-13C示出衬托器板的可选择实施例的立体图。衬托器板1301和可移动的滑动件1302将衬底1310保持在适当位置。如图13C所示，衬底1310的角部具有所加工的槽1311。图13B的详图示出了与可移动的滑动件1302连接的楔件1303，楔件装配入槽1311内以将晶片固定就位。此外，如图13A所示，在衬底的另一角部也有类似的楔件。在图13A-13C所示的实施例中，衬托器为适合于双面沉积的中心衬托器(参见图8的中心衬托器508的截面图。)；但是，保持衬底的同一方法也可用于外部衬托器以及用于为单面沉积而配置的中心衬托器(参见图7的中心衬托器507的截面图)。
图14A和14B示出衬托器板的另一实施例。衬托器板1401和可移动的滑动件1402将衬底1410保持在位。如图14B的详图所示，衬底1410的边缘中加工有凹槽1411。在可移动的滑动件1402上的突起部1403与凹槽1411相配，以将衬底1410保持在位。要注意的是，突起部也设置于衬托器板1401的底内侧边缘，其与衬底的底部边缘中的槽1411相配，正如图14A所示。在图14A和图14B所示的实施例中，该衬托器是外部衬托器，但是，用于保持衬底的同一方法也可用于中心衬托器，而不论是单面还是双面沉积。
图15A-15C示出外部衬托器板的另一实施例的详图。其配置与图14A-14B所示的衬托器板相同，除了使用用于锁定衬底1510的四个夹具1503来代替配置成与所述衬底边缘中的凹槽相配的突起部之外，这四个夹具两个在衬底的顶缘，两个在衬底的底缘。在此实施例中，无需在衬底1510的边缘加工任何凹槽。图15A示出了将衬底1510保持到位的衬托器板1501和可移动的滑动件1502。图15B示出了夹具1503的截面详图，示出了衬底1510的顶缘如何被锁定。夹具1503的尺寸和表面角度可调整，以允许在衬底的表面上沉积较厚的硅而不会在夹具1503的位置使衬底和衬托器/滑动件之间的硅发生桥接。此外，在衬底1510的边缘下还具有凹部1506，所述凹部在整个衬底的周围延伸。图15C为在Z"-Z"平面观看的示出凹部1506的截面图，其为衬托器1501的一部分，位于衬底1510的水平边缘之下。如图15B所示，该凹部配置成沿着衬底的顶缘和底缘，除非夹具设置的位置之外。在灯的位置处，凹部如图15B所示地设置。凹部配置成减少沉积期间的在衬底和衬托器/滑动件之间的硅发生桥接。例如，在衬底的边缘下的1mm左右的凹部就足以避免在衬底上沉积200微米厚的晶片时出现桥接。(在这五个沉积后，该衬托器要清洗以除去积聚的硅。)要注意，凹部还允许在所述衬底的边缘的周围出现若干的硅沉积。此外，要注意，在衬底边缘的非均匀沉积硅可在将晶片从衬底分离前使用切边或划线技术来去除-晶片可故意地在过大的衬底上沉积，以允许边缘周围的1或2毫米的损耗。
此外，在衬底的周边附近的凹部1506可整合入图13和14的衬托器/滑动件的单面沉积结构中。
如图12E，12F，13A和14A所示的衬托器板配置成用于承载单个衬底，而多个的所述衬托器板可连接在一起以形成用于承载多个衬底的衬托器板，正如图12A所示；但是，衬托器板可配置成承载多个衬底，例如衬托器板可配置成保持水平排列的三个衬底，使得该衬托器板501可由两个相互连接的所述板的“半个”板构成。此外，衬托器板501可以是配置成容纳所有六个衬底的单板。可参见图5A。
装载衬底的过程可遵循以下的大体的步骤。将衬底装入衬托器板，衬底的底缘由槽或其它固定功能部件锁定。然后使固定夹具或滑动件在衬底的顶缘之上滑进入适当位置。然后将装载好的衬托器板组装入衬底载体，其可包括在分立的衬托器之间插入连接件。然后通过添加顶部的气体分布通道和热阻挡件来使衬底载体完全地装配。例如，可参见图12A的截面图。
外延反应器：气体歧管
气体歧管是优选的，其可作用为反应气体的喷射器，也可作用为排气装置，以便可有效地实现交叉流处理。图16示出了歧管405的实施例的立体图。歧管1600具有主体1601、进气管1602、排气管1603、如下文中较详述的用于分隔进气和排气的分隔板1604、排气孔1605、进气缝1606和用于对准和密封通往衬底载体的气体歧管的对准隆起部1620。
图17示出图16的歧管的第一实施例的视图，其以与截面Y"-Y"的平面平行的平面切割，其也平行于图4的截面Y-Y的平面。所述歧管具有长型方形断面的管主体1701，其内业已成型有贯穿的一个或多个孔1731：也许2或3个。所述孔1731与外部气体供应管路连接，以便为所述歧管提供工艺气体。圆形截面的管1715被焊接到管主体1701的内部。所述孔1731也贯穿所述管1715。具有多个均匀间隔的、沿着管1701的长度的形成两排的小孔1708的气体扩散器板1707分隔所述管1715的入口部分与出口部分，并确保能通过沿着所述管1701的长度均匀地设置的多个孔1709而使工艺气体可沿着歧管的长度从歧管均匀地输送至衬底载体500的内部；不过，孔1708的排列可以改变，只要可保留扩散板的功能即可。通过歧管的工艺气体的流动由箭头1710和1711示出。板1704可整合入管1701内，以确保工艺气体和排气完全分隔开。板1704包括许多孔1705，衬底载体可通过所述许多孔而被消耗；在此特定的实施例中，孔1705是沿着歧管的长度的均匀地间隔开，但也可使用具有其它排列方式的孔1705，只要可达成有效的排气即可。排气的流动由箭头1712和1713示出。排气沿着歧管的长度通过室1714，并通过与真空泵连接的排气管(例如1603)从任一端排除。要注意，该歧管只能以工艺气体供应模式或排气模式来使用，不可同时以两种模式使用。在图17所示的歧管的配置容许非常快的气流方向转换而不会混合排气和工艺气体，并可提供较高阻力的进气(适合高效的工艺气体预加热)和较低阻力的排气。此外，正如下文的较详细的叙述，衬底载体可配置成与反应器的反应室中的气体歧管耦合，以容纳衬底载体内的工艺气体，从而使反应器的反应室可进行低频率的清洁和得到高的反应器可用性。
此外，如有需要的话，歧管可配置成增大通过歧管的气体的路径长度来改善气体的预热。例如，图18A和18B示出具有较长的通过歧管的工艺气体路径长度的歧管设计的立体图。所述歧管以与图16的截面Y"-Y"和X"-X"的平面平行的平面来切割；图18B只显示了完整歧管的仅一半的长度。所述歧管具有长型方形断面的管主体1801，其内业已成型有贯穿的一个或多个孔1831，也许2或3个。所述孔1831与外部气体供应管路连接，以便为所述歧管提供工艺气体。一系列管部分1816和1817以及管1818与所述管1801的内部连接。所述孔1831也贯穿所述管部分1816。在气体通过孔1831进入歧管后，它必须流到歧管的末端，以绕过挡板1817，然后沿着歧管的长度回流，以经过小孔1819进入管1818内。在管1818内设有具有多个均匀间隔的沿着管1818的长度的形成两排的小孔1808的气体扩散器板1807，以分隔所述管1818的入口部分与出口部分。扩散板可确保能通过多个孔1809使工艺气体可沿着歧管的长度从歧管均匀地输送至衬底载体500的内部。板1804整合入管1801内，以确保工艺气体和排气完全分隔开。板1804包括许多孔1805，衬底载体可通过所述许多孔而消耗，大体如上文中的图17所述的那样。排气沿着歧管的长度通过室1814，并流到歧管的任一端，排气在该处通过孔1832而排出，所述孔1832通过排气管(例如1603)与真空泵连接。
图19A和B示出了图18A和18B所示的歧管实施例的变型。图19A和19B示出具有较长的通过歧管的工艺气体路径长度的歧管设计的立体图。图19A示出了以与图16的截面Y"-Y"的平面平行的平面来切割的歧管的视图；图19B示出了图16的截面X"-X"的截面图，并指示了通过歧管的进气流。所述歧管具有长型方形断面的管主体1901。进气管1902(也许2或3根)为所述歧管提供工艺气体。具有侧壁1916和底板1921的矩形截面的箱与管1901的内部连接。箱内包含阻挡件1917、具有孔1919的板1918以及具有多个均匀间隔的沿着歧管的长度的形成两排的小孔1908的气体扩散器板1907。在气体通过管1902进入歧管后，它必须流到歧管的末端，以绕过挡板1917，然后沿着歧管的长度回流以经过孔1919。然后气体必须通过多个孔1908而穿过扩散板1907，然后通过板1921中的多个孔1909进入入气缝1906，其沿着歧管的长度将气体从歧管输送至衬底载体500的内部。板1904可整合入管1901内，以确保工艺气体和排气完全分隔开。板1904包括许多孔1905，衬底载体可通过所述许多孔而消耗，大体如上文中的图17所述的那样。排气沿着歧管的长度通过室1914，并流到歧管的任一端，排气在该处通过排气管(例如1603)而排出到真空泵。
歧管的部件可用例如石英或碳化硅制造。
图20是平行于Y-Y平面的平面上的截面图，其示出气体歧管与衬底载体的相联的细节。图20示出了歧管的以下部分：歧管主体2001的底部、具有排气孔2005的分隔板2004、入气缝2006、排气室2014和对准隆起部2020。图20示出衬底载体的以下部分：热阻挡件2010的上部、气流分流器2011(其将气流分成通过衬底载体的两个流动通道，可参见图12A)和设计成与对准隆起部2020相配合的接纳通道2012。要注意，对准隆起部与接纳通道在所述歧管和衬底载体之间形成完全密封，从图1中的对准隆起部1620的视图来看这是显而易见的。对准隆起部的梯形部分和匹配的接纳通道使所述歧管和衬底载体的配合可具有若干容差，该容差用于在该两部分合在一起时的不对准，梯形部分的斜缘将引导两个部分正确地对准。需要注意的是，歧管和衬底载体的耦合是通过以箭头所示的方向移动部件，可移动任一或两个部件；两者的脱开则涉及以相反方向移动所述部件。所述衬底载体与歧管的相联的进一步详情在Sivaramakrishnan等人的在2010年10月21日公布的美国专利申请公开号US2010/0263587中提供，其整体并入本文作为参考。梯形截面的隆起部和通道也容许相配部件的材料的热膨胀上的差异，所述材料可以是石英(歧管)和碳化硅(热阻挡件)。图20中示出的隆起部和通道具有非常相似的尺寸；但是，更典型的是，通道可比隆起部宽1.5到2倍，以便于部件的联接，只要如此可容许在部件的对准容差范围内的对准即可。另外，隆起部和通道不限于具有梯形截面，可使用具有其它截面的隆起部和通道，只要它们具有斜缘即可。此外，隆起部可在衬底载体上，而通道可在歧管上。此外，可使用任何数目的相匹配的隆起部和通道，以便按需要提供密封和对准。
为了将完全组装好的衬底载体加载入外延反应器中，可遵循以下的大体的步骤。用自动机械将衬底载体传送到外延反应器中。上移/下移一个或两个气体歧管以提供空间，使衬底载体移动到位。使衬底载体在反应器的气体歧管之间移动到位。衬底载体和气体歧管相配合并借助于如上所述的对准隆起部和通道来密封，例如，衬底载体可降低到下气体歧管之上，然后上气体歧管可降低到衬底载体的顶部之上的位置。要从反应器中除去所述衬底载体，可将该过程逆转。
成本模型再探
使用本发明而可预期实现的硅晶片制造成本的降低使得在可预见的未来可让单晶体硅太阳能电池具有成本竞争力。本发明的硅外延反应器的实施例可用来说明本发明在用于硅太阳能电池制造上的商业优势。所使用的成本模型假定系统具有10个小型批量处理反应器，每个的容量为36个125×125平方毫米的衬底。系统以TCS消耗模式来操作，其使用加热灯来控制衬底温度及交叉流沉积。假定180微米厚的硅晶片以3.5微米/每分钟的速度来增长。低热质量的衬底载体的设计允许从室温的加热及冷却至约500℃要用25分钟。(当温度达到500～600℃时，将衬托器从沉积室中移入冷却室。)
使用上述假设，以3.5微米/每分钟的速率同时沉积180微米厚的硅的时间为51.4分钟，而用于将批量的衬底从室温加热至约1150℃并在其后将批量衬底从反应器中去除之前使沉积温度冷却至500至600℃的额外时间约25分钟，给出的包括额外时间的总沉积时间为：
51.5+25＝76.5分钟
如此给出了具有36个衬底的10个小型批量处理式系统的生产量为：
36x10x60/76.5＝282晶片/每小时
然后，假设沉积系统的ASP资本折旧费用为300万美元，按7年期以及90％的正常运行时间和90％的利用率来计，折旧费用为：
3.0x106/(282x0.9x0.9x24x350x7)＝$0.22/晶片
假设用$3/kg的TCS和50％TCS利用率，则耗用的TCS成本为$0.20/晶片。其它气体的成本(主要是氢气)大约是＄0.10/晶片。此外，其它消耗品，诸如灯具、衬托器和衬底的成本，估计为$0.10/晶片。
假设10个小型批量处理反应器各个的两个灯单元的每一个具有110kW的平均额定功率，则加热衬底的耗电成本可由下式给出：
总开灯时间＝51分钟(沉积)+15分钟(升温)＝66分钟
36个晶片消耗的总能量＝110x2x66/60＝242kWh
按4￠/kWh计，则成本/晶片＝242x 0.04/36＝$0.26/晶片
此外，与可重复使用的单晶硅衬底的相关成本包括约$0.05/晶片的多孔硅分离层的生长成本，以及假设寿命为100次沉积的$0.18/晶片的硅衬底重复使用和回收成本。
180微米厚的外延硅晶片的总成本是前面所计算的成本的总和：
$0.22+$0.20+$0.10+$0.10+$0.26+$0.05+$0.18＝$1.11/晶片
假设太阳能电池输出(对于17％的效率而言)为2.65W，成本/Wp约为$0.40，符合在背景技术的结尾所述的“总外延沉积成本接近＄0.70/晶片”的目标。
本文的很多假设，包括沉积速率和TCS利用率业已通过原型反应器而得到验证。上述成本数值的计算假设的大规模生产的适度规模为每年100MW。
此外，本发明允许生产各种厚度的晶片，包括非常薄的50微米以下的晶片。使用本发明的外延反应器的薄硅晶片沉积对如上所述的180微米晶片而言尤其具有商业利益，因为传统晶片的生产效率由于切缝损失随着晶片变薄而变大而因而下降。
除了对于所有晶片厚度而言的商业优势，许多区别型技术优势将允许持续的成本优势。这些包括：(1)用于较高模块组装密度的完美正方形晶片，(2)高质量单晶硅晶片，没有柴氏晶片中的溶解氧，(3)可p或n型掺杂的晶片，及(4)用于高效率(较高的Vcc和较低的重组损耗)的内置B掺杂型BSF(背面场)。
剥离层的细节
业已叙述了本发明的外延反应器和沉积方法，根据本发明的硅晶片制造的方法步骤的更多的方面同样可参照图2来提供。在方法步骤(210)中，具有晶面表面的硅衬底(100)是优选的，因为该结晶取向与通过在氢氟酸溶液中的阳极化的剥离层生成是最兼容的。在步骤(220)的优选实施例中，剥离层通过氢氟酸电解质中的阳极化而成型，且阳极化受到控制以形成具有不同孔隙率的子层的剥离层。例如，在硅衬底的表面上，于低孔隙率的层之下形成高孔隙率的层，该高孔隙率层提供晶片剥离的便利性以及低孔隙率层为外延生长提供良好的型板。剥离层的成型的进一步细节、包括用于多个衬底的高生产量加工方法，在Ravi等人的于2009年9月10日公布的美国专利申请公开号US 2009/0227063中提供，其整体并入本文作为参考。用于使硅晶片从衬底分离的方法依赖于剥离层的高孔隙率子层相对于邻接层的机械脆弱性。用于步骤(240)的适宜方法的一些例子在Ravi等人的于2009年9月10日公布的美国专利申请公开号US 2009/0227063中提供，其整体并入本文作为参考。在将晶片从衬底分离后，分离层的残余可轻易地通过使用本领域的技术人员熟知的技术以化学和/或机械加工法除去。需要注意的是，如上所述，衬底表面的阳极化，在阳极化表面上的外延沉积以及晶片从衬底的分离可以在衬底的两侧上同时进行，这可以在生产量和降低制造成本上提供进一步的改善。
如步骤250所示，衬底可以重复使用：在剥离沉积的晶片之后，剥离层的残余被去除以及生产流程从步骤210开始再次继续下去。衬底可以重复使用的次数取决于许多因素，包括初始衬底的厚度。例如，如果使用多孔硅剥离层，则725微米厚的衬底在达到400至500微米的最小可用厚度之前可重复使用50次以上。
根据本发明的外延硅晶片的一些特征
本发明的硅外延反应器和沉积方法业已用来沉积厚度介于5和250微米之间的硅晶片，其在2×2数组的125x125毫米平方晶片上测量的厚度均匀性为±4％至5％，并且预期可生产厚度介于1到300微米之间的硅晶片，其厚度均匀性优于±10-15％。如上所述，这些结果表明TCS消耗模式与衬底温度控制、交叉流等等的结合的操作的成功。此外，可预期的是，使用本发明可制成厚度高达500微米至600微米的晶片。显然，厚度大约为50微米以下的晶片将需要手柄或其它支承件，例如，为了论述用于外延硅晶片的把手，可参见Ravi等人的于2009年9月10日公布的美国专利申请公开号US2009/0227063，其整体并入本文作为参考。要注意，如果膜厚均匀性优先于沉积成本，那么就可预期，使用本发明的外延反应器可实现±1～2％的厚度均匀性。
本发明的硅外延反应器和沉积方法业已用于通过TCS前体来沉积硅晶片，其中衬底温度在1000～1250℃的范围内，以提供3.5至10微米/每分钟的沉积速率。此外，在950至1300℃的范围内的沉积预期可提供单晶硅晶片。
本发明的硅外延反应器和沉积方法业已用来沉积具有60％的TCS利用率的硅晶片，且可预期的是，通过进一步减少晶片载体的非衬底表面区域就可实现70％的TCS利用率。另外，超过5％至10％的TCS利用率代表在半导体业界所使用的沉积方法上的改进，40％或以上的TCS利用率在目前代表该方法在太阳能市场上变得具有成本竞争力。如图1所示，本发明的反应器可以低的Cl/H比来操作，甚至低至生长速率与Cl/H比的曲线中的拐点值。(随着Cl/H比的降低，为了在衬底上沉积硅而耗用的前体气体的百分比增大以及该方法从前体消耗的观点而言变得更加有效和成本更低。因此，业已有人要求以低的Cl/H比来操作反应器，以降低前体消耗的成本。)本发明的外延反应器能够以低TCS/氢气比来操作，因为该反应器的设计允许用特制的沉积条件来补偿沉积消耗模式，其中在前体气流的方向上的在整个衬底上的硅生长速率可以大大地变化。
本发明的进一步实施例
虽然业已相对于以TCS前体气体来制造外延硅晶片的工具和方法来叙述本发明，但也可使用其它前体气体，包括二氯硅烷、硅烷、四氯化硅等等。
虽然业已相对于用于太阳能应用的方硅衬底的制造工具和方法来叙述本发明，但本发明的原理和概念适用于制造具有各式各样的尺寸范围的矩形硅衬底、圆形硅衬底(带有或不带有平面)等等。在原则上，通过简单地设置具有要求形状的样板硅衬底，就可形成任何形状的晶片。可选择地，例如使用激光划线工具，就可使用大的硅衬底并可形成不同的形状。然后使用诸如在Ravi等人的于2009年9月10日公布的且其整体并入本文作为参考的美国专利申请公开号US 2009/0227063中所述的合适的剥离技术就可去除所述形状。
虽然业已相对于用于单晶硅和多晶硅太阳能电池的制造工具和方法来叙述本发明，但本发明的原理和概念适用于制造具有各式各样用途的晶体硅晶片，包括不要求高分辨率光刻技术的半导体器件，诸如微流体装置的一些MEMS(微机电系统)器件等等。此外，本发明可适于以较低TCS转化率为代价来提供具有较均匀厚度(约±1％)的外延硅，并将能够在半导体业界中的下一代硅衬底(450毫米晶片)上沉积外延硅。然而，为了实现该水平的均匀度，该方法可能需要额外的改变，包括在沉积过程中转动衬底，或相对于流动方向以小的角度倾斜衬底，正如在Sivaramakrishnan等人的在2010年10月21日公布的美国专利申请公开号US 2010/0263587中的叙述，其整体并入本文作为参考。
虽然业已相对于用于单晶硅和多晶硅太阳能电池的制造工具和方法来叙述本发明，但本发明的原理和概念适用于外延沉积各式各样的晶体材料，包括GaAs、GaN、Ge、Si-Ge、InGaAs、SiC等等。所述各式各样的材料的沉积通过硅衬底的表面上的多孔硅分离层而变成可能，所述表面比未改性的晶体硅表面可容纳较大的晶格失配。可选择地，可使用其它衬底，诸如锗，可以预期的是，使用阳极化可在该衬底上形成合适的多孔分离层，该分离层必须允许外延膜的沉积。
虽然业已参照本发明的若干实施例具体地叙述了本发明，但对于本领域的技术人员而言，显而易见的是，在不背离本发明的精神和范围下，可在形式和细节上进行修改和变更。

Claims (21)

1.一种在外延反应器中的硅衬底上外延沉积硅晶片的方法，所述方法包括以下步骤：
设置装在衬托器中的多个第一硅衬底，所述衬托器组装在衬底载体中，所述衬底载体配置成保持具有沉积表面的所述硅衬底，所述沉积表面平行且在气体流道的任一侧上对置，以使所述硅衬底的对置表面暴露于前体气体；
使硅前体气体在所述硅衬底的表面上流动，所述流动平行于所述衬底的表面，所述流动在位于所述衬底载体的相对端的第一和第二气体歧管之间是线性的；以及
在前体气体流经所述流道时，加热所述衬底载体，以使前体气体在所述衬底的表面上分解；
其中所述衬底载体具有两个平行的端盖，所述端盖在与气流垂直的方向上限定所述流道的范围。
2.如权利要求1所述的方法，其特征在于：所述硅衬底包括位于所述前体气体所流经的表面之上的剥离层。
3.如权利要求1所述的方法，其特征在于：所述衬底载体包括在所述衬底的外围并沿与穿过所述气体流道的气流的方向平行的方向延伸的热反射器。
4.如权利要求1所述的方法，其特征在于：还包括分开地加热所述衬底载体的端盖。
5.如权利要求4所述的方法，其特征在于：所述加热来自线性加热灯，所述加热灯定位在所述衬底载体的任一侧上，并与所述端盖邻接及对齐。
6.如权利要求1所述的方法，其特征在于：还包括加热所述第一和第二气体歧管。
7.如权利要求6所述的方法，其特征在于：所述加热来自线性加热灯，所述加热灯定位在所述衬底载体的任一侧上，并与所述第一和第二气体歧管邻接及对齐。
8.如权利要求1所述的方法，其特征在于：所述气体歧管包括用于使气体入口与气体出口隔离开的分隔板。
9.如权利要求1所述的方法，其特征在于：所述气体歧管的气体入口包括用于确保输送入所述气体流道中的所述前体气体的均匀性的气体扩散板。
10.如权利要求1所述的方法，其特征在于：所述气体歧管包括用于增加流经所述歧管的前体气体的通道长度的阻挡件。
11.如权利要求1所述的方法，其特征在于：所述衬底载体包括位于与所述气体歧管的界面之处的热阻挡件，所述热阻挡件在所述气体歧管和所述衬底载体之间提供一些热绝缘。
12.如权利要求1所述的方法，其特征在于：所述衬底载体包括配置成保持多个第二硅衬底的内部衬托器，所述内部衬托器将所述气体流道分成两个平行气体通道，所述多个第二硅衬底的表面与所述多个第一硅衬底的表面平行。
13.如权利要求12所述的方法，其特征在于：所述衬底载体包括在所述第一和第二气体歧管以及所述衬托器之间的第一和第二气体分布通道，用于将所述气流分入所述两个气体流道中。
14.如权利要求13所述的方法，其特征在于：还包括加热所述第一和第二气体分布通道。
15.如权利要求14所述的方法，其特征在于：所述加热来自线性加热灯，所述加热灯定位在所述衬底载体的任一侧上，并与所述第一和第二气体分布通道邻接及对齐。
16.如权利要求14所述的方法，其特征在于：所述第一和第二气体分布信道包括布置有功能部件的通道，所述功能部件用于增强对流过所述通道的所述气体的热传递。
17.如权利要求12所述的方法，其特征在于：所述内部衬托器将硅衬底保持在所述内部衬托器的两侧上，其中每一个所述多个第二硅衬底仅暴露于所述两个平行气体通道中的一个。
18.如权利要求12所述的方法，其特征在于：每一个所述多个第二硅衬底具有暴露于所述两个平行气体信道中的第一个的第一沉积表面以及暴露于所述两个平行气体信道中的第二个的第二沉积表面。
19.如权利要求1所述的方法，其特征在于：还包括将所述第一和第二歧管密封到所述衬底载体，其中所述第一和第二歧管具有连续密封隆起部，所述衬底载体具有相应的连续容纳槽道，以及其中，所述密封隆起部和所述容纳槽道具有倾斜侧，用于当将所述歧管和所述衬底载体放在一起时在所述歧管和所述衬底载体之间提供对准容差。
20.如权利要求1所述的方法，其特征在于：还包括将所述衬底装载入所述衬托器内，所述装载包括将所述衬底的底缘放置入所述衬托器的第一槽内以及将第二槽放置在所述衬底的顶缘之上，所述顶缘和底缘在所述衬底载体内对准成垂直于通过所述气体流道的气流方向，所述第一和第二槽的部分悬伸在所述衬底的所述顶缘和底缘上，以便为所述顶缘和底缘屏蔽通过所述气体流道的气流。
21.如权利要求1所述的方法，其特征在于：所述衬托器配置有在所述衬底的边缘下的凹部，以减少在所述衬底和所述衬托器之间的沉积硅的桥接。
CN201610926004.1A 2011-05-27 2012-05-29 在外延反应器中的硅衬底上外延沉积硅晶片的方法 Active CN107022789B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161491152P 2011-05-27 2011-05-27
US61/491,152 2011-05-27
CN201280037177.8A CN103748791B (zh) 2011-05-27 2012-05-29 在外延反应器中的硅衬底上外延沉积硅晶片的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280037177.8A Division CN103748791B (zh) 2011-05-27 2012-05-29 在外延反应器中的硅衬底上外延沉积硅晶片的方法

Publications (2)

Publication Number Publication Date
CN107022789A true CN107022789A (zh) 2017-08-08
CN107022789B CN107022789B (zh) 2021-03-12

Family

ID=47259816

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610926004.1A Active CN107022789B (zh) 2011-05-27 2012-05-29 在外延反应器中的硅衬底上外延沉积硅晶片的方法
CN201280037177.8A Expired - Fee Related CN103748791B (zh) 2011-05-27 2012-05-29 在外延反应器中的硅衬底上外延沉积硅晶片的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280037177.8A Expired - Fee Related CN103748791B (zh) 2011-05-27 2012-05-29 在外延反应器中的硅衬底上外延沉积硅晶片的方法

Country Status (5)

Country Link
US (3) US9255346B2 (zh)
JP (1) JP6097742B2 (zh)
KR (1) KR20140057214A (zh)
CN (2) CN107022789B (zh)
WO (1) WO2012166748A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112553685A (zh) * 2019-09-25 2021-03-26 丁欣 单晶硅片材的制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673081B2 (en) 2009-02-25 2014-03-18 Crystal Solar, Inc. High throughput multi-wafer epitaxial reactor
US8298629B2 (en) 2009-02-25 2012-10-30 Crystal Solar Incorporated High throughput multi-wafer epitaxial reactor
US10429712B2 (en) 2012-04-20 2019-10-01 View, Inc. Angled bus bar
JP6097742B2 (ja) 2011-05-27 2017-03-15 クリスタル・ソーラー・インコーポレーテッド エピタキシャル堆積によるシリコンウェハ
US9257284B2 (en) 2012-01-13 2016-02-09 Crystal Solar, Incorporated Silicon heterojunction solar cells
EP3011387A4 (en) 2013-06-18 2016-11-30 View Inc ELECTROCHROMIC DEVICES IN NON-RECTANGULAR FORMS
US20150132931A1 (en) * 2013-07-01 2015-05-14 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
US11414759B2 (en) * 2013-11-29 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for supplying process gas into wafer process apparatus
KR102215965B1 (ko) * 2014-04-11 2021-02-18 주성엔지니어링(주) 가스 분사 장치 및 이를 포함하는 기판 처리 장치
US20150295101A1 (en) * 2014-04-11 2015-10-15 Nth Tech Corporation Methods for enhancing exciton decoupling with a static electric field and devices thereof
US20150361555A1 (en) * 2014-06-12 2015-12-17 Crystal Solar Inc. Cvd epitaxial reactor chamber with resistive heating, three channel substrate carrier and gas preheat structure
WO2016164569A1 (en) 2015-04-07 2016-10-13 Applied Materials, Inc. Process gas preheating systems and methods for double-sided multi-substrate batch processing
US10961621B2 (en) 2015-06-04 2021-03-30 Svagos Technik, Inc. CVD reactor chamber with resistive heating and substrate holder
WO2017040868A1 (en) * 2015-09-01 2017-03-09 Crystal Solar, Inc. Cvd reactor chamber with resistive heating
DE102016101003A1 (de) 2016-01-21 2017-07-27 Aixtron Se CVD-Vorrichtung mit einem als Baugruppe aus dem Reaktorgehäuse entnehmbaren Prozesskammergehäuse
US11111600B1 (en) * 2016-12-02 2021-09-07 Svagos Technik, Inc. Process chamber with resistive heating
US10947640B1 (en) * 2016-12-02 2021-03-16 Svagos Technik, Inc. CVD reactor chamber with resistive heating for silicon carbide deposition
KR20190055349A (ko) 2017-11-15 2019-05-23 이준희 바른 변기 생활
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
CN110468390B (zh) * 2019-08-02 2021-06-29 北方夜视技术股份有限公司 超大长径比微通道板通道内壁制备功能膜层的方法
CN112206695B (zh) * 2020-09-16 2021-11-19 复旦大学 一种多层次结构微通道混合器及其流体混合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576679A (en) * 1967-02-01 1971-04-27 Gulf Energy & Environ Systems Electrode assembly
US5201996A (en) * 1990-04-30 1993-04-13 Bell Communications Research, Inc. Patterning method for epitaxial lift-off processing
US20030056720A1 (en) * 2000-02-04 2003-03-27 Martin Dauelsberg Device and method for depositing one or more layers on a substrate
US20100263587A1 (en) * 2009-02-25 2010-10-21 Crystal Solar, Incorporated High throughput multi-wafer epitaxial reactor

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576167A (en) 1969-02-27 1971-04-27 A F Kearney & Co Apparatus for piggyback rail transportation
DE1913676A1 (de) 1969-03-18 1970-09-24 Siemens Ag Verfahren zum Abscheiden von Schichten aus halbleitendem bzw. isolierendem Material aus einem stroemenden Reaktionsgas auf erhitzte Halbleiterkristalle bzw. zum Dotieren solcher Kristalle aus einem stroemenden dotierenden Gas
NL7812388A (nl) * 1978-12-21 1980-06-24 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
JPS6194320A (ja) * 1984-10-16 1986-05-13 Matsushita Electric Ind Co Ltd 薄膜形成装置
US5607511A (en) * 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5232868A (en) * 1988-10-04 1993-08-03 Agency Of Industrial Science And Technology Method for forming a thin semiconductor film
JPH04137524A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 炭化珪素半導体基板の製造方法
JP3395180B2 (ja) 1990-11-16 2003-04-07 株式会社島津製作所 基板処理装置
KR100243784B1 (ko) * 1990-12-05 2000-02-01 조셉 제이. 스위니 웨이퍼의 전방부 모서리와후방부에서의 증착을 방지하는 cvd웨이퍼 처리용 수동 실드
US5304248A (en) 1990-12-05 1994-04-19 Applied Materials, Inc. Passive shield for CVD wafer processing which provides frontside edge exclusion and prevents backside depositions
JPH04225517A (ja) * 1990-12-27 1992-08-14 Matsushita Electric Ind Co Ltd 半導体製造装置
JP2732393B2 (ja) * 1992-09-28 1998-03-30 信越半導体株式会社 シリンダー型シリコンエピタキシャル層成長装置
US5444217A (en) 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JPH07278820A (ja) * 1994-04-13 1995-10-24 Anelva Corp 基板加熱ホルダー支持機構
US5493987A (en) 1994-05-16 1996-02-27 Ag Associates, Inc. Chemical vapor deposition reactor and method
JP3824675B2 (ja) 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
JP3596710B2 (ja) * 1996-09-10 2004-12-02 信越半導体株式会社 気相成長装置用サセプタ
WO1998023788A1 (en) 1996-11-27 1998-06-04 Emcore Corporation Chemical vapor deposition apparatus
US6189482B1 (en) 1997-02-12 2001-02-20 Applied Materials, Inc. High temperature, high flow rate chemical vapor deposition apparatus and related methods
JPH10233370A (ja) 1997-02-20 1998-09-02 Kokusai Electric Co Ltd 半導体基板の熱処理装置
WO1999025909A1 (fr) 1997-11-14 1999-05-27 Super Silicon Crystal Research Institute Corp. Four pour croissance epitaxiale
JPH11147787A (ja) * 1997-11-14 1999-06-02 Super Silicon Kenkyusho:Kk エピタキシャル成長炉
US6129048A (en) 1998-06-30 2000-10-10 Memc Electronic Materials, Inc. Susceptor for barrel reactor
JP2000173927A (ja) * 1998-12-02 2000-06-23 Sony Corp 平行平板型ｃｖｄ成膜装置及び成膜方法
US6368404B1 (en) 1999-04-23 2002-04-09 Emcore Corporation Induction heated chemical vapor deposition reactor
JP4089113B2 (ja) 1999-12-28 2008-05-28 株式会社Ｉｈｉ 薄膜作成装置
US6399510B1 (en) 2000-09-12 2002-06-04 Applied Materials, Inc. Bi-directional processing chamber and method for bi-directional processing of semiconductor substrates
JP2002212737A (ja) * 2001-01-17 2002-07-31 Sharp Corp 気相成長装置および気相成長方法
US20020102859A1 (en) 2001-01-31 2002-08-01 Yoo Woo Sik Method for ultra thin film formation
JP2006019461A (ja) * 2004-07-01 2006-01-19 Hitachi Cable Ltd 気相エピタキシャル成長装置及びエピタキシャルウェハ
CN101370963B (zh) * 2006-01-19 2012-03-28 Asm美国公司 高温原子层沉积进气歧管
JP2007278820A (ja) 2006-04-06 2007-10-25 Murata Mfg Co Ltd 電界プローブ及び電界測定システム
JP2008055843A (ja) 2006-09-01 2008-03-13 Fujifilm Corp 感熱記録材料
JP4770706B2 (ja) * 2006-11-13 2011-09-14 ソニー株式会社 薄膜半導体の製造方法
JP2008277666A (ja) * 2007-05-02 2008-11-13 Tokyo Electron Ltd バルブ開閉動作確認方法、ガス処理装置および記憶媒体
JP5140321B2 (ja) * 2007-05-31 2013-02-06 株式会社アルバック シャワーヘッド
US20090211707A1 (en) 2008-02-22 2009-08-27 Hermes Systems Inc. Apparatus for gas distribution and its applications
US8030119B2 (en) 2008-03-08 2011-10-04 Crystal Solar, Inc. Integrated method and system for manufacturing monolithic panels of crystalline solar cells
TW200939503A (en) 2008-03-11 2009-09-16 Contrel Technology Co Ltd Substrate cartridge having array of electrode
JP2009253115A (ja) * 2008-04-08 2009-10-29 Sumco Corp ウェーハステージ
US8859042B2 (en) * 2008-05-30 2014-10-14 Alta Devices, Inc. Methods for heating with lamps
JP2010087394A (ja) 2008-10-02 2010-04-15 Seiko Epson Corp 有機エレクトロルミネッセンス装置
US8652259B2 (en) 2008-10-09 2014-02-18 Silevo, Inc. Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
US8845809B2 (en) 2008-10-09 2014-09-30 Silevo, Inc. Scalable, high-throughput, multi-chamber epitaxial reactor for silicon deposition
US20100108134A1 (en) 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin two sided single crystal solar cell and manufacturing process thereof
US20100108130A1 (en) 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
US8298629B2 (en) 2009-02-25 2012-10-30 Crystal Solar Incorporated High throughput multi-wafer epitaxial reactor
US8656860B2 (en) 2009-04-14 2014-02-25 Solexel, Inc. High efficiency epitaxial chemical vapor deposition (CVD) reactor
US8697197B2 (en) * 2009-07-08 2014-04-15 Plasmasi, Inc. Methods for plasma processing
US20110056532A1 (en) 2009-09-09 2011-03-10 Crystal Solar, Inc. Method for manufacturing thin crystalline solar cells pre-assembled on a panel
TW201210058A (en) 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
US9870937B2 (en) 2010-06-09 2018-01-16 Ob Realty, Llc High productivity deposition reactor comprising a gas flow chamber having a tapered gas flow space
JP6097742B2 (ja) 2011-05-27 2017-03-15 クリスタル・ソーラー・インコーポレーテッド エピタキシャル堆積によるシリコンウェハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576679A (en) * 1967-02-01 1971-04-27 Gulf Energy & Environ Systems Electrode assembly
US5201996A (en) * 1990-04-30 1993-04-13 Bell Communications Research, Inc. Patterning method for epitaxial lift-off processing
US20030056720A1 (en) * 2000-02-04 2003-03-27 Martin Dauelsberg Device and method for depositing one or more layers on a substrate
US20100263587A1 (en) * 2009-02-25 2010-10-21 Crystal Solar, Incorporated High throughput multi-wafer epitaxial reactor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112553685A (zh) * 2019-09-25 2021-03-26 丁欣 单晶硅片材的制造方法
WO2021057542A1 (zh) * 2019-09-25 2021-04-01 丁欣 单晶硅片材的制造方法

Also Published As

Publication number Publication date
US9255346B2 (en) 2016-02-09
US11041253B2 (en) 2021-06-22
US9982363B2 (en) 2018-05-29
JP2014525135A (ja) 2014-09-25
CN103748791B (zh) 2016-11-23
CN103748791A (zh) 2014-04-23
US20190003076A1 (en) 2019-01-03
KR20140057214A (ko) 2014-05-12
JP6097742B2 (ja) 2017-03-15
US20130032084A1 (en) 2013-02-07
CN107022789B (zh) 2021-03-12
US20160222544A1 (en) 2016-08-04
WO2012166748A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN103748791B (zh) 在外延反应器中的硅衬底上外延沉积硅晶片的方法
US9870937B2 (en) High productivity deposition reactor comprising a gas flow chamber having a tapered gas flow space
US8656860B2 (en) High efficiency epitaxial chemical vapor deposition (CVD) reactor
CN102421934B (zh) 高产量多晶片外延反应器
US9920451B2 (en) High throughput multi-wafer epitaxial reactor
US8900399B2 (en) Integrated method and system for manufacturing monolithic panels of crystalline solar cells
EP2331725B1 (en) Epitaxial reactor for silicon deposition
US20120192789A1 (en) Deposition systems and processes
US6875468B2 (en) Method and device for treating and/or coating a surface of an object
CN100468631C (zh) 衬托器
JP2009545165A (ja) 多結晶のシリコン及びシリコン−ゲルマニウムの太陽電池を製造するための方法及びシステム
CN101736317A (zh) 原子层沉积设备
CN102605341A (zh) 气相沉积装置及承载盘
US7118625B2 (en) Liquid phase growth method for silicon crystal, manufacturing method for solar cell and liquid phase growth apparatus for silicon crystal
WO2021057542A1 (zh) 单晶硅片材的制造方法
CN113957535B (zh) 一种在硅衬底上形成单晶碳化硅薄膜的方法
Bartels Low cost silicon solar cell array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: Swagos Technology Co.,Ltd.

Address before: California, USA

Applicant before: Stella technologies, Inc.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200107

Address after: California, USA

Applicant after: Stella technologies, Inc.

Address before: California, USA

Applicant before: CRYSTAL SOLAR, Inc.

GR01 Patent grant
GR01 Patent grant