KR20140047968A - 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치 - Google Patents

표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20140047968A
KR20140047968A KR1020120114394A KR20120114394A KR20140047968A KR 20140047968 A KR20140047968 A KR 20140047968A KR 1020120114394 A KR1020120114394 A KR 1020120114394A KR 20120114394 A KR20120114394 A KR 20120114394A KR 20140047968 A KR20140047968 A KR 20140047968A
Authority
KR
South Korea
Prior art keywords
power supply
signal
unit
doped region
voltage
Prior art date
Application number
KR1020120114394A
Other languages
English (en)
Other versions
KR101975569B1 (ko
Inventor
오우진
김양완
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120114394A priority Critical patent/KR101975569B1/ko
Priority to US13/744,071 priority patent/US9301377B2/en
Priority to EP13154742.4A priority patent/EP2720336B1/en
Publication of KR20140047968A publication Critical patent/KR20140047968A/ko
Application granted granted Critical
Publication of KR101975569B1 publication Critical patent/KR101975569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Abstract

본 발명은 정전기 방지 회로와 이를 포함하는 표시 장치로서, 구체적으로 정전기 방지 회로는, 복수의 화소 각각이 영상 데이터 신호에 따른 데이터 전압에 따라 발광하여 영상을 표시하는 표시 패널에 상기 표시 패널을 구동시키는 전원전압을 인가하는 전원전압 공급부, 상기 표시 패널에 포함된 복수의 화소의 점등 검사에 필요한 소정의 전압값을 가지는 점등 검사 신호를 공급하는 신호 배선부, 및 상기 전원전압 공급부와 상기 신호 배선부 사이에 구비되어, 상기 신호 배선부에 발생된 정전기로 인한 전류가 상기 전원전압 공급부를 경유하여 방출되도록 유도하는 저항부를 포함한다.

Description

표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치{CIRCUIT FOR PREVENTING STATIC ELECTRICITY OF A DISPLAY PANEL AND DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 유기 발광 표시 장치와 같은 평판 표시 장치는 경량, 박형, 저전력구동, 풀-컬러, 고해상도 구현 등의 특징으로 인해 그 응용범위가 확대되고 있는 실정이다. 현재, 유기 발광 표시 장치는 컴퓨터, 노트북, 전화기, TV, 오디오/비디오기기 등에서 사용이 늘어가는 추세이다.
이러한 유기 발광 표시 장치는 매트릭스로 배열된 복수의 화소 각각에 인가되는 영상 데이터 신호에 따라 유기 발광 소자에 전달되는 구동 전류량을 조절하여 데이터에 따른 화상을 표시한다.
한편 표시 장치의 기판으로는 주로 유리 기판이 사용되는데, 이러한 유리 기판은 절연체이기 때문에, 패널 제조 공정 중 발생되는 정전기는 유리 기판에 대전되어 먼지 등이 쉽게 부착되어 공정 불량을 유발하기도 하며, 패널 내의 소자를 파괴할 수도 있기 때문에, 일반적으로 평판 표시 패널에는 정전기 방지 대책이 마련된다.
특히 종래 기술로서, 표시 패널에 연결되어 표시 패널을 구동시키는 전원전압을 공급하는 배선과 점등 검사 시 필요한 신호를 공급하는 배선 사이에 다이오드를 이용한 정전기 방지용 회로를 설치하고 있는데, 정전기 발생 시 높은 전위차에 의해 정전기 방지용 회로에 터짐성 데미지가 자주 발생하는 문제점이 있다. 즉, 전원공급 배선과 신호 공급 배선 사이의 거리 간격이 매우 협소하여 각 배선에 흐르는 전압 차이로 인해 단락(쇼트)성 데미지를 입게 되고 그로 인해 표시 패널 전반의 구동에 불량이 발생하게 된다.
따라서, 정전기로 인한 유기 발광 표시 장치의 표시 패널의 오동작 및 파손을 방지하고, 정전기 방지용 회로의 터짐성 데미지 현상으로부터 회로를 보호하기 위한 표시 패널의 정전기 강건 설계에 대한 연구가 필요하다.
본 발명의 실시 예를 통해 해결하려는 과제는 표시 패널에서 정전기의 유입과 발생을 방지하여 정전기로 인한 표시 패널의 오동작, 파손, 및 표시 장치의 공정 불량을 방지하기 위한 것이다.
또한 본 발명의 과제는 정전기 방지용 회로의 터짐성 데미지 현상으로부터 회로를 보호하기 위한 정전기 강건 설계 회로를 제공함으로써 표시 장치에서 정전기 유입으로 인한 구동 불량 문제를 효율적으로 해결하여 품질이 우수한 표시 패널을 제공한다.
상기 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 정전기 방지 회로는, 복수의 화소 각각이 영상 데이터 신호에 따른 데이터 전압에 따라 발광하여 영상을 표시하는 표시 패널에 상기 표시 패널을 구동시키는 전원전압을 인가하는 전원전압 공급부, 상기 표시 패널에 포함된 복수의 화소의 점등 검사에 필요한 소정의 전압값을 가지는 점등 검사 신호를 공급하는 신호 배선부, 및 상기 전원전압 공급부와 상기 신호 배선부 사이에 구비되어, 상기 신호 배선부에 발생된 정전기로 인한 전류가 상기 전원전압 공급부를 경유하여 방출되도록 유도하는 저항부를 포함한다.
상기 저항부는, 반도체 불순물로 도핑된 소정의 불순물 도핑 영역과 상기 반도체 불순물로 도핑되지 않은 진성 반도체 영역을 포함하는 반도체층과, 절연층을 사이에 두고 상기 반도체층 상부에 형성된 게이트 금속층을 포함할 수 있다.
상기 게이트 금속층은 정전기가 유입되지 않는 경우에 전기적으로 플로팅된 상태이다.
상기 반도체층의 불순물 도핑 영역은, 신호 배선부와 전기적으로 연결되는 제1 불순물 도핑 영역, 및 상기 제1 불순물 도핑 영역과 대향하여 형성되고, 전원전압 공급부와 전기적으로 연결되는 제2 불순물 도핑 영역을 포함할 수 있다.
상기 전원전압 공급부는, 소정의 고전위의 제1 전원전압을 인가하는 제1 전원전압 공급부와, 상기 제1 전원전압보다 낮은 저전위의 제2 전원전압을 인가하는 제2 전원전압 공급부를 포함한다. 그리고 이때 상기 저항부는 상기 제1 전원전압 공급부에 연결된다.
또한 상기 신호 배선부는, 서로 다른 전압값을 가지고 상기 표시 패널에 포함된 복수의 화소에 전달되는 복수의 점등 검사 신호를 각각 전달하는 복수의 신호 공급 배선을 포함한다.
여기서 상기 서로 다른 전압값은 상기 복수의 화소를 적색, 녹색, 청색의 빛으로 발광시키는 영상 데이터 전압에 각각 대응하는 전압일 수 있으나 이러한 실시 예에 반드시 제한되는 것은 아니다.
그리고 상기 신호 배선부는, 서로 다른 전압값을 가지고 상기 표시 패널에 포함된 복수의 화소에 전달되는 복수의 점등 검사 신호를 각각 전달하는 복수의 신호 공급 배선을 포함하고, 상기 복수의 신호 공급 배선 각각은 복수의 제1 연결배선을 통해 상기 저항부에 연결될 수 있다.
한편 상기 전원전압 공급부는, 소정의 고전위의 제1 전원전압을 인가하는 제1 전원전압 공급부와, 상기 제1 전원전압보다 낮은 저전위의 제2 전원전압을 인가하는 제2 전원전압 공급부를 포함하고, 상기 저항부는, 상기 저항부의 일부 영역에 연결된 메인 연결배선과 상기 메인 연결배선과 일단이 연결되고 상기 제1 전원전압 공급부와 타단이 연결된 적어도 하나의 서브 연결배선을 포함하는 제2 연결배선을 통해, 상기 제1 전원전압 공급부에 연결될 수 있다.
또한 상기 저항부는, 상기 신호 배선부와 전기적으로 연결되는 제1 불순물 도핑 영역과 상기 전원전압 공급부와 전기적으로 연결되는 제2 불순물 도핑 영역을 포함하는 반도체층, 및 상기 반도체층과 절연층을 사이에 두고 상기 반도체층 중 제1 불순물 도핑 영역 및 제2 불순물 도핑 영역을 제외한 나머지 영역의 상부에 형성된 게이트 금속층을 포함하고, 상기 신호 배선부에 발생된 정전기로 인해 상기 반도체층 중 제1 불순물 도핑 영역 및 제2 불순물 도핑 영역 사이에 채널이 형성되어 정전기로 인한 전류가 흘러나갈 수 있다.
이때 상기 정전기의 전위는 상기 전원전압 공급부에서 인가되는 전원전압보다 높은 것을 특징으로 한다.
한편 상기 목적을 달성하기 위한 본 발명의 다른 일 실시 예에 따른 정전기 방지 회로를 포함하는 표시 장치는 복수의 화소를 포함하고, 상기 복수의 화소 각각이 영상 데이터 신호에 따른 데이터 전압에 따라 발광하여 영상을 표시하는 표시 패널, 상기 표시 패널을 구동시키는 고전위의 제1 전원전압을 인가하는 제1 전원전압 공급부 및 상기 제1 전원전압보다 낮은 저전위의 제2 전원전압을 인가하는 제2 전원전압 공급부, 상기 표시 패널에 포함된 복수의 화소의 점등 검사에 필요한 소정의 전압값을 가지는 점등 검사 신호를 공급하는 신호 배선부, 및 상기 제1 전원전압 공급부와 상기 신호 배선부 사이에 구비되어, 상기 신호 배선부에 발생된 정전기로 인한 전류가 상기 제1 전원전압 공급부를 경유하여 방출되도록 유도하는 저항부를 포함한다.
본 발명에 따르면 표시 패널로 정전기의 유입과 발생을 방지하여 정전기로 인한 표시 패널의 오동작, 파손, 및 표시 장치의 공정 불량을 방지할 수 있다.
또한 정전기 방지용 회로의 터짐성 데미지 현상으로부터 회로를 보호하기 위한 정전기 강건 설계 회로를 제공함으로써, 표시 장치에서 정전기 유입으로 인한 구동 불량 문제를 효율적으로 해결하여 품질이 우수한 표시 패널과 이러한 표시 패널을 포함하는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 패널의 정전기 방지 회로 구조를 개략적으로 나타낸 도면.
도 2는 본 발명의 일 실시 예에 따른 정전기 방지 회로를 포함하는 표시 장치의 일부 구성을 개략적으로 나타낸 도면.
도 3은 본 발명의 일 실시 예에 따른 표시 패널의 정전기 방지 회로 구조에 대한 레이아웃을 간략하게 나타낸 상면도.
도 4는 상기 도 3의 A-A' 부분의 단면 구조를 확대하여 간략히 나타낸 내부 구성도.
도 5는 상기 도 3의 구조를 가진 표시 패널의 정전기 방지 회로에서, 정전기 유입 시 방전되는 경로를 표시한 도면.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명의 실시 예를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 정전기 방지 표시 패널의 정전기 방지용 회로 구조를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 정전기 방지 표시 패널의 정전기 방지용 회로는, 전원전압 공급원으로부터 표시 패널을 구동시키는 전원전압을 전달받아 인가하는 전원전압 공급 배선(PSW)과 표시 패널의 점등 검사에 필요한 신호를 공급하기 위한 신호 공급 배선(TSW) 사이에 소정의 저항부(100)를 구비한다.
상기 전원전압 공급 배선(PSW)는 표시 패널로 소정의 제1 전원전압을 공급하는 배선일 수 있다. 이때 상기 제1 전원전압은 하이 레벨의 전원전압일 수 있다.
상기 신호 공급 배선(TSW)은, 표시 패널에 포함된 각 화소의 점등 검사에 필요한 전압을 공급하는 배선으로서, 적색(red), 녹색(green), 및 청색(blue)과 같은 색상을 표시하기 위한 대응하는 전압을 공급할 수 있다. 도 1에 도시된 바와 같이 점등 검사용 전압은 신호 입력 단자(SIN)로부터 신호 출력 단자(SOUT)의 방향으로 전달된다.
상기 소정의 저항부(100)는 보호 회로의 목적상 상기 제1 전원전압을 공급하는 배선(PSW)에 일단이 연결되고, 상기 점등 검사용 신호 공급 배선(TSW)에 타단이 연결된다.
저항부(100)를 구성하는 저항 소자는 특별히 제한되지 않으나, 본 발명의 일 실시 예에 따르면 저항부(100)는 폴리 실리콘(Poly-Si)과 플로팅된 게이트 금속을 이용하여 형성할 수 있다.
구체적으로 폴리 실리콘으로 이루어진 반도체층과 그 상부에 형성되는 게이트 금속층으로 저항부(100)를 형성할 수 있다. 이때 게이트 금속층은 전기적으로 연결되지 않은 플로팅 상태이다. 자세한 저항부(100)의 구성은 이하의 도면에서 설명하기로 한다.
한편 저항부(100)의 저항값은 제한되지 않으나, 수십 킬로옴(kohm) 내지 수 메가옴(Mohm)이 되도록 설계할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 정전기 방지 표시 패널을 포함하는 표시 장치의 일부 구성을 개략적으로 나타낸 도면이다.
본 발명의 일 실시 예에 따른 정전기 방지 표시 패널을 포함하는 표시 장치는 표시 패널(10), 제1 전원전압 공급부(40), 제2 전원전압 공급부(50), 저항부(30), 및 신호 배선부(20)를 포함한다. 설명의 편의를 위하여 도 2의 표시 장치에서 표시 패널(10)로 주사신호, 데이터 신호, 제어 신호 등을 공급하는 구동부 및 구동부의 동작을 제어하는 제어부와 같은 공지의 구성의 표시는 생략하였다.
제1 전원전압 공급부(40) 및 제2 전원전압 공급부(50)는 상기 표시 패널(10)을 구동시키는 소정의 구동 전원전압을 각각 표시 패널에 인가한다. 상기 구동 전원전압은 소정의 고전위 전압인 제1 전원전압과 소정의 저전위 전압인 제2 전원전압이다. 상기 제2 전원전압은 상기 제1 전원전압보다 낮은 전압값을 가진다.
상기 제1 전원전압은 제1 전원전압 공급부(40)로부터 표시 패널(10)의 복수의 화소 각각에 연결된 복수의 제1 전원전압 공급 배선(VGH)을 통해 표시 패널(10)에 인가된다.
상기 제2 전원전압은 제2 전원전압 공급부(50)로부터 표시 패널(10)의 복수의 화소 각각에 연결된 복수의 제2 전원전압 공급 배선(VGL)을 통해 표시 패널(10)에 인가된다.
표시 패널(10)에 포함된 복수의 화소 각각은 고전위의 제1 전원전압과 저전위의 제2 전원전압을 전달받아 구동되는데, 제1 전원전압과 제2 전원전압의 차이로 인해 영상 데이터 신호에 따른 구동 전류의 전류 경로가 형성되고 화소 각각에 포함된 발광 소자가 빛을 방출함으로써 영상이 표시된다.
저항부(30)는 상기 제1 전원전압 공급부(40)에 연결되어 정전기 발생시 전류의 흐름을 유도한다. 즉, 상기 제1 전원전압 공급부(40)와 적어도 하나 이상의 연결 배선(CW2)을 통해 연결되고, 외부로부터 유입된 정전기 전류를 상기 연결 배선(CW2)을 통해 제1 전원전압 공급부(40)로 전달함으로써 정전기로부터 표시 장치의 회로를 보호한다.
또한 신호 배선부(20)는 상기 표시 패널(10)에 포함된 복수의 화소 각각의 정상적인 발광 동작의 시험하기 위하여 각 화소의 점등 검사시 필요한 소정의 신호를 공급한다.
신호 배선부(20)는 적어도 하나 이상의 연결 배선(CW1)을 통해 상기 저항부(30)에 연결된다. 신호 배선부(20)의 어느 한 곳에서 발생되거나, 혹은 외부로부터 신호 배선부(20)를 통해 유입되는 정전기 전류는 상기 연결 배선(CW1)을 통해 저항부(30)에 전달되고, 상술한 바와 같이 저항부(30)는 상기 정전기 전류를 제1 전원전압 공급부(40)를 통해 흘러가게 한다.
한편, 표시 패널(10)은 복수의 화소가 행렬 형태로 배열된 구조로서, 각 화소들은, 도 2에 도시되지 않았으나 제어부의 동작 제어에 따라 전달되는 주사 신호에 대응하여 활성화 되고 대응하는 데이터 신호에 따라 빛을 방출하여 영상을 표시한다.
또한 표시 패널(10)은 외부 소스로부터 전달되는 영상 데이터에 따른 영상을 표시하기 이전에 소정의 점등 검사 신호(Test_S)를 전달받아 테스트 영상을 표시할 수 있다.
상기 점등 검사 신호(Test_S)는 신호 배선부(20)에서 전달된다.
점등 검사 신호(Test_S)는 소정의 전압값, 즉 화소가 적색광을 방출하여 적색 영상을 표시하도록 하는 전압값, 녹색광을 방출하여 녹색 영상을 표시하도록 하는 전압값, 청색광을 방출하여 청색 영상을 표시하도록 하는 전압값 등의 다양한 시험용 전압값을 가지는 복수의 검사 신호를 포함한다.
따라서, 상기 신호 배선부(20)는 상기 다양한 시험용 전압값에 대응하는 복수의 검사 신호를 각각 전달하는 복수의 신호 공급 배선으로 구성될 수 있다.
즉, 신호 배선부(20)는 복수의 신호 공급 배선을 포함하고, 상기 복수의 신호 공급 배선 각각을 통하여 표시 패널(10)에 포함된 복수의 화소의 구동으로 인한 점등을 시험하기 위한 소정의 전압값을 가지는 검사 신호(Test_S)들을 표시 패널(10)에 전달한다.
상술한 바와 같이 신호 배선부(20)는 저항부(30)에 연결되어 있는데, 복수의 제1 연결배선(CW1)을 통해 연결되어 있다.
편의상 도 2에는 하나의 배선으로 표시하였으나, 이에 한정되는 것이 아니고 상기 제1 연결배선(CW1)은 복수 개로 구성되어, 신호 배선부(20)의 복수의 신호 공급 배선 각각과 저항부(30)를 연결한다. 본 발명에 따르면, 복수의 신호 공급 배선에 정전기가 발생되는 경우, 제1 연결배선(CW1)를 통하여 저항부(30)를 통해 정전기 전류 경로가 형성되어 빠져나가게 된다.
본 발명의 일 실시 예에 따르면, 상기 저항부(30)는 특별히 제한되지 않으나, 폴리 실리콘으로 구성된 반도체층과 그 위에 플로팅된 상태로 구비되는 게이트 금속층으로 구성될 수 있다.
저항부(30)는 제2 연결배선(CW2)를 통하여 제1 전원전압 공급부(40)와 연결된다. 편의상 도 2에서 제2 연결배선(CW2)은 하나의 배선으로 표시하였으나, 이에 한정되는 것이 아니고 복수 개로 구성되어, 저항부(30)와 제1 전원전압 공급부(40)를 연결한다. 복수의 신호 공급 배선에 정전기가 발생되는 경우, 제1 연결배선(CW1)를 통하여 저항부(30)에 전달된 정전기 전류는 제2 연결배선(CW2)를 통해 제1 전원전압 공급부(40)로 빠져나간다.
도 3은 본 발명의 일 실시 예에 따른 정전기 방지 표시 패널의 정전기 방지용 회로 구조에 대한 레이아웃을 간략하게 나타낸 상면도이다.
특히 도 3은 도 2의 표시 장치에서 신호 배선부(20), 저항부(30), 제1 전원전압 공급부(40), 및 제2 전원전압 공급부(50)의 레이아웃 구조이다.
도 3을 참조하면 신호 배선부(20)는 5개의 신호 공급 배선(21 내지 25)으로 구성된다. 이러한 구조는 본 발명의 설명을 위하여 예시적인 것이므로 이에 반드시 제한되지 않는다.
상기 5개의 신호 공급 배선 각각은 복수의 제1 연결배선 중 대응하는 제1 연결배선에 연결된다. 구체적인 예를 들어, 화소가 적색광을 방출하도록 적색 데이터 전압값에 대응하는 검사 신호를 전달하는 첫 번째 신호 공급 배선(21)은 복수의 제1 연결배선 중 첫 번째 제1 연결배선(CW1_1)과 컨택홀(CTP_CW1)을 통해 전기적으로 연결된다. 본 발명에서 제1 연결배선과 전기적으로 연결하기 위한 컨택홀은 이어지는 구성부와 관계없이 편의상 동일하게 CTP_CW1의 부호로 표시하기로 한다.
이러한 방식으로 서로 다른 전압값으로 인가되는 검사 신호를 전달하는 나머지 신호 공급 배선(22 내지 25) 각각은 컨택홀을 통하여 복수의 제1 연결배선 중 대응하는 제1 연결배선(CW1_2 내지 CW1_5)과 연결된다. 여기서 상기 복수의 제1 연결배선(CW1_1 내지 CW1_5) 간의 간격은 수십 마이크로미터(um)가 되도록 배치할 수 있다.
상기 복수의 제1 연결배선(CW1_1 내지 CW1_5) 각각은 컨택홀(CTP_CW1)을 통해 저항부(30)와 연결된다.
도 3을 참조하면 저항부(30)는 폴리 실리콘으로 이루어진 반도체층(32)과 그 위에 게이트 절연층(도면 미도시)을 사이에 두고 형성된 게이트 금속층(31)로 구성된다. 그리고 신호 배선부(20)에서 이어진 상기 복수의 제1 연결배선(CW1_1 내지 CW1_5) 각각은 상기 게이트 금속층(31)의 영역을 제외한 나머지 영역에 복수의 컨택홀(CTP_CW1)을 통해 전기적으로 연결된다. 즉, 복수의 제1 연결배선(CW1_1 내지 CW1_5) 각각은 게이트 금속층(31)의 영역을 제외한 영역으로서 반도체층(32)의 불순물 도핑 영역과 연결된다.
또한 저항부(30)에서 상기 복수의 제1 연결배선(CW1_1 내지 CW1_5)이 연결된 부분과 대향하는 부분에 복수의 제2 연결배선(CW2)이 연결된다. 여기서 상기 복수의 제1 연결배선(CW1_1 내지 CW1_5)과 상기 복수의 제2 연결배선(CW2) 사이의 간격은 수십 마이크로미터(um)가 되도록 형성할 수 있다.
복수의 제2 연결배선(CW2)은, 저항부의 반도체층(32) 상부에서 상기 게이트 금속층(31)이 형성되지 않은 영역으로서 상기 복수의 제1 연결배선이 연결된 부분과 대향하는 부분에 배치된 메인 제2 연결배선(CW2_M), 및 상기 메인 제2 연결배선(CW2_M)에서 이어진 복수의 서브 제2 연결배선(CW2_1 내지 CW1_3)을 포함한다.
도 3의 실시 예에서 복수의 서브 제2 연결배선(CW2_1 내지 CW1_3)은 3개의 연결배선으로 설계하였으나, 이에 반드시 제한되는 것은 아니다.
복수의 서브 제2 연결배선(CW2_1 내지 CW1_3) 각각은 제1 전원전압 공급부(40)에 연결된다.
상기 메인 제2 연결배선(CW2_M)은 컨택홀(CTP_CW2)을 통하여 저항부의 반도체층(32)과 연결된다. 그리고, 상기 복수의 서브 제2 연결배선(CW2_1 내지 CW1_3) 각각은 제1 전원전압 공급부(40)과 컨택홀(CTP_CW2)을 통하여 연결된다. 본 발명에서 제2 연결배선과 전기적으로 연결하기 위한 컨택홀은 이어지는 구성부에 관계없이 편의상 CTP_CW2의 부호로 표시하기로 한다.
도 3의 실시 예에 있어서, 저항부(30)의 반도체층(32) 중 상부에 게이트 금속층(31)이 형성된 영역은 n형 또는 p형 반도체 불순물이 도핑되지 않은 진성 반도체 영역이다. 그리고 상기 반도체층(32) 중 상부에 게이트 금속층(31)이 형성되지 않은 영역, 즉 복수의 제1 연결배선(CW1_1 내지 CW1_5)과 메인 제2 연결배선(CW2_M)이 형성된 영역은 반도체 불순물이 도핑된 불순물 반도체 영역이다. 경우에 따라서 도 3과 같이 반도체층(32) 중 메인 제2 연결배선(CW2_M)이 형성된 영역의 일부에만 점선과 같이 불순물 도핑 영역을 만들 수도 있다.
도 3의 실시 예를 참조하면, 저항부(30)를 PMOS 트랜지스터의 형태로 구성하는 것을 예시하였기 때문에, 상기 반도체층(32)의 불순물 반도체 영역은 점선의 원으로 표시한 바와 같이 p형 불순물 도핑 영역(P300)이 된다. 만일 저항부(30)로 형성되는 트랜지스터 형태가 NMOS 트랜지스터인 경우라면, 상기 반도체층(32)의 불순물 도핑 영역은 n형 불순물로 도핑될 수 있다.
그러면 복수의 제1 연결배선(CW1_1 내지 CW1_5) 각각과 메인 제2 연결배선(CW2_M)은 p형 불순물이 도핑된 반도체층과 연결됨으로써 전기적으로 연결될 수 있다.
한편, 도 3에서 제1 전원전압 공급부(40)는 복수의 서브 제2 연결배선(CW2_1 내지 CW2_3)과 이격되고 제1 전원전압을 전달하는 제1 전원전압 공급 배선(VGH_PSW)과 연결된다. 도 3의 실시 예에서는 제1 전원전압 공급부(40)가, 표시 패널의 각 화소까지 연장되어 연결된 복수의 제1 전원전압 공급 배선(VGH_PSW)과 제1 컨택홀(CTP_PSW1)을 통해 연결된 것을 나타내었으나, 이에 제한되는 것은 아니다. 즉, 제1 전원전압 공급부(40)에서 바로 전원 공급 배선이 분기된 형태로 설계될 수도 있다.
또한 제1 전원전압 공급부(40) 옆에 위치한 제2 전원전압 공급부(50)도 상기 제1 전원전압 공급부와 마찬가지로, 서로 이격된 상태로 배치되어서 제2 전원전압을 표시 패널의 각 화소에 전달하는 제2 전원전압 공급 배선(VGL_PSW)과 연결된다. 제2 전원전압 공급부(50)는, 표시 패널에 연결된 복수의 제2 전원전압 공급 배선(VGL_PSW)과 복수의 제2 컨택홀(CTP_PSW2)을 통해 연결된 것을 나타내었으나, 이에 제한되지 않으며 제2 전원전압 공급부(50)에서 바로 전원 공급 배선이 분기된 형태로 설계될 수도 있다.
도 3의 정전기 방지용 회로 구조를 보다 상세히 설명하기 위하여 도 4에 상기 도 3의 A-A' 부분의 단면 구조를 확대하여 나타내었다.
그리고, 도 4에는 도시되지 않았으나, A-A'의 단면 구조의 가장 하부에는 각 구성 수단에 따라서 절연 기판이 배치될 수 있다.
특히 저항부(30)를 구성하는 반도체층(32)의 하부에 절연 기판 및 산화 규소 등으로 이루어진 버퍼층이 형성될 수 있으나, 본 발명의 전기 방지 회로 구조의 단면을 설명하기 위해서 이러한 공지된 기술 내용은 생략하기로 한다.
먼저 저항부(30)에 포함되는 반도체층(32)이 형성되는데, 폴리 실리콘(다결정 규소, Poly-Si)으로 구성될 수 있다.
반도체층(32) 위에 게이트 절연층(L100)이 형성된다. 게이트 절연층(L100)의 구성물질은 특별히 제한되지 않으나, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등과 같은 무기물, 이러한 무기물의 혼합 물질, PVP(polyvinylphenol), 폴리이미드(polyimide)와 같은 유기물로 이루어질 수 있다. 또한 게이트 절연층(L100)은 도 4와 같이 단일층으로 구성되지 않고 적어도 두 개 층으로 구성될 수 있다.
상기 게이트 절연층(L100)을 형성하고 난 뒤, 반도체층(32)이 형성된 영역의 상부에 게이트 금속층(31)을 패터닝하여 형성한다.
게이트 금속층(31)을 패터닝하고 난 후 게이트 금속층(31)을 도핑 방지막으로 하여 불순물을 도핑하는데, 도 4의 실시 예에서는 p형 불순물이 도핑되어, p형 불순물 도핑 영역(P300)을 형성하게 된다. 그러면 게이트 금속층(31)이 형성된 영역의 하부에 위치한 반도체층(32)에는 불순물이 도핑되지 않은 진성 반도체층 영역(NP300)이 형성된다.
한편, 상기 게이트 절연층(L100)을 형성하고 난 뒤, 소정의 영역에 신호 공급 배선과 제1 전원전압 공급부(40)가 패터닝되어 형성된다.
상기 도 3의 배치 구조로 볼 때, 상기 신호 공급 배선은 신호 배선부(20)에 포함되는 복수의 신호 공급 배선 중 제4 신호 공급 배선(24)과 제5 신호 공급 배선(25)이다.
상기 신호 공급 배선과 제1 전원전압 공급부(40)는 소정의 전압값을 가지는 점등 검사 신호와 제1 전원전압을 각각 전달하는 금속 배선이다.
이들 금속 배선을 구성하는 물질은 제한되지 않으나, 전도성의 물질이거나 그 합금일 수 있다. 특히 몰리브덴(Mo), 탄탈륨(Ta), 코발트(Co) 등의 금속물질 또는 이들의 합금으로 구성될 수 있다.
상기 신호 공급 배선과 제1 전원전압 공급부(40)는 동일한 전도성 물질로 구성될 수 있으나, 서로 상이한 전도성 물질로 구성될 수도 있다.
상기 신호 공급 배선과 제1 전원전압 공급부(40), 및 게이트 금속층(31)이 패터닝되어 형성된 후, 이들 상부에 층간 절연층(L200)이 형성된다.
층간 절연층(L200)의 구성물질은 특별히 제한되지 않으나, 상기 게이트 절연층(L100)과 마찬가지로 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등과 같은 무기물, 이러한 무기물의 혼합 물질, PVP(polyvinylphenol), 폴리이미드(polyimide)와 같은 유기물로 이루어질 수 있다. 층간 절연층(L200)은 도 4와 같이 단일층으로 구성되지 않고 적어도 두 개 층으로 구성될 수 있다. 또한 층간 절연층(L200)은 상기 게이트 절연층(L100)과 동일한 절연물질로 구성될 수 있으나, 그렇지 않고 다르게 구성될 수도 있다.
층간 절연층(L200) 위에는 제1 연결배선과 제2 연결배선이 형성된다.
도 4의 단면 구조를 참조하면, 상기 제1 연결배선은 제4 신호 공급 배선(24)과 저항부(30)의 반도체층(32)의 p형 불순물 도핑 영역(P300)을 연결하는 연결배선(CW1_4)이다.
따라서, 층간 절연층(L200) 중 상기 제4 신호 공급 배선(24)과 반도체층(32)의 p형 불순물 도핑 영역(P300)의 일부 상부면이 노출되도록 패터닝하여 도 4와 같이 컨택홀(CTP_CW1)을 형성해야 한다.
이러한 컨택홀(CTP_CW1)을 패터닝하여 형성한 뒤 증착되는 제1 연결배선(CW1_4)은 상기 제4 신호 공급 배선(24)과 반도체층(32)의 p형 불순물 도핑 영역(P300)을 전기적으로 연결할 수 있다.
한편, 도 4의 단면 구조를 참조하면, 상기 제2 연결배선은 반도체층(32)의 p형 불순물 도핑 영역(P300)과 제1 전원전압 공급부(40)를 연결하는 연결배선(CW2_3)이다. 여기서의 p형 불순물 도핑 영역(P300)은 상기 제1 연결배선(CW1_4)이 연결된 p형 불순물 도핑 영역(P300)과 대향하는 위치에 형성된 것이다.
상기 제2 연결배선(CW2_3)을 형성하기에 앞서, 층간 절연층(L200) 중 상기 반도체층(32)의 p형 불순물 도핑 영역(P300)과 제1 전원전압 공급부(40)의 일부 상부면이 노출되도록 패터닝하여 도 4와 같이 컨택홀(CTP_CW2)을 형성해야 한다.
이러한 컨택홀(CTP_CW2)을 패터닝하여 형성한 뒤 증착되는 제2 연결배선(CW2_3)은 상기 반도체층(32)의 p형 불순물 도핑 영역(P300)과 제1 전원전압 공급부(40)를 전기적으로 연결할 수 있다.
상기 제1 연결배선(CW1_4)과 제2 연결배선(CW2_3)을 구성하는 물질을 특별히 제한되지 않으나, 도전성의 금속물질일 수 있다. 특히 티타늄(Ti), 알루미늄(Al)의 도전성 물질 및 이들의 합금(Ti/Al/Ti) 형태로 구성될 수 있다. 그리고 상기 제1 연결배선(CW1_4)과 제2 연결배선(CW2_3)은 동일한 금속물질로 구성될 수 있거나 서로 다른 도전성 물질로 구성될 수 있다.
도 5는 상기 도 3 및 도 4의 실시 예와 같은 구조를 가진 정전기 방지 회로에서, 정전기 유입 시 방전되는 경로를 표시한 도면이다.
도 3과 같은 구조를 가지는 정전기 방지 회로에서 저항부(30)를 구성하는 게이트 금속층(31)은 플로팅된 상태에서 그 전위가 제1 전원전압 또는 점등 검사 신호를 인가하는 신호 공급 배선의 전압으로 유지될 수 있다.
이러한 상태에서 신호 배선부(20)의 소정의 신호 공급 배선 일부에 도 5와 같이 정전기가 발생하여 외부로부터 상기 제1 전원전압보다 높은 전위의 정전기가 유입될 수 있다. 그러면 상기 정전기가 발생한 신호 공급 배선(도 5에서는 24)에 연결된 제1 연결배선(도 5에서 CW1_4)을 통하여 정전기로 인해 발생된 전류가 반도체층(32)의 p형 불순물 도핑 영역(P300)에 전달되고 이 부분의 전위가 플로팅된 게이트 금속층(31)의 전위보다 상대적으로 높아진다. 그러면 PMOS 트랜지스터 구조로 형성된 저항부(30)가 턴 온 상태가 된다. 그러면, 정전기로 인해 발생된 전류가 유입되어 전압이 높아진 반도체층(32)의 p형 불순물 도핑 영역(P300)이 소스(source)가 되고, 상대적으로 전압이 낮은 반도체층(32)의 다른 p형 불순물 도핑 영역(P300)이 드레인이 되어 채널이 형성된다.
상기 상대적으로 전압이 낮은 반도체층(32)의 다른 p형 불순물 도핑 영역(P300)은 도 4에서 보듯이 제1 전원전압 공급부(40)와 연결된 제2 연결배선(CW2_3)을 통해 전기적으로 연결되어 있기 때문에, 채널 형성을 통해 전달된 정전기 전류는 제1 전원전압 공급부(40) 쪽으로 빠져 나가게 된다.
즉, 도 5의 화살표 방향과 같이 신호 공급 배선(24)에서 발생된 정전기 전류는 복수의 제2 연결배선(CW2_1 내지 CW2_3)을 통해 제1 전원전압 공급부(40)로 전달된다.
또한 본 발명의 실시 예와 같은 정전기 방지 회로 구조에 따르면 신호 배선부(20)가 외부로부터 유입되는 정전기에 의해 배선이 손상되더라도 각각의 신호 공급 배선(21 내지 25)과 제1 전원전압 공급부(40) 사이에 연결된 저항부(30)를 통하여 등전위가 맞추어지므로 표시 패널의 안정적인 구동을 유지할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
10: 표시 패널 20: 신호 배선부
30, 100: 저항부 40: 제1 전원전압 구동부
50: 제2 전원전압 구동부
21,22,23,24,25: 신호 공급 배선 31: 게이트 금속층
32: 반도체층 L100: 게이트 절연층
L200: 층간 절연층

Claims (21)

  1. 복수의 화소 각각이 영상 데이터 신호에 따른 데이터 전압에 따라 발광하여 영상을 표시하는 표시 패널에 상기 표시 패널을 구동시키는 전원전압을 인가하는 전원전압 공급부,
    상기 표시 패널에 포함된 복수의 화소의 점등 검사에 필요한 소정의 전압값을 가지는 점등 검사 신호를 공급하는 신호 배선부, 및
    상기 전원전압 공급부와 상기 신호 배선부 사이에 구비되어, 상기 신호 배선부에 발생된 정전기로 인한 전류가 상기 전원전압 공급부를 경유하여 방출되도록 유도하는 저항부를 포함하는 정전기 방지 회로.
  2. 제 1항에 있어서,
    상기 저항부는, 반도체 불순물로 도핑된 소정의 불순물 도핑 영역과 상기 반도체 불순물로 도핑되지 않은 진성 반도체 영역을 포함하는 반도체층과, 절연층을 사이에 두고 상기 반도체층 상부에 형성된 게이트 금속층을 포함하는 정전기 방지 회로.
  3. 제 2항에 있어서,
    상기 게이트 금속층은 정전기가 유입되지 않는 경우에 전기적으로 플로팅된 상태인 것을 특징으로 하는 정전기 방지 회로.
  4. 제 2항에 있어서,
    상기 반도체층의 불순물 도핑 영역은,
    신호 배선부와 전기적으로 연결되는 제1 불순물 도핑 영역, 및
    상기 제1 불순물 도핑 영역과 대향하여 형성되고, 전원전압 공급부와 전기적으로 연결되는 제2 불순물 도핑 영역을 포함하는 것을 특징으로 하는 정전기 방지 회로.
  5. 제 1항에 있어서,
    상기 전원전압 공급부는, 소정의 고전위의 제1 전원전압을 인가하는 제1 전원전압 공급부와, 상기 제1 전원전압보다 낮은 저전위의 제2 전원전압을 인가하는 제2 전원전압 공급부를 포함하고,
    상기 저항부는 상기 제1 전원전압 공급부에 연결되는 것을 특징으로하는 정전기 방지 회로.
  6. 제 1항에 있어서,
    상기 신호 배선부는, 서로 다른 전압값을 가지고 상기 표시 패널에 포함된 복수의 화소에 전달되는 복수의 점등 검사 신호를 각각 전달하는 복수의 신호 공급 배선을 포함하는 것을 특징으로 하는 정전기 방지 회로.
  7. 제 6항에 있어서,
    상기 서로 다른 전압값은 상기 복수의 화소를 적색, 녹색, 청색의 빛으로 발광시키는 영상 데이터 전압에 각각 대응하는 전압인 것을 특징으로 하는 정전기 방지 회로.
  8. 제 1항에 있어서,
    상기 신호 배선부는, 서로 다른 전압값을 가지고 상기 표시 패널에 포함된 복수의 화소에 전달되는 복수의 점등 검사 신호를 각각 전달하는 복수의 신호 공급 배선을 포함하고,
    상기 복수의 신호 공급 배선 각각은 복수의 제1 연결배선을 통해 상기 저항부에 연결되는 것을 특징으로 하는 정전기 방지 회로.
  9. 제 1항에 있어서,
    상기 전원전압 공급부는, 소정의 고전위의 제1 전원전압을 인가하는 제1 전원전압 공급부와, 상기 제1 전원전압보다 낮은 저전위의 제2 전원전압을 인가하는 제2 전원전압 공급부를 포함하고,
    상기 저항부는, 상기 저항부의 일부 영역에 연결된 메인 연결배선과 상기 메인 연결배선과 일단이 연결되고 상기 제1 전원전압 공급부와 타단이 연결된 적어도 하나의 서브 연결배선을 포함하는 제2 연결배선을 통해, 상기 제1 전원전압 공급부에 연결되는 것을 특징으로 하는 정전기 방지 회로.
  10. 제 1항에 있어서,
    상기 저항부는, 상기 신호 배선부와 전기적으로 연결되는 제1 불순물 도핑 영역과 상기 전원전압 공급부와 전기적으로 연결되는 제2 불순물 도핑 영역을 포함하는 반도체층, 및 상기 반도체층과 절연층을 사이에 두고 상기 반도체층 중 제1 불순물 도핑 영역 및 제2 불순물 도핑 영역을 제외한 나머지 영역의 상부에 형성된 게이트 금속층을 포함하고,
    상기 신호 배선부에 발생된 정전기로 인해 상기 반도체층 중 제1 불순물 도핑 영역 및 제2 불순물 도핑 영역 사이에 채널이 형성되는 것을 특징으로 하는 정전기 방지 회로.
  11. 제 10항에 있어서,
    상기 정전기의 전위는 상기 전원전압 공급부에서 인가되는 전원전압보다 높은 것을 특징으로 하는 정전기 방지 회로.
  12. 복수의 화소를 포함하고, 상기 복수의 화소 각각이 영상 데이터 신호에 따른 데이터 전압에 따라 발광하여 영상을 표시하는 표시 패널,
    상기 표시 패널을 구동시키는 고전위의 제1 전원전압을 인가하는 제1 전원전압 공급부 및 상기 제1 전원전압보다 낮은 저전위의 제2 전원전압을 인가하는 제2 전원전압 공급부,
    상기 표시 패널에 포함된 복수의 화소의 점등 검사에 필요한 소정의 전압값을 가지는 점등 검사 신호를 공급하는 신호 배선부, 및
    상기 제1 전원전압 공급부와 상기 신호 배선부 사이에 구비되어, 상기 신호 배선부에 발생된 정전기로 인한 전류가 상기 제1 전원전압 공급부를 경유하여 방출되도록 유도하는 저항부를 포함하는 표시 장치.
  13. 제 12항에 있어서,
    상기 저항부는, 반도체 불순물로 도핑된 소정의 불순물 도핑 영역과 상기 반도체 불순물로 도핑되지 않은 진성 반도체 영역을 포함하는 반도체층과, 절연층을 사이에 두고 상기 반도체층 상부에 형성된 게이트 금속층을 포함하는 표시 장치.
  14. 제 13항에 있어서,
    상기 게이트 금속층은 정전기가 유입되지 않는 경우에 전기적으로 플로팅된 상태인 것을 특징으로 하는 표시 장치.
  15. 제 13항에 있어서,
    상기 반도체층의 불순물 도핑 영역은,
    신호 배선부와 전기적으로 연결되는 제1 불순물 도핑 영역, 및
    상기 제1 불순물 도핑 영역과 대향하여 형성되고, 제1 전원전압 공급부와 전기적으로 연결되는 제2 불순물 도핑 영역을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제 12항에 있어서,
    상기 신호 배선부는, 서로 다른 전압값을 가지고 상기 표시 패널에 포함된 복수의 화소에 전달되는 복수의 점등 검사 신호를 각각 전달하는 복수의 신호 공급 배선을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 16항에 있어서,
    상기 서로 다른 전압값은 상기 복수의 화소를 적색, 녹색, 청색의 빛으로 발광시키는 영상 데이터 전압에 각각 대응하는 전압인 것을 특징으로 하는 표시 장치.
  18. 제 12항에 있어서,
    상기 신호 배선부는, 서로 다른 전압값을 가지고 상기 표시 패널에 포함된 복수의 화소에 전달되는 복수의 점등 검사 신호를 각각 전달하는 복수의 신호 공급 배선을 포함하고,
    상기 복수의 신호 공급 배선 각각은 복수의 제1 연결배선을 통해 상기 저항부에 연결되는 것을 특징으로 하는 표시 장치.
  19. 제 12항에 있어서,
    상기 저항부는, 상기 저항부의 일부 영역에 연결된 메인 연결배선과 상기 메인 연결배선과 일단이 연결되고 상기 제1 전원전압 공급부와 타단이 연결된 적어도 하나의 서브 연결배선을 포함하는 제2 연결배선을 통해, 상기 제1 전원전압 공급부에 연결되는 것을 특징으로 하는 표시 장치.
  20. 제 12항에 있어서,
    상기 저항부는, 상기 신호 배선부와 전기적으로 연결되는 제1 불순물 도핑 영역과 상기 제1 전원전압 공급부와 전기적으로 연결되는 제2 불순물 도핑 영역을 포함하는 반도체층, 및 상기 반도체층과 절연층을 사이에 두고 상기 반도체층 중 제1 불순물 도핑 영역 및 제2 불순물 도핑 영역을 제외한 나머지 영역의 상부에 형성된 게이트 금속층을 포함하고,
    상기 신호 배선부에 발생된 정전기로 인해 상기 반도체층 중 제1 불순물 도핑 영역 및 제2 불순물 도핑 영역 사이에 채널이 형성되는 것을 특징으로 하는 표시 장치.
  21. 제 20항에 있어서,
    상기 정전기의 전위는 상기 제1 전원전압 공급부에서 인가되는 전원전압보다 높은 것을 특징으로 하는 표시 장치.
KR1020120114394A 2012-10-15 2012-10-15 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치 KR101975569B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120114394A KR101975569B1 (ko) 2012-10-15 2012-10-15 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
US13/744,071 US9301377B2 (en) 2012-10-15 2013-01-17 Circuit for preventing static electricity of a display panel and display device including the same
EP13154742.4A EP2720336B1 (en) 2012-10-15 2013-02-11 Circuit for preventing static electricity of a display panel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120114394A KR101975569B1 (ko) 2012-10-15 2012-10-15 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20140047968A true KR20140047968A (ko) 2014-04-23
KR101975569B1 KR101975569B1 (ko) 2019-05-08

Family

ID=47826860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114394A KR101975569B1 (ko) 2012-10-15 2012-10-15 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US9301377B2 (ko)
EP (1) EP2720336B1 (ko)
KR (1) KR101975569B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104869738A (zh) * 2015-06-02 2015-08-26 刘磊 一种再生塑料造粒机静电清除器
CN108476582A (zh) * 2015-12-24 2018-08-31 堺显示器制品株式会社 除静电刷、除静电装置和除静电方法
EP3582592A1 (en) * 2018-06-13 2019-12-18 Valeo Iluminacion Printed citcuit board, card edge connector socket, electronic assembly and automotive lighting device
CN109298260A (zh) * 2018-09-28 2019-02-01 出门问问信息科技有限公司 电子设备、静电检测结构及方法
CN113066408A (zh) 2020-01-02 2021-07-02 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
WO2021168730A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 母板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR20090041622A (ko) * 2007-10-24 2009-04-29 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20110024450A (ko) * 2009-09-02 2011-03-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20120004788A (ko) * 2010-07-07 2012-01-13 주식회사 하이닉스반도체 반도체 소자의 정전기 방전 보호 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241985A (ja) * 1995-03-06 1996-09-17 Nippon Motorola Ltd Ｌｄ−ｍｏｓトランジスタ
JP2005258128A (ja) * 2004-03-12 2005-09-22 Tohoku Pioneer Corp 自発光表示モジュールおよび同モジュールを搭載した電子機器、ならびに同モジュールにおける欠陥状態の検証方法
KR100649559B1 (ko) 2004-06-29 2006-11-24 삼성에스디아이 주식회사 Esd 방지 장치 및 이를 구비한 유기 전계 발광 표시 장치
KR100839754B1 (ko) 2007-08-14 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR100941835B1 (ko) * 2008-05-14 2010-02-11 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101031878B1 (ko) 2009-07-31 2011-05-02 박영진 정전기 방전 보호 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR20090041622A (ko) * 2007-10-24 2009-04-29 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20110024450A (ko) * 2009-09-02 2011-03-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20120004788A (ko) * 2010-07-07 2012-01-13 주식회사 하이닉스반도체 반도체 소자의 정전기 방전 보호 장치

Also Published As

Publication number Publication date
US9301377B2 (en) 2016-03-29
US20140104741A1 (en) 2014-04-17
EP2720336A3 (en) 2016-10-19
KR101975569B1 (ko) 2019-05-08
EP2720336B1 (en) 2019-08-07
EP2720336A2 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
US10256226B2 (en) Display device including electrostatic discharge circuit
JP7244429B2 (ja) 表示パネル及びその割れ検出方法、並びに表示装置
US10461144B2 (en) Circuit for preventing static electricity and display device having the same
US10665621B2 (en) Display device
EP1610389B1 (en) Thin film transistor array substrate, display using the same, and fabrication method thereof
JP4920644B2 (ja) 有機電界発光表示装置及びその製造方法
KR101975569B1 (ko) 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
KR102153553B1 (ko) 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
KR100911972B1 (ko) 유기전계발광 표시장치
US7825585B2 (en) Organic light emitting display
JP2006146200A (ja) 平板表示素子及びその製造方法
KR20160029165A (ko) 유기발광 표시패널 및 이를 제조하는 방법
US20210328002A1 (en) Display device
US20120153813A1 (en) Organic light-emitting display device and input pad thereof
KR102389177B1 (ko) 표시 장치
KR102222274B1 (ko) 액정표시장치
KR20160082738A (ko) 유기발광 표시장치
KR102077327B1 (ko) 정전기 방지 회로 및 이를 포함하는 표시 장치
KR102181003B1 (ko) 정전기 방지 회로 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant