KR101031878B1 - 정전기 방전 보호 소자 - Google Patents
정전기 방전 보호 소자 Download PDFInfo
- Publication number
- KR101031878B1 KR101031878B1 KR1020090070346A KR20090070346A KR101031878B1 KR 101031878 B1 KR101031878 B1 KR 101031878B1 KR 1020090070346 A KR1020090070346 A KR 1020090070346A KR 20090070346 A KR20090070346 A KR 20090070346A KR 101031878 B1 KR101031878 B1 KR 101031878B1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- internal terminal
- diode
- esd
- terminal
- Prior art date
Links
- 230000003068 static effect Effects 0.000 title description 16
- 238000007599 discharging Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전기 방전 보호 소자에 관한 것으로, 제 1 내부 단자로 인가된 ESD 전하를 제 2 및 제 3 내부 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자 및 상기 방전 소자에 의해 상기 제 2 내부 단자로 인가된 ESD 전하의 적어도 일부를 상기 제 3 내부 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되, 상기 방전 소자는, 상기 제 1 내부 단자와 상기 제 3 내부 단자 사이에 접속된 제 1 다이오드 및 상기 제 1 내부 단자와 상기 제 2 내부 단자 사이에 직렬 접속된 제 2 다이오드 및 저항을 포함하는 정전기 방전 보호 소자를 제공한다. 이와 같이 본 발명은 다수의 방전 소자에 의한 복수의 방전 루트를 형성하고, 방전 소자 내측에 저항을 배치시켜 ESD 피크 전압을 감소시킬 수 있다.
ESD, 방전, 피크 전압, 다이오드, 커넥터, 단자, 저항
Description
본 발명은 정전기 방전 보호 소자에 관한 것으로 정전기 방전(Electro Static Discharge; ESD) 피크 전압(peak voltage)를 감소시킬 수 있는 정전기 방전 보호 소자에 관한 것이다.
일반적으로 전자 장치 내부에는 정전기 방전으로부터 내부 소자(예를 들어 IC 칩)들을 보호하기 위해 정전기 방전 보호 소자를 사용하고 있다. 정전기 방전 보호 소자는 정전기, 스위칭시의 과도 전류, 번개(또는 스파크)와 같이 높은 전압과 전류로부터 전자 장치(즉, 전자 시스템) 내의 전자 부품들(즉, 반도체 칩)을 보호한다. 만일 상기와 같은 정전기 방전이 전자 장치 내부 회로의 반도체 칩에 유입되는 경우 칩이 손상을 받게 되는 문제가 발생한다.
정전기 방전의 경우, 아주 짧은 시간 내에(예를 들어 수 나노 초 정도) 과도 전류가 유입되기 때문에 정전기 방전 보호소자의 응답속도가 매우 빨라야 한다. 즉, 정전기 방전 보호 소자의 응답 속도가 느릴 경우 미처 과도 전류를 처리하지 못하는 문제가 발생한다.
정전기 방전 보호소자로 높은 전압과 많은 양의 과도전류가 유입되는 경우, 이 전류를 효과적으로 제거하기 위해 종래에는 다수의 정전기 방전 보호용 다이오드를 연속으로 배치하였다.
따라서, 다수의 정전기 방전 보호용 다이오드를 입력 노드와 접지 사이에 연속으로 배치하게되면 미처리된 과도 전류를 추가 배치된 소자에 의해 처리됨으로 인해 전자 장치(전자 시스템)으로는 안정적인 전원을 제공하여 시스템 전체의 안정성을 증가시킬 수 있다. 이때, ESD 피크 전압의 경우 다이오드에 의한 전압 강하에 의해 낮아진다.
하지만, 다수의 정전기 방전 보호용 다이오드를 연속으로 배치하는 경우, 전체 장치의 제작 비용이 증가하게 되고, 단일 소자에 비하여 전자 장치 내에서 차지하는 면적이 넓어지는 단점이 있다. 또한, 다이오드에 의한 전압 강하가 미비하기 때문에 ESD 피크 전압을 감소시킴에는 그 한계가 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 유입된 ESD를 다수의 방전 루트로 방전시킬 수 있는 단일 칩 소자를 제작하여 제작 비용과 소자가 차지하는 면적을 줄일 수 있으며, ESD 피크 전압 강하를 위한 회로 소자를 칩내에 추가하여 ESD 피크 전압을 감소시킬 수 있는 정전기 방전 보호 소자를 제공한다.
본 발명에 따른 제 1 내부 단자로 인가된 ESD 전하를 제 2 및 제 3 내부 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자 및 상기 방전 소자에 의해 상기 제 2 내부 단자로 인가된 ESD 전하의 적어도 일부를 상기 제 3 내부 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되, 상기 방전 소자는, 상기 제 1 내부 단자와 상기 제 3 내부 단자 사이에 접속된 제 1 다이오드 및 상기 제 1 내부 단자와 상기 제 2 내부 단자 사이에 직렬 접속된 제 2 다이오드 및 저항을 포함하는 정전기 방전 보호 소자를 제공한다.
상기 방전 소자는 상기 제 1 내부 단자와 상기 제 2 내부 단자 사이에 직렬 접속된 상기 제 2 다이오드와 제 1 저항을 복수개 포함하고, 이들이 상기 제 1 내부 단자와 상기 제 2 내부 단자 사이에서 서로 병렬 접속될 수 있다.
상기 제 2 내부 단자는 제 1 전원 레일에 접속되고, 상기 제 3 내부 단자는 접지 레일에 접속되고, 제 4 내부 단자로 인가된 ESD 전하를 제 5 및 제 3 내부 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자; 및 상기 방전 소자에 의해 상기 제 5 내부 단자로 인가된 ESD 전하의 적어도 일부를 상기 제 3 내부 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되, 상기 제 5 내부 단자는 제 2 전원 레일에 접속될 수 있다.
또한, 본 발명에 따른 입력 단자로 인가된 ESD 전하를 내부 방전 노드 및 접지 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자 및 상기 방전 소자에 의해 상기 방전 노드로 인가된 ESD 전하의 적어도 일부를 상기 접지 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되, 상기 방전 소자는, 상기 입력 단자와 상기 접지 단자 사이에 접속된 제 1 다이오드 및 상기 입력 단자와 상기 내부 방전 노드 사이에 직렬 접속된 제 2 다이오드 및 저항을 포함하는 정전기 방전 보호 소자를 제공한다.
상기 방전 소자는 상기 입력 단자와 상기 내부 방전 노드 사이에 직렬 접속된 상기 제 2 다이오드와 저항을 복수개 포함하고, 이들이 상기 입력 단자와 상기 내부 방전 노드 사이에서 서로 병렬 접속될 수 있다.
또한, 본 발명에 따른 제 1 내부 단자로 인가된 ESD 전하를 제 2 및 제 3 내부 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자 및 상기 방전 소자에 의해 상기 제 2 내부 단자로 인가된 ESD 전하의 적어도 일부를 상기 제 3 내부 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되, 상기 방전 소자는, 상기 제 1 내부 단자와 방전 노드 사이 에 직렬 접속된 적어도 하나의 저항과, 상기 저항의 일 단자와 제 3 내부 단자 사이에 접속된 적어도 하나의 제 1 다이오드 및 상기 방전 노드와 상기 제 2 내부 단자 사이에 접속된 제 2 다이오드를 포함하는 정전기 방전 보호 소자를 제공한다.
상기 방전 소자는, 상기 제 1 내부 단자와 제 3 내부 단자 사이에 접속된 제 1-1 다이오드와, 상기 제 1 내부 단자와 제 1 방전 노드 사이에 접속된 제 1 저항과, 상기 제 1 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-2 다이오드와, 상기 제 1 방전 노드와 제 2 방전 노드 사이에 접속된 제 2 저항과, 상기 제 2 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-3 다이오드 및 상기 제 2 방전 노드와 상기 제 2 내부 단자 사이에 접속된 상기 제 2 다이오드를 포함하는 정전기 방전 보호 소자를 제공한다.
상기 방전 소자는, 상기 제 1 내부 단자와 제 3 내부 단자 사이에 접속된 제 1-1 다이오드와, 상기 제 1 내부 단자와 제 1 방전 노드 사이에 접속된 제 1 저항과, 상기 제 1 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-2 다이오드와, 상기 제 1 방전 노드와 제 2 방전 노드 사이에 접속된 제 2 저항과, 상기 제 2 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-3 다이오드 및 상기 제 1 방전 노드와 상기 제 2 내부 단자 사이에 접속된 상기 제 2 다이오드를 포함하는 것이 가능하다.
상기 제 2 내부 단자는 전원 레일에 접속되고, 상기 제 3 내부 단자는 접지 레일에 접속되고, 상기 제 2 방전 노드가 상기 제 1 내부 단자에 접속될 수 있다.
상술한 바와 같이 본 발명은 다수의 방전 소자에 의한 복수의 방전 루트를 형성하고, 방전 소자 내측에 저항을 배치시켜 ESD 피크 전압을 감소시킬 수 있다.
또한, 본 발명은 다수의 방전 소자를 단일 몸체의 칩으로 제작하여 소자 제작 단가를 줄일 수 있고, 소자가 차지하는 면적을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 정전기 방전 보호 소자의 단면도이고, 도 2는 본 발명의 제 1 실시예에 따른 정전기 방전 보호 소자의 회로도이다. 도 3 내지 도 6은 제 1 실시예의 변형예에 따른 정전기 방전 보호 소자의 회로도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 정전기 방전 보호 소자는 ESD 보호 칩(100)과 ESD 보호 칩(100)을 봉지하는 패키지(200)를 구비한다.
여기서, 패키지(200)는 ESD 보호 칩(100)을 수납하는 패키지 몸체(210)와, 상기 ESD 보호 칩(100)에 전기적으로 접속되어 패키지 몸체(210)외측으로 연장된 다수의 외부 단자(220, 230, 240)를 구비한다.
본 실시예의 정전기 방전 보호 소자는 도 2에 도시된 바와 같이 외부 커넥터와 내부 칩 사이의 입력 노드에 위치하여 입력 노드로 인가되는 ESD를 접지 및/또는 전원 레일로 방전시킨다. 따라서, 패키지(200)는 상기 입력 노드에 접속된 입력 외부 단자(220)와, 전원 레일에 접속된 전원 접속 외부 단자(230)와 접지 레일에 접속된 접지 접속 외부 단자(240)를 구비한다.
여기서, 도 1에 도시된 바와 같이 외부 단자(220, 230, 240)들은 패키지 몸체(210)의 외측에서 내측 방향으로 연장된다. 이를 통해 전기적 간섭을 줄일 수 있고, 와이어를 사용하지 않고도 외부 접속 단자를 제작할 수 있다. 물론 이에 한정되지 않고, 상기 외부 단자들(220, 230, 240)이 패키지 몸체(210)의 하측면에 위치할 수도 있다. 이를 통해 패키지(200)의 실장을 용이하게 할 수 있다. 또한, 이에 한정되지 않고, 별도의 와이어를 통해 상기 외부 단자(220, 230, 240)와 내부 ESD 칩(100) 간을 전기적으로 연결할 수도 있다.
그리고, 이와 같은 패키지(200) 내부에 위치한 ESD 보호 칩(100)은 다수의 방전 루트를 갖는 ESD 보호 회로 몸체(110)와, 상기 ESD 보호 회로 몸체(110) 내의 방전 요소와 전기적으로 연결된 다수의 내부 단자(120, 130, 140)를 구비한다.
ESD 보호 칩(100)은 도 2에 도시된 바와 같이 입력 외부 단자(220)에 인가된 ESD를 다수의 방전 루트를 통해 전원 접속 외부 단자(230) 및/또는 접지 접속 외부 단자(240)로 방전시킨다.
상기 내부 단자(120, 130, 140)는 상기 ESD 보호 회로 몸체(110)를 상기 입 력 외부 단자(220), 전원 접속 외부 단자(230) 및 접지 접속 외부 단자(240)에 각기 접속시키는 입력 내부 단자(120), 전원 접속 내부 단자(130) 및 접지 접속 내부 단자(140)를 구비한다.
상기 ESD 보호 회로 몸체(110)는 반도체 기판 상에 형성된 다수의 방전 회로 소자를 구비한다. 이때, 내부 단자들(120, 130, 140)은 도 1에서는 ESD 보호 회로 몸체(110)의 상측면 상에 형성된다. 이를 통해 외부 단자들(220, 230, 240)과의 전기적 접속이 용이할 수 있다.
하지만, 이에 한정되지 않고, 상기 몸체는 다양한 변형이 가능하다.
예를 들어 내부 단자(120, 130, 140) 중 접지 접속 내부 단자(140)가 ESD 보호 회로 몸체(110)의 하측면에 형성될 수도 있다. 즉, 반도체 기판의 바닥면에 형성될 수 있다. 이를 통해 ESD 보호 칩(100)의 크기를 줄일 수 있고, 내부 단자들 간의 단락을 미연에 방지할 수 있다. 그리고, 하측면에 접지 접속 내부 단자(140)를 형성하여 칩의 효율을 증대시킬 수 있다. 또한, 표면 실장 기술을 통해 칩을 실장할 수도 있다.
상술한 바와 같은 구성의 ESD 보호 칩(100)의 접지 접속 내부 단자(140)는 접지 접속 외부 단자(240)에 의해 전자 장치의 내부 회로의 접지 레일에 접속된다. 그리고, 전원 접속 내부 단자(130)는 전원 접속 외부 단자(230)에 의해 전원 레일에 접속되고, 입력 내부 단자(120)는 입력 외부 단자(220)에 의해 커넥터와 내부칩 사이에 접속된다. 이때, 전원 레일에는 전원 전압(Vdd)이 인가되고, 접지 레일에는 접지 전압(Vgnd)가 인가된다. 이를 통해 ESD 보호 칩(100)은 커넥터로 부터 유입된 ESD를 효과적으로 제거하여 ESD에 의한 내부 칩의 손상을 방지할 수 있다.
이러한 정전기 방전 보호 기능을 수행하는 ESD 보호 회로 몸체(110)는 입력 내부 단자(120)에 각기 접속되어 입력 내부 단자(120)로 유입된 ESD를 전원 접속 내부 단자(130) 및 접지 접속 내부 단자(140)로 각기 배출시키는 복수의 방전 소자(111, 112)와, 전원 접속 내부 단자(130) 및 접지 접속 내부 단자(140)에서 다수의 방전 소자(111, 112)와 병렬 접속된 적어도 하나의 방전 다이오드(D3 내지 D5)를 구비한다. 이와 같이 본 실시예에서는 다수의 방전 소자(111, 112)를 배치시킴으로 인해 입력 내부 단자(120)로 유입된 ESD의 방전 라인(즉, 루트)을 다수개로 할 수 있게 된다. 또한, 이를 통해 내부 칩으로 제공되는 피크 전압을 낮출 수 있다. 이는 ESD의 전류에 의한 피크 전압이 다수의 방전 소자(111, 112)에 의해 감소되기 때문이다. 더욱이 방전 소자(111, 112) 내의 저항에 의해 ESD 피크 전압을 감소시킬 수 있다. 또한, 방전 루트를 갖는 다수의 방전 소자(111, 112)를 단일 칩 내에 형성함으로 인해 기존의 단일 소자를 복수개 사용할때 보다 단가를 줄일 수 있다.
본 실시예에의 ESD 보호 회로 몸체(110)는 도 2에 도시된 바와 같이 제 1 및 제 2 방전 소자(111, 112) 각각이 입력 내부 단자(120)에 접속되고, 제 1 및 제 2 방전 소자(111, 112)가 전원 접속 내부 단자(130)와 접지 접속 내부 단자(140) 사이에서 병렬 접속된다.
이때, 제 1 방전 소자(111)는 입력 내부 단자(120)와 접지 접속 내부 단자(140) 사이에 접속된 제 1 다이오드(D1)와, 전원 접속 내부 단자(130)와 입력 내 부 단자(120) 사이에 직렬 접속된 제 2 다이오드(D2) 및 제 1 저항(R1)을 구비한다.
여기서, 제 1 다이오드(D1)는 외부로부터 접지 전압(Vgnd)이하의 기저 전압의 정전기가 유입되는 경우 접지 접속 내부 단자(140)에서 입력 내부 단자(120) 방향으로 전하(즉, 전류)가 흐르도록 한다.
그리고, 제 2 다이오드(D2)는 외부로 부터 전원 전압 이상의 고전압의 정전기가 유입되는 경우 입력 내부 단자(120)에서 전원 접속 내부 단자(130) 방향으로 전하(즉, 전류)가 흐르도록 한다. 이때, 제 1 저항(R1)은 제 2 다이오드(D2)에 인가되는 ESD 피크 전압을 강하시킨다. 이를 통해 ESD 전압에 의한 내부 칩 손상을 방지할 수 있다.
ESD 전압이 전원전압보다 높은 경우, 제 2 다이오드(D2)의 순방향 저항이 제 1 다이오드(D1)의 역방향 저항에 비해 낮다. ESD 전류는 제 2 다이오드(D2)를 통해 전원 레일과, 제 3 다이오드(D3) 내지 제 6 다이오드(D6)로 흐르게 된다. 이때, 입력 내부 단자(120)와 제 2 다이오드(D2) 사이에 제 1 저항(R1)이 있게 되면 입력된 ESD 전압의 피크값은 제 1 저항(R1)의 저항 값에 반비례하게 된다. 즉, 제 1 저항(R1)을 거치기 전에, 1옴(Ω)의 도선을 통해 ESD 전압 8000V로 입력이 되었고, 제 1 저항(R1)으로 10옴(Ω)을 설정했다고 하면, 입력된 피크전류는 제 1 저항(R1)을 거치기 전후가 같다. 따라서, I = 8000V/1Ω= X/10Ω 즉, X= R1을 거친 후의 ESD 피크 전압으로 800V로 줄어들게 된다. 따라서 높은 전압에 의한 ESD 데미지가 줄어들게 된다. 따라서, 제 1 저항의 추가에 의해 ESD 전압에 의한 내부 칩 손상을 크게 방지할 수 있다.
그리고, 제 2 방전 소자(112) 또한, 앞선 제 1 방전 소자(111)의 제 1 및 제 2 다이오드(D1, D2)와 제 1 저항(R1)에 대응하는 제 6 및 제 7 다이오드(D6, D7)와 제 2 저항(R2)을 구비한다. 이때, 제 6 및 제 7 다이오드(D6, D7)와 제 2 저항(R2)의 연결관계와 동작은 앞선 제 1 및 제 2 다이오드(D1, D2)와 제 1 저항(R1)과 동일함으로 그 설명을 생략한다.
또한, 본 실시예에의 ESD 보호 회로 몸체(110)는 도 2에 도시된 바와 같이 전원 접속 내부 단자(130)와 접지 접속 내부 단자(140) 사이에 각기 접속된 제 3 내지 제 5 방전 다이오드(D3, D4, D5)를 구비한다. 이때, 제 3 내지 제 5 방전 다이오드(D3, D4, D5)는 각기 병렬 접속된다. 그리고, 제 3 내지 제 5 방전 다이오드(D3, D4, D5)는 제 1 및 제 2 방전 소자(111, 112)에 대해서도 각기 병렬 접속된다.
이때, 제 3 내지 제 5 방전 다이오드(D3, D4, D5)는 제 1 및 제 2 방전 소자(111, 112)로 부터 전원 접속 내부 단자(130)에 제공된 ESD 전하의 일부를 접지 레일로 배출한다. 이와 같이 본 실시예에서는 제 1 및 제 2 방전 소자(111, 112)가 제 3 내지 제 5 방전 다이오드(D3, D4, D5)를 공유한다. 이를 통해 소자의 사이즈를 줄일 수 있으며, ESD 보호 칩(1000) 전체의 커패시턴스를 줄일 수 있다.
그리고, 본 실시예에서는 상기 제 2 다이오드(D2)와 제 3 방전 다이오드(D3) 그리고, 제 5 방전 다이오드(D5)와 제 6 다이오드(D6)는 수직의 백 투 백 다이오드(vertical back-to-back diode) 구조 또는 측면의 백투백 다이오드(lateral back-to-back diode) 구조를 가질 수 있다. 즉, 두 다이오드가 서로 반대 방향으로 직렬 연결되도록 접속시키되 수직하게 접속시킨 수직의 백 투 백 다이오드 구조를 가질 수 있다. 이때, 수직으로 PNP 구조를 만든다. 또한, 두 다이오드가 서로 반대 방향으로 직렬 연결되도록 접속시키되 PNP를 N 웰 안에 P졍션을 인접하게 만들고 P졍선을 단자에 붙이면 결과적으로 전류 패스는 수평의 백 투 백 다이오드 구조를 가질 수 있다.
여기서, 제 1, 제 2, 제 6 및 제 7 다이오드(D1, D2, D6, D7) 그리고, 제 3 내지 제 5 다이오드(D3, D4, D5)로 PN 정션 다이오드, 쇼트킷 다이오드 및 제너 다이오드 중 어느 하나를 사용할 수 있다. 그리고, 제 1, 제 2, 제 6 및 제 7 다이오드(D1, D2, D6, D7) 그리고, 제 3 내지 제 5 다이오드(D3, D4, D5)의 빌트인 전압(built-in-voltage)은 0.5 내지 0.9V 범위 내인 것이 효과적이고, 항복 전압(breakdown voltage)은 3 내지 12V 인 것이 바람직하다. 물론 이에 한정되지 않고, 상기 제 3 내지 제 5 다이오드(D3, D4, D5)각각의 항복 전압(Breakdown voltage)를 서로 다르게 설정할 수도 있다. 이를 통해 외부로 부터 유입된 ESD 특성에 따라 제 3 내지 제 5 다이오드 중 일부의 다이오드만이 항복 현상을 통해 ESD를 방전시킬 수 있다.
하기에서는, 이와 같은 ESD 보호 칩(100)의 동작을 설명한다.
먼저, 시스템 외부에서 전원 전압(Vdd) 이상의 고전압의 정전기(즉, + 차지(charge))가 커넥터를 통해 ESD 보호 칩(100)의 입력 내부 단자(120)로 유입되는 경우를 살펴보면 다음과 같다. 유입된 ESD 전하는 제 1 방전 소자(111)의 제 2 다 이오드(D2)와 제 2 방전 소자(112)의 제 6 다이오드(D6)에 의해 분산되어 전원 접속 내부 단자(130)로 이동하게 된다. 여기서, 제 1 방전 소자(111)의 제 1 저항(R1)과 제 2 방전 소자(112)의 제 2 저항(R2)에 의해 유입된 ESD 전하는 전압 강하가 발생한다. 이를 통해 유입된 ESD의 피크 전압을 감소시킬 수 있다.
이때, 전원 접속 내부 단자(130)로 이동된 전하 중 제 3 내지 제 5 방전 다이오드(D3, D4, D5)의 항복 전압 이상의 전압을 가지는 전하는 제 3 내지 제 5 방전 다이오드(D3, D4, D5)에 의해 접지 레일로 전하가 배출된다. 그리고, 나머지 전하는 전원 접속 내부 단자(130)를 통해 전원 레일을 통해 배출된다. 여기서, 본 실시예에서는 유입된 ESD 전하가 제 1 저항(R1)과 제 2 다이오드(D2) 그리고, 제 2 저항(R2)과 제 6 다이오드(D6)에 의해 분산되어 전원 접속 내부 단자(130)로 제공되고, 전원 접속 내부 단자(130)에 제공된 전하가 다시 제 3 내지 제 5 방전 다이오드(D3, D4, D5)에 의해 분산되어 배출된다. 이를 통해 다수의 방전 소자가 방전 다이오드를 공유할 수 있어 ESD 전하를 효과적으로 방전시킬 수 있을 뿐 아니라 소자의 사이즈도 줄일 수 있다. 또한, ESD 피크 전압을 나출 수도 있다.
또한, 상기와 같이 다수의 방전 다이오드를 공유함으로 인해 ESD 전류가 빠져나갈 통로가 많아져 정전기 방전 효과가 상승하게 된다. 여기서, 방전 다이오드의 개수는 한정되지 않고, 다양할 수 있다.
또한, 반대로 시스템 외부에서 접지 전압(Vgnd) 이하의 기저 전압의 정전기(즉, - 차지(charge))가 커넥터를 통해 ESD 보호 칩(100)의 입력 내부 단자(120)로 유입되는 경우는 다음과 같다. 기저 전압이 입력 내부 단자(120)에 제공되면 제 1 방전 소자(111)의 제 1 다이오드(D1)와 제 2 방전 소자(112)의 제 7 다이오드(D7)가 각기 순방향 다이오드로 동작한다. 이를 통해 접지 레일에서 전하를 입력 내부 단자(120)로 보충하게 된다. 따라서, 기저 전압의 정전기가 커넥터를 통해 유입되는 경우 내부 칩 내측으로는 접지 전압이 제공되게 된다. 이는 기저 전압 정전기가 접지 레일로 방전됨을 의미한다.
이와 같이 본 실시예의 ESD 보호 칩(100)은 내부 칩으로 제공되는 신호(즉, 전압)를 전원 전압과 접지 전압 범위 내로 제한할 수 있다.
또한, 본 실시예의 ESD 보호 칩(100)은 상술한 설명에 한정되지 않고, 다양한 변형이 가능하다.
먼저, 도 3의 변형예에서와 같이 제 1 및 제 2 방전 소자(111, 112)의 구성중 전원 접속 내부 단자(130)와 입력 내부 단자(120) 사이에서 직렬 연결된 저항과 다이오드를 복수개 구비하고, 이 직렬 연결된 소자들이 서로 병렬 연결될 수 있다. 이를 통해 입력 내부 단자(120)로 유입되는 ESD 피크 전압을 더욱 낮출 수 있다. 그리고, 고전압 정전기의 방전 루트를 더욱 넓힐 수 있다.
즉, 제 1 방전 소자(111)는 접속 내부 단자(130)와 입력 내부 단자(120) 사이에 직렬 접속된 제 2 다이오드(D2)와 제 1 저항(R1) 그리고, 제 9 다이오드(D9)와 제 3 저항(R3)을 구비한다. 그리고, 직렬 접속된 제 2 다이오드(D2) 및 제 1 저항(R1)과 직렬 접속된 제 9 다이오드(D9) 및 제 3 저항(R3)이 접속 내부 단자(130)와 입력 내부 단자(120) 사이에서 서로 병렬 접속된다. 물론 제 2 방전 소자(112) 또한, 상기 제 9 다이오드(D9)에 대응하는 제 10 다이오드(10)을 포함하고, 제 3 저항(R3)에 대응하는 제 4 저항(R4)를 구비한다.
또한, 도 3의 변형예에서와 같이 제 3 내지 제 5 방전 다이오드(D3, D4, D5)를 하나의 제 8 방전 다이오드(D8)로 통합할 수 있다. 이를 통해 제 1 및 제 2 방전 소자(111, 112)가 하나의 방전 다이오드를 공유하도록 할 수 있다. 이로 인해 더 작은 사이즈의 소자의 제작이 가능하고, ESD 보호 칩의 전체 커패시턴스를 줄일 수 있게 된다.
이어서, 도 4의 변형예에서와 같이 제 1 및 제 2 방전 소자(111, 112)에 제공된 ESD 전하가 접지 레일로만 방전되도록 할 수 있다. 이를 통해 전원 접속 내부 단자(130)를 형성하지 않고, 제 1 및 제 2 방전 소자(111, 112) 그리고, 제 3 내지 제 5 방전 다이오드(D3, D4, D5)를 연결하는 연결 노드(N1)만을 형성할 수 있다.
따라서, 상기 제 1 및 제 2 방전 소자(111, 112)는 외부의 ESD를 연결 노드(N1)와 접지 레일로 배출한다. 그리고, 이 연결 노드(N1)에 접속된 제 3 내지 제 5 방전 다이오드(D3, D4, D5)에 의해 연결 노드(N1)에 제공된 ESD 전하는 접지 레일로 배출된다. 이를 통해 내부 단자를 생략할 수 있어 소자를 단순화시킬 수 있다.
또한, 도 5의 변형예에서와 같이 ESD 보호 칩(100) 내에는 각기 서로 다른 입력 단에 접속된 제 1 및 제 2 칩 회로(101, 102)를 구비한다. 이를 통해 본 변형예의 ESD 보호 칩(100)은 다수의 커넥터와 다수 전원을 사용하는 내부 칩을 ESD로부터 보호할 수 있다. 여기서, 상기 제 1 및 제 2 칩 회로(101, 102) 각각의 내부 구조는 상술한 실시예와 변형예의 설명과 동일할 수 있음으로 생략한다.
또한, 도 6의 변형예에서와 같이 다수의 루트가 아닌 하나의 루트를 통해 외부 정전기를 방전시킬 수도 있다. 즉, 도 6의 변형예에서와 같이 ESD 보호 칩(100) 내에 입력 내부 단자(120), 전원 접속 내부 단자(130) 그리고, 접지 접속 내부 단자(140)에 접속된 하나의 방전 소자(111, 112)가 위치하고, 전원 접속 내부 단자(130)와 접지 접속 내부 단자(140) 사이에서 상기 방전 소자(111, 112)에 대하여 병렬 접속된 제 3 및 제 4 방전 다이오드(D3, D4)를 구비할 수도 있다. 이를 통해 소자를 단순화 할 수 있고, 소자 사이즈를 줄일 수 있다.
상술한 설명에서는 방전 소자(111, 112)의 제 2 다이오드(D2) 및 제 6 다이오드(D6) 전에 저항이 위치함에 관해 설명하였다. 하지만, 이에 한정되지 않고, 저항이 제 1 다이오드(D1) 및 제 7 다이오드(D7)의 전단 또는 후단에 설치될 수도 있다.
본 발명은 상술한 실시예에 한정되지 않고, 다양한 예시가 가능하다. 예를 들어 방전 소자의 제 1 다이오드을 복수개로 분리하고, 이들 간을 저항으로 연결할 수 있다. 이를 통해 기저 전압의 방전을 효과적으로 수행할 수 있고, 제 2 다이오드에 ESD가 인가되기 위해서는 저항을 거쳐야 함으로 ESD의 피크 전압이 낮아 질 수 있다.
하기에서는 본 발명의 제 2 실시예에 따른 정전기 방전 보호 소자를 설명한다. 후술되는 설명중 상술한 제 1 실시예와 중복되는 설명은 생략한다. 제 2 실시예의 기술 중 적어도 일부가 상기 제 1 실시예에 적용될 수 있다.
도 7은 본 발명의 제 2 실시예에 따른 정전기 방전 보호 소자의 단면도이고, 도 8은 제 2 실시예에 따른 정전기 방전 보호 소자의 회로도이다. 도 9 및 도 10은 제 2 실시예의 변형예에 따른 정전기 방전 보호 소자의 회로도이다.
도 7 및 도 8에 도시된 바와 같이 본 실시예에 따른 정전기 방전 보호 소자는 ESD 보호 칩(1000)과 ESD 보호 칩(1000)을 봉지하는 패키지(2000)를 구비한다.
여기서, 패키지(2000)는 ESD 보호 칩(1000)을 수납하는 수납 공간을 갖는 패키지 몸체(2100)와, 패키지 몸체(2100) 외측으로 돌출된 입력 외부 단자(2200)와 전원 접속 외부 단자(2300) 그리고, 패키지 몸체(2100)의 수납 공간의 바닥면에서 패키지 몸체(2100) 외측으로 돌출된 접지 접속용 외부 단자(2400)를 구비한다.
상기 ESD 보호 칩(1000)은 ESD 보호 회로 몸체(1100)와, ESD 보호 회로 몸체(1100)의 상부면에 형성된 입력 내부 단자(1200)와 전원 접속 내부 단자(1300) 그리고, 상기 ESD 보호 회로 몸체(1100)의 바닥면에 형성된 접지 접속 내부 단자(1400)를 구비한다.
입력 내부 단자(1200)는 입력 외부 단자(2200)에 접속되고, 전원 접속 내부 단자(1300)는 전원 접속 외부 단자(2300)에 접속되며, 접지 접속 내부 단자(1400)는 접지 접속 내부 단자(2400)에 접속된다. 도 1에 도시된 바와 같이 상기 입력 외부 단자(2200)와 전원 접속 외부 단자(2300)는 와이어를 통해 입력 내부 단자(1200)와 접지 접속 내부 단자(1300)에 접속된다.
이를 통해 커넥터로 부터 유입된 ESD를 효과적으로 제거하여 ESD에 의한 내부 칩의 손상을 방지할 수 있다.
이러한 정전기 방전 보호 기능을 수행하는 ESD 보호 회로 몸체(1100)는 도 2 에 도시된 바와 같이 입력 내부 단자(1200), 전원 접속 내부 단자(1300) 및 접지 접속 내부 단자(1400)에 접속되어, 입력 내부 단자(1200)로 인가된 ESD를 전원 접속 내부 단자(1300) 및 접지 접속 내부 단자(1400) 중 적어도 어느 한 단자로 방전하는 다수의 방전 소자(1110, 1120)를 구비한다. 그리고, 전원 접속 내부 단자(1300)와 접지 접속 내부 단자(1400) 사이에서 상기 다수의 방전 소자(1110, 1120)에 병렬 접속된 적어도 하나의 방전 다이오드(D3, D4, D5)를 구비한다.
본 실시예에서는 2개의 방전 소자 즉, 제 1 및 제 2 방전 소자(1110, 1120)를 구비한다. 그리고, 이 두개의 방전 소자(1110, 1120)가 상기 방전 다이오드(D3, D4, D5)를 공유한다.
이러한 방전 소자(1110, 1120)는 입력 내부 단자(1200)와 방전 노드 사이에 직렬 접속된 다수의 저항과, 저항들의 일 단자와 접지 접속 내부 단자(1400) 사이에 접속된 다수의 다이오드와, 상기 방전 노드와 전원 접속 내부 단자(1300) 사이에 접속된 다이오드를 포함한다.
제 1 방전 소자(1110)는 앞서 설명한 것과 도 8에 도시된 바와 같이 입력 내부 단자(1200), 전원 접속 내부 단자(1300) 및 접지 접속 내부 단자(1400)에 접속된다. 이러한 제 1 방전 소자(1110)의 구성을 도 8에 도시된 회로도를 중심으로 설명한다. 제 1 방전 소자(1110)는 입력 내부 단자(1200)와 접지 접속 내부 단자(1400) 사이에 접속된 제 1-1 다이오드(D1-1)와, 입력 내부 단자(1200)와 제 1 방전 노드(Q1-a) 사이에 접속된 제 1-1 저항(R1-1)과, 제 1 방전 노드(Q1-a)와 접지 접속 내부 단자(1400) 사이에 접속된 제 1-2 다이오드(D1-2)와, 제 1 방전 노 드(Q1-a)와 제 2 방전 노드(Q2-a) 사이에 접속된 제 1-2 저항(R1-2)과, 제 2 방전 노드(Q2-a)와 접지 접속 내부 단자(1400) 사이에 접속된 제 1-3 다이오드(D1-3) 그리고, 제 2 방전 노드(Q2-a)와 전원 접속 내부 단자(1300) 사이에 접속된 제 2 다이오드(D2)를 구비한다.
여기서, 제 1-1 다이오드(D1-1), 제 1-2 다이오드(D1-2) 및 제 1-3 다이오드(D1-3)는 각기 입력 내부 단자(1200), 제 1 방전 노드(Q1-a) 및 제 2 방전 노드(Q2-a)에 접지 전압(Vgnd) 이하의 기저 전압의 정전기가 유입되는 경우 이를 접지 접속 내부 단자(1400)로 방전시킨다. 본 실시예에서와 같이 기저 전압의 정전기를 방전하기 위한 다이오드를 분리함으로 인해 다양한 레벨의 기저 전압의 정전기를 효과적으로 방전시킬 수 있다.
그리고, 제 2 다이오드(D2)는 입력 내부 단자(1200)에 전원 전압(Vdd) 이상의 고전압 정전기가 유입되는 경우, 이를 전원 접속 내부 단자(1300) 및 접지 접속 내부 단자(1400)로 방전시킨다.
이때, 제 1-1 저항(R1-1)과 제 1-2 저항(R1-2)은 입력 내부 단자(1200)로 유입된 ESD의 피크 전압을 감소시키는 역할을 한다. 이를 통해 제 1-2 다이오드(D1-2) 및 제 1-3 다이오드(D1-3) 그리고, 제 2 다이오드(D2)로 제공되는 ESD 피크 전압을 낮출 수 있다. 여기서, 제 1-1 저항(R1-1)과 제 1-2 저항(R1-2)은 입력 내부 단자(1200) 사이에서 직렬 접속된다.
이와 같이 제 1-1 저항(R1-1)과 제 1-2 저항(R1-2)에 의해 ESD의 피크 전압이 감소함으로 인해 상기 제 1-1 다이오드(D1-1), 제 1-2 다이오드(D1-2) 및 제 1- 3 다이오드(D1-3)는 각기 다른 항복 전압을 갖는 것이 효과적이다. 이때, 제 1-1 다이오드(D1-1)의 항복 전압이 가장크고, 제 1-3 다이오드(D1-3)의 항복 전압이 가장 낮은 것이 효과적이다.
양 전위(+ bias)의 ESD 전압은 제 1-1 다이오드(D1-1) 내지 제 1-3 다이오드(D1-3)의 항복전압보다 높으므로 일부 입력전류는 제 1-1 다이오드(D1-1) 내지 제 1-3 다이오드(D1-3)의 역방향 전류로 방전된다. 그리고, 제 1-1 저항(R1-1) 내지 제 1-2 저항(R1-2)의 저항에 의해 ESD 피크 전압이 낮아진다. 이와 같이 누설된 전류와 낮아진 피크전압으로 인해, ESD 전압과 전류가 순방향 다이오드(즉, 제 2 다이오드(D2))를 통해 전원 접속 내부 단자(1300)로 방전되기에 앞서 크게 낮아지게 된다. 따라서, 제 2 다이오드(D2)에 인가되는 ESD 전압 및 전류 스트레스가 크게 낮아지게 된다. 따라서, 적은 접합(junction) 면적의 제 2 다이오드(D2)로도 충분한 ESD 내성을 지닐 수 있가. 제 2 다이오드(D2)의 크기를 작게할 수 있으므로 제 1 방전 소자의 내부 정전용량(internal capacitance)를 작게 만들 수 있다.
물론 제 2 방전 소자(1120)는 제 1 방전 소자(1110)와 동일 구성으로 제작된다.
또한, 본 실시예은 상술한 설명에 한정되지 않고, 다양한 변형이 가능하다.
먼저, 도 9에 도시된 변형예에서와 같이 제 1 방전 노드(Q1-a)와 전원 접속 내부 단자(1300) 사이에 제 2 다이오드(D2)가 접속될 수 있다.
앞선 실시예에서는 입력 내부 단자(1200)에 인가된 ESD가 제 1-1 저항(R1-1)과 제 1-2 저항(R1-2)들에 의해 그 피크 전압이 강하된 다음 제 2 다이오드(D2)에 제공된다. 하지만, 본 변형예에서와 같은 연결을 통해 입력 내부 단자(1200)에 인가된 ESD가 제 1-1 저항(R1-1) 또는 제 1-2 저항(R1-2)에 의해 그 피크 전압이 강하된 다음 제 2 다이오드(D2)에 제공될 수 있다. 이를 통해 ESD 칩의 처리 속도를 높일 수 있다.
또한, 도 10에 도시된 변형예에서와 같이 단일 루트를 통해 외부 ESD를 방전시킬 수 있다. 본 변형예에서는 입력 내부 단자(1200)와 제 2 방전 노드(Q2-a) 사이에 제 1-1 저항(R1-1)과 제 1-2 저항(R1-2)이 직렬 연결된다. 그리고, 제 2 방전 노드(Q2-a)와 전원 접속 내부 단자(1300)사이에 제 2 다이오드(D2)가 접속된다. 이를 통해 입력 내부 단자(1200)로 유입된 고전압의 ESD는 제 1-1 저항(R1-1)과 제 1-2 저항(R1-2) 그리고, 제 2 다이오드(D2)에 의해 전원 접속 내부 단자(1300)에 인가된다. 그리고, 전원 접속 내부 단자(1300)에 인가된 ESD는 제 3 및 제 4 방전 다이오드(D3, D4)에 의해 접지 접속 내부 단자(1400)로 방전된다. 물론 기전 전압의 ESD는 입력 내부 단자(1200)에 접속된 제 1-1 다이오드(D1-1)에 의해 1차 방전되고, 제 1-1 저항(R1-1)에 의해 전압 강하된다. 이어서, 다시 제 1-2 다이오드(D1-2)에 의해 2차 방전되고, 제 1-2 저항(R1-2)에 의해 전압 강하된다. 이후 제 1-3 다이오드(D1-3)에 의해 3차 방전될 수 있다.
그리고, 본 실시예에서는 각각의 방전 소자 그리고, 다이오드들이 공통된 내부 단자에 접속됨을 설명하였다. 하지만, 본 실시예의 ESD 보호 칩은 이에 한정되지 않고, 방전 소자와 다이오드들이 별도의 내부 단자에 각기 접속될 수 있다. 그리고, 이러한 다수의 내부 단자 중 공통의 레일에 접속되는 단자들은 외부 단자에 의해 서로 연결될 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 정전기 방전 보호 소자의 단면도.
도 2는 본 발명의 제 1 실시예에 따른 정전기 방전 보호 소자의 회로도.
도 3 내지 도 6은 제 1 실시예의 변형예에 따른 정전기 방전 보호 소자의 회로도.
도 7은 본 발명의 제 2 실시예에 따른 정전기 방전 보호 소자의 단면도.
도 8은 제 2 실시예에 따른 정전기 방전 보호 소자의 회로도.
도 9 및 도 10은 제 2 실시예의 변형예에 따른 정전기 방전 보호 소자의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100, 1000 : ESD 보호 칩 110, 1100 : ESD 보호 회로 몸체
111, 112, 113, 114, 1110, 1120 : 방전 소자
120, 1200 : 입력 내부 단자 130, 1300 : 전원 접속 내부 단자
140, 1400 : 접지 접속 내부 단자 200, 2000 : 패키지
Claims (9)
- 제 1 내부 단자로 인가된 ESD 전하를 제 2 및 제 3 내부 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자; 및상기 방전 소자에 의해 상기 제 2 내부 단자로 인가된 ESD 전하의 적어도 일부를 상기 제 3 내부 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되,상기 방전 소자는,상기 제 1 내부 단자와 상기 제 3 내부 단자 사이에 접속된 제 1 다이오드; 및상기 제 1 내부 단자와 상기 제 2 내부 단자 사이에 직렬 접속된 제 2 다이오드 및 저항을 포함하는 정전기 방전 보호 소자.
- 청구항 1에 있어서,상기 방전 소자는 상기 제 1 내부 단자와 상기 제 2 내부 단자 사이에 직렬 접속된 상기 제 2 다이오드와 제 1 저항을 복수개 포함하고, 이들이 상기 제 1 내부 단자와 상기 제 2 내부 단자 사이에서 서로 병렬 접속된 정전기 방전 보호 소자.
- 청구항 1에 있어서,상기 제 2 내부 단자는 제 1 전원 레일에 접속되고, 상기 제 3 내부 단자는 접지 레일에 접속되고,제 4 내부 단자로 인가된 ESD 전하를 제 5 및 제 3 내부 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자; 및 상기 방전 소자에 의해 상기 제 5 내부 단자로 인가된 ESD 전하의 적어도 일부를 상기 제 3 내부 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되,상기 제 5 내부 단자는 제 2 전원 레일에 접속된 정전기 방전 보호 소자.
- 입력 단자로 인가된 ESD 전하를 내부 방전 노드 및 접지 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자; 및상기 방전 소자에 의해 상기 방전 노드로 인가된 ESD 전하의 적어도 일부를 상기 접지 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되,상기 방전 소자는,상기 입력 단자와 상기 접지 단자 사이에 접속된 제 1 다이오드; 및상기 입력 단자와 상기 내부 방전 노드 사이에 직렬 접속된 제 2 다이오드 및 저항을 포함하는 정전기 방전 보호 소자.
- 청구항 4에 있어서,상기 방전 소자는 상기 입력 단자와 상기 내부 방전 노드 사이에 직렬 접속된 상기 제 2 다이오드와 저항을 복수개 포함하고, 이들이 상기 입력 단자와 상기 내부 방전 노드 사이에서 서로 병렬 접속된 정전기 방전 보호 소자.
- 제 1 내부 단자로 인가된 ESD 전하를 제 2 및 제 3 내부 단자 중 적어도 어느 하나의 단자로 인가하는 적어도 하나의 방전 소자; 및상기 방전 소자에 의해 상기 제 2 내부 단자로 인가된 ESD 전하의 적어도 일부를 상기 제 3 내부 단자로 배출하는 적어도 하나의 방전 다이오드를 구비하는 적어도 하나의 ESD 칩을 포함하되,상기 방전 소자는,상기 제 1 내부 단자와 방전 노드 사이에 직렬 접속된 적어도 하나의 저항;상기 저항의 일 단자와 제 3 내부 단자 사이에 접속된 적어도 하나의 제 1 다이오드; 및상기 방전 노드와 상기 제 2 내부 단자 사이에 접속된 제 2 다이오드를 포함하는 정전기 방전 보호 소자.
- 청구항 6에 있어서, 상기 방전 소자는,상기 제 1 내부 단자와 제 3 내부 단자 사이에 접속된 제 1-1 다이오드;상기 제 1 내부 단자와 제 1 방전 노드 사이에 접속된 제 1 저항;상기 제 1 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-2 다이오드;상기 제 1 방전 노드와 제 2 방전 노드 사이에 접속된 제 2 저항;상기 제 2 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-3 다이오드; 및상기 제 2 방전 노드와 상기 제 2 내부 단자 사이에 접속된 상기 제 2 다이오드를 포함하는 정전기 방전 보호 소자.
- 청구항 6에 있어서, 상기 방전 소자는,상기 제 1 내부 단자와 제 3 내부 단자 사이에 접속된 제 1-1 다이오드;상기 제 1 내부 단자와 제 1 방전 노드 사이에 접속된 제 1 저항;상기 제 1 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-2 다이오드;상기 제 1 방전 노드와 제 2 방전 노드 사이에 접속된 제 2 저항;상기 제 2 방전 노드와 상기 제 3 내부 단자 사이에 접속된 제 1-3 다이오드; 및상기 제 1 방전 노드와 상기 제 2 내부 단자 사이에 접속된 상기 제 2 다이오드를 포함하는 정전기 방전 보호 소자.
- 청구항 7 또는 청구항 8에 있어서,상기 제 2 내부 단자는 전원 레일에 접속되고, 상기 제 3 내부 단자는 접지 레일에 접속되고, 상기 제 2 방전 노드가 상기 제 1 내부 단자에 접속된 정전기 방전 보호 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070346A KR101031878B1 (ko) | 2009-07-31 | 2009-07-31 | 정전기 방전 보호 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070346A KR101031878B1 (ko) | 2009-07-31 | 2009-07-31 | 정전기 방전 보호 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110012570A KR20110012570A (ko) | 2011-02-09 |
| KR101031878B1 true KR101031878B1 (ko) | 2011-05-02 |
Family
ID=43772476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090070346A KR101031878B1 (ko) | 2009-07-31 | 2009-07-31 | 정전기 방전 보호 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101031878B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101975569B1 (ko) | 2012-10-15 | 2019-05-08 | 삼성디스플레이 주식회사 | 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치 |
| WO2024005342A1 (ko) * | 2022-06-30 | 2024-01-04 | 삼성전자 주식회사 | 정전기 방전 보호 회로 및 이를 포함하는 전자 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208639A (ja) | 1999-01-08 | 2000-07-28 | Fuji Electric Co Ltd | 半導体装置 |
| KR20080076517A (ko) * | 2007-02-16 | 2008-08-20 | 매그나칩 반도체 유한회사 | 정전기 방지 회로를 포함하는 반도체 소자 |
| JP2008227369A (ja) | 2007-03-15 | 2008-09-25 | Asahi Kasei Electronics Co Ltd | 静電破壊保護回路 |
-
2009
- 2009-07-31 KR KR1020090070346A patent/KR101031878B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208639A (ja) | 1999-01-08 | 2000-07-28 | Fuji Electric Co Ltd | 半導体装置 |
| KR20080076517A (ko) * | 2007-02-16 | 2008-08-20 | 매그나칩 반도체 유한회사 | 정전기 방지 회로를 포함하는 반도체 소자 |
| JP2008227369A (ja) | 2007-03-15 | 2008-09-25 | Asahi Kasei Electronics Co Ltd | 静電破壊保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110012570A (ko) | 2011-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10903204B2 (en) | Lateral transient voltage suppressor device | |
| US20060250731A1 (en) | System and method for electrostatic discharge protection in an electronic circuit | |
| CN103378071B (zh) | 用于静电放电电路的方法及装置 | |
| CN112216690B (zh) | 具有低寄生电容的静电放电保护结构及其静电放电保护电路 | |
| US7561390B2 (en) | Protection circuit in semiconductor circuit device comprising a plurality of chips | |
| CN101689543B (zh) | 集成电路、电子器件及其esd保护 | |
| TWI615938B (zh) | 靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法 | |
| CN103378091A (zh) | 提供多个保护级别的esd保护电路 | |
| KR101031878B1 (ko) | 정전기 방전 보호 소자 | |
| US8680621B2 (en) | Integrated circuit, electronic device and ESD protection therefor | |
| US10868421B2 (en) | On-chip multiple-stage electrical overstress (EOS) protection device | |
| CN105514103B (zh) | 静电放电保护器件 | |
| EP2535934A1 (en) | Semiconductor device | |
| KR20130130849A (ko) | 반도체 다이 코어 영역 내 ｒ－ｃ 클램핑 회로의 분산된 빌딩 블록들 | |
| JP2008147376A (ja) | 半導体装置 | |
| CN107293539B (zh) | 具有可调节的触发阈值的静电放电保护装置 | |
| CN212277198U (zh) | 集成电路 | |
| KR20100104387A (ko) | 정전기 방전 보호 소자 | |
| US10361186B1 (en) | Suppression of parasitic discharge path in an electrical circuit | |
| US7907381B2 (en) | Protection circuit for a subscriber line interface circuit | |
| KR101679347B1 (ko) | 반도체 장치 | |
| US11757281B2 (en) | Electrostatic discharge protection device with integrated series resistors | |
| KR20100104333A (ko) | 정전기 방전 보호 소자 | |
| CN113746077A (zh) | 一种浪涌保护电路 | |
| CN116565820A (zh) | 一种防静电保护电路及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150417 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |