KR20140043626A - 전지 보호 회로 및 전지 보호 장치 및 전지 팩 - Google Patents

전지 보호 회로 및 전지 보호 장치 및 전지 팩 Download PDF

Info

Publication number
KR20140043626A
KR20140043626A KR1020120109688A KR20120109688A KR20140043626A KR 20140043626 A KR20140043626 A KR 20140043626A KR 1020120109688 A KR1020120109688 A KR 1020120109688A KR 20120109688 A KR20120109688 A KR 20120109688A KR 20140043626 A KR20140043626 A KR 20140043626A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
cell
signal
secondary battery
Prior art date
Application number
KR1020120109688A
Other languages
English (en)
Other versions
KR101892950B1 (ko
Inventor
다이스케 키무라
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Priority to KR1020120109688A priority Critical patent/KR101892950B1/ko
Publication of KR20140043626A publication Critical patent/KR20140043626A/ko
Application granted granted Critical
Publication of KR101892950B1 publication Critical patent/KR101892950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Abstract

과방전 상태와 과충전 상태에서의 이차전지의 충전을 금지할 수 있고, 또한 디바이스 사이즈를 작게 할 수 있는 전지 보호 회로를 제공하는 것.
복수의 셀(200H, 200L)을 가지는 이차전지를 보호하는 전지 보호 회로로서, 각 셀의 셀 전압으로부터 셀 전압마다 생성한 기준 전압(VREFH, VREFL)을 출력하는 기준 전원(41H, 41L)과, 셀 전압의 어느 하나가 제1 소정값을 넘을 때 충전을 금지하는 신호를 출력하는 논리합 회로(44)와, 기준 전압(VREFH, VREFL)의 어느 하나가 제2 소정값 미만일 때 충전을 금지하는 신호를 출력하는 부정 논리곱 회로(45)와, 논리합 회로(44)의 출력과 부정 논리곱 회로(45)의 출력의 논리합에 기초하여, 이차전지의 충전의 허가 여부를 제어하는 제어 회로(46)를 구비하는 전지 보호 회로.

Description

전지 보호 회로 및 전지 보호 장치 및 전지 팩{BATTERY PROTECTION CIRCUIT AND BATTERY PROTECTION APPARATUS AND BATTERY PACK}
본 발명은 복수의 셀을 가지는 이차전지를 보호하는 전지 보호 회로 및 전지 보호 장치에 관한 것이다. 또, 이 전지 보호 장치를 내장하는 전지 팩에 관한 것이다.
종래 기술로서, 이차전지의 충전을 금지하는 기능을 구비하는 전원 장치가 알려져 있다(예를 들면, 특허문헌 1을 참조). 도 9는 특허문헌 1의 도 10에 나타내는 전원 장치의 회로 블록도이다. 이 전원 장치는 직렬 접속된 이차전지(101, 115)의 각각의 전지 전압을 MOS 트랜지스터의 역치 전압을 이용하여 감시하는 것이다. 논리합 발생 회로(120)는 이차전지(101)의 전지 전압이 P채널 MOS 트랜지스터(116)의 역치 전압 이하인 경우 또는 이차전지(115)의 전지 전압이 N채널 MOS 트랜지스터(118)의 역치 전압 이하인 경우, 이차전지(101 또는 115)가 「과방전 상태」인 것으로 하여, P채널 MOS 트랜지스터(504)를 오프로 한다. 이것에 의해, FET-B(111)가 오프가 되기 때문에, 충전기(108)로부터 이차전지(101, 115)로의 충전 전류가 차단된다.
한편, 충방전 제어 회로(102)는 이차전지(101과 115)의 직렬 회로의 양단 전압을 감시하고, 그 양단 전압이 「과충전 상태」일 때에는 N채널 MOS 트랜지스터(505)를 온으로 한다. 이것에 의해, 상기와 마찬가지로, FET-B(111)가 오프가 되기 때문에, 충전기(108)로부터 이차전지(101, 115)로의 충전 전류가 차단된다.
일본 공개특허공보 평10-225007호
그러나, 도 9의 회로에서는 트랜지스터(116, 118)의 게이트가 이차전지(101, 115)와의 접속 단자에 직접 접속되어 있으므로, 정전기 내량이 취약하다. 따라서, 정전기 내량을 향상시키기 위해서, 게이트 면적의 확대 등, 디바이스 사이즈를 크게 해야한다. 또, 이차전지(101, 115)의 충전을 금지하기 위한 출력단 회로가 과방전 상태일 때에 사용하는 트랜지스터(504)와 과충전 상태일 때에 사용하는 트랜지스터(505)의 2개 존재하기 때문에, 디바이스 사이즈가 커져버린다.
그래서, 본 발명은 과방전 상태와 과충전 상태에서의 이차전지의 충전을 금지할 수 있고, 또한 디바이스 사이즈를 작게 할 수 있는 전지 보호 회로 및 전지 보호 장치의 제공을 목적으로 한다. 또, 이 전지 보호 장치를 내장하는 전지 팩의 제공을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 따른 전지 보호 회로는,
복수의 셀을 가지는 이차전지를 보호하는 전지 보호 회로로서,
상기 복수의 셀의 셀 전압으로부터 셀 전압마다 생성한 기준 전압을 출력하는 기준 전원과,
상기 셀 전압의 어느 하나가 제1 소정값을 넘을 때 충전을 금지하는 신호를 출력하고, 상기 셀 전압의 모두가 상기 제1 소정값을 넘지 않을 때 충전을 허가하는 신호를 출력하는 제1 판정 회로와,
상기 기준 전압의 어느 하나가 제2 소정값 미만일 때 충전을 금지하는 신호를 출력하고, 상기 기준 전압의 모두가 상기 제2 소정값 미만이 아닐 때 충전을 허가하는 신호를 출력하는 제2 판정 회로와,
상기 제1 판정 회로의 출력과 상기 제2 판정 회로의 출력의 논리합에 기초하여, 상기 이차전지의 충전의 허가 여부를 제어하는 제어 회로를 구비하는 것을 특징으로 하는 것이다.
또, 상기 목적을 달성하기 위해서, 본 발명에 따른 전지 보호 장치는,
복수의 셀을 가지는 이차전지를 보호하는 전지 보호 장치로서,
상기 복수의 셀의 셀 전압으로부터 셀 전압마다 생성한 기준 전압을 출력하는 기준 전원과,
상기 셀 전압의 어느 하나가 제1 소정값을 넘을 때 충전을 금지하는 신호를 출력하고, 상기 셀 전압의 모두가 상기 제1 소정값을 넘지 않을 때 충전을 허가하는 신호를 출력하는 제1 판정 회로와,
상기 기준 전압의 어느 하나가 제2 소정값 미만일 때 충전을 금지하는 신호를 출력하고, 상기 기준 전압의 모두가 상기 제2 소정값 미만이 아닐 때 충전을 허가하는 신호를 출력하는 제2 판정 회로와,
상기 이차전지의 충전의 허가 여부를 제어하는 충전 제어 트랜지스터와,
상기 제1 판정 회로의 출력과 상기 제2 판정 회로의 출력의 논리합에 기초하여, 상기 충전 제어 트랜지스터를 제어하는 제어 회로를 구비하는 것을 특징으로 하는 것이다.
또, 상기 목적을 달성하기 위해서, 본 발명에 따른 전지 팩은 이 전지 보호 장치와 상기 이차전지를 내장하는 것이다.
본 발명에 의하면, 과방전 상태와 과충전 상태에서의 이차전지의 충전을 금지할 수 있고, 또한 디바이스 사이즈를 작게 할 수 있다.
도 1은 본 발명의 일 실시형태인 보호 IC(90), 보호 모듈 회로(80) 및 전지 팩(100)의 구성도이다.
도 2는 보호 IC(90)의 상세한 블록도이다.
도 3은 H셀측 기준 전원(41H)과 L셀측 기준 전원(41L)의 회로도이다.
도 4는 H셀측 과충전 검출 회로(42H)와 L셀측 과충전 검출 회로(42L)의 회로도이다.
도 5는 H셀측 기준 전원 상승 검출 회로(43H)의 회로도이다.
도 6은 L셀측 기준 전원 상승 검출 회로(43L)의 회로도이다.
도 7은 바이어스원 회로(52)의 회로도이다.
도 8은 레벨 시프트 회로(48)의 회로도이다.
도 9는 특허문헌 1의 도 10에 나타내는 전원 장치의 회로 블록도이다.
이하, 도면을 참조하면서 본 발명을 실시하기 위한 형태의 설명을 행한다. 도 1은 본 발명의 일 실시형태인 보호 IC(90), 보호 모듈 회로(80) 및 전지 팩(100)의 구성도이다. 전지 팩(100)은 리튬 이온 전지나 니켈 수소 전지 등의 이차전지(200)를 보호하는 전지 보호 장치인 보호 모듈 회로(80)를 이차전지(200)와 함께 내장한다. 보호 모듈 회로(80)는 외부 부하(300) 및/또는 충전기(400)가 접속될 수 있는 입출력 단자(5, 6)와 이차전지(200)의 양극이 접속될 수 있는 단자(3, 4) 사이의 전원 경로(9(9a, 9b))의 도통/차단을 전환하는 FET(1, 2)와, FET(1, 2)의 전환 동작을 제어하는 보호 IC(90)를 구비한다. 입출력 단자(5, 6)는 이차전지(200)로부터 외부 부하(300)에 급전하기 위한 급전 단자이다. 이차전지(200)는 2개의 셀(200H)과 셀(200L)이 직렬로 접속된 구성을 가진다.
전지 팩(100)은 외부 부하(300)에 내장되거나, 외부 부착되거나 한다. 외부 부하(300)는 예를 들면 사람이 휴대 가능한 전자기기나 전기기기이다. 그 구체예로서 음악이나 비디오 등의 플레이어, 헤드셋, 휴대전화 등의 무선 통신 기능을 구비한 통신 단말 장치, PDA나 모바일 퍼스널컴퓨터 등의 정보 단말 장치, 카메라, 게임기 등을 들 수 있다.
FET(1, 2)는 이차전지(200)의 부극측 단자(4)와 부측 입출력 단자(6) 사이의 부측 전원 경로(9b)의 도통/차단의 전환이 가능하도록 직렬로 접속된 스위칭 소자이다. FET(1)는 전원 경로(9)를 차단하는 제1 차단 수단이며, FET(2)는 전원 경로(9)를 차단하는 제2 차단 수단이다. 보다 상세하게는 FET(1)는 전원 경로(9)를 충전 방향으로 흐르는 이차전지(200)의 충전 전류의 차단/도통을 전환 가능한 제1 전환 수단이며, FET(2)는 충방전 경로(9)를 방전 방향으로 흐르는 이차전지(200)의 방전 전류의 차단/도통을 전환 가능한 제2 전환 수단이다. 충전 제어용 FET(1)가 온 상태에서 이차전지(200)의 충전이 허가되고, 오프 상태에서 이차전지(200)의 충전이 금지된다. 또, 방전 제어용 FET(2)가 온 상태에서 이차전지(200)의 방전이 허가되고, 오프 상태에서 이차전지(200)의 방전이 금지된다.
FET(1, 2)는 예를 들면 기생 다이오드를 가지는 MOSFET다. FET(1)는 그 기생 다이오드(1a)의 순방향이 이차전지(200)의 방전 방향이 되는 방향에서 부극측 단자(4)와 부측 입출력 단자(6) 사이에 배치되고, FET(2)는 그 기생 다이오드(2a)의 순방향이 이차전지(200)의 충전 방향이 되는 방향에서 부극측 단자(4)와 부측 입출력 단자(6) 사이에 배치된다. 또한, FET(1, 2)는 콜렉터 에미터 사이에 도시하는 방향으로 다이오드가 구성된 바이폴라 트랜지스터로 치환해도 되고, IGBT 등의 반도체 소자로 치환해도 된다.
보호 IC(90)는 이차전지(200)로부터 급전되어 이차전지(200)를 보호하는 집적 회로이다. 보호 IC(90)는 예를 들면 이차전지(200)를 과충전으로부터 보호하는 동작(과충전 보호 동작), 이차전지(200)를 과방전으로부터 보호하는 보호 동작(과방전 보호 동작), 이차전지(200)를 충전하는 방향으로 과전류가 흐르는 것을 방지하는 충전 과전류 보호 동작, 이차전지(200)를 방전하는 방향으로 과전류가 흐르는 것을 방지하는 방전 과전류 보호 동작을 행한다. 이들 보호 동작은 각 보호 동작의 소정의 작동 조건이 성립한 경우에 행해진다.
보호 IC(90)는 예를 들면 이차전지(200)의 과충전 보호 동작의 작동 조건이 성립한 경우, FET(1)를 오프로 한다. 이것에 의해, FET(2)의 온 오프 상태에 관계 없이, 이차전지(200)가 과충전되는 것을 방지할 수 있다.
예를 들면, 보호 IC(90)의 검출기(21)는 보호 IC(90)의 VDD 단자와 VBL 단자 사이의 전압을 검출함으로써, 이차전지(200)를 구성하는 상측의 셀(200H)의 전지 전압(셀 전압)을 감시하고, 보호 IC(90)의 VBL 단자와 VSS 단자 사이의 전압을 검출함으로써, 이차전지(200)를 구성하는 하측의 셀(200L)의 전지 전압(셀 전압)을 감시하고 있다. VDD 단자는 정측 입출력 단자(5)와 이차전지(200)의 셀(200H)의 정극측 단자(3)와의 사이의 정측 전원 경로(9a)에, 정측 전원 경로(9a)에 접속된 저항(R1)과 부측 전원 경로(9b)에 접속된 캐패시터(C1)와의 접속점을 통하여 접속된다. VBL 단자는 셀(200H)의 부극과 셀(200L)의 정극 사이의 접속점에 접속된다. VSS 단자는 부측 전원 경로(9b)에 접속된다.
셀(200H)의 셀 전압은 VBL 단자 기준으로 검출되는 정극측 단자(3)의 단자 전압(바꾸어 말하면, VBL 단자 기준으로 검출되는 VDD 단자의 단자 전압)에 상당한다. 또, 셀(200L)의 셀 전압은 부극측 단자(4) 기준으로 검출되는 VBL 단자의 단자 전압(바꾸어 말하면, VSS 단자 기준으로 검출되는 VBL 단자의 단자 전압)에 상당한다.
검출기(21)는 소정의 과충전 검출 전압(역치 전압)을 넘는 셀 전압을 셀(200H와 200L)의 적어도 일방에 대해서 검지함으로써, 이차전지(200)의 셀(200H와 200L)의 적어도 일방의 과충전이 검출된 것으로 하여, 과충전 검출 신호를 출력한다. 과충전 검출 신호를 검지한 충전 제어용 논리 회로(25)는 소정의 지연 시간의 경과를 기다려, 보호 IC(90)의 COUT 단자로부터 "L" 레벨의 신호를 출력함으로써, 충전 제어용 FET(1)를 오프로 한다. 이것에 의해, 이차전지(200)의 셀(200H, 200L)이 과충전되는 것을 방지할 수 있다. 또한, 소정의 지연 시간은 소정의 과충전 검출 전압을 넘는 셀 전압이 검출기(21)에 의해 검출되고 나서의 시간이다.
또, 보호 IC(90)는 예를 들면 이차전지(200)의 과방전 보호 동작의 작동 조건이 성립한 경우, FET(2)를 오프로 한다. 이것에 의해, FET(1)의 온 오프 상태에 관계 없이, 이차전지(200)가 과방전되는 것을 방지할 수 있다.
예를 들면, 검출기(21)는 소정의 과방전 검출 전압(역치 전압) 미만의 셀 전압을 셀(200H와 200L)의 적어도 일방에 대해서 검지함으로써, 이차전지(200)의 셀(200H와 200L)의 적어도 일방의 과방전이 검출된 것으로 하여, 과방전 검출 신호를 출력한다. 과방전 검출 신호를 검지한 방전 제어용 논리 회로(24)는 소정의 지연 시간의 경과를 기다려, 보호 IC(90)의 DOUT 단자로부터 "L" 레벨의 신호를 출력 함으로써, 방전 제어용 FET(2)를 오프로 한다. 이것에 의해, 이차전지(200)의 셀(200H, 200L)이 과방전되는 것을 방지할 수 있다. 또한, 소정의 지연 시간은 소정의 과방전 검출 전압 미만의 셀 전압이 검출기(21)에 의해 검출되고 나서의 시간이다.
또, 보호 IC(90)는 예를 들면 이차전지(200)의 충전 과전류 보호 동작의 작동 조건이 성립한 경우, FET(1)를 오프로 한다. 이것에 의해, FET(2)의 온 오프 상태에 관계없이, 이차전지(200)를 충전하는 방향의 과전류(충전 과전류)가 흐르는 것을 방지할 수 있다.
예를 들면, 검출기(21)는 보호 IC(90)의 V- 단자와 VSS 단자 사이의 전압을 검출함으로써, 부측 입출력 단자(6)와 부극측 단자(4) 사이의 전압인 부측 단자간 전압(P-)을 감시하고 있다. V- 단자는 충전 제어용 FET(1)와 부측 입출력 단자(6) 사이의 부측 전원 경로(9b)에 있어서 부측 입출력 단자(6)에 접속된다. 또, 부측 단자간 전압(P-)은 부극측 단자(4)에 대한 부측 입출력 단자(6)의 단자 전압에 상당한다.
검출기(21)는 소정의 충전 과전류 검출 전압(역치 전압) 이하의 부측 단자간 전압(P-)을 검지함으로써, 부측 입출력 단자(6)에 흐르는 이상 전류로서 충전 과전류가 검출된 것으로 하여, 충전 과전류 검출 신호를 출력한다. 충전 과전류 검출 신호를 검지한 충전 제어용 논리 회로(25)는 소정의 지연 시간의 경과를 기다려, 보호 IC(90)의 COUT 단자로부터 "L" 레벨의 신호를 출력함으로써, 충전 제어용 FET(1)를 오프로 한다. 이것에 의해, 보호 IC(90)의 동작 모드는 전원 경로(9)에 이상 전류가 흐르는 것을 방지하는 이상 전류 방지 모드로서, 충전 제어용 FET(1)가 오프가 된 상태의 충전 과전류 방지 모드로 이행하고, 이차전지(200)에 충전 과전류가 흐르는 것을 방지할 수 있다. 또한, 소정의 지연 시간은 소정의 충전 과전류 검출 전압 이하의 부측 단자간 전압(P-)이 검출기(21)에 의해 검출되고 나서의 시간이다.
여기서, 충전 제어용 FET(1)가 적어도 온으로 되어 있는 상태에서, 이차전지(200)를 충전하는 충전 전류가 흐름으로써 부측 단자간 전압(P-)이 저하하는 것은 충전 제어용 FET(1)의 온 저항에 의한 전압 강하가 생기기 때문이다. 또, 방전 제어용 FET(2)가 온으로 되어 있으면, 방전 제어용 FET(2)의 온 저항에 의한 전압 강하분을 포함하여 부측 단자간 전압(P-)이 저하하고, 방전 제어용 FET(2)가 오프로 되어 있으면, 방전 제어용 FET(2)의 기생 다이오드(2a)에 의한 전압 강하분을 포함하여 부측 단자간 전압(P-)이 저하한다.
또, 보호 IC(90)는 예를 들면 이차전지(200)의 방전 과전류 보호 동작의 작동 조건이 성립한 경우, FET(2)를 오프로 한다. 이것에 의해, FET(1)의 온 오프 상태에 관계 없이, 이차전지(200)를 방전하는 방향의 과전류(방전 과전류)가 흐르는 것을 방지할 수 있다.
예를 들면, 검출기(21)는 소정의 방전 과전류 검출 전압(역치 전압) 이상의 부측 단자간 전압(P-)을 검지함으로써, 부측 입출력 단자(6)에 흐르는 이상 전류로서 방전 과전류가 검출된 것으로 하여, 방전 과전류 검출 신호를 출력한다. 방전 과전류 검출 신호를 검지한 방전 제어용 논리 회로(24)는 소정의 지연 시간의 경과를 기다려, 보호 IC(90)의 D0UT 단자로부터 "L" 레벨의 신호를 출력함으로써, 방전 제어용 FET(2)를 오프로 한다. 이것에 의해, 보호 IC(90)의 동작 모드는 전원 경로(9)에 이상 전류가 흐르는 것을 방지하는 이상 전류 방지 모드로서, 방전 제어용 FET(2)가 오프가 된 상태의 방전 과전류 방지 모드로 이행하고, 이차전지(200)에 방전 과전류가 흐르는 것을 방지할 수 있다. 또한, 소정의 지연 시간은 소정의 방전 과전류 검출 전압 이상의 부측 단자간 전압(P-)이 검출기(21)에 의해 검출되고 나서의 시간이다.
여기서, 방전 제어용 FET(2)가 적어도 온으로 되어 있는 상태에서, 이차전지(200)를 방전하는 방전 전류가 흐름으로써 부측 단자간 전압(P-)이 상승하는 것은 방전 제어용 FET(2)의 온 저항에 의한 전압 상승이 생기기 때문이다. 또, 충전 제어용 FET(1)가 온으로 되어 있으면, 충전 제어용 FET(1)의 온 저항에 의한 전압 상승분을 포함하여 부측 단자간 전압(P-)이 상승하고, 충전 제어용 FET(1)가 오프로 되어 있으면, 충전 제어용 FET(1)의 기생 다이오드(1a)에 의한 전압 상승분을 포함하여 부측 단자간 전압(P-)이 상승한다.
다음에 보호 IC(90) 내의 검출기(21), 방전 제어용 논리 회로(24) 및 충전 제어용 논리 회로(25)에 대해서 상세하게 설명한다. 도 2는 보호 IC(90)의 상세한 블록도이다.
보호 IC(90)는 복수의 셀의 셀 전압으로부터 셀 전압마다 생성한 기준 전압을 출력하는 기준 전원 회로를 구비하고 있다. 도 2에는 이 기준 전원 회로의 구성 요소로서 H셀측 기준 전원(41H) 및 L셀측 기준 전원(41L)이 예시되어 있다.
H셀측 기준 전원(41H)은 셀(200H)의 셀 전압으로부터 일정한 기준 전압(VREFH)을 생성하여 출력한다. L셀측 기준 전원(41L)은 셀(200L)의 셀 전압으로부터 일정한 기준 전압(VREFL)을 생성하여 출력한다. H셀측 기준 전원(41H)과 L셀측 기준 전원(41L)은 셀 전압을 강압하여, 일정한 기준 전압을 생성한다. 예를 들면, 트랜지스터를 다이오드 접속한 회로에 의해, 셀 전압을 강압한 일정한 기준 전압을 생성할 수 있다.
또, 보호 IC(90)는 복수의 셀의 셀 전압의 어느 하나가 제1 소정값을 넘고 있을 때 충전을 금지하는 신호를 출력하고, 복수의 셀의 셀 전압의 모두가 제1 소정값을 넘지 않고 있을 때 충전을 허가하는 신호를 출력하는 제1 판정 회로를 구비하고 있다. 도 2에는 이 제1 판정 회로의 구성 요소로서, 저항(R3~R6)과, H셀측 과충전 검출 회로(42H)와, L셀측 과충전 검출 회로(42L)와, 논리합 회로(44)가 예시되어 있다. 제1 판정 회로는 이차전지(200)의 전지 전압(VDD-VSS)을 전원 전압으로 하여 동작한다.
H셀측 과충전 검출 회로(42H)는 셀(200H)의 셀 전압의 저항(R3, R4)에 의한 분압 전압(VBH)이 기준 전압(VREFH)를 넘고 있을 때, 충전을 금지하는 신호를 출력하고(검출 신호(OVCH)가 하이 레벨), 분압 전압(VBH)이 기준 전압(VREFH)을 넘지 않고 있을 때, 충전을 허가하는 신호를 출력한다(검출 신호(OVCH)가 로우 레벨). L셀측 과충전 검출 회로(42L)는 셀(200L)의 셀 전압의 저항(R5, R6)에 의한 분압 전압(VBL)이 기준 전압(VREFL)을 넘고 있을 때, 충전을 금지하는 신호를 출력하고(검출 신호(OVCL)가 하이 레벨), 분압 전압(VBL)이 기준 전압(VREFL)을 넘지 않고 있을 때, 충전을 허가하는 신호를 출력한다(검출 신호(OVCL)가 로우 레벨). 논리합 회로(44)는 H셀측 과충전 검출 회로(42H)의 출력 신호와 L셀측 과충전 검출 회로(42L)의 출력 신호와의 논리합을 출력한다.
이러한 회로 구성에 의해, 논리합 회로(44)는 셀(200H, 200L)의 셀 전압의 어느 하나가 제1 소정값을 넘고 있을 때 충전을 금지하는 신호를 출력할 수 있고, 셀(200H, 200L)의 모두가 제1 소정값을 넘지 않고 있을 때 충전을 허가하는 신호를 출력할 수 있다.
또, 보호 IC(90)는 상기 서술한 기준 전원 회로에 의해 셀 전압마다 생성되어 출력된 복수의 기준 전압의 어느 하나가 제2 소정값 미만일 때 충전을 금지하는 신호를 출력하고, 그들 복수의 기준 전압의 모두가 제2 소정값 미만이 아닐 때 충전을 허가하는 신호를 출력하는 제2 판정 회로를 구비하고 있다. 도 2에는 이 제2 판정 회로의 구성 요소로서, H셀측 기준 전원 상승 검출 회로(43H)와, L셀측 기준 전원 상승 검출 회로(43L)와, 부정 논리곱 회로(45)가 예시되어 있다. 제2 판정 회로는 이차전지(200)의 전지 전압(VDD-VSS)을 전원 전압으로 하여 동작한다.
H셀측 기준 전원 상승 검출 회로(43H)는 기준 전압(VREFH)이 제2 소정값 미만일 때, 충전을 금지하는 신호를 출력하고(논리 신호(SH)가 로우 레벨), 기준 전압(VREFH)이 제2 소정값 미만이 아닐 때, 충전을 허가하는 신호를 출력한다(논리 신호(SH)가 하이 레벨). L셀측 기준 전원 상승 검출 회로(43L)는 기준 전압(VREFL)이 제2 소정값 미만일 때, 충전을 금지하는 신호를 출력하고(논리 신호(SL)가 로우 레벨), 기준 전압(VREFL)이 제2 소정값 미만이 아닐 때, 충전을 허가하는 신호를 출력한다(논리 신호(SL)가 하이 레벨). 부정 논리곱 회로(45)는 H셀측 기준 전원 상승 검출 회로(43H)의 출력 신호와 L셀측 기준 전원 상승 검출 회로(43L)의 출력 신호와의 부정 논리곱을 출력한다.
이러한 회로 구성에 의해, 부정 논리곱 회로(45)는 기준 전압(VREFH, VREFL)의 어느 하나가 제2 소정값 미만일 때 충전을 금지하는 신호를 출력할 수 있고, 기준 전압(VREFH, VREFL)의 모두가 제2 소정값 미만이 아닐 때 충전을 허가하는 신호를 출력할 수 있다.
또, 보호 IC(90)는 상기 서술한 제1 판정 회로의 출력과 제2 판정 회로의 출력의 논리합에 기초하여, 이차전지의 충전의 허가 여부를 제어하는 제어 회로를 구비하고 있다. 도 2에는 이 제어 회로로서, 제어 회로(46)가 예시되어 있다. 제어 회로(46)는 논리합 회로(44)의 출력 신호와 부정 논리곱 회로(45)의 출력 신호와의 논리합으로서, 논리합 신호(COUTL)를 출력하는 논리합 회로(47)를 구비하고 있다.
따라서, 상기 서술한 기준 전원 회로와, 제1 판정 회로와, 제2 판정 회로와, 제어 회로를 구비하는 보호 IC(90)에 의하면, 과방전 상태와 과충전 상태에서 이차전지의 충전을 금지할 수 있고, 또한 보호 IC의 디바이스 사이즈를 작게 할 수 있다. 예를 들면, 셀(200H, 200L)의 전극이 접속되는 VDD, VBL, VSS의 각 단자에 트랜지스터의 게이트가 직접 접속되는 구조가 아니므로, 정전기에 강하여, 정전기 내량을 향상시키기 위해서 게이트 사이즈 등의 사이즈를 크게 할 필요가 없다. 또, 상기 서술한 제1 판정 회로의 출력과 제2 판정 회로의 출력의 「논리합」에 기초하여, 이차전지의 충전의 허가 여부를 제어하므로, 과방전 상태일 때와 과충전 상태일 때의 충전 금지 회로를 합칠 수 있기 때문에, 디바이스 사이즈를 작게 할 수 있다. 예를 들면, 도 9에 나타낸 P채널 MOS 트랜지스터(504)는 적어도 불필요하게 된다. 또, 기준 전원 회로는 보호 IC에 원래 존재하는 리소스를 재이용할 수 있으므로, 새로운 회로를 설치할 필요가 없어, 면적 축소 효과가 높다.
그런데, 제어 회로(46)는 논리합 회로(47)로부터 출력된 논리합 신호(COUTL)에 기초하여, COUT 단자에 외부 접속되는 충전 제어용 FET(1)(도 1 참조)를 구동하는 구동 회로를 구비하고 있다. 도 2에는 이 구동 회로의 구성 요소로서, 레벨 시프트 회로(48)와, CMOS 인버터(51)가 예시되어 있다.
레벨 시프트 회로(48)는 VSS 단자 전압을 로우 레벨로 하고 VDD 단자 전압을 하이 레벨로 하는 논리합 신호(COUTL)를, V- 단자 전압을 로우 레벨로 하고 VDD 단자 전압을 하이 레벨로 하는 논리 신호(COUTLL)에, 논리를 반전시키지 않고 전압 변환한다. 논리 신호(COUTLL)가 로우 레벨일 때, P채널 MOSFET(49)가 온이 되므로, 충전 제어용 FET(1)가 온이 된다(충전 허가). 논리 신호(COUTLL)가 하이 레벨일 때, N채널 MOSFET(50)가 온이 되므로, 충전 제어용 FET(1)는 오프가 된다(충전 금지).
도 3~8은 도 2에 예시한 회로 구성의 구체예이다. 트랜지스터 등의 각 회로 요소간의 접속 관계의 설명에 대해서는 도면으로부터 명확하기 때문에 생략 또는 간략화한다. 또, 각 도면의 트랜지스터 기호에 있어서, 게이트의 선이 1개인 트랜지스터는 인핸스먼트형을 나타내고, 게이트의 선이 2개인 트랜지스터는 디프레션형을 나타낸다.
도 3은 H셀측 기준 전원(41H)과 L셀측 기준 전원(41L)의 회로도이다. H셀측 기준 전원(41H)은 디프레션형 N채널 MOS 트랜지스터(M1)와 인핸스먼트형 N채널 MOS 트랜지스터(M2)를 구비하고, 트랜지스터(M1)의 게이트 및 소스와 트랜지스터(M2)의 게이트 및 드레인이 공통으로 접속되어 있다. 트랜지스터(M1)의 드레인은 VDD 단자에 접속되고, 트랜지스터(M2)의 소스는 VBL 단자에 접속된다. 도 3의 구성에 의해, 트랜지스터(M1)의 소스와 트랜지스터(M2)의 드레인의 접속점으로부터, 셀(200H)의 셀 전압으로부터 생성된 일정한 기준 전압(VREFH)이 출력된다.
L셀측 기준 전원(41L)에 대해서도 H셀측 기준 전원(41H)과 마찬가지의 구성이다. 따라서, 도 3의 구성에 의해, 디프레션형 N채널 MOS 트랜지스터(M3)의 소스와 인핸스먼트형 N채널 MOS 트랜지스터(M4)의 드레인의 접속점으로부터, 셀(200L)의 셀 전압으로부터 생성된 일정한 기준 전압(VREFL)이 출력된다.
도 4는 H셀측 과충전 검출 회로(42H)와 L셀측 과충전 검출 회로(42L)의 회로도이다. 과충전 검출 회로(42H, 42L)는 VSS 단자와 VDD 단자 사이의 전위차인 전원 전압(VDD)으로 동작하는 콤퍼레이터이다. 비반전 입력 단자에 분압 전압(VBH, VBL)이 입력되고, 반전 입력 단자에 기준 전압(VREFH, VREFL)이 입력된다. 따라서, 도 4의 구성에 의해, 과충전 검출 회로(42H)는 분압 전압(VBH)이 기준 전압(VREFH)을 넘고 있을 때, 충전을 금지하는 신호를 출력하고(신호(OVCH)가 하이 레벨), 분압 전압(VBH)이 기준 전압(VREFH)을 넘지 않고 있을 때, 충전을 허가하는 신호가 출력된다(신호(OVCH)가 로우 레벨). 과충전 검출 회로(42L)에 대해서도 마찬가지이다.
도 5는 H셀측 기준 전원 상승 검출 회로(43H)의 회로도이다. 상승 검출 회로(43H)는 게이트에 기준 전압(VREFH)이 입력되는 P채널 MOS 트랜지스터(M5)와, 바이어스원 회로(52)에 의해 생성된 바이어스 전압 신호(NBI)(도 7 참조)가 입력되는 N채널 MOS 트랜지스터(M6)를 구비한다.
도 7은 바이어스원 회로(52)의 회로도이다. 이차전지(200)의 셀(200H)의 정극과 셀(200L)의 부극 사이의 양단 전압(전원 전압(VDD))이 P채널 MOS 트랜지스터(M12)의 역치 전압을 넘으면 트랜지스터(M12)는 온이 된다. 트랜지스터(M12)의 온에 의해, 커런트 미러(M16, M17)가 동작하기 때문에, 다이오드 접속된 트랜지스터(M18)에 일정한 순방향 전압이 바이어스 전압(NBI)으로서 발생한다. 전원 전압(VDD)이 더욱 커지면, 저항(R7)의 양단 전압이 트랜지스터(M14)의 역치 전압을 넘음으로써 전류 제한 회로(R7, M14)가 동작하기 때문에, 트랜지스터(M15)가 오프가 된다. 이것에 의해, 커런트 미러(M16, M17)의 동작이 정지한다. 이것에 의해, 바이어스 전압(NBI)은 0V가 된다.
따라서, 도 5에 있어서, 셀(200H)의 셀 전압이 과방전 상태의 저전압일 때, 바이어스 전압(NBI)에 의해 트랜지스터(M6)가 온이 되기 때문에, 논리 신호(SH)가 로우 레벨이 된다(충전을 금지하는 신호가 출력된다). 한편, 셀(200H)의 셀 전압이 과방전 상태일 때보다 높은 정상 전압일 때, 기준 전압(VREFH)은 소기의 일정한 목표값까지 상승하고 있는 한편, 바이어스 전압(NBI)은 0V이기 때문에, 논리 신호(SH)가 하이 레벨이 된다(충전을 허가하는 신호가 출력된다). 또한, 기준 전압(VREFH)의 목표값은 전원 전압(VDD)으로부터 트랜지스터(M5)의 역치 전압을 뺀 전압보다 낮은 값이다.
도 6은 L셀측 기준 전원 상승 검출 회로(43L)의 회로도이다. 셀(200L)의 셀 전압이 과방전 상태의 저전압일 때, 바이어스 전압(NBI)에 의해 트랜지스터(M11)가 온이 되고, 또한 바이어스 전압(PBI)에 의해 트랜지스터(M7, M10)가 온이 되어 있으므로, 논리 신호(SL)가 로우 레벨이 된다(충전을 금지하는 신호가 출력된다). 한편, 셀(200L)의 셀 전압이 과방전 상태일 때보다 높은 정상 전압일 때, 기준 전압(VREFL)은 소기의 일정한 목표값까지 상승하고 있는 한편, 바이어스 전압(NBI)이 트랜지스터(M11)의 역치 전압 미만이 되고, 전위차(VDD-PBL)가 트랜지스터(M7)의 역치 전압 미만이 된다. 이것에 의해, 트랜지스터(M8, M9)는 온이 되고, 트랜지스터(M7, M10, M11)는 오프가 되기 때문에, 논리 신호(SL)가 하이 레벨이 된다(충전을 허가하는 신호가 출력된다).
도 8은 레벨 시프트 회로(48)의 회로도이다. 레벨 시프트 회로(48)는 인핸스먼트형 P채널 MOS 트랜지스터(M19)와, 디프레션형 N채널 MOS 트랜지스터(M20)와, 저항(R8)과, 반전 회로(53)를 구비한다. 논리합 신호(COUTL)가 로우 레벨일 때, 논리 신호(COUTLL)가 로우 레벨이 되고(충전 허가), 논리합 신호(COUTL)가 하이 레벨일 때, 논리 신호(COUTLL)가 하이 레벨이 된다(충전 금지). 이차전지 전압(VDD-VSS)이 MOS 트랜지스터의 역치 전압으로 결정되는 동작 하한 전압 미만이 되면, 이차전지(200)로 구동하고 있는 회로(논리합 회로(44, 47), 부정 논리곱 회로(45) 등)는 동작 불능이 되기 때문에, COUTL의 출력 논리는 (VDD-VSS)에 대하여 부정값이 된다. 그러나, 충전기(400)(도 1 참조)의 전압(VDD-V-)으로 동작하는 레벨 시프트 회로(48)에서는 COUTL의 부정값은 하이 레벨로 인식되기 때문에, 레벨 시프트 회로(48)는 하이 레벨의 논리 신호(COUTLL)를 출력한다. 이것에 의해, 충전 제어용 FET(1)를 오프로 할 수 있다. 이와 같이, 이차전지 전압(VDD-VSS)이 동작 하한 전압 미만이 되어도 충전 금지 상태는 계속된다.
이상, 본 발명의 바람직한 실시예에 대해서 상세히 설명했지만, 본 발명은 상기 서술한 실시예에 제한되지 않으며, 본 발명의 범위를 일탈하지 않고, 상기 서술한 실시예에 각종 변형, 개량 및 치환을 더할 수 있다.
예를 들면, 이차전지(200)를 구성하는 셀의 직렬수가 2개인 경우를 예시했지만, 3개 이상 있는 경우도 마찬가지로 생각할 수 있다. 또, 예를 들면, 충전 제어용 FET(1)와 방전 제어용 FET(2)는 도시하는 배치 위치를 서로 치환해도 된다.
1…충전 제어용 FET 1a…기생 다이오드
2…방전 제어용 FET 2a…기생 다이오드
3…정극측 단자 4…부극측 단자
5…정측 입출력 단자 6…부측 입출력 단자
9a…정측 전원 경로 9b…부측 전원 경로
46…제어 회로 48…레벨 시프트 회로
51…CMOS 인버터 52…바이어스원 회로
53…CMOS 인버터 80…보호 모듈 회로
90…보호 IC 100…전지 팩
200…이차전지 200H, 200L…셀
300…외부 부하 400…충전기

Claims (7)

  1. 복수의 셀을 가지는 이차전지를 보호하는 전지 보호 회로로서,
    상기 복수의 셀의 셀 전압으로부터 셀 전압마다 생성한 기준 전압을 출력하는 기준 전원과,
    상기 셀 전압의 어느 하나가 제1 소정값을 넘을 때 충전을 금지하는 신호를 출력하고, 상기 셀 전압의 모두가 상기 제1 소정값을 넘지 않을 때 충전을 허가하는 신호를 출력하는 제1 판정 회로와,
    상기 기준 전압의 어느 하나가 제2 소정값 미만일 때 충전을 금지하는 신호를 출력하고, 상기 기준 전압의 모두가 상기 제2 소정값 미만이 아닐 때 충전을 허가하는 신호를 출력하는 제2 판정 회로와,
    상기 제1 판정 회로의 출력과 상기 제2 판정 회로의 출력의 논리합에 기초하여, 상기 이차전지의 충전의 허가 여부를 제어하는 제어 회로를 구비하는 것을 특징으로 하는 전지 보호 회로.
  2. 제 1 항에 있어서, 상기 제어 회로는
    상기 논리합을 출력하는 논리합 회로와,
    상기 논리합에 기초하여, 상기 이차전지의 충전의 허가 여부를 제어하는 충전 제어 트랜지스터를 구동하는 구동 회로를 포함하는 것을 특징으로 하는 전지 보호 회로.
  3. 제 2 항에 있어서, 상기 구동 회로는
    상기 논리합을 레벨 시프트하는 레벨 시프트 회로를 포함하고,
    상기 레벨 시프트 회로는 상기 제1 판정 회로와 상기 제2 판정 회로와 상기 논리합 회로의 전원 전압이 소정의 하한 전압 미만일 때, 상기 충전 제어 트랜지스터를 오프로 하는 논리를 출력하는 것을 특징으로 하는 전지 보호 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 기준 전원은 디프레션형 N채널 MOSFET와 인핸스먼트형 N채널 MOSFET를 포함하는 것을 특징으로 하는 전지 보호 회로.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제1 판정 회로는 상기 기준 전압에 기초하여, 상기 셀 전압이 상기 제1 소정값을 넘는지 여부에 대해 판정하는 것을 특징으로 하는 전지 보호 회로.
  6. 복수의 셀을 가지는 이차전지를 보호하는 전지 보호 장치로서,
    상기 복수의 셀의 셀 전압으로부터 셀 전압마다 생성한 기준 전압을 출력하는 기준 전원과,
    상기 셀 전압의 어느 하나가 제1 소정값을 넘을 때 충전을 금지하는 신호를 출력하고, 상기 셀 전압의 모두가 상기 제1 소정값을 넘지 않을 때 충전을 허가하는 신호를 출력하는 제1 판정 회로와,
    상기 기준 전압의 어느 하나가 제2 소정값 미만일 때 충전을 금지하는 신호를 출력하고, 상기 기준 전압의 모두가 상기 제2 소정값 미만이 아닐 때 충전을 허가하는 신호를 출력하는 제2 판정 회로와,
    상기 이차전지의 충전의 허가 여부를 제어하는 충전 제어 트랜지스터와,
    상기 제1 판정 회로의 출력과 상기 제2 판정 회로의 출력의 논리합에 기초하여, 상기 충전 제어 트랜지스터를 제어하는 제어 회로를 구비하는 것을 특징으로 하는 전지 보호 장치.
  7. 제 6 항에 기재된 전지 보호 장치와 상기 이차전지를 내장하는 것을 특징으로 하는 전지 팩.
KR1020120109688A 2012-10-02 2012-10-02 전지 보호 회로 및 전지 보호 장치 및 전지 팩 KR101892950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120109688A KR101892950B1 (ko) 2012-10-02 2012-10-02 전지 보호 회로 및 전지 보호 장치 및 전지 팩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120109688A KR101892950B1 (ko) 2012-10-02 2012-10-02 전지 보호 회로 및 전지 보호 장치 및 전지 팩

Publications (2)

Publication Number Publication Date
KR20140043626A true KR20140043626A (ko) 2014-04-10
KR101892950B1 KR101892950B1 (ko) 2018-08-29

Family

ID=50652067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109688A KR101892950B1 (ko) 2012-10-02 2012-10-02 전지 보호 회로 및 전지 보호 장치 및 전지 팩

Country Status (1)

Country Link
KR (1) KR101892950B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180029840A (ko) * 2016-09-13 2018-03-21 미쓰미덴기가부시기가이샤 전지 제어 회로
KR20200031024A (ko) * 2018-09-13 2020-03-23 미쓰미덴기가부시기가이샤 이차전지 보호 회로
CN116505474A (zh) * 2023-05-05 2023-07-28 无锡市稳先微电子有限公司 电池保护电路和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10225007A (ja) 1997-02-04 1998-08-21 Seiko Instr Inc 充電式電源装置
JP2010142062A (ja) * 2008-12-15 2010-06-24 Ricoh Co Ltd 保護用半導体装置及びその保護用半導体装置を備えたバッテリパック
KR20110118766A (ko) * 2009-01-14 2011-11-01 미쓰미덴기가부시기가이샤 보호감시 회로, 전지팩, 2차전지 감시 회로, 및 보호 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10225007A (ja) 1997-02-04 1998-08-21 Seiko Instr Inc 充電式電源装置
JP2010142062A (ja) * 2008-12-15 2010-06-24 Ricoh Co Ltd 保護用半導体装置及びその保護用半導体装置を備えたバッテリパック
KR20110118766A (ko) * 2009-01-14 2011-11-01 미쓰미덴기가부시기가이샤 보호감시 회로, 전지팩, 2차전지 감시 회로, 및 보호 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180029840A (ko) * 2016-09-13 2018-03-21 미쓰미덴기가부시기가이샤 전지 제어 회로
KR20200031024A (ko) * 2018-09-13 2020-03-23 미쓰미덴기가부시기가이샤 이차전지 보호 회로
US11482868B2 (en) 2018-09-13 2022-10-25 Mitsumi Electric Co., Ltd. Secondary battery protection circuit
CN116505474A (zh) * 2023-05-05 2023-07-28 无锡市稳先微电子有限公司 电池保护电路和电子设备
CN116505474B (zh) * 2023-05-05 2023-10-24 无锡市稳先微电子有限公司 电池保护电路和电子设备

Also Published As

Publication number Publication date
KR101892950B1 (ko) 2018-08-29

Similar Documents

Publication Publication Date Title
JP5682423B2 (ja) 電池保護回路及び電池保護装置、並びに電池パック
US9048677B2 (en) Semiconductor device for protecting secondary battery, battery pack, and electronic device using same
CN106560968B (zh) 二次电池保护集成电路、二次电池保护装置及电池组
US10749358B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
US20130063090A1 (en) Battery protection circuit and battery protection device, and battery pack
KR20200137965A (ko) 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법
US6614205B2 (en) Charge/discharge control circuit and a charging-type power-supply unit
US8896270B2 (en) Semiconductor integrated circuit, protection circuit, and battery pack
US8665572B2 (en) Battery charge/discharge protection circuit
US20190280341A1 (en) Circuits, systems, and methods for protecting batteries
JP2015050813A (ja) 電池保護回路、電池保護装置及び電池パック、並びに電池保護方法
US7570026B2 (en) Protection circuit with minimized voltage reference unevenness between charger and battery pack
US20120187911A1 (en) Output circuit, temperature switch ic, and battery pack
KR101892950B1 (ko) 전지 보호 회로 및 전지 보호 장치 및 전지 팩
KR102240177B1 (ko) 전지 보호 회로, 전지 보호 장치 및 전지팩 및 전지 보호 방법
JP2011239652A (ja) 電池保護装置及び電池保護用集積回路
JP6551361B2 (ja) 二次電池保護集積回路、二次電池保護装置及び電池パック
KR20140066279A (ko) 전지 보호 회로 및 전지 보호 장치, 및 전지팩
JP3561394B2 (ja) 充放電保護回路及びバッテリーパック
JP2012065392A (ja) ２次電池保護回路と半導体装置および電子機器
KR20220153500A (ko) 이차전지 보호 회로, 전지 팩, 전지 시스템 및 이차전지 보호 방법
KR101981134B1 (ko) 반도체 집적 회로, 보호 회로 및 전지팩
JP2010279083A (ja) 保護回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant