KR20140042663A - 이방성 도금 방법 및 박막 코일 - Google Patents

이방성 도금 방법 및 박막 코일 Download PDF

Info

Publication number
KR20140042663A
KR20140042663A KR1020130101705A KR20130101705A KR20140042663A KR 20140042663 A KR20140042663 A KR 20140042663A KR 1020130101705 A KR1020130101705 A KR 1020130101705A KR 20130101705 A KR20130101705 A KR 20130101705A KR 20140042663 A KR20140042663 A KR 20140042663A
Authority
KR
South Korea
Prior art keywords
plating
pattern
line
anisotropic
space
Prior art date
Application number
KR1020130101705A
Other languages
English (en)
Other versions
KR101506910B1 (ko
Inventor
아키후미 가미지마
타카시 오타
마사노리 스즈키
유키 데구치
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013139667A external-priority patent/JP6102578B2/ja
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20140042663A publication Critical patent/KR20140042663A/ko
Application granted granted Critical
Publication of KR101506910B1 publication Critical patent/KR101506910B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(과제) 애스펙트비(比)가 높고 매우 좁은 피치의 라인 앤드 스페이스 패턴을 확실하게 형성하는 것이 가능한 이방성 도금 방법을 제공한다.
(해결 수단) 전류를 인가하여 피막을 형성하는 이방성 도금 방법에 있어서, 도금 형성용의 전극막 혹은 당해 전극막의 표면에 형성된 피막의 표면에 발생한 도금액(21)의 금속 이온 희박층(17) 중, 선택적으로 도금 성장시키고 싶은 방향으로 존재하는 당해 금속 이온 희박층(17)을 도금액(21)의 교반에 의해 부분적으로 파괴하면서 피막을 형성한다.

Description

이방성 도금 방법 및 박막 코일{METHOD FOR ANISOTROPIC PLATING AND THIN- FILM COIL}
본 발명은, 이방성 도금 방법에 관한 것으로, 특히, 애스펙트비(aspect ratio)가 높고 좁은 피치의 라인 앤드 스페이스 패턴(line and space pattern)의 형성에 적합한 이방성 도금 방법에 관한 것이다. 또한 본 발명은 그러한 이방성 도금 방법을 이용하여 제조되는 박막 코일에 관한 것이다.
박막 코일의 형성 방법의 하나로서, 소위 이방성 도금 방법이 알려져 있다(특허문헌 1, 2 참조). 일반적인 이방성 도금 방법은, 도 23에 나타내는 바와 같이, 우선 기판(10)의 표면에 얇은 하지(base) 금속막(11)을 성막한다(도 23(a)). 다음으로, 레지스트 패턴으로 이루어지는 프리(pre) 도금용의 프레임(12)을 포토리소그래피 및 드라이 에칭에 의해 형성한다(도 23(b)). 다음으로, 전해 도금(프리 도금)을 행하여, 프레임(12)의 개구부에 노출되는 하지 금속막(11)을 도금 성장시킨다(도 23(c)). 다음으로, 프레임(12)을 제거하고(도 23(d)), 여분의 하지 금속막(11)을 웨트 에칭(wet etching)에 의해 제거하여 프리 도금 패턴(13)을 현재화(顯在化)시킨다(도 23(d)). 그 후, 추가로 전해 도금을 행하여, 프리 도금 패턴(13)을 프레임 없이 종(縱)방향으로 도금 성장시킨다. 이에 따라, 애스펙트비가 높은 스파이럴 패턴을 형성할 수 있다.
일본특허공보 제4046827호 일본특허공보 제4260913호
그러나, 전술한 종래의 이방성 도금 방법은, 도금의 표면 상태, 이방성 성장, 패턴 간격을 확실하게 그리고 고(高)정밀도로 제어할 수 없었다. 그 때문에, 제조 수율이 나빠, 소위 도금 버닝(burning)에 의한 패턴의 변형이나 인접 라인 사이가 쇼트된다는 문제가 있었다.
종래, 이방성 도금 성장 메커니즘(machanism)은, 도체 패턴의 상방에 전류가 집중됨으로써 도금이 이방 성장하는 것으로 생각되고 있었다. 그러나, 왜 전류가 도체 패턴의 상방에 집중되는지가 불명(不明)하여, 진정한 메커니즘은 분명하지 않았다. 또한, 인접 라인 패턴 사이의 스페이스 내로 도금액이 침입하지 않음으로써 횡(橫)방향의 도금 성장이 억제된다는 설도 있다. 그러나, 이 원리로는 스페이스가 생기기 시작하는 이유를 설명하지 못하고, 또한, 동일한 스페이스폭이라도 올바르게 도금 성장하는 경우와 하지 않는 경우가 있어, 이러한 차이가 발생하는 이유는 분명하지 않았다. 실제, 도금 패턴은 도금액에 완전하게 담가져, 스페이스 내에는 반드시 도금액이 존재하고 있을 것이며, 스페이스 내로 도금액이 침입하지 않는 이유도 불명하다. 따라서, 진정한 이방성 도금 성장 메커니즘을 분명히 하여, 이방성 도금 성장을 보다 정확하게 제어하는 것이 요구되고 있다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 도금의 표면 상태, 이방성 성장, 패턴 간격을 확실하게 그리고 고정밀도로 제어하여, 이방성 도금 패턴의 제조 수율을 향상시키는 것에 있다. 또한, 본 발명의 다른 목적은, 그러한 이방성 도금 방법을 이용하여 제조된 소형이고 고성능인 박막 코일을 제공하는 것에 있다.
본원 발명자는, 이방성 도금 성장 메커니즘에 대해서 예의 연구를 거듭한 결과, 고전류 인가에 수반하는 금속 이온 희박층의 형성과 도금액의 교반에 의한 금속 이온 희박층의 부분 파괴에 의해, 애스펙트비가 높은 도금 패턴의 형성이 가능하고, 인가 전류와 교반 속도를 제어함으로써 소망하는 고애스펙트 패턴을 확실하게 형성할 수 있는 것을 발견했다.
본 발명은 이러한 기술적 인식에 근거하는 것으로, 본 발명에 의한 이방성 도금 방법은, 전류를 인가하여 피막을 형성하는 이방성 도금 방법에 있어서, 도금 형성용의 금속막 혹은 당해 금속막의 표면에 형성된 상기 피막의 표면에 발생한 도금액의 금속 이온 희박층 중, 선택적으로 도금 성장시키고 싶은 방향으로 존재하는 당해 금속 이온 희박층을 상기 도금액의 교반에 의해 부분적으로 파괴하면서 상기 피막을 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 피막의 형성 방향의 단면(斷面) 형상은 원호 형상이며, 당해 원호 형상을 유지하여 도금 성장시키는 것이 바람직하다. 이에 의하면, 도금 성장시키고 싶은 방향으로 존재하는 금속 이온 희박층을 상기 도금액의 교반에 의해 용이하게 파괴할 수 있어, 고애스펙트 도금 패턴을 확실하게 형성할 수 있다.
본 발명에 있어서, 상기 피막의 평면 형상은, 라인 앤드 스페이스 패턴인 것이 바람직하다. 이에 의하면, 인접 라인 사이의 스페이스 내에 금속 이온 희박층을 남긴 채 그의 상부에 발생되어 있는 금속 이온 희박층을 파괴할 수 있고, 이에 따라, 고애스펙트이며 매우 피치가 좁은 라인 앤드 스페이스 패턴을 형성할 수 있다.
본 발명에 있어서, 상기 피막 형성시의 전류 밀도는 30∼70A/100㎠인 것이 바람직하다. 전류 밀도가 이 범위이면, 피막의 표면에 어느 정도의 두께를 갖는 금속 이온 희박층을 발생시킬 수 있고, 이에 따라, 이방성 도금 성장을 확실하게 제어하는 것이 가능해진다.
본 발명에 있어서, 상기 도금액은 구리 이온 및 디술피드 화합물을 함유하는 것이 바람직하다.
본 발명에 의한 이방성 도금 방법은, 상기 전류의 전류 밀도, 상기 도금액의 조성, 상기 도금액의 교반 속도 및, 상기 피막에서 상기 도금액의 교반 위치까지의 거리로부터 선택된 적어도 하나의 파라미터를 제어하여, 상기 라인 앤드 스페이스 패턴의 스페이스폭을 제어하는 것이 바람직하다. 이에 의하면, 이방성 도금 성장을 고(高)정밀도로 제어하는 것이 가능해진다.
또한, 상기 과제를 해결하기 위해, 본 발명에 의한 박막 코일은, 본 발명에 의한 상기 이방성 도금 방법에 의해 형성한 스파이럴 패턴을 갖는 것을 특징으로 한다. 이에 의하면, 고애스펙트이며 매우 피치가 좁은 스파이럴 패턴을 고정밀도로 형성할 수 있다. 따라서, 직류 저항이 낮고 인덕턴스가 높은 고성능인 박막 코일을 제공할 수 있다.
추가로 또한, 본 발명에 의한 이방성 도금 방법은, 기판의 주면(主面)에, 제1 라인폭, 제1 스페이스폭 및, 제1 두께를 갖는 제1 라인 앤드 스페이스 패턴으로 이루어지는 프리 도금 패턴을 형성하는 공정과, 상기 기판을 도금액 중에 담근 상태에서 상기 프리 도금 패턴에 제1 전류를 흘려, 각 라인 패턴의 이방 성장을 개별로 강제하는 프레임이 없는 상태에서, 상기 프리 도금 패턴을 등방적으로 도금 성장시켜, 상기 제1 라인폭보다도 넓은 제2 라인폭, 상기 제1 스페이스폭보다도 좁은 제2 스페이스폭 및, 제1 두께보다도 두꺼운 제2 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖는 제2 라인 앤드 스페이스 패턴으로 이루어지는 제1 도금 패턴을 형성하는 공정과, 상기 기판을 상기 도금액 중에 담근 상태인 채 상기 제1 도금 패턴에 상기 제1 전류보다도 큰 제2 전류를 흘려, 상기 제1 도금 패턴의 표면에 금속 이온 희박층을 발생시킴과 함께, 상기 도금액을 교반하여 각 라인 패턴의 상부에 있어서의 상기 금속 이온 희박층을 부분적으로 파괴함으로써, 각 라인 패턴의 이방 성장을 개별로 강제하는 프레임이 없는 상태에서, 상기 제1 도금 패턴을 이방적으로 도금 성장시켜, 상기 제2 라인폭, 상기 제2 스페이스폭 및, 상기 제2 두께보다도 두꺼운 제3 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖는 제3 라인 앤드 스페이스 패턴으로 이루어지는 제2 도금 패턴을 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명에 있어서, 상기 도금액은, 구리 이온 및 광택제를 포함하는 황산 구리 도금액인 것이 바람직하다. 또한, 상기 제1 전류의 전류 밀도는 3∼20A/100㎠이며, 상기 제2 전류의 전류 밀도는 30∼70A/100㎠인 것이 바람직하다. 이에 의하면, 이방성 도금 성장을 고정밀도로 제어하는 것이 가능해진다.
본 발명에 의한 이방성 도금 방법은, 상기 기판의 상기 주면의 상방에, 상기 도금액의 교반 부재를 배치하고, 상기 교반 부재를 상기 기판과 평행한 방향으로 반복하여 진퇴 이동시켜 상기 도금액을 교반하고, 이에 따라 각 라인 패턴의 상부에 있어서의 상기 금속 이온 희박층을 부분적으로 파괴하는 것이 바람직하다. 이 경우에 있어서, 교반 부재는, 단면이 삼각형의 막대 형상체로 이루어지는 패들(paddle)이라도 좋고, 격자 구조를 갖는 판 형상 부재로 이루어지는 교반 격자라도 좋다. 이에 의하면, 금속 이온 희박층의 부분적인 파괴를 고정밀도로 제어할 수 있어, 이방성 도금 성장을 확실하게 제어할 수 있다.
본 발명에 의한 이방성 도금 방법은, 상기 기판 자신을 당해 기판과 평행한 방향으로 반복하여 진퇴 이동시켜 상기 도금액을 교반하고, 이에 따라 각 라인 패턴의 상부에 있어서의 상기 금속 이온 희박층을 부분적으로 파괴하는 것도 또한 바람직하다. 이 방법에 의하면, 교반 부재를 이용하는 일 없이 금속 이온 희박층의 부분적인 파괴를 고정밀도로 제어할 수 있어, 이방성 도금 성장을 확실하게 제어할 수 있다.
본 발명에 있어서, 상기 제1 내지 제3 라인 앤드 스페이스 패턴은 스파이럴 패턴인 것이 바람직하다. 이에 의하면, 고애스펙트이며 매우 좁은 피치의 스파이럴 패턴을 형성할 수 있다. 따라서, 직류 저항이 낮고 인덕턴스가 높은 박막 코일의 제공이 가능해진다.
본 발명에 의한 이방성 도금 방법은, 상기 제1 도금 패턴을 형성하기 전에, 상기 프리 도금 패턴의 적어도 가장 외측을 둘러싸는 외부 프레임을 형성하는 공정을 추가로 구비하고, 상기 외부 프레임은 상기 기판의 주면에 수직인 측면을 갖고, 당해 측면은 상기 가장 외측의 라인 패턴의 측면으로부터 제3 스페이스폭을 사이에 둔 위치에 형성되어 있는 것이 바람직하다. 이 경우에 있어서, 상기 제3 스페이스폭은, 상기 제2 스페이스폭보다도 넓은 것이 바람직하다. 이에 의하면, 가장 외측의 라인 패턴의 굵어짐을 방지할 수 있어, 모두 균등한 라인폭을 갖는 라인 앤드 스페이스 패턴을 형성하는 것이 가능해진다.
추가로 또한, 본 발명에 의한 박막 코일은, 기판과, 상기 기판 상에 형성된 스파이럴 패턴을 구비하고, 상기 스파이럴 패턴은, 상기 기판 상에 형성되며, 제1 라인폭, 제1 스페이스폭 및, 제1 두께를 갖는 제1 스파이럴 패턴으로 이루어지는 프리 도금층과, 상기 제1 라인폭보다도 넓은 제2 라인폭, 상기 제1 스페이스폭보다도 좁은 제2 스페이스폭 및, 제1 두께보다도 두꺼운 제2 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖고, 상기 프리 도금층의 상기 제1 스파이럴 패턴의 상면 및 측면을 덮는 제2 스파이럴 패턴으로 이루어지는 제1 논프레임 도금층과, 상기 제2 두께보다도 두꺼운 제3 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖고, 상기 제1 논프레임 도금층의 상기 제2 스파이럴 패턴을 덮는 제3 스파이럴 패턴으로 이루어지는 제2 논프레임 도금층을 구비하는 것을 특징으로 한다. 본 발명에 의하면, 고애스펙트이며 매우 좁은 피치의 스파이럴 패턴을 형성할 수 있고, 이에 따라 직류 저항이 낮고 인덕턴스가 높은 박막 코일을 실현할 수 있다.
본 발명에 의하면, 도금의 표면 상태, 이방성 성장, 패턴 간격을 확실하게 그리고 고정밀도로 제어할 수 있어, 애스펙트비가 높고 매우 좁은 피치의 라인 앤드 스페이스 패턴을 형성하는 것이 가능한 이방성 도금 방법을 제공할 수 있다. 또한, 본 발명에 의하면, 그러한 이방성 도금 방법을 이용하여 제조된 소형이고 고성능인 박막 코일을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 의한 이방성 도금 방법을 설명하기 위한 개략도이다.
도 2는 프리 도금 패턴(13)의 보다 구체적인 패턴 형상을 나타내는 평면도이다.
도 3은 금속 이온 희박층(17)에 대해서 설명하기 위한 개략도이다.
도 4는 도금 패턴의 상세한 구조를 나타내는 대략 단면도이다.
도 5는 도금 장치의 구성의 제1예를 나타내는 개략도이다.
도 6은 도금 장치의 구성의 제2예를 나타내는 개략도이다.
도 7은 도금 장치의 구성의 제3예를 나타내는 개략도이다.
도 8은 도 7에 있어서의 교반 격자의 구성을 나타내는 대략 사시도이다.
도 9는 도금 장치의 구성의 제4예를 나타내는 개략도이다.
도 10은 전류 밀도와 교반 속도와의 관계를 나타내는 그래프이다.
도 11은 도금의 표면 상태를 나타내는 광학 현미경 사진이다.
도 12는 본 발명의 제2 실시 형태에 의한 이방성 도금 방법을 설명하기 위한 개략도이다.
도 13은 외부 프레임(16)의 보다 구체적인 패턴을 나타내는 평면도로, 도 2에 나타낸 스파이럴 형상의 프리 도금 패턴(13)에 대응하는 것이다.
도 14는 웨이퍼 상의 스파이럴 도금 패턴의 각 샘플의 광학 현미경 사진의 섬네일과, 패턴의 두께를 각각 나타내는 개략도이다.
도 15는 스파이럴 도금 패턴의 상세한 SEM상 사진이다.
도 16은 웨이퍼 상의 스파이럴 도금 패턴의 각 샘플의 현미경 사진의 섬네일과, 패턴의 두께를 각각 나타내는 개략도이다.
도 17은 스파이럴 도금 패턴의 상세한 SEM상 사진이다.
도 18은 전류 밀도와 도금 패턴의 스페이스폭과의 관계를 나타내는 그래프이다.
도 19는 교반 속도와 스페이스폭과의 관계를 나타내는 그래프이다.
도 20은 도금액 중의 광택제(SPS) 농도와 스페이스폭과의 관계를 나타내는 그래프이다.
도 21은 도금액 중의 황산 구리 농도와 스페이스폭과의 관계를 나타내는 그래프이다.
도 22는 도금 시간과 도금 패턴의 애스펙트비와의 관계를 나타내는 그래프이다.
도 23은 일반적인 이방성 도금 방법을 나타내는 개략도이다.
(발명을 실시하기 위한 형태)
이하, 첨부 도면을 참조하면서, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다.
도 1은, 본 발명의 제1 실시 형태에 의한 이방성 도금 방법을 설명하기 위한 개략도이다.
본 실시 형태에 의한 이방성 도금 방법에서는, 우선 도 1(a)에 나타내는 바와 같이, 기판(10)의 표면에 프리 도금 패턴(13)을 형성한다. 프리 도금 패턴(13)은 도금되는 피막의 하지 금속막으로, 예를 들면 도 23(a)∼(e)에 나타낸 방법에 의해 형성할 수 있다. 이때의 프리 도금 패턴(13)의 평면 형상은 라인 앤드 스페이스 패턴으로, 소정의 라인폭(WL1) 및 스페이스폭(WS1)을 갖고 있다. 이때의 라인폭(WL1)은, 최종적으로 얻고자 하는 라인 앤드 스페이스 패턴의 라인폭(WL2)보다도 좁게 설정되어 있고, 반대로 스페이스폭(WS1)은, 최종적으로 얻고자 하는 라인 앤드 스페이스 패턴의 스페이스폭(WS2)보다도 넓게 설정되어 있다. 또한, 도 1(a)에서는 프리 도금 패턴(13)을 기판(10)의 편면(片面)에만 형성하고 있지만, 양면에 형성해도 좋다. 기판(10)의 평면 형상은 특별히 한정되지 않아, 직사각형이라도 좋고, 원형이라도 좋다.
이하, 도 23(a)∼(e)를 재차 참조하면서, 본 실시 형태에 의한 프리 도금 패턴(13)의 형성 방법에 대해서 상세하게 설명한다. 우선 기판(10)의 전면(全面)에 얇은 하지 금속막(11)을 성막한다. 하지 금속막(11)의 재료로서는 구리(Cu)를 이용하는 것이 바람직하고, 무전해 도금이나 스퍼터링 등 주지의 방법에 의해 형성할 수 있다.
다음으로, 레지스트 패턴으로 이루어지는 프리 도금용의 프레임(12)을 포토리소그래피에 의해 형성한다(도 23(b)). 다음으로, 전해 도금을 행하여, 프레임(12)의 개구부에 노출되는 하지 금속막(11)을 선택적으로 도금 성장시킴으로써, 하지 금속막(11)과 일체화된 라인 앤드 스페이스 패턴을 형성한다(도 23(c)). 라인 앤드 스페이스 패턴은 황산 구리 도금액 중에서 프레임(12)에 저전류를 인가함으로써 형성할 수 있다.
여기에서, 하지 금속막(11) 상의 라인 앤드 스페이스 패턴의 각 라인은 모두 전기적으로 연결된 상태이기 때문에, 프레임(12)을 유기용제 등으로 제거한 후(도 23(d)), 여분의 하지 금속막(11)을 제거하여, 라인 앤드 스페이스 패턴을 현재화시킨다(도 23(e)). 하지 금속막(11)은, 웨트 에칭, 밀링, RIE 등에 의해 제거할 수 있다. 이상에 의해, 라인 앤드 스페이스 패턴으로 이루어지는 프리 도금 패턴(13)이 완성된다.
프리 도금 패턴(13)의 라인폭(WL1)에 대한 스페이스폭(WS1)의 비는 1.4 이상인 것이 바람직하다. 라인폭(WL1)에 대한 스페이스폭(WS1)의 비가 1.4보다도 작은 경우, 후술의 제1 논(non)프레임 도금 공정(등방성 도금 처리)을 거친 후의 패턴 상면이 둥그스름함을 띠지 않고, 그 결과, 고애스펙트 도금 패턴의 수율이 저하되기 때문이다.
프리 도금 패턴(13)의 두께(T1)는 특별히 한정되지 않지만, 단면의 애스펙트비(T1/WL1)가 거의 1인 것이 바람직하다. 애스펙트비가 지나치게 낮으면 쇼트율이 높아져, 애스펙트비가 지나치게 높은 것과 동일한 코일 두께라도 저항값이 오르기 때문이다. 또한, 프리 도금 패턴(13)의 상면은 도시와 같이 평탄해도 좋고, 둥그스름함을 띠고 있어도 좋고, 오목해도 좋다.
도 2는, 프리 도금 패턴(13)의 보다 구체적인 패턴 형상을 나타내는 평면도이다.
도 2에 나타내는 바와 같이, 프리 도금 패턴(13)은 스파이럴 패턴(13S)을 포함하는 것으로, 박막 코일의 기본 패턴을 구성하는 것이다. 동일 도면에서는 1매의 기판 상의 일부에 4개의 스파이럴 패턴(13S)이 형성되어 있으며, 각각이 분할되어 1개의 제품이 된다. 스파이럴 패턴(13S)은 원형 스파이럴로 한정되지 않고, 직사각형 스파이럴이라도 상관없다. 스파이럴 패턴(13S)의 외주단(13e)은, 횡방향으로 연장되는 복수의 배선 패턴(19) 중 어느 것에 접속되어 있어, 어느 배선 패턴(19)을 통하여 모든 스파이럴 패턴(13S)에 전류가 공급된다.
다음으로, 도 1(b)에 나타내는 바와 같이, 도금액(21) 중에서 저전류를 인가하면서 프리 도금 패턴(13)을 등방적으로 도금 성장시키는 제1 논프레임 도금 공정을 실시한다. 「논프레임」이란, 도 23(c)에 나타낸 프리 도금 패턴(13)의 형성시와 같은, 각 라인 패턴의 이방 성장을 개별로 강제하는 프레임(12)을 이용하지 않는 것을 말한다. 이때 도금액(21)은 교반해도 좋고, 교반하지 않아도 좋다. 이 제1 논프레임 도금 공정에 의해, 단면이 직사각형 형상의 프리 도금 패턴(13)은 종방향뿐만 아니라 횡방향으로도 도금 성장하여, 상부가 만곡된 단면 형상이 된다. 도 1(b)에는, 성장 도중의 도금 패턴(14)이 나타나 있다.
도금액(21)에는 황산 구리 도금액을 이용하는 것이 바람직하다. 황산 구리 도금액은, 황산 구리(CuSO4·5H2O)와, 황산(H2SO4)과, 염소(Cl)를 포함하고, 도금막질을 개선하는 유기 첨가제를 추가로 포함하는 것이 바람직하다. 유기 첨가제로서는, 도금막을 치밀하게 하여 광택성을 높이는 광택제나, 음극 표면에 흡착 구리 이온의 석출을 억제하여 활성화 분극을 크게 하여, 균일 전착성을 올리는 레벨러를 이용할 수 있다. 광택제로서는, 디술피드 화합물이나 황 화합물을 이용할 수 있다. 디술피드 화합물은, 예를 들면 SPS[비스-(3-술포프로필)-디술피드2나트륨: NaO3S(CH2)3SS(CH2)3SO3Na]이고, 황 화합물은, 예를 들면 HS-CnH2n-SO3(Mercapto alkylsulfonic acid)이다. 레벨러로서는, PEG(폴리에틸렌글리콜) 등의 계면활성제를 들 수 있다.
제1 논프레임 도금 공정은, 도 1(c)에 나타내는 바와 같이, 라인 앤드 스페이스 패턴의 스페이스폭(WS2)이 프리 도금 패턴(13)의 스페이스폭(WS1)보다도 좁은 최적인 폭에 도달할 때까지 계속한다. 그 결과, 도금 패턴(14)의 라인폭(WL2)은 프리 도금 패턴(13)의 라인폭(WL1)보다도 넓어진다. 이 넓어진 부분과 기판(10)과의 사이에는 근소한 간극이 존재한다.
제1 논프레임 도금 공정에 의해 얻어지는 도금 패턴(14)의 두께(T2)는, 상면의 둥그스름함이 얻어지는 한 특별히 한정되지 않지만, 최종적으로 얻고 싶은 도금 패턴의 스페이스폭의 1∼3배인 것이 바람직하다. 이보다 얇으면 제2 논프레임 도금 공정 후의 인접 라인 사이가 쇼트될 가능성이 높아지고, 이보다 두꺼우면 코일의 단면 형상이 상방에서 굵어지는 경향이 강해지고, 동일한 도금 두께라도 단면적이 작아져, 저항값이 커지기 때문이다.
제1 논프레임 도금 공정 후의 도금 패턴(14)의 두께(T2)는, 라인 앤드 스페이스 패턴의 스페이스폭(WS2)의 2배 이상인 것이 바람직하다. 2배 이상이면, 애스펙트비가 높고 스페이스폭이 좁은 라인 앤드 스페이스 패턴의 제조 수율을 높일 수 있다.
다음으로, 도 1(d)에 나타내는 바와 같이, 동일 도금액 중에서 이제까지보다도 높은 전위를 인가하여, 대전류를 흘리면서 도금 패턴(14)을 이방적으로 도금 성장시키는 제2 논프레임 도금 공정을 실시한다. 이에 따라 도금액(21)과 접하는 도금 패턴(14)의 표면에 일정 두께 이상의 금속 이온 희박층(17)이 발생한다.
도 3은, 금속 이온 희박층(17)에 대해서 설명하기 위한 개략도이다.
도 3(a)에 나타내는 바와 같이, 도금액(21) 중에 한 쌍의 전극(22a, 22b)을 설치하고, 양자 간에 플러스 및 마이너스의 전위를 각각 인가하면, 도 3(b)에 나타내는 바와 같이, 캐소드 근방의 금속 이온(양이온)은 전위에 의해 캐소드측(전극(22b)측)으로 끌어당겨지고, 전극 표면에서 전자를 수취하여 캐소드 표면에 순차 석출된다. 이러한 전기 도금 현상에 있어서, 고전위 인가시에는 금속 원자의 석출 속도가 빨라지기 때문에, 부근으로부터 캐소드 근방으로의 금속 이온의 공급이 늦어져, 캐소드 근방의 도금액(21)(금속 이온 수용액) 중에 금속 이온 농도가 매우 희박한 영역이 형성된다. 이 영역은 커패시터의 분야에서는 「전기 이중층」으로 불리지만, 본 발명에서는 「금속 이온 희박층」으로 부르는 것으로 한다. 금속 이온 희박층(17) 중의 금속 이온 농도는, 전위를 가해도 도금이 성장하지 않는 정도의 농도로서, 엄밀하게는 계면으로부터 멀어짐에 따라 진해지는 농도 구배를 갖는다. 금속 이온 희박층(17)은, 인가 전위가 높아질수록 두꺼워지는 경향을 갖는다.
본 발명은 이 금속 이온 희박층(17)의 발생에 착안하여, 후술하는 도금액의 교반과 조합함으로써, 도금의 이방 성장을 강제하는 프레임을 형성하는 일 없이, 일방향으로의 선택적인 도금 성장을 실현하는 것이다.
제1 논프레임 도금 공정으로부터 제2 논프레임 도금 공정으로의 이행시에는, 도금 패턴(14)에 인가되어 있는 전위를 저전위로부터 고전위로 순간적으로 전환할 필요가 있다. 금속 이온 희박층(17)이 비록 일시적이라도 완전하게 소멸되지 않도록 할 필요가 있기 때문이다. 금속 이온 희박층(17)은 제1 논프레임 도금 공정에서도 발생하고 있지만, 그 두께는 매우 얇아 파괴되기 쉽다. 이러한 금속 이온 희박층(17)을 비록 변환시의 일순(一瞬)이라도 끊기는 일 없이 더욱 두껍게 함으로써, 횡방향으로의 도금 성장을 확실하게 억제하는 것이 가능해진다.
제1 논프레임 도금 공정에서는, 도 1(e)에 나타내는 바와 같이, 도금 패턴(14)에 대전류를 공급하면서 그 상방의 도금액(21)을 적절한 교반 속도로 교반한다. 금속 이온 희박층(17)은 실질적으로 절연층으로, 도금 패턴(14)의 전면을 덮고 있지만, 이 상태에서 전혀 교반하지 않고 방치하면, 어느 확률로 절연 파괴가 발생하여, 그 위치가 국소적으로 도금된다. 이 부분적인 도금 성장이 랜덤으로 다수 형성됨으로써, 표면의 요철이 현저한 소위 도금 버닝의 상태가 된다.
그러나, 도금액의 교반에 의해 금속 이온 희박층(17)을 부분적으로 제거한 경우에는, 그 부분에만 금속 이온이 공급되기 때문에, 일방향으로 도금 성장시키는 것이 가능해진다. 이 경우, 도금 패턴의 상방의 도금액(21)을 적당히 교반함으로써, 도금 패턴의 상부(두부(頭部))의 만곡면에 접하는 금속 이온 희박층(17)이 부분적으로 파괴되고, 이 부분으로부터 상방을 향하여 도금 성장이 계속된다. 금속 이온 희박층(17)이 파괴되지 않았던 도금 패턴(13)의 하부 측면의 도금 성장은 억제된다.
금속 이온 희박층(17)의 두께(W0)는, 최종적인 라인 앤드 스페이스 패턴의 스페이스폭(WS2)의 절반(WS2/2) 이상이라고 예측된다. 만약, 스페이스폭(WS2)이 금속 이온 희박층(17)의 두께의 2배 이상이라면, 좌우의 금속 이온 희박층(17)의 사이에 통상의 금속 이온 농도의 영역이 존재하여, 이것이 이방성 도금 성장의 저해 요인이 될 수 있기 때문이다. 따라서, 이방성 도금 성장을 확실한 것으로 하기 위해서는, 금속 이온 희박층(17)의 두께를 스페이스폭(WS2)의 절반 이상으로 할 필요가 있다. WS2/2＝W0가 되지 않는 것은, 교반에 의한 금속 이온 희박층의 제거 부분 근방의 W0는, 도금액의 흔들림에 의해 약간 W0보다 커지거나 작아지거나를 반복한다. 따라서, 실질적으로, 선간(線間)에 있어서의 2W0보다도 외측 부분의 도금 패턴 상방 곡면에 접하고 있는 금속 이온 희박층은 교반에 의해 제거되어 있다. 이 상태에서는, 고전위 인가에 의해 이미 형성되어 있는 금속 이온 희박층(17)이 새롭게 형성된 금속 이온 희박층(17)에 의해 지켜지기 때문에, 금속 이온이 이 부분에 공급되는 일은 없이, 금속 이온 희박층(17)인 채 유지된다. 이러한 현상은, 라인 앤드 스페이스 패턴의 형성시에 발생하는 특유의 현상으로, 스페이스폭을 좁게 하는 수법으로서 매우 유효하다.
제2 논프레임 도금 공정에서 이용하는 도금액의 조성은 특별히 한정되지 않아, 어떤 조성이라도 고애스펙트로 도금 성장시키는 것이 가능하다. 단, 전류 밀도와 교반 속도의 최적인 조합은 도금액의 조성마다 상이하기 때문에, 도금액의 조성의 관리가 중요하다. 제1 논프레임 도금 공정에서 이용하는 도금액은, 제2 논프레임 도금 공정에서도 그대로 이용하기 때문에, 그의 조성은 제2 논프레임 도금 공정에 있어서도 적합한 조성인 것이 필요하다.
본 실시 형태에 있어서는, 최초의 프리 도금 패턴(13)의 스페이스폭(WS1)이 최종의 도금 패턴의 스페이스폭(WS2)보다도 넓게 설정되어 있는 것이 중요하다. 단면 형상이 직사각형 패턴이나 사다리꼴 패턴의 라인 패턴을 등방적으로 도금 성장시켜, 상면에 둥그스름함을 형성함과 동시에, 적당한 스페이스폭으로 좁힐 필요가 있기 때문이다. 프리 도금 패턴(13)을 이방성 도금에 적합한 형상으로 갖춤으로써, 도금 패턴의 두께나 표면 상태를 확실하게 제어할 수 있다.
도금액의 교반에 의해 만곡면의 정상 부분부터 금속 이온 희박층(17)이 파괴되어, 교반의 강도에 의해 금속 이온 희박층(17)의 파괴 영역의 조절을 가능하게 하기 위해, 제2 논프레임 도금 공정의 개시시에는, 각 라인 패턴의 상면이 둥그스름함을 띠고 있을 필요가 있다. 각 라인 패턴의 표면이 평탄하면, 인접하는 라인 간의 스페이스의 상부에 발생하는 금속 이온 희박층(17)이 파괴되는 조건과, 그 하부에 발생하고 있는 금속 이온 희박층(17)이 파괴되는 조건이 거의 동일해져, 각 라인 패턴의 상부의 금속 이온 희박층(17)만을 도금액의 교반에 의해 파괴하는 것이 매우 어려워지기 때문이다.
그리고 도 1(f)에 나타내는 바와 같이, 도금 패턴이 소망하는 두께(높이)(T3)까지 성장한 시점에서 전류의 공급을 정지하고, 제2 논프레임 도금 공정을 종료한다. 이상에 의해, 높은 애스펙트비를 갖는 라인 앤드 스페이스 패턴으로 이루어지는 도금 패턴(15)이 완성된다.
도 4는, 도금 패턴의 구조를 보다 상세하게 나타내는 대략 단면도이다.
도 4에 나타내는 바와 같이, 고애스펙트인 라인 앤드 스페이스 패턴으로 이루어지는 도금 패턴(15)은, 제1 라인폭(WL1), 제1 스페이스폭(WS1) 및, 제1 두께(T1)를 갖는 프리 도금층(15a)과, 제1 라인폭(WL1)보다도 넓은 제2 라인폭(WL2), 제1 스페이스폭(WS1)보다도 좁은 제2 스페이스폭(WS2) 및, 제1 두께(T1)보다도 두꺼운 제2 두께(T2)를 갖고, 상부에 만곡면을 갖고, 프리 도금층(15a)의 상면 및 측면을 덮는 제1 논프레임 도금층(15b)과, 제2 라인폭(WL2), 제2 스페이스폭(WS2) 및, 제2 두께(T2)보다도 두꺼운 제3 두께(T3)를 갖고, 상부에 만곡면을 갖고, 제1 논프레임 도금층(15b)을 덮는 제2 논프레임 도금층(15c)을 갖고 있다.
프리 도금층(15a)은 도금 형성용의 하지 금속막이고, 제1 논프레임 도금층(15b)은, 프리 도금층(15a)을 등방적으로 도금 성장시켜 얻어지는 피막이고, 제2 논프레임 도금층(15c)은, 제1 논프레임 도금층(15b)을 이방적으로 도금 성장시켜 얻어지는 피막이다. 이들 층은 동일한 재료(Cu)로 이루어지지만, 그 단면을 현미경 사진으로 보면, 각 층의 경계를 명확하게 구별하는 것이 가능하다.
상기 이방성 도금 방법을 실시하기 위한 도금 장치는 특별히 한정되지 않지만, 예를 들면 이하에 나타내는 도금 장치를 이용할 수 있다.
도 5는, 도금 장치의 구성의 제1예를 나타내는 개략도이다.
도 5에 나타내는 바와 같이, 이 도금 장치(30)는 페이스업식으로, 도금조(31) 내의 스테이지(32) 상에 고정된 워크(33)(프리 도금 패턴(13)이 형성된 기판(10))에는 마이너스 전위가 인가되어 있다. 도금조(31)의 중앙부에는 플러스측 전극(34)이 배치되어 있으며, 워크(33)의 상면과 대향하도록 배치되어 있다. 워크(33)와 플러스측 전극(34)과의 사이에는 교반 부재의 하나인 패들(35)이 배치되어 있다. 패들(35)은 단면이 정삼각형의 막대 형상체로서, 삼각형의 한 변은 예를 들면 10㎜이다. 이러한 패들(35)이 화살표로 나타내는 기판면과 평행 방향으로 진퇴 이동을 반복함으로써, 워크면의 전방에 위치하는 도금액(21)이 교반된다.
도금조(31) 또는 간극에, 새로운 도금액 또는 도금조(31) 내의 순환시키고 있는 도금액(구리 이온)을 적극적으로 공급해도 좋고, 도금액의 공급을 끊어도 상관없다. 도금액을 충분히 공급하면 도금 조건이 항상 일정해져, 도금이 진행되어도 스페이스폭이 변화되기 어렵다는 이점이 있다. 한편, 도금액의 공급을 끊으면, 도금액 중의 구리 이온이 서서히 감소하여, 도금의 진행과 함께 스페이스폭이 확장되어 가는 경향이 있다. 이 경우, 도금의 종료까지, 구리 이온 농도가 그 도금 조건하에서의 도금 버닝 영역에 들어가지 않도록 주의할 필요가 있다. 또한, 도금액(구리 이온)의 공급량을 조절함으로써, 도금의 진행과 함께 확장되는 경향이 있는 스페이스폭의 확장량(속도)을 조절하는 것도 가능하다.
도 6은, 도금 장치의 구성의 제2예를 나타내는 개략도이다.
도 6에 나타내는 바와 같이, 이 도금 장치(40)는, 소위 종형(縱型) 타입으로, 도금조(41) 내에 수직 상태로 형성된 워크(33)에는 마이너스 전위가 인가되어 있다. 워크(33)의 전면(前面)과 대향하는 위치에는 플러스측 전극(34)이 배치되어 있으며, 플러스측 전극(34)도 워크(33)와 동일하게 수직 상태로 형성되어 있다. 워크(33)와 플러스측 전극(34)과의 사이에는 패들(35)이 배치되어 있다. 패들(35)이 기판면과 평행한 수평 방향(도면 중의 지면(紙面)과 수직인 방향)으로 진퇴 이동을 반복함으로써, 워크(33)의 전방에 위치하는 도금액(21)이 교반된다. 워크(33)의 표면에서 패들(35)까지의 거리는 15∼30㎜인 것이 바람직하다.
또한 도시와 같이, 도금조(41)의 저부에는 도금액 공급구(42)가 형성되어 있고, 도금액 공급구(42)로부터 새로운 도금액 또는 도금조(41) 내의 순환시키고 있는 도금액(구리 이온)을 적극적으로 공급해도 좋고, 도금액의 공급을 끊어도 상관없다. 새로운 도금액을 공급하면, 잉여의 도금액은 구분판(43)의 상단으로부터 넘쳐 나와, 외측의 도금액 배출 경로(44)를 통하여 도금액 배출구(45)로부터 배출된다.
이상 설명한 도금 장치(40)는, 도 5에 나타낸 도금 장치(30)와 동일하게, 이방성 도금 방법을 실시할 수 있고, 도금액(구리 이온)의 공급량을 조절함으로써, 도금의 진행과 함께 확장되는 경향이 있는 스페이스폭의 확장량(속도)을 조절할 수 있다.
도 7은, 도금 장치의 구성의 제3예를 나타내는 개략도이고, 도 8은, 도 7에 있어서의 교반 격자의 구성을 나타내는 대략 사시도이다.
도 7 및 도 8에 나타내는 바와 같이, 이 도금 장치(50)는, 소위 종형 타입의 도금 장치로서, 특히, 패들(35)을 대신하여 교반 격자(51)를 이용하는 것이다. 교반 격자(51)는, 격자 구조를 갖는 판 형상 부재로서, 도금액(21) 중에서 워크(33)와 대향하도록 형성되어 있다. 워크(33)의 표면에서 교반 격자(51)의 표면까지의 거리는 30∼50㎜인 것이 바람직하다. 교반 격자(51)를 워크(33)의 표면에 지나치게 가깝게 하면 도금액의 교반 상태가 나빠지는 것이 경험적으로 알려져 있기 때문에, 교반 격자(51)와 워크(33)와의 사이에는 적당한 거리가 필요하다.
교반 격자(51)는, 기판면과 평행한 평면 내에서, 예를 들면 회전 반경 20㎜의 회전 운동을 반복함으로써, 워크면의 전방에 위치하는 도금액(21)이 교반된다. 또한, 교반 격자(51)의 운동은 회전 운동으로 한정하지 않고, 일방향의 주기적인 요동이라도 좋고, 1/f 흔들림의 요동이라도 좋다. 또한, 일방향의 요동은 일차원의 진퇴 이동이며, 평면 내 회전 운동은 이차원의 진퇴 이동이다.
교반 격자(51)의 사이즈의 일 예를 들면, 격자 영역의 사이즈(횡폭(Wm1)×종폭(Wm2))는 200㎜×200㎜, 격자 구멍의 사이즈(횡폭(Wm3)×종폭(Wm4))는 13㎜×13㎜, 격자의 빔폭(Wm5)은 2㎜, 두께(Wm6)는 10㎜이다. 또한, 교반 격자(51)의 사이즈는, 교반 조건에 맞추어 적절히 설정하면 좋다. 단, 수압으로 휘는 일이 없도록, 교반 격자(51)에는 어느 정도의 강성이 요구된다.
본 실시 형태에 있어서는, 도금조(41)의 저부에 형성된 도금액 공급구(42)의 거의 바로 위에 교반 격자(51)를 배치하는 것이 바람직하다. 이 구성에 의하면, 새로운 도금액을 효율적으로 교반할 수 있어, 도금이 진행되어도 일정한 스페이스폭을 확보할 수 있다.
도 7에 나타낸 교반 격자(51)를 이용한 도금 장치에서는, 전계와 교반의 양방의 영향이 도금 패턴에 대하여 항상 가해지기 때문에, 금속 이온 희박층은 항상 열린 상태가 된다고 추측된다. 이에 대하여, 도 6에 나타낸 패들(35)을 이용한 도금 장치에서는, 전계의 영향만이 항상 가해지고, 교반의 영향은 단속적으로 가해지기 때문에, 금속 이온 희박층은 개폐를 반복하는 것으로 추측된다. 따라서, 패들(35)을 이용하는 편이 도금 패턴의 선간 거리를 유지하기 쉽고, 이방성 도금 성장도 촉진된다고 생각된다.
도 9는, 도금 장치의 구성의 제4예를 나타내는 개략도이다.
도 9에 나타내는 바와 같이, 이 도금 장치(60)는, 소위 종형 타입의 도금 장치로서, 특히, 교반 부재를 이용하지 않고 워크(33)를 요동시킴으로써 도금액을 교반하는 것을 특징으로 하고 있다. 워크(33)는, 기판면과 평행한 평면 내에서, 예를 들면 회전 운동을 반복함으로써, 워크면의 전방에 위치하는 도금액(21)이 교반된다. 워크의 운동은 회전 운동으로 한정하지 않고, 일방향의 주기적인 요동이라도 좋고, 1/f 흔들림의 요동이라도 좋다.
이상 설명한 도금 장치(60)는, 도 5에 나타낸 도금 장치(30)와 동일하게, 이방성 도금 방법을 실시할 수 있고, 도금액(구리 이온)의 공급량을 조절함으로써, 도금의 진행과 함께 확장되는 경향이 있는 스페이스폭의 확장량(속도)을 조절할 수 있다. 특히, 패들이나 교반 격자와 같은 교반 부재를 하등 이용하는 일 없이, 기판 상의 금속 이온 희박층을 균일하게 불균일 없이 파괴할 수 있고, 이에 따라 높은 애스펙트비를 갖는 라인 앤드 스페이스 패턴으로 이루어지는 도금 패턴을 형성할 수 있다. 또한 도금 장치도 염가로 구성할 수 있다.
제2 논프레임 도금 공정에서의 도금의 최적 조건은, 도금 버닝 영역으로부터 근소하게 양호 영역에 가까운 부분이다. 또한 이방성 도금 성장이 진행됨에 따라, 도금 버닝하지 않는 영역에서 전류 밀도를 올리거나, 교반 속도를 떨어뜨리거나, 혹은 그들을 동시에 행하여, 스페이스폭이 확장되는 조건으로 하는 편이 바람직하다.
도 10은, 전류 밀도와 교반 속도와의 관계를 나타내는 그래프로서, 횡축은 전류 밀도(A/100㎠), 종축은 교반 속도(rpm)를 각각 나타내고 있다. 또한, 교반 속도는 패들이 1분당 몇 회 왕복하는지를 의미하고 있다. 또한 그래프 중, 「○」는 도금 결과가 양호한 샘플, 「×」는 도금 결과가 불량한 샘플, 「
Figure pat00001
」는 도금 결과가 쇼트였던 샘플을 각각 나타내고 있다. 전류 밀도의 단위 면적 100㎠란, 도금 패턴을 바로 위(바로 정면)로부터 보았을 때의 평면 면적을 의미한다.
도 10에 나타내는 바와 같이, 도금 패턴에 흘리는 전류의 전류 밀도를 일정하게 할 때, 교반 속도가 낮을 때에는 도금 버닝이 발생하고, 교반 속도를 올려가면 어느 교반 속도로부터 양호한 도금 패턴이 형성되는 영역이 나타나고, 교반 속도를 더욱 올려가면, 어느 교반 속도로부터 인접 라인 사이가 쇼트되는 영역이 나타난다. 이와 같이, 도금 패턴의 상태는, 도금 조건에 의해 「도금 버닝 영역」, 「양호 영역」 및, 「쇼트 영역」의 어느 것에 해당하는 것이다.
한편, 교반 속도를 일정하게 할 때, 전류 밀도가 높을수록 양호 영역의 애스펙트비가 높아져, 양호한 교반 속도의 마진이 확장된다. 즉, 전류 밀도를 올려가면 라인 앤드 스페이스 패턴의 스페이스폭이 확장되고, 반대로 내려가면 스페이스폭이 좁아진다. 또한, 도금액 중의 구리 이온 농도를 올리면 도금의 석출 속도가 올라가, 전류 밀도를 높힌 경우나 교반 속도를 올린 경우와 동일한 효과가 된다. 또한 도금액 중의 광택제의 농도를 올려도, 전류 밀도를 높힌 경우나 교반 속도를 올린 경우와 동일한 효과가 된다.
이와 같이, 전류 밀도(인가 전위)가 높으면 높을수록, 금속 이온 희박층도 두껍고 강고해져, 금속 이온 희박층의 부분 파괴에 필요한 교반 속도도 빠르게 할 필요가 있다. 그러나, 교반 속도를 지나치게 빠르게 하면 쇼트가 발생되는 점에서, 전류 밀도와 교반 속도의 최적인 조합 조건이 있다. 또한, 전류 밀도가 높아지면 교반 속도의 허용 범위가 확장되는 경향이 있다. 본 발명에 의한 이방성 도금 방법은, 이러한 조건을 고려한 정밀하고 균일한 교반이 필요하다. 또한, 이상의 결과는 도 3에 나타낸 금속 이온 희박층 모델에 모순되지 않는다.
도 11은, 도금의 표면 상태를 나타내는 광학 현미경 사진이다.
도 11(a)에 나타내는 바와 같이, 도금 패턴이 올바르게 도금 성장한 경우에는, 매우 좁은 피치를 갖는 깨끗한 라인 앤드 스페이스 패턴이 형성된다. 그러나, 도금 버닝이 발생한 경우에는, 도 11(b)에 나타내는 바와 같이, 크고 작은 여러 가지 요철이 발생하여, 라인폭이 흐트러진 패턴이 된다. 쇼트의 경우는, 도 11(a)의 선간(스페이스)이 존재하지 않는다.
이상 설명한 바와 같이, 본 실시 형태에 의한 이방성 도금 방법은, 전류를 인가하여 피막을 형성할 때, 도금 형성용의 금속막 혹은 당해 금속막의 표면에 형성된 피막의 표면에 발생한 도금액의 금속 이온 희박층(17) 중, 선택적으로 도금 성장시키고 싶은 방향으로 존재하는 당해 금속 이온 희박층(17)을 도금액의 교반에 의해 부분적으로 파괴하면서 피막을 형성하기 때문에, 인접 라인 패턴 사이가 쇼트되는 일 없이, 포토리소그래피의 해상 한계보다도 좁은 스페이스폭을 갖고, 라인폭이 넓고, 애스펙트비가 높은 라인 앤드 스페이스 패턴을 형성할 수 있다.
또한, 본 실시 형태에 의한 이방성 도금 방법은, 제1 논프레임 도금 공정에서 프리 도금 패턴을 도금 성장시켜, 금속 이온 희박층(17)이 올바르게 형성되는 바와 같은 형상으로 정형한 후, 제2 논프레임 공정에서 이방성 도금 성장을 실시하기 때문에, 애스펙트비가 높은 라인 앤드 스페이스 패턴을 매우 좁은 피치로 형성할 수 있어, 라인 앤드 스페이스 패턴의 형상을 고정밀도로 제어할 수 있다. 또한, 본 실시 형태에 의한 이방성 도금 방법은, 인접 라인 패턴 간의 스페이스폭을 레지스트로 해상할 수 있는 스페이스폭보다도 좁게 한 후에 대전류를 인가하는 것에 의한 도금을 실시하기 때문에, 라인 패턴의 단면적을 늘릴 수 있다. 따라서, 도금 패턴의 직류 저항을 줄일 수 있어, 발열이나 소비 전력을 저감할 수 있다.
다음으로, 본 발명의 제2 실시 형태에 의한 이방성 도금 방법에 대해서 설명한다. 제2 실시 형태에 의한 이방성 도금 방법은, 라인 앤드 스페이스 패턴의 가장 외측의 라인 패턴의 횡방향으로의 도금 성장을 규제하는 외부 프레임(16)을 이용하는 것을 특징으로 하고 있다. 제1 실시 형태에서는 명시하고 있지 않지만, 프레임을 일체 사용하지 않는 경우, 인접의 라인 패턴이 존재하지 않는 가장 외측의 라인 패턴은, 패턴 상부의 만곡면에 발생하는 금속 이온 희박층(17)뿐만 아니라, 최내주의 내측과 최외주의 외측의 패턴의 측면에 발생하는 금속 이온 희박층(17)까지도 파괴되고, 이에 따라 횡방향으로의 도금 성장이 진행되어, 다른 라인 패턴보다도 굵어지는 경향을 볼 수 있다. 그래서 제2 실시 형태에서는, 가장 외측의 라인 패턴이 다른 라인 패턴과 동일한 굵기가 되도록 제어로 하는 것이다.
도 12는, 본 발명의 제2 실시 형태에 의한 이방성 도금 방법을 설명하기 위한 개략도이다.
본 실시 형태에 의한 이방성 도금 방법에서는, 우선 도 12(a)에 나타내는 바와 같이, 기판(10)의 표면에 프리 도금 패턴(13)을 형성한 후, 외부 프레임(16)을 형성한다. 외부 프레임(16)은, 프리 도금 패턴의 가장 외측의 라인 패턴의 주위를 둘러싸는 레지스트 패턴이다. 외부 프레임(16)은 기판(10)의 주면에 대하여 수직인 측면을 갖고, 이 측면은 가장 외측의 라인 패턴의 측면으로부터 소정의 스페이스폭(WS3)을 사이에 둔 위치에 형성되어 있다. 상세하게는 후술하지만, 이 스페이스폭(WS3)은, 라인 앤드 스페이스 패턴의 스페이스폭(WS1)의 절반의 폭(WS1/2)보다도 조금 넓은 것이 바람직하다.
그 후, 도 12(b)∼(f)에 나타내는 바와 같이, 제1 논프레임 도금 공정 및 제2 논프레임 도금 공정을 순서대로 실시한다. 이 공정은, 제1 실시 형태와 기본적으로 동일하다.
외부 프레임(16)을 이용하지 않는 경우, 인접의 라인 패턴이 존재하지 않는 가장 외측의 라인 패턴의 측면을 덮는 금속 이온 희박층(17)도 파괴되어, 도금 성장이 횡방향으로도 확장되고, 당해 라인 패턴의 폭이 다른 라인 패턴보다도 라인폭이 굵어진다. 그러나, 본 실시 형태에 있어서는, 외부 프레임(16)의 측면이 금속 이온 희박층(17)의 파괴를 막기 때문에, 횡방향으로의 도금 성장을 억제할 수 있다.
한편, 도 12(e)에 나타내는 바와 같이, 외부 프레임(16)이 있는 경우, 이것이 방해가 되어 교반시의 파동이 외부 프레임(16)의 가까이에 있는 금속 이온 희박층(17)에 도달하기 어려워진다. 그래서, 모든 라인 패턴이 균등하게 도금 성장하도록, 스페이스폭(WS4)을 라인 앤드 스페이스 패턴의 스페이스폭(WS2)의 절반의 폭(WS2/2)보다도 조금 넓게 하여 정부(頂部) 근방의 금속 이온 희박층(17)이 파괴되는 범위를 늘리는 것이 바람직하다.
그 후, 필요에 따라서, 외부 프레임(16)을 제거하여, 제2 논프레임 도금 공정과 동일한 고전위를 인가하는 제3 논프레임 도금 공정을 실시해도 좋다. 제3 논프레임 도금 공정에서는 라인 패턴이 횡방향으로 굵어지기 어려운 경향이 있다. 도금 패턴이 이미 두껍기 때문에, 도금액의 교반의 영향이 최내주의 내측과 최외주의 외측의 라인 패턴의 하부까지 미치지 않고, 금속 희박층이 파괴되기 어렵기 때문이다. 그 때문에, 소망하는 이방성 도금 성장을 예상할 수 있다.
도 13은, 외부 프레임(16)의 보다 구체적인 패턴을 나타내는 평면도로서, 도 2에 나타낸 스파이럴 형상의 프리 도금 패턴(13)에 대응하는 것이다.
도 13(a) 및 도 13(b)에 나타내는 바와 같이, 외부 프레임(16)은, 스파이럴 형상의 프리 도금 패턴(13)의 최외주측과 최내주측을 각각 둘러싸는 형상으로, 스파이럴 패턴(13S)의 최외주의 외측에 형성된 제1 부분(16a)과, 최외주의 내측에 형성된 제2 부분(16b)으로 구성되어 있다. 그리고, 도 13(b)에 나타내는 바와 같이, 외부 프레임(16)이 존재하지 않는 원환상의 영역에 프리 도금 스파이럴 패턴(13S)이 배치된다. 또한, 스파이럴 패턴(13S)의 최내주도 라인 앤드 스페이스 패턴의 가장 외측으로서 해석할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 의한 이방성 도금 방법은, 외부 프레임(16)을 이용하기 때문에, 제1 실시 형태에 의한 발명의 효과에 더하여, 라인 앤드 스페이스 패턴의 가장 외측의 라인 패턴의 측면에 나타나는 금속 이온 희박층(17)이 도금액의 교반에 의해 파괴되는 것을 막을 수 있고, 이에 따라 가장 외측의 라인 패턴의 폭이 다른 라인 패턴보다도 굵어지는 것을 방지할 수 있다. 또한 특히, 제1 논프레임 도금 공정을 개시하기 전에 외부 프레임(16)을 형성해 두기 때문에, 제1 논프레임 도금 공정과 제2 논프레임 도금 공정과의 사이에 외부 프레임(16)의 형성 공정이 개재되지 않고, 제1 논프레임 도금 공정으로부터 제2 논프레임 도금 공정으로의 전환을 연속적으로 행할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명했지만, 본 발명은, 상기의 실시 형태로 한정되는 일 없이, 본 발명의 주지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하고, 그들도 본 발명의 범위 내에 포함되는 것인 것은 말할 필요도 없다.
예를 들면, 상기 실시 형태에 있어서는, 라인 앤드 스페이스 패턴의 일 예로서 스파이럴 패턴을 들었지만, 본 발명은 스파이럴 패턴으로 한정되지 않고, 예를 들면 복수의 직선 패턴의 배열 등, 여러 가지의 라인 앤드 스페이스 패턴에 적용 가능하다.
(실시예)
(실시예 1)
도 5에 나타낸 페이스업식 도금 장치를 이용하여 황산 구리 도금욕 중에서 6인치 실리콘 웨이퍼의 편면에 도금 처리를 행하여, 2000개의 스파이럴 패턴을 형성했다. 여기에서, 도금 장치의 패들은, 한 변이 10㎜의 정삼각형을 단면 형상으로 하는 막대 형상체로 이루어지며, 그의 길이를 200㎜로 했다. 또한, 플러스측 전극으로서 직경 15㎝의 원판을 이용하고, 그의 재료로서 인 함유 구리(인 농도 500ppm)를 이용했다. 웨이퍼 표면에서 패들의 저면까지의 거리를 10㎜로 하고, 웨이퍼 탑재면에서 플러스측 전극까지의 거리를 50㎜로 했다. 패들 스트로크를 180㎜로 하고, 웨이퍼의 일단에서 타단까지 끝까지 옮길 수 있도록 했다.
황산 구리 도금액의 성분은, 200g/L의 CuSO4와, 200g/L의 H2SO4와, 30㎎의 Cl-와, 10g/L의 염소 이온(Cl)과, 광택제로서의 약 5㎎/L의 SPS(디술피드 화합물)와, 레벨러로서의 PEG(폴리에틸렌글리콜, 평균 분자량: 15000)이며, 도금액의 액온(液溫)은 40℃로 유지했다.
스파이럴 패턴의 형성에서는, 우선 실리콘 웨이퍼의 한쪽의 주면의 전면에 두께 0.2㎛의 Cu막을 스퍼터링으로 성막했다. 다음으로 Cu막의 표면에 드라이 필름 레지스트를 성막하고, 포토리소그래피 및 드라이 에칭에 의해 드라이 필름 레지스트를 패터닝하여, 레지스트 패턴을 형성했다.
다음으로, 레지스트 패턴을 프레임으로 하여 도금 처리(프레임 도금)를 행하여, Cu막 상에 스파이럴 패턴을 그 두께가 25㎛가 될 때까지 도금 성장시켰다. 그 후, 레지스트 패턴을 제거하고, 불필요한 Cu막을 밀링으로 제거하여, 프리 도금 패턴을 완성시켰다. 또한, 프리 도금 패턴의 주위에 외부 프레임을 형성했다. 외부 프레임은, 두께 150㎛의 드라이 필름 레지스트를 성막한 후, 포토리소그래피 및 드라이 에칭에 의해 드라이 필름 레지스트를 패터닝함으로써 형성했다.
다음으로, 제1 논프레임 도금 공정을 실시했다. 이때의 도금 조건은, 전류 밀도 5A/100㎠로 하고, 패들의 왕복 횟수를 80왕복/분으로 하고, 스페이스폭이 12㎛가 되도록 했다. 그 결과, 두께 18㎛의 도금 패턴을 얻었다.
다음으로, 제2 논프레임 도금 공정을 실시했다. 이때의 도금 조건은, 전류 밀도 50A/100㎠로 하고, 패들의 왕복 횟수를 80왕복/분으로 하고, 전체의 두께가 약 140㎛가 되도록 했다.
도 14는, 웨이퍼 상의 스파이럴 도금 패턴의 각 샘플의 광학 현미경 사진의 섬네일과, 패턴의 두께를 각각 나타내는 개략도이다. 또한, 도 15는, 스파이럴 도금 패턴의 상세한 SEM상 사진이다.
도 14에 나타내는 바와 같이, 웨이퍼 상 9점의 각 샘플의 패턴 두께는 다소의 편차가 있기는 하지만 137∼144㎛의 범위 내에 들어가며, 두께의 평균은 139㎛, 그들 레인지는 9㎛가 되었다. 또한, 도 15의 전자 현미경 사진에 있어서도, 애스펙트비가 높고 피치가 매우 좁은 스파이럴 패턴이 형성되어 있는 것을 확인할 수 있었다.
(실시예 2)
상기 실시예 1에서 얻어진 웨이퍼에 대하여 제3 논프레임 도금 공정을 실시했다. 제3 논프레임 도금 공정에서는, 외부 프레임을 박리하고, 전류 밀도 60A/100㎠로 하고, 패들의 왕복 횟수를 100왕복/분, 프리 도금 패턴을 포함한 전체의 두께가 약 180㎛가 되도록 했다.
도 16은, 웨이퍼 상의 스파이럴 도금 패턴의 각 샘플의 현미경 사진의 섬네일과, 패턴의 두께를 각각 나타내는 개략도이다. 또한, 도 17은, 스파이럴 도금 패턴의 상세한 SEM상 사진이다.
도 16에 나타내는 바와 같이, 웨이퍼 상 9점의 각 샘플의 패턴 두께는 다소의 편차가 있기는 하지만 177∼189㎛의 범위 내에 들어가며, 두께의 평균은 183㎛, 그들 레인지는 12㎛가 되었다. 또한, 도 17의 전자 현미경 사진에 있어서도, 애스펙트비가 높고 피치가 매우 좁은 스파이럴 패턴이 형성되어 있는 것을 확인할 수 있었다.
(실시예 3)
실시예 1과 동일 조건하에서 코일 패턴의 두께가 140㎛가 되는 이방성 도금 방법을 실시했다. 그때, 제2 논프레임 도금 공정에 있어서 도금 패턴에 공급하는 전류 밀도를 파라미터로 하고, 30, 40, 50, 60(A/100㎠)의 각 조건에 대해서 측정을 행했다.
도 18은, 전류 밀도와 도금 패턴의 스페이스폭과의 관계를 나타내는 그래프이다.
도 18로부터 분명한 바와 같이, 라인 앤드 스페이스 패턴으로 이루어지는 도금 패턴의 스페이스폭은, 전류 밀도의 증가에 비례하는 것을 알 수 있다. 따라서, 전류 밀도를 높힘으로써 스페이스폭을 넓게 할 수 있고, 반대로 전류 밀도를 낮춤으로써 스페이스폭을 좁게 할 수 있는 것이 분명해졌다. 인가 전류 밀도(전위)가 커지면, 금속 이온 희박층도 두껍고 강고해지고, 이에 수반하여 스페이스폭도 확장되는 것으로 생각된다.
(실시예 4)
실시예 1과 동일 조건하에서 코일 패턴의 두께가 140㎛가 되는 이방성 도금 방법을 실시했다. 그때, 제2 논프레임 도금 공정에 있어서 도금액의 교반 속도를 파라미터로 하고, 80, 90, 100(rpm)의 각 조건에 대해서 측정을 행했다. 이때의 전류 밀도는 50A/100㎠이다.
도 19는, 교반 속도와 스페이스폭과의 관계를 나타내는 그래프이다.
도 19에 나타내는 바와 같이, 라인 앤드 스페이스 패턴으로 이루어지는 도금 패턴의 스페이스폭은, 교반 속도의 증가에 반비례하는 것을 알 수 있다. 따라서, 교반 속도를 빠르게 함으로써 스페이스폭을 좁게 할 수 있고, 반대로 교반 속도를 늦춤으로써 스페이스폭을 넓게 할 수 있는 것이 분명해졌다. 교반 속도가 빨라지면, 금속 이온 희박층의 파괴 영역이 확장되기 때문에, 스페이스폭이 좁아지는 것으로 생각된다.
(실시예 5)
실시예 1과 동일 조건하에서 코일 패턴의 두께가 140㎛가 되는 이방성 도금 방법을 실시했다. 그때, 제2 논프레임 도금 공정에 있어서 도금액 중의 광택제(SPS)의 농도를 파라미터로 하고, 1, 5, 10(mg/L)의 각 조건에 대해서 측정을 행했다.
도 20은, 도금액 중의 SPS 농도와 스페이스폭과의 관계를 나타내는 그래프이다.
도 20에 나타내는 바와 같이, 라인 앤드 스페이스 패턴으로 이루어지는 도금 패턴의 스페이스폭은, SPS 농도의 증가에 비례하는 것을 알 수 있다. 따라서, SPS 농도를 높힘으로써 스페이스폭을 넓게 할 수 있고, 반대로 SPS 농도를 낮춤으로써 스페이스폭을 좁게 할 수 있는 것이 분명해졌다. SPS 농도가 높아지면, 전류 밀도를 높힌 경우와 동일하게, 금속 이온 희박층도 두껍고 강고해지고, 이에 수반하여 스페이스폭도 확장되는 것으로 생각된다.
(실시예 6)
실시예 1과 동일 조건하에서 코일 패턴의 두께가 140㎛가 되는 이방성 도금 방법을 실시했다. 그때, 제2 논프레임 도금 공정에 있어서 도금액 중의 황산 구리 농도를 파라미터로 하고, 150, 200, 250(g/L)의 각 조건에 대해서 측정을 행했다.
도 21은, 도금액 중의 황산 구리 농도와 스페이스폭과의 관계를 나타내는 그래프이다.
도 21에 나타내는 바와 같이, 라인 앤드 스페이스 패턴으로 이루어지는 도금 패턴의 스페이스폭은, 황산 구리 농도의 증가에 반비례하는 것을 알 수 있다. 따라서, 황산 구리 농도를 높힘으로써 스페이스폭을 좁게 할 수 있고, 반대로 황산 구리 농도를 낮춤으로써 스페이스폭을 넓게 할 수 있는 것이 분명해졌다. 황산 구리 농도가 높아지면, 금속 이온 희박층이 형성되기 어려워져, 스페이스폭이 좁아지는 것으로 생각된다.
(실시예 7)
기본적인 도금 조건은 상기 실시예 1과 동일하게 하고, 프리 도금 패턴의 라인폭을 25㎛ 일정하게 하고, 이에 대한 스페이스폭을 15∼60㎛의 범위 내에서 변화시켰을 때의 제품의 제조 수율를 구했다. 프리 도금 패턴의 스페이스폭은 5㎛씩 변화시켰다. 그 결과를 표 1에 나타낸다.
Figure pat00002
표 1로부터 분명한 바와 같이, 스페이스폭이 30㎛ 이하일 때에는 수율이 70％ 이하가 되어, 매우 낮은 수율이 되었다. 이에 대하여, 스페이스폭이 35％ 이상일 때에는 수율이 95％ 이상이 되어, 매우 높은 수율이 되었다. 이상의 결과로부터, 프리 도금 패턴의 라인폭에 대한 스페이스폭의 비는, 1.4 이상인 것이 바람직하고, 이 이하이면, 제1 프레임 도금 공정 후의 패턴 표면의 둥그스름함이 얻어지지 않아, 양호한 스페이스폭을 얻기 위한 수율이 저하되는 것이 분명해졌다.
(실시예 8)
기본적인 도금 조건은 상기 실시예 1과 동일하게 하고, 프리 도금 패턴의 애스펙트비를 0.1∼5.0의 범위 내에서 변화시켰을 때의 쇼트율 및 저항값을 구했다. 또한 저항값은, 양호값을 100으로 했을 때의 규격값으로 했다. 그 결과를 표 2에 나타낸다.
Figure pat00003
표 2로부터 분명한 바와 같이, 쇼트율은, 0.5 이하일 때 1％ 이상이 되고, 0.8 이상일 때에 0％가 되었다. 또한, 저항값은, 1.2 이하일 때 100이 되고, 1.5 이상일 때에 102 이상이 되었다. 이 결과로부터, 프리 도금 패턴의 두께가 얇으면 쇼트율이 높아지고, 두꺼우면 동일한 패턴의 두께라도 저항값이 오르는 것을 알 수 있었다.
(실시예 9)
기본적인 도금 조건은 상기 실시예 1과 동일하게 하고, 프리 도금 패턴의 라인폭을 일정하게 하여, 스페이스폭을 5.0∼35㎛의 범위 내에서 변화시켰을 때의 저항값을 구했다. 그 결과를 표 3에 나타낸다.
Figure pat00004
표 3으로부터 분명한 바와 같이, 저항값은, 스페이스폭이 8.0㎛ 이하일 때에 쇼트(S)가 되고, 11.2∼33.6㎛일 때에 100이 되며, 35㎛일 때에 110으로 높아졌다. 이 결과로부터, 프리 도금 패턴의 스페이스폭이 좁으면 쇼트의 확률이 높아지고, 스페이스폭이 지나치게 넓으면 저항값이 커지는 것을 알 수 있었다.
(실시예 10)
도 6, 도 7 및, 도 9에 각각 나타낸 도금 장치를 이용하여 6인치 실리콘 웨이퍼의 편면에 도금 처리를 행하여, 2000개의 스파이럴 패턴을 형성하여, 교반 방법이 상이한 경우에 있어서의 이방 성장의 용이함의 비교를 행했다. 도 6의 장치에 있어서의 도금 조건은 실시예 1과 거의 동일한 조건으로 했다. 즉, 도금 장치의 패들은, 한 변이 10㎜의 정삼각형을 단면 형상으로 하는 막대 형상체로 이루어지며, 그의 길이를 200㎜로 했다. 또한, 플러스측 전극으로서 직경 15㎝의 원판을 이용하고, 그의 재료로서 인 함유 구리(인 농도 500ppm)를 이용했다. 웨이퍼 표면에서 패들의 저면까지의 거리를 20㎜로 하고, 웨이퍼 탑재면에서 플러스측 전극까지의 거리를 50㎜로 했다. 패들 스트로크를 180㎜로 하고, 웨이퍼의 일단에서 타단까지 끝까지 옮길 수 있도록 했다. 또한, 제1 및 제2 논프레임 도금 공정에 있어서의 도금 전류 밀도를 30A/100㎠로 했다.
도 7의 장치에서는, 반경 r＝20㎜의 평면 내 회전 운동을 행하도록 교반 격자를 제어하는 점 이외는 도 6의 장치를 이용한 도금 처리 조건과 동일하게 했다. 교반 격자(51)의 사이즈는, 격자 영역의 사이즈(횡폭(Wm1)×종폭(Wm2))가 200㎜×200㎜, 격자 구멍의 사이즈(횡폭(Wm3)×종폭(Wm4))가 13㎜×13㎜, 격자의 빔폭(Wm5)이 2㎜, 두께(Wm6)가 10㎜로 했다. 또한, 웨이퍼 표면에서 교반 격자의 표면까지의 거리는 35㎜로 했다. 그 외의 조건은 도 6의 장치에 있어서의 도금 조건과 동일하게 했다. 도 9의 장치에서는, 반경 r＝20㎜의 평면 내 회전 운동을 행하도록 워크를 제어하는 점 이외는 도 7의 장치에 있어서의 도금 조건과 동일하게 했다.
도 22는, 도금 시간과 도금 패턴의 애스펙트비와의 관계를 나타내는 그래프로서, 횡축은 도금 시간(분), 종축은 도금 패턴의 애스펙트비(도금 막두께의 증가량/도금폭의 증가량)의 5점의 평균값을 나타내고 있다. 도 22로부터 분명한 바와 같이, 도금 패턴의 애스펙트비는, 패들을 이용하는 경우가 가장 크고, 그 다음은 기판을 요동시키는 경우였다. 즉, 패들을 이용하는 경우가 가장 이방 성장하기 쉽고, 이어서, 기판 요동, 교반 격자의 순서가 되는 것을 알 수 있었다.
(실시예 11)
도 6, 도 7 및, 도 9에 각각 나타낸 도금 장치를 이용하여 6인치 실리콘 웨이퍼의 편면에 도금 처리를 행하여, 2000개의 스파이럴 패턴을 형성하여, 교반 방법이 상이한 경우에 있어서의 도금 패턴의 제조 수율을 구했다. 그때, 프리 도금 패턴의 라인폭을 25㎛로 하고, 스페이스폭을 50㎛로 했다. 또한 제2 논프레임 도금 공정에 있어서 도금 패턴에 공급하는 전류 밀도 30A/100㎠로 했다. 그 결과를 표 4에 나타낸다.
Figure pat00005
표 4로부터 분명한 바와 같이, 패들을 이용한 경우의 수율이 100％인 것에 대하여, 기판 요동의 경우의 수율은 75％, 교반 격자의 경우의 수율은 60％가 되었다. 즉, 패들을 이용한 경우가 가장 수율이 좋고, 이어서, 기판 요동, 교반 격자의 순서가 되는 것을 알 수 있었다.
10 : 기판
11 : 하지 금속막
12 : 프레임
13 : 프리 도금 패턴
13e : 스파이럴 패턴의 외주단
14 : (제1) 도금 패턴
15 : (제2) 도금 패턴
15a : 프리 도금층
15b : 제1 논프레임 도금층
15c : 제2 논프레임 도금층
16 : 외부 프레임
17 : 금속 이온 희박층
19 : 배선 패턴
21 : 도금액
22a : 플러스 전극
22b : 마이너스 전극
30 : 도금 장치
31 : 도금조
32 : 스테이지
33 : 워크
34 : 플러스측 전극
35 : 패들(교반 부재)
40 : 도금 장치
41 : 도금조
42 : 도금액 공급구
43 : 구분판
44 : 도금액 배출 경로
45 : 도금액 배출구
50 : 도금 장치
51 : 교반 격자(교반 부재)
60 : 도금 장치
WL1, WL2 : 라인폭
Wm1 : 격자 영역의 횡폭
Wm2 : 격자 영역의 종폭
Wm3 : 격자 구멍의 횡폭
Wm4 : 격자 구멍의 종폭
Wm5 : 격자의 빔폭
Wm6 : 교반 격자의 두께
WS1, WS2, WS3, WS4 : 스페이스폭
T1, T2, T3 : 패턴 두께

Claims (18)

  1. 전류를 인가하여 피막을 형성하는 이방성 도금 방법으로서,
    도금 형성용의 금속막 혹은 당해 금속막의 표면에 형성된 상기 피막의 표면에 발생한 도금액의 금속 이온 희박층 중, 선택적으로 도금 성장시키고 싶은 방향으로 존재하는 당해 금속 이온 희박층을 상기 도금액의 교반에 의해 부분적으로 파괴하면서 상기 피막을 형성하는 것을 특징으로 하는 이방성 도금 방법.
  2. 제1항에 있어서,
    상기 피막의 형성 방향의 단면(斷面) 형상이 원호 형상이며, 당해 원호 형상을 유지하여 도금 성장시키는 것을 특징으로 하는 이방성 도금 방법.
  3. 제1항에 있어서,
    상기 피막의 평면 형상은, 라인 앤드 스페이스 패턴인 것을 특징으로 하는 이방성 도금 방법.
  4. 제1항에 있어서,
    상기 피막 형성시의 전류 밀도는 30∼70A/100㎠인 것을 특징으로 하는 이방성 도금 방법.
  5. 제1항에 있어서,
    상기 도금액은 구리 이온 및 디술피드 화합물을 함유하는 것을 특징으로 하는 이방성 도금 방법.
  6. 제3항에 있어서,
    상기 전류의 전류 밀도, 상기 도금액의 조성, 상기 도금액의 교반 속도 및, 상기 피막에서 상기 도금액의 교반 위치까지의 거리로부터 선택된 적어도 하나의 파라미터를 제어하여, 상기 라인 앤드 스페이스 패턴의 스페이스폭을 제어하는 것을 특징으로 하는 이방성 도금 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 이방성 도금 방법에 의해 형성한 스파이럴 패턴을 갖는 것을 특징으로 하는 박막 코일.
  8. 기판의 주면(主面)에, 제1 라인폭, 제1 스페이스폭 및, 제1 두께를 갖는 제1 라인 앤드 스페이스 패턴으로 이루어지는 프리(pre) 도금 패턴을 형성하는 공정과,
    상기 기판을 도금액 중에 담근 상태에서 상기 프리 도금 패턴에 제1 전류를 흘려, 각 라인 패턴의 이방 성장을 개별로 강제하는 프레임이 없는 상태에서, 상기 프리 도금 패턴을 등방적으로 도금 성장시켜, 상기 제1 라인폭보다도 넓은 제2 라인폭, 상기 제1 스페이스폭보다도 좁은 제2 스페이스폭 및, 제1 두께보다도 두꺼운 제2 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖는 제2 라인 앤드 스페이스 패턴으로 이루어지는 제1 도금 패턴을 형성하는 공정과,
    상기 기판을 상기 도금액 중에 담근 상태인 채 상기 제1 도금 패턴에 상기 제1 전류보다도 큰 제2 전류를 흘려, 상기 제1 도금 패턴의 표면에 금속 이온 희박층을 발생시킴과 함께, 상기 도금액을 교반하여 각 라인 패턴의 상부에 있어서의 상기 금속 이온 희박층을 부분적으로 파괴함으로써, 각 라인 패턴의 이방 성장을 개별로 강제하는 프레임이 없는 상태에서, 상기 제1 도금 패턴을 이방적으로 도금 성장시켜, 상기 제2 두께보다도 두꺼운 제3 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖는 제3 라인 앤드 스페이스 패턴으로 이루어지는 제2 도금 패턴을 형성하는 공정을 구비하는 것을 특징으로 하는 이방성 도금 방법.
  9. 제8항에 있어서,
    상기 도금액은, 구리 이온 및 광택제를 포함하는 황산 구리 도금액인 이방성 도금 방법.
  10. 제8항에 있어서,
    상기 제1 전류의 전류 밀도가 3∼20A/100㎠이며,
    상기 제2 전류의 전류 밀도가 30∼70A/100㎠인 이방성 도금 방법.
  11. 제8항에 있어서,
    상기 기판의 상기 주면의 상방에, 상기 도금액의 교반 부재를 배치하고, 상기 교반 부재를 상기 기판과 평행한 방향으로 반복하여 진퇴 이동시켜 상기 도금액을 교반하고, 이에 따라 각 라인 패턴의 상부에 있어서의 상기 금속 이온 희박층을 부분적으로 파괴하는 이방성 도금 방법.
  12. 제11항에 있어서,
    상기 교반 부재는, 단면이 삼각형의 막대 형상체로 이루어지는 패들(paddle)인 이방성 도금 방법.
  13. 제11항에 있어서,
    상기 교반 부재는, 격자 구조를 갖는 판 형상 부재로 이루어지는 교반 격자인 이방성 도금 방법.
  14. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판 자신을 당해 기판과 평행한 방향으로 반복하여 진퇴 이동시켜 상기 도금액을 교반하고, 이에 따라 각 라인 패턴의 상부에 있어서의 상기 금속 이온 희박층을 부분적으로 파괴하는 이방성 도금 방법.
  15. 제8항에 있어서,
    상기 제1 내지 제3 라인 앤드 스페이스 패턴이 스파이럴 패턴인 이방성 도금 방법.
  16. 제8항에 있어서,
    상기 제1 도금 패턴을 형성하기 전에, 상기 프리 도금 패턴의 적어도 가장 외측을 둘러싸는 외부 프레임을 형성하는 공정을 추가로 구비하고,
    상기 외부 프레임은 상기 기판의 주면에 수직인 측면을 갖고, 당해 측면은 상기 가장 외측의 라인 패턴의 측면으로부터 제3 스페이스폭을 사이에 둔 위치에 형성되어 있는 이방성 도금 방법.
  17. 제16항에 있어서,
    상기 제3 스페이스폭은, 상기 제2 스페이스폭보다도 넓은 이방성 도금 방법.
  18. 기판과,
    상기 기판 상에 형성된 스파이럴 패턴을 구비하고,
    상기 스파이럴 패턴은,
    상기 기판 상에 형성되며, 제1 라인폭, 제1 스페이스폭 및, 제1 두께를 갖는 제1 스파이럴 패턴으로 이루어지는 프리 도금층과,
    상기 제1 라인폭보다도 넓은 제2 라인폭, 상기 제1 스페이스폭보다도 좁은 제2 스페이스폭 및, 제1 두께보다도 두꺼운 제2 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖고, 상기 프리 도금층의 상기 제1 스파이럴 패턴의 상면 및 측면을 덮는 제2 스파이럴 패턴으로 이루어지는 제1 논프레임 도금층과,
    상기 제2 라인폭, 상기 제2 스페이스폭 및, 상기 제2 두께보다도 두꺼운 제3 두께를 갖고, 각 라인 패턴의 상부에 만곡면을 갖고, 상기 제1 논프레임 도금층의 상기 제2 스파이럴 패턴을 덮는 제3 스파이럴 패턴으로 이루어지는 제2 논프레임 도금층을 구비하는 것을 특징으로 하는 박막 코일.
KR1020130101705A 2012-09-27 2013-08-27 이방성 도금 방법 및 박막 코일 KR101506910B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012214541 2012-09-27
JPJP-P-2012-214541 2012-09-27
JPJP-P-2013-139667 2013-07-03
JP2013139667A JP6102578B2 (ja) 2012-09-27 2013-07-03 異方性めっき方法

Publications (2)

Publication Number Publication Date
KR20140042663A true KR20140042663A (ko) 2014-04-07
KR101506910B1 KR101506910B1 (ko) 2015-03-30

Family

ID=50357630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130101705A KR101506910B1 (ko) 2012-09-27 2013-08-27 이방성 도금 방법 및 박막 코일

Country Status (2)

Country Link
KR (1) KR101506910B1 (ko)
CN (1) CN103695972B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532172B1 (ko) * 2014-06-02 2015-06-26 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR20160026940A (ko) * 2016-02-18 2016-03-09 삼성전기주식회사 코일 부품
KR20160136048A (ko) * 2015-05-19 2016-11-29 삼성전기주식회사 칩 전자부품 및 그 실장기판

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101558092B1 (ko) * 2014-06-02 2015-10-06 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101598295B1 (ko) 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
KR101823194B1 (ko) 2014-10-16 2018-01-29 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR102118490B1 (ko) 2015-05-11 2020-06-03 삼성전기주식회사 다층 시드 패턴 인덕터 및 그 제조방법
JP6966958B2 (ja) * 2018-03-01 2021-11-17 株式会社荏原製作所 めっき液を撹拌するために用いるパドルおよびパドルを備えるめっき装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS602060A (ja) * 1983-06-15 1985-01-08 Mitsubishi Electric Corp 積層型平面コイルの製造方法
JPH0633497B2 (ja) * 1984-07-04 1994-05-02 旭化成工業株式会社 異方性ピロリン酸銅メッキ液
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP3349656B2 (ja) * 1997-09-25 2002-11-25 ティーディーケイ株式会社 バンプおよびその製造方法
JP4046827B2 (ja) * 1998-01-12 2008-02-13 Ｔｄｋ株式会社 平面コイル及び平面トランス
JP2000129496A (ja) * 1998-10-29 2000-05-09 Tdk Corp 電気めっき方法、電気めっき装置および電子部品
JP2005126777A (ja) * 2003-10-24 2005-05-19 Matsushita Electric Ind Co Ltd 電気めっき浴
US20080041727A1 (en) * 2006-08-18 2008-02-21 Semitool, Inc. Method and system for depositing alloy composition
US8062496B2 (en) * 2008-04-18 2011-11-22 Integran Technologies Inc. Electroplating method and apparatus
CN101661922B (zh) * 2009-07-30 2014-04-09 广州市香港科大霍英东研究院 一种高深宽比硅通孔铜互连线及其制备方法
JP5504147B2 (ja) * 2010-12-21 2014-05-28 株式会社荏原製作所 電気めっき方法
KR101121254B1 (ko) * 2011-04-05 2012-03-22 이화다이아몬드공업 주식회사 비전도성 물질의 패터닝 처리 방식을 이용한 전착 다이아몬드 와이어 쏘우 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532172B1 (ko) * 2014-06-02 2015-06-26 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR20160136048A (ko) * 2015-05-19 2016-11-29 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR20160026940A (ko) * 2016-02-18 2016-03-09 삼성전기주식회사 코일 부품

Also Published As

Publication number Publication date
CN103695972B (zh) 2016-08-17
CN103695972A (zh) 2014-04-02
KR101506910B1 (ko) 2015-03-30

Similar Documents

Publication Publication Date Title
JP6102578B2 (ja) 異方性めっき方法
KR20140042663A (ko) 이방성 도금 방법 및 박막 코일
US6524461B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
US20160355940A1 (en) Electrodeposited Nano-Twins Copper Layer and Method of Fabricating the Same
US6319384B1 (en) Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
KR20010033089A (ko) 피변조 전계를 이용한 작은 홈 내의 금속 전착
KR102169555B1 (ko) 반도체 기판들을 위한 전해 플레이팅 방법들
JP2005520044A (ja) 平坦金属電気的処理
JP4248353B2 (ja) スルーホールの充填方法
US7947162B2 (en) Free standing single-crystal nanowire growth by electro-chemical deposition
JP2002054000A (ja) 基板の電解めっき方法
TW201229328A (en) Electroplating method
US20020020628A1 (en) Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an indirect external influence
DE60100233T2 (de) Keimschicht
JP2010180425A (ja) 電気接点及びその製造方法
US20060084267A1 (en) Method for fabricating planar semiconductor wafers
US20060222871A1 (en) Method for lowering deposition stress, improving ductility, and enhancing lateral growth in electrodeposited iron-containing alloys
JP7219847B1 (ja) 金電気めっき液および金電気めっき方法
JP2526586B2 (ja) 配線基板の製造方法
JP2004342645A (ja) 平面コイルの製造方法
JP2004253430A (ja) 平面コイルの製造方法
JP2009132982A (ja) 銅配線の製造方法
JPH11100690A (ja) 微細構造体およびその製造方法
JP2005126777A (ja) 電気めっき浴
JP2005223180A (ja) アルミ電解コンデンサ用電極箔の製造方法及びその製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 5