KR20140039296A - 전류조정기 - Google Patents

Abstract

본 출원은 입력 전압으로부터 조정된 전류조정를 출력하는 전류조정기에 관한 것이다. 전류조정기는 병렬 연결된 다수의 제너다이오드가 포함된, 전압조정을 출력하는 전압조정 회로를 포함한다.

Description

전류조정기 {Current regulator}

본 발명은 전류조정 장치(current regulation(regulator) device)에 관한 것이다. 특히, 본 발명은 발광 다이오드(LED) 및 그 밖에 전류의 요동에 민감한 소자에 구동전류를 공급하기에 적합한 전류조정기에 관한 것이다.

LED의 가격 감소 및 지속적인 성능 개선에 의해 최근에 그 응용분야가 늘어나게 되었다. 예를 들어 LED는 백라이트 응용에서의 조명 소자로서(예컨대, 액정표시장치(LCD)의 백라이트 내에) 널리 사용된다. 이러한 유형의 백라이트는 디스플레이 장치를 구성하는 LCD 소자 배열에 균일하고 일정한 조명을 제공하기 위해 사용된다. 또한 LED는 그 밖에, 조명 장치, 상태 표시기 등, 다양한 장비 및 설비의 디스플레이와 같은 응용분야에서 일반적으로 사용되고 있다. 이러한 모든 응용에서 LED는 일반적으로 직렬로 연결 배열되고, 정전류 구동 회로를 통해 상당히 일정한 전류가 공급된다. 따라서 이러한 구동 회로(driver circuit)는 전류조정 수단을 포함한다.

조명 시스템의 일부를 구성하는 LED 또는 LED 배열에 공급되는 구동전류의 변동은 시스템의 성능에 악영향을 줄 수 있는 것으로 알려져 있다. 예를 들어, 대형 간판이나 조명 응용에서, 구동전류의 불안정은 소비 전력의 불안정으로 이어질 수 있다. 이러한 불안정성은 에너지 절감에 기반하여 시판되는 조명 기술의 측면에서 일반적으로 환영받지 못한다. 이뿐만 아니라, 예를 들어 적녹청(RGB) 색상 혼합이 필요한 특정 응용에서의 전류의 변동은 피조명 플랫폼(예컨대, 간판)의 색채 특성의 변화를 초래할 수 있다. 또한, LED(또는 직렬 연결된 LED 배열)의 사용 수명은 이 LED(또는 각각의 LED)의 접합 온도(이는 부분적으로 LED에 흐르는 전류에 관련되어 있음)에 관련되어 있다. 따라서, LED 전류의 정밀 제어는 LED 수명의 예측가능성을 개선시킬 수 있다. 또한, LED 구동기에서 출력되는 전류의 변동은, 제조상의 변동으로 인한 부품의 특성 변화의 결과로서, 또는 온도 변동의 결과로서 발생할 수 있다. 조명 시스템용 LED 구동기의 그 밖의 성능상 요건은, 구동기의 신뢰성에 관한 것이다. 일반적으로, 이 신뢰성은 고장간 평균시간(MTBF: mean time between failures)라고 하는 척도를 사용하여 표현된다. 잘 선정된 부품을 사용한 특정 전자 조립품의 경우에 이 척도는, 동작 중에 각 부품에 가해지는 전기적 및 열적 스트레스를 알고 있는한, 쉽게 계산할 수 있다. 기존의 이른바 스위칭 모드 LED 구동기에 통상적으로 사용되는 부품들 중, 장기간의 신뢰성 측면에서 한계가 있다고 알려져 있는 두 가지 부품인 스위칭 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)와 전해커패시터의 혼합 사용으로 인해서, 이에 상응한 한계가 구동기의 MTBF에 가해진다. 반대로, 스위칭 모드 대신에 선형 전류조정 수단을 사용하는 구동기에서는 일반적으로, 앞에서 언급한 전류 변동의 문제가 일어난다.

따라서, LED 또는 LED 배열에 상당히 일정한 구동전류가 공급되는 것이 매우 바람직하다. 상당히 일정한 구동전류는, 바이폴라 트랜지스터와 같은 고신뢰성 부품을 사용하고 전해커패시터의 사용 필요성이 없는(또는 최소한 억제되는) 높은 MTBF를 갖는 전자 조립품을 사용하여 생성되는 것이 특히 바람직하다. 인덕터 등의 회로 소자를 연속적으로 충전 및 방전시키는 스위칭 전압 파형에 의해 전류조정 기능이 수행되는 스위칭 모드 LED 구동기의 경우에는, LED 배열을 통해서 방전이 일어남으로써, 상당히 일정한 전류가 LED 배열 내에서 생성될 수 있다. 이러한 스위칭 모드 구동기에 의해서 LED 배열에 전달되는 전류는, 스위칭 전압이 'ON' 상태(전하가 LED 배열로 전달되는 상태임)에 있는 시간의 비율(이 비율을 스위칭 파형의 듀티사이클이라고 부름)을 포함하여 다수의 요인에 의존한다. 그러나 이 스위칭 과정에서는 전자기 간섭(EMI) 파형이 생성되며 이에 대비하여 EMI를 필터링하는 구성이 필요하게 되는데, 이를 위해 전해커패시터가 사용된다. 따라서 구동기의 MTBF를 최대화한다는 관점에서 볼 때, 전류의 정확도(온도에 따른 전류의 일정성을 포함함)를 유지할 수 있는 한, 스위칭 모드 소자를 전혀 사용하지 않는 전류조정 회로에 기반하여 정전류 LED 구동기를 구성하는 것이 유리할 수 있다. 본 발명의 개괄적인 목표는, 안정적인 또는 상당히 일정한 구동전류를 LED 등의 조명 장치 또는 그 밖에 전류 변동에 민감하거나 이에 의해 부정적인 영향을 받는 장치에 공급하기 위해, 입력 전압으로부터 조정된 전류를 생성하기 위한 것이다. 본 발명의 바람직한 구현형태들은 이 목표를, 전류조정기 내에 스위칭 모드 회로를 사용하지 않고도 달성할 것을 모색한다. 이로써 전류조정기의 장기적 신뢰성이 개선될 뿐만 아니라, 이 전류조정기에 기반한 LED 구동기에 전해커패시터의 사용 필요성을 감소시키거나 없앰으로써 LED 구동기의 장기적 신뢰성을 한층 더 증가시킨다.

공급 전압에 대해서 조정된(또는 상당히 일정한) 전류를 LED 또는 LED 배열에 제공하도록 된 전류조정 장치 또는 회로가 공지되어 있다. 소위 "정전류기(constant current regulator)"는 2단자 또는 3단자 토폴로지 중 하나로 구현될 수 있다. 도 1a는 2단자 전류조정기를 나타내고, 도 1b는 3단자 전류조정기를 나타낸다.

그러나, 전류조정 장치의 사용에도 불구하고, 여전히 여러 가지 이유로 LED 배열에 공급되는 구동전류에 변동이 발생할 수 있다. 제조편차(manufacturing spread) - 즉, 회로 소자를 결정하는 전류의 제조공차의 변동 - 가 LED 구동/공급 전류를 변동시키는 주된 원인 중 하나이다. 또한, 전류조정 회로의 "온도계수" - 즉, 주변 온도 또는 접합 온도에 대한 전류조정기 성능의 의존성에 의해서 변동이 발생한다.

앞에서 살펴본 정전류기에 관해서는 이하의 논의에 의해 명백해질 것이지만, 종래 기술에는 많은 단점이 있다.

도 2는 LED 배열을 구동하기 위하여 사용되는 전형적인 3단자 전류조정기의 개략도이다(Brieda 등이 출원한 US2010/0277091에도 인용됨). 도 2의 설계에 따르면, 전류조정기 양단의 최소 '강하 전압(drop voltage)'은 1.3V 정도인데, 이 전압은 두 베이스-에미터 전압(Vbe) 강하(트랜지스터 Q1 및 Q2의 전압 강하)를 합친 것에 해당된다. 이들 'vbe 강하' 중 하나, 즉, Q1의 베이스-에미터 접합 간의 전압 강하는 R1 양단에서 일어나며, 이에 의해 R1을 통해 흐르는 vbe1/R1의 전류가 발생한다. 즉 Q2에 흐르는 베이스 전류의 크기를 무시할 수 있다고 가정하면, LED들을 통해 흐르는 전류는 vbe1/R1과 같다(여기서 vbe1은 트랜지스터 Q1의 베이스-에미터 전압). 결과적으로 vbe의 고유 온도의존성으로 인해, LED 전류의 온도에 따른 변동은 아래 식과 같이 공칭(nominal) LED 전류의 일부로서 표현된다.

여기서 vbe1_nom은 표준 온도(300K)에서의 vbe1의 공칭값(nominal value)이다. 도 2의 설계에서, vbe1_nom은 약 0.6V이고,

는 매우 양호한 공학적 근사치로서 -2mV/K이다. 결과적으로, 이 설계에서 얻을 수 있는 가장 낮은 온도계수(TC) 값은 -0.0033 K^-1(켈빈 당 -0.33%, 즉, -3,300 ppm/K)이다. Brieda 출원의 표 1에서 이 '표준 해법'에 대해 제시된 전류는 -0.35%/K의 변동을 나타낸다. 이 TC 값에 의해서 LED 배열에 공급되는 전류는 +/-55K의 온도 범위에 대해서 -/+9.25% 만큼 변동될 것이다.

Brieda 등에 의해 제안된 해법은 온도계수(TC)가 켈빈 당 -0.0650%(-650 ppm/K)인 문제점을 갖는다. 이로써 +/-55K에 대해서 -/+3.6%의 LED 전류 변동이 발생한다. 이러한 변동량으로 인해서, 주위 온도의 변동이 예상되며 LED 어셈블리의 광출력이 광속(flux) 및/또는 색채 지수의 측면에서 상당히 일정하게 유지되어야 하는 많은 응용에 대해서 Brieda의 해법은 적합하지 않다.

정리하자면, Brieda의 설계 방식은 비용효율성의 측면에서는 몇 가지 장점을 주지만, 이 설계 방식은 최소의 온도계수(TC) 값(대략 650 ppm/K 크기)을 전달할 수 있는 성능을 갖는다. 이 TC 값의 크기는 그래도 상당한 것이며, 특정 온도 범위 -30℃ ~ +80℃에서 대략 -/+4%의 LED 전류의 변동을 일으킨다.

또한 실리콘 바이폴라 트랜지스터의 전류취급 및 전압취급 용량에 의해 제한되지만 상당히 일정한 전류를 출력할 수 있는 일반화된 2단자 회로 토폴로지(topology)가 당해 분야에 공지되어 있다. 도 3에 이 일반화된 토폴로지를 도시하였다.

이 토폴로지에서, 베이스-에미터 전압(vbe)과 전류 설정용 저항기(current programming resistor) R의 직렬 조합의 양단 전압을 조정하기 위하여 전압조정 장치(VRD: voltage regulating device)가 사용된다. VRD 양단의 조정된 전압을 Vreg라고 하면, 저항기 R을 통해 흐르는 전류는 다음과 같다.

상기 전류 둘로써, 도 3에 도시된 두 개의 바이폴라 트랜지스터의 각 베이스-에미터 접합을 서로 바이어스시키면, 전류조정기를 통해서 조정되는 총 전류는 다음과 같이 된다.

이 전류의 온도계수(앞에서, 온도에 따른 I_T의 분수적 변경(fractional change)으로 정의하였음)는 아래 식으로 주어진다.

당해 분야에서, 실리콘 바이폴라 트랜지스터의 경우에 δvbe/δT의 값은 약 -2mV/K이고 순방향 바이어스된 실리콘 pn 접합 양단의 전압 vbe는 약 0.7V인 것으로 공지되어 있다.

따라서 조정되는 전류(조정 전류)의 열적 거동은 VRD의 성질 및 열적 거동에 따라 달라진다. 이것에 비추어, 이 일반화된 토폴로지에 기초한 구체적인 설계가 공지되어 있는데, 이 설계에서 VRD는 순방향 바이어스된 PN 접합 다이오드 및 '밴드갭 기준(bandgap reference)' 다이오드의 직렬 조합으로 구성된다. 이 설계를 도 4에 도시하였다. 이 설계에서 조정 전압 Vreg는 아래 식으로 주어진다.

밴드갭 기준 다이오드의 특성은, 그 양단의 전압 Vbg(전형적으로 1.23V)가 온도에 따라 거의 변하지 않는다는 것이다. 반면에, 순방향 바이어스된 PN 접합 다이오드 양단의 전압 Vdiode는 베이스-에미터 접합(이것도 또한 다이오드와 거의 같은 전류를 흘리는 순방향 바이어스된 PN 접합임)과 마찬가지로 온도에 따라 변동된다. 따라서 Vreg의 열적 거동은 Vbe의 열정 거동과 동일하게 될 것이고, 이로써 조정 전류의 온도계수(TC)를 0으로 만든다.

그러나 이러한 전류조정기 설계의 성능과 비용에는 한계가 있다. 특히, 그 양단의 온도 안정 전압이 1.23V인 실리콘 밴드갭 기준 다이오드는 통상, 20mA의 최대 전류값 이하에서 동작한다. 이는 40mA의 총 조정 전류 I_T의 상한치가 된다.

또한, 밴드갭 다이오드의 매우 낮은 차동 임피던스(differential impedance)(통상적으로 1Ω 미만임)로 인해서, 이러한 타입의 소자들 간에 전류를 공유시키면서 이들을 병렬로 연결하는 것은 어렵다. 도 5가 이 문제점을 보여주고 있다. 도 5는 제조편차의 각 끝이 Vbg에 놓여있는(최악의 경우를 도시하고 있음) 두 밴드갭 다이오드의 I/V 특성을 나타낸다. 일반적인 실리콘 밴드갭 다이오드의 경우에 이 제조편차(Vbg₂ - Vbg₁)는 약 8mV이다. 이들 두 다이오드가 병렬로 배치될 경우에, 낮은 Vbg 값(Vbg₁)을 갖는 다이오드에는, 타 다이오드에 전류가 흐르기 시작하기 전에도 소정량의 전류(Ibg₁로 나타냄)가 흐르게 된다는 것을 쉽게 알 수 있다. 결과적으로, VRD 전류에서 전류가 공유되지 않는 범위가 생길 것이며, 그 동안에는 VRD의(그리고 이에 따른 전류조정기 전체의) 전류취급 용량이 단일 밴드갭 기준 다이오드의 전류취급 용량만큼으로 제한된다.

20mA의 최대 전류취급 용량을 갖는 밴드갭 다이오드(예를 들어 LT1004-1.2)의 I/V 특성을 살펴봄으로써, 도 5의 밴드갭 다이오드 1의 양단 전압은, 그 공칭(낮은 전류) 값보다 거의 8mV 더 높은 값을 가짐을 알 수 있다. 이에 따라 밴드갭 다이오드 2는 밴드갭 다이오드 1에 흐르는 전류가 약 14mA가 될 때에 턴온된다. 이는, 밴드갭 다이오드 1을 통해 흐르는 전류가 그 최대 정격치의 불과 수 밀리암페어에 모자라는 값에 이르기 전까지는 밴드갭 다이오드 1과 밴드갭 다이오드 2는 전류를 공유하지 않는다는 것을 의미한다. 또한, 높은 전류에서보다 낮은 전류에서 차동 임피던스(전류에 따른 전압의 변화율)가 매우 큰 밴드갭 다이오드의 I/V 특성의 비선형성으로 인해서, 밴드갭 다이오드 1을 통하는 전류가 그 정격 최대치인 20mA까지 6mA 증가함에 따라, 밴드갭 다이오드 2를 통하는 전류는 이보다 훨씬 적게(약 3mA) 증가될 것이다.

결론적으로, 도 4에 따른 회로의 각 VRD 내의 밴드갭 다이오드를, 두 개의 밴드갭 다이오드의 병렬 조합으로 대체함으로써, Vbg의 제조편차는 각 VRD의 전류취급 용량을, 원하는 20mA에 비해서 단 9mA만 증가시킨다고 신빙성있는 예측을 할 수 있다. 따라서 이 신빙성있는 예측에 의한 전체 전류조정기의 전류취급 용량의 증가는, 원하는 40mA에 반해서 단지 약 18mA가 될 것이다. 이는 사실상, 단위 비용당의 전류 취급의 측면에서 볼 때 수확체감 기작(process of diminishing returns)이다. 이는 밴드갭 기준 다이오드가 몇 개의 회로 소자로 구성된 단순한 다이오드 구조로 이루어지는 것이 아니라 상당히 복잡한 집적회로라는 사실에서 볼 때 중요한 문제이다. 통상적인 1.23V의 밴드갭 기준 다이오드에는 대략 13개의 바이폴라 트랜지스터와 8개의 저항기가 포함되어 있는데, 이들은 전류조정기의 전체 비용에 큰 비중을 차지한다.

도 4의 설계에 따른 회로 예의 대안적 방법으로서, 전체 저전류 VRD(각 저전류 VRD는 도시된 것과 같이 순방향 바이어스된 PN 접합 다이오드와 밴드갭 기준 다이오드의 직렬 조합임)를 다시 병렬로 조합하여 고전류 VRD를 구성할 수 있다. 그러나 이는 밴드갭 다이오드와 PN 접합 다이오드 모두를 중복시킨다는 것을 의미하는 것으로, 전류조정기의 가격을 재차 상당량 증가시키게 된다.

이와 같이, 도 4에 도시된 일반적인 토폴로지의 실현은, 넓은 범위의 정전류에 대해 설정가능한, 낮은 온도계수의 전류조정기를 만들자는 과제에 대한 비용 효율적인 해법을 제시하지는 못한다.

본 발명의 구현형태들은 앞에서 고려한 전류조정 장치에 관련된 문제점 및 단점을 완화하기 위하여 착안되었다. 다양한 응용 분야에서의 LED 구동기 요구조건을 숙고함으로써, 정확한 전류고정(current setting) 능력을 가지면서도 개선된 열적 성능을 갖고, 넓은 전류 설정가능 값 범위에서 바람직하게 동작가능한 전류조정 장치의 필요성이 있음을 알게 되었다. 또한, 이러한 많은 응용에서의 가격 민감도의 측면에서 볼 때 이러한 요구사항을 해결하기 위한 LED 구동기는 이상적으로는 비용효율적이어야 한다. 이는, 회로 설계의 측면에서, 단순한 전류 토폴로지와 단순한 구성요소를 사용하는 해법을 실현한다는 것을 의미한다. 예를 들어, 비용효율적인 해법은 트랜지스터의 수를 적게 사용하는 것일 것이다. 이로써 전류조정기의 그리고 이를 채용한 LED 구동기의 MTBF를 극대화하는 이익을 얻게 될 것이다. 또한 이전에 살펴본 해법들보다 전류결정 회로의 구성요소들의 제조상 허용공차에 대한 민감도가 낮은 전류조정 장치를 제공하는 것이 바람직하다.

본 발명의 제1 측면에 따르면, 입력 전압으로부터 조정된 전류를 출력하는 전류조정기(current regulator)가 제공되는데, 이 전류조정기는 저항기와 트랜지스터를 포함하는 구동 회로(driver circuit); 및 조정된 전압을 상기 구동 회로로 제공하도록 동작하는 전압조정 회로(voltage regulator circuit)를 포함한다. 여기서 이 전압조정 회로에서는 동일한 공칭(nominal) 제너전압을 갖는 다수의 제너다이오드가 병렬로 연결된다.

바람직하게는, 상기 구동 회로와 상기 전압조정 회로는 제1 전류조정 회로(current regulator circuit)를 구성한다. 바람직하게는, 상기 제1 전류조정 회로는 제2 전류조정 회로와 교차 연결된다. 바람직하게는, 이 경우에 상기 제2 전류조정 회로는

저항기와 트랜지스터를 포함하는 제2 구동 회로; 및

안정된 기준 전압을 상기 제2 구동 회로로 제공하도록 동작하는 제2 전압조정 회로를 포함할 수 있다. 여기서 이 전압조정 회로에는 동일한 공칭 제너전압을 갖는 다수의 제너다이오드가 병렬로 연결된다.

다른 방식으로서, 상기 구동 회로와 상기 전압조정 회로는 제1 전류조정 회로를 구성하는데, 이 제1 전류조정 회로는 저항 합산 회로(resistive summing circuit)에 연결된다.

본 발명의 제2 측면에 따른, 입력 전압으로부터 조정된 전류를 출력하는 전류조정기는, 제1 전류조정 회로 및 제2 전류조정 회로를 포함하는데, 여기서 제1 전류조정 회로의 출력은 제2 전류조정 회로에 교차 연결되고, 상기 제1 및 제2 전류조정 회로는 각각,

저항기와 트랜지스터를 포함하는 구동 회로; 및

조정된 전압을 각 구동 회로로 제공하도록 동작하는 전압조정 회로를 포함한다. 여기서 이 전압조정 회로에는 동일한 공칭 제너전압을 갖는 다수의 제너다이오드가 병렬로 연결된다.

상기 제2 측면의 구현형태에 따르면, 제1 전류조정 회로의 출력이 상기 제2 전류조정 회로에 교차 연결될 때에는, 제1 전류조정 회로의 트랜지스터의 컬렉터가 제2 전류조정 회로의 전압조정 회로의 양극 단자에 연결되도록 연결된다.

바람직하게는, 상기/각 전압조정 회로의 제너다이오드는 실리콘 제너다이오드를 포함한다. 상기 교차 연결된 전류조정 회로에 사용되는 트랜지스터들의 한 트랜지스터는 PNP형이고 다른 트랜지스터는 NPN형으로서 "상보적 쌍(complementary pair)"을 구성한다.

본 발명의 제3 측면에 따르면, 병렬 연결된 다수의 제너다이오드를 포함하는 전류조정 회로에 사용되는 전압조정 회로가 제공된다.

본 발명의 구현형태들은 소정의 부하에 공급할 안정된 전류를 생성하기 위하여 전류조정 장치의 구동 회로에 적용되는 전압을 조정하는 수단으로서 제너다이오드의 명확히 지정된 항복전압(breakdown voltage)을 유리하게 활용한다.

본 발명의 구현형태에 따른 전압조정 회로를 구성하기 위해 다수의 제너다이오드를 병렬로 연결하는 것은, 넓은 범위의 전류 조정 값(I_T)의 생성을 용이하게 한다는 점에서 유익하다. 구체적으로, 본 발명을 구현하는 전류조정기의 전류 설정 범위(current programming range)는 각 전압조정 회로, 즉, 전압조정 장치(VRD: voltage regulator device)에 사용되는 제너다이오드의 수에 따라 선택할 수 있는 장점이 있다. 이와 같이, 본 발명의 구현형태에 따르면, 정전류 값들의 범위를 얻기 위하여 전체 회로를 병렬화하거나 중복시킬 필요가 없다. 따라서, 본 발명에 따라 중복되는 부품들(예컨대, 제너다이오드)은 단순하며 비교적 저렴한 회로 소자들이다. 이로써 조정된 값들의 범위를 출력하는 문제에 대한 비용효율적인 해법을 제시하는 이점을 갖게 되어서, 본 발명의 구현형태는 다양한 응용에서의 구동전류를 안정화시키는 데 유용하게 사용할 수 있게 된다.

약 5.5V 미만의 제너전압 Vz을 갖는 실리콘 제너다이오드에 있어서, 온도에 따른 제너전압의 변화율이 실리콘 바이폴라 트랜지스터의 베이스-에미터 전압 vbe의 변화율(대략 -2mV/K)과 실질적으로 동일한 때의 제너다이오드를 흐르는 전류값 Iz,opt이 있다. 그러나 해당 제너전압의 제너다이오드는, 이러한 열 평형 상태에 부합되는 Iz,opt 값 및 소정 전류에서의 제너임피던스값 Zz 모두에 따라 달라진다. 본 발명의 바람직한 구현형태에서는, 온도에 따른 제너전압의 변화율이 온도에 따른 실리콘 바이폴라 트랜지스터의 베이스-에미터 전압 vbe의 변화율과 실질적으로 동일한 때의 전류 Iz,opt에 기초하여 선택된 저전압 제너다이오드를 사용하여, 교차 연결 회로의 형태로 VRD를 구성할 수 있다는 사실을 활용한다.

또한, 특히 바람직한 구현형태에 따르면, 제너다이오드는, 온도에 따른 제너전압의 변화율 δVz/δT가 대략 Iz,opt의 제너전류의 값에 대해서 최소한의 변동을 보이도록 선택된다. 이로써, 본 발명의 전류조정기에 흐르는 전류의 설정가능 범위를 넓게 만들 수 있고, 이를 통해서, 이 설정가능 범위 내에서의 각 전류의 온도 의존성이 작아지는 장점을 얻는다.

따라서, 본 발명의 바람직한 구현형태에 따르면, 제너다이오드는 낮은 제너전압(즉, 5.5V 미만)을 갖는다. 바람직하게는, 제너다이오드는 2.0V 내지 3.0V 사이의 제너전압을 갖는다. 당업자는, 특정 제너다이오드의 제너전압이 특정 다이오드 전류에서의 다이오드의 양단 전압으로 정해지는 공칭 제너전압에 따라 정해짐을 이해할 것이다. 일반적으로 제너전압 측정의 기준이 되는 제너다이오드 전류는 5mA이다.

본 발명의 바람직한 구현형태는, 낮은 제너전압 값을 갖는 실리콘 제너다이오드는 높은 전압의 제너다이오드 및 밴드갭 다이오드에 비해 높은 값의 차동 제너임피던스(differential Zener impedance) Zz를 갖는 경향이 있다는 사실을 이용한다. 이들 높은 값의 Zz는, 제너전압의 제조공차에 의해 정해진 한계 내에서, 상기 제너다이오드를 병렬로 연결할 수 있고 이 병렬 조합에 흐르는 전류를 대략 균일하게 공유할 수 있게 해주는 장점을 갖는다. 이로써, 몇 가지 조정 전류(regulator current)(전류조정)의 범위를 선택할 수 있게 되는 이익을 얻게 되는데, 이 조정 전류의 범위에 걸쳐서 전류의 온도 의존성은 작으며 이 범위 내에서 0의 값을 갖는다. 상기 각 범위는 VRD 당 사용되는 제너다이오드의 소정의 개수에 관련된다.

바람직하게는, 본 발명의 구현형태들은 일반적으로는 임의의 특정 제너다이오드의 제너전압의 제조상 편차의 결과로서 일어나게 될 문제, 또는 실제로는 선행기술 참고자료 2에 사용되는 것과 같은 정류다이오드에서의 제조상 편차, 즉, 설정된 조정 전류(programmed regulator current) I_T에서의 상응하는 편차의 결과로서 발생할 수 있는 문제를 완화하기 위한 것이다. 이는, 본 발명에 따른 전류조정기를 통해 흐르는 전류가, 각 병렬 연결된 제너다이오드 스택 내의 평균 제너전압(이 평균값의 변동은 통계학에서의 중심극한정리(Center Limit Theorem)에 의해 규율되는 통계적 분포에 부합됨)에 따라 변하도록 함으로써 수행된다. 이로써, 단일 제너다이오드의 제너전압의 표준편차에 비교하여, 각 VRD 내의 평균 제너전압의 표준편차가 VRD당 제너다이오드 수의 제곱근의 배수만큼 감소된다. 이로써, VRD 내의 평균 제너전압의 편차가 감소되고 이에 따라, 본 발명에 따른 전류조정 회로의 높은 전류 변동에 있어서, 조정된 전류(regulated current)에는 감소된 부분적인 변동이 있게 된다.

이하에서 보다 상세히 논의할 것이지만, 본 발명의 구현형태에 따른 전압조정 장치(VRD)에서는, 제너다이오드의 병렬 조합이 전압 조정 기능을 제공하는 역할을 할 뿐만 아니라, 바람직한 구현형태들에서, 구동 트랜지스터의 온도 의존성을 보상하는 역할을 하여서 넓은 전류 범위(VRD당 평행한 제너다이오드의 특정 수에 상응하는 많은 하위 범위를 포함함)에 걸쳐서 열적 평형 기능을 달성할 수 있다. 본 발명에 따른 전류조정 회로가 출력하는 조정 전류의 온도 의존성은 수십 ppm/K(켈빈)의 측정값으로 감소되는 잇점을 준다. 실제로, 본 발명의 특히 바람직한 구현형태들에 따르면, 온도계수(TC)의 값이 각 상기 하위 범위에서의 특정의 바람직한 전류에서 거의 0인 것을 볼 수 있다.

또한, 본 발명의 구현형태에 따르면 단지 바이폴라 트랜지스터, 제너다이오드, 그리고 저항기만을 포함하는 회로에 의해서 상기 성능을 얻을 수 있기 때문에, 본 발명의 구현형태는 특히 비용효율적인 전류조정기를 제공함을 알게 될 것이다. 이와 같이, 본 발명의 구현형태는 조정 전류의 온도 변동을 보정하는 추가 수단에 의지하지 않고도, 대형 공공 디스플레이를 포함한 LED 조명, LCD 백라이트, 그리고 LED 디스플레이, 건축용 조명, 및 문자 간판채널 레터링 응용 등의 특정 응용에 적용가능하다.

요약하면, 본 발명의 바람직한 구현형태들은 개선된 열 성능(즉, 이전에 살펴본 해법에 관련된 온도계수 값보다 작은 온도계수 값)을 갖는, 전류 값의 설정가능 범위에 걸쳐서 동작하며 정확하게 전류고정되는 비용효율적인 전류조정 회로를 제공하는 장점을 갖는다.

본 발명의 제4 측면에 따르면, 하나 이상의 LED와, 상기 제1 또는 제2 측면의 구현형태에 따른 전류조정기를 포함하는 조명 장치가 제공된다.

이 조명 장치는, 예를 들어, 하나 이상의 LED 구동기와 함께 LED들이 포함된 조명기구를 포함할 수 있는데, 여기서 각 LED 구동기에 하나 이상의 전류조정기가 포함된다.

본 발명의 더 나은 이해를 위해, 그리고 본 발명이 어떻게 동작하는지를 보여주기 위해, 이하에서는 아래와 같은 첨부도면을 참조하여 본 발명을 예시적으로 설명한다.
도 1은 종래 기술에 따른 전류조정기 회로를 일반화한 토폴로지를 나타낸다.
도 2는 종래 기술에 따른 3단자 전류조정 회로를 일반화한 토폴리지를 나타낸다.
도 3은 종래 기술에 따른 2단자 전류조정 회로를 일반화한 토폴로지를 나타낸다.
도 4는 종래 기술에 따른 전류조정 회로 설계를 도시한다.
도 5는 두 밴드갭 다이오드의 전류/전압(I/V) 특성을 나타내는 그래프이다.
도 6은 본 발명의 일 구현형태에 따른 전류조정 회로를 도시한다.
도 7은 본 발명의 제2 구현형태에 따른 전류조정 회로를 도시한다.
도 8은 제너다이오드의 전류/전압(I/V) 특성을 나타내는 그래프이다.

도 6은 본 발명의 제1 구현형태에 따른 2단자 전류조정 회로를 도시한다. 여기서 전류조정 회로는, 제2 전류조정 회로 C2에 교차 연결된 제1 전류조정 회로 C1을 갖는다. 제1 전류조정 회로 C1은 저항기 R1 및 바이폴라 트랜지스터 T1을 갖는 구동 회로를 포함한다. 제1 전류조정 회로는 또한, 병렬 연결된 다수의 제너다이오드 Z1₁, Z1₂, ..., Z1_n을 포함하는 전압조정 회로 VRC1을 포함한다. 제2 전류조정 회로 C2는 저항기 R2와 바이폴라 트랜지스터 T2를 갖는 구동 회로를 포함한다. 제2 전류조정 회로는 또한, 병렬로 연결된 다수의 제너다이오드 Z2₁, Z2₂, ..., Z2_n 을 포함하는 전압조정 회로 VRC2를 포함한다.

전압원은 저항기 R1과 제1 전류조정 회로 C1의 전압조정 회로 VRC1의 양극 단자가 연결된 노드 W에 전류 I_T를 인가하는데, 이 전류 I_T는 저항기 R1 및 VRC1으로 분기된다. 저항기 R1은, 트랜지스터 T1의 에미터 e에 연결된다. VRC1에 의해 생성된 전압 및 트랜지스터 T1의 베이스-에미터 전압 Vbe와 R1 값에 의해 결정되는 바이폴라 트랜지스터 T1의 컬렉터 전류는 제2 전류조정 회로 C2의 전압조정 회로 VRC2의 양극 단자이자 트랜지스터 T2의 베이스인 노드 Y에 공급된다. 노드 X는 VRC1의 음극 단자, T1의 베이스, T2의 컬렉터를 연결한다. 저항기 Rn은 단순히, 회로를 '킥스타트(kick-start)'하기 위해 사용된 열 잡음원이다.

T2의 베이스 전류를 무시할 수 있는 작은 값이라고 가정하면, I_VRD1은 T2의 컬렉터 전류와 동일하다. 또, 트랜지스터 T2의 컬렉터 전류는 R2 값과, VRC2에 생성된 전압 및 T2의 베이스-에미터 전압(vbe)에 의해 결정된다. VRC2의 음극 단자는 대상 부하로 I_T가 흐르도록 출력 노드 Z를 구성하는 저항기 R2에 연결되어 있다.

이들 회로의 교차 연결에 의해서 두 트랜지스터에, 베이스를 바이어싱하는 전류가 제공되는 것이 유리한 점이다.

상기 구현형태에 따르면, 저항기들 중 하나는 일정한 값으로 유지시킬 수 있고, 다른 저항기는 전류 설정용 저항기로서 사용할 수 있다. 또는 이와 달리, 두 저항기 모두를 전류 설정용 저항기의 역할을 하도록 가변시킬 수 있다.

도 7에 도시된 본 발명의 제2 구현형태에 따르면, 전류조정 회로 C1은 저항 합산 회로 RSC(resistive summing circuit)에 연결되어 있다. 당업자는 저항 합산 회로의 다양한 설계가 가능함을 이해할 것이다. 예를 들어, 도 7의 특정 예에서, 저항 합산 회로는 병렬로 연결된 다수의 저항기를 포함한다.

이하에서는, 본 발명의 바람직한 구현형태들의 특징 및 원리에 대해 설명한다.

전류고정의 정확도(setting accuracy):

이하, 본 발명의 구현형태에 따른 전류조정기의 '전류고정 정확도'를, 본 전류조정기에서 출력되는 전류의, 회로 구성요소들의 특성의 무작위적 변동에 기인한 변동의 측면에서 논의한다. 모든 회로에서는 무작위적 오차(random error) 및 결정론적 오차(deterministic error) 모두가 발생하지만, 회로 성능의 '편차(spread)'를 일으키는 것은 무작위적 오차이며, 결정론적 오차는 설계상 성능과 구현상 성능 간의 일정한(확정된) '편위(offset)'을 일으킨다는 것을 알아야 한다. 임의의 정전류 회로의 전류고정 정확도는 조정된 전류에서의 부분적 변동(fractional change)으로 표현된다. 따라서, 도 3의 일반적인 토폴로지에 따른 회로의 경우에 아래 식이 성립한다.

여기서 ΔVreg는 Vreg의 제조편차이고 Δvbe는 vbe의 제조편차이다. 본 발명에서, 조정 전압 Vreg는 저전압 제너다이오드에 의해 생성되며, 따라서 ΔVreg=ΔVz이다. Vreg의 이러한 편차는 vbe의 편차보다도 상당히(약 10배) 크다. 따라서,

일반적으로, 저전압(< 5.5V) 제너다이오드의 경우에, 제너전압의 통계적 편차 ΔVz은 약 10%인데, 이는 Vz의 +/-5%의 편차와 같다. 수학식 6은 저전압 제너다이오드를 소정의 보정 수단 없이 사용할 경우에는 Vz의 제조상 허용공차로 인해 I_T가 크게 변동함을, 즉, 전류고정 정확도가 낮아짐을 의미한다. 따라서 본 발명의 구현형태에 따라서는, 이러한 작용을 개선하도록 제너다이오드를 사용하는 것이 바람직하다.

본 발명의 구현형태에 따르면, 중심극한정리(Central Limit Theorem)라고 하는 통계학상의 정리를 이용한다. 이 정리의 한 가지 결과로서, 변수 x가 평균 μ 및 표준 편차 σ를 갖는 정규 분포에 따라 분포된다고 할 경우에 크기 N의 샘플들의 평균은 동일한 평균 μ와 σ/√N의 표준 편차를 갖는 정규 분포에 따라 분포될 것이다.

공칭 제너전압 Vz 및 제조공차 ΔVz의 제너다이오드의 경우를 살펴보면, ΔVz 값은 Vz의 웨이퍼와 웨이퍼 간의 통계적 표준 편차 σ(Vz)에 연관될 것이다. 일반적으로, Vz에 대한 제조편차의 견적치는 약 +/-3ㆍσ(Vz), 즉, "6σ 편차'이다.

제너다이오드를 병렬 구성하기 위해서, 상기 '둥그스름한' 분포에서 N개의 제너다이오드 샘플을 취할 경우에 각 샘플 내에서 제너전압의 평균값 <Vz>은 공칭 제너전압 Vz 및 표준 편차 σ(Vz)/√N이 되는 평균값 <(<Vz>)>을 갖게 될 것이다.

전압조정 회로 VRC를 사용하는 본 발명의 구현형태에 따르면, 상기/각 VRC는 각각 동일한 공칭 제너전압 Vz를 갖는 제너다이오드들을 병렬로 연결하여 구성된다(병렬 스택 구성).

전류 IS₁ 과 IS₂를 흘리는 두 다이오드 스택을 갖는 전류조정기의 총 조정 전류 I_T는 아래 식과 같이 주어진다.

따라서,

이 총 전류의 분산(variance)은 다음과 같이 주어진다.

중심극한정리로부터,

따라서,

전류조정기를 통하는 공칭 조정 전류 I_Tnom은 아래 식과 같이 나타낼 수 있다.

여기서 Vz은 제조자의 데이터시트에 명시된 공칭값을 취한다.

I_T의 표준 편차는 아래 식으로 주어진다.

I_T의 '전류고정 정확도'는 I_Tnom의 작은 부분인 I_T의 편차(ΔI_T)로 주어진다. 여기서 이 편차는 6ㆍσ(I_T)이다. 마찬가지로, Vz의 제조편차(ΔVz)는 6ㆍσ(Vz)이다.

따라서,

여기서 N은 각 스택 내의 제너다이오드의 수이다. 따라서, 본 발명에 따른 전류조정기에 있어서, 조정 전류의 부분적 오차는 스택 당 제너다이오드의 개수에 따라 √(2ㆍN) 씩 감소된다.

온도계수 및 전류 설정 범위(Temperature coefficient and current programming range):

본 발명의 전류조정기에 있어서 전류의 온도계수는 다음 식으로 주어진다.

이 온도계수는 각 제너다이오드를 통하는 전류가 Iz,opt(δVz/δT=δvbe/δT 일 때의 제너전류의 값)일 때 거의(실질적으로) 0이 된다. 결과적으로, TC가 실질적으로 0인 때의 전류조정기의 전류 I_T가 존재한다. 따라서 최적의 열적 성능을 위해서, 이들 I_T 값들은 본 발명을 구현하는 전류조정기에 있어서의 '바람직한' 동작 전류가 된다.

제너전류 Iz가 상기 최적값에서 멀어짐에 따라 TC 값은 변한다. 본 발명의 바람직한 구현형태는, TC가 0에서 적은 양만 벗어나도록 하는 전류 설정 범위를 부여하고자 한다. 설명의 목적상, TC 값이 +/-75 ppm/Kelvin 내에 들도록 상기 전류 설정 범위를 정할 경우에, 온도계수(TC)의 상한 및 하한 경계값을 각각 TC_U = 7.5×10^-5 /K 및 TC_L = -7.5×10^-5 /K로 정의하면, 전류 설정 범위의 양단에 해당되는, δVz/δT의 상한 및 하한 값은 아래 수학식 19 및 20과 같다.

TC_U는 TC의 상한값이며 이는 제너전류의 하한에 해당된다. TC_L은 TC의 하한값이며 제너전류의 상한에 해당된다. Vz_U 및 Vz_L은 각각 제너전류의 상한 및 하한에서의 제너전압의 값을 나타낸다. 이들 Vz 값은 각 스택 내에서 제너다이오드를 통해 흐르는 평균 전류가 대략 10mA 내지 20mA 의 범위에 든다고 선험적 가정을 함으로써 정확하게 근사화할 수 있다. 이 전류 범위 내의 중간(center)에는 2.4V 제너다이오드(이를 선택한 이유는 아래에서 설명함)에 있어서의 Iz,opt 값에 해당되는 제너전류 값이 있게 된다. 이리하여 각각 σVz/σT의 하한 및 상한 값에 해당되는 정확한 값의 I_Z(I_Z,U 및 I_Z,L)은 일반적으로, 제너다이오드 제조업체의 데이터시트에서 구할 수 있다. I_T의 해당 값들은 다음과 같다

바이폴라 트랜지스터의 β값(Ic/Ib)이 크다고 가정하면, 전류 조정 범위의 중간에서의 총 조정 전류는, 소정의 N 값에 대해서 아래 식으로 주어진다.

수학식 9로부터, 이 중간 전류값에 해당되는 설정용 저항기의 저항값은 아래 식으로 주어진다.

여기서 <Vz>은 Iz,opt에서의 공칭 제너전압 값을 취한다. 설정 범위 내의 다른 곳에서의 전류조정기의 총 전류 값에 대해서 상기 저항값은 아래 식과 같다.

전류의 공유(Current sharing):

병렬로 제너다이오드를 연결시의 어려움이 당업계에 알려져 있다. 이 어려움은 제너다이오드들이 전류를 공유하는 정도에 관한 것으로서, 이는 도 4에 도시된 종래 기술에서 사용되는 밴드갭 기준 다이오드의 경우와 유사하다. 제너다이오드별 대략 동작 전류(Iz,opt)에서의 차동 제너임피던스(전류에 대한 제너전압 Vz의 변화율)가 불필요하게 크거나 Vz의 제조편차(ΔVz)가 너무 크면, 스택에 있는 가장 낮은 제너전압의 제너다이오드가 전류를 전부(또는 적어도 대부분) 받게 될 것이다. 이 문제를 해결하여서 각 스택 내의 모든 제너다이오드들이 턴온되도록 하기 위하여, 작은 제너전압 제조편차를 갖고 Iz,opt에서의 제너임피던스가 수 옴을 초과하는 공칭 제너전압을 갖는 제너다이오드를 사용하는 것이 바람직하다. 따라서, 바람직한 구현형태에 따르면, 제너다이오드의 제너전압 간에는 적은 변동이 존재하게 된다. 차동 제너임피던스는 일반적으로는 '기생' 임피던스 또는 원치 않는 임피던스로 취급되지만, 본 발명의 맥락에서는 전류 공유를 용이하게 해주는 유익한 것이다.

이에 대해 도 8에 참고로 나타내었다. 도 8은 두 개의 제너다이오드 Z1 및 Z2의 I/V 특성을 나타내는 것으로서, 제너전압이 소정의 공칭 제너전압에 대한 제조공차 범위의 경계에 있음을 도시한다. 공칭 제너전압의 정의에 따르면, 각 제너다이오드의 제너전압은 지정된 다이오드 전류(일반적으로 5mA)에서의 다이오드 양단 전압으로서 정의된다. 또한, 이러한 제너다이오드를 사용한, 공칭 제너전류 Iz,opt의 전류조정기의 설계 측면에서 볼 때, 도 6의 제너 1 및 제너 2를 통하는 전류는 상기 값의 양측에 있게 된다. 따라서 구조상, (Iz₁-Iz₂)와 (Vz₂-Vz₁) 간의 관계는 아래 식과 같이 된다.

[수학식 24]

여기서 R_Z은 Iz,opt에서의 제너 저항(제너임피던스 Z_Z의 실수부)이다. 일반적인 2.4V 실리콘 제너다이오드(이를 인용하는 이유는 다음에 설명함)의 경우, R_Z은 대략 35Ω이고 Iz,opt는 거의 14.5mA이다. Vz의 제조편차(Vz₂-Vz₁)는 일반적으로 0.24V이다. 따라서 제너 1과 2를 통해 흐르는 전류의 차이는 최악의 경우에 7mA 전후가 된다. 이는, 제너 1은 Iz,opt + 3.5mA (Iz₁ = 18mA)의 전류를 흘리고 제너 2는 Iz,opt - 3.5mA (Iz₂= 11mA)의 전류를 흘린다는 것을 의미한다. 일반적인 2.4V 실리콘 제너다이오드의 열적 거동을 조사할 때, 온도에 따른 Vz₁ 및 Vz₂의 전형적인 변동율은 (각각 18mA와 11mA에서) 실질적으로 -2.1 mV/K 및 -1.9 mV/K이다. 따라서, 온도에 따른 제너전압의 평균 변동율은, 제너다이오드별 공칭 전류 Iz,opt에서의 최적의 열적 거동(δVz/δT=δvbe/δT)에 있어서 바람직한, 실질적으로 -2.0 mV/K 이다.

따라서 순방향 기반 PN 접합 다이오드 및 밴드갭 기준 다이오드의 조합을 사용하는 회로와 대조적으로, 본 발명의 회로는 유리한 점으로서, 각 VRD 내에 전류 공유 전압 기준(저전압 제너다이오드)를 사용한다. 밴드갭 기준 다이오드와 달리, 이러한 저전압 제너다이오드는, 단순한 PN 접합 구조라는 사실에 비추어 볼 때, 전류취급 용량을 그리고 이에 따라 전류조정기의 전류 설정 범위를, 각 VRD에 사용되는 저전압 제너다이오드의 개수에 따라 선택할 수 있는 비용효율적인 수단을 제공한다.

이러한 방식의 유용성은, VRD에 사용되는 제너다이오드의 개수가 각각 다른 다양한 일련의 구현형태를 참조함으로써 증명된다.

앞에서 설명한 것에 비추어 볼 때, 본 발명의 바람직한 구현형태에서 사용되는 제너다이오드의 바람직한 선택 기준은 다음과 같다.

1. ΔVz(Vz의 제조편차 - 즉, 특정 VRD에 포함된 다수 제너다이오드의 제너전압들 간의 편차)이 낮아야 한다. 이로써 양호한 전류고정 정확도가 보장되고 전류 공유가 용이해진다.

2. 전류 공유를 가능케 하기 위해, 다이오드당 동작 전류 Iz,opt에서의 제너임피던스 Z_Z가 높아야 한다.

3. 2×Vz인 '드롭아웃 전압(drop-out voltage)'을 작게 만들기 위해서 Iz,opt에서의 Vz가 낮아야 한다.

4. 대략 Iz,opt의 전류에 있어서, 전류 (δVz/δTㆍδIz)에 따른 δVz/δT의 변동율이, 넓은 설정 전류 범위를 이루기 위해서 낮아야 한다.

5. 피설정 전류의 전류고정 정확도가 특히 중요한 경우에는 Iz,opt 값이 낮아야 한다. 임의의 조정 전류값에 대해서 N이 커지게 되기 때문이다.

몇 가지 시판되는 실리콘 제너다이오드의 열 성능 데이터를 조사한 결과, 낮은 제너전압의 제너다이오드, 바람직하게는 가능한한 최저의 제너전압(일반적으로 제너전압 기준 전류 5mA에서 2.4V)을 갖는 제너다이오드를 선택함으로써 상기 기준들 중 앞의 네 가지가 실질적으로 충족되었다. 피설정 전류의 전류고정 정확도가 특히 중요한 응용에서는, 상기 바람직한 선택 기준 5번에 해당되는 Iz,opt의 값이 낮아야하는 기준에 부합되도록 약간 더 높은 제너전압(5mA에서 대략 3.0V)을 선택할 수 있다.

예시적 구현형태:

5mA의 제너전류에서 측정된 제너전압이 2.4V인 일반 실리콘 제너다이오드의 경우, Iz,opt(거의 14.5mA)에서의 제너전압은 2.9V이다. 또한, 에미터 전류를 측정가능한 양만큼 흘릴 수 있고 vbe가 대략 0.7V인 일반 NPN 또는 PNP 실리콘 트랜지스터의 경우에,

ΔVz = 0.24 V

Iz,opt = 14.5 mA

Z_Z @ Iz,opt = 35 Ω

Vz @ Iz,opt = 2.9 V

Vz @ 10mA(Vz_L에 대한 값) = 2.75 V

Vz @ 20mA(Vz_U에 대한 값) = 3.1 V

(δVz/δT)_U = -1.85 mV/K

(δVz/δT)_L = -2.18 mV/K

I_z,L = 9.5 mA, I_z,U = 23.5 mA.

저항기(R)가 0의 온도계수를 갖는다고 가정할 때, 성능 척도들을 상기 규격으로부터 계산할 수 있다. 실제로, 매우 낮은 온도계수의 저항기는 그 가격이 상당히 높다. 그러나 필요한 저항 범위 내에서 +/-25 ppm/K의 온도계수를 갖고 +/-0.1%의 저항 정밀도를 갖는 저렴한 후막 칩 저항기가 현재 판매중이다. N이 1~6의 범위에 있을 때의 성능 척도를 표 1에 나타내었다.

N	중간 전류 IT,cen (mA) (여기서, TC=0)	IT,cen에서의 R (Ω)	IT,cen 에서의 전류고정 정확도	-75ppm/K<TC<+75ppm/K 에 대하여 설정 가능한 전류 범위
				IT ,L(mA)		IT ,U(mA)
1	29	151.7	+/-5.5%	19		47
2	58	75.86	+/-3.9%	38		94
3	87	50.57	+/-3.2%	57		141
4	116	37.93	+/-2.7%	78		188
5	145	30.34	+/-2.4%	97		235
6	174	25.29	+/-2.2%	116		282

이는, 본 발명의 구현형태들이, 약 20mA ~ 280mA의 전류 설정 범위를 제공하며 전류의 온도계수가 - 75 ppm/K ~ +75 ppm/K (- 0.0075 %/K ~ +0.0075 %/K)가 되도록 유지시키는 전류조정기 토폴로지를 제공하는 장점을 가짐을 보여준다. 본 발명의 각 구현형태는 두 개의 바이폴라 실리콘 트랜지스터 및 다수의 저전압 실리콘 제너다이오드를 포함함으로써, 저가의 해법을 제공하는 장점을 갖는다.

Iz,opt 값의 제조상 변동은, 본 발명의 특정 구현형태에 따라 설계되는 제품을, 보다 좁은 전류 설정 범위로 지정함으로써 상당량 수용될 것이다. +/-75 ppm/K의 온도계수를 지정할 수 있는 현실적인 전류 범위는 대략 25 mA 내지 220 mA가 될 것이다.

낮은 드롭아웃 전압 그리고 이에 따른 낮은 제너전압이 전류고정 정확도에 비해서 덜 중요시되는 상황에서는, 높은 제너임피던스를 유지하도록 하는 것에 부합하도록 약간 높은 제너전압의 제너다이오드를 사용하는 것이 유리할 것이다. 이 약간 더 높은 전압(예컨대, 3.0V)의 제너다이오드는 낮은 Iz,opt 값을 갖는다. 이는, 임의의 조정 전류에 있어서, 각 스택 내의 제너다이오드의 개수가 더 많이 필요하게 되어 중심극한정리의 측면에서 볼 때 해당 조정 전류의 전류고정 정확도가 더 높아짐을 의미한다. TC 값이 규격 전류 I_spec에서 실질적으로 0이거나, 또는 이 I_spec이 중간에 위치하는 작은 전류 설정 범위에 있어야 하는 상황에서는, 아래 식과 같은 Iz,opt 값을 실리콘 제너다이오드가 갖도록 하기 위한 제너전압 값을 선택할 수 있다.

여기서 N은 정수이며 상기 전류조정 회로의 VRD 당 제너다이오드의 수에 해당한다.

예를 들어, Vz=2.7V인 때, 실리콘 제너다이오드의 Iz,opt의 해당 값은 일반적으로 5mA인 것을 증명할 수 있다. 따라서, 본 발명을 구현하기 위하여, VRD당 두 개의 제너다이오드를 사용하며 20mA의 전류조정기 총 전류 I_T에 대해서 전류 온도계수(TC)가 거의 0인 전류조정 회로를 구성하는 것이 가능하다.

나아가, 전류 설정을 용이하게 할 수 있도록 하기 위하여 설정용 저항기 중 하나는 일정한 값으로(소정의 N에 대해서 중간 전류값으로) 고정하고 다른 저항기는 설정용 저항기로서 사용하는 전류조정기를 본 발명을 구현하기 위해 사용할 수도 있다.

Claims (19)

1. 저항기와 트랜지스터를 포함하는 구동 회로; 및
   조정된 전압을 상기 구동 회로로 제공하도록 동작하는 전압조정 회로를 포함하되,
   이 전압조정 회로에는 다수의 제너다이오드가 병렬로 연결되는, 입력 전압으로부터 조정된 전류를 출력하는 전류조정기.
2. 제1항에 있어서, 상기 구동 회로와 상기 전압조정 회로는 제1 전류조정 회로를 구성하고, 상기 제1 전류조정 회로는 제2 전류조정 회로와 교차 연결되는 전류조정기.
3. 제2항에 있어서, 상기 제2 전류조정 회로는,
   저항기와 트랜지스터를 포함하는 제2 구동 회로; 및
   안정된 기준 전압을 상기 제2 구동 회로로 제공하도록 동작하는 제2 전압조정 회로를 포함하되,
   이 전압조정 회로에는 다수의 제너다이오드가 병렬로 연결되는 전류조정기.
4. 제1항에 있어서, 상기 구동 회로와 상기 전압조정 회로는 제1 전류조정 회로를 구성하고, 상기 제1 전류조정 회로는 저항 합산 회로에 연결되는 전류조정기.
5. 제1 전류조정 회로의 출력이 제2 전류조정 회로에 교차 연결되며, 상기 제1 및 제2 전류조정 회로는 각각, 저항기와 트랜지스터를 포함하는 구동 회로; 조정된 전압을 각 구동 회로로 제공하도록 동작하는 전압조정 회로를 포함하되, 이 전압조정 회로에는 다수의 제너다이오드가 병렬로 연결되는 상기 제1 전류조정 회로 및 제2 전류조정 회로를 포함하는, 입력 전압으로부터 조정된 전류를 출력하는 전류조정기.
6. 이전 항 중 하나에 있어서, 상기 전류조정기 장치는 2단자 회로를 포함하는 전류조정기.
7. 이전 항 중 하나에 있어서, 상기/각 전압조정 회로의 제너다이오드는 실리콘 제너다이오드를 포함하는 전류조정기.
8. 이전 항 중 하나에 있어서, 상기/각 전압조정 회로의 제너다이오드의 제너전압은 5.5V 미만인 전류조정기.
9. 이전 항 중 하나에 있어서, 상기/각 전압조정 회로의 제너다이오드의 제너전압은 2.0V 내지 3.0V 사이인 전류조정기.
10. 이전 항 중 하나에 있어서, 상기/각 전압조정 회로의 다수의 제너다이오드에 포함된 제너다이오드들의 제너전압 간에 0.1V 내지 0.3V의 편차가 존재하는 전류조정기.
11. 이전 항 중 하나에 있어서, 상기 회로는 25mA 내지 220mA 사이에서 설정되는 조정 전류를 출력하도록 동작하는 전류조정기.
12. 이전 항 중 하나에 있어서, 상기/각 전압조정 회로의 전압조정 회로에 포함된 제너다이오드들의 제너전압은

    

    으로 선택되되, 여기서, Iz,opt는 온도에 따른 제너전압의 변동율이 전류조정 회로의 트랜지스터의 베이스-에미터 전압(vbe)의 변동율과 실질적으로 동일한 때의 전류이고, N은 전압조정 회로 당 제너다이오드의 수를 나타내는 정수이며, I_spec은 온도계수가 실질적으로 0인 때의 조정 전류인 전류조정기.
13. 이전 항 중 하나에 있어서, 상기/각 구동 회로의 트랜지스터는 실리콘 바이폴라 트랜지스터를 포함하는 전류조정기.
14. 제15항에 있어서, 실리콘 바이폴라 트랜지스터는 NPN 또는 PNP형인 전류조정기.
15. 제14항에 있어서, 제3항 또는 제5항의 제1 또는 제2 전류조정 회로 중 하나의 트랜지스터는 PNP형이고 제1 또는 제2 전류조정 회로 중 다른 하나의 트랜지스터는 NPN형으로서, 이들 트랜지스터가 상보적 쌍을 구성하는 전류조정기.
16. 제5항 내지 제13항 중 어느 한 항에 있어서, 제1 및/또는 제2 구동 회로의 저항기는, 전류 설정용 저항기의 역할을 하기 위해 가변되도록 동작하는 전류조정기.
17. 병렬로 연결된 다수의 제너다이오드를 포함하는, 전류조정 회로에 사용되는 전압조정기 회로.
18. 하나 이상의 LED와, 이전 항 중 하나에 청구된 전류조정기를 포함하는 조명 장치.
19. 첨부된 도면에 대하여 실질적으로 앞서 기술된 전압조정기.

Images