KR20140024849A - 저전력 발진기 - Google Patents

저전력 발진기 Download PDF

Info

Publication number
KR20140024849A
KR20140024849A KR1020137021820A KR20137021820A KR20140024849A KR 20140024849 A KR20140024849 A KR 20140024849A KR 1020137021820 A KR1020137021820 A KR 1020137021820A KR 20137021820 A KR20137021820 A KR 20137021820A KR 20140024849 A KR20140024849 A KR 20140024849A
Authority
KR
South Korea
Prior art keywords
frequency
oscillator
circuit
integrated
integrated circuit
Prior art date
Application number
KR1020137021820A
Other languages
English (en)
Other versions
KR101896731B1 (ko
Inventor
올라 브루세트
토르 오이빈드 베달
Original Assignee
노르딕 세미컨덕터 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노르딕 세미컨덕터 에이에스에이 filed Critical 노르딕 세미컨덕터 에이에스에이
Publication of KR20140024849A publication Critical patent/KR20140024849A/ko
Application granted granted Critical
Publication of KR101896731B1 publication Critical patent/KR101896731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements

Abstract

집적된 발진기 회로는 제1 주파수와 제2 주파수 사이에서 스위칭되도록 구성된 발진기를 포함한다. 스위칭 회로는 목표 주파수를 나타내는 입력을 수신하고 그 입력에 의해 결정된 간격으로 발진기를 제1 및 제2 주파수 사이에서 스위치하여, 발진기의 평균 출력 주파수가 목표 주파수에 근사화되도록 한다.

Description

저전력 발진기{LOW-POWER OSCILLATOR}
본 발명은 정확한 전자 발진기에 관한 것이다.
많은 전자 회로들은 클럭 소스를 필요로 한다. 클럭 소스는 보통 마이크로프로세서를 포함하는 회로에 있는 고-주파수 수정 발진기이다. 그러나, 이러한 고-주파 수정 발진기는 상당한 전류를 끌어다 쓴다. 그래서 전력 감응식(power sensitive) 애플리케이션의 경우, 일부 타이밍 기능을 위해서는 부가적으로 또는 대안으로 비교적 저-전력, 저-주파수 클럭 소스를 사용하는 것이 바람직할 수 있다.
그러한 배열 방식은 주 마이크로프로세서 및 그의 고-주파수 수정을 가능하면 상당 기간 동안 전력 공급을 중단함으로써 배터리 수명을 보존할 수 있는 배터리 동력 방식 기기들에서 특히 바람직하다. 저-주파수 발진기 및 이와 연관된 타이머는 그러한 상황에서 마이크로컨트롤러 및 고-주파수 수정을 위한 기동 신호(wakeup signal)를 최소 전력 소모로 정확한 시간에 (예를 들면, 아래에서 설명되는 바와 같이, 저-평균-전력 전송 프로토콜을 충족하기 위해) 발생하는데 사용될 수 있다.
통상적으로, 저-주파수 클럭 신호는 저-주파수 수정 발진기(예를 들면, 32.768 kHz 수정) 또는 이완 발진기 회로(relaxation oscillator circuit)(예를 들면, 저항-캐패시터(RC) 발진기)를 사용하여 발생된다.
32.768 kHz 수정 발진기는 비교적 낮은 전류(예를 들면, 0.5 마이크로암페어)를 소모하면서 높은 정확도(예를 들면, +/- 30 파트 퍼 밀리언(parts per million (ppm))를 제공할 수 있다. 그러나, 이 발진기는 크고, 이산적인 구성요소이고 그래서 인쇄 회로 기판(PCB)에서 상당한 공간을 차지하는 외부 수정을 필요로 한다. 이것은 이동 전화기와 같은 공간-제약 기기에는 상당한 단점일 수 있다. 또한, 이 발진기는 집적된 회로에 연결하기 위해 부가적인 두 개의 칩 핀을 필요로 한다. 더욱이, 외부의 수정은 회로의 전체 부품 구성표에 상당하게 추가될 수 있다.
이와 대조적으로, 완전 집적된 이완 발진기 회로는 어떤 칩 핀도 차지하지 않으며 외부 부품이 필요하지 않다. 또한 이완 발진기는 수정보다 상당히 저렴하며 수정 발진기와 유사하게 저전류 소비가 가능하다. 그러나, 이완 발진기는 +/-3000,000 ppm의 전형적인 정확도를 갖는 수정보다 훨씬 덜 정확하다. (예면, 프로그램가능 저항을 적절하게 조절함으로써) 주의 깊게 보정(calibration)하면, 이 정확도는 대략 +/- 10,000 ppm 까지 개선될 수 있지만, 여전히 수정 발진기 보다 300 내지 1000 배 열악하다.
정확한 타이밍은 종종 애플리케이션에서 양호한 전력 효율을 달성하는데 중요하다. 이것은 패킷-기반 전송 및 시분할 다중화(TDM)를 사용하는 저전력 무선 시스템에 특히 그러하다. 이 상황에서, 슬레이브 장치의 많은 회로는 상당 시간 동안 비작동 상태로 유지될 수 있으며, 이때 저-주파수 타이머가 마스터 송신기로부터 들어오는 패킷을 수신하고 처리하는 정확한 시간에 필요 부품들을 기동시켜 주기 위해 사용되고 있다. 1 초 마다 500 마이크로초 패킷이 전송된다면, 하나의 패킷을 수신하고 승인(acknowledging)하는 데는 약 1 밀리초 정도 밖에 걸리지 않을 수 있다. 그러므로, 클럭이 정확하다면, 시스템은 시간의 99.9%까지 전원을 공급받지 않을 수 있어야 한다.
그러나, 타이머를 구동하는 저 주파수 클럭이 정확하지 않다면, 느리게 구동하는 클럭 때문에 전송된 패킷을 놓칠 가능성을 최소화하기 위해서는 보수적으로 무선 수신 창을 일찍 열 필요가 있다. 그러므로 부정확한 클럭 때문에 수신기 회로 및 마이크로프로세서는 필요할 수 있는 것보다 일찍 기동해야 하기 때문에 전력이 낭비되는 결과를 가져온다. 발진기가 제대로 보정된 이완 발진기가 그러한 것 처럼 +/- 10,000 ppm의 정확도를 갖는다 할지라도, 그래도 마이크로컨트롤러는 유휴 주기가 끝나기 전에 1 %, 즉, 1초 유휴 주기 당 10 밀리초 일찍 기동되어야 한다. 그러면 수신기는 이상적인 1 밀리 초라기 보다 오히려 11 밀리 초 동안 기동되어 있을 것이며, 이것은 슬레이브 장치의 배터리 수명의 상당한 감소로 이어진다.
본 발명은 종래의 저-주파수 발진기의 단점을 해결하는 발진기 회로를 제공하려는 것이다.
일 양태에서, 본 발명은 집적된 발진기 회로를 제공하며, 상기 발진기 회로는 제1 주파수와 제 2 주파수 사이에서 스위칭되도록 구성된 발진기와, 목표 주파수를 나타내는 입력을 수신하고 상기 발진기를 상기 입력에 의해 결정된 간격으로 상기 제1 주파수와 상기 제2 주파수 사이에서 스위칭하여 상기 발진기의 평균 출력 주파수를 상기 목표 주파수에 근사화시키는 스위칭 수단을 포함한다.
본 발명의 이러한 양태는 발진기가 제1 주파수와 제2 주파수 사이에서 스위칭되도록 구성된 집적된 회로 발진기를 구동하는 방법으로 확장되며, 상기 방법은, 목표 주파수를 나타내는 입력을 수신하는 단계와, 상기 발진기를 상기 목표 주파수에 의해 결정된 간격으로 상기 제1 주파수와 상기 제2 주파수 사이에서 스위칭하여 상기 발진기의 평균 출력 주파수를 상기 목표 주파수에 근사화시키는 단계를 포함한다.
본 발명의 양태는 또한 그러한 발진기를 포함하며 마이크로프로세서 또는 마이크로컨트롤러를 더 포함하는 집적된 회로(예를 들면, 시스템-온-칩)로 확장된다.
따라서 본 기술에서 통상의 지식을 가진 자들이라면, 본 발명에 따라서 두 출력 주파수 사이에서 스위칭하는 패턴을 적절히 구성함으로써, 발진기는 (다수의 사이클에 걸쳐 평균화될 때) 목표 주파수에 정확히 또는 거의 동일해진 출력 주파수를 합성할 수 있음을 알게 될 것이다. 발진기는 보정되어서 단순히 고정 캐패시터를 고정 저항 또는 프로그램가능 저항과 결합하여 사용하는 공지의 RC 발진기로 가능한 것보다 더욱 정밀하게 원하는 효과적인 출력 주파수를 생성할 수 있다.
본 출원인은 본 발명의 실시예에서 +/- 100 ppm의 정확도가 달성될 수 있을 것으로 보며, 이것은 통상의 보정된 RC 발진기보다 약 100 배 양호한 것이다. 이러한 정확도는 수정의 비용 및 공간 요건 없이도 여전히 저-주파수 수정의 저-전력 특성을 공유하면서 수정 발진기의 정확도에 가깝다.
바람직하게 두 개의 주파수는 유사하며, 이것은 출력 주파수를 정확하고 원활하게 제어될 수 있게 한다. 그래서 제1 및 제2 주파수 중 높은 주파수는 두 주파수들 중 낮은 주파수의 두 배 보다 낮은 것이 바람직하고, 10% 보다 높지 않은 것이 더 바람직하며, 약 3% 더 높은 것이 가장 바람직하다. 예를 들어, 두 주파수 사이의 비율은 33:32 또는 그 전후일 수 있다. 이 비율은 이상적으로 (절대적 또는 상대적일 수 있는) 두 주파수 사이의 차이가 이들 주파수들 중 한 주파수 또는 다른 주파수가 (예를 들면, 발진기의 전류원을 제어함으로써) 조정될 수 있는 최저 증분양 보다 벌어지도록 설정된다. 이러한 방식으로, 발진기 주파수들 중 하나 또는 둘 모두의 거친 보정(coarse calibration) 이후에 남아있는 오차는 두 주파수들 사이의 적절한 스위칭을 통해 수정될 수 있다.
정상 동작 하에서, 목표 주파수는 제1 및 제2 주파수 사이의 어딘가의 값을 가져야 한다.
발진기의 출력은 매우 정확하게 제어될 수 있기 때문에, 발진기 회로의 출력을 사용하는 것과 수정 발진기 또는 고-주파수 클럭으로부터 합성된 저-주파수 클럭과 같은 어떤 다른 클럭원의 출력을 사용하는 것과의 사이에서 단절없이 스위칭하는 것이 가능하다.
스위칭 수단으로의 입력은 목표 주파수를 나타내는 디지털 신호 또는 아날로그 신호를 포함 할 수 있다. 일부의 바람직한 실시 예에서, 입력은 제1 및 제2 주파수 사이의 스위칭 비율을 나타내는 값을 포함하거나 인코딩한다. 이 비율은 발진기가 제2 주파수에 대비하여, 제1 주파수에서 동작해야 하는 발진기 사이클의 비율을 나타낼 수 있다. 예를 들어, 입력은 발진기가 두 주파수 중 낮은 주파수에서 동작해야 하는 매 1,024 사이클 중 발진기 사이클의 수를 나타내는 디지털 값(예를 들면, 10 비트 수)을 포함 할 수 있다. 스위칭 수단은 지정된 비율을 충족하기 위해 일정 기간을 통해 두 주파수 사이를 스위칭하는 방법(스위칭 패턴)을 결정할 수 있다.
바람직하게, 스위칭 수단으로의 입력은 발진기의 일부를 구성할 수 있고 또는 발진기와 별도일 수 있는 보정 컨트롤러에 의해 제공된다. 보정 컨트롤러는 발진기에 제공될 업데이트된 입력을 생성하기 위해 발진기의 (미세) 보정을 간격으로 수행하도록 구성될 수 있다.
발진기는 바람직하게 기준 클럭에 대비하여 보정된다. 이 기준 클럭은 이러한 마이크로프로세서에 연결된 비교적 고-주파수의 수정(예를 들면, 본 발명의 발진기 회로의 목표 주파수보다 빠른 한 자리수, 두 자리수 또는 세 자리수를 발진하는 수정)과 같은 수정 발진기에서 생성될 수 있다. 보정 작업은 간격마다 수행되어야 하기 때문에, 고-주파수 수정에 계속 전원을 공급할 필요는 없고, 그래서 결과적으로 본 발명에 의해 전력 절감이 가능해진다.
발진기는 바람직하게 전부 반도체 기판에 집적된다. 이것은 매우 콤팩트하며 부품 구성표를 늘리지 않고 회로에 집적될 수 있다
발진기 회로의 발진기 구성요소는 모든 적합한 설계의 구성요소일 수 있다. 이것은 예를 들어, 이완형 발진기 또는 링 발진기일 수 있다. 그러나, 무슨 디자인이 사용되든, 그것은 두 주파수 사이에서 신속하게 스위칭, 예를 들면, 이전 사이클의 주파수 설정치에 의한 아무 잠재적 영향을 받지 않고 한 사이클에서 다음 사이클로 스위칭할 수 있어야 한다.
일련의 실시 예에서, 발진기 회로는 제1 값과 제2 값 사이에서 캐패시턴스가 변할 수 있는 전하 저장 수단과, 전하 저장 수단에 연결되어 캐패시턴스가 제1 값과 같을 때는 제1 주파수에서 발진하도록 구성되고, 캐패시턴스가 제2 값과 같을 때는 제2 주파수에서 발진하도록 발진기를 구성하는 전류원을 포함한다. 스위칭 수단은 전하 저장 수단을 입력에 의해 결정된 간격으로 제1 및 제2 캐패시턴스 값 사이에서 스위칭하도록 구성된다.
발진기가 제1 값과 제2 값 사이에서 캐패시턴스가 변할 수 있는 전하 저장 수단과, 전하 저장 수단에 연결되어 캐패시턴스가 제1 값과 같을 때는 제1 주파수에서 발진하고, 캐패시턴스가 제2 값과 같을 때는 제2 주파수에서 발진하도록 발진기를 구성하는 전류원을 포함하는 집적된 회로 발진기를 구동하는 방법은, 전하 저장 수단을 제1 및 제2 캐패시턴스 값 사이에서 목표 주파수에 의해 결정된 간격으로 스위칭하여, 발진기의 평균 출력 주파수가 목표 주파수에 가까워지게하는 단계를 포함한다.
전하 저장 수단은 하나 이상의 캐패시터를 포함할 수 있다. 전하 저장 수단은 제1 및 제2 캐패시턴스 값 사이에서 지속적으로 변할 수 있지만, 바람직하게는 두 값 사이에서 이산적으로 스위칭되도록 구성된다. 물론, 본 발명은 둘보다 많은 캐패시턴스 값, 이를 테면 세가지 이상의 값을 사용하도록 구성될 수 있으며, 이때 스위칭 수단은 셋 이상의 값들 사이에서 스위칭하도록 구성된다. 그러나, 현재는 단지 두 값을 사용하는 실시 예가 바람직한데, 그 이유는 두 값이 구현하기 간단하며 그럼에도 불구하고 정확성과 낮은 전력이라는 전술한 혜택을 제공하기 때문이다.
전하 저장 수단은 영구적으로 발진기 회로에 연결된 제1 캐패시터와, 회로에 선택적으로 (예를 들어, 제1 캐패시터와 직렬 또는 병렬로) 연결가능한 제2 캐패시터, 및 전하 저장 수단의 전체 캐패시턴스를 변경하기 위해 회로의 내측 또는 회로 외측으로 제2 캐패시터를 연결하도록 배열된 스위치(예를 들면, 트랜지스터)를 포함할 수 있다. 제2 캐패시터는 제1 캐패시터보다 적은, 예를 들면, 제1 캐패시터의 캐패시턴스의 약 50% 또는 10% 보다 적은 것이 바람직하며, 더 바람직하게는 캐패시턴스의 약 3% 인 것이고, 그래서 제2 캐패시터가 있든 없든 간에 총 캐패시턴스가 약 3% 만큼만 차이나도록 한다.
대안으로, 전하 저장 수단은 제1 및 제2 캐패시턴스를 갖는 제1 및 제2 캐패시터, 및 제1 및 제2 캐패시터 중 한 캐패시터 또는 다른 캐패시터를 하나씩 발진기 회로에 연결하도록 배열된 스위치를 포함할 수 있다. 이 경우, 제2 캐패시턴스는 제1 캐패시턴스와 바람직하게는 50% 또는 10% 보다 적게 차이날 수 있으며, 가장 바람직하게는 약 3%만큼 차이날 수 있다. 예를 들어, 캐패시턴스 비율은 33:32 일수 있다
두 가지 배열에서, 제1 또는 제2 캐패시터가 실제로 하나의 집적된 구조를 포함할 필요는 없지만, 단일의 충전 저장소로서 함께 동작하는 복수의 캐패시터를 포함할 수 있다. 일부 실시 예에서, 클럭 사이클의 반 주기마다 상이한 캐패시터가 사용된다.
전류원은 저항 수단(예를 들면, 하나 이상의 저항) 또는 다른 어느 적절한 수단(예를 들면, 능동 전류원 또는 트랜지스터 전류원)을 포함할 수 있다. 전류원은 소스의 프로그램가능 전류 기어링(programmable current gearing of source)을 포함할 수 있다.
스위칭 수단은 발진기의 평균 출력 주파수를 목표 주파수에 가깝게 만들어 주는 모든 적절한 방식으로 제1 및 제2 캐패시턴스 값 사이를 스위칭할 수 있다. 평균 출력은 미리 결정된 사이클 횟수와 같은 미리 결정된 기간 동안의 평균 출력일 수 있다.
발진기의 출력은 적절한 기간에 걸쳐 평균될 때(예를 들면, 1024 사이클 동안의 평균) 실질적으로 목표 주파수 값과 동일할 수 있고, 또는 오차 또는 정밀도의 허용 한계 내, 이를 테면, 대략 플러스 또는 마이너스 100 ppm 내에 둠으로써 목표 주파수에 가까워질 수 있다. 온도 변화 등의 영향으로 인해, 발진기의 출력은 전형적으로 정확하게 이론적인 목표치를 달성하지 못할 것이다. 더욱이, 주파수 스위칭 동작은 한정된 사이클의 횟수 동안 비율에 따라 수행될 때, 목표 주파수는 수치적인 반올림 효과로 인해 심지어는 이상적인 상황에서도 정확하게 충족되지 못할 수 있다. 그러므로, 스위칭 수단으로의 입력은 일정 기간에 걸쳐 출력 주파수를 목표 주파수에 가장 가깝게 만들어 주는 허용가능한 입력 범위 중의 값으로 결정될 수 있다.
스위칭 수단은 상대적으로 고른 출력을 생성하기 위해 한정된 기간에 걸쳐 높고 낮은 주파수 사이클을 분포하도록 구성될 수 있다. 예를 들어, 제1 주파수에서의 주파수 사이클을 제2 주파수에서 주파수 사이클들 사이에다 가능하면 균일하게 분포하도록 구성될 수 있다. 스위칭 수단은 어떤 미리 정해진 패턴 또는 분산 특성에 따라 제2 주파수 사이클들 사이에 제1 주파수 사이클을 분포시킬 수 있다. 스위칭 수단은 일정 기간에 걸쳐 주파수의 변동 횟수를 최대화하도록 구성될 수 있다. 적절히 주파수 스위치를 구성함으로써, 발진기 출력은 평균 출력 주파수로부터 편차가 최소(즉, 시간 경과에 따라 누적된 지터가 최소)이도록 할수 있다.
스위칭 수단은 적절한 모든 스위칭 회로 또는 구성요소일수 있다. 스위칭 수단은 한정된 기간에 걸쳐 제1 주파수에서의 주파수 사이클들을 제2 주파수에서의 주파수 사이클들 사이에 가능하면 균일하게 분포하도록 구성된 시그마-델타 변조기를 포함할 수 있다.
효율적으로 작동시키기 위해, 제1 및 제2 주파수의 값은 목표 출력 주파수의 값을 포괄하여야 한다. 목표 출력의 범위를 지원하기 위해, 일부의 실시 예에서, 제1 및 제2 캐패시턴스 값 중 하나 또는 둘 모두가 변할 수 있다. 발진기는 바람직하게 제1 및 제2 주파수 중 하나의 값 또는 바람직하게는 둘 모두의 값이 발진기 회로 내에서 가변 전류의 레벨에 종속하도록 구성되는 것이 바람직하다. 발진기는, 예를 들어, 프로그램가능 저항을 포함하는 프로그램가능 전류원, 또는 전류 레벨을 조정함으로써 제1 또는 제2 주파수를 또는 둘 모두를 변경하는 데 사용될 수 있는 소스의 프로그램가능 전류 기어링을 포함하는 포함할 수 있다. 이러한 조정은 스위칭 수단을 제어함으로써 가능해지는 출력 주파수의 상대적으로 미세한 조정에 비해 상대적으로 거친 조정일 수 있다.
일부 실시 예에서, 거친 보정은 제1 또는 제2 주파수의 값, 또는 둘 모두의 값들이 목표 주파수를 포괄하도록 조정될 수 있다(이때 하나의 값은 목표 주파수보다 높고 다른 하나의 값은 목표 주파수보다 낮다). 일련의 실시 예에서, 발진기는 두 주파수 중 높은 쪽을 조정함으로써 거칠게 보정되는데, 이 경우 낮은 주파수는 더 높은 주파수의 고정 비율로서 또는 더 높은 주파수로부터 오프셋된 상수(constant)로서 결정된다.
거친 보정은 시스템의 클럭과 같은 수정 발진기에 대해 수행될 수 있다. 이러한 보정은 전류원을 조정함으로써, 예를 들면, 하나 이상의 프로그램가능 저항을 조정하여 전류원을 조정함으로써 수행될 수 있다. 전류원은 발진기의 공칭 주파수의 백분율 단계, 예를 들면, 2.5% 단계로 프로그램되도록 구성될 수 있다. (공칭 주파수는 두 주파수 중 높은 것 또는 낮은 것일 수 있거나, 또는 두 주파수의 평균과 같이 중간 주파수일 수 있다). 거친 보정(예를 들면, 2.5 %)의 정밀도는 거친 보정 후 남아있는 오차가 항상 미세 보정 작업(아래에서 설명됨)에 의해 수정될 수 있도록 높은 주파수와 낮은 주파수와의 차이 (예를 들면, 3%)보다 미세한 것이 바람직하다. 이러한 거친 보정으로 인해 종래의 보정된 RC 발진기와 유사한 대략 +/- 25,000 ppm 정도의 높은 또는 낮은 주파수에 대한 주파수 정확도가 나올 수 있다.
부가하여 또는 대안으로, 미세 보정 작업은 발진기의 출력 주파수를 목표 주파수에 근사하게 해주는 스위칭 수단으로의 입력을 발생하도록 수행될 수 있다. 이러한 작업의 결과 약 +/- 100 ppm 정도의 발진기의 최종 정확도가 나올 수 있다. 보정 컨트롤러는 각각의 제1 및 제2 주파수 마다 (기준 클럭을 기준으로 측정된) 기준 기간에 걸쳐 발진기의 출력 사이클을 카운트할 수 있으며, 이들 카운트로부터, 예를 들면, 발진기가 주어진 목표 출력 주파수를 위해 낮은 주파수에서 수행해야 하는 사이클의 비율을 계산함으로써 스위칭 수단으로의 입력을 유도할 수 있다.
보정 컨트롤러는 거친 보정 및/또는 미세 보정을 수행할 때를 결정할 수 있다. 목표 출력 주파수는 컨트롤러로 제공 될 수 있다. 컨트롤러는 (예를 들면, 미세 보정 작업을 수행할 때) 제1 및 제2 주파수 사이에 더 이상 목표 주파수가 들지 않다고 판단하면 거친 보정을 수행하도록 구성될 수 있다.
거친 보정 및/또는 미세 보정은 칩이 처음에 전원을 공급받거나 또는 리셋될 때 수행될 수 있다
미세 조정은 잠재적으로 회로에 영향을 미칠 수 있는 온도 변동 또는 다른 요인을 감안하기 위해 이를 테면 정기적으로 스케쥴에 따라 수행될 수 있다. 예를 들어, 목표 주파수가 32.768 kHz인 경우, 미세 보정은 0.25 초 마다 또는 31.75 초(= 이진수 1111111 * 0.25 초)마다, 또는 어느 다른 적당한 간격 마다 수행될 수 있다.
미세 보정 사이의 간격은 고정 또는 가변될 수 있다. 일부 실시 예에서, 이 간격은 발진기의 이력 정확도에 관한 데이터에 따라 변경될 수 있다. 예를 들면, 발진기가 (예를 들어, 회로가 큰 온도 변화를 받지 않기 때문에) 비교적 정확한 것으로 판단되는 경우, 보정들간의 간격은 증가될 수 있다. 이것은 기준 클럭 소스가 미작동할 수 있는 시간을 길게 늘려주어, 전력을 절감할 수 있다.
발진기는 마이크로컨트롤러가 기동할 때 또는 기동하기 직전에 (미세 및/또는 거친 보정) 보정될 수 있다. 이것은 마이크로컨트롤러가 기동할 때 마다 또는 하나 이상의 추가적인 조건이 충족될 때마다 수행될 수 있다. 이러한 접근 방법은 마이크로컨트롤러가 활성화될 때 마이크로컨트롤러에 필요한 수정 발진기가 어떻든 구동할 것이며, 또한 이러한 경우에 발진기를 보정하기 위해 특별히 전원이 공급될 필요가 없기 때문에 전력 효율적이다.
이러한 사상은 그 자체로 신규하고 새롭고 독창적인 것으로 생각되며, 그래서 또 다른 양태에서, 본 발명은 집적된 발진기, 수정 발진기, 전력 관리 구성요소 및 보정 구성요소를 포함하는 집적된 회로를 제공하며, 여기서 전원 관리 구성요소는 한가지 이상의 기준이 충족될 때 발진기를 턴온하도록 구성되며, 보정 컨트롤러는 수정 발진기에 대비하여 집적된 발진기를 보정하도록 구성되어 있으며, 집적된 회로는 수정 발진기가 턴온될 때 보정 컨트롤러가 집적된 발진기를 수정 발진기에 대비하여 보정하도록 구성된 것을 특징으로 한다.
집적된 발진기는 종래 기술의 이완 발진기 디자인(예를 들면, RC 발진기)을 포함하는 모든 형태의 발진기일 수 있지만, 본 발명의 제1 양태에 따른 발진기인 것이 바람직하다.
집적된 회로는 수정 발진기를 사용하여 클럭되고 수정 발진기와 동시에 턴온 또는 대략 그 시기에 턴온되는 마이크로프로세서 또는 마이크로컨트롤러를 더 포함할 수 있다.
보정은 수정 발진기 또는 마이크로프로세서 또는 마이크로컨트롤러가 턴온되는 시기와 동시에 또는 그러한 턴온 전 또는 턴온 후의 일정 기간 내에 수행될 수 있다.
전원 관리 구성요소는 집적된 발진기를 사용하여 클럭되는 타이머의 출력에 응답하여 수정 발진기를 턴온하도록 구성될 수 있다.
보정 작업은 물론 다른 시간대에서 부가적으로 수행될 수 있다.
집적된 회로는 무선 송신기 또는 수신기의 전부 또는 일부를 형성하며, 클럭 소스로서 집적된 발진기를 사용하여 구현된 스케쥴에 따라 무선 패킷을 전송하거나 수신하도록 구성된 회로를 포함할 수 있다.
전술한 모든 양태에서, 발진기 회로는 발진기가 보정되는 동안에는 수정 발진기에서 유도된 클럭 신호를 출력하고, 발진기가 보정되지 않을 때는 자체 발진으로 유도된 클럭 신호를 출력하도록 구성될 수 있다. 이 방식으로, 발진기는 보정 중에 그의 출력을 일시 정지할 필요가 없다. 바람직하게는, 두 출력은 실질적으로 동일한 주파수(예를 들면, 발진기의 정확도의 허용한도 내에 속하는)의 출력이다. 하나의 출력 형식에서 다른 출력 형식으로의 변동은 출력 신호에서 단절없는 전이가 이루어지도록 하나의 클럭 사이클 내에서 이루어지는 것이 바람직하다.
이러한 사상은 그 자체로 새롭고 독창적인 것으로 생각되며, 그래서 또 다른 양태에서, 본 발명은 집적된 발진기, 수정 발진기, 타이머 및 상기 집적된 발진기를 수정 발진기에 대비하여 보정하도록 배열된 보정 구성요소를 포함하는 집적된 회로를 제공하며, 여기서 집적된 회로는 타이머가 수정 발진기로부터 유도된 클럭 신호를 수신하는 그 동안 집적된 발진기가 보정되는 때를 제외하고 집적된 발진기로부터 유도된 클럭 신호를 받을 수 있도록 구성된다.
타이머는 두 조건 하에서 실질적으로 동일한 주파수의 클럭 신호를 수신한다. 전형적으로 집적된 발진기보다 실질적으로 더 높은 주파수에서 (예를 들면, 높은 크기의 순서로) 발진할 것이며, 그러므로 집적된 회로는 타이머와 수정 발진기 또는 집적된 발진기 사이에 연결된 하나 이상의 체배기 또는 분주기를 포함할 수 있다.
본 발명의 어느 양태에 따른 발진기 회로의 출력은 타이머, 예를 들면, 발진기와 동일한 집적된 회로에 배치된 타이머에 제공되는 것이 바람직하다. 이러한 타이머는 마이크로프로세서, 마이크로컨트롤러, 무선 송신기 구성요소, 라디오 수신기 구성요소 등과 같은 회로 부품의 전력 상태를 제어하는데 사용될 수 있다.
본 발명에 따른 발진기가 선택적으로 보정 컨트롤러를 포함하는 것으로 설명되어 있지만, 이것은 그 컨트롤러가 집적된 회로에서 발진기 회로의 인접한 다른 부품(이를 테면, 전하 저장 수단)일 필요가 없다는 것이 아니고, 그로부터 분리될 수 있다는 것으로 인식될 것이다. 이것은 스위칭 수단과 같은 발진기의 다른 구성요소에 대해서도 마찬가지이다. 발진기의 일부 기능은 집적된 회로의 마이크로프로세서 또는 마이크로컨트롤러에 의해 전체 또는 부분적으로 수행될 수 있다.
본 발명의 모든 양태의 선택적 특징은 적절한 어디에서건 다른 모든 양태의 선택적 특징일 수 있다. 이들 양태의 일부 또는 전부는 하나의 방법이나 장치에서 겸비될 수 있다.
도 1은 본 발명을 구현하는 발진기 회로의 주요 구성요소의 개략적인 개요도이다.
도 2는 발진기 회로의 디지털 및 아날로그 부품으로 및 이들로 부터의 신호를 보여주는 개략적인 개요도이다.
도 3은 발진기 회로의 디지털 구성요소의 다이어그램이다.
도 4는 발진기의 스위칭 패턴을 결정하는 데 사용되는 시그마-델타 회로도이다.
도 5는 발진기 회로의 아날로그 구성요소의 다이어그램이다.
도 6은 아날로그 회로 내 전하 펌프의 회로도이다.
도 7은 보정 기능의 플로우차트이다.
이제 본 발명의 바람직한 특정 실시 예는 첨부 도면을 참조하여 단지 예시적인 방식으로 설명될 것이다.
도 1은 본 발명을 구현하는 32 KiHz (1 kibiHertz = 1024 Hertz) 발진기 회로(1)를 비유적으로 도시한다.
발진기 회로(1)는 널리 공지된 구성요소들(도시되지 않음) 중에서 제1 캐패시터(3) 및 제2 캐패시터(4)를 갖는 RC 발진기(2)를 포함한다. 스위치(5)(예를 들면, 트랜지스터)는 닫힐 때 제2 캐패시터(4)를 회로 내측에서 병렬로 제1 캐패시터(3)에 연결한다. 스위치(5)가 열릴 때, 제1 캐패시터(3)만이 RC 발진기 회로에서 사용된다. 비교기(6)는 공급된 기준 전압을 사용하여 RC 발진기에 피드백을 제공하며 발진 출력을 생성한다. RC 발진기는 프로그램가능 전류원(7)으로부터 제어 전류를 수신한다.
RC 발진기(2)의 출력은 제어 로직(9)에 연결된 보정 카운터(8)를 통과한다. 이 출력은 또한 스위치(10)(예를 들면, 멀티플렉서)를 통과한 다음 발진기를 벗어난다. 이러한 스위치(10)는 RC 발진기의 출력과 오프-칩 16 MHz 수정 발진기(11)("16 MHz XOSC")에 의해 급전되는 주파수 다운 컨버터(12)의 출력 사이를 선택할 수 있다. 주파수 다운 컨버터(12)는 수정 발진기(11)로부터 32 KiHz 신호를 생성한다.
제어 로직(9)은 16 MHz 수정 발진기(11)로부터 입력을 수신하고, 이로부터 4 MHz 신호를 유도할 수 있으며, 이 신호를 RC 발진기(2)를 보정하는데 사용한다. 제어 로직(9)은 캐패시터 스위치(5), 출력 스위치(10) 및 프로그램가능 전류원(7)을 제어할 수 있다.
정확히 보정될 때, 발진기 회로(1)는 RC 발진기(2)로부터 유효하게 32 KiHz의 신호를 출력한다. 입력 전류는 제2 캐패시터(4)가 회로 내측으로 스위치될 때는 RC 발진기 출력 주파수가 32 KiHz보다 약간 낮도록 하고, 제2 캐패시터(4)가 회로 외측으로 스위치될 때는 RC 발진기 출력 주파수가 32 KiHz보다 약간 높도록 설정된다. 제어 로직(9)은 다수의 사이클에 걸쳐 발진기 회로(1)로부터 평균 32 KiHz의 출력을 만들어주는 패턴에 따라서 사이클 마다 제2 캐패시터(4)를 회로의 내측과 외측으로 스위칭하도록 스위치(5)를 제어하며, 이때 주파수 지터는 무시할만하다.
이러한 보정된 상태를 달성하기 위해, 제어 로직(9)은 거친 보정 작업과 미세 보정 작업을 적용할 수 있다.
제어 로직(9)은 보정 카운터(8)를 사용하여 높은 주파수(즉, 제2 캐패시터(4)가 회로 외측으로 스위치 됨)에서 동작하는 RC 발진기의 256 펄스 동안 발생하는 수정 발진기(11)로부터 유도된 4 MHz 펄스의 개수를 카운트한다. 만일 RC 발진기의 주파수가 의도된 주파수 범위를 벗어난 것으로 판단되는 경우, 프로그램가능 전류원(7)을 조정함으로써 거친 조정을 수행하여 전류가 허용가능한 범위 내에 들 때까지 RC 발진기(2)에 공급된 전류를 증가분만큼 증가 또는 감소시킨다.
거친 보정이 제대로 되면, 미세 보정 작업이 수행될 수 있다. 제어 로직(9)은 높은 주파수(즉, 제2 캐패시터(4)가 회로 외측으로 스위치 됨)에서 동작하는 RC 발진기의 256 펄스 동안 발생하는 수정 발진기(11)로부터 유도된 4 MHz 펄스의 개수를 카운트하며 그리고 낮은 주파수(즉, 제2 캐패시터(4)가 회로 내측으로 스위치 됨)에서 동작하는 RC 발진기에 대해서도 한번 더 카운트한다. 제어 로직(9)은 이들 두 카운트 값을 이용하여 원하는 32 KiHz 출력을 성취하기 위해 (예를 들면, 1024 사이클 중의) 보정 기간 동안 필요한 높은 주파수 사이클 대 낮은 주파수 사이클의 비율을 결정한다. 이러한 계산은 아래에 자세히 설명된다.
제어 로직(9)은 최신의 비율 값을 사용하여 원하는 사이클 비율을 제공하는 캐패시터 스위치(5)를 제어한다. 시그마-델타 회로는 아래에서 상세하 설명되는 바와 같이 낮은 주파수 사이클들을 높은 주파수 사이클들 사이에 균일하게 분포하는 데 사용된다.
보정 작업 동안, RC 발진기(2)를 이용하여 발진기 회로(1)로부터 정확한 출력을 제공하기는 가능하지 않다(RC 발진기가 각 주파수에서 설정된 사이클 횟수 동안 구동되어야 하기 때문이다). 따라서, 제어 로직(9)은 출력 스위치(10)를 제어하여 외부의 수정 발진기(11)로부터 유도된 발진기 회로(1)로부터의 32 KiHz 출력 신호를 제공한다. 수정-유도된 출력은 또한 제어 로직(9)이 보정 작업이 필요하지만, 이를 수행하기 위해 대기하고 있다고 결정할 때 사용될 수 있다.
구현예는 아래에 자세히 설명된다.
도 2는 발진기 회로(1)를 어떻게 디지털 부분(21)과 아날로그 부분(22)으로 분리하는지를 도시한다. 부분(21, 22) 사이의 중요 신호 중 일부가 도시된다.
아날로그 부분(22)은 디지털 부분(21)에 의해 보정된 RC 발진기 회로를 포함한다. 거친 보정 및 미세 조정 작업이 수행될 수 있다.
발진기의 디지털 부분(21)은 집적된 회로의 다른 부분, 이를 테면, 마이크로컨트롤러(도시되지 않음)와 외부의 16 MHz 수정 발진기(11)로부터 입력을 수신할 수있다. 특히, 다음과 같은 입력 신호를 수신하도록 구성된다.
Figure pct00001
디지털 부분(21)은 다음과 같은 신호를 출력할 수 있다.
Figure pct00002
아날로그 부분(22)은 다음과 같이 32 KiHz 클럭 신호를 출력한다.
Figure pct00003
아날로그 부분(22)은 디지털 부분(21)에 의해 다음과 같은 신호 입력을 매개로 하여 제어된다.
Figure pct00004
도 3은 디지털 부분(21)의 아키텍처의 개요를 제공한다.
하이 레벨에서, 디지털 부분(21)은 보정 간격 타이머(31), 아날로그 RC 발진기의 제어 회로(32), 보정 엔진(33), 클록 디바운서 겸용 4-분주 회로(combined clock de-bouncer and divide-by-4 circuit)(34), 및 16 MHz 소스로부터 32KiHz 클록을 생성하는 다운-변환 모듈(35)을 포함한다.
디지털 부분(21)은 발진기의 거친 보정을 수행하고, 발진기의 미세 조정을 수행하고, 발진기로부터 정확한 32 KiHz 클록을 생성하며, 외부의 16 MHz 수정 발진기(11)로부터 정확한 32 KiHz 클록을 생성한다.
보정 간격 타이머(31)는 디지털 부분(21)의 메인 컨트롤러이다. 보정 간격 타이머는 pwrupRcosc가 하이를 유지하는 한 항상 동작한다. 보정 간격 타이머는 다음과 같은 여러 목적을 수행한다:
- 파워-업 시, (아날로그 부분(22) 및 오프-칩 16 MHz 수정 발진기(11)를 포함하여) 시스템 내 다른 모듈들이 확실하게 정확한 순서대로 시작되도록 하고,
- RC 발진기와 16 MHz 수정-발진기-유도된 출력과의 사이에서 중단없이 스위칭을 수행하고,
- 보정이 예정되어 있을 때를 판단하며, 그에 따라서 16 MHz 수정 발진기(11) 및 보정 엔진(33) 등을 시작하게 하며,
- pwrupRcosc가 로우로 진행할 때 올바른 순서대로 시스템 내 다른 모듈들의 안전한 셧다운을 수행한다.
아날로그 부분(22)의 제어 회로(32)는 정상 동작 동안(즉, 두 보정 사이의 간격에서) 아날로그 RC 발진기 전체를 제어한다.
제어 회로(32)는 항시 RC 발진기 클럭에 맞추어 항시 동작하는 완전 동기식 설계이다.
거친 보정의 경우, 디지털 부분(21)은 6-비트 신호 rcoscProgOut를 사용하여 아날로그 부분(22)을 제어한다. 리셋 후 또는 파워-업 이후, 이 값은 디폴트 값으로 설정된다. 보정 엔진(33)은 높은 주파수에서 구동하는 RC 발진기의 256 펄스 동안 시스템 클럭으로부터 유도된 4 MHz 클럭으로부터 펄스를 카운트한다. 이 측정 결과는 프로그램가능 전류원(7)을 통해 발진기 전류를 증가 또는 감소하는데 사용된다. 이 과정은 발진기의 주파수가 의도한 주파수보다 0 내지 2.5% 높은 범위 이내에 들때가지 반복된다.
각각의 거친 보정 사이클에서, 이 값은 한가지 값을 단계적으로 올리거나 내릴 수 있다. 올리거나 내린 변경 후, 보정 작업은 (아날로그 부분(22)을 정착시키는) 여덟 32 KiHz 사이클을 지연시킨 다음에 재시작된다. 일단 거친 보정이 제대로되면, RC 발진기는 rcoscCal가 로우인 경우 32 KiHz의 100.0 내지 102.5 % 내에서 구동될 것이며, rcoscCal이 하이인 경우에는 97.5 내지 100.0 % 이내에서 구동될 것이다.
미세 보정은 아날로그 부분(22)의 역량을 활용하여 선택적으로 발진기 주기를 1/32씩 증가시킨다. 미세 보정 알고리즘은 발진기의 공칭 주기(T1) 및 장 주기(longer period)(T2)를 측정하며, 발진기의 평균 출력 주파수가 32 KiHz (32.768 kHz)가 되도록 발진기가 1024 주기 시퀀스 동안 얼마나 많은 주기 N을 T2에서 구동해야 하는지를 이들 주기들로부터 계산한다.
미세 보정에서, RC 발진기 출력 주파수가 거친 보정에서처럼 측정되지만, 두 보정에서는, 256 RC 발진기 사이클의 주기 동안, 높은 주파수에서는 4 MHz 펄스의 카운트(X1)를 구하기 위해, 그리고 RC 발진기가 낮은 주파수에서 구동할 때는 4 MHz 펄스의 카운트(X2)를 구하기 위해 높은 주파수(f1) 및 낮은 주파수(f2)가 측정된다.
N 값은 다음과 같이 계산된다.
Figure pct00005
(31250 = 256 * 4,000,000/32,768 임을 주목할 것).
거친 보정이 유효한 경우, X1 값은 31250을 초과하지 않아야 한다(그러하다면, 오류로서 플래그되며, 거친 보정이 조정되어야 한다). X1은 이 값 아래로 2.5% 보다 적지 않아야 한다(이것은 거친 보정 조정의 스텝 크기 때문이다). 그러나, 이것은 아날로그 값이기 때문에, 실제로 이 범위의 두배를 감안하는 것이 현명하다. 따라서, 유효한 미세 보정의 경우, X1은 범위 [29709, 31250]에 놓이는 것이 허용된다.
최대 기능적 X2 값은 아날로그 33/32 비율이 얼마나 많이 이상 값에서 벗어날 수 있는지의 추정치로 주어진다. 안전을 기하기 위해, 이 값은 두 배가 되며(즉, 34/32), 31250*34/32=33203 이라는 X2의 최대로 허용된 값을 제공한다. 따라서 X2는 범위 [31250, 33203]에 놓이게 허용된다.
확실히 오버 플로우가 발생하지 않도록 하기 위해, 16-비트 카운터들이 X1과 X2를 계산하는데 사용된다.
이 계산은 두 번의 뺄셈과 한번의 나누기를 포함한다(1024 곱하기는 간단히 10-비트 왼쪽 시프트이기 때문이다). 나누기는 비용이 많이 드는 부분이고 순차적으로 수행된다. 계산 시 그렇지 않으면 클럭의 추가적인 주파수 오프셋으로 이어질 수 있는 절삭(truncation)을 방지하는 주의가 필요하다. 보정 엔진(33)의 전용 부분에서 이 계산을 수행한다. 출력 값 N은 RC 발진기의 제어 회로(32)에 전달된다.
RC 발진기는 1024 주기의 지속시간에 걸쳐 평균 주파수가 32 KiHz의 +/- 100 ppm 이내에 들도록 제어된다. RC 발진기는 1024-빼기-N 주기 동안에는 주파수 f1(1/T1)에서 구동할 것이며 N 주기 동안에는 주파수 f2(1/T2)에서 구동할 것이다. 출력 rcoscCal이 하이인 경우, RC 발진기의 주파수는 대략 1/33씩 감소한다.
타이밍 변화를 최소화하기 위해, f1 및 f2에서 사이클은 교정 엔진(33)에 의해 인터리빙된다. 10-비트 입력 신호는 1024 사이클 간격 rcoscCal에서 얼마나 많은 사이클 N이 하이이어야 하는지에 대해 명시한다. 높은 주파수(rcoscCal = 0) 사이클 및 낮은 주파수(rcoscCal = 1) 사이클의 균일한 확산을 위해, 일차 시그마-델타 회로가 사용된다.
도 4는 회로도 형태의 시그마-델타 회로를 도시한다. 시그마-델타 회로는 11-비트 레지스터로 이어지는 10-비트 가산기로 구성된다. 입력 값 N은 가산기에 입력되고, 가산기에서 가산되어 레지스터 출력으로부터 피드백된다. 이러한 10-비트 피드백 값은 레지스터의 출력 중 최상위 비트를 제외한 모두 출력을 포함한다. 수학적으로, 발진기 회로는 입력 값, 모듈로 1024의 증분 배수(incremental multiples)를 계산한다. 레지스터의 출력의 최상위 비트는 입력 값의 배수가 모듈로 1024로 줄어들 때마다 1이되는 rcoscCal를 결정한다.
미세 조정의 해상도는 캐패시터 비율(C2/C1) 및 보정 간격(즉, 본 예에서는 1024) 내 펄스 NT의 개수에 직접적으로 종속한다. 달성가능한 가장 적은 스텝은 하나의 32 KiHz 주기가 전체 보정 간격에 걸쳐 1/32 주기만큼 길어진다는 것이다. 이것은 아래와 같은 주파수의 해상도를 의미한다.
Figure pct00006
보정 엔진(33)은 보정 간격 타이머(31)로부터 직접 제어된다. 보정을 시작하기 위해, 보정 엔진은 두 신호, 즉 startCalib 및 enableCalib를 수신한다. startCalib는 보정을 시작하는데 사용된 단 펄스(short pulse)(하나의 RC 발진기 주기)이다. enableCalib 신호는 전체 보정 동안 하이를 유지한다. 그래서 enableCalib 신호는 (보통은 보정이 완료되고 그 보정이 유효할 때 뿐아니라 pwrupRcosc가 로우로 진행하는 경우에도) 보정을 중단(inturrupt)시키는데 사용될 수 있으며 안전한 셧다운을 수행한다.
보정 엔진(33)은 아날로그 RC 발진기로부터의 osc32Ki 신호와 보정 간격 타이머(31)로부터의 사용 전에 동기화된 startCalib 및 enableCalib 신호를 제외하고는 완전 동기적 설계이다. 보정시 정확도를 개선하기 위해, 동기화 회로가 RC 발진기 펄스 카운팅이 시작되기 전에 rcoscln에서 포지티브 에지를 검출하는데 사용되기도 한다.
클록 디바운서 겸용 4-분주 회로(34)는 수정 발진기 클럭이 설계 내 다른 모듈들에서 사용되기 전에 반드시 안정한 진폭 및 주파수에 확실히 도달하게 한다. 이를 보장하기 위해, 디바운서는 클럭이 통과되기 전에 500 마이크로초 동안 16 MHz 펄스를 카운트한다. 회로(34)의 4-분주 부분은 보정 엔진(33)에서 사용하기 위한 4 MHz 클럭을 발생한다. 이것은 (매번 네 개 펄스만 통과되게 하는) 클럭 게이팅(clock gating)을 통해 구현될 수 있고, 이렇게 하여 출력은 50% 듀티 사이클을 갖지 못하도록 한다.
다운-변환 모듈(35)은 16 MHz 입력 클럭으로부터 32 KiHz를 발생하는데 사용된다. 16 MHz는 32 KiHz의 정수배가 아니기 때문에, 효과적으로 클럭을 32 KiHz의 평균 주파수로 만들되 약간의 사이클간 지터(cycle-to-cycle jitter)를 발생하는 시그마-델타 방법을 이용한다.
외부의 16 MHz 발진기(11)로부터 생성된 32 KiHz 신호는 RC 발진기가 재보정을 필요로 할 때 그리고 보정 작업 동안에 RC 발진기 출력 대신 사용된다.
도 5는 발진기 회로(1)의 아날로그 부분(22)의 주요 구성요소를 도시한다. 이들 구성요소는 프로그램가능 전류 및 전압 발생기(51), 전하 펌프(52), 비교기(53) 및 디지털 제어 모듈(54)을 포함한다.
디지털 제어 모듈(54)은 SR 래치 등을 포함하며 최종 클럭 신호를 출력한다. 충전 펌프(52)는 전류 및 전압 발생기(51)로부터 정확한 기준 전류를 수신하며, 정확한 기준 전압은 비교기(53)에 제공된다. 전류 발생기(51)로의 디지털 입력은 거친 보정을 목적으로 전류를 공칭 주파수의 기껏 2.5%의 단계로 조정하는데 사용될 수 있다.
도 6은 전하 펌프(52) 회로를 상세히 도시한다. 전하 펌프는 반으로 나뉘어 구성되며, 그 각각은 클럭의 각 반 주기에서 동작한다. 전하 펌프는 CHRG1_1V2 및 CHRG2_1V2 입력에 의해 제어된다. CAL_1V2 입력은 부가 캐패시터(X2_P) 및 (X1_P)를 회로 내측 또는 외측으로 스위칭함으로써 낮은 주파수와 높은 주파수 사이, 즉 32*CUnit(CAL = 0)와 33*CUnit(CAL = 1)와의 사이를 선택한다. 두 개의 D-형 플립 플롭은 CAL_1V2 입력에 의해 캐패시터가 확실하게 발진기 신호와 동기적으로 스위칭되되도록 한다. 또한, SYNC_1V2가 하이일 때 발진을 중지하고 로우로 진행할 때는 발진기를 맞는 위상으로 즉시 다시 시작시키는 SYNC_1V2 입력도 있다.
도 7은 발진기 회로(1)의 보정 과정의 주요 단계 중 일부를 플루우 차트를 통해 도시한다. 리셋 후 또는 마지막 보정 이래로 규정된 기간이 경과 한 때, 또는 16 MHz의 수정 발진기(11)가 시작될 때(calSync가 하이일 때), 보정이 수행된다. X1 및 X2가 이들의 정확한 범위를 벗어났다고 판단되면, 이들이 범위 내에 들때까지, 거친 보정이 수행된다. 그런 다음 미세 보정이 수행되어 높은 주파수 발진 대 낮은 주파수 발진의 비율을 제어하는 값 fineProg을 결정한다.
보정 작업 동안, 발진기의 출력은 외부 수정 발진기(11)로부터 유도된다.
이렇게 하여, 정확한 RC-기반 발진기 회로가 설명되었다. 이 회로가 32 KiHz 출력 주파수를 참조하여 설명되었지만, 원하는 출력 주파수는 무엇이든 가능하다는 것을 이해할 수 있을 것이다.

Claims (36)

  1. 집적된 발진기 회로로서,
    제1 주파수와 제2 주파수 사이에서 스위칭되도록 구성된 발진기와,
    목표 주파수를 나타내는 입력을 수신하며 상기 발진기의 평균 출력 주파수가 상기 목표 주파수에 근사화되도록 하기 위해 상기 발진기를 상기 입력에 의해 결정된 간격으로 상기 제1 주파수 및 상기 제2 주파수 사이에서 스위칭하도록 구성된 스위칭 수단을 포함하는
    집적된 발진기 회로.
  2. 제1항에 있어서,
    상기 제1 주파수 및 상기 제2 주파수 중 높은 주파수는 상기 제1 주파수 및 상기 제2 주파수 중 낮은 주파수의 두 배보다 적은
    집적된 발진기 회로.
  3. 제2항에 있어서,
    상기 제1 주파수 및 상기 제2 주파수 중 높은 주파수는 상기 제1 주파수 및 상기 제2 주파수 중 낮은 주파수보다 높은 10% 보다 적은
    집적된 발진기 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 주파수 및 상기 제2 주파수 중 하나의 주파수는 증분식으로 조정가능하며, 상기 제1 주파수 및 상기 제2 주파수 간의 차이는 상기 주파수가 조절될 수 있는 최저 증분량보다 큰
    집적된 발진기 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 스위칭 수단은 상기 제1 주파수 및 상기 제2 주파수 간의 스위칭 비율을 나타내는 값을 포함하거나 또는 인코딩하는 입력을 수신하도록 구성된
    집적된 발진기 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 목표 주파수를 나타내는 상기 입력을 상기 스위칭 수단에 제공하도록 구성되며 갱신된 입력을 상기 스위칭 수단에 제공하기 위해 상기 발진기를 간격마다 보정하도록 더 구성된 보정 제어기를 포함하는
    집적된 발진기 회로.
  7. 제6항에 있어서,
    상기 보정 제어기는 상기 제1 주파수 및 상기 제2 주파수 각각마다 기준 기간에 걸쳐 발진기 출력 사이클을 카운트하며 상기 카운트로부터 상기 스위칭 수단으로의 입력을 유도하도록 구성된
    집적된 발진기 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 발진기를 기준 클럭에 대비하여 보정하기 위한 수단을 포함하는
    집적된 발진기 회로.
  9. 제8항에 있어서,
    상기 발진기가 보정되는 동안 수정 발진기로부터 유도된 클럭 신호를 출력하고, 상기 회로가 보정 중이지 않을 때 상기 제1 주파수 및 상기 제2 주파수 사이에서 스위치되도록 구성된 상기 발진기로부터 유도된 클럭 신호를 출력하도록 구성된
    집적된 발진기 회로.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    캐패시턴스가 제1 값과 제2 값 사이에서 변동할 수 있는 전하-저장 수단과, 상기 전하-저장 수단에 연결되어 상기 캐패시턴스가 상기 제1 값과 같을 때 발진기가 상기 제1 주파수에서 발진하도록 구성되고 상기 캐패시턴스가 상기 제2 값과 같을 때는 상기 제2 주파수에서 발진하도록 구성된 전류원을 포함하며,
    상기 스위칭 수단은 상기 전하-저장 수단을 제1 캐패시턴스 값 및 제2 캐패시턴스 값 사이에서 상기 입력에 의해 결정된 간격으로 스위칭하도록 구성된
    집적된 발진기 회로.
  11. 제10항에 있어서,
    상기 전하-저장 수단은 상기 발진기 회로에 영구적으로 연결된 제1 캐패시터와, 상기 회로에 선택적으로 연결가능한 제2 캐패시터를 포함하는
    집적된 발진기 회로.
  12. 제10항에 있어서,
    상기 전하-저장 수단은 제1 캐패시턴스 및 제2 캐패시턴스를 각각 갖는 제1 캐패시터 및 제2 캐패시터와, 상기 제1 캐패시터 및 상기 제2 캐패시터 중 하나 또는 다른 하나를 하나씩 상기 발진기 회로에 연결하도록 배열된 스위치를 포함하는
    집적된 발진기 회로.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 스위칭 수단은 미리 결정된 패턴 또는 분산 특성에 따라서 제1 주파수 사이클들을 제2 주파수 사이클들 사이에 분포하도록 구성되는
    집적된 발진기 회로.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 스위칭 수단은 상기 제1 주파수에서의 주파수 사이클들을 유한 기간에 걸쳐 상기 제2 주파수에서의 주파수 사이클들 사이에 가능한 균일하게 분포하도록 배열된 시그마-델타 변조기를 포함하는
    집적된 발진기 회로.

  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    프로그램가능 전류원을 포함하며, 상기 발진기는 상기 제1 주파수 및 상기 제2 주파수 중 하나 또는 둘 모두의 값이 상기 발진기 회로 내 가변 전류의 레벨에 종속하도록 배열되는
    집적된 발진기 회로.
  16. 집적된 회로 발진기를 동작하는 방법으로서,
    상기 발진기는 제1 주파수와 제2 주파수 사이에서 스위칭되도록 구성되어 있으며,
    상기 방법은,
    목표 주파수를 나타내는 입력을 수신하는 단계와,
    상기 발진기의 평균 출력 주파수가 상기 목표 주파수에 근사화되도록 하기 위해 상기 발진기를 상기 목표 주파수에 의해 결정된 간격으로 상기 제1 주파수 및 상기 제2 주파수 사이에서 스위칭하는 단계를 포함하는
    집적된 회로 발진기의 구동 방법.
  17. 제16항에 있어서,
    상기 제1 주파수 및 상기 제2 주파수 중 높은 주파수는 상기 제1 주파수 및 상기 제2 주파수 중 낮은 주파수의 두 배보다 적은
    집적된 회로 발진기의 구동 방법.
  18. 제17항에 있어서,
    상기 제1 주파수 및 상기 제2 주파수 중 높은 주파수는 상기 제1 주파수 및 상기 제2 주파수 중 낮은 주파수보다 높은 10% 보다 더 적은
    집적된 회로 발진기의 구동 방법.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 목표 주파수는 상기 제1 주파수 및 상기 제2 주파수 사이의 값을 갖는
    집적된 회로 발진기의 구동 방법.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서,
    상기 입력은 상기 제1 주파수 및 상기 제2 주파수 간의 스위칭 비율을 나타내는 값을 포함하거나 또는 인코딩하는
    집적된 회로 발진기의 구동 방법.
  21. 제16항 내지 제20항 중 어느 한 항에 있어서,
    상기 발진기를 상기 목표 주파수를 나타내는 갱신된 입력을 발생하는 간격으로 보정하는 단계를 더 포함하는
    집적된 회로 발진기의 구동 방법.
  22. 제16항 내지 제21항에 있어서,
    상기 제1 주파수 및 상기 제2 주파수 각각마다 기준 기간에 걸쳐 발진기 출력 사이클을 카운트하는 단계와,
    상기 카운트로부터 상기 목표 주파수를 나타내는 입력을 유도하는 단계를 포함하는
    집적된 회로 발진기의 구동 방법.
  23. 제16항 내지 제22항 중 어느 한 항에 있어서,
    상기 발진기를 기준 클럭에 대비하여 보정하는 단계를 포함하는
    집적된 회로 발진기의 구동 방법.
  24. 제16항 내지 제23항 중 어느 한 항에 있어서,
    상기 발진기를 스위치하여 미리 결정된 패턴 또는 분산 특성에 따라서 제1 주파수 사이클들을 제2 주파수 사이클들 사이에 분포하는 단계를 포함하는
    집적된 회로 발진기의 구동 방법.
  25. 제16항 내지 제24항 중 어느 한 항에 있어서,
    상기 제1 주파수의 값 또는 상기 제2 주파수의 값이 상기 목표 주파수가 걸치도록 상기 값들을 보정함으로써 상기 발진기를 거칠게(coarsely) 보정하는 단계를 포함하는
    집적된 회로 발진기의 구동 방법.
  26. 제25항에 있어서,
    상기 값들을 조정하는 단계는 전류원을 조정하는 단계를 포함하는
    집적된 회로 발진기의 구동 방법.
  27. 제25항 또는 제26항에 있어서,
    상기 집적된 회로 발진기가 파워 업될 때 상기 거친 보정을 수행하는 단계를 포함하는
    집적된 회로 발진기의 구동 방법.
  28. 제1항 내지 제15항 중 어느 한 항에 따른 집적된 발진기 회로를 포함하고 마이크로프로세서를 추가로 포함하는 집적 회로.
  29. 제28항에 있어서,
    추가의 클럭 소스를 포함하며, 상기 회로는 상기 발진기 회로의 출력과 상기 추가의 클럭 소스의 출력 사이에서 스위칭될 수 있는 출력을 제공하도록 구성되는
    집적 회로.
  30. 제28항 또는 제29항에 있어서,
    상기 마이크로프로세서가 기동하는 것에 응답하여 상기 발진기를 보정하도록 구성된
    집적 회로.
  31. 집적 회로로서,
    집적된 발진기 회로, 수정 발진기, 전력 관리 구성요소 및 보정(calibration) 구성요소를 포함하며,
    상기 전력 관리 구성요소는 하나 이상의 기준이 충족될 때 상기 수정 발진기를 턴온하도록 구성되며,
    상기 보정 제어기는 상기 수정 발진기가 턴온될 때 상기 수정 발진기에 대비하여 상기 집적된 발진기를 보정하도록 구성된
    집적 회로.
  32. 제31항에 있어서,
    제1항 내지 제15항 중 어느 한 항에 따른 집적된 발진기 회로를 포함하는
    집적 회로.
  33. 제31항 또는 제32항에 있어서,
    상기 수정 발진기로부터 클럭 신호를 수신하도록 배열된 마이크로프로세서를 더 포함하며,
    상기 회로는 상기 수정 발진기가 턴온되는 때와 동일한 시간에 또는 대략 동일한 시간에 상기 마이크로프로세서를 턴온하도록 배열되는
    집적 회로.
  34. 집적 회로로서,
    집적된 발진기 회로와, 수정 발진기와, 타이머와, 상기 집적된 발진기를 상기 수정 발진기에 대비하여 간격마다 보정하도록 배열된 보정 구성요소를 포함하며,
    상기 집적 회로는 상기 타이머가 상기 수정 발진기에서 유도된 클럭 신호를 수신하는 동안에 상기 집적된 발진기가 보정되는 때를 제외하고 상기 타이머가 상기 집적된 발진기에서 유도된 클럭 신호를 수신하도록 구성되는
    집적 회로.
  35. 제34항에 있어서,
    상기 타이머는 보정 중이 아닐 때와 실질적으로 동일한 보정 중일 때의 주파수의 클럭 신호를 수신하도록 구성된
    집적 회로.

  36. 제28항 내지 제35항 중 어느 한 항에 있어서,
    상기 집적된 발진기를 클럭 소스로서 사용하여 구현된 스케쥴에 따라 무선 패킷을 전송 또는 수신하도록 구성된 무선 송신기 또는 수신기의 전부 또는 일부를 형성하는 회로를 포함하는
    집적 회로.
KR1020137021820A 2011-01-20 2012-01-19 저전력 발진기 KR101896731B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1100986.7 2011-01-20
GBGB1100986.7A GB201100986D0 (en) 2011-01-20 2011-01-20 Low power oscillator
PCT/GB2012/050110 WO2012098399A2 (en) 2011-01-20 2012-01-19 Low-power oscillator

Publications (2)

Publication Number Publication Date
KR20140024849A true KR20140024849A (ko) 2014-03-03
KR101896731B1 KR101896731B1 (ko) 2018-10-04

Family

ID=43769347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137021820A KR101896731B1 (ko) 2011-01-20 2012-01-19 저전력 발진기

Country Status (10)

Country Link
US (2) US9035705B2 (ko)
EP (1) EP2666239B1 (ko)
JP (1) JP5925807B2 (ko)
KR (1) KR101896731B1 (ko)
CN (1) CN103392296B (ko)
BR (1) BR112013018643A2 (ko)
GB (3) GB201100986D0 (ko)
SG (1) SG191987A1 (ko)
TW (2) TWI535190B (ko)
WO (1) WO2012098399A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201100986D0 (en) 2011-01-20 2011-03-09 Nordic Semiconductor Asa Low power oscillator
JP6274638B2 (ja) * 2013-02-25 2018-02-07 Ｎｅｃプラットフォームズ株式会社 周波数調整回路および周波数調整方法
GB2521635A (en) * 2013-12-24 2015-07-01 Nordic Semiconductor Asa Improved low-power oscillator
US10135428B2 (en) 2016-08-31 2018-11-20 Texas Instruments Incorporated Methods and apparatus for a low power relaxation oscillator
WO2019119228A1 (zh) * 2017-12-18 2019-06-27 深圳市大疆创新科技有限公司 时间更新方法，装置及可移动平台
CN110350887B (zh) * 2018-04-08 2023-03-28 中芯国际集成电路制造(上海)有限公司 电阻电容振荡器电路及时钟信号的产生方法
KR102488584B1 (ko) * 2018-07-13 2023-01-17 에스케이하이닉스 주식회사 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템
US10659012B1 (en) 2018-11-08 2020-05-19 Nxp B.V. Oscillator and method for operating an oscillator
CN111565026B (zh) * 2020-04-20 2023-09-08 深圳市广和通无线股份有限公司 晶体振荡电路、电路板和电子设备
GB2597276B (en) * 2020-07-17 2022-08-31 Graphcore Ltd Power management by clock dithering
CN112422126A (zh) * 2020-11-27 2021-02-26 紫光展锐(重庆)科技有限公司 一种时钟校准电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100277246A1 (en) * 2008-09-23 2010-11-04 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and a single oscillator

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318008A (en) * 1980-08-29 1982-03-02 J. N. Engineering, Inc. Random power controller
US4598257A (en) * 1983-05-31 1986-07-01 Siemens Corporate Research & Support, Inc. Clock pulse signal generator system
NL9201372A (nl) * 1992-07-29 1994-02-16 Sierra Semiconductor Bv Temperatuurgekompenseerde oscillatorschakeling.
US5845204A (en) * 1995-08-11 1998-12-01 Rockwell International Corporation Method and apparatus for controlling the wakeup logic of a radio receiver in sleep mode
US6707866B1 (en) * 1998-08-04 2004-03-16 Sony Corporation Clock generator, clock generating method, and signal receiver
US6124764A (en) 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
US6304517B1 (en) * 1999-06-18 2001-10-16 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for real time clock frequency error correction
DE10029421C2 (de) 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
JP4342754B2 (ja) * 2001-09-07 2009-10-14 株式会社リコー Ｐｌｌ回路
US8095813B2 (en) * 2004-03-22 2012-01-10 Integrated Device Technology, Inc Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management
US7250825B2 (en) * 2004-06-04 2007-07-31 Silicon Labs Cp Inc. Method and apparatus for calibration of a low frequency oscillator in a processor based system
US7421251B2 (en) * 2005-03-31 2008-09-02 Silicon Laboratories Inc. Precise frequency generation for low duty cycle transceivers using a single crystal oscillator
US7890787B2 (en) 2005-06-17 2011-02-15 Analog Devices, Inc. Microprocessor programmable clock calibration system and method
IL183338A0 (en) 2006-05-22 2007-09-20 Siano Mobile Silicon Ltd Ring oscillator clock
US7792652B1 (en) 2007-05-30 2010-09-07 Marvell International Ltd. Oscillator calibration for motor controller
GB0721540D0 (en) 2007-11-02 2007-12-12 Eosemi Ltd Precision oscillator
US7855610B2 (en) * 2008-05-07 2010-12-21 Qualcomm Incorporated VCO capacitor bank trimming and calibration
US7764131B1 (en) * 2008-09-23 2010-07-27 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and dual oscillators
US8183937B2 (en) 2009-02-13 2012-05-22 Silego Technology, Inc. Integrated circuit frequency generator
JP5148548B2 (ja) * 2009-04-17 2013-02-20 株式会社東芝 デジタルｐｌｌ回路及び半導体集積回路
US8120432B2 (en) * 2009-06-19 2012-02-21 Rockstar Bidco, LP System and method for selecting optimum local oscillator discipline source
GB201100986D0 (en) 2011-01-20 2011-03-09 Nordic Semiconductor Asa Low power oscillator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100277246A1 (en) * 2008-09-23 2010-11-04 Silicon Labs Sc, Inc. Precision, temperature stable clock using a frequency-control circuit and a single oscillator

Also Published As

Publication number Publication date
JP2014507875A (ja) 2014-03-27
TW201236360A (en) 2012-09-01
US20140049327A1 (en) 2014-02-20
GB201100986D0 (en) 2011-03-09
TWI535190B (zh) 2016-05-21
WO2012098399A3 (en) 2012-11-08
GB2488013B (en) 2013-09-04
TW201535965A (zh) 2015-09-16
SG191987A1 (en) 2013-08-30
WO2012098399A2 (en) 2012-07-26
JP5925807B2 (ja) 2016-05-25
GB2496308A (en) 2013-05-08
CN103392296B (zh) 2016-04-20
GB2488013A (en) 2012-08-15
EP2666239B1 (en) 2015-11-18
KR101896731B1 (ko) 2018-10-04
US20150207515A1 (en) 2015-07-23
GB2496308B (en) 2015-04-29
US9035705B2 (en) 2015-05-19
CN103392296A (zh) 2013-11-13
GB201219624D0 (en) 2012-12-12
GB201200906D0 (en) 2012-02-29
BR112013018643A2 (pt) 2019-11-12
EP2666239A2 (en) 2013-11-27
TWI492520B (zh) 2015-07-11
WO2012098399A8 (en) 2012-08-23
US9432034B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
KR101896731B1 (ko) 저전력 발진기
KR101651263B1 (ko) 내부 발진기의 외부 기준 주파수로의 자동 동기화
CN109067394B (zh) 片上时钟校准装置及校准方法
US10153773B2 (en) Low-power oscillator
KR100782796B1 (ko) 발진 주파수의 조정이 가능한 ｒｃ 발진회로와 그 발진방법
US8049569B1 (en) Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
JP4588886B2 (ja) 較正方法を用いた発振器
US8643410B1 (en) System for compensating for variations in clock signal frequency
US6747374B2 (en) Circuit for correcting deviation in oscillating frequency
JP2011197910A (ja) クロック制御回路およびマイクロコンピュータ
CN1144116C (zh) 时钟发生器
US11349423B2 (en) Timer circuit for a dual lane motor controller
US20110084738A1 (en) Low-power frequency divider and low-power phase-locked loop equipped therewith
Xu et al. An ADPLL-based fast start-up technique for sensor radio frequency synthesizers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant