JP4588886B2

JP4588886B2 - 較正方法を用いた発振器

Info

Publication number: JP4588886B2
Application number: JP2000595428A
Authority: JP
Inventors: ヤコブスハートセン，; ボーコマルホレブ，
Original assignee: テレフオンアクチーボラゲットエルエムエリクソン（パブル）
Priority date: 1999-01-22
Filing date: 2000-01-20
Publication date: 2010-12-01
Anticipated expiration: 2020-01-20
Also published as: DE60026967T2; JP2002535908A; IL144416A0; KR20010110343A; EP1145438B1; IL144416A; DE60026967D1; CN1338150A; US6124764A; BR0007535A; AU759155B2; PL349779A1; CN1190897C; WO2000044097A1; AU2339800A; EP1145438A1; MY121465A; HK1044423A1; ATE322103T1

Description

【０００１】
【発明の属する技術分野】
本発明は電源駆動ユニットに関するものであり、具体的には電源消費量を低減しながらもこれらユニット中の時計の精度を維持する方法に関するものである。
【０００２】
【従来の技術】
時間を示す腕時計から、時間に基づいてタスクをスケジュールするより複雑で高機能なデバイスにいたるまで、さまざまなデバイスにはリアルタイム時計が具備されている。多くのデバイスでは、時計の精度が高くなくても、経年変化や時間ずれに対して時計を調整すれば良いだけであるため、それほどの不都合とはならない。しかしながら、時間スケジューリングに依存するようなシステムにおいては、精度がきわめて重要となる。特に、それぞれが時計を有する複数のユニットからなるシステムであって、お互いが時計に基づいて相互のタスクをスケジューリングするような相互関係にあるシステムでは重要である。お互いの時計のずれが、タスクの順序のずれを招いたり、相互作用を妨げるからである。例えば、J.C. Haartsenによって１９９７年９月１８日に出願された米国特許出願第０８/９３２,９１１の“Contemporaneous Connectivity To Multiple Piconets”に示された無線周波数ホッピング通信システムでは、それぞれのユニットが各々個別に時計を有する。この時計は、スタンバイモードにおけるウェイクアップ／スリープ期間とともに、ウェイクアップ期間においてユニットが遷移する次のホップ周波数をもスケジュールする。そのため、スリープ状態のユニットに接続したい別のユニットは、スタンバイモードのユニットの時計を把握し、そのスケジューリングを予想することによって、接続に要する時間を大幅に削減することができる。一旦接続されると、２つのユニットは現在の時計値を交換し、時差を時計オフセットとして双方のユニットにおいて保持する。ここで得られたオフセット値は、この２つのユニットが後に再接続する場合において用いられる。保存されているオフセットを自身の時計に加えることで、相手先のユニットの時計値を推定することができる。
【０００３】
温度変化や経年変化などによって生じる時計のずれのため、保存されているオフセット値には有効期間がある。そのため、再接続されないまま時間が経過すると、推定精度は低くなる。したがって、時計の安定度が高い（ずれが小さい）ほど、相互に接続しなくても双方のユニットの同期が維持される時間が長くなる。すなわち、再接続に要する時間が短くなる。
【０００４】
リアルタイム時計においては、長期に渡る安定性が重要となる。短時間（ミリ秒オーダ）あるいは中時間（秒から分オーダ）での振るまいはそれほど重要ではない。精度の良い時計として、通常水晶参照時計が用いられる。発振器を具備した水晶時計の安定度は、温度範囲５０度において５から２０ppm(part per million)程度である。しかし、発振器が消費する電力は大きいため、可能なときには電源をオフとすることが望ましい。したがって、すべてのコンピューティング／通信デバイスには水晶時計が具備されるものの、電力消費を抑えるためにスリープあるいはサスペンドモードでは電源をオフとしている。特に、ラップトップや無線端末などの携帯デバイスでは電源オフ機能は必須である。
【０００５】
小電流で動作する低電力発振器は、低い周波数で動作させることが望ましい。水晶発振器は高周波数で動作するとともに電力消費も大きいため、このような応用に対して望ましいとは言い難い。低電力発振器としては、LCあるいは弛張発振器を用いることが望ましい。これらの発振器は低周波数で動作するとともに、チップ上に集積することができるため電力消費を抑えることができるためである。しかし、これらの低電力発振器（LPO）の安定度は高くない。LPOの長時間安定度を改善するために、水晶発振器の動作中に水晶参照発振器を用いて頻繁に較正することが一般に行われる。例えば、スタンドバイモードにおいても、水晶発振器を定期的にオンとしLPOを較正する処理である。このような較正処理は、水晶発振器がオン状態であるような期間、すなわちスキャン処理などのようにユニットが他のタスクのために動作している期間において実行されることが望ましい。このような方法を用いれば、水晶発振器のオン期間はきわめて短くなるため（他のタスクに割り当てられているウェイクアップ期間に対応する）、電力消費を抑えることができるとともに、LPOのみのときと比べて高い長時間安定度を実現することができる。
【０００６】
ここで、LPO較正方法としては複数の方法が存在する。現在の多くのデバイスでは、較正はデジタル的になされる。較正処理では、デジタル回路においてLPOと水晶参照時計との比較がなされ、補正信号がLPOに入力される。LPO１１０の補正はアナログ信号でなされるため、図１に示すように、デジタル−アナログ(D/A)変換器１３０がデジタル較正回路（キャリブレーション部）１２０とLPO１１０との間に必要となる。このような回路の従来例に関しては以下で詳述する。バイナリ語で表現された補正信号Eはレジスタ１４０に保持され、それぞれの較正イベントごとに更新される。
【０００７】
図１の回路の長時間安定度は、２つの要因によって決定される。一つは、D/A変換器１３０の量子化精度であり、これにより補正信号Eの精度が決定される。LPO１１０へのアナログ入力は、D/A変換器１３０の最下位ビット（Least Significant Bit: LSB）によって決定される量子化精度ステップのみでしか変更することができない。ここで、D/A変換器の精度は用いた技術に起因するものであるが、最小ステップサイズは所望の調整範囲や精度によって決定される。しかし、プロセスの多様性のため、LPOの調整範囲は大きくしなければならないし、９ビット以上のD/A変換器は現実的ではない。したがって、LPOの長時間安定度は数百ppmオーダとならざるを得ない。水晶発振器の精度を向上させても、較正頻度を高くしても、LPOの安定度の向上には結びつかないのである。
【０００８】
LPOの安定度を決定する二つめの要因は、較正方法の精度である。較正処理は、LPOが制御する時間ウインドウ内で参照時計の参照サイクルNの数を計数することによって実行される。Nの所望値Nrefからのずれが補正信号に反映されるため、補正信号の精度は１/Nrefとなる。Nrefは、参照発振器の周波数fref と較正ウインドウTwakeによって、
Nref = fref * Twake
として決定される。
【０００９】
数ppmオーダの安定度を得るためには、Nrefは１０^６オーダでなければならない。ここで、参照周波数frefは用いた水晶参照時計の種類によって決定される。また、Twakeは較正期間によって決定され、スタンドバイモードにおいて用いられるウェイクアッププロセスに制約を受ける。すなわち、スタンドバイモードにおいて、ユニットは定期的に短期間Twakeだけ起動して、ページングメッセージをスキャンする。無線システムの接続に要する時間を短くするためには、多数の短期間において起動する方が、少数の長期間よりも良い。このような観点からは、Twakeは小さい方が良いが、小さなTwakeはLPOの精度の劣化を招いてしまう。
【００１０】
したがって、水晶発振器によって較正されるLPOの長期間安定度を向上させるとともに、電力消費をも低減することのできる方法が必要である。
【００１１】
[発明の概要]
LPOの長期の安定性を向上させるためには、較正プロセスにおいて信号監視処理と信号補正処理とを分離すれば良い。LPO出力信号は、Ｍ個の監視ウィンドウにおいて監視される。ここで、これらのウィンドウは、LPOが具備されるホストシステムがスタンバイモードであるときのウェイクアップ期間に対応していることが望ましい。ウェイクアップ期間においては、ページスキャニング処理などの他のタスクが動作しているためである。監視プロセスの結果は累積され、Ｍ個の監視ウィンドウから得られた累積結果に基づいて、続くＭ個の監視ウィンドウ期間における補正方法が決定される。補正信号は、２つの監視ウィンドウのインターバルの間では一定であるが、１のインターバルと他のインターバルとでは異なる値となる。したがって、Ｍ個の監視ウィンドウ期間では補正信号は一定とはならず、この期間内での平均値をもって補正信号を生成することで、Ｍ倍の精度の向上を図ることが可能となる。また、離散値となる補正信号を、２以上の離散値の間でトグリングすることで、LPO精度の向上を図ることもできる。このコンセプトは、整数除数を２つあるいはそれ以上の整数値で切り換えることで、分数除数を生成するフラクショナルNシンセサイザと同様のものである。
【００１２】
複数の監視ウィンドウでの累積と、補正値を２つの離散値の切り換えとして表現することとを組み合わせることで、LPOの長期の安定性を向上させることができる。また、本方法によれば、安定度の向上に替えて、監視ウィンドウ長を短くすることで電力消費の低減を図ることや、LPOを制御するD/A変換器の解像度（複雑さや電力消費）の低減をも図ることができる。
【００１３】
また、本発明の目的、特徴、利点は、図面を引用して説明する以下の記載によって、当業者には容易に理解されよう。
【００１４】
【発明の実施の形態】
定期的に較正処理を行うLPOの基本処理を図１に示す。弛張発振器などの従来のLPO１１０は、較正回路（キャリブレーション部）１２０によって制御される。較正ユニットは、LPO出力と参照信号Xoscとに基づいて定期的に補正信号Eを生成する。バイナリ語である信号Eはレジスタ１４０に保持され、出力時には、動作周波数F_LPOを出力するLPO１１０の制御を行うD/A変換器１３０においてアナログ制御信号に変換される。ここでは、D/A変換器を明示的に図示しているが、D/A変換器がLPOのタンク回路の一部となる構成もあり得る。すなわち、弛張タイプのLPOのタンクがキャパシタバンクとして実装され、バイナリ語が直接キャパシタのオン／オフを決定し、LPOの周波数を制御する構成である。
【００１５】
スリープ期間では、Xoscと較正ユニット１２０との電源はオフとなるが、LPOはレジスタ１４０に保持された制御信号を用いて動作し続ける。較正回路１２０のより詳細な例を図２に示す。ダウンカウンタ２３０には、一つのウェイクアップ（モニタ）期間のLPOサイクル数を示す値があらかじめセットされている。ウェイクアップ時には、ウェイクアップ信号WKがカウンタ２３０を起動し、LPOレートでもってカウントダウンを開始する。アップカウンタ２８０は、ウェイクアップ信号WKがオンであり、ダウンカウンタ２３０の値が０でない場合に起動される。起動されると、アップカウンタ２８０はXoscレートでカウントを始める。アップカウンタ２８０の出力Aは比較器２５０に渡され、参照値Nrefと比較される。モニタウィンドウの最後、すなわちダウンカウンタ２３０が０に達した時点で、アップカウンタ２８０の値と参照値Nrefとの比較結果を用いて、制御レジスタ２４０の制御値が高すぎるかあるいは低すぎるかの決定がなされる。このようにして、レジスタ２４０に保持された値の調整を制御値が高ければ減少させ、制御値が低ければ増加させるように行い、差異を小さくする。
【００１６】
図３は、較正回路と参照発振器とが定期的にTwake期間ウェイクアップ状態となり、LPOが較正される様子を示している。Twake期間、アップカウンタ２８０はオンとなり、カウンタ値は時間とともに増加する。ウェイクアップ期間の終了時点で、差が負であれば制御レジスタの値を増やし、差が正であれば制御レジスタの値を減らす。このようなアプローチでは、制御値が大きくなるとLPOの周波数を高くしなければならない。同時に、ウェイクアップ期間終了時点では、カウンタのリセットもなされる。図３に示した例では、レジスタ２４０の補正値Eはkとk+１との双方の値をとる例が示されている。
【００１７】
図１から図３を用いて説明した従来方法は、長期に渡る安定性に欠けるという欠点を有する。まず、整数値Nrefにより較正プロセスの精度が決定されてしまい、安定度は１/Nref以下とならざるを得ない。NrefはTwake期間中の参照サイクル数であるため、長期の安定性Sは下式の右辺で抑えられることになる。
【００１８】
S ≦ １／(fref * Twake)
例えば、参照周波数が１MHzでウェイクアップ期間が１０msであるとすると、安定度は１００ppm以下となる。較正方法の要因に加えて、さらにLPO周波数の補正精度も安定度に影響を与える。すなわち、D/A変換器の精度がLPOの周波数制御の精度を決定してしまう。
【００１９】
例えば、３.２kHzのLPO周波数を想定した場合、プロセスの多様性や耐性を鑑みると、+/-４００Hzの補正範囲が必要となる。したがって、９ビットのD/A変換器を用いた場合、精度は１.６Hzとなる。これにより安定度はおよそ+/-２５０ppmとなってしまう。これらの安定度要因に加えて、水晶参照発振器の安定度５-２０ppmも考慮に入れなければならない。これは、較正方法やLPO制御に起因する精度劣化に対して、避けることのできない要因となる。
【００２０】
本発明によれば、NrefならびにLPOの補正精度の双方を向上させることで、LPOの安定度を改善することができる。本方法の基本的なアイデアを図４に示す。M個のウェイクアップウィンドウとM個のスリープ期間とが較正サイクルCCを構成し、一つのスリープ期間と一つのウェイクアップ期間とがサブサイクルを構成する。したがって、較正サイクルにはM個のサブサイクルが存在する。従来の較正方法とは異なり、較正サイクルでは、アップカウンタのリセットは行われず、M個の連続するウェイクアップ期間（モニタ期間）でカウンタ値は増加し続ける。すなわち、整数Nrefは、fref * TwakeからM * fref * TwakeまでM倍に増加する。したがって、安定度をMのオーダで改善することができる。さらに、補正値Eはサブサイクル内では一定であるが、サブサイクル間では一定である必要はない。同一の較正サイクルに存在するサブサイクルであっても、サブサイクルごとに補正値が異なっても良い。
【００２１】
これにより、瞬時的な補正値Eではなく、較正サイクル期間内での補正値Eの平均値によって、LPOの安定度が決定される。また、次の較正サイクルにおける値Eは、現在の較正サイクルの終了時点で決定され、積分累積値Nと所望値Nrefとの差に基づいて決定される。シンセサイザの詳しい人にとっては、ここで示した方法は、フラクショナルNシンセサイザで用いられる技術に類似していることが理解されよう。PLLのフィードバックループにおける整数の除数Nのため周波数の変化は原理的に離散ステップとならざるを得ないが、２つあるいはそれ以上の整数の除数をあわせて用いることで分数ステップ、すなわち分数除数を実現することが可能となる。
【００２２】
図４に示したLPOでは、出力周波数F_LPOは較正サイクルの期間一定ではない。LPOにおいては長期の安定性だけが問題となるため、短時間内での変動をそれほど考慮する必要がないことを利用している。すなわち、本方法を用いることで、LPOの周波数較正精度をM倍向上させることができる。
【００２３】
本発明の概念を以下の例でもって説明する。LPOの精度がD Hzであるとする。また、LPOの周波数は、F０を補正範囲中の最低周波数、iを整数としたとき、F０ + I * Dとなるものとする。さらに、LPOの所望平均周波数はF１であり、(F１-F０)/Dは整数でないものとする。すなわち、F１ = F０ + i * Dとなる整数iは存在しないものとし、F１ = F０ + １０.１ * D であるものとする。ここで、Mを１０とすると、LPOの平均周波数F１は、M=１０のサブサイクル、すなわち９個のF０+１０*Dと１個のF０+１１*Dの較正サイクルによって得られる。したがって、平均して得られたLPOの周波数は、F_LPO=(９*(F０+１０*D)+(F０+１１*D))/１０= F０+１０.１*Dとなり、所望の周波数が得られることになる。
【００２４】
図４を別の言葉で説明すると、較正サイクル期間内での制御値Eを適切に変化させることによって較正精度の向上を図っていると言うことができる。ここで、Eは整数値のみをとるバイナリ制御語である。図４に示した例では、WをD/A変換器の語長とするとEは０から２^W-１までの値をとる。Eの１ステップは、LPO出力のD Hzに対応する。ここで、Eの値kがLPO周波数F０+１０*Dに対応するとすると、Eの値k+１はLPO周波数F０+１１*Dに対応する。したがって、Eがkとk+１双方の値をとると、平均するとkとk+１との間の分数値Eが得られる。図４の例では、９個のサブサイクルでEの値がkとなり、１個のサブサイクルでEの値がk+１であるため、較正サイクルの平均ではk+０.１となり平均LPO周波数{[９*(F０+１０*D)] +[F０+１１*D]}/１０、すなわち[１０*F０+１０１*D]/１０= F０+１０.１*Dが得られることになる。
【００２５】
図５に、較正方法の第一の実施形態を示す。レジスタA５３０は初期オフセット値OVを保持する。このオフセット値は、各較正サイクルの終了時点で較正ユニット５１０によって更新される。
【００２６】
ブロック５２０において、初期オフセット値の最下位ビットに対して０あるいは１が加算され、加算結果は一時的制御語としてレジスタB５４０に保持される。ここで、レジスタB５４０に保持された値は図４の制御語Eに対応する。また、LPO制御語は構成サイクルのサブサイクル期間内でのみ有効である。さらに、サブサイクルごとの１あるいは０の加算処理は、サブサイクルごとの回転バッファ５６０の最上位ビットによって決められる。すなわち、回転バッファの値はサブサイクル（ウェイクアップ）の速度に応じて回転し、バッファ５６０の値により、制御語が一定のままとなるか(OV)、１加算されるか(OV+１)が決定される。したがって、オフセット値は２つの整数値をとることとなる。較正ユニット５１０はLPOの周波数をモニタし、平均値F_LPOを計算する。
【００２７】
ウェイクアップイベントを制御する信号WKは回転バッファの値を回転させ、レジスタ５３０と５４０とをオンとする。較正サイクルの後で、平均LPO周波数が低いと較正ユニット５１０が判断すると、回転バッファ５６０中の０を１とする。逆に、LPO周波数が高いと判断した場合には、回転バッファ５６０中の１を０とする。これにより、所望の平均LPO周波数が得られるまで、バッファ５６０中の１と０の数が調整されることになる。ここで、当初バッファの値をすべて１とし、最後の"１"の位置をポインタで指示する構成を用いると効率的である。このようにして、較正ユニット５１０は容易に１を付加あるいは削除することが可能となる。また、回転バッファの値の修正は、較正サイクルの最後（Mシフト後）、すなわち回転バッファ５６０のビット位置が較正サイクルの最初と同一となった時点で行っても良い。なお、バッファ値がすべて１である場合には、レジスタA５３０の値に１が加算され、OV=OV+１となる。すなわち、バッファ５６０をリセットする必要はなく、自動的に０となり、周波数が高い状況となる。また、バッファ値がすべて０である場合には、レジスタA５３０の値は１減算され、OV=OV-１となる。ここで、図５に示したコンセプトでは非整数の制御信号がLPOに伝達されるが、整数部はレジスタA５３０中でOVとして、分数部は回転バッファ５６０中で１ならびに０のシーケンスとして表されることになる。
【００２８】
図６に本発明の第２の実施形態を示す。図５と同様、較正（キャリブレーション）部６１０、初期オフセット値OVを保持するレジスタA６３０、LPO制御語を保持するレジスタB６４０とを具備する。しかし、回転バッファ５６０に替わって、非整数LPO制御信号の分数部を表すためにシグマ−デルタ変換ユニット６６０を用いている。このユニット６６０は、較正ユニット６１０からの補正信号であってレジスタC６８０に保持されている補正信号により駆動される。ここで、補正信号は、レジスタAの初期値と所望LPO制御信号との差である。シグマ−デルタユニット６６０は、入力信号の値に応じてOV値に１あるいは０を加算する。なお、多値シグマ−デルタ変換を用いる場合には、１、０、-１が加算されることになる。シグマ−デルタユニットは、WKあるいはLPOクロック自身のクロック信号によってサンプリングされる。
【００２９】
上記実施形態では、M個の監視ウィンドウの累積結果に基づいて、較正サイクルごとに、較正ユニットにおいて新たな補正値が計算される。これに対して、移動累積方法を用いて、最後のM個の監視ウィンドウの結果に基づいて、サブサイクルごとに新たな補正値を較正ユニットにおいて計算することも可能である。
【００３０】
以上、理解を助けるために、具体的な実施形態を用いて本発明を説明した。しかしながら、上記実施形態は説明のために示したものであって、制約を加えるためのものではない。当業者であれば、本発明の基本的な考えや範囲から逸脱することなく、上記具体的な実施形態とは異なる修正方法も考えることができよう。したがって、本発明は上記例に制約されるものではなく、特許請求の範囲の請求項で示される範囲のものとして理解されるべきである。
【図面の簡単な説明】
【図１】従来の低電力発振器（LPO）と較正論理回路である。
【図２】図１の回路における較正論理である。
【図３】従来の較正LPOの動作を示すタイミング図である。
【図４】本発明の実施形態における較正LPOの動作を示すタイミング図である。
【図５】本発明の較正LPOの実施形態である。
【図６】本発明の較正LPOの別の実施形態である。

Claims

発振器を制御する方法であって、
前記発振器の出力信号のサイクル数により定義される第一の複数の監視ウィンドウの各期間において、前記発振器の参照信号のサイクル数を計数する工程と、
前記計数したサイクル数を累積する工程と、
前記累積されたサイクル数に基づいて、第二の複数の監視ウィンドウの期間において前記発振器に適用される補正信号を決定する工程と、
前記決定した補正信号を、前記第二の複数の監視ウィンドウにおいて前記発振器に適用する工程と
を備え、
前記第二の複数の監視ウィンドウは、前記第一の複数の監視ウィンドウの後に続くことを特徴とする方法。
前記第二の複数の監視ウィンドウの期間内において、前記補正信号は一定であることを特徴とする請求項１に記載の方法。
前記補正信号が前記発振器に適用されるところの前記第二の複数の監視ウィンドウは、複数のサブサイクルに分割された較正サイクルであって、
前記方法はさらに、
前記補正信号の２つの離散値を決定する工程と、
前記較正サイクルの各サブサイクルにおいて、前記離散値の一つを前記発振器に適用する工程と
を備えることを特徴とする請求項１に記載の方法。
前記較正サイクルのそれぞれが、複数のウェイクアップ期間と、複数のスリープ期間とを含み、各スリープ期間は前記複数のウェイクアップ期間の一つと対応し、
前記サブサイクルのそれぞれは、ウェイクアップ期間及びそれと対応するスリープ期間とを含み、各ウェイクアップ期間が、複数の監視ウィンドウのうちの一つの監視ウィンドウと対応することを特徴とする請求項３に記載の方法。
前記較正サイクルの終了時に更新される初期オフセット値を第１のレジスタに格納する工程と、
前記初期オフセット値に所定値を加算し、前記加算結果を、１のサブサイクルにおいて有効となる一時制御語として第２のレジスタに格納する工程と、
前記一時制御語を前記発振器の出力サイクルを補正するために利用する工程と
をさらに備えることを特徴とする請求項４に記載の方法。
加算された前記所定値が回転バッファによって決定されることを特徴とする請求項５に記載の方法。
前記回転バッファは、それぞれが１又は０のいずれかの値を保持する複数のレジスタから構成されることを特徴とする請求項６に記載の方法。
前記回転バッファはウェイクアップ信号によって起動することを特徴とする請求項６に記載の方法。
前記回転バッファは、前記各サブサイクルの終了時点において１つずつシフトすることを特徴とする請求項６に記載の方法。
前記一時制御語は、前記初期オフセット値又は前記初期オフセット値に１を加算した値のいずれかであることを特徴とする請求項５に記載の方法。
加算された前記所定値はシグマ−デルタ変換器によって決定されることを特徴とする請求項５に記載の方法。
加算された前記所定値は１か０のいずれかの値であることを特徴とする請求項１１に記載の方法。
前記シグマ−デルタ変換器は、第３のレジスタに保持されている較正ユニットからの補正信号によって起動することを特徴とする請求項１１に記載の方法。
加算された前記所定値は、１、０、−１のいずれかの値であることを特徴とする請求項１１に記載の方法。
前記一時制御語は、前記初期オフセット値あるいは前記初期オフセット値に１を加算した値あるいは前記初期オフセット値から１を引いた値のいずれかであることを特徴とする請求項５に記載の方法。
前記累積したサイクル数がプリセット値よりも大きいときには、１を保持する前記レジスタの一つの値を０とすることを特徴とする請求項７に記載の方法。
前記累積したサイクル数がプリセット値よりも小さいときには、０を保持する前記レジスタの一つの値を１とすることを特徴とする請求項７に記載の方法。
前記発振器が低消費電力発振器であることを特徴とする請求項１乃至１７のいずれか１項に記載の方法。
発振器の制御装置であって、
前記発振器の出力信号のサイクル数により定義される第一の複数の監視ウィンドウの各期間において、前記発振器の参照周波数のサイクル数を計数する手段と、
前記計数したサイクル数を累積する手段と、
前記累積されたサイクル数に基づいて、第二の複数の監視ウィンドウの期間において前記発振器に適用される補正信号を決定する手段と、
前記決定した補正信号を、前記第二の複数の監視ウィンドウにおいて前記発振器に適用する手段と
を備え、
前記第二の複数の監視ウィンドウは、前記第一の複数の監視ウィンドウの後に続くことを特徴とする制御装置。
前記第二の複数の監視ウィンドウの期間内において、前記補正信号は一定であることを特徴とする請求項１９に記載の制御装置。
前記補正信号が前記発振器に適用されるところの前記第二の複数の監視ウィンドウは、複数のサブサイクルに分割された較正サイクルであって、
前記制御装置はさらに、
前記補正信号の２つの離散値を決定する手段と、
前記較正サイクルの各サブサイクルにおいて、前記離散値の一つを前記発振器に適用する手段と
を備えることを特徴とする請求項１９に記載の制御装置。
前記較正サイクルのそれぞれが、複数のウェイクアップ期間と、複数のスリープ期間とを含み、各スリープ期間は前記複数のウェイクアップ期間の一つと対応し、
前記サブサイクルのそれぞれは、ウェイクアップ期間及びそれと対応するスリープ期間とを含み、各ウェイクアップ期間が、複数の監視ウィンドウのうちの一つの監視ウィンドウと対応することを特徴とする請求項２１に記載の制御装置。
前記較正サイクルの終了時に更新される初期オフセット値を格納する第１のレジスタと、
前記初期オフセット値に所定値を加算する手段と、
前記加算結果を、１のサブサイクルにおいて有効となる一時制御語として格納する第２のレジスタと、
を備え、
前記一時制御語が前記発振器の出力サイクルを補正するために利用されることを特徴とする請求項２２に記載の制御装置。
加算された前記所定値が回転バッファによって決定されることを特徴とする請求項２３に記載の制御装置。
前記回転バッファは、それぞれが１又は０のいずれかの値を保持する複数のレジスタから構成されることを特徴とする請求項２４に記載の制御装置。
前記回転バッファはウェイクアップ信号によって起動することを特徴とする請求項２４に記載の制御装置。
前記回転バッファは、前記各サブサイクルの終了時点において１つずつシフトすることを特徴とする請求項２４に記載の制御装置。
前記一時制御語は、前記初期オフセット値又は前記初期オフセット値に１を加算した値のいずれかであることを特徴とする請求項２３に記載の制御装置。
加算された前記所定値はシグマ−デルタ変換器によって決定されることを特徴とする請求項２３に記載の制御装置。
加算された前記所定値は１か０のいずれかの値であることを特徴とする請求項２９に記載の制御装置。
前記シグマ−デルタ変換器は、第３のレジスタに保持されている較正ユニットからの補正信号によって起動することを特徴とする請求項２９に記載の制御装置。
加算された前記所定値は、１、０、−１のいずれかの値であることを特徴とする請求項２９に記載の制御装置。
前記一時制御語は、前記初期オフセット値あるいは前記初期オフセット値に１を加算した値あるいは前記初期オフセット値から１を引いた値のいずれかであることを特徴とする請求項２３に記載の制御装置。
前記累積したサイクル数がプリセット値よりも大きいときには、１を保持する前記レジスタの一つの値を０とすることを特徴とする請求項２５に記載の制御装置。
前記累積したサイクル数がプリセット値よりも小さいときには、０を保持する前記レジスタの一つの値を１とすることを特徴とする請求項２５に記載の制御装置。
前記発振器が低消費電力発振器であることを特徴とする請求項１９乃至３５のいずれか１項に記載の制御装置。