CN112422126A - 一种时钟校准电路 - Google Patents

一种时钟校准电路 Download PDF

Info

Publication number
CN112422126A
CN112422126A CN202011360851.9A CN202011360851A CN112422126A CN 112422126 A CN112422126 A CN 112422126A CN 202011360851 A CN202011360851 A CN 202011360851A CN 112422126 A CN112422126 A CN 112422126A
Authority
CN
China
Prior art keywords
clock
sleep mode
modem
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011360851.9A
Other languages
English (en)
Other versions
CN112422126B (zh
Inventor
晏龙
唐博
邹旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisoc Chongqing Technology Co Ltd
Original Assignee
Unisoc Chongqing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisoc Chongqing Technology Co Ltd filed Critical Unisoc Chongqing Technology Co Ltd
Priority to CN202011360851.9A priority Critical patent/CN112422126B/zh
Publication of CN112422126A publication Critical patent/CN112422126A/zh
Priority to PCT/CN2021/131026 priority patent/WO2022111340A1/zh
Application granted granted Critical
Publication of CN112422126B publication Critical patent/CN112422126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Power Sources (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种时钟校准电路，包括：相互连接的时钟产生模块、时钟分频模块和调制解调器；调制解调器切换为休眠模式时，将产生的休眠模式指示信号输出给时钟产生模块，将产生的第一控制信号输出给时钟分频模块；时钟产生模块响应休眠模式指示信号切换为休眠模式，将产生的休眠模式下的第一时钟信号输出给时钟分频模块；时钟分频模块响应第一控制信号基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并输出给调制解调器；调制解调器切换为工作模式时，基于休眠模式下的第二时钟信号对系统时钟信号进行校准，从而不仅可以实现对系统时钟的校准，还可以有效提高校准效率和降低系统功耗。

Description

一种时钟校准电路
技术领域
本申请涉及电子技术领域，尤其涉及一种时钟校准电路。
背景技术
在通信或定位系统中，系统通常存在工作和休眠两种模式。系统正常工作时，系统利用某特定时钟来确定系统时钟信号；而当系统切换为休眠模式后，该特定时钟也进入休眠模式，休眠模式使得系统时钟信号存在一定的滞后；故当系统由休眠模式切换回工作模式时，需要对系统时钟信号进行校准。但如何对系统时钟信号进行校准是有待解决的问题。
发明内容
本申请实施例提供了一种时钟校准电路，不仅可以实现对系统时钟的校准，还可以有效提高校准效率和降低系统功耗。
本申请实施例提供的一种时钟校准电路，包括：时钟产生模块、时钟分频模块和调制解调器；所述时钟分频模块的输入端分别与所述时钟产生模块和所述调制解调器的输出端连接，输出端与所述调制解调器的输入端连接，所述时钟产生模块的输入端与所述调制解调器的输出端连接；其中：
所述调制解调器在由工作模式切换为休眠模式时，产生休眠模式指示信号和第一控制信号，将所述休眠模式指示信号输出给所述时钟产生模块，将所述第一控制信号输出给所述时钟分频模块；
所述时钟产生模块响应所述休眠模式指示信号由工作模式切换为休眠模式，并产生休眠模式下的第一时钟信号，以及将休眠模式下的第一时钟信号输出给所述时钟分频模块；
所述时钟分频模块响应所述第一控制信号基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给所述调制解调器；
所述调制解调器在由休眠模式切换为工作模式时，基于休眠模式下的第二时钟信号对系统时钟信号进行校准。
在一实施例中，所述时钟分频模块包括配置参数寄存单元、选择控制单元和分频器；所述配置参数寄存单元的输入端与所述时钟产生模块的输出端连接，所述选择控制单元的输入端分别与所述配置参数寄存单元和所述调制解调器的输出端连接，输出端与所述分频器的输入端连接，所述分频器的输出端与所述调制解调器的输入端连接；其中，所述配置参数寄存单元存储休眠模式对应的配置参数。
在一实施例中，所述调制解调器将所述第一控制信号输出给所述选择控制单元，以控制所述选择控制单元电连通，将所述配置参数寄存单元输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给所述分频器；
所述分频器基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给所述调制解调器。
在一实施例中，所述调制解调器将所述第一控制信号输出给所述选择控制单元，以控制所述选择控制单元电连通，将所述配置参数寄存单元输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给所述分频器；
所述分频器基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给所述调制解调器。
在一实施例中，所述配置参数寄存单元包括第一配置参数寄存器和第二配置参数寄存器，所述选择控制单元为第二类型的开关；所述第一配置参数寄存器和第二配置参数寄存器的输入端分别与所述时钟产生模块的输出端连接，所述第一配置参数寄存器的输出端与所述第二类型的开关的第一输入端连接，所述第二配置参数寄存器的输出端与所述第二类型的开关的第二输入端连接，所述第二类型的开关的输出端与所述分频器的输入端连接，控制端与所述调制解调器的输出端连接；
所述调制解调器将所述第一控制信号输出给所述第二类型的开关，以控制所述第二类型的开关的输出端与第一输入端电连通，将所述第一配置参数寄存器输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给所述分频器；其中，所述第一配置参数寄存器存储休眠模式对应的配置参数。
在一实施例中，所述调制解调器在由休眠模式切换为工作模式时，产生工作模式指示信号和第二控制信号；
所述调制解调器将所述工作模式指示信号输出给所述时钟产生模块，所述时钟产生模块响应所述工作模式指示信号由休眠模式切换为工作模式，并产生工作模式下的第一时钟信号，以及将工作模式下的第一时钟信号输出给所述第一配置参数寄存器和第二配置参数寄存器；
所述调制解调器将所述第二控制信号输出给所述第二类型的开关，以控制所述第二类型的开关的输出端与第二输入端电连通，将所述第二配置参数寄存器输出的工作模式对应的配置参数以及工作模式下的第一时钟信号输出给所述分频器；
所述分频器基于工作模式对应的配置参数对工作模式下的第一时钟信号进行分频，产生工作模式下的第二时钟信号，并将工作模式下的第二时钟信号输出给所述调制解调器；其中，所述第二配置参数寄存器存储工作模式对应的配置参数。
在一实施例中，所述时钟校准电路还包括锁相环，所述锁相环的输入端与所述时钟产生模块的一输出端连接，输出端与所述调制解调器的输入端连接；
所述时钟产生模块还将工作模式下的第一时钟信号输出给所述锁相环；
所述调制解调器处于工作模式时，基于所述分频器输出的工作模式下的第二时钟信号以及所述锁相环输出的时钟信号对系统时钟信号进行更新。
在一实施例中，第一时钟信号为26M时钟信号，第二时钟信号为32K时钟信号。
在一实施例中，所述时钟产生模块包括晶体谐振器和晶体振荡器，所述晶体振荡器与所述晶体谐振器连接，所述晶体振荡器的输入端与所述调制解调器的输出端连接，输出端与所述时钟分频模块的输入端连接。
在一实施例中，所述晶体振荡器为压控晶体振荡器、温补晶体振荡器、数字温补晶体振荡器、恒温晶体振荡器中的任一种。
本申请实施例中，调制解调器在由工作模式切换为休眠模式时，将产生的休眠模式指示信号输出给时钟产生模块和时钟分频模块；时钟产生模块响应休眠模式指示信号由工作模式切换为休眠模式，并将产生的休眠模式下的第一时钟信号输出给时钟分频模块；时钟分频模块响应休眠模式指示信号基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给调制解调器；调制解调器在由休眠模式切换为工作模式时，基于休眠模式下的第二时钟信号对系统时钟信号进行校准，从而可以实现在由休眠模式切换回工作模式时对系统时钟信号的校准，保证系统时钟信号的准确性和同步性；另外，采用此时钟校准电路以及时钟校准方式，可以有效提高校准效率和降低系统功耗。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种时钟校准电路的结构示意图；
图2是本申请实施例提供的另一种时钟校准电路的结构示意图；
图3是本申请实施例提供的又一种时钟校准电路的结构示意图；
图4是本申请实施例提供的又一种时钟校准电路的结构示意图；
图5是本申请实施例提供的又一种时钟校准电路的结构示意图；
图6是本申请实施例提供的又一种时钟校准电路的结构示意图；
图7是本申请实施例提供的一种通信或者定位系统的架构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面先对本申请实施例所涉及的一些术语进行介绍：
IoT：Internet of Things，物联网。
LTE：Long Term Evolution，长期演进，是由3GPP(The 3rd GenerationPartnership Project，第三代合作伙伴计划)组织制定的UMTS(Universal MobileTelecommunications System，通用移动通信系统)技术标准的长期演进。
NR：New Radio，基于OFDM的全新空口设计的全球性5G标准，也是下一代非常重要的蜂窝移动技术基础，5G技术将实现超低时延、高可靠性。
GNSS：Global Navigation Satellite System，全球导航卫星系统，GNSS定位需要利用一组卫星的伪距、星历、卫星发射时间等观测量，同时还必须知道用户钟差。
在通信或定位系统中，系统通常存在工作和休眠两种模式。系统正常工作时，系统利用某特定时钟来确定系统时钟信号；而当系统切换为休眠模式后，该特定时钟也进入休眠模式，休眠模式使得系统时钟信号存在一定的滞后；故当系统由休眠模式切换回工作模式时，需要对系统时钟信号进行校准。
如图1所示，为本申请实施例提供的一种时钟校准电路的结构示意图。该时钟校准电路可以应用于通信或定位系统中，具体可以应用于通信或定位系统中的通信或定位(如NR、LTE、WCDMA、GSM、GNSS)等IoT芯片中。该时钟校准电路包括时钟产生模块X、调制解调器、时钟产生模块Y和校准模块；时钟产生模块X和调制解调器连接，校准模块分别与调制解调器和时钟产生模块Y连接。时钟产生模块X和时钟产生模块Y产生的时钟信号不同，如时钟产生模块X产生的是26M时钟信号，时钟产生模块Y产生的是32K时钟信号。
当系统(包括调制解调器和时钟产生模块X)处于工作状态时，调制解调器基于时钟产生模块X产生的时钟信号确定系统时钟信号。当系统由工作模式切换为休眠模式时，启动校准模块计算系统时钟信号(或者说时钟产生模块X产生的时钟信号)与时钟产生模块Y产生的时钟信号之间的转换关系。当系统由休眠模式切换回工作模式时，启动校准模块根据时钟产生模块Y在系统休眠模式下产生的时钟信号确定系统时钟信号的补偿值，并将该补偿值发送给调制解调器；调制解调器基于该补偿值对系统时钟信号进行校准，以保证系统时钟信号的准确性和同步性。需要说明的是，校准模块也可以设置在调制解调器内部。
上述时钟校准电路和时钟校准方式需要频繁启动校准模块，但启动一次耗时较久，并且频繁启动会严重加剧系统(或者说IoT芯片)的功耗。
基于此，本申请实施例提供了另一种时钟校准电路，不仅可以实现在由休眠模式切换回工作模式时对系统时钟信号的校准，保证系统时钟信号的准确性和同步性，还可以有效降低系统功耗。以下进行详细说明。
请参阅图2，为本申请实施例提供的另一种时钟校准电路的结构示意图。该时钟校准电路同样可以应用于通信或定位系统中，具体可以应用于通信或定位系统中的通信或定位(如NR、LTE、WCDMA、GSM、GNSS)等IoT芯片中。
如图2所示，时钟校准电路200包括时钟产生模块20、时钟分频模块30和调制解调器40。时钟分频模块30的一输入端与时钟产生模块20的输出端连接，另一输入端与调制解调器40的一输出端连接；时钟分频模块30的输出端与调制解调器40的输入端连接；时钟产生模块20的输入端与调制解调器40的一输出端连接。时钟分频模块30存储休眠模式对应的配置参数，该配置参数包括分频系数和频偏值。
其中，调制解调器40在由工作模式切换为休眠模式时，产生休眠模式指示信号和第一控制信号，并将休眠模式指示信号输出给时钟产生模块20，将第一控制信号输出给时钟分频模块30。时钟产生模块20在接收到调制解调器40发送的休眠模式指示信号后，响应休眠模式指示信号由工作模式切换为休眠模式，并产生休眠模式下的第一时钟信号，以及将休眠模式下的第一时钟信号输出给时钟分频模块30。
时钟分频模块30在接收到调制解调器40发送的第一控制信号以及接收到时钟产生模块20发送的休眠模式下的第一时钟信号之后，响应第一控制信号基于其存储的休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给调制解调器40。调制解调器40在由休眠模式切换为工作模式时，基于时钟分频模块30输出的休眠模式下的第二时钟信号对系统时钟信号进行校准。
如图3所示，示出了时钟分频模块30的一种电路结构。时钟分频模块30具体包括配置参数寄存单元31、选择控制单元32和分频器33。配置参数寄存单元31的输入端与时钟产生模块20的输出端连接，其输出端与选择控制单元32的一输入端连接；选择控制单元32的另一输入端与调制解调器40的一输出端连接，其输出端与分频器33的输入端连接；分频器33的输出端与调制解调器40的输入端连接。休眠模式对应的配置参数存储在配置参数寄存单元31中。
其中，调制解调器40将第一控制信号输出给时钟分频模块30时，具体是将第一控制信号输出给选择控制单元32，以控制选择控制单元32电连通。时钟产生模块20将休眠模式下的第一时钟信号输出给时钟分频模块30时，具体是将休眠模式下的第一时钟信号输出给配置参数寄存单元31。配置参数寄存单元31通过电连通的选择控制单元32，将其存储的休眠模式对应的配置参数以及接收到的休眠模式下的第一时钟信号输出给分频器33。分频器33基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给调制解调器40。
在一实施例中，选择控制单元32为第一类型的开关。如图4所示，第一类型的开关可以为单刀单掷开关(SPST)。单刀单掷开关的控制端321与调制解调器40的一输出端连接，输出端322与分频器的输入端连接，输入端323与配置参数寄存单元31的输出端连接。调制解调器40利用第一控制信号(即用于指示开关闭合的控制信号)控制单刀单掷开关闭合后输入端323与输出端322电连通，从而将配置参数寄存单元31输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给分频器33。采用此电路结构，可以通过控制开关状态，灵活的控制时钟分频模块的启动与关闭，这样可以节省功耗。
在另一实施例中，选择控制单元32为第二类型的开关。如图5所示，第二类型的开关可以为单刀双掷开关(SPDT)。配置参数寄存单元31包括第一配置参数寄存器311和第二配置参数寄存器312，第一配置参数寄存器311存储休眠模式对应的配置参数，第二配置参数寄存器312存储工作模式对应的配置参数，包括分频系数和频偏值。休眠模式对应的配置参数与工作模式对应的配置参数不同，通常休眠模式下时钟分频模块30产生的时钟信号相对时钟产生模块20产生的时钟信号的频偏值，较工作模式下的更大。第一配置参数寄存器311和第二配置参数寄存器312的输入端分别与时钟产生模块20的输出端连接，第一配置参数寄存器311的输出端与单刀双掷开关的第一输入端323连接，第二配置参数寄存器312的输出端与单刀双掷开关的第二输入端324连接；单刀双掷开关的输出端322与分频器33的输入端连接，控制端321与调制解调器40的一输出端连接。
其中，调制解调器40利用第一控制信号控制单刀双掷开关切换为第一连通状态，即单刀双掷开关的第一输入端323与输出端322电连通，从而将第一配置参数寄存单元311输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给分频器33。
其中，对于图5所示的时钟校准电路，调制解调器40在由休眠模式切换为工作模式时，产生工作模式指示信号和第二控制信号。调制解调器40将工作模式指示信号输出给时钟产生模块20，时钟产生模块20响应该工作模式指示信号由休眠模式切换为工作模式，并产生工作模式下的第一时钟信号，以及将工作模式下的第一时钟信号输出给第一配置参数寄存器311和第二配置参数寄存器312。调制解调器40将第二控制信号输出给单刀双掷开关，以控制单刀双掷开关切换为第二连通状态，即单刀双掷开关的第二输入端324与输出端322电连通，从而将所述第二配置参数寄存器输出的工作模式对应的配置参数以及工作模式下的第一时钟信号输出给分频器33。分频器33基于工作模式对应的配置参数对工作模式下的第一时钟信号进行分频，产生工作模式下的第二时钟信号，并将工作模式下的第二时钟信号输出给调制解调器50。在可行的实施例中，调制解调器50可以基于分频器33输出的工作模式下的第二时钟信号对系统时钟信号进行更新或者校验。
在另一可行的实施例中，如图5所示，时钟校准电路200还包括锁相环50，锁相环50的输入端与时钟产生模块20的一输出端连接，其输出端与调制解调器50的一输入端连接。时钟产生模块20还将产生的工作模式下的第一时钟信号输出给锁相环50，经过锁相环50的处理之后输出给调制解调器40。调制解调器40处于工作模式时，基于分频器33输出的工作模式下的第二时钟信号以及锁相环50输出的时钟信号对系统时钟信号进行更新或者校验。
本申请实施例中，时钟产生模块20产生的第一时钟信号可以为26M时钟信号，时钟分频模块30(或者说分频器33)产生的第二时钟信号可以为32K时钟信号。时钟产生模块20可以由晶体谐振器和晶体振荡器组成，晶体振荡器与晶体谐振器连接，晶体振荡器的一输入端和调制解调器的一输出端连接，其输出端与时钟分频模块30的输入端连接。晶体谐振器和晶体振荡器协作产生特定类型的时钟信号(如26M时钟信号)。在可行的实施例中，晶体振荡器为压控晶体振荡器、温补晶体振荡器、数字温补晶体振荡器、恒温晶体振荡器中的任一种。如图6所示，晶体谐振器为26M晶体谐振器(26M Crystal)，晶体振荡器为数字温补晶体振荡器(DCXO)。
需要说明的是，本申请实施例中的系统时钟可以是指IoT芯片整个系统的时钟，其可以由调制解调器提供。本申请实施例所涉及的第一控制信号和休眠模式指示信号可以是不同的信号，也可以是相同的信号，只是不同的功能模块响应该相同信号所执行的动作不同；同理，第二控制信号和工作模式指示信号可以是不同的信号，也可以是相同的信号。另外，本申请实施例所涉及的不同功能模块与同一功能模块的输入端或者输出端连接时，该不同功能模块可以连接的是该同一功能模块的同一输入端或者同一输出端，也可以连接的是该同一功能模块的不同输入端或者不同输出端。如图5和图6所示，锁相环和配置参数寄存单元的输入端可以与时钟产生模块的同一输出端连接，也可以与时钟产生模块的不同输出端连接。附图中的连接关系仅是适应性表示，并不是对本申请的限制。
下面结合图6，以采用32K_less时钟为例对上述时钟校准电路的各个功能模块进行说明。如图6所示：时钟校准电路包括如下功能模块：
26M Crystal，26M晶体谐振器，提供外部26M晶体输入；DCXO，数字温补晶体振荡器；26M Crystal和DCXO构成前文所述的时钟产生模块，协作产生26M时钟信号。为低功耗考虑，DCXO电路分normal模式(即工作模式)和LP模式(即睡眠模式)，normal模式时在常温下经过cdac校准后，常温26M频偏可控制在0.4ppm内；LP模式下26M频偏会增加，但两者间的频偏误差理论上是一个固定值，具体差值由不同型号不同批次晶体决定，可以通过实测确定。
LP div reg，即前文所述的第一配置参数寄存器，用于存储LP模式下26M时钟和32K时钟转换所对应的分频系数，以及LP模式下26M时钟和/或分频产生的32K时钟的频偏。Normal div reg，即前文所述的第二配置参数寄存器，用于存储工作模式下26M时钟和32K时钟转换所对应的分频系数，以及Normal模式下26M时钟和/或分频产生的32K时钟的频偏。Divider，即前文所述的分频器，用于将26M时钟分频产生32K_less时钟，分频系数可根据Normal div reg/LP div reg调整，分频输出得到的32K_less的频偏可根据Normal divreg/LP div reg/Pd_xtal调整。Pd_xtal，即前文所述的模式指示信号，为进入LP模式或者Normal模式的指示信号。Modem，调制解调器；PLL，锁相环；选择器，即前文所述的选择控制单元。
其中，上述各个功能模块之间的连接关系如图6所示，亦可参考前文实施例中的描述；上述各个功能模块之间协作完成时钟校准所涉及的信号传输以及信号处理过程，亦可参考前文实施例中的描述，此处不再赘述。
本申请实施例提供的时钟校准电路以及相应的时钟校准方式均可应用于通信或定位系统中，如图7所示，该时钟校准电路可以设置在IoT芯片中，该IoT芯片设置于一智能终端上，基于钟校准电路所实现的时钟校准方式，可以使得在通信或者定位应用中，IoT芯片或者说智能终端能够与卫星或者基站实现时钟同步，从而保证数据交互的准确性。
采用图2-图6中任一图所示的时钟校准电路以及时钟校准方式，可以实现在由休眠模式切换回工作模式时对系统时钟信号的校准，从而保证系统时钟信号的准确性和同步性；另外，相对图1所示的时钟校准电路以及时钟校准方式，由于用于校准的时钟信号时通过时钟分频得到的，所以无需校准模块进行时钟信号之间转换关系的计算，无需设置校准模块，更不存在校准模块的频繁启动；故采用图2-图6中任一图所示的时钟校准电路以及时钟校准方式，校准效率更高，系统功耗更低。
需要说明的是，对于前述的各个实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某一些动作可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
本申请实施例时钟校准电路的结构可以根据实际需要进行改进和优化。
以上所述是本申请的优选实施例，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims (10)

1.一种时钟校准电路，其特征在于，所述时钟校准电路包括时钟产生模块、时钟分频模块和调制解调器；所述时钟分频模块的输入端分别与所述时钟产生模块和所述调制解调器的输出端连接，输出端与所述调制解调器的输入端连接，所述时钟产生模块的输入端与所述调制解调器的输出端连接；其中：
所述调制解调器在由工作模式切换为休眠模式时，产生休眠模式指示信号和第一控制信号，将所述休眠模式指示信号输出给所述时钟产生模块，将所述第一控制信号输出给所述时钟分频模块；
所述时钟产生模块响应所述休眠模式指示信号由工作模式切换为休眠模式，并产生休眠模式下的第一时钟信号，以及将休眠模式下的第一时钟信号输出给所述时钟分频模块；
所述时钟分频模块响应所述第一控制信号基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给所述调制解调器；
所述调制解调器在由休眠模式切换为工作模式时，基于休眠模式下的第二时钟信号对系统时钟信号进行校准。
2.如权利要求1所述的时钟校准电路，其特征在于，所述时钟分频模块包括配置参数寄存单元、选择控制单元和分频器；所述配置参数寄存单元的输入端与所述时钟产生模块的输出端连接，所述选择控制单元的输入端分别与所述配置参数寄存单元和所述调制解调器的输出端连接，输出端与所述分频器的输入端连接，所述分频器的输出端与所述调制解调器的输入端连接；其中，所述配置参数寄存单元存储休眠模式对应的配置参数。
3.如权利要求2所述的时钟校准电路，其特征在于，所述调制解调器将所述第一控制信号输出给所述选择控制单元，以控制所述选择控制单元电连通，将所述配置参数寄存单元输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给所述分频器；
所述分频器基于休眠模式对应的配置参数对休眠模式下的第一时钟信号进行分频，产生休眠模式下的第二时钟信号，并将休眠模式下的第二时钟信号输出给所述调制解调器。
4.如权利要求3所述的时钟校准电路，其特征在于，所述选择控制单元为第一类型的开关，所述第一类型的开关的输入端与所述配置参数寄存单元的输出端连接，输出端与所述分频器的输入端连接，控制端与所述调制解调器的输出端连接；所述调制解调器将所述第一控制信号输出给所述第一类型的开关，以控制所述第一类型的开关闭合后电连通。
5.如权利要求3所述的时钟校准电路，其特征在于，所述配置参数寄存单元包括第一配置参数寄存器和第二配置参数寄存器，所述选择控制单元为第二类型的开关；所述第一配置参数寄存器和第二配置参数寄存器的输入端分别与所述时钟产生模块的输出端连接，所述第一配置参数寄存器的输出端与所述第二类型的开关的第一输入端连接，所述第二配置参数寄存器的输出端与所述第二类型的开关的第二输入端连接，所述第二类型的开关的输出端与所述分频器的输入端连接，控制端与所述调制解调器的输出端连接；
所述调制解调器将所述第一控制信号输出给所述第二类型的开关，以控制所述第二类型的开关的输出端与第一输入端电连通，将所述第一配置参数寄存器输出的休眠模式对应的配置参数以及休眠模式下的第一时钟信号输出给所述分频器；其中，所述第一配置参数寄存器存储休眠模式对应的配置参数。
6.如权利要求5所述的时钟校准电路，其特征在于，所述调制解调器在由休眠模式切换为工作模式时，产生工作模式指示信号和第二控制信号；
所述调制解调器将所述工作模式指示信号输出给所述时钟产生模块，所述时钟产生模块响应所述工作模式指示信号由休眠模式切换为工作模式，并产生工作模式下的第一时钟信号，以及将工作模式下的第一时钟信号输出给所述第一配置参数寄存器和第二配置参数寄存器；
所述调制解调器将所述第二控制信号输出给所述第二类型的开关，以控制所述第二类型的开关的输出端与第二输入端电连通，将所述第二配置参数寄存器输出的工作模式对应的配置参数以及工作模式下的第一时钟信号输出给所述分频器；
所述分频器基于工作模式对应的配置参数对工作模式下的第一时钟信号进行分频，产生工作模式下的第二时钟信号，并将工作模式下的第二时钟信号输出给所述调制解调器；其中，所述第二配置参数寄存器存储工作模式对应的配置参数。
7.如权利要求6所述的时钟校准电路，其特征在于，所述时钟校准电路还包括锁相环，所述锁相环的输入端与所述时钟产生模块的一输出端连接，输出端与所述调制解调器的输入端连接；
所述时钟产生模块还将工作模式下的第一时钟信号输出给所述锁相环；
所述调制解调器处于工作模式时，基于所述分频器输出的工作模式下的第二时钟信号以及所述锁相环输出的时钟信号对系统时钟信号进行更新。
8.如权利要求1-7中任一项所述的时钟校准电路，其特征在于，第一时钟信号为26M时钟信号，第二时钟信号为32K时钟信号。
9.如权利要求1-7中任一项所述的时钟校准电路，其特征在于，所述时钟产生模块包括晶体谐振器和晶体振荡器，所述晶体振荡器与所述晶体谐振器连接，所述晶体振荡器的输入端与所述调制解调器的输出端连接，输出端与所述时钟分频模块的输入端连接。
10.如权利要求9所述的时钟校准电路，其特征在于，所述晶体振荡器为压控晶体振荡器、温补晶体振荡器、数字温补晶体振荡器、恒温晶体振荡器中的任一种。
CN202011360851.9A 2020-11-27 2020-11-27 一种时钟校准电路 Active CN112422126B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011360851.9A CN112422126B (zh) 2020-11-27 2020-11-27 一种时钟校准电路
PCT/CN2021/131026 WO2022111340A1 (zh) 2020-11-27 2021-11-16 一种时钟校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011360851.9A CN112422126B (zh) 2020-11-27 2020-11-27 一种时钟校准电路

Publications (2)

Publication Number Publication Date
CN112422126A true CN112422126A (zh) 2021-02-26
CN112422126B CN112422126B (zh) 2024-06-07

Family

ID=74843985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011360851.9A Active CN112422126B (zh) 2020-11-27 2020-11-27 一种时钟校准电路

Country Status (2)

Country Link
CN (1) CN112422126B (zh)
WO (1) WO2022111340A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113453325A (zh) * 2021-06-25 2021-09-28 展讯通信（上海）有限公司 一种晶振时钟校准方法、装置、设备及介质
WO2022111340A1 (zh) * 2020-11-27 2022-06-02 紫光展锐(重庆)科技有限公司 一种时钟校准电路

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
US20070069827A1 (en) * 2005-09-29 2007-03-29 Moshe Haiut Auto-calibrated time base apparatus, systems, and methods
JP2008172512A (ja) * 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法
CN101252720A (zh) * 2007-06-25 2008-08-27 浙江华立通信集团有限公司 3g和4g终端休眠模式控制方法和装置
US20090009222A1 (en) * 2007-07-02 2009-01-08 Sony Corporation Clock generation circuit, recording device and clock generation method
US20090199037A1 (en) * 2008-02-01 2009-08-06 Narasimhan Venkatesh Wake-up timer with periodic recalibration
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
US20140049327A1 (en) * 2011-01-20 2014-02-20 Nordic Semiconductor Asa Low-power oscillator
US20140118076A1 (en) * 2012-11-01 2014-05-01 Renesas Electronics Corporation Semiconductor device and clock correction method
US20150097627A1 (en) * 2013-10-04 2015-04-09 Broadcom Corporation Clock Generation System
CN205179018U (zh) * 2015-12-08 2016-04-20 四川九洲电器集团有限责任公司 一种信号发生器
CN108155891A (zh) * 2017-12-22 2018-06-12 中国电子科技集团公司第五十四研究所 一种时钟产生电路
CN109067394A (zh) * 2018-09-05 2018-12-21 深圳芯之联科技有限公司 片上时钟校准装置及校准方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132874B2 (en) * 2003-04-23 2006-11-07 The Regents Of The University Of Michigan Linearizing apparatus and method
JP5330772B2 (ja) * 2008-08-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
CN102522985B (zh) * 2011-12-31 2014-02-19 杭州士兰微电子股份有限公司 锁相环及其压控振荡器
CN112422126B (zh) * 2020-11-27 2024-06-07 紫光展锐(重庆)科技有限公司 一种时钟校准电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
US20070069827A1 (en) * 2005-09-29 2007-03-29 Moshe Haiut Auto-calibrated time base apparatus, systems, and methods
JP2008172512A (ja) * 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd 周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法
CN101252720A (zh) * 2007-06-25 2008-08-27 浙江华立通信集团有限公司 3g和4g终端休眠模式控制方法和装置
US20090009222A1 (en) * 2007-07-02 2009-01-08 Sony Corporation Clock generation circuit, recording device and clock generation method
US20090199037A1 (en) * 2008-02-01 2009-08-06 Narasimhan Venkatesh Wake-up timer with periodic recalibration
CN101782791A (zh) * 2010-01-29 2010-07-21 杭州电子科技大学 一种通信处理器芯片中的时钟/复位和配置控制器硬核
US20140049327A1 (en) * 2011-01-20 2014-02-20 Nordic Semiconductor Asa Low-power oscillator
US20140118076A1 (en) * 2012-11-01 2014-05-01 Renesas Electronics Corporation Semiconductor device and clock correction method
US20150097627A1 (en) * 2013-10-04 2015-04-09 Broadcom Corporation Clock Generation System
CN205179018U (zh) * 2015-12-08 2016-04-20 四川九洲电器集团有限责任公司 一种信号发生器
CN108155891A (zh) * 2017-12-22 2018-06-12 中国电子科技集团公司第五十四研究所 一种时钟产生电路
CN109067394A (zh) * 2018-09-05 2018-12-21 深圳芯之联科技有限公司 片上时钟校准装置及校准方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022111340A1 (zh) * 2020-11-27 2022-06-02 紫光展锐(重庆)科技有限公司 一种时钟校准电路
CN113453325A (zh) * 2021-06-25 2021-09-28 展讯通信（上海）有限公司 一种晶振时钟校准方法、装置、设备及介质
CN113453325B (zh) * 2021-06-25 2022-11-01 展讯通信（上海）有限公司 一种晶振时钟校准方法、装置、设备及介质

Also Published As

Publication number Publication date
CN112422126B (zh) 2024-06-07
WO2022111340A1 (zh) 2022-06-02

Similar Documents

Publication Publication Date Title
WO2022111340A1 (zh) 一种时钟校准电路
US7616066B2 (en) Oscillation device and controlling method therefor
CN108063618B (zh) 一种vco自动校准电路和方法
US6580332B2 (en) Dual-function connection pads for TCXO integrated circuit
EP1277286B9 (en) Personal communications device with gps receiver and comon clock source
EP3232278A1 (en) Calibration method and apparatus for high tdc resolution
US20030034852A1 (en) Oscillation circuit and electronics using the same
US7006589B2 (en) Frequency synthesizer with phase restart
CN101145864A (zh) 一种提高基准钟性能的方法及系统
EP2202897B1 (en) Technique for synchronizing network access modules in a mobile communication device
CN113933791A (zh) 无晶振fmcw雷达收发机装置及频率校准方法
US20110260761A1 (en) Temperature compensation in a phase-locked loop
CN116418361A (zh) 一种射频收发芯片和射频收发装置
CN116961645A (zh) 时钟电路
US7606545B2 (en) Portable radio terminal and AFC control method
Schoepf et al. TCMO™: a versatile MEMS oscillator timing platform
JP2001077670A (ja) 周波数補正回路、移動体通信機
CN113453325B (zh) 一种晶振时钟校准方法、装置、设备及介质
CN211744450U (zh) 加速卡及du设备
US20230009620A1 (en) Oscillation system including frequency-locked loop logic circuit and operating method thereof
CN116938231A (zh) 一种应用于卫星导航的频率校准装置、时钟源及导航系统
CN115296664A (zh) 一种系统时钟合成电路
JP2001168640A (ja) 温度補償型発振器、無線通信装置及び電子機器
CN114531150A (zh) 用于小尺寸芯片的双频率输出方法、装置及小尺寸芯片
CN117220668A (zh) 一种tdoa基站设备中参考vcxo在线自校准方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant